JPH06325573A - 半導体メモリ - Google Patents
半導体メモリInfo
- Publication number
- JPH06325573A JPH06325573A JP5113558A JP11355893A JPH06325573A JP H06325573 A JPH06325573 A JP H06325573A JP 5113558 A JP5113558 A JP 5113558A JP 11355893 A JP11355893 A JP 11355893A JP H06325573 A JPH06325573 A JP H06325573A
- Authority
- JP
- Japan
- Prior art keywords
- nmos transistor
- drain
- source
- gate
- ground potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
- G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
- G11C11/419—Read-write [R-W] circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/16—Multiple access memory array, e.g. addressing one storage element via at least two independent addressing line groups
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Static Random-Access Memory (AREA)
Abstract
(57)【要約】 （修正有）
【目的】非同期に読出し／書込み可能なＳＲＡＭのメモ
リセル占有面積の縮小化・デジット線の削減を図る。 【構成】半導体メモリは、ドレインが電源に接続され
て、ソースが接地電位に接続されるＮＭＯＳトランジス
タ６とＳＲＡＭと、ドレインがデジット線Ｄ１１に接続
のＰＭＯＳ１と、ソースが電源に接続されＰＭＯＳ２
と、ソースが電源に接続され、ドレインがデジット線Ｄ
１３に接続されるＰＭＯＳ３と、ソースがＤ１２に接続
されるＮＭＯＳ４とドレインがＮＭＯＳ６のドレインに
接続され、ＮＭＯＳ７とドレインがそのソースに接続さ
れ、ゲートが第２のＮＭＯＳトランジスタのドレインに
接続されて、ソースが接地電位に接続される第６のＮＭ
ＯＳと、第１のＮＭＯＳのゲートと接地電位との間に接
続され、前記第６のＭＯＳのゲート部の寄生容量と等価
の容量１０とを備えて構成される。
リセル占有面積の縮小化・デジット線の削減を図る。 【構成】半導体メモリは、ドレインが電源に接続され
て、ソースが接地電位に接続されるＮＭＯＳトランジス
タ６とＳＲＡＭと、ドレインがデジット線Ｄ１１に接続
のＰＭＯＳ１と、ソースが電源に接続されＰＭＯＳ２
と、ソースが電源に接続され、ドレインがデジット線Ｄ
１３に接続されるＰＭＯＳ３と、ソースがＤ１２に接続
されるＮＭＯＳ４とドレインがＮＭＯＳ６のドレインに
接続され、ＮＭＯＳ７とドレインがそのソースに接続さ
れ、ゲートが第２のＮＭＯＳトランジスタのドレインに
接続されて、ソースが接地電位に接続される第６のＮＭ
ＯＳと、第１のＮＭＯＳのゲートと接地電位との間に接
続され、前記第６のＭＯＳのゲート部の寄生容量と等価
の容量１０とを備えて構成される。
Description
【０００１】
【産業上の利用分野】本発明は半導体メモリに関し、特
に非同期にて読出し／書込みを行うＳＲＡＭ用として用
いられる半導体メモリに関する。
に非同期にて読出し／書込みを行うＳＲＡＭ用として用
いられる半導体メモリに関する。
【０００２】
【従来の技術】従来の、この種の非同期に読出し／書込
み動作を行うＳＲＡＭメモリセルを含む半導体メモリに
おいては、図２に当該半導体メモリのメモリセル部の部
分回路図に示されるように、ワード線Ｗ21、Ｗ22と、２
組のディジット線対Ｄ21、Ｄ22およびＤ23、Ｄ24に対応
して、それぞれディジット線Ｄ21、Ｄ22、Ｄ23およびＤ
24に対するプルアップ用として作用するＰＭＯＳトラン
ジスタ１３、１４、１５および１６と、情報保持用のフ
リップフロップ（註：ＳＲＡＭメモリセルと云う）を形
成するＮＭＯＳトランジスタ１９、２０および抵抗素子
２３、２４と、それぞれ前記フリップフロップからのデ
ィジット線Ｄ21、Ｄ22、Ｄ23およびＤ24に対する情報伝
達の可否を制御するＮＭＯＳトランジスタ１７、１８、
２１および２２とを備えて構成される。なお、図２にお
いてはセンスアンプ等の他の構成要素は図示されていな
い。
み動作を行うＳＲＡＭメモリセルを含む半導体メモリに
おいては、図２に当該半導体メモリのメモリセル部の部
分回路図に示されるように、ワード線Ｗ21、Ｗ22と、２
組のディジット線対Ｄ21、Ｄ22およびＤ23、Ｄ24に対応
して、それぞれディジット線Ｄ21、Ｄ22、Ｄ23およびＤ
24に対するプルアップ用として作用するＰＭＯＳトラン
ジスタ１３、１４、１５および１６と、情報保持用のフ
リップフロップ（註：ＳＲＡＭメモリセルと云う）を形
成するＮＭＯＳトランジスタ１９、２０および抵抗素子
２３、２４と、それぞれ前記フリップフロップからのデ
ィジット線Ｄ21、Ｄ22、Ｄ23およびＤ24に対する情報伝
達の可否を制御するＮＭＯＳトランジスタ１７、１８、
２１および２２とを備えて構成される。なお、図２にお
いてはセンスアンプ等の他の構成要素は図示されていな
い。
【０００３】図２において、ワード線Ｗ21およびＷ22が
共に接地電位（以下、ローレベルと云う）にある状態に
おいては、ディジット線Ｄ21、Ｄ22、Ｄ23およびＤ
24は、プルアップ用のＰＭＯＳトランジスタ１３、１
４、１５および１６により電源電位（以下、ハイレベル
と云う）に保持されている。読出し時に、ワード線Ｗ21
およびＷ22の内のどちらか一方のワード線がローレベル
からハイレベルに変化する場合には、上述のように情報
が保持されている前記情報保持用のフリップフロップに
おける両極の電位差が、ディジット線Ｄ21、Ｄ24または
ディジット線Ｄ22、Ｄ23の一方に伝達され、また、読出
し時に、ワード線Ｗ21およびＷ22の両方のワード線が共
にローレベルからハイレベルに変化する場合には、情報
が保持されている前記フリップフロップにおける両極の
電位差が、ディジット線Ｄ21、Ｄ24およびディジット線
Ｄ22、Ｄ23の双方に伝達されて、それぞれのディジット
線対Ｄ21、Ｄ23およびＤ22、Ｄ23に電位差が生じる。更
に、これらのディジット線対間の電位差をセンス・アン
プ（図示されない）により増幅して、メモリセルの保持
情報が外部に読出される。なお、上述のように、ワード
線Ｗ21およびＷ22がローレベルの時に、ディジット線Ｄ
21、Ｄ22、Ｄ23およびＤ24が、全てハイレベルに保持さ
れているのは、ワード線Ｗ21およびＷ22がローレベルか
らハイレベルに変化する際における、ディジット線対間
の電位差による情報保持用の前記フリップフロップの反
転を防止するためである。
共に接地電位（以下、ローレベルと云う）にある状態に
おいては、ディジット線Ｄ21、Ｄ22、Ｄ23およびＤ
24は、プルアップ用のＰＭＯＳトランジスタ１３、１
４、１５および１６により電源電位（以下、ハイレベル
と云う）に保持されている。読出し時に、ワード線Ｗ21
およびＷ22の内のどちらか一方のワード線がローレベル
からハイレベルに変化する場合には、上述のように情報
が保持されている前記情報保持用のフリップフロップに
おける両極の電位差が、ディジット線Ｄ21、Ｄ24または
ディジット線Ｄ22、Ｄ23の一方に伝達され、また、読出
し時に、ワード線Ｗ21およびＷ22の両方のワード線が共
にローレベルからハイレベルに変化する場合には、情報
が保持されている前記フリップフロップにおける両極の
電位差が、ディジット線Ｄ21、Ｄ24およびディジット線
Ｄ22、Ｄ23の双方に伝達されて、それぞれのディジット
線対Ｄ21、Ｄ23およびＤ22、Ｄ23に電位差が生じる。更
に、これらのディジット線対間の電位差をセンス・アン
プ（図示されない）により増幅して、メモリセルの保持
情報が外部に読出される。なお、上述のように、ワード
線Ｗ21およびＷ22がローレベルの時に、ディジット線Ｄ
21、Ｄ22、Ｄ23およびＤ24が、全てハイレベルに保持さ
れているのは、ワード線Ｗ21およびＷ22がローレベルか
らハイレベルに変化する際における、ディジット線対間
の電位差による情報保持用の前記フリップフロップの反
転を防止するためである。
【０００４】
【発明が解決しようとする課題】上述した従来の半導体
メモリにおいては、第１の問題点として、ワード線Ｗ21
およびＷ22が同時にローレベルからハイレベルに変化す
る際の情報保持能力を考慮する場合には、情報保持用の
フリップフロップを形成するＮＭＯＳトランジスタ１９
の電流引抜き能力を、プルアップ用のＰＭＯＳトランジ
スタ１３、１４および抵抗素子２３からの電流供給能力
よりも高くするとともに、同じく情報保持用のフリップ
フロップを形成するＮＭＯＳトランジスタ２０の電流引
抜き能力を、プルアップ用のＰＭＯＳトランジスタ１
５、１６および抵抗素子２４からの電流供給能力よりも
高く設計することが必要になるという問題があり、第２
の問題点としては、読出し時において、ディジット線Ｄ
21、Ｄ24およびＤ22、Ｄ23の２組のディジット線対に、
同時に高速に電位差を付与する必要があるため、情報保
持用のフリップフロップを形成するＮＭＯＳトランジス
タ１９および２０の電流引込み能力を、ディジット線対
を１組しか持たず読出し／書込みが非同期状態において
は行われないＳＲＡＭ（以下、汎用ＳＲＡＭと云う）の
情報保持用のフリップフロップを形成するＮＭＯＳトラ
ンジスタに対比して２倍以上の値に設計する必要がある
という問題があり、更に、第３の問題点としては、ディ
ジット線の本数が、前記汎用ＳＲＡＭにおける場合の２
倍の数量が必要になるという問題がある。これらの三つ
の問題点に起因して、本従来例においては、メモリセル
占有面積が汎用ＳＲＡＭに比較して２倍以上に増大され
るという欠点がある。
メモリにおいては、第１の問題点として、ワード線Ｗ21
およびＷ22が同時にローレベルからハイレベルに変化す
る際の情報保持能力を考慮する場合には、情報保持用の
フリップフロップを形成するＮＭＯＳトランジスタ１９
の電流引抜き能力を、プルアップ用のＰＭＯＳトランジ
スタ１３、１４および抵抗素子２３からの電流供給能力
よりも高くするとともに、同じく情報保持用のフリップ
フロップを形成するＮＭＯＳトランジスタ２０の電流引
抜き能力を、プルアップ用のＰＭＯＳトランジスタ１
５、１６および抵抗素子２４からの電流供給能力よりも
高く設計することが必要になるという問題があり、第２
の問題点としては、読出し時において、ディジット線Ｄ
21、Ｄ24およびＤ22、Ｄ23の２組のディジット線対に、
同時に高速に電位差を付与する必要があるため、情報保
持用のフリップフロップを形成するＮＭＯＳトランジス
タ１９および２０の電流引込み能力を、ディジット線対
を１組しか持たず読出し／書込みが非同期状態において
は行われないＳＲＡＭ（以下、汎用ＳＲＡＭと云う）の
情報保持用のフリップフロップを形成するＮＭＯＳトラ
ンジスタに対比して２倍以上の値に設計する必要がある
という問題があり、更に、第３の問題点としては、ディ
ジット線の本数が、前記汎用ＳＲＡＭにおける場合の２
倍の数量が必要になるという問題がある。これらの三つ
の問題点に起因して、本従来例においては、メモリセル
占有面積が汎用ＳＲＡＭに比較して２倍以上に増大され
るという欠点がある。
【０００５】
【課題を解決するための手段】本発明の半導体メモリ
は、ドレインが第１の抵抗を介して電源に接続され、ゲ
ートが第２の抵抗を介して電源に接続されて、ソースが
接地電位に接続される第１のＮＭＯＳトランジスタと、
ドレインが前記第２の抵抗を介して電源に接続され、ゲ
ートが前記第１の抵抗を介して電源に接続されて、ソー
スが接地電位に接続される第２のＮＭＯＳトランジスタ
と、前記第１および第２の抵抗とを含むフリップフロッ
プにより形成されるＳＲＡＭメモリセルと、ソースが電
源に接続され、ゲートが接地電位に接続されて、ドレイ
ンが第１の書込み用のディジット線に接続されるプルア
ップ用の第１のＰＭＯＳトランジスタと、ソースが電源
に接続され、ゲートが接地電位に接続されて、ドレイン
が第２の書込み用のディジット線に接続されるプルアッ
プ用の第２のＰＭＯＳトランジスタと、ソースが電源に
接続され、ゲートが接地電位に接続されて、ドレインが
読出し用のディジット線に接続されるプルアップ用の第
３のＰＭＯＳトランジスタと、ドレインが前記第１のＮ
ＭＯＳトランジスタのドレインに接続され、ゲートが書
込み用のワード線に接続されて、ソースが前記第１の書
込み用のディジット線に接続される第３のＮＭＯＳトラ
ンジスタと、ドレインが前記第２のＮＭＯＳトランジス
タのドレインに接続され、ゲートが前記書込み用のワー
ド線に接続されて、ソースが前記第２の書込み用のディ
ジット線に接続される第４のＮＭＯＳトランジスタと、
ドレインが前記読出し用ディジット線に接続され、ゲー
トが読出し用ワード線に接続される第５のＮＭＯＳトラ
ンジスタと、前記第５のＮＭＯＳトランジスタのソース
と接地電位との間に接続され、前記第２のＮＭＯＳトラ
ンジスタのドレインの電位を検知して、前記読出し用デ
ィジット線のレベルをハイレベルまたはローレベルに保
持するように作用するレベル検知回路と、前記第１のＮ
ＭＯＳトランジスタのドレインと接地電位との間に接続
され、前記検知回路と等価な回路インピーダンスを形成
する回路素子とを少なくとも部分構成要素として備えて
構成される。
は、ドレインが第１の抵抗を介して電源に接続され、ゲ
ートが第２の抵抗を介して電源に接続されて、ソースが
接地電位に接続される第１のＮＭＯＳトランジスタと、
ドレインが前記第２の抵抗を介して電源に接続され、ゲ
ートが前記第１の抵抗を介して電源に接続されて、ソー
スが接地電位に接続される第２のＮＭＯＳトランジスタ
と、前記第１および第２の抵抗とを含むフリップフロッ
プにより形成されるＳＲＡＭメモリセルと、ソースが電
源に接続され、ゲートが接地電位に接続されて、ドレイ
ンが第１の書込み用のディジット線に接続されるプルア
ップ用の第１のＰＭＯＳトランジスタと、ソースが電源
に接続され、ゲートが接地電位に接続されて、ドレイン
が第２の書込み用のディジット線に接続されるプルアッ
プ用の第２のＰＭＯＳトランジスタと、ソースが電源に
接続され、ゲートが接地電位に接続されて、ドレインが
読出し用のディジット線に接続されるプルアップ用の第
３のＰＭＯＳトランジスタと、ドレインが前記第１のＮ
ＭＯＳトランジスタのドレインに接続され、ゲートが書
込み用のワード線に接続されて、ソースが前記第１の書
込み用のディジット線に接続される第３のＮＭＯＳトラ
ンジスタと、ドレインが前記第２のＮＭＯＳトランジス
タのドレインに接続され、ゲートが前記書込み用のワー
ド線に接続されて、ソースが前記第２の書込み用のディ
ジット線に接続される第４のＮＭＯＳトランジスタと、
ドレインが前記読出し用ディジット線に接続され、ゲー
トが読出し用ワード線に接続される第５のＮＭＯＳトラ
ンジスタと、前記第５のＮＭＯＳトランジスタのソース
と接地電位との間に接続され、前記第２のＮＭＯＳトラ
ンジスタのドレインの電位を検知して、前記読出し用デ
ィジット線のレベルをハイレベルまたはローレベルに保
持するように作用するレベル検知回路と、前記第１のＮ
ＭＯＳトランジスタのドレインと接地電位との間に接続
され、前記検知回路と等価な回路インピーダンスを形成
する回路素子とを少なくとも部分構成要素として備えて
構成される。
【０００６】なお、前記検知回路は、ドレインが前記第
５のＮＭＯＳトランジスタのソースに接続され、ゲート
が前記第２のＮＭＯＳトランジスタのドレインに接続さ
れて、ソースが接地電位に接続される第６のＮＭＯＳト
ランジスタにより形成され、前記回路素子は、前記第６
のＮＭＯＳトランジスタのゲート部の寄生容量と等価の
容量により形成されてもよい。
５のＮＭＯＳトランジスタのソースに接続され、ゲート
が前記第２のＮＭＯＳトランジスタのドレインに接続さ
れて、ソースが接地電位に接続される第６のＮＭＯＳト
ランジスタにより形成され、前記回路素子は、前記第６
のＮＭＯＳトランジスタのゲート部の寄生容量と等価の
容量により形成されてもよい。
【０００７】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００８】図１は本発明の一実施例におけるメモリセ
ル部を示す部分回路図である。図１に示されるように、
読出し用のワード線Ｗ11および書込み用のワード線Ｗ12
と、書込み用のディジット線対Ｄ11、Ｄ12および読出し
用のディジット線Ｄ13に対応して、それぞれディジット
線Ｄ11、Ｄ12およびＤ13に対するプルアップ用として作
用するＰＭＯＳトランジスタ１、２および３と、情報保
持用のフリップフロップを形成するＮＭＯＳトランジス
タ５、６および抵抗素子１１、１２と、それぞれ前記フ
リップフロップからのディジット線Ｄ11、Ｄ12およびＤ
13に対する情報伝達の可否を制御するＮＭＯＳトランジ
スタ４、７および９と、レベル検知用として作用するＮ
ＭＯＳトランジスタ８と、容量素子１０とを備えて構成
される。なお、図１においては、従来例の場合と同様
に、本実施例における他の主要構成要素等は図示されて
いない。
ル部を示す部分回路図である。図１に示されるように、
読出し用のワード線Ｗ11および書込み用のワード線Ｗ12
と、書込み用のディジット線対Ｄ11、Ｄ12および読出し
用のディジット線Ｄ13に対応して、それぞれディジット
線Ｄ11、Ｄ12およびＤ13に対するプルアップ用として作
用するＰＭＯＳトランジスタ１、２および３と、情報保
持用のフリップフロップを形成するＮＭＯＳトランジス
タ５、６および抵抗素子１１、１２と、それぞれ前記フ
リップフロップからのディジット線Ｄ11、Ｄ12およびＤ
13に対する情報伝達の可否を制御するＮＭＯＳトランジ
スタ４、７および９と、レベル検知用として作用するＮ
ＭＯＳトランジスタ８と、容量素子１０とを備えて構成
される。なお、図１においては、従来例の場合と同様
に、本実施例における他の主要構成要素等は図示されて
いない。
【０００９】図１において、ワード線Ｗ11およびＷ12が
共にローレベルの状態においては、３本のディジット線
Ｄ11、Ｄ12およびＤ13は、全てハイレベルの状態に保持
され読出し時において、読出し用のワード線Ｗ11のレベ
ルがローレベルからハイレベルに変化すると、レベル検
知用のＮＭＯＳトランジスタ８のゲート電位がローレベ
ルの時には、読出し用のディジット線Ｄ13はハイレベル
に保持され、またレベル検知用のＮＭＯＳトランジスタ
８のゲート電位がハイレベルの時には、読出し用のディ
ジット線Ｄ13のレベルはハイレベルからローレベルに変
化するが、これらの何れの場合においても、読出し用の
ディジット線Ｄ13のレベルが、そのレベル変化を含め
て、情報保持用のフリップフロップの保持電位に対して
影響を与えることはない。このことは、ワード線Ｗ11お
よびＷ12が同時にローレベルからハイレベルに変化する
場合においても同様である。また、書込み用のワード線
Ｗ12がローレベルからハイレベルに変化し、且つ書込み
が行われない場合に、情報保持用のフリップフロップの
両極に対して容量値にアンバランスが存在すると、当該
情報保持機能が劣化されるために、本発明においては、
レベル検知用のＮＭＯＳトランジスタ８のゲートの寄生
容量と等価な容量素志１０が付加されている。
共にローレベルの状態においては、３本のディジット線
Ｄ11、Ｄ12およびＤ13は、全てハイレベルの状態に保持
され読出し時において、読出し用のワード線Ｗ11のレベ
ルがローレベルからハイレベルに変化すると、レベル検
知用のＮＭＯＳトランジスタ８のゲート電位がローレベ
ルの時には、読出し用のディジット線Ｄ13はハイレベル
に保持され、またレベル検知用のＮＭＯＳトランジスタ
８のゲート電位がハイレベルの時には、読出し用のディ
ジット線Ｄ13のレベルはハイレベルからローレベルに変
化するが、これらの何れの場合においても、読出し用の
ディジット線Ｄ13のレベルが、そのレベル変化を含め
て、情報保持用のフリップフロップの保持電位に対して
影響を与えることはない。このことは、ワード線Ｗ11お
よびＷ12が同時にローレベルからハイレベルに変化する
場合においても同様である。また、書込み用のワード線
Ｗ12がローレベルからハイレベルに変化し、且つ書込み
が行われない場合に、情報保持用のフリップフロップの
両極に対して容量値にアンバランスが存在すると、当該
情報保持機能が劣化されるために、本発明においては、
レベル検知用のＮＭＯＳトランジスタ８のゲートの寄生
容量と等価な容量素志１０が付加されている。
【００１０】即ち、本実施例においては、読出し用のデ
ィジット線Ｄ13の電位変化が、メモリセルを形成する情
報保持用のフリップフロップの保持電位に影響を与える
ことがないために、従来例に対比して、当該フリップフ
ロップを形成するＮＭＯＳトランジスタの占有面積を１
／２に縮小化し、また当該メモリセル部におけるディジ
ット線の線数を３／４に削減することが可能となる。
ィジット線Ｄ13の電位変化が、メモリセルを形成する情
報保持用のフリップフロップの保持電位に影響を与える
ことがないために、従来例に対比して、当該フリップフ
ロップを形成するＮＭＯＳトランジスタの占有面積を１
／２に縮小化し、また当該メモリセル部におけるディジ
ット線の線数を３／４に削減することが可能となる。
【００１１】
【発明の効果】以上説明したように、本発明は、読出し
用のディジット線の電位変化が、メモリセルを形成する
情報保持用のフリップフロップの保持電位に影響を与え
ないようにすることにより、メモリセルの占有面積を縮
小化することができるとともに、当該メモリセル部にお
けるディジット線数を削減することができるという効果
がある。
用のディジット線の電位変化が、メモリセルを形成する
情報保持用のフリップフロップの保持電位に影響を与え
ないようにすることにより、メモリセルの占有面積を縮
小化することができるとともに、当該メモリセル部にお
けるディジット線数を削減することができるという効果
がある。
【００１２】また、新たに付加された等価容量により、
メモリセルを形成するフリップフロップの両極における
容量値を等しくすることが可能となり、当該フリップフ
ロップにより形成されるメモリセルの情報保持能力を、
汎用ＳＲＡＭのメモリセルと同等にすることができると
いう効果がある。
メモリセルを形成するフリップフロップの両極における
容量値を等しくすることが可能となり、当該フリップフ
ロップにより形成されるメモリセルの情報保持能力を、
汎用ＳＲＡＭのメモリセルと同等にすることができると
いう効果がある。
【図１】本発明の一実施例のメモリセル部を示す部分回
路図である。
路図である。
【図２】従来例のメモリセル部を示す部分回路図であ
る。
る。
１〜３、１３〜１６ ＰＭＯＳトランジスタ ４〜９、１７〜２２ ＮＭＯＳトランジスタ １０ 容量素子 １１、１２、２３、２４ 抵抗素子
Claims (2)
- 【請求項１】 ドレインが第１の抵抗を介して電源に接
続され、ゲートが第２の抵抗を介して電源に接続され
て、ソースが接地電位に接続される第１のＮＭＯＳトラ
ンジスタと、ドレインが前記第２の抵抗を介して電源に
接続され、ゲートが前記第１の抵抗を介して電源に接続
されて、ソースが接地電位に接続される第２のＮＭＯＳ
トランジスタと、前記第１および第２の抵抗とを含むフ
リップフロップにより形成されるＳＲＡＭメモリセル
と、 ソースが電源に接続され、ゲートが接地電位に接続され
て、ドレインが第１の書込み用のディジット線に接続さ
れるプルアップ用の第１のＰＭＯＳトランジスタと、 ソースが電源に接続され、ゲートが接地電位に接続され
て、ドレインが第２の書込み用のディジット線に接続さ
れるプルアップ用の第２のＰＭＯＳトランジスタと、 ソースが電源に接続され、ゲートが接地電位に接続され
て、ドレインが読出し用のディジット線に接続されるプ
ルアップ用の第３のＰＭＯＳトランジスタと、 ドレインが前記第１のＮＭＯＳトランジスタのドレイン
に接続され、ゲートが書込み用のワード線に接続され
て、ソースが前記第１の書込み用のディジット線に接続
される第３のＮＭＯＳトランジスタと、 ドレインが前記第２のＮＭＯＳトランジスタのドレイン
に接続され、ゲートが前記書込み用のワード線に接続さ
れて、ソースが前記第２の書込み用のディジット線に接
続される第４のＮＭＯＳトランジスタと、 ドレインが前記読出し用ディジット線に接続され、ゲー
トが読出し用ワード線に接続される第５のＮＭＯＳトラ
ンジスタと、 前記第５のＮＭＯＳトランジスタのソースと接地電位と
の間に接続され、前記第２のＮＭＯＳトランジスタのド
レインの電位を検知して、前記読出し用ディジット線の
レベルをハイレベルまたはローレベルに保持するように
作用するレベル検知回路と、 前記第１のＮＭＯＳトランジスタのドレインと接地電位
との間に接続され、前記検知回路と等価な回路インピー
ダンスを形成する回路素子と、 を少なくとも部分構成要素として備えることを特徴とす
る半導体メモリ。 - 【請求項２】 前記検知回路が、ドレインが前記第５の
ＮＭＯＳトランジスタのソースに接続され、ゲートが前
記第２のＮＭＯＳトランジスタのドレインに接続され
て、ソースが接地電位に接続される第６のＮＭＯＳトラ
ンジスタにより形成され、前記回路素子が、前記第６の
ＮＭＯＳトランジスタのゲート部の寄生容量と等価の容
量により形成される請求項１記載の半導体メモリ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5113558A JP2885607B2 (ja) | 1993-05-17 | 1993-05-17 | 半導体メモリ |
| US08/235,698 US5414657A (en) | 1993-05-17 | 1994-04-29 | Asynchronous static random access memory device for propagating read-out data bit through single bit line |
| KR1019940010605A KR0132642B1 (ko) | 1993-05-17 | 1994-05-16 | 단일 비트 라인을 통해서 판독 데이터 비트를 전파하기 위한 비동기 정적 랜덤 억세스 메모리 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5113558A JP2885607B2 (ja) | 1993-05-17 | 1993-05-17 | 半導体メモリ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06325573A true JPH06325573A (ja) | 1994-11-25 |
| JP2885607B2 JP2885607B2 (ja) | 1999-04-26 |
Family
ID=14615335
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5113558A Expired - Fee Related JP2885607B2 (ja) | 1993-05-17 | 1993-05-17 | 半導体メモリ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5414657A (ja) |
| JP (1) | JP2885607B2 (ja) |
| KR (1) | KR0132642B1 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007059044A (ja) * | 2005-07-29 | 2007-03-08 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2007115337A (ja) * | 2005-10-20 | 2007-05-10 | Toshiba Corp | 半導体メモリ装置 |
| JP2009026376A (ja) * | 2007-07-19 | 2009-02-05 | Nippon Telegr & Teleph Corp <Ntt> | 記憶回路 |
| JP2009181604A (ja) * | 2008-01-29 | 2009-08-13 | Nippon Telegr & Teleph Corp <Ntt> | Ｓｒａｍ回路 |
| JPWO2008032549A1 (ja) * | 2006-09-13 | 2010-01-21 | 日本電気株式会社 | 半導体記憶装置 |
| JP2014075174A (ja) * | 2005-07-29 | 2014-04-24 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08129891A (ja) * | 1994-10-28 | 1996-05-21 | Sony Corp | メモリセル回路 |
| US5995433A (en) * | 1998-05-22 | 1999-11-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Three-transistor type DRAM with a refresh circuit |
| US6646954B2 (en) * | 2001-02-02 | 2003-11-11 | Broadcom Corporation | Synchronous controlled, self-timed local SRAM block |
| US6714467B2 (en) * | 2002-03-19 | 2004-03-30 | Broadcom Corporation | Block redundancy implementation in heirarchical RAM's |
| US9496026B1 (en) * | 2015-04-29 | 2016-11-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Memory device with stable writing and/or reading operation |
| CN110729008A (zh) * | 2019-10-11 | 2020-01-24 | 中国电子科技集团公司第五十八研究所 | 一种异步sram控制器及调试方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0098417A3 (en) * | 1982-06-15 | 1986-12-30 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
| JPS61246995A (ja) * | 1985-04-24 | 1986-11-04 | Fujitsu Ltd | 不揮発性ランダムアクセスメモリ装置 |
| JPH0734311B2 (ja) * | 1986-01-21 | 1995-04-12 | 株式会社東芝 | メモリセル |
| JPH01112588A (ja) * | 1987-10-26 | 1989-05-01 | Nec Ic Microcomput Syst Ltd | Ｍｏｓ型メモリ回路 |
| JPH04205787A (ja) * | 1990-11-29 | 1992-07-27 | Seiko Epson Corp | マルチポートメモリ |
-
1993
- 1993-05-17 JP JP5113558A patent/JP2885607B2/ja not_active Expired - Fee Related
-
1994
- 1994-04-29 US US08/235,698 patent/US5414657A/en not_active Expired - Fee Related
- 1994-05-16 KR KR1019940010605A patent/KR0132642B1/ko not_active IP Right Cessation
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007059044A (ja) * | 2005-07-29 | 2007-03-08 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2014075174A (ja) * | 2005-07-29 | 2014-04-24 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2007115337A (ja) * | 2005-10-20 | 2007-05-10 | Toshiba Corp | 半導体メモリ装置 |
| JPWO2008032549A1 (ja) * | 2006-09-13 | 2010-01-21 | 日本電気株式会社 | 半導体記憶装置 |
| JP2009026376A (ja) * | 2007-07-19 | 2009-02-05 | Nippon Telegr & Teleph Corp <Ntt> | 記憶回路 |
| JP2009181604A (ja) * | 2008-01-29 | 2009-08-13 | Nippon Telegr & Teleph Corp <Ntt> | Ｓｒａｍ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR940026967A (ko) | 1994-12-10 |
| US5414657A (en) | 1995-05-09 |
| JP2885607B2 (ja) | 1999-04-26 |
| KR0132642B1 (ko) | 1998-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6181595B1 (en) | Single ended dual port memory cell | |
| JPS6161198B2 (ja) | ||
| JPH0612632B2 (ja) | メモリ回路 | |
| JPH06325573A (ja) | 半導体メモリ | |
| JPH06162776A (ja) | 半導体メモリ回路 | |
| US6483347B1 (en) | High speed digital signal buffer and method | |
| JPH07147090A (ja) | 半導体メモリ装置 | |
| JPH07107796B2 (ja) | 非クロック・スタティック・メモリ・アレイ | |
| JP2006164399A (ja) | 半導体記憶装置 | |
| JPH0883491A (ja) | データ読出回路 | |
| JP2876799B2 (ja) | 半導体記憶装置 | |
| US6552943B1 (en) | Sense amplifier for dynamic random access memory (“DRAM”) devices having enhanced read and write speed | |
| JP3346044B2 (ja) | センスアンプ | |
| JP2815177B2 (ja) | 高い速度と改善されたセル・スタビリティーを持つスタティックｒａｍセル | |
| JPH0460991A (ja) | 半導体スタティックメモリ | |
| JPH0687499B2 (ja) | 半導体記憶装置 | |
| JPH09320276A (ja) | センスアンプ回路 | |
| JPH11260063A (ja) | 半導体装置 | |
| JP2780481B2 (ja) | 半導体スタチックメモリ | |
| JPH04113597A (ja) | 半導体記憶装置 | |
| JP2940127B2 (ja) | 半導体装置 | |
| JP3324615B2 (ja) | センスアンプ回路 | |
| JP3153303B2 (ja) | 半導体メモリ | |
| JPS6267790A (ja) | スタテイツク型ｒａｍ | |
| JPS61190786A (ja) | スタテイツク型ｒａｍ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990119 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |