CN110729008A - 一种异步sram控制器及调试方法 - Google Patents

一种异步sram控制器及调试方法 Download PDF

Info

Publication number
CN110729008A
CN110729008A CN201910963542.1A CN201910963542A CN110729008A CN 110729008 A CN110729008 A CN 110729008A CN 201910963542 A CN201910963542 A CN 201910963542A CN 110729008 A CN110729008 A CN 110729008A
Authority
CN
China
Prior art keywords
module
reading
write
completion
request
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910963542.1A
Other languages
English (en)
Inventor
董利
桂江华
赵达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 58 Research Institute
Original Assignee
CETC 58 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 58 Research Institute filed Critical CETC 58 Research Institute
Priority to CN201910963542.1A priority Critical patent/CN110729008A/zh
Publication of CN110729008A publication Critical patent/CN110729008A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Debugging And Monitoring (AREA)

Abstract

本发明公开一种异步SRAM控制器及调试方法，属于集成电路技术领域。所述异步SRAM控制器包括主机模块、从机读模块、读完成模块和写完成模块；首先主机模块接收外部环境对SRAM控制器的读请求，经过信息交互将读请求发送给从机读模块；所述从机读模块对读请求进行响应，对位线进行预充电，并将读请求发送给读完成模块；接着所述读完成模块接收来所述自从机读模块的读请求，位线连接到vdd上，并将反馈信号发送给所述从机读模块；然后所述主机模块接收外部环境对SRAM控制器的写请求，与写完成模块进行信息交互，并将写请求发送给写完成模块；所述写完成模块对SRAM控制器进行写操作，并将完成结果反馈给所述主机模块。

Description

一种异步SRAM控制器及调试方法
技术领域
本发明涉及集成电路技术领域，特别涉及一种异步SRAM控制器及调试方法。
背景技术
SRAM存储器是应用非常广泛的一类存储器，其主要的特点在于对数据的保存不依赖电路的刷新，因而存取数据的速度快，效率高。
异步SRAM相较于同步SRAM，具有在较大的工作电压范围内稳定、功耗低等优点。当前的异步SRAM控制器的设计主要面临以下问题：由于没有全局时钟，事务的切换就与并发性、定序性、选择性一起变得部分有序，这就导致SRAM控制器对SRAM的读写访问效率较低，同时有可能出现访问乱序的情况。因此需要一种对SRAM的读写访问操作更加的有序稳定，工作效率更高的SRAM控制器。
发明内容
本发明的目的在于提供一种异步SRAM控制器及调试方法，以解决现有的SRAM控制器对SRAM的读写访问效率低，并且容易出现访问乱序的问题。
为解决上述技术问题，本发明提供一种异步SRAM控制器，包括主机模块、从机读模块、读完成模块和写完成模块；
所述主机模块接收外部环境的读、写请求，控制所述从机读模块和所述写完成模块生成写使能；
所述从机读模块响应来自所述主机模块的读请求，对位线进行预充电，并将该读请求发送至所述读完成模块；
所述读完成模块传递单字的每一位数据，并显示所述从机读模块完成了预充电和读操作；
所述写完成模块传递单字的每一位数据，并显示所述从机读模块完成了相应的读操作，所述主机模块中的写使能信号使能，完成写操作，当存放在存储器单元中的数据与所述写完成模块中数据接口D0和D1的端口数值相同，并将写完成信号发送给主机模块。
可选的，所述读完成模块响应来自从机读模块的读请求：在初始化阶段，外部环境能够仲裁位线的数值；当所述读完成模块收到来自所述从机读模块的读请求，位线连接到vdd上变为高电平，所述读完成模块再将反馈信号发送给所述从机读模块。
可选的，所述写完成模块响应来自主机模块的写请求：在所述写完成模块没有接收到来所述自主机模块的写请求时，外部环境能够改变所述写完成模块上的D0/D1端口的数值；当所述写完成模块接收到来自所述主机模块的写请求，在整个写完成操作过程中，所述D0/D1端口与外部隔离，且端口上的数据保持不变以维持端口数据的稳定性。
本发明还提供了一种异步SRAM控制器的调试方法，包括：
步骤S1、主机模块接收外部环境对SRAM控制器的读请求，经过信息交互将读请求发送给从机读模块；
步骤S2、所述从机读模块对读请求进行响应，对位线进行预充电，并将读请求发送给读完成模块；
步骤S3、所述读完成模块接收来所述自从机读模块的读请求，位线连接到vdd上，并将反馈信号发送给所述从机读模块；
步骤S4、所述主机模块接收外部环境对SRAM控制器的写请求，与写完成模块进行信息交互，并将写请求发送给写完成模块；
步骤S5、所述写完成模块对SRAM控制器进行写操作，并将完成结果反馈给所述主机模块。
可选的，所述步骤S1中，所述主机模块一旦接收到写请求，所述SRAM控制器首先激活所述从机读模块来设置位线为存放在存储器单元中的数值，然后激活所述写完成模块以确保新的值写到了所述存储器单元中。
可选的，所述步骤S5中，所述写完成模块依赖所述从机读模块以保持所述存储器单元与位线连接。
在本发明中提供了一种异步SRAM控制器及调试方法，所述异步SRAM控制器包括主机模块、从机读模块、读完成模块和写完成模块；首先主机模块接收外部环境对SRAM控制器的读请求，经过信息交互将读请求发送给从机读模块；所述从机读模块对读请求进行响应，对位线进行预充电，并将读请求发送给读完成模块；接着所述读完成模块接收来所述自从机读模块的读请求，位线连接到vdd上，并将反馈信号发送给所述从机读模块；然后所述主机模块接收外部环境对SRAM控制器的写请求，与写完成模块进行信息交互，并将写请求发送给写完成模块；所述写完成模块对SRAM控制器进行写操作，并将完成结果反馈给所述主机模块。
本发明提供了一种异步SRAM控制器及调节方法。所述异步SRAM控制器基于规则性设计，采用位线接口的延迟非敏感设计和规则性设计，使得对SRAM的读写访问操作更加的有序稳定，工作效率更高。
附图说明
图1是本发明实施例一提供的异步SRAM控制器结构示意图；
图2是本发明实施例二提供的异步SRAM控制器的调试方法流程示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的一种异步SRAM控制器及调试方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
实施例一
本发明提供了一种异步SRAM控制器，其结构如图1所示，包括主机模块、从机读模块、读完成模块和写完成模块；具体的，所述主机模块接收外部环境的读、写请求，与所述从机读模块和所述写完成模块进行信息交互，控制所述从机读模块和所述写完成模块生成写使能；所述从机读模块包含延迟非敏感接口设计，响应来自所述主机模块的读请求，对所有的位线进行预充电，将主存储器SRAM中的存储器单元连接到字线上，等待若干周期，直到字线正确反映存放在存储器单元中的数据，并将该读请求发送至所述读完成模块；所述读完成模块传递单字的每一位数据，并显示所述从机读模块完成了预充电和读操作；所述写完成模块传递单字的每一位数据，并显示所述从机读模块完成了相应的读操作，所述主机模块中的写使能信号使能，完成写操作，等待若干周期，直到存放在存储器单元中的数据与所述写完成模块中数据接口D0和D1的端口数值相同，并将写完成信号发送给所述主机模块。
进一步的，所述读完成模块响应来自从机读模块的读请求：在初始化阶段，外部环境能够仲裁位线的数值；当所述读完成模块收到来自所述从机读模块的读请求，位线连接到vdd上变为高电平，所述读完成模块再将反馈信号发送给所述从机读模块。所述写完成模块响应来自主机模块的写请求：在所述写完成模块没有接收到来所述自主机模块的写请求时，外部环境能够改变所述写完成模块上的D0/D1端口的数值；当所述写完成模块接收到来自所述主机模块的写请求，在整个写完成操作过程中，所述D0/D1端口与外部隔离，且端口上的数据保持不变以维持端口数据的稳定性。
实施例二
本发明提供了一种异步SRAM控制器的调试方法，流程示意图如图2所示，包括如下步骤：
步骤S21、主机模块接收外部环境对SRAM控制器的读请求，经过信息交互将读请求发送给从机读模块；
步骤S22、所述从机读模块对读请求进行响应，对位线进行预充电，并将读请求发送给读完成模块；
步骤S23、所述读完成模块接收来所述自从机读模块的读请求，位线连接到vdd上，并将反馈信号发送给所述从机读模块；
步骤S24、所述主机模块接收外部环境对SRAM控制器的写请求，与写完成模块进行信息交互，并将写请求发送给写完成模块；
步骤S25、所述写完成模块对SRAM控制器进行写操作，并将完成结果反馈给所述主机模块。
具体的，在所述步骤S21中，所述主机模块一旦接收到写请求，所述SRAM控制器首先激活所述从机读模块来设置位线为存放在存储器单元中的数值，然后激活所述写完成模块以确保新的值写到了所述存储器单元中。在所述步骤S25中，所述写完成模块依赖所述从机读模块以保持所述存储器单元与位线连接。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (6)

1.一种异步SRAM控制器，其特征在于，包括主机模块、从机读模块、读完成模块和写完成模块；
所述主机模块接收外部环境的读、写请求，控制所述从机读模块和所述写完成模块生成写使能；
所述从机读模块响应来自所述主机模块的读请求，对位线进行预充电，并将该读请求发送至所述读完成模块；
所述读完成模块传递单字的每一位数据，并显示所述从机读模块完成了预充电和读操作；
所述写完成模块传递单字的每一位数据，并显示所述从机读模块完成了相应的读操作，所述主机模块中的写使能信号使能，完成写操作，当存放在存储器单元中的数据与所述写完成模块中数据接口D0和D1的端口数值相同，并将写完成信号发送给主机模块。
2.如权利要求1所述的异步SRAM控制器，其特征在于，所述读完成模块响应来自从机读模块的读请求：在初始化阶段，外部环境能够仲裁位线的数值；当所述读完成模块收到来自所述从机读模块的读请求，位线连接到vdd上变为高电平，所述读完成模块再将反馈信号发送给所述从机读模块。
3.如权利要求1所述的异步SRAM控制器，其特征在于，所述写完成模块响应来自主机模块的写请求：在所述写完成模块没有接收到来所述自主机模块的写请求时，外部环境能够改变所述写完成模块上的D0/D1端口的数值；当所述写完成模块接收到来自所述主机模块的写请求，在整个写完成操作过程中，所述D0/D1端口与外部隔离，且端口上的数据保持不变以维持端口数据的稳定性。
4.一种异步SRAM控制器的调试方法，其特征在于，包括：
步骤S1、主机模块接收外部环境对SRAM控制器的读请求，经过信息交互将读请求发送给从机读模块；
步骤S2、所述从机读模块对读请求进行响应，对位线进行预充电，并将读请求发送给读完成模块；
步骤S3、所述读完成模块接收来所述自从机读模块的读请求，位线连接到vdd上，并将反馈信号发送给所述从机读模块；
步骤S4、所述主机模块接收外部环境对SRAM控制器的写请求，与写完成模块进行信息交互，并将写请求发送给写完成模块；
步骤S5、所述写完成模块对SRAM控制器进行写操作，并将完成结果反馈给所述主机模块。
5.如权利要求4所述的异步SRAM控制器的调试方法，其特征在于，所述步骤S1中，所述主机模块一旦接收到写请求，所述SRAM控制器首先激活所述从机读模块来设置位线为存放在存储器单元中的数值，然后激活所述写完成模块以确保新的值写到了所述存储器单元中。
6.如权利要求4所述的异步SRAM控制器的调试方法，其特征在于，所述步骤S5中，所述写完成模块依赖所述从机读模块以保持所述存储器单元与位线连接。
CN201910963542.1A 2019-10-11 2019-10-11 一种异步sram控制器及调试方法 Pending CN110729008A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910963542.1A CN110729008A (zh) 2019-10-11 2019-10-11 一种异步sram控制器及调试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910963542.1A CN110729008A (zh) 2019-10-11 2019-10-11 一种异步sram控制器及调试方法

Publications (1)

Publication Number Publication Date
CN110729008A true CN110729008A (zh) 2020-01-24

Family

ID=69221028

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910963542.1A Pending CN110729008A (zh) 2019-10-11 2019-10-11 一种异步sram控制器及调试方法

Country Status (1)

Country Link
CN (1) CN110729008A (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5414657A (en) * 1993-05-17 1995-05-09 Nec Corporation Asynchronous static random access memory device for propagating read-out data bit through single bit line
US6950354B1 (en) * 2004-09-06 2005-09-27 Fujitsu Limited Semiconductor memory
CN1753103A (zh) * 2004-09-20 2006-03-29 三星电子株式会社 其中具有分级位线选择电路的集成电路存储设备
CN101681671A (zh) * 2007-05-18 2010-03-24 高通股份有限公司 用于在存储器阵列中减少泄漏电流的方法及设备
US8074034B2 (en) * 2007-07-25 2011-12-06 Agiga Tech Inc. Hybrid nonvolatile ram
CN102820045A (zh) * 2011-06-09 2012-12-12 芯成半导体（上海）有限公司 地址转变检测电路
CN103065672A (zh) * 2012-12-24 2013-04-24 西安华芯半导体有限公司 一种基于同步静态随机存储器ip的异步静态随机存储器
US8488401B2 (en) * 2011-03-24 2013-07-16 Kabushiki Kaisha Toshiba Semiconductor storage device
CN103646665A (zh) * 2013-12-03 2014-03-19 中国科学院微电子研究所 一种异步sram的i/o接口电路
CN104866390A (zh) * 2015-04-15 2015-08-26 中国科学院高能物理研究所 异步随机静态存储器三模冗余控制器

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5414657A (en) * 1993-05-17 1995-05-09 Nec Corporation Asynchronous static random access memory device for propagating read-out data bit through single bit line
US6950354B1 (en) * 2004-09-06 2005-09-27 Fujitsu Limited Semiconductor memory
CN1753103A (zh) * 2004-09-20 2006-03-29 三星电子株式会社 其中具有分级位线选择电路的集成电路存储设备
CN101681671A (zh) * 2007-05-18 2010-03-24 高通股份有限公司 用于在存储器阵列中减少泄漏电流的方法及设备
US8074034B2 (en) * 2007-07-25 2011-12-06 Agiga Tech Inc. Hybrid nonvolatile ram
US8488401B2 (en) * 2011-03-24 2013-07-16 Kabushiki Kaisha Toshiba Semiconductor storage device
CN102820045A (zh) * 2011-06-09 2012-12-12 芯成半导体（上海）有限公司 地址转变检测电路
CN103065672A (zh) * 2012-12-24 2013-04-24 西安华芯半导体有限公司 一种基于同步静态随机存储器ip的异步静态随机存储器
CN103646665A (zh) * 2013-12-03 2014-03-19 中国科学院微电子研究所 一种异步sram的i/o接口电路
CN104866390A (zh) * 2015-04-15 2015-08-26 中国科学院高能物理研究所 异步随机静态存储器三模冗余控制器

Similar Documents

Publication Publication Date Title
US20130329491A1 (en) Hybrid Memory Module
CN103500131B (zh) 一种存储系统掉电数据备份方法及存储系统控制器
CN105283918A (zh) 使用多周期命令实现存储器装置访问的设备、方法和系统
US9176553B2 (en) Semiconductor device employing DVFS function
CN107240413A (zh) 半导体存储器装置及其操作方法
US10599206B2 (en) Techniques to change a mode of operation for a memory device
US11042304B2 (en) Determining a transfer rate for channels of a memory system
US10032494B2 (en) Data processing systems and a plurality of memory modules
CN105518784A (zh) 具有用于高可靠性操作的存储控制器的数据处理器和方法
CN105808455A (zh) 访问内存的方法、存储级内存及计算机系统
US20170236566A1 (en) Data transfer for multi-loaded source synchrous signal groups
CN100369156C (zh) 半导体存储器及其控制方法
KR20170127948A (ko) 메모리 모듈 및 이를 포함하는 시스템
CN102339261B (zh) 一种ddr2sdram控制器
US20180350415A1 (en) Semiconductor devices and semiconductor systems including the same
CN101800074B (zh) 存储器电路及其系统以及存取该存储器电路的方法
US20100030954A1 (en) Information processing system and semiconductor storage device
CN103730155A (zh) 数据写入方法及装置
JP7343257B2 (ja) ホストシステム、方法、及び、システム
KR101944964B1 (ko) 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
CN104810042A (zh) 使用最小操作功率的系统和存储器件的电源电压设置方法
CN110729008A (zh) 一种异步sram控制器及调试方法
CN102751966A (zh) 延迟电路和存储器的潜伏时间控制电路及其信号延迟方法
CN113454720B (zh) 存储设备及其控制方法
CN104658578A (zh) 一种高速数据采集系统中的sdram控制方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200124