JPS61246995A - 不揮発性ランダムアクセスメモリ装置 - Google Patents
不揮発性ランダムアクセスメモリ装置Info
- Publication number
- JPS61246995A JPS61246995A JP60087718A JP8771885A JPS61246995A JP S61246995 A JPS61246995 A JP S61246995A JP 60087718 A JP60087718 A JP 60087718A JP 8771885 A JP8771885 A JP 8771885A JP S61246995 A JPS61246995 A JP S61246995A
- Authority
- JP
- Japan
- Prior art keywords
- memory cell
- transistor
- capacitor
- cell section
- node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
不揮発性ランダムアクセスメモリ（ＲＡＭ）装置におい
て、揮発性メモリセル部のフリップフロップの片側の出
力のみを不揮発性メモリセル部に入れ、不揮発性メモリ
セル部内でクリップフロップの他側の状態をつくること
により、フリップフロップの両側の出力を不揮発性メモ
リセル部に入れた場合と等価な回路を作成する。これに
より配置配線を片側に寄せることができ、集積回路（Ｉ
Ｃ）のパターン設計の自由度を増加させる。
て、揮発性メモリセル部のフリップフロップの片側の出
力のみを不揮発性メモリセル部に入れ、不揮発性メモリ
セル部内でクリップフロップの他側の状態をつくること
により、フリップフロップの両側の出力を不揮発性メモ
リセル部に入れた場合と等価な回路を作成する。これに
より配置配線を片側に寄せることができ、集積回路（Ｉ
Ｃ）のパターン設計の自由度を増加させる。
本発明は不揮発性ランダムアクセスメモリ装置に関し、
特に揮発性スタティックメモリセルとゲートがフローテ
ィング状態にされたトランジスタとを組み合わせること
により構成された不揮発性ランダムアクセスメモリ装置
に関する。
特に揮発性スタティックメモリセルとゲートがフローテ
ィング状態にされたトランジスタとを組み合わせること
により構成された不揮発性ランダムアクセスメモリ装置
に関する。
最近、スタティック型ランダムアクセスメモリの揮発性
メモリセルにフローティングゲート回路素子を組み合わ
せることにより不揮発性メモリセルを作成し、これを用
いて不揮発性メモリ装置を構成することが行われている
。
メモリセルにフローティングゲート回路素子を組み合わ
せることにより不揮発性メモリセルを作成し、これを用
いて不揮発性メモリ装置を構成することが行われている
。
このような不揮発性メモリ装置においては、各メモリセ
ルの回路構成が複雑になり、各メモリセルの大きさが増
し製造歩留りが減少する傾向にある。この傾向はメモリ
装置の信頼性および集積度の低下を招くので、回路構成
の工夫によりその改善が望まれている。
ルの回路構成が複雑になり、各メモリセルの大きさが増
し製造歩留りが減少する傾向にある。この傾向はメモリ
装置の信頼性および集積度の低下を招くので、回路構成
の工夫によりその改善が望まれている。
第４図は従来例による不揮発性ランダムアクセスメモリ
装置に用いられるメモリセルの回路図である。
装置に用いられるメモリセルの回路図である。
図において、このメモリセルはＭＩＳ （金属−絶縁体
一半導体）構造のＦＥＴ （電界効果トランジスタ）で
構成され、トランジスタＱ３、Ｑ！、Ｑ２、Ｑ＃で構成
される揮発性スタティックメモリセル部１と、フローテ
ィングゲートを有するトランジスタロ８等を含む不揮発
性メモリセル部３とよりなり、１ビツトのデータを記憶
する。
一半導体）構造のＦＥＴ （電界効果トランジスタ）で
構成され、トランジスタＱ３、Ｑ！、Ｑ２、Ｑ＃で構成
される揮発性スタティックメモリセル部１と、フローテ
ィングゲートを有するトランジスタロ８等を含む不揮発
性メモリセル部３とよりなり、１ビツトのデータを記憶
する。
トランジスタＱ、、Ｑ４はデプレッション型トランジス
タで、表示記号はエンハンス型トランジスタを示す通常
のトランジスタ記号に点を付して区別している。
タで、表示記号はエンハンス型トランジスタを示す通常
のトランジスタ記号に点を付して区別している。
揮発性スタティックメモリセル部１は通常の揮発性スタ
ティックランダムアクセスメモリ装置に用いられている
ものと同じフリップフロップ構成である。この揮発性ス
タティックメモリセル部１はノードＮ、およびＮ２に接
続されたトランスファゲート用トランジスタを介してワ
ード線孔、ビット線ＢＬに接続され、データの書込、続
出が行われる。
ティックランダムアクセスメモリ装置に用いられている
ものと同じフリップフロップ構成である。この揮発性ス
タティックメモリセル部１はノードＮ、およびＮ２に接
続されたトランスファゲート用トランジスタを介してワ
ード線孔、ビット線ＢＬに接続され、データの書込、続
出が行われる。
不揮発性メモリセル部３はトランジスタＱ１、Ｑ８およ
びＱ９、キャパシタモジュールＣＭ！、キャパシタＣ，
、Ｃ，およびＣ２、トンネルキャパシタＴＣ，を有する
。
びＱ９、キャパシタモジュールＣＭ！、キャパシタＣ，
、Ｃ，およびＣ２、トンネルキャパシタＴＣ，を有する
。
キャパシタモジュールＣＭ！、トンネルキャパシタＴＣ
，、およびキャパシタＣ３はＭＩＳキャパシタで、図示
の記号で表示され、デプレッション型トランジスタのソ
ースとドレインを接続したものを用いる。
，、およびキャパシタＣ３はＭＩＳキャパシタで、図示
の記号で表示され、デプレッション型トランジスタのソ
ースとドレインを接続したものを用いる。
キャパシタモジュールＣＭ２は電極Ｄ４と他の電極り、
およびり、間に静電容量をもつ。
およびり、間に静電容量をもつ。
トンネルキャパシタＴＣ，は電極間に電圧を印加すると
トンネル効果を生ずる素子で、これの静電容量はキャパ
シタモジュールＣＬおよびキャパシタＣ５の静電容量に
比べて十分小さく選択される。
トンネル効果を生ずる素子で、これの静電容量はキャパ
シタモジュールＣＬおよびキャパシタＣ５の静電容量に
比べて十分小さく選択される。
またキャパシタＣ４の静電容量はキャパシタＣ３の静電
容量に比べて十分大きく選択される。
容量に比べて十分大きく選択される。
つぎに、このメモリセルの動作を説明する。
（１） 書込（Ｌ、Ｈ）
（揮発性スタティックメモリセル部１のデータを不揮発
性メモリセル部３に転送して退避させる際の書込、ノー
ドＮ、が低レベル“Ｌ”、ノードＮ２が高レベル″Ｈ”
の場合） 揮発性スタティックメモリセル部１のクリップフロップ
が上記の状態に設定された状態で、電源電圧ＶＣＣを落
とす前に、書込電圧ＶＨＨをＯｖより２０〜３０Ｖに引
き上げる。このときノードＮ、は“Ｌ”テするからトラ
ンジスタＱ、はカットオフ状態ニナっており、ノードＮ
ｚは“Ｈ”であるからトランジスタＱ７はオン状態とな
ってし）る。
性メモリセル部３に転送して退避させる際の書込、ノー
ドＮ、が低レベル“Ｌ”、ノードＮ２が高レベル″Ｈ”
の場合） 揮発性スタティックメモリセル部１のクリップフロップ
が上記の状態に設定された状態で、電源電圧ＶＣＣを落
とす前に、書込電圧ＶＨＨをＯｖより２０〜３０Ｖに引
き上げる。このときノードＮ、は“Ｌ”テするからトラ
ンジスタＱ、はカットオフ状態ニナっており、ノードＮ
ｚは“Ｈ”であるからトランジスタＱ７はオン状態とな
ってし）る。
従って、ノードＮ４の電位はＬ″となっており、書込電
圧Ｖ。はキャパシタモジュールＣＭ、の電極Ｄ４とり３
間の容量、電極Ｄ４と０６間の容量およびトンネルキャ
パシタＴＣ３の容量の直列回路に印加される。
圧Ｖ。はキャパシタモジュールＣＭ、の電極Ｄ４とり３
間の容量、電極Ｄ４と０６間の容量およびトンネルキャ
パシタＴＣ３の容量の直列回路に印加される。
前述のようにキャパシタモジュールＣＭ、の静電容１は
トンネルキャパシタＴＣ，のそれより十分大きいから、
書込電圧Ｖｌ（Ｈの大部分はトンネルキャパシタＴＣｚ
に印加される。このとき、トンネル効果によりノードＦ
Ｇへ電子が注入されトランジスタＱ、のフローティング
ゲートに負の電荷が蓄積され、トランジスタＱ８がオフ
状態となり、揮発性スタティックメモリセル部１から不
揮発性メモリセル部３へのデータの退避が完了する。
トンネルキャパシタＴＣ，のそれより十分大きいから、
書込電圧Ｖｌ（Ｈの大部分はトンネルキャパシタＴＣｚ
に印加される。このとき、トンネル効果によりノードＦ
Ｇへ電子が注入されトランジスタＱ、のフローティング
ゲートに負の電荷が蓄積され、トランジスタＱ８がオフ
状態となり、揮発性スタティックメモリセル部１から不
揮発性メモリセル部３へのデータの退避が完了する。
従ってトランジスタロ８はメモリトランジスタと呼ばれ
る。
る。
（２） 書込（Ｈ，Ｌ）
（ノードＮ、が“Ｈ”、ノードＮ２が“Ｌ”の場合）こ
の場合はトランジスタＱｑがオン、トランジスタＱ７が
オフ状態になる。
の場合はトランジスタＱｑがオン、トランジスタＱ７が
オフ状態になる。
従って、キャパシタＣ２、トンネルキャパシタＴＣ２お
よびキャパシタモジュールＣＭ！の電極口、とり１間の
容量の直列回路に書込電圧ＶＨＨが印加され、各キャパ
シタの容量の大小関係から電圧の大部分はトンネルキャ
パシタＴＣ，に印加される。
よびキャパシタモジュールＣＭ！の電極口、とり１間の
容量の直列回路に書込電圧ＶＨＨが印加され、各キャパ
シタの容量の大小関係から電圧の大部分はトンネルキャ
パシタＴＣ，に印加される。
この場合はノードＮ４がノードＦＧより高電位であるか
ら、トンネル効果によりトランジスタＱＢのフローティ
ングゲートの電子がノードＮ４側に抜き取られる。従っ
てフローティングゲート、すなわちノードＦＧに正電荷
が蓄積され、トランジスタＱ８がオン状態になり、揮発
性スタティックメモリセル部ｌから不揮発性メモリセル
部３へのデータの退避が完了する。
ら、トンネル効果によりトランジスタＱＢのフローティ
ングゲートの電子がノードＮ４側に抜き取られる。従っ
てフローティングゲート、すなわちノードＦＧに正電荷
が蓄積され、トランジスタＱ８がオン状態になり、揮発
性スタティックメモリセル部ｌから不揮発性メモリセル
部３へのデータの退避が完了する。
（３） ＲＣＬ （Ｌ、 ＦＩ）
（不揮発性メモリセル部３のデータを揮発性スタティッ
クメモリセル部１に転送するリコール（ＲＣＬ） 、ノ
ードＮ１が“Ｌ”、ノードＮ２が“Ｈ”になる場合） まず、電源電圧Ｖ、いおよび書込電圧ＶＭＭがともにＯ
ｖの状態から電源電圧ｖｃｅのみを５ｖに上昇させる。
クメモリセル部１に転送するリコール（ＲＣＬ） 、ノ
ードＮ１が“Ｌ”、ノードＮ２が“Ｈ”になる場合） まず、電源電圧Ｖ、いおよび書込電圧ＶＭＭがともにＯ
ｖの状態から電源電圧ｖｃｅのみを５ｖに上昇させる。
もしノードＦＧに負電荷が蓄積されておればオフ状態の
トランジスタロ、がノードＮ２とキャパシタＣ４の間を
遮断する。
トランジスタロ、がノードＮ２とキャパシタＣ４の間を
遮断する。
一方、ノードＮｌはキャパシタＣ３が接続されているた
め、負荷容量の大きいノードＮ、が“Ｌ”に、ノードＮ
２が“Ｈ”になるようにフリップフロ・ノブ回路が設定
される。
め、負荷容量の大きいノードＮ、が“Ｌ”に、ノードＮ
２が“Ｈ”になるようにフリップフロ・ノブ回路が設定
される。
（４１ＲＣＬ （Ｈ，Ｌ）
（ノードＮ＋が“Ｈ”、ノードＮ２が“Ｌ”になる場合
） まず、電源電圧ｖｃいおよび書込電圧ＶＨＨがともにＯ
ｖの状態から電源電圧ＶＣＣのみを５ｖに上昇させる。
） まず、電源電圧ｖｃいおよび書込電圧ＶＨＨがともにＯ
ｖの状態から電源電圧ＶＣＣのみを５ｖに上昇させる。
もしノードＦＧに正電荷が蓄積されておればオン状態の
トランジスタＱ、がノードＮ２とキャパシタＣ４を接続
する。
トランジスタＱ、がノードＮ２とキャパシタＣ４を接続
する。
前述のようにキャパシタＣ４の容量はキャパシタＣ１の
それより十分大きく選んであるから、ノードＮ＋が“Ｈ
”に、負荷容量の大きいノードＮ２が“Ｌ”になるよう
にフリップフロップ回路が設定される。
それより十分大きく選んであるから、ノードＮ＋が“Ｈ
”に、負荷容量の大きいノードＮ２が“Ｌ”になるよう
にフリップフロップ回路が設定される。
不揮発性メモリセル部３は、フリップフロップの両ノー
ドＮ、、 ＮＺからの情報が必要なため、すなわちトラ
ンジスタＱ、のゲート入力がノードＮ＋から、トランジ
スタロアのゲート入力がノードＮｔから供給されねばな
らないことから、ＩＣのパターン設計の自由度が減少し
、パターン面積が増大するという欠点があった。
ドＮ、、 ＮＺからの情報が必要なため、すなわちトラ
ンジスタＱ、のゲート入力がノードＮ＋から、トランジ
スタロアのゲート入力がノードＮｔから供給されねばな
らないことから、ＩＣのパターン設計の自由度が減少し
、パターン面積が増大するという欠点があった。
上記問題点の解決は、 揮発性メモリセル部（１）と、
該揮発性メモリセル部（１１の記憶情報を退避させるた
めの不揮発性メモリセル部（２）とが対になって１つの
メモリセルが構成され、 前記揮発性メモリセル部（１）は交叉接続された第１、
第２のトランジスタ（口、Ｑ２）を有し、前記不揮発性
メモリセル部（２）は、ゲートが第１のトランジスタ（
Ｑｌ）のゲートに接続され、該揮発性メモリセル部（１
）の記憶情報に応じてオン、オフする第３のトランジス
タ（Ｑ１）と、該第３のトランジスタ（Ｃ７）のオン、
オフに応じてオン、オフする第４のトランジスタ（Ｑｌ
）と、一方の電極（Ｄ４）がそれぞれ該第４のトランジ
スタ （Ｑ１１）へ接続された第１、第２のキャパシタ
（ＣＭ２）と、該第２のキャパシタ（ＣＭ１）の他方の
電極（Ｄ６）に一方の電極が接続され、電極間でトンネ
ル効果を生ずる第３のキャパシタ（Ｔ（、Ｉ） と、該
第３のキャパシタ（ＴＣ：ｌ）の他方の電極に一方の電
極が接続された第４のキャパシタ（Ｃ３）と、該第２、
第３のキャパシタ（ＣＭ 、 。
該揮発性メモリセル部（１１の記憶情報を退避させるた
めの不揮発性メモリセル部（２）とが対になって１つの
メモリセルが構成され、 前記揮発性メモリセル部（１）は交叉接続された第１、
第２のトランジスタ（口、Ｑ２）を有し、前記不揮発性
メモリセル部（２）は、ゲートが第１のトランジスタ（
Ｑｌ）のゲートに接続され、該揮発性メモリセル部（１
）の記憶情報に応じてオン、オフする第３のトランジス
タ（Ｑ１）と、該第３のトランジスタ（Ｃ７）のオン、
オフに応じてオン、オフする第４のトランジスタ（Ｑｌ
）と、一方の電極（Ｄ４）がそれぞれ該第４のトランジ
スタ （Ｑ１１）へ接続された第１、第２のキャパシタ
（ＣＭ２）と、該第２のキャパシタ（ＣＭ１）の他方の
電極（Ｄ６）に一方の電極が接続され、電極間でトンネ
ル効果を生ずる第３のキャパシタ（Ｔ（、Ｉ） と、該
第３のキャパシタ（ＴＣ：ｌ）の他方の電極に一方の電
極が接続された第４のキャパシタ（Ｃ３）と、該第２、
第３のキャパシタ（ＣＭ 、 。
ＴＣ３）の接続点（ＦＧ）にゲートが接続され、かつ該
ゲートがフローティング状態にある第５のトランジスタ
（Ｑ１）とを有し、かつ前記第３、第４のキャパシタ（
ＴＣ３、Ｃ５）の共通接続点（Ｎ４）は前記第３のトラ
ンジスタ（Ｑ？）と第４のトランジスタ （［１１１）
に接続されてなり、 前記第１のキャパシタ（ＣＭ２）の他方の電極（Ｄ１）
と第４のキャパシタ（Ｃ２）の他方の電極とに書込電圧
（ＶＨＩＩ）を印加することで、前記揮発性メモリセル
部（１）の記憶情報が前記不揮発性メモリセル部（２）
へ書き込まれ、 前記第５のトランジスタ（０，）からの信号を受けるこ
とによって、該不揮発性メモリセル部（２）の記憶情報
が該揮発性メモリセル部ｆｌ）ヘリコールされる本発明
による不揮発性ランダムアクセスメモリ装置により達成
される。
ゲートがフローティング状態にある第５のトランジスタ
（Ｑ１）とを有し、かつ前記第３、第４のキャパシタ（
ＴＣ３、Ｃ５）の共通接続点（Ｎ４）は前記第３のトラ
ンジスタ（Ｑ？）と第４のトランジスタ （［１１１）
に接続されてなり、 前記第１のキャパシタ（ＣＭ２）の他方の電極（Ｄ１）
と第４のキャパシタ（Ｃ２）の他方の電極とに書込電圧
（ＶＨＩＩ）を印加することで、前記揮発性メモリセル
部（１）の記憶情報が前記不揮発性メモリセル部（２）
へ書き込まれ、 前記第５のトランジスタ（０，）からの信号を受けるこ
とによって、該不揮発性メモリセル部（２）の記憶情報
が該揮発性メモリセル部ｆｌ）ヘリコールされる本発明
による不揮発性ランダムアクセスメモリ装置により達成
される。
本発明は、フリップフロップは一方のノードのレベルが
必ず他方の逆になっていることに着目し、不揮発性メモ
リセル部と揮発性メモリセル部との情報のやりとりはノ
ードＮ２のみを使い、不揮発性メモリセル部内において
フリップフロップより入力されたレベルと逆のレベルを
作成して、フリップフロップの両方のノードよりの情報
を使用する従来例と等価な回路を作成したものである。
必ず他方の逆になっていることに着目し、不揮発性メモ
リセル部と揮発性メモリセル部との情報のやりとりはノ
ードＮ２のみを使い、不揮発性メモリセル部内において
フリップフロップより入力されたレベルと逆のレベルを
作成して、フリップフロップの両方のノードよりの情報
を使用する従来例と等価な回路を作成したものである。
不揮発性メモリセル部内における逆のレベルの作成は原
理的には入力をインバートすればよいが、ここではゲー
トがトランジスタＱ７に接続され、ドレインがキャパシ
タモジュールＣＭ２の共通電極Ｄ４に接続されるトラン
ジスタ（第１図に示されるＱ。
理的には入力をインバートすればよいが、ここではゲー
トがトランジスタＱ７に接続され、ドレインがキャパシ
タモジュールＣＭ２の共通電極Ｄ４に接続されるトラン
ジスタ（第１図に示されるＱ。
皿）によって実現される。
このトランジスタし、は、トランジスタＱ、のオン、オ
フに応じて、オフ、オンとなり、ちょうど第４図に示さ
れる従来例のトランジスタＱ９に相当していることがわ
かる。
フに応じて、オフ、オンとなり、ちょうど第４図に示さ
れる従来例のトランジスタＱ９に相当していることがわ
かる。
第１図は本発明による不揮発性ランダムアクセスメモリ
装置に用いられるメモリセルのＩｎ図である。
装置に用いられるメモリセルのＩｎ図である。
図において、このメモリセルはトランジスタ０いＣ２、
口１、口、で構成される揮発性スタティックメモリセル
部１と、フローティングゲートを有するメモリトランジ
スタロ８等を含む不揮発性メモリセル部２とよりる。
口１、口、で構成される揮発性スタティックメモリセル
部１と、フローティングゲートを有するメモリトランジ
スタロ８等を含む不揮発性メモリセル部２とよりる。
揮発性スタティックメモリセル部１は第４図と全く同様
である。
である。
不揮発性メモリセル部２は第４図と略同様であるが、ト
ランジスタＱ、を削除した代わりにトランジスタＱ１１
を接続していることが異なる。
ランジスタＱ、を削除した代わりにトランジスタＱ１１
を接続していることが異なる。
トランジスタＱｌ＋ は、ゲートがトランジスタＱ。
（ノードＮ４）に、ドレインがキャパシタモジュールＣ
Ｍ２の共通電極Ｄ４に、ソースが接地電位ＶＳＳに接続
される。
Ｍ２の共通電極Ｄ４に、ソースが接地電位ＶＳＳに接続
される。
このトランジスタＱ１１ は、トランジスタ０．のオン
、オフに応じて、オフ、オンとなり、ちょうど第４図に
示される従来例のトランジスタＱ９の動作に相当してい
ることがわかる。
、オフに応じて、オフ、オンとなり、ちょうど第４図に
示される従来例のトランジスタＱ９の動作に相当してい
ることがわかる。
つぎに、このメモリセルの動作を説明する。
ノードＮ２がＨ″の場合は、トランジスタロ、はオン、
ノードＮ４は”Ｌ”、トランジスタＱｌはオフとなり、
第４図の従来例のトランジスタΩ、がオフの場合と等価
になる。
ノードＮ４は”Ｌ”、トランジスタＱｌはオフとなり、
第４図の従来例のトランジスタΩ、がオフの場合と等価
になる。
ノードＮ２が“Ｌ”の場合は、トランジスタＱ、はオフ
、ノードＮ４は“フローティングとなるが書込電圧■イ
イを上げると、キャパシタＣ５のカップリングによりノ
ードＮ４の電圧が上昇して結局“Ｈ”・トランジスタＱ
ｌ＋ はオンとなり、第４図の従来例のトランジスタＱ
、がオンの場合と等価になる。
、ノードＮ４は“フローティングとなるが書込電圧■イ
イを上げると、キャパシタＣ５のカップリングによりノ
ードＮ４の電圧が上昇して結局“Ｈ”・トランジスタＱ
ｌ＋ はオンとなり、第４図の従来例のトランジスタＱ
、がオンの場合と等価になる。
従って、揮発性スタティックメモリセル部ｌのデータを
不揮発性メモリセル部２に退避させる際の書込、逆に不
揮発性メモリセル部２のデータを揮発性スタティックメ
モリセル部１に転送するリコールの動作は第４図の従来
例と全く同様となる。
不揮発性メモリセル部２に退避させる際の書込、逆に不
揮発性メモリセル部２のデータを揮発性スタティックメ
モリセル部１に転送するリコールの動作は第４図の従来
例と全く同様となる。
第２図、第３図は本実施例の変形例を示す回路図である
。
。
この回路は第１図の不揮発性メモリセル部２の近傍を部
分的に示したものである。
分的に示したものである。
第２図の回路は、第１図の回路において、ノードＮ２と
メモリトランジスタＱ１１の間にトランジスタＱ、。を
設けて、このトランジスタＱｌｆ＋がリコール信号（Ｒ
ＣＬ）によりオン、オフするようにしたものである。
メモリトランジスタＱ１１の間にトランジスタＱ、。を
設けて、このトランジスタＱｌｆ＋がリコール信号（Ｒ
ＣＬ）によりオン、オフするようにしたものである。
リコール信号は不揮発性メモリセル部２のデータを揮発
性スタティックメモリセル部ｌに転送する場合に短時間
だけ“Ｈ”にされる。このときもしメモリトランジスタ
ロ８のフローティングゲートに正電荷が蓄積され、メモ
リトランジスタＱ８がオンとなっている場合は、トラン
ジスタＱ１゜が短時間オンとなることによってノードＮ
２の電圧を引き下げる働きをする。
性スタティックメモリセル部ｌに転送する場合に短時間
だけ“Ｈ”にされる。このときもしメモリトランジスタ
ロ８のフローティングゲートに正電荷が蓄積され、メモ
リトランジスタＱ８がオンとなっている場合は、トラン
ジスタＱ１゜が短時間オンとなることによってノードＮ
２の電圧を引き下げる働きをする。
第３図の回路は、第２図の回路においてキャパシタＣ４
を取り除いたもので、トランジスタロ８、Ｑｌ。がオン
状態のときは、キャパシタＣ４として無限大に近い容量
のキャパシタを挿入したのと等価となる。
を取り除いたもので、トランジスタロ８、Ｑｌ。がオン
状態のときは、キャパシタＣ４として無限大に近い容量
のキャパシタを挿入したのと等価となる。
これにより基板上に占めるメモリセルの占有面積を小さ
くできる。さらにトランジスタし。がカットオフしてい
るときは、メモリトランジスタＱ８のドレイン電圧は低
レベルとなり、ドレインからゲートにホットエレクトロ
ンがとび込むことがなくなりフローティングゲートに蓄
積された電荷の変動が防止され、長時間にわたって安定
にデータ保持を行うことができる。
くできる。さらにトランジスタし。がカットオフしてい
るときは、メモリトランジスタＱ８のドレイン電圧は低
レベルとなり、ドレインからゲートにホットエレクトロ
ンがとび込むことがなくなりフローティングゲートに蓄
積された電荷の変動が防止され、長時間にわたって安定
にデータ保持を行うことができる。
実施例では、第１、第２のキャパシタとして第５図に示
されるように、Ｄ４を共通電極とし、Ｄ５、Ｄ６を２つ
の対向電極としたキャパシタモジュールＣＭ２を用いた
が、これの代わりに第６図、第７図に示されるように、
電極Ｄ４、Ｄ、よりなる第１のキャパシタと電極Ｄ４’
、Ｄｓよりなる第２のキャパシタとを用い、電極Ｄ４と
り、Ｉを接続して用いても発明の要旨は変わらない。
されるように、Ｄ４を共通電極とし、Ｄ５、Ｄ６を２つ
の対向電極としたキャパシタモジュールＣＭ２を用いた
が、これの代わりに第６図、第７図に示されるように、
電極Ｄ４、Ｄ、よりなる第１のキャパシタと電極Ｄ４’
、Ｄｓよりなる第２のキャパシタとを用い、電極Ｄ４と
り、Ｉを接続して用いても発明の要旨は変わらない。
以上詳細に説明したように本発明によれば、不揮発性メ
モリセル部は、フリップフロップの片側のノードに接続
するだけで動作できるため、ＩＣのパターン設計の自由
度が増大し、パターン面積が低減する。
モリセル部は、フリップフロップの片側のノードに接続
するだけで動作できるため、ＩＣのパターン設計の自由
度が増大し、パターン面積が低減する。
第１図は本発明による不揮発性ランダムアクセスメモリ
装置に用いられるメモリセルの回路図、第２図、第３図
は本実施例の変形例を示す回路図、 第４図は従来例による不揮発性ランダムアクセスメモリ
装置に用いられるメモリセルの回路図、第５図、第６図
、第７図は第１、第２のキャパシタの種々の例を説明す
る図である。 図において、 １は揮発性スタティックメモリセル部、２は不揮発性メ
モリセル部、 札はワード線、 ＢＬはビット線、 口い Ω２、ｑｌ、Ｑ４、Ｑ１、Ｑ７、Ｑｌ。、ＱＩＩ
はトランジスタ、 Ｑ８はフローティングゲートを有するメモリトランジス
タ、 ＣＭ、はキャパシタモジュール、 Ｄ６、Ｄ３、Ｄ、はキャパシタモジュールの電極、Ｃ１
、Ｃ４、Ｃ２はキャパシタ、 ＴＣ，はトンネルキャパシタ、 Ｎ１、Ｎ２、Ｎ１、Ｎ４はノード、 ＰＧはフローティングゲートのノード ＊−４ ｖＳδ １１Ｆ、り）表側の、２−ｙす（υ 峯２酊 ５ｓ ４（芙徒例のメン＠（２） 峯３酊 千イノで≧７モジ１−ルＣＮ２ ′＋５昭 ゲ２１こ代３回路（１） 峯６Ｉ！２Ｔ オ 力み Ｗ２（；代３回路（２） 寥７酊
装置に用いられるメモリセルの回路図、第２図、第３図
は本実施例の変形例を示す回路図、 第４図は従来例による不揮発性ランダムアクセスメモリ
装置に用いられるメモリセルの回路図、第５図、第６図
、第７図は第１、第２のキャパシタの種々の例を説明す
る図である。 図において、 １は揮発性スタティックメモリセル部、２は不揮発性メ
モリセル部、 札はワード線、 ＢＬはビット線、 口い Ω２、ｑｌ、Ｑ４、Ｑ１、Ｑ７、Ｑｌ。、ＱＩＩ
はトランジスタ、 Ｑ８はフローティングゲートを有するメモリトランジス
タ、 ＣＭ、はキャパシタモジュール、 Ｄ６、Ｄ３、Ｄ、はキャパシタモジュールの電極、Ｃ１
、Ｃ４、Ｃ２はキャパシタ、 ＴＣ，はトンネルキャパシタ、 Ｎ１、Ｎ２、Ｎ１、Ｎ４はノード、 ＰＧはフローティングゲートのノード ＊−４ ｖＳδ １１Ｆ、り）表側の、２−ｙす（υ 峯２酊 ５ｓ ４（芙徒例のメン＠（２） 峯３酊 千イノで≧７モジ１−ルＣＮ２ ′＋５昭 ゲ２１こ代３回路（１） 峯６Ｉ！２Ｔ オ 力み Ｗ２（；代３回路（２） 寥７酊
Claims (1)
- 【特許請求の範囲】 揮発性メモリセル部（１）と、該揮発性メモリセル部
（１）の記憶情報を退避させるための不揮発性メモリセ
ル部（２）とが対になって１つのメモリセルが構成され
、 前記揮発性メモリセル部（１）は交叉接続された第１、
第２のトランジスタ（Ｑ＿１、Ｑ＿２）を有し、前記不
揮発性メモリセル部（２）は、ゲートが第１のトランジ
スタ（Ｑ＿１）のゲートに接続され、該揮発性メモリセ
ル部（１）の記憶情報に応じてオン、オフする第３のト
ランジスタ（Ｑ＿７）と、該第３のトランジスタ（Ｑ＿
７）のオン、オフに応じてオン、オフする第４のトラン
ジスタ（Ｑ＿１＿１）と、一方の電極（Ｄ＿４）がそれ
ぞれ該第４のトランジスタ（Ｑ＿１＿１）へ接続された
第１、第２のキャパシタ（ＣＭ＿２）と、該第２のキャ
パシタ（ＣＭ＿２）の他方の電極（Ｄ＿６）に一方の電
極が接続され、電極間でトンネル効果を生ずる第３のキ
ャパシタ（ＴＣ＿３）と、該第３のキャパシタ（ＴＣ＿
３）の他方の電極に一方の電極が接続された第４のキャ
パシタ（Ｃ＿５）と、該第２、第３のキャパシタ（ＣＭ
＿２、ＴＣ＿３）の接続点（ＦＧ）にゲートが接続され
、かつ該ゲートがフローティング状態にある第５のトラ
ンジスタ（Ｑ＿８）とを有し、かつ前記第３、第４のキ
ャパシタ（ＴＣ＿３、Ｃ＿５）の共通接続点（Ｎ＿４）
は前記第３のトランジスタ（Ｕ＿７）と第４のトランジ
スタ（Ｑ＿１＿１）に接続されてなり、 前記第１のキャパシタ（ＣＭ＿２）の他方の電極（Ｄ＿
５）と第４のキャパシタ（Ｃ＿５）の他方の電極とに書
込電圧（Ｖ＿Ｈ＿Ｈ）を印加することで、前記揮発性メ
モリセル部（１）の記憶情報が前記不揮発性メモリセル
部（２）へ書き込まれ、 前記第５のトランジスタ（Ｑ＿８）からの信号を受ける
ことによって、該不揮発性メモリセル部（２）の記憶情
報が該揮発性メモリセル部（１）へリコールされること
を特徴とする不揮発性ランダムアクセスメモリ装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60087718A JPS61246995A (ja) | 1985-04-24 | 1985-04-24 | 不揮発性ランダムアクセスメモリ装置 |
| US06/858,465 US4703456A (en) | 1985-04-24 | 1986-04-23 | Non-volatile random access memory cell |
| EP86303102A EP0200480A3 (en) | 1985-04-24 | 1986-04-24 | Non-volatile memory cell and non-volatile random access memory cell utilising the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60087718A JPS61246995A (ja) | 1985-04-24 | 1985-04-24 | 不揮発性ランダムアクセスメモリ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61246995A true JPS61246995A (ja) | 1986-11-04 |
Family
ID=13922681
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60087718A Pending JPS61246995A (ja) | 1985-04-24 | 1985-04-24 | 不揮発性ランダムアクセスメモリ装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4703456A (ja) |
| EP (1) | EP0200480A3 (ja) |
| JP (1) | JPS61246995A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS644062A (en) * | 1987-06-26 | 1989-01-09 | Seiko Instr & Electronics | Nonvolatile ram |
| US4800533A (en) * | 1986-04-30 | 1989-01-24 | Fujitsu Limited | Semiconductor nonvolatile memory device |
Families Citing this family (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62217493A (ja) * | 1986-02-27 | 1987-09-24 | Fujitsu Ltd | 半導体不揮発性記憶装置 |
| US5189641A (en) * | 1987-06-08 | 1993-02-23 | Fujitsu Limited | Non-volatile random access memory device |
| JPS6478489A (en) * | 1987-06-08 | 1989-03-23 | Fujitsu Ltd | Nonvolatile memory device |
| US4853893A (en) * | 1987-07-02 | 1989-08-01 | Ramtron Corporation | Data storage device and method of using a ferroelectric capacitance divider |
| US4910708A (en) * | 1987-07-02 | 1990-03-20 | Ramtron Corporation | Dram with programmable capacitance divider |
| US4918654A (en) * | 1987-07-02 | 1990-04-17 | Ramtron Corporation | SRAM with programmable capacitance divider |
| US4914627A (en) * | 1987-07-02 | 1990-04-03 | Ramtron Corporation | One transistor memory cell with programmable capacitance divider |
| JPS6414798A (en) * | 1987-07-09 | 1989-01-18 | Fujitsu Ltd | Non-volatile memory device |
| JP2645417B2 (ja) * | 1987-09-19 | 1997-08-25 | 富士通株式会社 | 不揮発性メモリ装置 |
| US5434811A (en) * | 1987-11-19 | 1995-07-18 | National Semiconductor Corporation | Non-destructive read ferroelectric based memory circuit |
| JP2885607B2 (ja) * | 1993-05-17 | 1999-04-26 | 日本電気アイシーマイコンシステム株式会社 | 半導体メモリ |
| DE4342821C1 (de) * | 1993-12-15 | 1994-12-15 | Sgs Thomson Microelectronics | Elektronische Speicherschaltung |
| US5602776A (en) * | 1994-10-17 | 1997-02-11 | Simtek Corporation | Non-Volatile, static random access memory with current limiting |
| US5880991A (en) | 1997-04-14 | 1999-03-09 | International Business Machines Corporation | Structure for low cost mixed memory integration, new NVRAM structure, and process for forming the mixed memory and NVRAM structure |
| US6424011B1 (en) | 1997-04-14 | 2002-07-23 | International Business Machines Corporation | Mixed memory integration with NVRAM, dram and sram cell structures on same substrate |
| US6163480A (en) * | 1997-12-29 | 2000-12-19 | Honeywell International Inc. | Memory with high integrity memory cells |
| US6373095B1 (en) | 1998-02-25 | 2002-04-16 | International Business Machines Corporation | NVRAM cell having increased coupling ratio between a control gate and floating gate without an increase in cell area |
| US6021066A (en) * | 1999-01-04 | 2000-02-01 | International Business Machines Corporation | NVRAM array architecture utilizing common bitline and wordline |
| US6452856B1 (en) * | 1999-02-26 | 2002-09-17 | Micron Technology, Inc. | DRAM technology compatible processor/memory chips |
| US6259126B1 (en) | 1999-11-23 | 2001-07-10 | International Business Machines Corporation | Low cost mixed memory integration with FERAM |
| US6496802B1 (en) | 2000-01-07 | 2002-12-17 | Mp3.Com, Inc. | System and method for providing access to electronic works |
| DE102004055006B4 (de) * | 2004-11-15 | 2012-09-13 | Infineon Technologies Ag | Flipflop mit zusätzlicher Zustandsspeicherung bei Abschaltung |
| US8072834B2 (en) * | 2005-08-25 | 2011-12-06 | Cypress Semiconductor Corporation | Line driver circuit and method with standby mode of operation |
| US20080151654A1 (en) | 2006-12-22 | 2008-06-26 | Allan James D | Method and apparatus to implement a reset function in a non-volatile static random access memory |
| US7881118B2 (en) * | 2007-05-25 | 2011-02-01 | Cypress Semiconductor Corporation | Sense transistor protection for memory programming |
| US8064255B2 (en) * | 2007-12-31 | 2011-11-22 | Cypress Semiconductor Corporation | Architecture of a nvDRAM array and its sense regime |
| US8482964B2 (en) | 2008-12-31 | 2013-07-09 | Stmicroelectronics, Inc. | Robust SRAM memory cell capacitor plate voltage generator |
| US9177644B2 (en) | 2012-08-15 | 2015-11-03 | Aplus Flash Technology, Inc. | Low-voltage fast-write PMOS NVSRAM cell |
| US8964470B2 (en) | 2012-09-25 | 2015-02-24 | Aplus Flash Technology, Inc. | Method and architecture for improving defect detectability, coupling area, and flexibility of NVSRAM cells and arrays |
| US9001583B2 (en) | 2012-10-15 | 2015-04-07 | Aplus Flash Technology, Inc. | On-chip HV and LV capacitors acting as the second back-up supplies for NVSRAM auto-store operation |
| US9177645B2 (en) | 2012-10-19 | 2015-11-03 | Aplus Flash Technology, Inc. | 10T NVSRAM cell and cell operations |
| US8929136B2 (en) | 2012-10-26 | 2015-01-06 | Aplus Flash Technology, Inc. | 8T NVSRAM cell and cell operations |
| US8971113B2 (en) | 2012-10-30 | 2015-03-03 | Aplus Flash Technology, Inc. | Pseudo-8T NVSRAM cell with a charge-follower |
| US8976588B2 (en) | 2012-11-01 | 2015-03-10 | Aplus Flash Technology, Inc. | NVSRAM cells with voltage flash charger |
| US9515094B2 (en) * | 2013-06-26 | 2016-12-06 | Semiconductor Energy Laboratory Co., Ltd. | Storage device and semiconductor device |
| RU2668716C2 (ru) * | 2017-10-23 | 2018-10-02 | Общество с ограниченной ответственностью "МЭМС-РЕЗЕРВ" | Сегнетоэлектрический элемент памяти и сумматор |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH039559A (ja) * | 1989-06-07 | 1991-01-17 | Seiko Epson Corp | 半導体集積装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4274012A (en) * | 1979-01-24 | 1981-06-16 | Xicor, Inc. | Substrate coupled floating gate memory cell |
| US4408303A (en) * | 1981-12-28 | 1983-10-04 | Mostek Corporation | Directly-coupled and capacitively coupled nonvolatile static RAM cell |
| US4527258A (en) * | 1982-09-30 | 1985-07-02 | Mostek Corporation | E2 PROM having bulk storage |
| US4510584A (en) * | 1982-12-29 | 1985-04-09 | Mostek Corporation | MOS Random access memory cell with nonvolatile storage |
| US4630238A (en) * | 1983-10-14 | 1986-12-16 | Fujitsu Limited | Semiconductor memory device |
-
1985
- 1985-04-24 JP JP60087718A patent/JPS61246995A/ja active Pending
-
1986
- 1986-04-23 US US06/858,465 patent/US4703456A/en not_active Expired - Fee Related
- 1986-04-24 EP EP86303102A patent/EP0200480A3/en not_active Withdrawn
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH039559A (ja) * | 1989-06-07 | 1991-01-17 | Seiko Epson Corp | 半導体集積装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4800533A (en) * | 1986-04-30 | 1989-01-24 | Fujitsu Limited | Semiconductor nonvolatile memory device |
| JPS644062A (en) * | 1987-06-26 | 1989-01-09 | Seiko Instr & Electronics | Nonvolatile ram |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0200480A3 (en) | 1988-08-03 |
| US4703456A (en) | 1987-10-27 |
| EP0200480A2 (en) | 1986-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61246995A (ja) | 不揮発性ランダムアクセスメモリ装置 | |
| JP3609868B2 (ja) | スタティック型半導体記憶装置 | |
| EP0028935B1 (en) | Nonvolatile semiconductor memory circuits | |
| US6064590A (en) | Non-volatile static random access memory device | |
| JPS6161198B2 (ja) | ||
| JPH0568799B2 (ja) | ||
| JP3902389B2 (ja) | グローバルビット線を有するスタティックランダムアクセスメモリ | |
| JPH02282995A (ja) | 半導体記憶装置 | |
| JPS5877091A (ja) | メモリ装置 | |
| JPS5953637B2 (ja) | 記憶回路 | |
| JP2682393B2 (ja) | スタティック形半導体記憶装置 | |
| JPS59121694A (ja) | 電力散逸を減少させたｍｏｓランダムアクセスメモリ用の交差結合型トランジスタメモリセル | |
| JPS61284896A (ja) | 不揮発性プログラマブル・スタチツク・メモリ・セル | |
| JPH0516119B2 (ja) | ||
| JPS62121998A (ja) | スタテイツクメモリ | |
| JPH0415556B2 (ja) | ||
| JPH0524673B2 (ja) | ||
| JPH039560B2 (ja) | ||
| JPH054400U (ja) | メモリセル回路 | |
| JPS6233393A (ja) | 半導体不揮発性メモリ装置 | |
| JPS60185296A (ja) | 不揮発性ランダムアクセスメモリ装置 | |
| JPH06203570A (ja) | 半導体記憶装置 | |
| JP2702798B2 (ja) | 半導体記憶装置 | |
| JPH031759B2 (ja) | ||
| JPS5818718B2 (ja) | 不揮発性メモリ装置 |