JPH0250435A - バイポーラトランジスタ及びその製造方法 - Google Patents
バイポーラトランジスタ及びその製造方法Info
- Publication number
- JPH0250435A JPH0250435A JP63201360A JP20136088A JPH0250435A JP H0250435 A JPH0250435 A JP H0250435A JP 63201360 A JP63201360 A JP 63201360A JP 20136088 A JP20136088 A JP 20136088A JP H0250435 A JPH0250435 A JP H0250435A
- Authority
- JP
- Japan
- Prior art keywords
- region
- base
- intrinsic
- diffusion
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 238000009792 diffusion process Methods 0.000 claims abstract description 56
- 230000001629 suppression Effects 0.000 claims abstract description 10
- 239000012535 impurity Substances 0.000 claims description 66
- 238000000605 extraction Methods 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 claims description 7
- 230000000694 effects Effects 0.000 abstract description 17
- 238000000034 method Methods 0.000 abstract description 13
- 238000002347 injection Methods 0.000 abstract description 9
- 239000007924 injection Substances 0.000 abstract description 9
- 230000003071 parasitic effect Effects 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 60
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 26
- 229920005591 polysilicon Polymers 0.000 description 26
- 238000009826 distribution Methods 0.000 description 12
- 238000005468 ion implantation Methods 0.000 description 10
- 238000000137 annealing Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 150000003839 salts Chemical class 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0804—Emitter regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0821—Collector regions of bipolar transistors
- H01L29/0826—Pedestal collectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/157—Special diffusion and profiles
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は第１導電型のコレクタ領域に第２導電型のベー
ス領域が形成され、そのベース領域内に第１導電型のエ
ミッタ領域が形成されるパイボーラトランジスタ及びそ
の製造方法に関し、特にそのベース領域がベース取り出
し領域、ベース接続領域、真性ベース領域からなるバイ
ポーラトランジスタ及びその製造方法に関する。
ス領域が形成され、そのベース領域内に第１導電型のエ
ミッタ領域が形成されるパイボーラトランジスタ及びそ
の製造方法に関し、特にそのベース領域がベース取り出
し領域、ベース接続領域、真性ベース領域からなるバイ
ポーラトランジスタ及びその製造方法に関する。
本発明はバイポーラトランジスタ及びその製造方法にお
いて、ベース領域をベース取り出し領域。
いて、ベース領域をベース取り出し領域。
ベース接続領域、真性ベースＳＩＪ！！ｌからなる構成
とし、少なくとも真性ベース領域の下部に拡散抑制領域
を形成すると共に、ベース接続領域の接合深さを真性ベ
ース領域の接合深さよりも浅くすることにより、素子の
高性能化を実現し、或いは容易に製造すること等を実現
するものである。
とし、少なくとも真性ベース領域の下部に拡散抑制領域
を形成すると共に、ベース接続領域の接合深さを真性ベ
ース領域の接合深さよりも浅くすることにより、素子の
高性能化を実現し、或いは容易に製造すること等を実現
するものである。
高速、高性能のバイポーラトランジスタを得るためには
、ベース輻Ｗ、を狭くする必要が有り、また、ベース抵
抗Ｒ１・を小さくすることが重要となる。
、ベース輻Ｗ、を狭くする必要が有り、また、ベース抵
抗Ｒ１・を小さくすることが重要となる。
このような高性能化を実現するための製造方法として、
本出願人は、活性領域を形成する真性ベース領域と、ベ
ース取り出し電極からの不純物拡散により形成されるグ
ラフトベース領域（ベース取り出し領域）の間に、接続
用のベース接続領域を形成する技術を提案しており、こ
のような技術は、例えば、特願昭６２−１８４８９８号
、特願昭６２−１８８０２５号、特願昭６２−１８８０
２６号の各明細書及び図面にその記載がある。
本出願人は、活性領域を形成する真性ベース領域と、ベ
ース取り出し電極からの不純物拡散により形成されるグ
ラフトベース領域（ベース取り出し領域）の間に、接続
用のベース接続領域を形成する技術を提案しており、こ
のような技術は、例えば、特願昭６２−１８４８９８号
、特願昭６２−１８８０２５号、特願昭６２−１８８０
２６号の各明細書及び図面にその記載がある。
ところが、真性ベース領域とグラフトベース領域の間を
同じ導電型のベース接続領域で接続する技術においては
、接続用の不純物拡散領域をイオン注入で形成する場合
に、ダメージが生ずる。そのイオン注入のダメージによ
って、活性領域に増速拡散が生じ、或いはチャネリング
テールによる悪影響も生ずる。例えば、その後の熱処理
によっては、ベースの接合深さが深くなってしまうと行
った問題も生ずることになる。また、上記特願昭６２−
１８４８９８号明細書及び図面に記載したように、ベー
ス取り出し電極の側部にサイドウオールを設け、そのサ
イドウオールを利用して基体部分を除去し、微細なベー
ス、エミッタ領域を形成する製法も存在する。しかし、
その場合にはエミッタ。
同じ導電型のベース接続領域で接続する技術においては
、接続用の不純物拡散領域をイオン注入で形成する場合
に、ダメージが生ずる。そのイオン注入のダメージによ
って、活性領域に増速拡散が生じ、或いはチャネリング
テールによる悪影響も生ずる。例えば、その後の熱処理
によっては、ベースの接合深さが深くなってしまうと行
った問題も生ずることになる。また、上記特願昭６２−
１８４８９８号明細書及び図面に記載したように、ベー
ス取り出し電極の側部にサイドウオールを設け、そのサ
イドウオールを利用して基体部分を除去し、微細なベー
ス、エミッタ領域を形成する製法も存在する。しかし、
その場合にはエミッタ。
ベースのサイドインジェクシッン効果が問題となり、高
速動作が妨げられることになる。
速動作が妨げられることになる。
そこで、本件出願人は、これらの問題を解決する技術と
して、先に、特願昭６３−３３６８６号明細書及び図面
に真性ベース領域の下部にベース領域と反対導電型の拡
散抑制領域を設ける技術を提案している。
して、先に、特願昭６３−３３６８６号明細書及び図面
に真性ベース領域の下部にベース領域と反対導電型の拡
散抑制領域を設ける技術を提案している。
しかしながら、さらにバイポーラトランジスタの高性能
化を図るためには、寄生ベース開城によるサイドインジ
エクシジン効果をより十分に抑えることが要求される。
化を図るためには、寄生ベース開城によるサイドインジ
エクシジン効果をより十分に抑えることが要求される。
そこで、本発明は、上述の各技術を改良して、さらに高
性能なバイポーラトランジスタを提供すると共にその製
造方法を提供することを目的とす〔課題を解決するため
の手段〕 上述の目的を達成するために、本発明のバイポーラトラ
ンジスタは、第１導電型のコレクタ領域内に形成された
第２導電型のベース領域と、そのベース領域内に形成さ
れた第１導電型のエミッタ領域からなる構成を前提とす
る。ここで、シリコン基板等の半導体基板を用いる場合
では、その表面に臨んでベース領域やエミッタ領域を形
成することができる。コレクタ領域はエピタキシャル層
を用いるものであっても良い。そして、本発明のバイポ
ーラトランジスタのベース領域は、ベース取り出し領域
、真性ベース領域を有し、さらに上記ベース取り出し領
域と真性ベース領域間を接続し且つその真性ベース領域
よりも拡散深さの浅いベース接続領域とからなる。上記
ベース取り出し領域はベース取り出し電極からの不純物
拡散により形成された不純物拡散領域であっても良い。
性能なバイポーラトランジスタを提供すると共にその製
造方法を提供することを目的とす〔課題を解決するため
の手段〕 上述の目的を達成するために、本発明のバイポーラトラ
ンジスタは、第１導電型のコレクタ領域内に形成された
第２導電型のベース領域と、そのベース領域内に形成さ
れた第１導電型のエミッタ領域からなる構成を前提とす
る。ここで、シリコン基板等の半導体基板を用いる場合
では、その表面に臨んでベース領域やエミッタ領域を形
成することができる。コレクタ領域はエピタキシャル層
を用いるものであっても良い。そして、本発明のバイポ
ーラトランジスタのベース領域は、ベース取り出し領域
、真性ベース領域を有し、さらに上記ベース取り出し領
域と真性ベース領域間を接続し且つその真性ベース領域
よりも拡散深さの浅いベース接続領域とからなる。上記
ベース取り出し領域はベース取り出し電極からの不純物
拡散により形成された不純物拡散領域であっても良い。
さらに本発明のバイポーラトランジスタでは、上記真性
ベース領域内にはエミッタ領域が形成され、少なくとも
その真性ベース領域下には第１導電型の拡散抑制領域が
形成される。この拡散抑制領域は上記ベース接続領域の
下部に及ぶような構造であっても良い。
ベース領域内にはエミッタ領域が形成され、少なくとも
その真性ベース領域下には第１導電型の拡散抑制領域が
形成される。この拡散抑制領域は上記ベース接続領域の
下部に及ぶような構造であっても良い。
また、本発明のバイポーラトランジスタの製造方法は、
第１導電型の半導体基体上に選択的に形成されたベース
取り出し電極とセルファラインで不純物を導入して、所
要の拡散深さとなるように第２導電型のベース接続領域
を形成すると共にそのベース接ｖｉ８Ｎ域の下部に拡散
抑制領域を形成する工程と、上記ベース取り出し電極か
らの拡散より上記ベース接続領域と接続するベース取り
出し領域を形成する工程と、第１導電型の半導体基体の
表面から上記ベース接続領域と接して真性ベース領域を
そのベース接続領域の拡散深さより深い拡散深さで形成
する工程と、上記真性ベース領域内にエミッタ領域を形
成する工程とを有することを特徴とする。
第１導電型の半導体基体上に選択的に形成されたベース
取り出し電極とセルファラインで不純物を導入して、所
要の拡散深さとなるように第２導電型のベース接続領域
を形成すると共にそのベース接ｖｉ８Ｎ域の下部に拡散
抑制領域を形成する工程と、上記ベース取り出し電極か
らの拡散より上記ベース接続領域と接続するベース取り
出し領域を形成する工程と、第１導電型の半導体基体の
表面から上記ベース接続領域と接して真性ベース領域を
そのベース接続領域の拡散深さより深い拡散深さで形成
する工程と、上記真性ベース領域内にエミッタ領域を形
成する工程とを有することを特徴とする。
なお、本発明のバイポーラトランジスタの製造方法にお
いては、ベース取り出し電極の端部にサイドウオール部
を形成し、そのサイドウオール部によって真性ベース領
域やエミッタ領域をグラフトベース領域と離間して形成
でき、そのサイドウオール部の形成後に、サイドウオー
ル部をマスクの一部として第１導電型の半導体基体の表
面を除去することもできる。
いては、ベース取り出し電極の端部にサイドウオール部
を形成し、そのサイドウオール部によって真性ベース領
域やエミッタ領域をグラフトベース領域と離間して形成
でき、そのサイドウオール部の形成後に、サイドウオー
ル部をマスクの一部として第１導電型の半導体基体の表
面を除去することもできる。
ベース領域を、ベース取り出し領域、真性ベース領域で
形成し、これらをベース接続領域を以て接続する構成に
することで、両者の確実な接続が図れ、同時に両者の衝
突による性能の劣化（エミッターベース接合の耐圧劣化
、ベース−エミッタ電圧Ｖｌｔのマツチング特性の劣化
、カットオフ周波数ｒｔの低下等）を避けることができ
る。拡散抑制領域は、ベース領域を構成する不純物の導
電型と反対の導電型の領域であり、不純物同士で補償す
るために、ベース幅が拡がるのが防止される。
形成し、これらをベース接続領域を以て接続する構成に
することで、両者の確実な接続が図れ、同時に両者の衝
突による性能の劣化（エミッターベース接合の耐圧劣化
、ベース−エミッタ電圧Ｖｌｔのマツチング特性の劣化
、カットオフ周波数ｒｔの低下等）を避けることができ
る。拡散抑制領域は、ベース領域を構成する不純物の導
電型と反対の導電型の領域であり、不純物同士で補償す
るために、ベース幅が拡がるのが防止される。
そして、さらにこれら各技術と共に、真性ベース領域の
接合深さをベース接続領域の接合深さより深くすること
で、真性ベース領域はベース接続領域よりもコレクタ領
域側に突き出た形状にされ、その側部では反対導電型の
コレクタ領域（拡散抑制領域）に囲まれることになり、
従って、そのサイドインジェクシッン効果を抑制するこ
とが行われる。
接合深さをベース接続領域の接合深さより深くすること
で、真性ベース領域はベース接続領域よりもコレクタ領
域側に突き出た形状にされ、その側部では反対導電型の
コレクタ領域（拡散抑制領域）に囲まれることになり、
従って、そのサイドインジェクシッン効果を抑制するこ
とが行われる。
本発明の好適な実施例を図面を参照しながら説明する。
第１の実施例
本実施例のバイポーラトランジスタは、ＮＰＮ型の例で
あり、ベース領域が、ベース取り出し領域であるグラフ
トベース領域と、エミッタ領域を内部に設けた真性ベー
ス領域と、これらの接続を図るためのベース接続領域を
有し、真性ベース領域の拡散深さはベース接続領域の拡
散深さよりも深（されている、さらに真性ベース領域の
下部に拡散抑制領域が形成され、ベース幅ＷＩの拡がり
等が抑制される。
あり、ベース領域が、ベース取り出し領域であるグラフ
トベース領域と、エミッタ領域を内部に設けた真性ベー
ス領域と、これらの接続を図るためのベース接続領域を
有し、真性ベース領域の拡散深さはベース接続領域の拡
散深さよりも深（されている、さらに真性ベース領域の
下部に拡散抑制領域が形成され、ベース幅ＷＩの拡がり
等が抑制される。
まず、その全体的な構成は、第１図に示すような構成と
される。すなわち、Ｐ型のシリコン基板ｌ上にＮ°型の
埋め込み層２、チャンネルストッパー領域３が形成され
、その上部には半導体基体としてのＮ型のエピタキシャ
ル層４が積層される。
される。すなわち、Ｐ型のシリコン基板ｌ上にＮ°型の
埋め込み層２、チャンネルストッパー領域３が形成され
、その上部には半導体基体としてのＮ型のエピタキシャ
ル層４が積層される。
このＮ型のエピタキシャル層４には、素子分離等のため
のフィールド酸化膜５が形成される。そのフィールド酸
化膜５に囲まれたエピタキシャル層４の上部の一部には
、眉間絶縁膜７に被覆されたポリシリコン層６が臨む、
このポリシリコン層６は不純物が含有されており、ベー
ス取り出し電極として用いられる。また、そのポリシリ
コン層６は、上記エピタキシャル層４内に形成されるグ
ラフトベース領域１１の不純物の拡散源として機能する
。エピタキシャル層４上のポリシリコン層６の一部は開
口され、その開口された側壁には、ＣＶＤ酸化膜をエッ
チバックして形成されたサイドウオール部８が存在する
。そして、そのサイドウオール部８及びエピタキシャル
層４の上面に亘って薄いポリシリコン層９が被着され、
その上部にはエミッタ電極２０Ｂが形成されている。
のフィールド酸化膜５が形成される。そのフィールド酸
化膜５に囲まれたエピタキシャル層４の上部の一部には
、眉間絶縁膜７に被覆されたポリシリコン層６が臨む、
このポリシリコン層６は不純物が含有されており、ベー
ス取り出し電極として用いられる。また、そのポリシリ
コン層６は、上記エピタキシャル層４内に形成されるグ
ラフトベース領域１１の不純物の拡散源として機能する
。エピタキシャル層４上のポリシリコン層６の一部は開
口され、その開口された側壁には、ＣＶＤ酸化膜をエッ
チバックして形成されたサイドウオール部８が存在する
。そして、そのサイドウオール部８及びエピタキシャル
層４の上面に亘って薄いポリシリコン層９が被着され、
その上部にはエミッタ電極２０Ｂが形成されている。
ここで、その開口された部分のエピタキシャル層４につ
いて第２図を参照しながら説明すると、上記ポリシリコ
ン層６のエピタキシャル層４に接した面からの拡散によ
って、Ｐ°型のベース取り出し領域であるグラフトベー
ス領域１１が形成されている。そして、このグラフトベ
ース領域１１は、Ｐ型のベース接続領域１３を介し、Ｐ
型の不純物拡散領域である真性ベース領域１２と接続す
る。ベース接続領域１３は、上記ポリシリコン層６の端
部近傍からエピタキシャル層４の主面に沿って形成され
ており、上記サイドウオール部８の下部でグラフトベー
ス領域１１と重複し接続する。
いて第２図を参照しながら説明すると、上記ポリシリコ
ン層６のエピタキシャル層４に接した面からの拡散によ
って、Ｐ°型のベース取り出し領域であるグラフトベー
ス領域１１が形成されている。そして、このグラフトベ
ース領域１１は、Ｐ型のベース接続領域１３を介し、Ｐ
型の不純物拡散領域である真性ベース領域１２と接続す
る。ベース接続領域１３は、上記ポリシリコン層６の端
部近傍からエピタキシャル層４の主面に沿って形成され
ており、上記サイドウオール部８の下部でグラフトベー
ス領域１１と重複し接続する。
このベース接続領域１３の接合深さＪ！は、真性ベース
領域１２の接合深さＪ、よりも浅（されており、グラフ
トベース領域１１の接合深さＪ、よりも浅い、真性ベー
ス領域１２は、上記サイドウオール部８及び主面上に延
在された薄いポリシリコン層９からの不純物拡散によっ
て形成されており、活性領域において上記ベース接続領
域１３と重複して接続している。この真性ベース領域１
２の接合深さＪ４は、上述のようにベース接続領域１３
の接合深さＪ２よりも深いものとされる。その真性ベー
ス領域１２の内部であって、且つ上記ポリシリコン層９
の下部のエピタキシャル層４には、Ｎ９型の半導体領域
であるエミッタ領域１４が形成されている。このエミッ
タ領域１４は例えば上記ポリシリコン層９からの不純物
拡散により形成される。そして、真性ベース領域１２と
ベース接続領域１３の下部には、これら不純物拡散領域
の深さが深くなるのを抑制するための拡散抑制領域！５
が設けられている。すなわち、真性ベース領域１２とベ
ース接続領域１３の下部に反対導電型の不純物を導入し
て、その領域の導電型をＮ型に維持して、仮に真性ベー
ス領域１２とベース接続領域１３の不純物が拡散した時
でも、それを反対導電型のＮ型に補償して、接合深さが
深くなるのを防止する。
領域１２の接合深さＪ、よりも浅（されており、グラフ
トベース領域１１の接合深さＪ、よりも浅い、真性ベー
ス領域１２は、上記サイドウオール部８及び主面上に延
在された薄いポリシリコン層９からの不純物拡散によっ
て形成されており、活性領域において上記ベース接続領
域１３と重複して接続している。この真性ベース領域１
２の接合深さＪ４は、上述のようにベース接続領域１３
の接合深さＪ２よりも深いものとされる。その真性ベー
ス領域１２の内部であって、且つ上記ポリシリコン層９
の下部のエピタキシャル層４には、Ｎ９型の半導体領域
であるエミッタ領域１４が形成されている。このエミッ
タ領域１４は例えば上記ポリシリコン層９からの不純物
拡散により形成される。そして、真性ベース領域１２と
ベース接続領域１３の下部には、これら不純物拡散領域
の深さが深くなるのを抑制するための拡散抑制領域！５
が設けられている。すなわち、真性ベース領域１２とベ
ース接続領域１３の下部に反対導電型の不純物を導入し
て、その領域の導電型をＮ型に維持して、仮に真性ベー
ス領域１２とベース接続領域１３の不純物が拡散した時
でも、それを反対導電型のＮ型に補償して、接合深さが
深くなるのを防止する。
なお、第１図中、埋め込み層２は、コレクタ取り出し領
域２１を介してコレクタ電極２０Ｃに接続する。また、
ベース取り出し電極であるポリシリコン層６は、上記層
間絶縁膜７の一部を介して設けられたベース電極２０Ｂ
と接続する。
域２１を介してコレクタ電極２０Ｃに接続する。また、
ベース取り出し電極であるポリシリコン層６は、上記層
間絶縁膜７の一部を介して設けられたベース電極２０Ｂ
と接続する。
第３図は本実施例のバイポーラトランジスタの変形例で
ある。第３図の例では、サイドウオール部８の形成のた
めのＲｒＥを行った後、そのＲＩＥのダメージを除くた
めに、エピタキシャル層４の表面をサイドウオール部８
．眉間絶縁膜７をマスクとしてエツチングして、段差部
２０をエピタキシャル層４の表面に形成している。この
段差部２０の表面に亘って拡散のための薄いポリシリコ
ン層２２が形成され、エピタキシャルＮ４の表面にはエ
ミッタ領域２１が形成される。このような段差部２０を
形成しているために、ＲＩＥのダメージが除かれる。ま
た、拡散抑制領域１５の形成と共に浅い接合を得るのに
も好適である。そして、ベース接ａ領域１３の接合深さ
Ｊ、は、真性ベース領域１２の接合深さＪ４よりも浅く
されているために、そのサイドインジエクシ町ン効果を
抑えることができる。
ある。第３図の例では、サイドウオール部８の形成のた
めのＲｒＥを行った後、そのＲＩＥのダメージを除くた
めに、エピタキシャル層４の表面をサイドウオール部８
．眉間絶縁膜７をマスクとしてエツチングして、段差部
２０をエピタキシャル層４の表面に形成している。この
段差部２０の表面に亘って拡散のための薄いポリシリコ
ン層２２が形成され、エピタキシャルＮ４の表面にはエ
ミッタ領域２１が形成される。このような段差部２０を
形成しているために、ＲＩＥのダメージが除かれる。ま
た、拡散抑制領域１５の形成と共に浅い接合を得るのに
も好適である。そして、ベース接ａ領域１３の接合深さ
Ｊ、は、真性ベース領域１２の接合深さＪ４よりも浅く
されているために、そのサイドインジエクシ町ン効果を
抑えることができる。
第４図、第５図、第６図は、それぞれ第３図中１７）ｒ
Ｖ−ＴＶ線、Ｖ−Ｖ＊、Ｖｌ−Ｖｌ線の各断面ノ不純物
濃度分布を示し、縦軸は対数で示した不純物濃度、横軸
は深さである。なお、第４図、第５図。
Ｖ−ＴＶ線、Ｖ−Ｖ＊、Ｖｌ−Ｖｌ線の各断面ノ不純物
濃度分布を示し、縦軸は対数で示した不純物濃度、横軸
は深さである。なお、第４図、第５図。
第６図は、第２図のＴＶ′−ＩＶ’線、ｖ’−ｖ’線。
Ｖｌ ’ −Ｖｌ ′線の各断面の不純物濃度分布とも
概ね対応する。
概ね対応する。
まず、第４図はＴＶ−ＴＶ線に対応しており、エピタキ
シャル層４の表面から上部では、その不純物濃度分布は
、ポリシリコン層６の不純物濃度Ｎ１であり、グラフト
ベース領域１１はそのポリシリコン層６からの不純物拡
散により形成されるために、表面近傍で同等の不純物濃
度Ｎ２とされ、接合深さＪｌに近づくに従って徐々にそ
の不純物濃度Ｎ！は低（なる、この接合深さＪ、は例え
ば３１１０人程度０深さである。そして、その接合深さ
Ｊ、からはＮ型のエピタキシャル層４の不純物濃度Ｎ、
を有する。
シャル層４の表面から上部では、その不純物濃度分布は
、ポリシリコン層６の不純物濃度Ｎ１であり、グラフト
ベース領域１１はそのポリシリコン層６からの不純物拡
散により形成されるために、表面近傍で同等の不純物濃
度Ｎ２とされ、接合深さＪｌに近づくに従って徐々にそ
の不純物濃度Ｎ！は低（なる、この接合深さＪ、は例え
ば３１１０人程度０深さである。そして、その接合深さ
Ｊ、からはＮ型のエピタキシャル層４の不純物濃度Ｎ、
を有する。
次に、第５図はｖ−Ｖ線に対応しており、エピタキシャ
ル層４の表面から、Ｐ型の不純物拡散領域であるベース
接続領域１３が存在し、その不純物濃度Ｎ４は接合深さ
Ｊ！に向かっ、て徐々に小さくなる。この接合深さＪ２
は、例えば１１００人程度０深さである。その下部の領
域は、エピタキシャル層４であり、Ｎ型の不純物濃度Ｎ
ｓが分布することになる。この不純物濃度Ｎ、の分布は
、その接合深さＪｔのやや深い部分にゆるやかなピーク
を有する分布とされ、これが拡散抑制領域１５として機
能することから、接合深さＪ２を熱処理等により深めず
に済むことになる。
ル層４の表面から、Ｐ型の不純物拡散領域であるベース
接続領域１３が存在し、その不純物濃度Ｎ４は接合深さ
Ｊ！に向かっ、て徐々に小さくなる。この接合深さＪ２
は、例えば１１００人程度０深さである。その下部の領
域は、エピタキシャル層４であり、Ｎ型の不純物濃度Ｎ
ｓが分布することになる。この不純物濃度Ｎ、の分布は
、その接合深さＪｔのやや深い部分にゆるやかなピーク
を有する分布とされ、これが拡散抑制領域１５として機
能することから、接合深さＪ２を熱処理等により深めず
に済むことになる。
最後に、第６図はＶｌ−Ｖｌ線に対応しており、エピタ
キシャル層４の表面から上部では、その不純物濃度分布
は、薄く形成されたポリシリコン層９の不純物濃度Ｎ、
であり、エピタキシャル層４の表面にピークを有して表
面直下のエミッタ領域１４の不純物濃度Ｎ、に連続する
。１度Ｎ＆、Ｎ？は砒素（Ａｓ）の不純物濃度である。
キシャル層４の表面から上部では、その不純物濃度分布
は、薄く形成されたポリシリコン層９の不純物濃度Ｎ、
であり、エピタキシャル層４の表面にピークを有して表
面直下のエミッタ領域１４の不純物濃度Ｎ、に連続する
。１度Ｎ＆、Ｎ？は砒素（Ａｓ）の不純物濃度である。
このエミッタ領域１４の不純物濃度Ｎ、は、接合深さＪ
、に向かってその濃度が徐々に低下する。接合深さＪ。
、に向かってその濃度が徐々に低下する。接合深さＪ。
から接合深さＪ、までは、真性ベース頭載１２の不純物
流度Ｎ、が分布する。この濃度Ｎ、はボロン（Ｂ）の不
純物濃度である。なお、不純物濃度Ｎ、の分布はベース
接続領域１３を構成するボロンの真性ベース領域１２や
エミッタ領域１４への重複した分布を示す、そして、真
性ベース領域１２の接合深さＪ、のところではエピタキ
シャル層４の不純物濃度Ｎ１゜が分布する。この不純物
濃度Ｎ、。はリン（Ｐ）を不純物とし、拡散抑制領域１
５を構成するように接合深さＪ４のところでゆるやかな
ピークを有する。これらの各不純物の分布から、接合深
さを考えてみると、接合深さＪ４の付近では、真性ベー
ス領域１２とは反対導電型のリンがピークを有して存在
する。このため、仮に真性ベース領域１２の不純物であ
るボロンが深さ方向に拡散した時であっても、上記拡散
抑制領域１５を構成する不純物濃度Ｎ、。の機能によっ
て、接合深さＪ４が深くなるような弊害を防止し、当該
バイポーラトランジスタの高性能化を図ることができる
。また、その接合深さＪ、は、表面からおよそ１５００
人程度０深さとされ、第５図に示したようにベース接続
領域１３の接合深さＪｔが１１００人程度０深さである
ために、接合深さＪ、〉接合深さＪ２の関係が成り立つ
、従って、寄生ベース領域の実効的なベース幅が狭くな
り、サイドインジェクション効果を抑制できる。
流度Ｎ、が分布する。この濃度Ｎ、はボロン（Ｂ）の不
純物濃度である。なお、不純物濃度Ｎ、の分布はベース
接続領域１３を構成するボロンの真性ベース領域１２や
エミッタ領域１４への重複した分布を示す、そして、真
性ベース領域１２の接合深さＪ、のところではエピタキ
シャル層４の不純物濃度Ｎ１゜が分布する。この不純物
濃度Ｎ、。はリン（Ｐ）を不純物とし、拡散抑制領域１
５を構成するように接合深さＪ４のところでゆるやかな
ピークを有する。これらの各不純物の分布から、接合深
さを考えてみると、接合深さＪ４の付近では、真性ベー
ス領域１２とは反対導電型のリンがピークを有して存在
する。このため、仮に真性ベース領域１２の不純物であ
るボロンが深さ方向に拡散した時であっても、上記拡散
抑制領域１５を構成する不純物濃度Ｎ、。の機能によっ
て、接合深さＪ４が深くなるような弊害を防止し、当該
バイポーラトランジスタの高性能化を図ることができる
。また、その接合深さＪ、は、表面からおよそ１５００
人程度０深さとされ、第５図に示したようにベース接続
領域１３の接合深さＪｔが１１００人程度０深さである
ために、接合深さＪ、〉接合深さＪ２の関係が成り立つ
、従って、寄生ベース領域の実効的なベース幅が狭くな
り、サイドインジェクション効果を抑制できる。
概ね上述の如き構成を有する本実施例のバイポーラトラ
ンジスタは、拡散抑制領域１５の機能によって、接合深
さが深くなるのが抑制される。このため、ベース幅Ｗ、
が拡がるのが防止され、素子を高速化させることが可能
となる。そして、真性ヘース領域１２の接合深さＪ４は
、ベース接続領域１３の接合深さＪ２よりも深く形成さ
れる。
ンジスタは、拡散抑制領域１５の機能によって、接合深
さが深くなるのが抑制される。このため、ベース幅Ｗ、
が拡がるのが防止され、素子を高速化させることが可能
となる。そして、真性ヘース領域１２の接合深さＪ４は
、ベース接続領域１３の接合深さＪ２よりも深く形成さ
れる。
従って、寄生ベース領域の実効的なベース幅が狭くなり
、サイドインジェクション効果を抑制できることになる
。
、サイドインジェクション効果を抑制できることになる
。
なお、本実施例のバイポーラトランジスタでは、拡散抑
制領域１５の形成のために導入した不純物濃度をＮ型の
エピタキシャル層４の不純物濃度より高くすることによ
って、カーク効果を抑えることができる。また、それら
不純物濃度の制御によって、低消費型のバイポーラトラ
ンジスタと高速のバイポーラトランジスタの作り分けも
可能である。
制領域１５の形成のために導入した不純物濃度をＮ型の
エピタキシャル層４の不純物濃度より高くすることによ
って、カーク効果を抑えることができる。また、それら
不純物濃度の制御によって、低消費型のバイポーラトラ
ンジスタと高速のバイポーラトランジスタの作り分けも
可能である。
また、上述の実施例は、ＮＰＮ型であるが、ＰＮＰ型で
あっても良い。
あっても良い。
第２の実施例
第２の実施例は、上述のバイポーラトランジスタの製造
方法にかかるものである。以下、その製造工程に従って
、第７図ａ〜第７図ｄを参照しながら説明する。
方法にかかるものである。以下、その製造工程に従って
、第７図ａ〜第７図ｄを参照しながら説明する。
（ａ） まず、第７図ａに示すように、Ｎ型の埋め込
み層３２．チャンネルストッパー頭域３３がそれぞれ形
成されたＰ型のシリコン基板３１上にエピタキシャル１
１１３４が積層され、そのエピタキシャル層３４には素
子分離領域等として機能するフィールド酸化Ｈ３５が形
成される。このフィールド酸化膜３５に囲まれたエピタ
キシャル層３４の上部には、該エピタキシャル層、３４
の主面に臨み選次的に形成されて一部が開口され且つ眉
間絶縁膜３７に被覆されてなるポリシリコン層３６が形
成され、その開口部３８にはバッファ膜として用いられ
る薄い酸化膜３９が例えば膜厚１５０人程０に形成され
る。
み層３２．チャンネルストッパー頭域３３がそれぞれ形
成されたＰ型のシリコン基板３１上にエピタキシャル１
１１３４が積層され、そのエピタキシャル層３４には素
子分離領域等として機能するフィールド酸化Ｈ３５が形
成される。このフィールド酸化膜３５に囲まれたエピタ
キシャル層３４の上部には、該エピタキシャル層、３４
の主面に臨み選次的に形成されて一部が開口され且つ眉
間絶縁膜３７に被覆されてなるポリシリコン層３６が形
成され、その開口部３８にはバッファ膜として用いられ
る薄い酸化膜３９が例えば膜厚１５０人程０に形成され
る。
そして、このような酸化Ｍ３９を形成した後、ベース接
続領域を形成するためのイオン注入を行う、このイオン
注入に用いるドーパントは、例えばＢ’、ＢＦ２”であ
り、ベース接続領域を深くしないために、エピタキシャ
ル層３４の主面近傍の領域４０に打ち込まれる。なお、
上記ポリシリコン層３６が存在する領域の下部には、該
ポリシリコン層３６等がマスクとして機能するために不
純物が導入されない。
続領域を形成するためのイオン注入を行う、このイオン
注入に用いるドーパントは、例えばＢ’、ＢＦ２”であ
り、ベース接続領域を深くしないために、エピタキシャ
ル層３４の主面近傍の領域４０に打ち込まれる。なお、
上記ポリシリコン層３６が存在する領域の下部には、該
ポリシリコン層３６等がマスクとして機能するために不
純物が導入されない。
次に、同じ開口部３８より、上記酸化膜３９を介して拡
散抑制領域を形成するためのイオン注入を行う、このイ
オン注入は、Ｐ０若しくはＡｓ”等の不純物を用いて行
われ、ベース接続領域が形成される領域や真性ベース領
域を形成する領域よりも深い領域４１に不純物が打ち込
まれるように行われる。この不純物のイオン注入の濃度
を積極的に高くすることで、カーク効果を抑えることも
可能である。また、イオン注入される不純物濃度の制御
によって、低消費電力型と高速型の２タイプのバイポー
ラトランジスタを作り分けることも可能となる。
散抑制領域を形成するためのイオン注入を行う、このイ
オン注入は、Ｐ０若しくはＡｓ”等の不純物を用いて行
われ、ベース接続領域が形成される領域や真性ベース領
域を形成する領域よりも深い領域４１に不純物が打ち込
まれるように行われる。この不純物のイオン注入の濃度
を積極的に高くすることで、カーク効果を抑えることも
可能である。また、イオン注入される不純物濃度の制御
によって、低消費電力型と高速型の２タイプのバイポー
ラトランジスタを作り分けることも可能となる。
（ｂ） 次に、全面に例えばＣＶＤ法により厚い酸化
膜４３が形成される。その底部に薄い酸化膜３９を有し
た開口部３８も上記厚い酸化膜４３に被覆される。
膜４３が形成される。その底部に薄い酸化膜３９を有し
た開口部３８も上記厚い酸化膜４３に被覆される。
そして、第７図すに示すように、熱処理を行って、上記
ベース塩り出し電極となるポリシリコン層３６から不純
物の拡散を行い、グラフトベース領域５１を形成する。
ベース塩り出し電極となるポリシリコン層３６から不純
物の拡散を行い、グラフトベース領域５１を形成する。
また、上記領域４０に打ち込まれた不純物は、アニール
からベース接続領域５３を上記開口部３８の底面のエピ
タキシャル層３４の主面近傍に形成する。さらに、上記
領域４１に打ち込まれた不純物は、アニールから拡散抑
制領域５５をそのベース接続領域５３の下部に形成する
。
からベース接続領域５３を上記開口部３８の底面のエピ
タキシャル層３４の主面近傍に形成する。さらに、上記
領域４１に打ち込まれた不純物は、アニールから拡散抑
制領域５５をそのベース接続領域５３の下部に形成する
。
（Ｃ） 上述のように、アニールキャップとしても機
能した厚い酸化膜４３を今度は、エッチバックして、上
記開口部３８の側壁にサイドウオール部４４として残存
させる。このとき同時に開口部３８内の酸化膜３９も除
去される。
能した厚い酸化膜４３を今度は、エッチバックして、上
記開口部３８の側壁にサイドウオール部４４として残存
させる。このとき同時に開口部３８内の酸化膜３９も除
去される。
ここで、第３図に示すような段差部２０を設けたバイポ
ーラトランジスタを製造する場合では、そのエッチバッ
クの後、シリコンのエツチングを行い、エピタキシャル
層３４の表面を除去すれば良い。
ーラトランジスタを製造する場合では、そのエッチバッ
クの後、シリコンのエツチングを行い、エピタキシャル
層３４の表面を除去すれば良い。
そして、全面に薄いポリシリコン層４５が形成される。
このポリシリコン層４５は、上記層間絶縁膜３７の上面
からサイドウオール部４４上に延在され、さらにサイド
ウオール部４４上から上記エピタキシャル１３４の形成
された主面上にも延在される。
からサイドウオール部４４上に延在され、さらにサイド
ウオール部４４上から上記エピタキシャル１３４の形成
された主面上にも延在される。
次に、第７図Ｃに示すように、全面にイオン注入が行わ
れる。このイオン注入によって上記薄いポリシリコ・ン
層４５に不純物が導入される。導入される不純物は、例
えばＢ”、ＢＦ２”であり、この不純物が、真性ベース
領域５２を、エピタキシャルＮ３４の主面で形成するこ
とになる。なお、サイドウオール部４４は、そのイオン
注入及び不純物拡散のマスクとして機能するため、サイ
ドウオール部４４の下部にはベース接続領域５３がその
まま残り、サイドウオール部４４．４４の間の開口部に
臨、んだ９■域では、次のアニールによって真性ベース
領域５２がグラフトベース領域５１とオフセットされ且
つベース接続領域５３と重複して形成される。
れる。このイオン注入によって上記薄いポリシリコ・ン
層４５に不純物が導入される。導入される不純物は、例
えばＢ”、ＢＦ２”であり、この不純物が、真性ベース
領域５２を、エピタキシャルＮ３４の主面で形成するこ
とになる。なお、サイドウオール部４４は、そのイオン
注入及び不純物拡散のマスクとして機能するため、サイ
ドウオール部４４の下部にはベース接続領域５３がその
まま残り、サイドウオール部４４．４４の間の開口部に
臨、んだ９■域では、次のアニールによって真性ベース
領域５２がグラフトベース領域５１とオフセットされ且
つベース接続領域５３と重複して形成される。
そして、真性ベース領域５２を形成するためのアニール
を行う。このアニール時には、シリコン酸化膜が被覆さ
れる。ここで、真性ベース領域５２は、上記ポリシリコ
ンＪｆｆ１４５からの不純物拡散によってベース接続領
域５３の接合深さＪ２よりも深い接合深さＪ４を有する
ように形成され、該真性ベース領域５２の下部には拡散
抑制領域５５が形成されていることから、その真性ベー
ス領域５２のベース幅Ｗ、の拡がりも抑えられることに
なる。
を行う。このアニール時には、シリコン酸化膜が被覆さ
れる。ここで、真性ベース領域５２は、上記ポリシリコ
ンＪｆｆ１４５からの不純物拡散によってベース接続領
域５３の接合深さＪ２よりも深い接合深さＪ４を有する
ように形成され、該真性ベース領域５２の下部には拡散
抑制領域５５が形成されていることから、その真性ベー
ス領域５２のベース幅Ｗ、の拡がりも抑えられることに
なる。
（ｄ） 次に、表面のシリコン酸化膜を除去し、再び
上記ポリシリコンＮ４５にイオン注入を行う。このイオ
ン注入の不純物は、例えば、Ａｓ’を用いることができ
、その不純物によりエミッタ領域５４を形成する。形成
は、熱処理によって上記ポリシリコン層４５からの拡散
によって行われ、第７図ｄに示すようなバイポーラトラ
ンジスタが得られることになる。
上記ポリシリコンＮ４５にイオン注入を行う。このイオ
ン注入の不純物は、例えば、Ａｓ’を用いることができ
、その不純物によりエミッタ領域５４を形成する。形成
は、熱処理によって上記ポリシリコン層４５からの拡散
によって行われ、第７図ｄに示すようなバイポーラトラ
ンジスタが得られることになる。
以上のような工程によって、上述の如き拡散抑制領域５
５を有したバイポーラトランジスタを得ることができる
。そのバイポーラトランジスタは、ベース接続領域５３
によって、低ベース抵抗Ｒ１、・ を実現し、同時にエ
ミックーベース接合の耐圧劣化、■□マンチング特性の
劣化、ｆ、の低下等の悪影響を防止する。そして、この
ベース接続領域５３の形成工程は、真性ベース領域５２
の形成工程とは別工程であり、従って、それぞれの工程
の時間、不純物濃度、温度等の制御から、真性ベース領
域５２の接合深さＪ、＞ベース接続領域５３の接合深さ
Ｊ２の関係を得ることができる。
５を有したバイポーラトランジスタを得ることができる
。そのバイポーラトランジスタは、ベース接続領域５３
によって、低ベース抵抗Ｒ１、・ を実現し、同時にエ
ミックーベース接合の耐圧劣化、■□マンチング特性の
劣化、ｆ、の低下等の悪影響を防止する。そして、この
ベース接続領域５３の形成工程は、真性ベース領域５２
の形成工程とは別工程であり、従って、それぞれの工程
の時間、不純物濃度、温度等の制御から、真性ベース領
域５２の接合深さＪ、＞ベース接続領域５３の接合深さ
Ｊ２の関係を得ることができる。
その結果、サイドインジェクション効果を抑制すること
が実現される。また、上記拡散抑制領域５５の機能から
、ベース幅Ｗ、が拡大するのが防止され、その不純物濃
度の制御によっては、カーク効果を抑制したり、或いは
低消費電力若しくは高速の素子を形成することができる
。
が実現される。また、上記拡散抑制領域５５の機能から
、ベース幅Ｗ、が拡大するのが防止され、その不純物濃
度の制御によっては、カーク効果を抑制したり、或いは
低消費電力若しくは高速の素子を形成することができる
。
なお、上述の実施例では、ＮＰＮ型のバイポーラトラン
ジスタの製造方法について説明したが、これに限定され
ずＰＮＰ型であっても良い。
ジスタの製造方法について説明したが、これに限定され
ずＰＮＰ型であっても良い。
本発明のバイポーラトランジスタ及びその製造方法では
、拡散抑制領域が形成されることから、接合深さの拡が
りを抑えて、ベース幅Ｗ、を狭くすることができる。ま
た、特に、ベース接合領域と真性ベース領域の接合深さ
の関係から、寄生ベース領域の実効的ベース幅の拡がり
を抑えることができ、その結果、サイドインジェクショ
ン効果を防止することができる。
、拡散抑制領域が形成されることから、接合深さの拡が
りを抑えて、ベース幅Ｗ、を狭くすることができる。ま
た、特に、ベース接合領域と真性ベース領域の接合深さ
の関係から、寄生ベース領域の実効的ベース幅の拡がり
を抑えることができ、その結果、サイドインジェクショ
ン効果を防止することができる。
第１図は本発明のバイポーラトランジスタの一例の断面
図、第２図はその要部断面図、第３図は本発明のバイポ
ーラトランジスタの他の一例の断面図、第４図は第３図
のＩＶ−ＩＶ線断面の不純物濃度分布を示す図、第５図
は第３図のＶ−Ｖｔｌ断面の不純物濃度分布を示す図、
第６図は第３図の■■線断面の不純物濃度分布を示す図
、第７図ａ〜第７図ｄは本発明のバイポーラトランジス
タの製造方法をその工程に従って説明するためのそれぞ
れ工程断面図である。 ・・・シリコン基板 ・・・エピタキシャル層 ・・・ポリシリコン層 １・・・グラフトベース領域 ２・・・真性ベース領域 ３・・・ベース接続領域 ４・・・エミッタ領域 ５・・・拡散抑制領域 Ｘ鉋哨のＢｉｐ−Ｔｒの一イ列 第１図 ｔＮ 派 ト 派 ト 派 ト 渫
図、第２図はその要部断面図、第３図は本発明のバイポ
ーラトランジスタの他の一例の断面図、第４図は第３図
のＩＶ−ＩＶ線断面の不純物濃度分布を示す図、第５図
は第３図のＶ−Ｖｔｌ断面の不純物濃度分布を示す図、
第６図は第３図の■■線断面の不純物濃度分布を示す図
、第７図ａ〜第７図ｄは本発明のバイポーラトランジス
タの製造方法をその工程に従って説明するためのそれぞ
れ工程断面図である。 ・・・シリコン基板 ・・・エピタキシャル層 ・・・ポリシリコン層 １・・・グラフトベース領域 ２・・・真性ベース領域 ３・・・ベース接続領域 ４・・・エミッタ領域 ５・・・拡散抑制領域 Ｘ鉋哨のＢｉｐ−Ｔｒの一イ列 第１図 ｔＮ 派 ト 派 ト 派 ト 渫
Claims (2)
- （１）第１導電型のコレクタ領域内に形成された第２導
電型のベース領域と、そのベース領域内に形成された第
１導電型のエミッタ領域からなるバイポーラトランジス
タにおいて、 上記ベース領域は、ベース取り出し領域、真性ベース領
域及び上記ベース取り出し領域と真性ベース領域間を接
続し且つその真性ベース領域よりも拡散深さの浅いベー
ス接続領域とからなり、上記真性ベース領域内に上記エ
ミッタ領域が形成され、少なくともその真性ベース領域
下には第１導電型の拡散抑制領域が形成されたバイポー
ラトランジスタ。 - （２）第１導電型の半導体基体上に選択的に形成された
ベース取り出し電極とセルファラインで不純物を導入し
て、所要の拡散深さとなるように第２導電型のベース接
続領域を形成すると共にそのベース接続領域の下部に拡
散抑制領域を形成する工程と、 上記ベース取り出し電極からの拡散より上記ベース接続
領域と接続するベース取り出し領域を形成する工程と、 第１導電型の半導体基体の表面から上記ベース接続領域
と接して真性ベース領域をそのベース接続領域の拡散深
さより深い拡散深さで形成する工程と、 上記真性ベース領域内にエミッタ領域を形成する工程と
を有することを特徴とするバイポーラトランジスタの製
造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63201360A JP2748420B2 (ja) | 1988-08-12 | 1988-08-12 | バイポーラトランジスタ及びその製造方法 |
| EP89308057A EP0354765B1 (en) | 1988-08-12 | 1989-08-08 | Process for fabricating a bipolar transistor |
| DE68928482T DE68928482T2 (de) | 1988-08-12 | 1989-08-08 | Verfahren zur Herstellung eines Bipolartransistors |
| US07/391,880 US5010026A (en) | 1988-08-12 | 1989-08-10 | Process for making bipolar transistor |
| KR1019890011433A KR0156544B1 (ko) | 1988-08-12 | 1989-08-11 | 바이폴러 트랜지스터 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63201360A JP2748420B2 (ja) | 1988-08-12 | 1988-08-12 | バイポーラトランジスタ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0250435A true JPH0250435A (ja) | 1990-02-20 |
| JP2748420B2 JP2748420B2 (ja) | 1998-05-06 |
Family
ID=16439760
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63201360A Expired - Lifetime JP2748420B2 (ja) | 1988-08-12 | 1988-08-12 | バイポーラトランジスタ及びその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5010026A (ja) |
| EP (1) | EP0354765B1 (ja) |
| JP (1) | JP2748420B2 (ja) |
| KR (1) | KR0156544B1 (ja) |
| DE (1) | DE68928482T2 (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5183768A (en) * | 1989-04-04 | 1993-02-02 | Matsushita Electric Industrial Co., Ltd. | Method of fabricating semiconductor device by forming doped regions that limit width of the base |
| JPH03206621A (ja) * | 1990-01-09 | 1991-09-10 | Oki Electric Ind Co Ltd | 半導体集積回路装置の製造方法 |
| JP3127455B2 (ja) * | 1990-08-31 | 2001-01-22 | ソニー株式会社 | 半導体装置の製法 |
| GB2248142A (en) * | 1990-09-19 | 1992-03-25 | Koninkl Philips Electronics Nv | A method of manufacturing a semiconductor device |
| US5238872A (en) * | 1990-12-11 | 1993-08-24 | Samsung Semiconductor, Inc. | Barrier metal contact architecture |
| JP2672199B2 (ja) * | 1991-05-21 | 1997-11-05 | シャープ株式会社 | 半導体装置の製造方法 |
| JP3061891B2 (ja) * | 1991-06-21 | 2000-07-10 | キヤノン株式会社 | 半導体装置の製造方法 |
| US5091321A (en) * | 1991-07-22 | 1992-02-25 | Allegro Microsystems, Inc. | Method for making an NPN transistor with controlled base width compatible with making a Bi-MOS integrated circuit |
| JPH0529329A (ja) * | 1991-07-24 | 1993-02-05 | Canon Inc | 半導体装置の製造方法 |
| US5194926A (en) * | 1991-10-03 | 1993-03-16 | Motorola Inc. | Semiconductor device having an inverse-T bipolar transistor |
| JP2855919B2 (ja) * | 1991-10-24 | 1999-02-10 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| KR940704062A (ko) * | 1992-02-25 | 1994-12-12 | 존 무소리스 | 억제된 커크효과를 나타내는 바이포울러 접합 트랜지스터(bipolar junction transistor exhibiting suppressed kirk effect) |
| US5302534A (en) * | 1992-03-02 | 1994-04-12 | Motorola, Inc. | Forming a vertical PNP transistor |
| EP0608999B1 (en) * | 1993-01-29 | 1997-03-26 | National Semiconductor Corporation | Bipolar transistors and methods for fabrication thereof |
| US5380677A (en) * | 1993-06-23 | 1995-01-10 | Vlsi Technology, Inc. | Method for reducing resistance at interface of single crystal silicon and deposited silicon |
| JPH07169771A (ja) * | 1993-12-15 | 1995-07-04 | Nec Corp | 半導体装置及びその製造方法 |
| US5620907A (en) * | 1995-04-10 | 1997-04-15 | Lucent Technologies Inc. | Method for making a heterojunction bipolar transistor |
| JP2907323B2 (ja) * | 1995-12-06 | 1999-06-21 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| FR2776828B1 (fr) * | 1998-03-31 | 2003-01-03 | Sgs Thomson Microelectronics | Region de base-emetteur d'un transistor bipolaire submicronique |
| JP2000012553A (ja) * | 1998-06-26 | 2000-01-14 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| US6072223A (en) * | 1998-09-02 | 2000-06-06 | Micron Technology, Inc. | Circuit and method for a memory cell using reverse base current effect |
| JP2001274257A (ja) * | 2000-03-27 | 2001-10-05 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| IT1316871B1 (it) * | 2000-03-31 | 2003-05-12 | St Microelectronics Srl | Dispositivo elettronico integrato monoliticamente e relativo processodi fabbricazione |
| US6995068B1 (en) * | 2000-06-09 | 2006-02-07 | Newport Fab, Llc | Double-implant high performance varactor and method for manufacturing same |
| DE10205712A1 (de) * | 2002-02-12 | 2003-08-28 | Infineon Technologies Ag | Polysilizium-Bipolartransistor und Verfahren zur Herstellung desselben |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4066473A (en) * | 1976-07-15 | 1978-01-03 | Fairchild Camera And Instrument Corporation | Method of fabricating high-gain transistors |
| DE2728845A1 (de) * | 1977-06-27 | 1979-01-18 | Siemens Ag | Verfahren zum herstellen eines hochfrequenztransistors |
| DE2946963A1 (de) * | 1979-11-21 | 1981-06-04 | Siemens AG, 1000 Berlin und 8000 München | Schnelle bipolare transistoren |
| US4319932A (en) * | 1980-03-24 | 1982-03-16 | International Business Machines Corporation | Method of making high performance bipolar transistor with polysilicon base contacts |
| US4495512A (en) * | 1982-06-07 | 1985-01-22 | International Business Machines Corporation | Self-aligned bipolar transistor with inverted polycide base contact |
| US4693782A (en) * | 1985-09-06 | 1987-09-15 | Matsushita Electric Industrial Co., Ltd. | Fabrication method of semiconductor device |
| US4887145A (en) * | 1985-12-04 | 1989-12-12 | Hitachi, Ltd. | Semiconductor device in which electrodes are formed in a self-aligned manner |
| EP0255882A3 (de) * | 1986-08-07 | 1990-05-30 | Siemens Aktiengesellschaft | npn-Bipolartransistor mit extrem flachen Emitter/Basis-Strukturen und Verfahren zu seiner Herstellung |
| JPS63261746A (ja) * | 1987-04-20 | 1988-10-28 | Oki Electric Ind Co Ltd | バイポ−ラ型半導体集積回路装置の製造方法 |
| JP2661050B2 (ja) * | 1987-07-24 | 1997-10-08 | ソニー株式会社 | バイポーラトランジスタの製造方法 |
| JP2625741B2 (ja) * | 1987-07-28 | 1997-07-02 | ソニー株式会社 | バイポーラトランジスタの製造方法 |
| JPS6431461A (en) * | 1987-07-28 | 1989-02-01 | Sony Corp | Manufacture of bipolar transistor |
| US4851362A (en) * | 1987-08-25 | 1989-07-25 | Oki Electric Industry Co., Ltd. | Method for manufacturing a semiconductor device |
| JP2623635B2 (ja) * | 1988-02-16 | 1997-06-25 | ソニー株式会社 | バイポーラトランジスタ及びその製造方法 |
-
1988
- 1988-08-12 JP JP63201360A patent/JP2748420B2/ja not_active Expired - Lifetime
-
1989
- 1989-08-08 EP EP89308057A patent/EP0354765B1/en not_active Expired - Lifetime
- 1989-08-08 DE DE68928482T patent/DE68928482T2/de not_active Expired - Lifetime
- 1989-08-10 US US07/391,880 patent/US5010026A/en not_active Expired - Lifetime
- 1989-08-11 KR KR1019890011433A patent/KR0156544B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR900004031A (ko) | 1990-03-27 |
| DE68928482D1 (de) | 1998-01-22 |
| JP2748420B2 (ja) | 1998-05-06 |
| EP0354765A3 (en) | 1990-06-20 |
| EP0354765B1 (en) | 1997-12-10 |
| DE68928482T2 (de) | 1998-04-09 |
| KR0156544B1 (ko) | 1998-10-15 |
| US5010026A (en) | 1991-04-23 |
| EP0354765A2 (en) | 1990-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0250435A (ja) | バイポーラトランジスタ及びその製造方法 | |
| EP0926728A1 (en) | Method of manufacturing a BiCMOS semiconductor device | |
| US20040048428A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP2623635B2 (ja) | バイポーラトランジスタ及びその製造方法 | |
| EP0233202B1 (en) | Fabricating a semiconductor device with buried oxide | |
| JPS63292674A (ja) | 縦型バイポーラ・トランジスタ及びその製造方法 | |
| JPH0812865B2 (ja) | バイポーラトランジスタとその製造方法 | |
| EP0147249A1 (en) | Method of manufacturing transistor structures having junctions bound by insulating layers, and resulting structures | |
| JP2661050B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPH02283028A (ja) | 半導体装置及びその製造方法 | |
| JP2565159B2 (ja) | 半導体装置及びその製造方法 | |
| JPH01246874A (ja) | バイポーラトランジスタおよびバイポーラトランジスタの製法 | |
| US5925923A (en) | Merged single polysilicon bipolar NPN transistor | |
| JPH06338514A (ja) | 半導体装置 | |
| JP2604793B2 (ja) | 半導体装置 | |
| JPH05308077A (ja) | バイポーラ型半導体装置およびその製造方法 | |
| KR100194408B1 (ko) | 고밀도 cmos 구조와 가로방향 양극형 트랜지스터 특성의 집적회로 | |
| JPH05335329A (ja) | 半導体装置及びその製造方法 | |
| JPS63241963A (ja) | 横型バイポ−ラトランジスタの製造方法 | |
| JPH05226347A (ja) | 半導体装置 | |
| JPH04167436A (ja) | 半導体装置 | |
| JPH04315436A (ja) | 半導体装置及びその製造方法 | |
| JPH01181464A (ja) | バイポーラトランジスタの製造方法 | |
| JP2001308104A (ja) | 半導体装置及びその製造方法 | |
| JPH01108771A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080220 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090220 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090220 Year of fee payment: 11 |