KR0156544B1 - 바이폴러 트랜지스터 및 그 제조방법 - Google Patents

바이폴러 트랜지스터 및 그 제조방법

Info

Publication number
KR0156544B1
KR0156544B1 KR1019890011433A KR890011433A KR0156544B1 KR 0156544 B1 KR0156544 B1 KR 0156544B1 KR 1019890011433 A KR1019890011433 A KR 1019890011433A KR 890011433 A KR890011433 A KR 890011433A KR 0156544 B1 KR0156544 B1 KR 0156544B1
Authority
KR
South Korea
Prior art keywords
region
base
diffusion
intrinsic
bipolar transistor
Prior art date
Application number
KR1019890011433A
Other languages
English (en)
Other versions
KR900004031A (ko
Inventor
다까유끼 고미
Original Assignee
오오가 노리오
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오오가 노리오, 소니 가부시끼 가이샤 filed Critical 오오가 노리오
Publication of KR900004031A publication Critical patent/KR900004031A/ko
Application granted granted Critical
Publication of KR0156544B1 publication Critical patent/KR0156544B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H01L29/0826—Pedestal collectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/157—Special diffusion and profiles

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Abstract

제1도전형의 콜렉터 영역내에 형성된 제2도전형의 베이서 영역과, 상기 베이서 영역내에 형성된 제1도전형의 에미터 영역으로 형성되는 바이플로 트랜지스터와 그 제조 방법에 관한 것이로서, 상기 베이스 영역은 베이스 추출영역, 진성 베이스 영역 및 상기 베이스 추출영역과 진성 베이스 영역간을 접속하고 또한 상기 진성 베이스 영역보다도 확산 깊이가 얕은 베이스 접속 영역으로 형성되며, 상기 진성 베이스 영역내에 상기 에미터 영역이 형성되고, 적어도 상기 진성 베이스 영역하에는 제1도전 형의 확산 억제 영역이 형성된다. 그리고 제1도전형의 반도체 기체상에 선택적으로 형성된 베이스 추출 전극과 자기 정렬로 불순물을 도입하여 소정의 확산 깊이가 되도록 제2도전형의 베이스 접속영역을 형성함과 동시에, 상기 베이스 추출 전극으로부터의 확산에 의해 상기 베이스 접속 영역과 접속하는 베이스 추출 영역을 형성하는 공정과 제1도전형의 반도체 기체의 표면에서 상기 베이스 접속 영역과 접하여 진성 베이스 영역을 상기 베이스 접속 영역의 확산 깊이 보다도 깊은 확산 깊이로 형성하는 공정과, 상기 진성 베이스 영역내에 에미터 영역을 형성하는 공정을 통해 상기 바이폴러 트랜지스터가 제조된다.

Description

바이폴러 트랜지스터 및 그 제조 방법
제1도는 본 발명의 바이폴러 트랜지스터의 한예의 단면도
제2도는 그 중요 부분의 단면도
제3도는 본 발명의 바이폴러 트랜지스터의 다른 한예의 단면도
제4도는 제3도의 N-N 선 단면의 불순물 농도 분포 도시도
제5도는 제3도의 V-V 선 단면의 불순물 농도 분포 도시도
제6도는 제3도의 VI-VI선 단면의 불순물 농도 분포 도시도
제 7a도는 내지 제 7d도는 본 발명의 바이폴로 트랜지스터의 제조 방법을 공정에 따라서 설명하기 위한 각각의 공정 단면도
* 도면의 주요 부분에 대한 부호의 설명
1 : 실리콘 기판 4 : 에피택셜층
6 : 폴리실리콘층 11 : 그라프트 베이스 영역
12 : 진성 베이스 영역 13 : 베이스 접속 영역
14 : 에미터 영역 15 : 확산억제 영역
[산업상의 이용분야]
본 발명은 제1도전형의 콜렉터 영역에 제2도전형의 베이스 영역이 형성되고, 그 베이스 영역내에 제1도전형의 에미터 영역이 형성되어 있는 비이폴러 트랜지스터 및 그 제조 방법에 관한 것으로서, 특히 베이스 영역이 베이스 추출영역, 베이스 접속 영역, 진성 베이스 영역으로 이루어진 바이폴로 트랜지스터 및 그 제조 방법에 관한 것이다.
[발명의 개요]
본 발명은 바이폴러 트랜지스터 및 그 제조 방법으로서, 베이스 영역을 베이스 추출영역, 베이스 접속 영역, 진성 베이스 영역으로 구성시키며, 적어도 진성 베이스 영역 하부에 확산억제 영역을 형성하고, 베이스 접속 영역의 접합 깊이를 진성 베이스 영역의 접합 깊이보다도 얕게 함으로써, 소자의 고성능화를 실현하고, 또한 쉽게 제조하는 것 등을 실현한다.
[종래의 기술]
고속, 고성능의 바이폴러 트랜지스터를 얻기 위해서 베이스 폭을(WB)을 좁게 할 필요가 있으며, 베이스 저항(Rbb`)을 작게 하는 것이 중요하다.
이러한 고성능화를 실현하기 위한 제조 방법으로서, 본 출원인은 활성 영역을 형성하는 진성 베이스 영역과 베이스 추출 전극에서 불순물 확산에 의해 형성되는 그라프트(graft) 베이스 영역(베이스 추출영역)사이에 접속용의 베이스 접속 영역을 형성하는 기술을 제안하고 있으며, 이러한 기술은 예를 들면 특원소 62-184898호, 특원소 62-188025호, 특원소 62-188026호의 각 명세서 및 도면에 기재되어 있다.
그런데 진성 베이스 영역과 그라프트 베이스 영역을 같은 도전형의 베이스 접속 영역으로 접속하는 기술에서는, 접속용의 불순물 확산 영역을 이은 주입에 의해, 형성하는 경우에 손상이 생긴다. 그 이온 주입은 손산에 의하여 활성 영역에 증속 확산이 생기고, 또는 채널링 테일에 의한 악영향도 생긴다. 예를 들면, 그후의 열처리 때문에 베이스의 접합 깊이가 깊게 되어 버린다는 문제도 생기게 된다. 상기 특원소 62-184898호의 명세서 및 도면에 기재했듯이 베이스 추출전극의 측부에 측벽을 설치하고, 측벽을 이용하여 기본 부분을 제거하고, 미세한 베이스 에미터 영역을 형성하는 제법도 존재한다. 그러나 그 경우에는 에미터 베이스의 사이드 인젝션(side injection)효과가 문제로 되고, 고속 동작이 방해된다.
[발명이 해결하고자 하는 과제]
그래서 본건 출원인은 이들의 문제를 해결하는 기술로서, 먼저 특원소 63-33686호 명세서 및 도면에 진성 베이스 영역의 하부에 베이스 영역과 역도전형의 확산억제 영역을 설치하는 기술을 제안하고 있다.
그러나 바이폴로 트랜지스터의 고성능화를 위해 기생(parasitic)베이스 영역에 의한 사이드 인젝션 효과를 보다 충분하게 억제하는 것이 요구된다.
[발명이 해결하고자 하는 수단]
그래서 본 발명은 상술할 각 기술을 개량하여, 고성능의 바이폴로 트랜지스터를 제공하고, 그 제조 방법을 제공하는 것을 목적으로 한다.
상술의 목적을 달성하기 위하여 본 발명의 바이폴러 트랜지스터는 제1도전형의 콜랙터 영역내에 형성된 제2도전형의 베이스 영역과, 그 베이스 영역내에 형성된 제1도전형의 에미터 영역으로 이루어진 구성을 제공한다. 여기서 실리콘 기판 등의 반도체 기판을 사용하는 경우에는 그 표면상에, 베이스 영역이나 에미터 영역을 형성할 수 있다. 콜랙터 영역은 에피택셜 층을 사용해도 좋다. 그리고 본 발명의 바이폴러 트랜지스터의 베이스 영역은 베이스 추출영역, 진성베이스 영역을 가지고, 상기 베이스 추출영역과 진성 베이스 영역간을 접속하고, 그 진성 베이스 영역보다도 확산 깊이가 얕은 베이스 접속 영역으로 이루어진다. 상기 베이스 추출 영역은 베이스 추출 전극의 불순물 확산에 의해 형성된 불순물 확산 영역이 될 수도 있다. 본 발명의 바이폴러 트랜지스터에서는 상기 진성 베이스 영역내에는 에미터 영역이 형성되며, 적어도 그 진성 베이스 영역하에는 제1도전형의 확산억제 영역이 형성된다. 확산 억제 영역은 상기 베이스 접속 영역의 하부에 미치도록 하는 것도 좋다.
본 발명의 바이폴러 트랜지스터의 제조 방법은 제1도전형의 반도체 기판상에 선택적으로 형성된 베이스 추출 전극과 자기정렬(self-align)으로 불순물을 도입하여 소정의 확산 깊이로 되도록 제2도전형의 베이스 접속 영역을 형성하고, 그 베이스 접속 영역의 하부에 제1도전형의 확산 억제 영역을 형성하는 공정과, 상기 베이스 추출 전극에서의 확산에서 상기 베이스 접속 영역과 접속하는 베이스 추출 영역을 형성하는 공정과, 제1도전형의 반도체 기체의 표면에서 상기 베이스 접속 영역과 접하여 진성 베이스 영역을 그 베이스 접속 영역의 확산 깊이 보다 깊은 확산 깊이로서 형성하는 공정과, 상기 진성 베이스 영역내의 에미터 영역을 형성하는 공정을 가지도록 하는 것을 특징으로 한다. 본 발명의 바이폴로 트랜지스터의 제조 방법에서는 베이스 추출 전극의 단부에 측벽부를 형성하고, 측벽부에 의하여 진성 베이스 영역이나 에미터 영역을 그라프트 베이스 영역과 이격하여 형성할 수 있고, 그 측벽부의 형성후에, 측벽부를 마스크의 일부로서 제1도전형의 반도체 기판의 표면을 제거할 수도 있다.
[작용]
베이스 영역을 베이스 추출영역, 진성 베이스 영역에서 형성하고, 이들을, 베이스 접속시키는 구성형태로 되어 있으며, 양자의 확실한 접속을 할 수 있고, 동시에 양자의 충돌에 의한 성능의 열화(에미터 베이스 접합의 내압열화, 베이스 에미터 전압(VBE)의 매칭 특성의 열화, 차단 주파수(cutoff freguency)(fr)의 저하등)를 피할수 있다. 확산 억제 영역은 베이스 영역을 구성하는 불순물의 도전형과 반대의 도전형 영역이고, 불순물들로서 보상하기 위헤 베이스 폭을 확산하는 것이 방지된다. 이들 각 기술과 함께, 진성 베이스 영역의 접합 깊이를 베이스 접속 영역의 접합 깊이보다 깊게 함으로써, 진성 베이스 영역은 베이스 접속 영역보다도 콜렉터 영역측에 돌출된 형상으로 되며, 그 측부에서는 역도전의 콜렉터 영역(확산 억제 영역)으로 둘러 쌓이게 되며, 따라서 사이드 인젝션 효과를 억제할 수 있다.
[실시예]
본 발명의 적절한 실시예를 도면을 참조하면서 설명한다.
[제1 실시예]
본 실시예의 바이폴러 트랜지스터는 NPN형의 예이고, 베이스 영역이 베이스 추출 영역인 그라프트 베이스 영역과, 에미터 영역을 내부에 설치한 진성 베이스 영역과, 이들을 접속 시키는 베이스 접속 영역을 가지고, 진성 베이스 영역의 확산 깊이는 베이스 접속 영역의 확산 깊이보다도 깊게 되어 있다. 진성 베이스 영역의 하부에 확산억제 영역이 형성되며, 베이스 폭(WB)의 넓이등이 억제된다.
우선 그 전체적인 구성은 제1도에 나타나듯이 구성된다. 즉 P형의 실리콘 기판(1)상에 N+형의 매입층(2)과 채널 스토퍼 (channel stopper)영역(3)이 형성되고, 그 상부에는 반도체 기판으로서의 N형 에피택셜층(4)이 적층된다. 이 N형의 에피택셜층(4)에는 소자 분리 등을 위한 필드 산화막(5)이 형성된다. 그 필드 산화막 (5)에 둘러 쌓인 에피택셜층(4)의 상부 일부에는 층간 절연막(7)에 피복된 폴리실리콘층(6)이 있다. 폴리실리콘층(6)은 불순물이 함유 되어있으며, 베이스 추출 전극으로서 사용된다. 폴리실리콘층(6)은 상기 에피택셜층(4)내에 형성되는 그라프트 베이스 영역(11)의 불순물 확산원으로서 기능한다. 에피택셜층(4)상의 폴리실리콘층(6)의 일부는 개구되며, 그 개구(aperture)단 측벽에는 CVD산화막을 에치백(etch back)하여 형성된 측벽부(8)가 존재한다. 그리고 측벽부(8) 및 에피택셜층(4)의 상면에 있어서 얇은 폴리실리콘층(9)이 피착되고, 그 상부에는 에미터 전극(20E)이 형성되어 있다.
여기서 그 개구된 부분의 에피택셜층(4)에 대하여 제2도를 참조하면서 설명하면, 상기 폴리실리콘층(6)에 에피택셜층(4)에 접한면에서의 확산에 의하여 P+형의 베이스 추출 영역인 그라프트 베이스 영역(11)이 형성되어 있다.
그리고 그라프트 베이스 영역(11)은 P형의 베이스 접속 영역을 (13)을 거쳐, P형의 불순물 확산영역인 진성 베이스 영역(12)과 접속된다. 베이스 접속 영역(13)은 상기 폴리실리콘층(6)의 단부근방에서 에피택셜층(4)의 주면에 따라 형성되어 있으며, 측벽부(8)의 하부에서 그라프트 베이스 영역(11)과 중복하여 접속한다. 이 베이스 접속 영역(13)의 접합깊이 (J2)는 진성 베이스 영역(11)의 접합 깊이(J4)보다도 얕다. 진성 베이스 영역은 상기 측벽부(8)및 주요 표면상에 연재된 얇은 폴리실리콘층(9)에서의 불순물 확산에 의하여 형성되어 있으며 활성 영역에서의 상기 베이스 접속 영역(13)과 중복하여 접속하고 있다. 이 진성 베이스 영역(12)의 접합깊이(J4)는 상술과 같이 베이스 접속영역(13)의 접합깊이(J2)보다도 깊게 된다. 그 진성 베이스 영역(12)의 내부에서 상기 폴리실리콘 층 (9)의 하부 에피택셜층(4)에는 N+형의 반도체 영역인 에미터 영역(14)이 형성되어 있다. 이 에미터 영역(14)은 예를들면 상기 폴리실리콘층(9)에서의 불순물 확산에 의하여 형성된다. 그리고, 진성 베이스 영역(12)과 베이스 접속영역(13)의 하부에는 이들 불순물 확산 영역의 깊이가 깊게되는 것을 제어하기 위해 확산 억제 영역(15)이 설치되어 있다. 즉 진성 베이스 영역(12)과 베이스 접속영역(13)의 하부에 역도전형의 불순물을 도입하여 그 영역의 도전형을 N형으로 유지시킹으로써 거짓의 진성 베이스 영역(12)과 베이스 접속영역(13)의 불순물이 확산했을 경우에 그것을 역도전형의 N형으로 보상하여 접합깊이가 깊게 되는 것을 방지한다.
제1도중 매입층은(2) 콜렉터 추출영역(21)을 거처 콜랙터 전극(20C)에 접속한다. 베이스 추출전극인 폴리실리콘층 (6)은 상기 층간 절연막(7)의 일부를 통해 설치된 베이스 전극 (20B)과 접속한다.
제3도는 본 실시예의 비이폴러 트랜지스터의 변형예이다. 제3도의 예에서는 측벽부(8)를 형성하기 위한 RIE를 행한후, IRIE의 손상을 제거하기 위해 에피택셜층(4)의 표면을 측벽부(8), 층간 절연막(7)을 마스크로 에칭하여 단차부(20)를 에피택셜층(4)의 표면에 형성하고 있다. 이 단차부(20)의 표면에 있어서 확산을 위한 얇은 폴리실리콘층(22)이 형성되며 에픽택셜층(4)의 표면에는 에미터 영역(21)이 형성된다. 이러한 단차부(20)를 형성하고 있으므로 RIE의 손상이 제외된다. 확산억제 영역(15)의 형성과 함께 얕은 접합을 얻는데도 적합하다. 그리고 베이스 접속 영역(13)의 접합깊이(J2)는 진성 베이스 영역(12)의 접합깊이(J4)보다도 얕게되어 있으므로, 사이드 인젝션 효과를 억제할 수 있다.
제4도, 제5도, 제6도는 각각 제3도중의 IV-IV선, V-V선, VI-VI선의 각 단면의 불순물 농도 분포를 나타내고, 종축은 대수에서 나타난 불순물 농도, 횡축은 깊이이다. 제4도, 제5도, 제6도는 제2도의 IV`-IV`,V`-V`,VI`-VI`선의 각 단면의 불순물 농도 분포와도 개략 대응한다.
우선 제4도는 IV-IV선에 대응하여 있으며 에피택셜층(4)의 표면에서 상부에는 그 불순물 농도 분포는, 폴리 실리콘층(6)의 불순물 농도(N1)이고, 그라프트 베이스 영역(11)은 그 폴리실리콘층(6)에서의 불순물 확산에 의하여 형성됨으로써, 표면 부근에서, 동등의 불순물 농도(N2)로 되며, 접합깊이(J1)에 가까움에 따라 서서히 불순물 농도(N2)는 낮게 된다. 그 접합깊이(J1)는 예를들면 3110A 정도의 깊이이다. 그리고 그 접합 깊이(J1)에서는 N형의 에피택셜층(4)의 불순물 농도(N3)를 가진다.
다음에 제5도는 V-V선에 대응하고 있으며, 에피택셜층(4)의 표면에서 P형의 불순물 확산 영역인 베이스(13)가 존재하고, 그 불순물 농도(N2)는 접합깊이(J1)로 향하여 서서히 작게 된다. 이 접합깊이 (J2)는 예를 들면 1100A정도의 깊이이다. 그 하부의 영역은 에피택셜층(4)이고 N형은 불순물 농도(N5)가 분포하게 된다. 이 불순물 농도 (N5)의 분포는 그 접합깊이(J2)의 약간 깊은 부분에 완만한 피크를 가지는 분포로 되고, 이것이 확산 억제 영역(15)으로서 기능함으로, 접합깊이(J2)를 열처리 등에 의하여 깊지 않게 완료된다.
최후의 제6도는 VI-VI선에 대응하여 있으며, 에피택셜층(4)의 표면에서 상부에는 그 불순물 농도 분포는 얇게 형성된 폴리실리콘층(9)의 불순물 농도(N6)이고, 에피택셜층(4)의 표면에 피크를 가져 표면 바로 아래의 에미터 영역(14)의 불순물 농도(N7)에 연속한다. 농도(N6)(N7)는 비소 (As)의 불순물 농도이다. 에미터 영역(14)의 불순물 농도(N7)는 접합깊이(J3)에 향하여 그 농도가 서서히 저하된다. 접합깊이(J3)에서 접합깊이 (J4)까지는 진성 베이스 영역(12)의 불순물 농도(N8)가 분포한다. 이 농도(N8)는 붕소(B)의 불순물 농도이다. 불순물 농도(N9)의 분포는 베이스 접속 영역(13)을 구성하는 보론(boron)의 진성 베이스 영역(12)이나 에미터 영역 (14)으로의 중복한 분포를 나타낸다. 그리고 진성 베이스 영역(12)의 접합깊이(J4)의 것에서는 에피택셜층(4)의 불순물 농도(N10)가 분포한다. 이 불순물 농도(N10)는 인(P)을 불순물로 하고 이 확산 억제 영역(15)을 구성하도록 접합깊이(J4)의 것에서 완화한 피크(peak)를 가진다. 이들의 각 불순물의 분포에서 접합깊이를 고려하여 보면, 접합깊이(J4)의 부근에서는 진성 베이스 영역(12)과는 역도전형의 링이 피크를 가져 존재한다. 이 때문에 진성 베이스 영역(12)의 불순물인 붕소가 깊이 방향으로 확산되었을 때에도 상기 확산 억제 영역(15)를 구성하는 불순물 농도(N10)의 기능에 의하여 접합깊이(J4)가 깊게되는 피해를 방지하고, 해당 바이폴러 트랜지스터의 고성능화를 할 수 있다. 그 접합 깊이(J4)는 표면에서 약 1500A 정도의 깊이로 되고, 제5도에 나타나듯이 베이스 접속영역(13)은 접합깊이(J2)가 1100A 정도의 깊이이므로, 접합깊이(J4)〉접합깊이(J2)의 관계가 성립한다. 따라서 기생 베이스 영역의 실효적인 베이스 폭이 좁게 되며, 사이드 인젝션 효과를 억제할 수 있다. 이미 상술한 바와 같은 구성을 갖는 본 실시예의 바이플로 트랜지스터는 확산 억제 영역(15)의 기능에 의해 접합 깊이가 깊게 되는 것이 억제된다. 이 때문에 베이스 폭(WB)이 넓어지는 것을 방지하고, 소자를 고속화시키는 것이 가능하게 된다. 그리고 진성 베이스 영역(12)의 접합깊이(J4)는 베이스 접속영역(13)의 접합깊이(J2)보다도 깊게 형성된다. 따라서 기생베이스 영역의 실효적인 베이스 폭이 좁게되며, 사이드 인젝션 효과를 억제 할 수 있게 된다.
본 실시예의 바이폴러 트랜지스터에서는 확산 억제 영역(15)의 형성을 위하여 도입한 불순물 농도를 N형의 에피택셜층(4)의 불순물 농도보다 높게 됨으로써 카크 효과를 억제할 수 있다. 그들 불순물 농도의 제어에 의해 저소비형의 바이폴로 트랜지스터와 고속의 바이폴러 트랜지스터를 제작하는 것이 가능하다.
상술의 실시예는 NPN형이지만, PNP형이어도 좋다.
[제2 실시예]
제2실시예는 상술의 바이폴러 트랜지스터의 제조 방법에 대한 것이다, 이하 그 제조 공정에 따라 제 7a도 내지 제 7d도를 참조하면서 설명한다.
(a) 우선 제7도에 나타나듯이 N형의 매입층(32), 채널 스토퍼 영역(33)이 각각 형성된 P형의 실리콘 기관(31)상에 에피택셜층(34)이 적층되며, 에피택셜층(34)에는 소자분리 영역등으로서 기능하는 필드 산화막(35)이 형성된다. 필드 산화막(35)에 둘러쌓인 에피택셜 층(34)의 상부에는 에피택셜층 (34)의 주면에 향하여 선택적으로 형성되어, 일부가 개구되며 층간 절연막(37)에 피복되는 폴리실리콘층(36)이 형성되며, 그 개구부(38)에는 버퍼막으로서 사용되는 얇은 산화막(39)이 예를 들면 막두께 150A정도로 형성된다.
그리고, 이러한 산화막(39)을 형성한 후 베이스 접속 영역을 형성하기 위한 이온 주입을 행한다. 이 이온 주입에 사용하는 도펀트는 예를들면 B+,BF2 +이고, 베이스 접속 영역을 깊게 하지 않으므로, 에피택셜층(34)의 주면 근방 영역(40)에 타입된다. 또한 상기 폴리실리콘층(36)이 존재하는 영역의 하부에는 폴리실리콘층(36)등이 마스크로 동작하기 때문에 불순물이 도입되지 않는다.
다음에 같은 개구부(38)에서, 상기 산화막(39)을 거쳐 확산억제 영역을 형성하기 위한 이온 주입을 행한다. 이 이온 주입은 P+또는 As+등의 불순물을 사용하여 행하게 되며, 베이스 접속 영역이 형성되는 영역이나 진성 베이스 영역을 형성하는 영역보다도 깊은 영역(41)에 불순물이 타입되도록 행하여 진다. 이 불순물의 이온 주입의 농도를 적극적으로 높이므로써 카크 효과를 억제할 수 있다. 이온 주입되는 불순물 농도의 제어에 의해 저소비 전력형과 고속형의 그 타입의 바이폴러 트랜지스터를 제작할 수 있다.
(b) 다음에 전면에 예를 들면 CVD법에 의하여 두꺼운 산화막(43)이 형성된다. 그 저부에 얇은 산화막(39)을 가진 개구부(38)도 상기 두꺼운 산화막(43)에 피복된다.
그리고 제 7b도에 나타내늣이 열처리를 행하여 상기 베이스 추출 전극으로 이루어진 폴리실리콘층(36)에서 불순물의 확산을 행하고, 그라프트 베이스 영역(51)을 (36)에서 불순물의 확산을 행하고, 그라프트 베이스 영역(51)을 형성한다. 상기 영역(40)에 타입된 불순물은 어닐에 의해 베이스 접속 영역(53)을 상기 개구부(38)의 저부 에피택셜층(34)의 주요 근방에 형성된다. 상기 영역(41)에 타입된 불순물은 어닐에 의해 확산 억제 영역(55)을 그 베이스 접속 영역 (53)의 하부에 형성한다.
(c) 상술과 같이 어닐갭 (anneal gap)으로서도 기능한 두꺼운 산화막(43)을 이번에는 에치백하여 상기 개구부(38)의 측벽에 측벽부(44)로서 잔존시킨다. 이때 동시에 개구부(38)내의 산화막(39)도 제거된다.
여기서 제3도에 나타내듯이 단차부(20)를 설치한 바이폴러 트랜지스터를 제조하는 경우에는 그 에치백(etch back)후에, 실리콘의 에칭을 행하며, 에피택셜층 (34)의 표면을 제거하면 좋다. 그리고 전면에 얇은 폴리실리콘층(45)이 형성된다. 이 폴리실리콘층(45)은 상기 층간 절연막(37)의 상면에서 사이드 웰부(44)상에 인접해 있으며, 사이드 웰(sidewll)부 (44)상에서 상기 에피택셜층(34)이 형성된 주면상에 존재한다.
다음에 제7C도에 나타내듯이 전면에 이온 주입이 행하여진다. 이온주입에 의하여 상기 얇은 폴리실리콘층(45)에 불순물이 도입된다. 도입되는 불순물은 예를 들면 B+,이고 BF2 +이고, 이 불순물이 진성 베이스 영역(52)을 에피택셜층(34)의 주요 표면에서 형성된다. 또한 측벽부(44)는 이온 주입 및 불순물 확산의 마스크로서 기능함으로 측벽부 (44)의 하부에는 베이스 접속 영역(53)이 그대로 남아 있으며, 측벽부(44),(44) 사이의 개구부로 향한 영역에서는 다음의 어닐에 의하여 진성 베이스 영역(52)이 그라프트 베이스 영역(51)과 오프셋트 되고, 베이스 접속 영역(53)과 중복하여 형성된다.
그리고 진성 베이스 영역 (52)을 형성하기 위한 어닐을 행한다. 이 어닐(anneal)시에는 실리콘 산화막이 피복된다. 여기서 진성 베이스 영역(52)은 상기 폴피실리콘층(45)에서의 불순물 확산에 의하여 베이스 접속 영역(53)의 접합깊이(J2)보다도 깊은 접합깊이(J4)를 가지도록 형성되고, 진성 베이스 영역(52)의 하부에는 확산억제 영역(55)이 형성되어 있으므로, 그 진성 베이스 영역(52)의 베이스 폭 (WB)의 확산도 억제된다.
(d) 다음에 표면의 실리콘 산화막을 제거하고,재차 상기 폴리 실리콘층(45)에 이온 주입을 한다. 이 이온 주입의 불순물은 예를 들면 AS +를 사용할 수 있고, 그 불순물에 의하여 에미터 영역(54)을 형성한다. 형성은 열처리에 의하여 상기 폴리실리콘층(45)에서의 확산에 의하여 형성되며, 제 7d도에 나타내는 바이폴러 트랜지스터를 얻을 수 있게 된다.
이상은 같은 공정에 의하여 상기와 같은 확산 억제 영역(55)을 가진 바이폴러 트랜지스터를 얻을 수 있다. 그 바이폴러 트랜지스터는 베이스 접속 영역(53)에 의해 저베이스 저항 (Rbb`)을 실현하고, 동시에 에미터 베이스 접합의 내압열화, VBE매칭 특성의 열화 fT의 저하 등의 악영향을 방지한다. 그리고, 이 베이스 접속 영역(53)의 형성 공정은 진성 베이스 영역(52)의 형성 공정과는 다른 공정이고, 따라서 각각의 고정시간, 불순물 농도, 온도 등의 제어에서 진성 베이스 영역(52)의 접합깊이(J4)〉베이스 접속영역(53)의 접합깊이(J2)의 관계를 얻을 수 있다.
그 결과 사이드 인젝션 효과를 억제하는 것이 실현된다. 상기 확산 제어 영역(55)의 기능에서 베이스 폭(WB)이 확대되는 것이 방지되고, 그 불순물 농도의 제어에 의하여는 카크 효과를 억제하거나, 저소비 전력 또는 고속의 소자를 형성할 수 있다. 상술의 실시예에서는 NPN형의 바이폴러 트랜지스터의 제조 방법에 대하여 설명했지만, 이것에 한정되지 않고 PNP형이 되어도 적용 가능하다.
[작용]
본 발명의 바이폴러 트랜지스터 및 그 제조 방법에서는 확산 억제 영역이 형성됨으로써, 접합 깊이의 확산을 억제하고, 베이스폭(WB)을 좁게할 수 있다. 특히 베이스 접합 영역과 진성 베이스 영역의 접합 깊이의 관계에서 기생 베이스 영역의 실효적 베이스 폭의 확산을 억제할 수 있고, 그 결과 사이드 인젝션 효과를 방지할 수 있다.

Claims (2)

  1. 제1도전형의 콜렉터 영역내의 형성된 제2도전형의 베이스 영역과, 상기 베이스 영역내에 형성된 제1도전형의 에미터 영역으로 형성되는 바이폴러 트랜지스터에 있어서, 상기 베이스 영역은 베이스 추출 영역, 진성 베이스 영역 및 상기 베이스 추출 영역과 진성 베이스 영역간을 접속하고 또한 상기 진성 베이스 영역보다도 확산 깊이가 얕은 베이스 접속 영역으로 형성되며, 상기 진성 베이스 영역내에 상기 에미터 영역이 형성되고, 적어도 상기 진성 베이스 영역하에서는 제1도전형의 확산 억제 영역이 형성된 바이폴로 트랜지스터.
  2. 바이폴러 트랜지스터 제조 방법에 있어서, 제1도전형의 반도체 기체상에 선택적으로 형성된 베이스 추출 전극과 자기 정렬로 불순물을 도입하여, 소정의 확산 깊이가 되도록 제2도전형의 베이스 접속 영역을 형성함과 동시에, 상기 베이스 접속 영역의 하부에 제1도전형의 확산 억제 영역을 형성하는 공정과, 상기 베이스 추출전극으로부터의 확산에 의해 상기 베이스 접속 영역과 접속하는 베이스 추출 영역을 형성하는 공정과, 제1도전형의 반도체 기체의 표면에서 상기 베이스 접속 영역과 접하여 진성 베이스 영역을 상기 베이스 접속 영역의 확산 깊이 보다도 깊은 확산 깊이로 형성하는 공정과, 상기 진성 베이스 영역내에 에미터 영역을 형성하는 공정을 가지는 것을 특징으로 하는 바이폴러 트랜지스터 제조 방법.
KR1019890011433A 1988-08-12 1989-08-11 바이폴러 트랜지스터 및 그 제조방법 KR0156544B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP63201360A JP2748420B2 (ja) 1988-08-12 1988-08-12 バイポーラトランジスタ及びその製造方法
JP201360 1988-08-12

Publications (2)

Publication Number Publication Date
KR900004031A KR900004031A (ko) 1990-03-27
KR0156544B1 true KR0156544B1 (ko) 1998-10-15

Family

ID=16439760

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890011433A KR0156544B1 (ko) 1988-08-12 1989-08-11 바이폴러 트랜지스터 및 그 제조방법

Country Status (5)

Country Link
US (1) US5010026A (ko)
EP (1) EP0354765B1 (ko)
JP (1) JP2748420B2 (ko)
KR (1) KR0156544B1 (ko)
DE (1) DE68928482T2 (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5183768A (en) * 1989-04-04 1993-02-02 Matsushita Electric Industrial Co., Ltd. Method of fabricating semiconductor device by forming doped regions that limit width of the base
JPH03206621A (ja) * 1990-01-09 1991-09-10 Oki Electric Ind Co Ltd 半導体集積回路装置の製造方法
JP3127455B2 (ja) * 1990-08-31 2001-01-22 ソニー株式会社 半導体装置の製法
GB2248142A (en) * 1990-09-19 1992-03-25 Koninkl Philips Electronics Nv A method of manufacturing a semiconductor device
US5238872A (en) * 1990-12-11 1993-08-24 Samsung Semiconductor, Inc. Barrier metal contact architecture
JP2672199B2 (ja) * 1991-05-21 1997-11-05 シャープ株式会社 半導体装置の製造方法
JP3061891B2 (ja) * 1991-06-21 2000-07-10 キヤノン株式会社 半導体装置の製造方法
US5091321A (en) * 1991-07-22 1992-02-25 Allegro Microsystems, Inc. Method for making an NPN transistor with controlled base width compatible with making a Bi-MOS integrated circuit
JPH0529329A (ja) * 1991-07-24 1993-02-05 Canon Inc 半導体装置の製造方法
US5194926A (en) * 1991-10-03 1993-03-16 Motorola Inc. Semiconductor device having an inverse-T bipolar transistor
JP2855919B2 (ja) * 1991-10-24 1999-02-10 日本電気株式会社 半導体装置およびその製造方法
WO1993017461A1 (en) * 1992-02-25 1993-09-02 Microunity Systems Engineering, Inc. Bipolar junction transistor exhibiting suppressed kirk effect
US5302534A (en) * 1992-03-02 1994-04-12 Motorola, Inc. Forming a vertical PNP transistor
EP0608999B1 (en) * 1993-01-29 1997-03-26 National Semiconductor Corporation Bipolar transistors and methods for fabrication thereof
US5380677A (en) * 1993-06-23 1995-01-10 Vlsi Technology, Inc. Method for reducing resistance at interface of single crystal silicon and deposited silicon
JPH07169771A (ja) * 1993-12-15 1995-07-04 Nec Corp 半導体装置及びその製造方法
US5620907A (en) * 1995-04-10 1997-04-15 Lucent Technologies Inc. Method for making a heterojunction bipolar transistor
JP2907323B2 (ja) * 1995-12-06 1999-06-21 日本電気株式会社 半導体装置およびその製造方法
FR2776828B1 (fr) * 1998-03-31 2003-01-03 Sgs Thomson Microelectronics Region de base-emetteur d'un transistor bipolaire submicronique
JP2000012553A (ja) * 1998-06-26 2000-01-14 Mitsubishi Electric Corp 半導体装置及びその製造方法
US6072223A (en) * 1998-09-02 2000-06-06 Micron Technology, Inc. Circuit and method for a memory cell using reverse base current effect
JP2001274257A (ja) * 2000-03-27 2001-10-05 Mitsubishi Electric Corp 半導体装置およびその製造方法
IT1316871B1 (it) * 2000-03-31 2003-05-12 St Microelectronics Srl Dispositivo elettronico integrato monoliticamente e relativo processodi fabbricazione
US6995068B1 (en) * 2000-06-09 2006-02-07 Newport Fab, Llc Double-implant high performance varactor and method for manufacturing same
DE10205712A1 (de) * 2002-02-12 2003-08-28 Infineon Technologies Ag Polysilizium-Bipolartransistor und Verfahren zur Herstellung desselben

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4066473A (en) * 1976-07-15 1978-01-03 Fairchild Camera And Instrument Corporation Method of fabricating high-gain transistors
DE2728845A1 (de) * 1977-06-27 1979-01-18 Siemens Ag Verfahren zum herstellen eines hochfrequenztransistors
DE2946963A1 (de) * 1979-11-21 1981-06-04 Siemens AG, 1000 Berlin und 8000 München Schnelle bipolare transistoren
US4319932A (en) * 1980-03-24 1982-03-16 International Business Machines Corporation Method of making high performance bipolar transistor with polysilicon base contacts
US4495512A (en) * 1982-06-07 1985-01-22 International Business Machines Corporation Self-aligned bipolar transistor with inverted polycide base contact
US4693782A (en) * 1985-09-06 1987-09-15 Matsushita Electric Industrial Co., Ltd. Fabrication method of semiconductor device
US4887145A (en) * 1985-12-04 1989-12-12 Hitachi, Ltd. Semiconductor device in which electrodes are formed in a self-aligned manner
EP0255882A3 (de) * 1986-08-07 1990-05-30 Siemens Aktiengesellschaft npn-Bipolartransistor mit extrem flachen Emitter/Basis-Strukturen und Verfahren zu seiner Herstellung
JPS63261746A (ja) * 1987-04-20 1988-10-28 Oki Electric Ind Co Ltd バイポ−ラ型半導体集積回路装置の製造方法
JP2661050B2 (ja) * 1987-07-24 1997-10-08 ソニー株式会社 バイポーラトランジスタの製造方法
JPS6431461A (en) * 1987-07-28 1989-02-01 Sony Corp Manufacture of bipolar transistor
JP2625741B2 (ja) * 1987-07-28 1997-07-02 ソニー株式会社 バイポーラトランジスタの製造方法
US4851362A (en) * 1987-08-25 1989-07-25 Oki Electric Industry Co., Ltd. Method for manufacturing a semiconductor device
JP2623635B2 (ja) * 1988-02-16 1997-06-25 ソニー株式会社 バイポーラトランジスタ及びその製造方法

Also Published As

Publication number Publication date
JP2748420B2 (ja) 1998-05-06
DE68928482D1 (de) 1998-01-22
JPH0250435A (ja) 1990-02-20
DE68928482T2 (de) 1998-04-09
EP0354765A2 (en) 1990-02-14
EP0354765A3 (en) 1990-06-20
EP0354765B1 (en) 1997-12-10
KR900004031A (ko) 1990-03-27
US5010026A (en) 1991-04-23

Similar Documents

Publication Publication Date Title
KR0156544B1 (ko) 바이폴러 트랜지스터 및 그 제조방법
US4931408A (en) Method of fabricating a short-channel low voltage DMOS transistor
US5371024A (en) Semiconductor device and process for manufacturing the same
US6093948A (en) MOS transistors having vertical current flow
JPH07176640A (ja) 半導体装置の製造方法
KR20020086726A (ko) 감소된 임계 전압을 가진 트렌치 ｄｍｏｓ를 형성하는 방법
KR0134887B1 (ko) 쌍극성 트랜지스터 및 그 제조방법
KR100344375B1 (ko) 반도체 장치의 제조 방법
US6225663B1 (en) Semiconductor device having SOI structure and method of fabricating the same
US4757027A (en) Method for fabricating improved oxide defined transistors
WO1987001238A1 (en) Fabricating a semiconductor device with buried oxide
KR0122736B1 (ko) 바이폴라트랜지스터 및 그 제조방법
JPH07193075A (ja) 半導体装置およびその製造方法
JPH01246874A (ja) バイポーラトランジスタおよびバイポーラトランジスタの製法
KR100385655B1 (ko) 바이폴라트랜지스터및그제조방법
US5893759A (en) Semiconductor device and method of fabricating the same
KR950000139B1 (ko) 바이폴라(Bipolar) 트랜지스터 및 그 제조방법
JP3180485B2 (ja) 半導体装置および半導体装置の製造方法
KR0137949B1 (ko) 실리콘 식각방법을 이용한 자기정렬 방식의 소자 제조방법
KR100274604B1 (ko) 반도체장치제조방법
KR100211948B1 (ko) Soi 기판을 이용한 전력소자 제조방법
JPS63241962A (ja) 半導体装置及びその製造方法
KR920005127B1 (ko) 선택적 에피택시를 이용한 자기정합된 바이폴라 트랜지스터의 제조방법
JP3127078B2 (ja) 電界効果型トランジスタ及びその製造方法
JPH05235009A (ja) 半導体集積回路装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120713

Year of fee payment: 15

EXPY Expiration of term