JP7168616B2 - メモリデバイス及びそれを形成する方法 - Google Patents
メモリデバイス及びそれを形成する方法 Download PDFInfo
- Publication number
- JP7168616B2 JP7168616B2 JP2020132094A JP2020132094A JP7168616B2 JP 7168616 B2 JP7168616 B2 JP 7168616B2 JP 2020132094 A JP2020132094 A JP 2020132094A JP 2020132094 A JP2020132094 A JP 2020132094A JP 7168616 B2 JP7168616 B2 JP 7168616B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive
- stepped
- landing
- structures
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5283—Cross-sectional geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Conductive Materials (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
本願は、「CONDUCTIVE STRUCTURES, SYSTEMS AND DEVICES INCLUDING CONDUCTIVE STRUCTURES AND RELATED METHODS」と題して2016年3月11日に出願された米国特許出願第15/068,329号に基づく出願日の利益を請求する。
本開示の実施形態は、導電性構造(例えば、細長い階段状導電性構造)であって導電性構造の少なくとも一部を通って延びる複数の接点(コンタクト)を有するもの、このような導電性構造を含む装置、このような導電性構造を含むシステム、このような導電性構造を製造する方法、および細長い階段状導電性構造のための電気接続を形成する方法に関する。
例えば、金属材料(例えば、W、Ni、窒化タンタル(TaN)、Pt、窒化タングステン(WN)、Au、窒化チタン(TiN)、または窒化チタンアルミニウム(TiAlN))、ポリシリコン、他の導電性材料またはこれらの組み合わせの材料から作られ得る。
いくつかの実施形態においては、内側スタックスロット要素238は、階段状構造206、208、210のサブブロック(例えば、副段、副階層、サブプレート)を画定するよう機能してもよい。
101 制御装置
102 半導体デバイス
103 導電性材料
104 基板
105 絶縁性材料
106、107、108、109、110、111 階段状構造
112 ランディング
114、116、118、120、122 段(ステップ)
126 コンタクトホール
128 導電性接点(導電性コンタクト)
130 制御部
132 アクセス線
136 選択ゲート
200 導電性構造
202 半導体デバイス
206、207、208、209、210 211 階段状構造
212 ランディング
238、240 スタックスロット要素
300 材料の積層
302 基板
304 絶縁性材料
306 犠牲材料
308 スロット
310 導電性材料
312 スロット
314 絶縁性材料
Claims (16)
- メモリデバイスであって、
垂直方向に絶縁性酸化物材料と交互に配置された導電性材料を含むスタック内の複数の階段状構造であって、前記複数の階段状構造の各々は少なくとも2つの導電性ステップを含み、前記少なくとも2つの導電性ステップのうちの各導電性ステップは、前記絶縁性酸化物材料によって、前記少なくとも2つの導電性ステップのうちの隣接する導電性ステップから少なくとも部分的に分離されている、複数の階段状構造と、
前記複数の階段状構造のうちの第1の階段状構造と前記複数の階段状構造のうちの第2の階段状構造との間に水平方向に挟まれ、且つ、前記第1の階段状構造と前記第2の階段状構造とを分離するランディングであって、該ランディングは、
垂直方向に前記絶縁性酸化物材料と交互に配置された前記導電性材料を含む前記スタックの一部分を含む外側領域と、
前記外側領域によって水平方向に包囲された内部領域であって、垂直方向に前記絶縁性酸化物材料と交互に配置された絶縁性窒化物材料と、前記絶縁性窒化物材料及び前記絶縁性酸化物材料の中を通って垂直方向に延びる複数のビアとを有する内部領域と、
を含む、ランディングと、
前記ランディングの前記内部領域の前記複数のビア内の導電性コンタクトと、
複数のアクセス線であって、前記複数のアクセス線の各々が、前記複数の階段状構造のうちの1つの前記少なくとも2つの導電性ステップのうちの1つの導電性ステップの導電性部分から、前記複数のビアのうちの1つのビア内の前記導電性コンタクトのうちの1つまで延びている、複数のアクセス線と、
前記階段状構造又は前記ランディングのうちの少なくとも一方に近接して配置された少なくとも1つの制御部であって、前記複数のビア内の前記導電性コンタクトのうちの少なくとも幾つかに動作可能に結合された少なくとも1つの制御部と、
を備えるメモリデバイス。 - 前記少なくとも1つの制御部は、ストリングドライバ回路、パスゲート、ゲートを選択するための回路、前記アクセス線を選択するための回路、信号を増幅するための回路、又は信号を検知するための回路、のうちの少なくとも1つを含む、請求項1に記載のメモリデバイス。
- 前記少なくとも1つの制御部は、前記導電性ステップのうちの所望の1つを選択するための、前記アクセス線に電気的に結合されたパスゲートを含む、請求項1に記載のメモリデバイス。
- 前記複数の階段状構造のうちの少なくとも幾つかはワード線プレート構造の一部分を含む、請求項1に記載のメモリデバイス。
- 前記ワード線プレート構造は、タングステンを含有する材料を含む、請求項4に記載のメモリデバイス。
- 前記ワード線プレート構造に電気的に接続されたワード線ドライバを更に備える、請求項4に記載のメモリデバイス。
- 前記複数の階段状構造のうちの1つの階段状構造はドレイン選択ゲート(SGD)構造の一部分を含む、請求項1に記載のメモリデバイス。
- 前記スタックの前記導電性材料はタングステン(W)を含み、前記ランディングの前記内部領域内の前記絶縁性窒化物材料は、前記導電性材料の垂直方向レベルに配置され、且つ、窒化シリコン(Si3N4)を含む、請求項1に記載のメモリデバイス。
- メモリデバイスであって、
複数の階層を含むスタックであって、前記複数の階層の各々が、タングステン(W)と、前記タングステンに垂直方向に隣接する二酸化シリコン(SiO2)とを含む、スタックと、
前記スタック内にあって、且つ、前記複数の階層の一部分によって画定された複数のステップを含む複数の階段状構造であって、前記複数の階段状構造の各々が、前記複数のステップのうちの少なくとも2つを含む、複数の階段状構造と、
前記複数の階段状構造のうちの2つの間に挟まれたランディングであって、該ランディングは、
前記複数の階層を含む前記スタックの一部分を含む外側領域であって、前記複数の階層の各々が、前記タングステン(W)と、前記タングステンに垂直方向に隣接する前記二酸化シリコン(SiO2)とを含む、外側領域と、
前記外側領域によって水平方向に包囲された内部領域であって、
追加の複数の階層であって、その各々が、窒化シリコン(Si3N4)と、垂直方向に前記窒化シリコンと交互に配置された追加の二酸化シリコン(SiO2)とを含む、追加の複数の階層と、
前記窒化シリコン(Si3N4)及び前記追加の二酸化シリコン(SiO2)の中を通って垂直方向に延びる複数のビアと、
を含む内部領域と、
を含む、ランディングと、
前記ランディングの前記内部領域の前記複数のビアの中を通って延び、且つ、前記ビアを充填する導電性コンタクトであって、該導電性コンタクトは、メモリセルに電気的に結合されたアクセス線に電気的に結合されている、導電性コンタクトと、
前記メモリセルを制御するための少なくとも1つの制御部であって、該少なくとも1つの制御部は、前記ランディングに近接して配置され、且つ、前記ランディング内の前記複数のビアのうちの1つ以上の中の前記導電性コンタクトのうちの1つ以上に電気的に結合されている、少なくとも1つの制御部と、
を備えるメモリデバイス。 - 前記スタックの前記複数の階層を通って延びる半導体ピラーを更に備える、請求項9に記載のメモリデバイス。
- 前記複数の階層のうちの少なくとも幾つかの前記タングステン(W)は複数のワード線プレートを形成する、請求項10に記載のメモリデバイス。
- 前記少なくとも1つの制御部はワード線ドライバを含む、請求項11に記載のメモリデバイス。
- 前記階段状構造に沿って延びるスタックスロット要素を更に備える、請求項9に記載のメモリデバイス。
- 前記スタックスロット要素は、置換ゲート工程において堆積された追加の導電性材料上に配置された追加の絶縁性材料を含む、請求項13に記載のメモリデバイス。
- メモリデバイスであって、
メモリセルのアレイと、
ワード線プレートの一部分を含む複数の階段状構造であって、前記ワード線プレートは前記アレイの前記メモリセルと電気的に通じている、複数の階段状構造と、
前記アレイの前記メモリセルを選択するための少なくとも1つの制御デバイスと、
前記複数の階段状構造のうちの第1の階段状構造と、前記複数の階段状構造のうちの第2の階段状構造との間に配置された少なくとも1つのランディングであって、該少なくとも1つのランディングは、
垂直方向に絶縁性酸化物材料と交互に配置された前記ワード線プレートの追加部分を含む外側領域と、
前記外側領域によって水平方向に包囲された内部領域であって、
前記ワード線プレートの垂直方向レベルに配置され、且つ、垂直方向に追加の絶縁性酸化物材料と交互に配置された絶縁性窒化物材料と、
前記絶縁性窒化物材料及び前記追加の絶縁性酸化物材料の中を通って延び、且つ、前記少なくとも1つの制御デバイスと電気的に通じている、導電的に充填された複数のビアと、
を含む内部領域と、
を含む、少なくとも1つのランディングと、
前記複数の階段状構造の前記ワード線プレートと、前記複数のビアの第1の端部とに結合されたアクセス線であって、前記複数のビアの第2の端部が前記少なくとも1つの制御デバイスに電気的に結合されている、アクセス線と、
を備えるメモリデバイス。 - メモリデバイスを形成する方法であって、
2つの階段状構造の間のランディングの中を通る複数の開口を形成することであって、前記2つの階段状構造の各々は、メモリセルと電気的に通じている導電性構造によって画定された複数のステップを有し、前記ランディングは、
前記導電性構造の一部分と、垂直方向に前記導電性構造の前記一部分と交互に配置された絶縁性酸化物材料の一部分とを含む外側領域と、
前記外側領域によって水平方向に包囲され、且つ、絶縁性窒化物材料の一部分と、垂直方向に前記絶縁性窒化物材料の前記一部分と交互に配置された前記絶縁性酸化物材料の追加部分とを含む内部領域であって、前記複数の開口は前記ランディングの前記内部領域内に配置される、内部領域と、
を含む、ことと、
前記ランディングの前記内部領域内に配置された前記複数の開口中にコンタクトを形成することと、
前記2つの階段状構造のうちの少なくとも1つの前記複数のステップのうちの少なくとも1つを画定する前記導電性構造のうちの少なくとも1つを、前記コンタクトのうちの少なくとも1つによって制御部に電気的に結合することと、
を含む方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022171867A JP2023002762A (ja) | 2016-03-11 | 2022-10-27 | メモリデバイス及びそれを形成する方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/068,329 | 2016-03-11 | ||
US15/068,329 US9941209B2 (en) | 2016-03-11 | 2016-03-11 | Conductive structures, systems and devices including conductive structures and related methods |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018546871A Division JP6745894B2 (ja) | 2016-03-11 | 2017-03-02 | 導電性構造、導電性構造を含むシステムと装置および関連する方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022171867A Division JP2023002762A (ja) | 2016-03-11 | 2022-10-27 | メモリデバイス及びそれを形成する方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020188281A JP2020188281A (ja) | 2020-11-19 |
JP7168616B2 true JP7168616B2 (ja) | 2022-11-09 |
Family
ID=59786990
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018546871A Active JP6745894B2 (ja) | 2016-03-11 | 2017-03-02 | 導電性構造、導電性構造を含むシステムと装置および関連する方法 |
JP2020132094A Active JP7168616B2 (ja) | 2016-03-11 | 2020-08-04 | メモリデバイス及びそれを形成する方法 |
JP2022171867A Pending JP2023002762A (ja) | 2016-03-11 | 2022-10-27 | メモリデバイス及びそれを形成する方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018546871A Active JP6745894B2 (ja) | 2016-03-11 | 2017-03-02 | 導電性構造、導電性構造を含むシステムと装置および関連する方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022171867A Pending JP2023002762A (ja) | 2016-03-11 | 2022-10-27 | メモリデバイス及びそれを形成する方法 |
Country Status (8)
Country | Link |
---|---|
US (5) | US9941209B2 (ja) |
EP (1) | EP3427295A4 (ja) |
JP (3) | JP6745894B2 (ja) |
KR (3) | KR102411019B1 (ja) |
CN (1) | CN108701649B (ja) |
SG (2) | SG10202006325SA (ja) |
TW (3) | TWI772183B (ja) |
WO (1) | WO2017155784A1 (ja) |
Families Citing this family (58)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9941209B2 (en) | 2016-03-11 | 2018-04-10 | Micron Technology, Inc. | Conductive structures, systems and devices including conductive structures and related methods |
KR102415206B1 (ko) * | 2016-06-27 | 2022-07-01 | 에스케이하이닉스 주식회사 | 반도체 장치 |
JP2018037513A (ja) * | 2016-08-31 | 2018-03-08 | 東芝メモリ株式会社 | 半導体装置 |
US10290803B2 (en) * | 2016-12-02 | 2019-05-14 | Sandisk Technologies Llc | Three-dimensional devices with wedge-shaped contact region and method of making thereof |
KR102401178B1 (ko) | 2017-11-03 | 2022-05-24 | 삼성전자주식회사 | 3차원 반도체 소자 |
US10593399B2 (en) * | 2018-03-19 | 2020-03-17 | Micron Technology, Inc. | Self-selecting memory array with horizontal bit lines |
US10229874B1 (en) | 2018-03-22 | 2019-03-12 | Micron Technology, Inc. | Arrays of memory cells individually comprising a capacitor and a transistor and methods of forming such arrays |
US11114379B2 (en) | 2018-06-01 | 2021-09-07 | Micron Technology, Inc. | Integrated circuitry, memory integrated circuitry, and methods used in forming integrated circuitry |
CN108711572B (zh) * | 2018-06-29 | 2023-12-08 | 长江存储科技有限责任公司 | 三维存储器及其制造方法 |
US10825828B2 (en) | 2018-10-11 | 2020-11-03 | Micron Technology, Inc. | Semiconductor devices and systems with channel openings or pillars extending through a tier stack, and methods of formation |
US11329062B2 (en) | 2018-10-17 | 2022-05-10 | Micron Technology, Inc. | Memory arrays and methods used in forming a memory array |
CN109545791A (zh) * | 2018-11-30 | 2019-03-29 | 长江存储科技有限责任公司 | 三维存储器及其制造方法 |
CN109671714B (zh) * | 2018-11-30 | 2020-07-07 | 长江存储科技有限责任公司 | 三维存储器及其制造方法 |
CN109887916B (zh) * | 2018-12-27 | 2020-12-08 | 华中科技大学 | 非易失性三维半导体存储器的双向栅电极及其制备方法 |
JP2020155492A (ja) * | 2019-03-18 | 2020-09-24 | キオクシア株式会社 | 半導体記憶装置および半導体記憶装置の製造方法 |
KR20210009146A (ko) | 2019-07-16 | 2021-01-26 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 |
US11621272B2 (en) | 2019-07-16 | 2023-04-04 | SK Hynix Inc. | Semiconductor memory device |
US11177209B2 (en) * | 2019-07-24 | 2021-11-16 | SK Hynix Inc. | Semiconductor memory device and manufacturing method of the semiconductor memory device |
US10847526B1 (en) | 2019-07-26 | 2020-11-24 | Micron Technology, Inc. | Microelectronic devices including staircase structures, and related memory devices and electronic systems |
US10985179B2 (en) * | 2019-08-05 | 2021-04-20 | Micron Technology, Inc. | Memory arrays and methods used in forming a memory array comprising strings of memory cells and operative through-array-vias |
US11289500B2 (en) | 2019-08-06 | 2022-03-29 | Samsung Electronics Co., Ltd. | Memory device |
KR20210018608A (ko) | 2019-08-06 | 2021-02-18 | 삼성전자주식회사 | 메모리 장치 |
US10580795B1 (en) | 2019-08-15 | 2020-03-03 | Micron Technology, Inc. | Microelectronic devices including staircase structures, and related memory devices and electronic systems |
KR20210036144A (ko) * | 2019-09-25 | 2021-04-02 | 에스케이하이닉스 주식회사 | 반도체 장치 및 반도체 장치의 제조 방법 |
US11282827B2 (en) | 2019-10-16 | 2022-03-22 | Samsung Electronics Co., Ltd. | Nonvolatile memory device having stacked structure with spaced apart conductive layers |
KR20210045538A (ko) | 2019-10-16 | 2021-04-27 | 삼성전자주식회사 | 불휘발성 메모리 장치 |
US11217601B2 (en) | 2019-10-29 | 2022-01-04 | Micron Technology, Inc. | Microelectronic devices including staircase structures, and related memory devices and electronic systems |
US11309328B2 (en) | 2019-10-29 | 2022-04-19 | Micron Technology, Inc. | Methods of forming microelectronic devices, and related microelectronic devices, memory devices, and electronic systems |
US11177278B2 (en) | 2019-11-06 | 2021-11-16 | Micron Technology, Inc. | Memory arrays and methods used in forming a memory array comprising strings of memory cells |
US11121144B2 (en) | 2019-11-13 | 2021-09-14 | Micron Technology, Inc. | Memory arrays and methods used in forming a memory array comprising strings of memory cells |
US11177159B2 (en) | 2019-11-13 | 2021-11-16 | Micron Technology, Inc. | Memory arrays and methods used in forming a memory array comprising strings of memory cells |
US11239248B2 (en) | 2019-11-18 | 2022-02-01 | Micron Technology, Inc. | Microelectronic devices including stair step structures, and related electronic devices and methods |
US10978478B1 (en) * | 2019-12-17 | 2021-04-13 | Micron Technology, Inc. | Block-on-block memory array architecture using bi-directional staircases |
KR20210083545A (ko) | 2019-12-27 | 2021-07-07 | 삼성전자주식회사 | 씨오피 구조를 갖는 메모리 장치 및 이를 포함하는 메모리 패키지 |
CN111244097B (zh) * | 2020-01-13 | 2022-08-23 | 长江存储科技有限责任公司 | 三维存储器及三维存储器的制作方法 |
US11302634B2 (en) | 2020-02-13 | 2022-04-12 | Micron Technology, Inc. | Microelectronic devices with symmetrically distributed staircase stadiums and related systems and methods |
US11476266B2 (en) | 2020-02-24 | 2022-10-18 | Micron Technology, Inc. | Microelectronic devices including staircase structures, and related memory devices, electronic systems, and methods |
CN111448648B (zh) * | 2020-03-13 | 2021-06-08 | 长江存储科技有限责任公司 | 用于三维存储器的接触结构 |
US11424262B2 (en) | 2020-03-17 | 2022-08-23 | Micron Technology, Inc. | Microelectronic devices including staircase structures, and related memory devices and electronic systems |
CN111492480B (zh) * | 2020-03-23 | 2021-07-09 | 长江存储科技有限责任公司 | 在三维存储器件中的阶梯结构及用于形成其的方法 |
CN111566813B (zh) * | 2020-03-23 | 2021-05-14 | 长江存储科技有限责任公司 | 在三维存储器件中的阶梯结构及用于形成其的方法 |
CN114586153A (zh) | 2020-03-23 | 2022-06-03 | 长江存储科技有限责任公司 | 在三维存储器件中的阶梯结构及用于形成其的方法 |
WO2021226979A1 (en) * | 2020-05-15 | 2021-11-18 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional nand memory device and method of forming the same |
WO2021237403A1 (en) | 2020-05-25 | 2021-12-02 | Yangtze Memory Technologies Co., Ltd. | Memory device and method for forming the same |
US11437318B2 (en) | 2020-06-12 | 2022-09-06 | Micron Technology, Inc. | Microelectronic devices including staircase structures, and related memory devices and electronic systems |
US11417673B2 (en) | 2020-06-22 | 2022-08-16 | Micron Technology, Inc. | Microelectronic devices including stair step structures, and related memory devices, electronic systems, and methods |
US11889683B2 (en) | 2020-07-01 | 2024-01-30 | Micron Technology, Inc. | Memory arrays comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells |
US11706918B2 (en) | 2020-07-01 | 2023-07-18 | Micron Technology, Inc. | Memory arrays comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells |
US11830815B2 (en) | 2020-08-28 | 2023-11-28 | Micron Technology, Inc. | Microelectronic devices including stair step structures, and related electronic systems and methods |
JP2022050227A (ja) * | 2020-09-17 | 2022-03-30 | キオクシア株式会社 | 半導体記憶装置 |
US11637178B2 (en) | 2020-10-23 | 2023-04-25 | Micron Technology, Inc. | Microelectronic devices including isolation structures neighboring staircase structures, and related memory devices, electronic systems, and methods |
US11700727B2 (en) | 2020-12-03 | 2023-07-11 | Micron Technology, Inc. | Microelectronic device structures including tiered stacks comprising staggered block structures separated by slot structures, and related electronic systems and methods |
US11770934B2 (en) * | 2021-01-15 | 2023-09-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor structure and method of fabricating the same |
US20220231050A1 (en) * | 2021-01-15 | 2022-07-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory device and method of forming the same |
US11785775B2 (en) * | 2021-01-20 | 2023-10-10 | Micron Technology, Inc. | Methods of forming microelectronic devices, and related microelectronic devices, memory devices, and electronic systems |
US20220406712A1 (en) * | 2021-06-16 | 2022-12-22 | Micron Technology, Inc. | Microelectronic devices, and related electronic systems and methods |
US11901287B2 (en) * | 2021-09-02 | 2024-02-13 | Micron Technology, Inc. | Microelectronic devices with multiple step contacts extending to stepped tiers, and related systems and methods |
KR20230047972A (ko) | 2023-03-21 | 2023-04-10 | 최문수 | 개인별 맞춤형 그립 형상이 형성된 운동기구용 손잡이 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20120168858A1 (en) | 2010-12-30 | 2012-07-05 | Hynix Semiconductor Inc. | Non-volatile memory device and method of fabricating the same |
US20130062680A1 (en) | 2011-09-14 | 2013-03-14 | Yoshiko Kato | Semiconductor memory and manufacturing method of the same |
US20130264626A1 (en) | 2012-04-10 | 2013-10-10 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device and method for manufacturing same |
US20140061748A1 (en) | 2012-08-29 | 2014-03-06 | SK Hynix Inc. | Non-volatile memory device and method of manufacturing the same |
US20140061766A1 (en) | 2012-09-05 | 2014-03-06 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
Family Cites Families (50)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH065754B2 (ja) | 1983-03-31 | 1994-01-19 | 富士通株式会社 | 半導体装置 |
KR0165398B1 (ko) | 1995-05-26 | 1998-12-15 | 윤종용 | 버티칼 트랜지스터의 제조방법 |
NO20001360D0 (no) | 2000-03-15 | 2000-03-15 | Thin Film Electronics Asa | Vertikale elektriske forbindelser i stabel |
TW479294B (en) | 2000-07-20 | 2002-03-11 | Vanguard Int Semiconduct Corp | Manufacturing method of shallow trench isolation structure |
US7253467B2 (en) | 2001-06-28 | 2007-08-07 | Samsung Electronics Co., Ltd. | Non-volatile semiconductor memory devices |
US20060180851A1 (en) | 2001-06-28 | 2006-08-17 | Samsung Electronics Co., Ltd. | Non-volatile memory devices and methods of operating the same |
US6858906B2 (en) | 2001-06-28 | 2005-02-22 | Samsung Electronics Co., Ltd. | Floating trap non-volatile semiconductor memory devices including high dielectric constant blocking insulating layers |
KR100657910B1 (ko) | 2004-11-10 | 2006-12-14 | 삼성전자주식회사 | 멀티비트 플래시 메모리 소자, 그 동작 방법, 및 그 제조방법 |
US7091118B1 (en) | 2004-11-16 | 2006-08-15 | Advanced Micro Devices, Inc. | Replacement metal gate transistor with metal-rich silicon layer and method for making the same |
US7315474B2 (en) | 2005-01-03 | 2008-01-01 | Macronix International Co., Ltd | Non-volatile memory cells, memory arrays including the same and methods of operating cells and arrays |
US7611944B2 (en) | 2005-03-28 | 2009-11-03 | Micron Technology, Inc. | Integrated circuit fabrication |
JP5016832B2 (ja) | 2006-03-27 | 2012-09-05 | 株式会社東芝 | 不揮発性半導体記憶装置及びその製造方法 |
KR100850508B1 (ko) | 2006-08-04 | 2008-08-05 | 삼성전자주식회사 | 3차원적으로 배열된 메모리 셀 트랜지스터들을 구비하는낸드 플래시 메모리 장치 |
US7875985B2 (en) | 2006-12-22 | 2011-01-25 | Qimonda Ag | Memory device |
JP2009016400A (ja) | 2007-06-29 | 2009-01-22 | Toshiba Corp | 積層配線構造体及びその製造方法並びに半導体装置及びその製造方法 |
JP2009200443A (ja) | 2008-02-25 | 2009-09-03 | Toshiba Corp | 不揮発性半導体記憶装置、及びその製造方法 |
KR101434588B1 (ko) | 2008-06-11 | 2014-08-29 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
US8395206B2 (en) * | 2008-10-09 | 2013-03-12 | Samsung Electronics Co., Ltd. | Semiconductor device and method of fabricating the same |
JP2010098067A (ja) | 2008-10-15 | 2010-04-30 | Toshiba Corp | 半導体装置 |
US8541831B2 (en) | 2008-12-03 | 2013-09-24 | Samsung Electronics Co., Ltd. | Nonvolatile memory device and method for fabricating the same |
KR101562969B1 (ko) * | 2009-03-03 | 2015-10-26 | 삼성전자주식회사 | 반도체 장치 |
US8178396B2 (en) | 2009-03-11 | 2012-05-15 | Micron Technology, Inc. | Methods for forming three-dimensional memory devices, and related structures |
KR101660944B1 (ko) | 2009-07-22 | 2016-09-28 | 삼성전자 주식회사 | 수직형의 비휘발성 메모리 소자 및 그 제조 방법 |
JP2011035237A (ja) | 2009-08-04 | 2011-02-17 | Toshiba Corp | 半導体装置の製造方法及び半導体装置 |
JP2011060958A (ja) | 2009-09-09 | 2011-03-24 | Toshiba Corp | 半導体装置及びその製造方法 |
KR101624975B1 (ko) | 2009-11-17 | 2016-05-30 | 삼성전자주식회사 | 3차원 반도체 기억 소자 |
JP5457815B2 (ja) * | 2009-12-17 | 2014-04-02 | 株式会社東芝 | 不揮発性半導体記憶装置 |
WO2011081438A2 (ko) | 2009-12-31 | 2011-07-07 | 한양대학교 산학협력단 | 3차원 구조를 가지는 메모리 및 이의 제조방법 |
KR20110111809A (ko) | 2010-04-05 | 2011-10-12 | 삼성전자주식회사 | 계단형 구조를 구현할 수 있는 패터닝 방법 및 이를 이용한 불휘발성 메모리 소자의 제조 방법 |
JP5269022B2 (ja) | 2010-09-22 | 2013-08-21 | 株式会社東芝 | 半導体記憶装置 |
US8945996B2 (en) | 2011-04-12 | 2015-02-03 | Micron Technology, Inc. | Methods of forming circuitry components and methods of forming an array of memory cells |
US8765598B2 (en) * | 2011-06-02 | 2014-07-01 | Micron Technology, Inc. | Conductive structures, systems and devices including conductive structures and related methods |
US8530350B2 (en) | 2011-06-02 | 2013-09-10 | Micron Technology, Inc. | Apparatuses including stair-step structures and methods of forming the same |
JP2013102008A (ja) * | 2011-11-08 | 2013-05-23 | Toshiba Corp | 不揮発性半導体記憶装置 |
US8933502B2 (en) | 2011-11-21 | 2015-01-13 | Sandisk Technologies Inc. | 3D non-volatile memory with metal silicide interconnect |
US8956968B2 (en) * | 2011-11-21 | 2015-02-17 | Sandisk Technologies Inc. | Method for fabricating a metal silicide interconnect in 3D non-volatile memory |
KR20130072522A (ko) * | 2011-12-22 | 2013-07-02 | 에스케이하이닉스 주식회사 | 3차원 불휘발성 메모리 소자 및 그 제조 방법 |
US8923048B2 (en) * | 2012-04-13 | 2014-12-30 | Sandisk Technologies Inc. | 3D non-volatile storage with transistor decoding structure |
KR101989514B1 (ko) * | 2012-07-11 | 2019-06-14 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
US9595533B2 (en) * | 2012-08-30 | 2017-03-14 | Micron Technology, Inc. | Memory array having connections going through control gates |
JP6173684B2 (ja) * | 2012-12-25 | 2017-08-02 | 株式会社日立ハイテクノロジーズ | 半導体装置の製造方法 |
US9165937B2 (en) * | 2013-07-01 | 2015-10-20 | Micron Technology, Inc. | Semiconductor devices including stair step structures, and related methods |
KR102183713B1 (ko) * | 2014-02-13 | 2020-11-26 | 삼성전자주식회사 | 3차원 반도체 장치의 계단형 연결 구조 및 이를 형성하는 방법 |
US9502429B2 (en) * | 2014-11-26 | 2016-11-22 | Sandisk Technologies Llc | Set of stepped surfaces formation for a multilevel interconnect structure |
JP6252524B2 (ja) * | 2015-03-12 | 2017-12-27 | トヨタ自動車株式会社 | 固体電池用正極活物質の製造方法 |
US9455271B1 (en) * | 2015-08-13 | 2016-09-27 | Kabushiki Kaisha Toshiba | Semiconductor memory device and method of manufacturing semiconductor memory device and method of layouting auxiliary pattern |
US9780104B2 (en) * | 2015-09-10 | 2017-10-03 | Toshiba Memory Corporation | Semiconductor memory device and method of manufacturing the same |
US9601577B1 (en) * | 2015-10-08 | 2017-03-21 | Samsung Electronics Co., Ltd. | Three-dimensionally integrated circuit devices including oxidation suppression layers |
US9589978B1 (en) | 2016-02-25 | 2017-03-07 | Micron Technology, Inc. | Memory devices with stairs in a staircase coupled to tiers of memory cells and to pass transistors directly under the staircase |
US9941209B2 (en) | 2016-03-11 | 2018-04-10 | Micron Technology, Inc. | Conductive structures, systems and devices including conductive structures and related methods |
-
2016
- 2016-03-11 US US15/068,329 patent/US9941209B2/en active Active
-
2017
- 2017-03-02 EP EP17763774.1A patent/EP3427295A4/en active Pending
- 2017-03-02 SG SG10202006325SA patent/SG10202006325SA/en unknown
- 2017-03-02 KR KR1020217009839A patent/KR102411019B1/ko active IP Right Grant
- 2017-03-02 JP JP2018546871A patent/JP6745894B2/ja active Active
- 2017-03-02 SG SG11201807741SA patent/SG11201807741SA/en unknown
- 2017-03-02 WO PCT/US2017/020456 patent/WO2017155784A1/en active Application Filing
- 2017-03-02 KR KR1020227020002A patent/KR102601541B1/ko active IP Right Grant
- 2017-03-02 CN CN201780014885.2A patent/CN108701649B/zh active Active
- 2017-03-02 KR KR1020187028491A patent/KR102239258B1/ko active IP Right Grant
- 2017-03-10 TW TW110134421A patent/TWI772183B/zh active
- 2017-03-10 TW TW108106394A patent/TWI741261B/zh active
- 2017-03-10 TW TW106108026A patent/TWI678779B/zh active
-
2018
- 2018-03-09 US US15/916,575 patent/US10290581B2/en active Active
-
2019
- 2019-05-07 US US16/405,184 patent/US10879175B2/en active Active
-
2020
- 2020-08-04 JP JP2020132094A patent/JP7168616B2/ja active Active
- 2020-12-28 US US17/134,930 patent/US11430734B2/en active Active
-
2022
- 2022-08-11 US US17/819,004 patent/US20220384341A1/en active Pending
- 2022-10-27 JP JP2022171867A patent/JP2023002762A/ja active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20120168858A1 (en) | 2010-12-30 | 2012-07-05 | Hynix Semiconductor Inc. | Non-volatile memory device and method of fabricating the same |
JP2012142556A (ja) | 2010-12-30 | 2012-07-26 | Sk Hynix Inc | 半導体メモリ装置及びその動作方法 |
US20130062680A1 (en) | 2011-09-14 | 2013-03-14 | Yoshiko Kato | Semiconductor memory and manufacturing method of the same |
JP2013062419A (ja) | 2011-09-14 | 2013-04-04 | Toshiba Corp | 半導体メモリ及びその製造方法 |
US20130264626A1 (en) | 2012-04-10 | 2013-10-10 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device and method for manufacturing same |
JP2013219239A (ja) | 2012-04-10 | 2013-10-24 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
US20140061748A1 (en) | 2012-08-29 | 2014-03-06 | SK Hynix Inc. | Non-volatile memory device and method of manufacturing the same |
US20140061766A1 (en) | 2012-09-05 | 2014-03-06 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
JP2014053605A (ja) | 2012-09-05 | 2014-03-20 | Toshiba Corp | 不揮発性半導体記憶装置 |
Also Published As
Publication number | Publication date |
---|---|
TWI741261B (zh) | 2021-10-01 |
US20190259703A1 (en) | 2019-08-22 |
KR20180114215A (ko) | 2018-10-17 |
KR102601541B1 (ko) | 2023-11-13 |
TWI678779B (zh) | 2019-12-01 |
EP3427295A1 (en) | 2019-01-16 |
US20210151375A1 (en) | 2021-05-20 |
US20170263556A1 (en) | 2017-09-14 |
JP2023002762A (ja) | 2023-01-10 |
SG11201807741SA (en) | 2018-10-30 |
TW201943041A (zh) | 2019-11-01 |
KR20210040179A (ko) | 2021-04-12 |
TW201737443A (zh) | 2017-10-16 |
TW202201680A (zh) | 2022-01-01 |
JP2019507961A (ja) | 2019-03-22 |
JP2020188281A (ja) | 2020-11-19 |
CN108701649A (zh) | 2018-10-23 |
US10879175B2 (en) | 2020-12-29 |
US9941209B2 (en) | 2018-04-10 |
KR102239258B1 (ko) | 2021-04-13 |
US20180204799A1 (en) | 2018-07-19 |
SG10202006325SA (en) | 2020-07-29 |
EP3427295A4 (en) | 2019-11-06 |
TWI772183B (zh) | 2022-07-21 |
US11430734B2 (en) | 2022-08-30 |
CN108701649B (zh) | 2023-03-31 |
KR102411019B1 (ko) | 2022-06-22 |
US10290581B2 (en) | 2019-05-14 |
JP6745894B2 (ja) | 2020-08-26 |
WO2017155784A1 (en) | 2017-09-14 |
KR20220086709A (ko) | 2022-06-23 |
US20220384341A1 (en) | 2022-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7168616B2 (ja) | メモリデバイス及びそれを形成する方法 | |
US10930585B2 (en) | Memory devices, semiconductor devices and related methods | |
TW202201744A (zh) | 記憶體裝置與其製造方法 | |
US20220384242A1 (en) | Apparatuses and memory devices including air gaps between conductive lines | |
JP2023521874A (ja) | アレイ領域および非アレイ領域にピラーを含む電子デバイス、ならびに関連するシステムおよび方法 | |
TWI787080B (zh) | 三維快閃記憶體元件 | |
CN116634771A (zh) | 三维快闪存储器元件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200804 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210730 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210803 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211021 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220105 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220330 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220531 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220809 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220927 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221027 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7168616 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |