JP6436645B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6436645B2
JP6436645B2 JP2014099168A JP2014099168A JP6436645B2 JP 6436645 B2 JP6436645 B2 JP 6436645B2 JP 2014099168 A JP2014099168 A JP 2014099168A JP 2014099168 A JP2014099168 A JP 2014099168A JP 6436645 B2 JP6436645 B2 JP 6436645B2
Authority
JP
Japan
Prior art keywords
film
oxide
oxide semiconductor
transistor
semiconductor film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014099168A
Other languages
English (en)
Other versions
JP2015216282A (ja
JP2015216282A5 (ja
Inventor
一哉 花岡
一哉 花岡
大介 松林
大介 松林
由幸 小林
由幸 小林
山崎　舜平
舜平 山崎
慎平 松田
慎平 松田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2014099168A priority Critical patent/JP6436645B2/ja
Publication of JP2015216282A publication Critical patent/JP2015216282A/ja
Publication of JP2015216282A5 publication Critical patent/JP2015216282A5/ja
Application granted granted Critical
Publication of JP6436645B2 publication Critical patent/JP6436645B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H10D30/6756—Amorphous oxide semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/411—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by materials, geometry or structure of the substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6212—Fin field-effect transistors [FinFET] having fin-shaped semiconductor bodies having non-rectangular cross-sections
    • H10D30/6213—Fin field-effect transistors [FinFET] having fin-shaped semiconductor bodies having non-rectangular cross-sections having rounded corners

Landscapes

  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Non-Volatile Memory (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Bipolar Transistors (AREA)
  • Noodles (AREA)

Description

本発明は、半導体装置に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が注目されている。当該トランジスタは集積回路（ＩＣ）や画像表示装置（表示装置）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
例えば、トランジスタの活性層として、インジウム（Ｉｎ）、ガリウム（Ｇａ）、および亜鉛（Ｚｎ）を含む非晶質酸化物半導体を用いたトランジスタが特許文献１に開示されている。
また、酸化物半導体膜を、積層構造とすることで、キャリアの移動度を向上させる技術が特許文献２、特許文献３に開示されている。
特開２００６−１６５５２８号公報 特開２０１１−１２４３６０号公報 特開２０１１−１３８９３４号公報
一般的に、回路の高集積化においてトランジスタの微細化は必須技術である。一方、トランジスタを微細化すると、オン電流、しきい値電圧、Ｓ値（サブスレッショルド値）などのトランジスタの電気特性が悪化することが知られている。
例えば、シリコンを用いたトランジスタでは、チャネル長を短縮すると、サブスレッショルド係数（Ｓ値）の劣化、しきい値電圧がマイナス側へ変動等の短チャネル効果が生じることが知られている。
一方、酸化物半導体を用いたトランジスタは、電子を多数キャリアとする蓄積層をチャネルとするトランジスタ（蓄積型トランジスタともいう）であるため、シリコン等の反転層をチャネルとするトランジスタ（反転型トランジスタともいう）と比較して短チャネルでのＤＩＢＬ（Ｄｒａｉｎ−Ｉｎｄｕｃｅｄ Ｂａｒｒｉｅｒ Ｌｏｗｅｒｉｎｇ）が起こりにくい。酸化物半導体を用いたトランジスタでは、短チャネル効果に対する耐性を有すると言い換えることもできる。
また、トランジスタのチャネル幅を縮小すると、オン電流の低下が懸念される。オン電流の向上を目的として、活性層の側面にもチャネルが形成されるよう活性層を厚膜化する方法も知られているが、チャネルが形成される表面積が増大することで、チャネル形成領域とゲート絶縁膜との界面にキャリアの散乱が増加するため、十分なオン電流の向上を見込むのは容易ではない。
したがって、本発明の一態様は、微細化に伴い顕著となる電気特性の低下を抑制できる構成の半導体装置を提供することを目的の一つとする。または、集積度の高い半導体装置を提供することを目的の一つとする。または、オン電流の悪化を低減した半導体装置を提供することを目的の一つとする。または、低消費電力の半導体装置を提供することを目的の一つとする。または、信頼性の高い半導体装置を提供することを目的の一つとする。または、電源が遮断されてもデータが保持される半導体装置を提供することを目的の一つとする。または、新規な半導体装置を提供することを目的の一つとする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、積層された酸化物半導体膜を有する半導体装置に関する。
本発明の一態様は、第１の酸化物膜と、第１の酸化物膜の上の酸化物半導体膜と、酸化物半導体膜に接するソース電極およびドレイン電極と、酸化物半導体膜、ソース電極およびドレイン電極上の第２の酸化物膜と、第２の酸化物膜上のゲート絶縁膜と、ゲート絶縁膜に接するゲート電極と、を有し、酸化物半導体膜のチャネル幅方向の上端部は、曲面を有することを特徴とする半導体装置である。
なお、本明細書等における「第１」、「第２」などの序数詞は、構成要素の混同を避けるために付すものであり、数的に限定するものではないことを付記する。
また、上記構成において、酸化物半導体膜の上面は平坦部を有していてもよい。
また、上記構成において、酸化物半導体膜のチャネル幅方向の端部の曲率半径ｒ（端部が２つの場合は、各曲率半径のｒ１、ｒ２）が、０より大きく、チャネル幅Ｗの半分以下（０＜ｒ（または、ｒ１、ｒ２）≦Ｗ／２）である。
また、上記構成において、第２の酸化物膜の上端部はゲート絶縁膜の下端部と一致し、ゲート絶縁膜の上端部はゲート電極の下端部と一致してもよい。
また、上記構成において、第１の酸化物膜および第２の酸化物膜は、酸化物半導体膜よりも伝導帯下端のエネルギーが０．０５ｅＶ以上２ｅＶ以下の範囲で真空準位に近いことが好ましい。
また、上記構成において、第１の酸化物膜、酸化物半導体膜、ソース電極、ドレイン電極、第２の酸化物膜、ゲート絶縁膜およびゲート電極に接して覆うバリア膜を有していてもよい。
また、上記構成において、バリア膜を介して第１の酸化物膜、酸化物半導体膜、ソース電極およびドレイン電極の側壁に設けられた第１の側壁絶縁膜を有していてもよい。
また、上記構成において、バリア膜を介して第２の酸化物膜、ゲート絶縁膜およびゲート電極の側壁に設けられた第２の側壁絶縁膜を有していてもよい。
本発明の一態様を用いることにより、微細化に伴い顕著となる電気特性の低下を抑制できる構成の半導体装置を提供することができる。または、集積度の高い半導体装置を提供することができる。または、オン電流の悪化を低減した半導体装置を提供することができる。または、低消費電力の半導体装置を提供することができる。または、信頼性の高い半導体装置を提供することができる。または、電源が遮断されてもデータが保持される半導体装置を提供することができる。または、新規な半導体装置を提供することができる。なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
トランジスタを説明する上面図および断面図。 多層膜のバンド構造を説明する図。 トランジスタの拡大断面図。 トランジスタのチャネル幅方向の断面図。 トランジスタのチャネル幅方向の断面図。 トランジスタを説明する上面図および断面図。 トランジスタを説明する断面図。 トランジスタの作製方法を説明する図。 トランジスタの作製方法を説明する図。 実施例で作製したトランジスタの断面ＳＴＥＭ写真を説明する図。 実施例で作製したトランジスタの電気特性評価を説明する図。 実施例で作製したトランジスタの電気特性評価を説明する図。 実施例で作製したトランジスタの電気特性評価を説明する図。 トランジスタを説明する上面図および断面図。 トランジスタの作製方法を説明する図。 トランジスタの作製方法を説明する図。 トランジスタの作製方法を説明する図。 トランジスタの作製方法を説明する図。 本発明の一態様の半導体装置を用いたインバータを説明する図。 実施の形態に係る、半導体装置の回路図。 実施の形態に係る、半導体装置のブロック図。 実施の形態に係る、記憶装置を説明する回路図。 実施の形態に係る、電子機器。 半導体装置の一例を説明する等価回路図。 トランジスタのチャネル幅方向の断面図。 トランジスタのチャネル長方向の断面図。 トランジスタのＩｄ−Ｖｇ特性を説明する図。 トランジスタのＩｄ−Ｖｇ特性を説明する図。 トランジスタのＩｄ−Ｖｇ特性を説明する図。 トランジスタの温度依存性を説明する図。 トランジスタの温度依存性を説明する図。 トランジスタの信頼性を説明する図。 トランジスタの信頼性を説明する図。 トランジスタの電気特性を説明する図。 トランジスタの電気特性を説明する図。 トランジスタ構造の模式図。 酸化物半導体膜のナノビーム電子回折パターンを示す図。 透過電子回折測定装置の一例を示す図。 透過電子回折測定による構造解析の一例を示す図。 トランジスタの温度依存性を説明する図。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略することがある。
（実施の形態１）
本実施の形態では、本発明の一態様の半導体装置について図面を用いて説明する。
図１（Ａ）乃至図１（Ｃ）は、本発明の一態様のトランジスタの上面図および断面図である。図１（Ａ）は上面図であり、図１（Ａ）に示す一点鎖線Ａ−Ｂの断面が図１（Ｂ）、一点鎖線Ｃ−Ｄの断面が図１（Ｃ）に相当する。なお、図１（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。また、一点鎖線Ａ−Ｂ方向をチャネル長方向、一点鎖線Ｃ−Ｄ方向をチャネル幅方向と呼称する場合がある。また、チャネル長とは、チャネル形成領域におけるキャリアが流れる方向の長さをいう。そして、チャネル幅とは、チャネル長方向と垂直方向のチャネル形成領域の長さをいう。
図１（Ａ）乃至図１（Ｃ）に示すトランジスタ４５０は、基板４００上の下地絶縁膜４０２と、下地絶縁膜４０２上の第１の酸化物膜４０４ａおよび酸化物半導体膜４０４ｂと、第１の酸化物膜４０４ａおよび酸化物半導体膜４０４ｂ上のソース電極４０６ａおよびドレイン電極４０６ｂと、酸化物半導体膜４０４ｂ、ソース電極４０６ａおよびドレイン電極４０６ｂ上の第２の酸化物膜４０４ｃと、第２の酸化物膜４０４ｃ上のゲート絶縁膜４０８と、ゲート絶縁膜４０８上のゲート電極４１０と、ソース電極４０６ａ、ドレイン電極４０６ｂ、およびゲート電極４１０上の酸化物絶縁膜４１２と、を有する。また、第１の酸化物膜４０４ａ、酸化物半導体膜４０４ｂ、および第２の酸化物膜４０４ｃを総称して多層膜４０４と呼称する。
また、トランジスタのチャネル長およびチャネル幅を微細化すると、レジストマスクを用いて加工される電極や半導体膜等の端部が丸みを帯びる（曲面を有する）場合がある。本実施の形態の酸化物半導体膜４０４ｂの形状は、断面から見て上端部が丸みを帯び、半円形状になっている。このような構成になることで、酸化物半導体膜４０４ｂ上に形成されるゲート絶縁膜４０８、ゲート電極４１０および酸化物絶縁膜４１２の被覆性を向上させることができる。また、ソース電極４０６ａおよびドレイン電極４０６ｂの端部に生じる恐れのある電界集中を緩和することができ、トランジスタの劣化を抑制することができる。
なお、酸化物半導体膜４０４ｂは、曲率半径がｒである接触円からなる曲率を有する。なお、曲率半径とは、曲線の接触円の半径と等しい。また、酸化物半導体膜４０４ｂは、異なる接触円からなる曲率を二カ所以上有しても構わない。
なお、具体的には、図１に示す酸化物半導体膜４０４ｂは、チャネル幅方向の上端部の曲率半径ｒ１、曲率半径ｒ１を有する上端部とチャネル幅Ｗ離れたチャネル幅方向の上端部の曲率半径ｒ２が、０より大きく、チャネル幅Ｗの半分以下（０＜ｒ１、ｒ２≦Ｗ／２）であると好ましい。また、図６（Ｃ）に示すように、チャネル幅方向において、酸化物半導体膜４０４ｂの上面に平坦部がない場合、上端部の曲率半径ｒ３が、０より大きく、チャネル幅Ｗの半分以下（０＜ｒ３≦Ｗ／２）であると好ましい。
なお、トランジスタの「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」や「ドレイン」という用語は、入れ替えて用いることができるものとする。
基板４００は、単なる支持材料に限らず、他のトランジスタなどのデバイスが形成された基板であってもよい。この場合、トランジスタ４５０のゲート電極４１０、ソース電極４０６ａ、およびドレイン電極４０６ｂの少なくとも一つは、上記の他のデバイスと電気的に接続されていてもよい。
下地絶縁膜４０２は、基板４００からの不純物の拡散を防止する役割を有するほか、多層膜４０４に酸素を供給する役割を担うことができる。したがって、下地絶縁膜４０２は酸素を含む絶縁膜であることが好ましく、化学量論組成よりも多い酸素を含む絶縁膜であることがより好ましい。また、上述のように基板４００が他のデバイスが形成された基板である場合、下地絶縁膜４０２は、層間絶縁膜としての機能も有する。その場合、下地絶縁膜４０２の表面には凹凸が形成されるため、表面が平坦になるようにＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法等で平坦化処理を行うことが好ましい。
また、下地絶縁膜４０２には、酸素を供給することのできる酸化アルミニウム膜を用いることが好ましい。該酸化アルミニウム膜は、酸素を供給することができるだけでなく、水素、水、および酸素のブロッキング効果を有する。なお、酸化アルミニウムと酸化シリコンを混ぜたターゲットで成膜した酸化シリコンが含まれている酸化アルミニウム膜を用いることもできる。この際、酸化シリコンの含有量は、０．１ｗｔ％以上３０ｗｔ％以下であると好ましい。
また、トランジスタ４５０のチャネルが形成される領域において多層膜４０４は、基板４００側から第１の酸化物膜４０４ａ、酸化物半導体膜４０４ｂ、第２の酸化物膜４０４ｃが積層された構造を有している。また、酸化物半導体膜４０４ｂは、第１の酸化物膜４０４ａおよび第２の酸化物膜４０４ｃで取り囲まれている構造となっている。また、図１（Ｃ）に示すようにゲート電極４１０は、チャネル幅方向において、酸化物半導体膜４０４ｂを電気的に取り囲む構造になっている。
ここで、一例としては、酸化物半導体膜４０４ｂには、第１の酸化物膜４０４ａおよび第２の酸化物膜４０４ｃよりも電子親和力（真空準位から伝導帯下端までのエネルギー）が大きい酸化物半導体を用いる。電子親和力は、真空準位と価電子帯上端とのエネルギー差（イオン化ポテンシャル）から、伝導帯下端と価電子帯上端とのエネルギー差（エネルギーギャップ）を差し引いた値として求めることができる。
第１の酸化物膜４０４ａおよび第２の酸化物膜４０４ｃは、酸化物半導体膜４０４ｂを構成する金属元素を一種以上含み、例えば、伝導帯下端のエネルギーが酸化物半導体膜４０４ｂよりも、０．０５ｅＶ、０．０７ｅＶ、０．１ｅＶ、０．１５ｅＶのいずれか以上であって、２ｅＶ、１ｅＶ、０．５ｅＶ、０．４ｅＶのいずれか以下の範囲で真空準位に近い酸化物半導体で形成することが好ましい。
このような構造において、ゲート電極４１０に電界を印加すると、多層膜４０４のうち、伝導帯下端のエネルギーが最も小さい酸化物半導体膜４０４ｂにチャネルが形成される。すなわち、酸化物半導体膜４０４ｂとゲート絶縁膜４０８との間に第２の酸化物膜４０４ｃが形成されていることよって、トランジスタのチャネルがゲート絶縁膜と接しない構造となる。
また、第１の酸化物膜４０４ａは、酸化物半導体膜４０４ｂを構成する金属元素を一種以上含んで構成されるため、酸化物半導体膜４０４ｂと下地絶縁膜４０２が接した場合の界面と比較して、酸化物半導体膜４０４ｂと第１の酸化物膜４０４ａの界面に界面準位を形成しにくくなる。該界面準位はチャネルを形成することがあるため、トランジスタのしきい値電圧が変動することがある。したがって、第１の酸化物膜４０４ａを設けることにより、トランジスタのしきい値電圧などの電気特性のばらつきを低減することができる。また、当該トランジスタの信頼性を向上させることができる。
また、第２の酸化物膜４０４ｃは、酸化物半導体膜４０４ｂを構成する金属元素を一種以上含んで構成されるため、酸化物半導体膜４０４ｂとゲート絶縁膜４０８が接した場合の界面と比較して、酸化物半導体膜４０４ｂと第２の酸化物膜４０４ｃとの界面ではキャリアの散乱が起こりにくくなる。したがって、第２の酸化物膜４０４ｃを設けることにより、トランジスタの電界効果移動度を高くすることができる。
第１の酸化物膜４０４ａおよび第２の酸化物膜４０４ｃには、例えば、Ａｌ、Ｔｉ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、ＣｅまたはＨｆを酸化物半導体膜４０４ｂよりも高い原子数比で含む材料を用いることができる。具体的には、当該原子数比を１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上とする。前述の元素は酸素と強く結合するため、酸素欠損が酸化物半導体膜に生じることを抑制する機能を有する。すなわち、第１の酸化物膜４０４ａおよび第２の酸化物膜４０４ｃは、酸化物半導体膜４０４ｂよりも酸素欠損が生じにくいということができる。
なお、第１の酸化物膜４０４ａ、酸化物半導体膜４０４ｂ、第２の酸化物膜４０４ｃが、少なくともインジウム、亜鉛およびＭ（Ａｌ、Ｔｉ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、ＣｅまたはＨｆ等の金属）を含むＩｎ−Ｍ−Ｚｎ酸化物であるとき、第１の酸化物膜４０４ａをＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１［原子数比］、酸化物半導体膜４０４ｂをＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２［原子数比］、第２の酸化物膜４０４ｃをＩｎ：Ｍ：Ｚｎ＝ｘ３：ｙ３：ｚ３［原子数比］とすると、ｙ１／ｘ１およびｙ３／ｘ３がｙ２／ｘ２よりも大きくなることが好ましい。ｙ１／ｘ１およびｙ３／ｘ３はｙ２／ｘ２よりも１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上とする。このとき、酸化物半導体膜４０４ｂにおいて、ｙ２がｘ２以上であるとトランジスタの電気特性を安定させることができる。ただし、ｙ２がｘ２の３倍以上になると、トランジスタの電界効果移動度が低下してしまうため、ｙ２はｘ２の３倍未満であることが好ましい。
第１の酸化物膜４０４ａおよび第２の酸化物膜４０４ｃのＺｎおよびＯを除いてのＩｎとＭの原子数比率は、好ましくはＩｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％以上、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％以上とする。また、酸化物半導体膜４０４ｂのＺｎおよびＯを除いてのＩｎとＭの原子数比率は、好ましくはＩｎが２５ａｔｏｍｉｃ％以上、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％以上、Ｍが６６ａｔｏｍｉｃ％未満とする。
第１の酸化物膜４０４ａおよび第２の酸化物膜４０４ｃの厚さは、３ｎｍ以上１００ｎｍ以下、好ましくは３ｎｍ以上５０ｎｍ以下とする。また、酸化物半導体膜４０４ｂの厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。
第１の酸化物膜４０４ａ、酸化物半導体膜４０４ｂ、第２の酸化物膜４０４ｃには、例えば、インジウム、亜鉛およびガリウムを含んだ酸化物半導体を用いることができる。特に、酸化物半導体膜４０４ｂにインジウムを含ませると、キャリア移動度が高くなるため好ましい。
なお、酸化物半導体膜をチャネルとするトランジスタに安定した電気特性を付与するためには、酸化物半導体膜中の不純物濃度を低減し、酸化物半導体膜を真性または実質的に真性にすることが有効である。ここで、実質的に真性とは、酸化物半導体膜のキャリア密度が、１×１０１７／ｃｍ３未満であること、好ましくは１×１０１５／ｃｍ３未満であること、さらに好ましくは１×１０１３／ｃｍ３未満であることを指す。
また、酸化物半導体膜中の水素の一部は、酸素欠損に捕獲され、酸化物半導体膜をｎ型化する。よって、水素が多量に含まれた酸化物半導体膜は、高純度真性化された酸化物半導体膜よりもフェルミ準位（Ｅｆ）が伝導帯下端（Ｅｃ）に近い位置にあり、トランジスタの電界効果移動度の向上が期待される。酸化物半導体膜を真性または実質的に真性とすると、酸化物半導体膜のフェルミエネルギーはミッドギャップ（酸化物半導体膜のエネルギーギャップの中間のエネルギー）と一致する、または限りなく近づく。この場合、酸化物半導体膜に含まれるキャリア数の減少により、電界効果移動度の低下が懸念される。
しかしながら、本発明の一態様のトランジスタにおいては、酸化物半導体膜に垂直方向からのゲート電界に加えて、側面方向からのゲート電界が印加される。すなわち、酸化物半導体膜の全体的にゲート電界が印加させることとなり、電流は酸化物半導体膜全体を流れる。これによって、高純度真性化による電気特性の変動の抑制を達成しつつ、トランジスタの電界効果移動度の向上を図ることが可能となる。
また、酸化物半導体膜において、水素、窒素、炭素、シリコン、および主成分以外の金属元素は不純物となる。例えば、水素および窒素はドナー準位の形成に寄与し、キャリア密度を増大させてしまう。また、シリコンは酸化物半導体膜中で不純物準位の形成に寄与する。当該不純物準位はトラップとなり、トランジスタの電気特性を劣化させることがある。したがって、第１の酸化物膜４０４ａ、酸化物半導体膜４０４ｂ、第２の酸化物膜４０４ｃの膜中や、それぞれの界面において不純物濃度を低減させることが好ましい。
酸化物半導体膜を真性または実質的に真性とするためには、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）分析において、例えば、酸化物半導体膜のある深さにおいて、または、酸化物半導体膜のある領域において、シリコン濃度を１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする部分を有していることが好ましい。また、水素濃度は、例えば、酸化物半導体膜のある深さにおいて、または、酸化物半導体膜のある領域において、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下とする部分を有していることが好ましい。また、窒素濃度は、例えば、酸化物半導体膜のある深さにおいて、または、酸化物半導体膜のある領域において、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする部分を有していることが好ましい。
また、酸化物半導体膜が結晶を含む場合、シリコンや炭素が高濃度で含まれると、酸化物半導体膜の結晶性を低下させることがある。酸化物半導体膜の結晶性を低下させないためには、例えば、酸化物半導体膜のある深さにおいて、または、酸化物半導体膜のある領域において、シリコン濃度を１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする部分を有していればよい。また、例えば、酸化物半導体膜のある深さにおいて、または、酸化物半導体膜のある領域において、炭素濃度を１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする部分を有していればよい。
また、上述のように高純度化された酸化物半導体膜をチャネル形成領域に用いたトランジスタのオフ電流は極めて小さい。例えば、ソースとドレインとの間の電圧を０．１Ｖ、５Ｖ、または、１０Ｖ程度とした場合に、トランジスタのチャネル幅で規格化したオフ電流を数ｙＡ／μｍ乃至数ｚＡ／μｍにまで低減することが可能となる。
なお、トランジスタのゲート絶縁膜としては、シリコンを含む絶縁膜が多く用いられるため、上記理由により多層膜のチャネルとなる領域は、本発明の一態様のトランジスタのようにゲート絶縁膜と接しない構造が好ましいということができる。また、ゲート絶縁膜と多層膜との界面にチャネルが形成される場合、該界面でキャリアの散乱が起こり、トランジスタの電界効果移動度が低くなる場合がある。このような観点からも、多層膜のチャネルとなる領域はゲート絶縁膜から離すことが好ましいといえる。
したがって、多層膜４０４を第１の酸化物膜４０４ａ、酸化物半導体膜４０４ｂ、第２の酸化物膜４０４ｃの積層構造とすることで、酸化物半導体膜４０４ｂにチャネルを形成することができ、高い電界効果移動度および安定した電気特性を有したトランジスタを形成することができる。
次に、多層膜４０４のバンド構造を説明する。バンド構造の解析は、第１の酸化物膜４０４ａおよび第２の酸化物膜４０４ｃに相当する層としてエネルギーギャップが３．５ｅＶであるＩｎ−Ｇａ−Ｚｎ酸化物、酸化物半導体膜４０４ｂに相当する層としてエネルギーギャップが３．１５ｅＶであるＩｎ−Ｇａ−Ｚｎ酸化物を用い、多層膜４０４に相当する積層を作製して行っている。
第１の酸化物膜４０４ａ、酸化物半導体膜４０４ｂ、第２の酸化物膜４０４ｃの膜厚はそれぞれ１０ｎｍとし、エネルギーギャップは、分光エリプソメータ（ＨＯＲＩＢＡ ＪＯＢＩＮ ＹＶＯＮ社 ＵＴ−３００）を用いて測定した。また、真空準位と価電子帯上端のエネルギー差は、紫外線光電子分光分析（ＵＰＳ：Ｕｌｔｒａｖｉｏｌｅｔ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）装置（ＰＨＩ社 ＶｅｒｓａＰｒｏｂｅ）を用いて測定した。
図２（Ａ）は、真空準位と価電子帯上端のエネルギー差と、各層のエネルギーギャップとの差分として算出される真空準位と伝導帯下端のエネルギー差（電子親和力）から模式的に示されるバンド構造の一部である。図２（Ａ）は、第１の酸化物膜４０４ａおよび第２の酸化物膜４０４ｃと接して、酸化シリコン膜を設けた場合のバンド図である。ここで、Ｅｖは真空準位のエネルギー、ＥｃＩ１およびＥｃＩ２は酸化シリコン膜の伝導帯下端のエネルギー、ＥｃＳ１は第１の酸化物膜４０４ａの伝導帯下端のエネルギー、ＥｃＳ２は酸化物半導体膜４０４ｂの伝導帯下端のエネルギー、ＥｃＳ３は第２の酸化物膜４０４ｃの伝導帯下端のエネルギーである。
図２（Ａ）に示すように、第１の酸化物膜４０４ａ、酸化物半導体膜４０４ｂ、第２の酸化物膜４０４ｃにおいて、伝導帯下端のエネルギーが連続的に変化する。これは、第１の酸化物膜４０４ａ、酸化物半導体膜４０４ｂ、第２の酸化物膜４０４ｃの組成が近似することにより、酸素が相互に拡散しやすい点からも理解される。したがって、第１の酸化物膜４０４ａ、酸化物半導体膜４０４ｂ、第２の酸化物膜４０４ｃは組成が異なる層の積層体ではあるが、物性的に連続であるということもでき、図面において、当該積層体のそれぞれの界面は点線で表している。
主成分を共通として積層された多層膜４０４は、各層を単に積層するのではなく連続接合（ここでは特に伝導帯下端のエネルギーが各層の間で連続的に変化するＵ字型の井戸構造（Ｕ Ｓｈａｐｅ Ｗｅｌｌ））が形成されるように作製する。すなわち、各層の界面にトラップ中心や再結合中心のような欠陥準位を形成するような不純物が存在しないように積層構造を形成する。仮に、積層された多層膜の層間に不純物が混在していると、エネルギーバンドの連続性が失われ、界面でキャリアがトラップあるいは再結合により消滅してしまう。
なお、図２（Ａ）では、ＥｃＳ１とＥｃＳ３が同様である場合について示したが、それぞれが異なっていてもよい。例えば、ＥｃＳ３よりもＥｃＳ１が高いエネルギーを有する場合、バンド構造の一部は、図２（Ｂ）のように示される。
例えば、ＥｃＳ１＝ＥｃＳ３である場合は、第１の酸化物膜４０４ａおよび第２の酸化物膜４０４ｃにＩｎ：Ｇａ：Ｚｎ＝１：３：２、１：３：３、１：３：４、１：３：６、１：４：５、１：６：４または１：９：６（原子数比）、酸化物半導体膜４０４ｂにＩｎ：Ｇａ：Ｚｎ＝１：１：１または３：１：２（原子数比）のＩｎ−Ｇａ−Ｚｎ酸化物などを用いることができる。また、ＥｃＳ１＞ＥｃＳ３である場合は、第１の酸化物膜４０４ａにＩｎ：Ｇａ：Ｚｎ＝１：６：４または１：９：６（原子数比）、酸化物半導体膜４０４ｂにＩｎ：Ｇａ：Ｚｎ＝１：１：１、１：１：１．２、１：１：１．５または３：１：２（原子数比）、第２の酸化物膜４０４ｃにＩｎ：Ｇａ：Ｚｎ＝１：３：２、１：３：３、１：３：４（原子数比）のＩｎ−Ｇａ−Ｚｎ酸化物などを用いることができる。
図２（Ａ）、図２（Ｂ）より、多層膜４０４における酸化物半導体膜４０４ｂがウェル（井戸）となり、多層膜４０４を用いたトランジスタにおいて、チャネルが酸化物半導体膜４０４ｂに形成されることがわかる。なお、多層膜４０４は伝導帯下端のエネルギーが連続的に変化しているため、Ｕ字型井戸とも呼ぶことができる。また、このような構成で形成されたチャネルを埋め込みチャネルということもできる。
なお、第１の酸化物膜４０４ａおよび第２の酸化物膜４０４ｃと、酸化シリコン膜などの絶縁膜との界面近傍には、不純物や欠陥に起因したトラップ準位が形成され得る。第１の酸化物膜４０４ａおよび第２の酸化物膜４０４ｃがあることにより、酸化物半導体膜４０４ｂと当該トラップ準位とを遠ざけることができる。ただし、ＥｃＳ１またはＥｃＳ３と、ＥｃＳ２とのエネルギー差が小さい場合、酸化物半導体膜４０４ｂの電子が該エネルギー差を越えてトラップ準位に達することがある。電子がトラップ準位に捕獲されることで、絶縁膜界面にマイナスの固定電荷が生じ、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。
したがって、トランジスタのしきい値電圧の変動を低減するには、ＥｃＳ１およびＥｃＳ３と、ＥｃＳ２との間にエネルギー差を設けることが必要となる。それぞれの当該エネルギー差は、０．１ｅＶ以上が好ましく、０．１５ｅＶ以上がより好ましい。
なお、第１の酸化物膜４０４ａ、酸化物半導体膜４０４ｂ、第２の酸化物膜４０４ｃには、結晶部が含まれることが好ましい。特にｃ軸に配向した結晶を用いることでトランジスタに安定した電気特性を付与することができる。
なお、多層膜４０４にＩｎ−Ｇａ−Ｚｎ酸化物を用いる場合は、Ｉｎのゲート絶縁膜への拡散を防ぐために、第２の酸化物膜４０４ｃは酸化物半導体膜４０４ｂよりもＩｎが少ない組成とすることが好ましい。
ソース電極４０６ａおよびドレイン電極４０６ｂには、酸素と結合し易い導電材料を用いることが好ましい。例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗなどを用いることができる。上記材料において、特に酸素と結合し易いＴｉや、後のプロセス温度が比較的高くできることなどから、融点の高いＷを用いることがより好ましい。なお、酸素と結合し易い導電材料には、酸素が拡散し易い材料も含まれる。
酸素と結合し易い導電材料と多層膜を接触させると、多層膜中の酸素が、酸素と結合し易い導電材料側に拡散する現象が起こる。当該現象は、温度が高いほど顕著に起こる。トランジスタの作製工程には、いくつかの加熱工程があることから、上記現象により、多層膜のソース電極またはドレイン電極と接触した近傍の領域に酸素欠損が発生し、膜中に僅かに含まれる水素と当該酸素欠損が結合することにより当該領域はｎ型化する。したがって、ｎ型化した当該領域はトランジスタのソースまたはドレインとして作用させることができる。
上記ｎ型化した領域は、図３のトランジスタの拡大断面図（チャネル長方向の断面）に示される。酸化物半導体膜４０４ｂ中に点線で示される境界４３５は、真性半導体領域とｎ型半導体領域の境界であり、酸化物半導体膜４０４ｂにおけるソース電極４０６ａまたはドレイン電極４０６ｂと接触した近傍の領域がｎ型化した領域となる。なお、境界４３５は模式的に示したものであり、実際には明瞭ではない場合がある。また、図３では、境界４３５が酸化物半導体膜４０４ｂ中で横方向に延びているように位置している状態を示したが、酸化物半導体膜４０４ｂのソース電極４０６ａまたはドレイン電極４０６ｂと第１の酸化物膜４０４ａとの間に挟まれた領域の膜厚方向全体がｎ型化することもある。また、図示はしていないが、第１の酸化物膜４０４ａまたは第２の酸化物膜４０４ｃにもｎ型化領域が形成される場合もある。
なお、チャネル長が極短いトランジスタを形成する場合、上記酸素欠損の発生によってｎ型化した領域がトランジスタのチャネル長方向に延在してしまうことがある。この場合、トランジスタの電気特性には、しきい値電圧のシフトやゲート電圧でオンオフの制御ができない状態（導通状態）が現れる。そのため、チャネル長が極短いトランジスタを形成する場合は、ソース電極およびドレイン電極に酸素と結合しやすい導電材料を用いることが必ずしも好ましいとはいえない。
このような場合にはソース電極４０６ａおよびドレイン電極４０６ｂには、上述した材料よりも酸素と結合しにくい導電材料を用いることが好ましい。当該導電材料としては、例えば、窒化タンタル、窒化チタン、またはルテニウムを含む材料などを用いることができる。なお、当該導電材料が酸化物半導体膜４０４ｂと接触する場合は、ソース電極４０６ａおよびドレイン電極４０６ｂを、当該導電材料と前述した酸素と結合しやすい導電材料を積層する構成としてもよい。
ゲート絶縁膜４０８には、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を用いることができる。また、ゲート絶縁膜４０８は上記材料の積層であってもよい。
ゲート電極４１０は、Ａｌ、Ｔｉ、Ｃｒ、Ｃｏ、Ｎｉ、Ｃｕ、Ｙ、Ｚｒ、Ｍｏ、Ｒｕ、Ａｇ、ＴａおよびＷなどの導電膜を用いることができる。また、当該ゲート電極は、上記材料の積層であってもよい。また、ゲート電極４１０には、窒素を含んだ導電膜を用いてもよい。
ゲート絶縁膜４０８、およびゲート電極４１０上には酸化物絶縁膜４１２が形成されていてもよい。当該酸化物絶縁膜４１２には、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を用いることができる。また、当該酸化物絶縁膜４１２は上記材料の積層であってもよい。
ここで、酸化物絶縁膜４１２は過剰酸素を有することが好ましい。過剰酸素を含む酸化物絶縁膜とは、加熱処理などによって酸素を放出することができる酸化物絶縁膜をいう。好ましくは、昇温脱離ガス分光法分析にて、酸素原子に換算しての酸素の放出量が１．０×１０１９ａｔｏｍｓ／ｃｍ３以上である膜とする。当該酸化物絶縁膜から放出される酸素はゲート絶縁膜４０８を経由して多層膜４０４のチャネル形成領域に拡散させることができることから、チャネル形成領域に酸素欠損が形成された場合においても酸素を補填することができる。したがって、安定したトランジスタの電気特性を得ることができる。
また、酸化物絶縁膜４１２に酸化アルミニウム膜を用いることが好ましい。該酸化アルミニウム膜は、酸素を供給することができるだけでなく、水素、水、および酸素のブロッキング効果を有する。なお、酸化アルミニウムと酸化シリコンを混ぜたターゲットで成膜した酸化シリコンが含まれている酸化アルミニウム膜を用いることもできる。この際、酸化シリコンの含有量は、０．１ｗｔ％以上３０ｗｔ％以下であると好ましい。
半導体装置を高集積化するにはトランジスタの微細化が必須である。一方、トランジスタの微細化によりトランジスタの電気特性が悪化することが知られており、特にチャネル幅の縮小に直接起因するオン電流の低下は著しい。
図４（Ａ）、図４（Ｂ）は従来における酸化物半導体膜を用いたトランジスタのチャネル幅方向の断面図である。当該トランジスタは、基板２１０上に下地絶縁膜２２０、当該下地絶縁膜上に形成された酸化物半導体膜２３０、当該酸化物半導体膜上に形成されたゲート絶縁膜２６０、およびゲート電極２７０を有する。
図４（Ａ）は、酸化物半導体膜２３０の膜厚よりもチャネル幅方向における当該酸化物半導体膜の上面の長さ（ＷＴ）が十分に大きいトランジスタである。この場合、チャネル幅はＷＴと定義して差し支えない。
ゲート電極２７０から酸化物半導体膜２３０の側面に印加される電界は酸化物半導体膜２３０の全体には及ばないため、酸化物半導体膜２３０の側面におけるチャネルの形成は不十分となる。また、酸化物半導体膜２３０の膜厚に相当する側面の長さ（ＷＳ１、ＷＳ２）は、その上面の長さ（ＷＴ）に対する比率が小さいため、チャネルが形成されたとしてもその寄与度は小さく見積もられる。したがって、ＷＴが小さいほど、すなわち微細化するほどオン電流は低下するといえる。
また、図４（Ｂ）に示すように、ＷＴが酸化物半導体膜２３０の膜厚と同じ程度にまで縮小されたトランジスタの場合、ゲート電極２７０から酸化物半導体膜２３０の側面に印加される電界は酸化物半導体膜２３０の全体に及ぶため、酸化物半導体膜２３０の側面にもチャネルが形成される。よって、酸化物半導体膜２３０の膜厚を厚くすることなどによりオン電流の向上が期待されるが、従来のトランジスタにおいては、チャネル形成層（酸化物半導体膜２３０）とゲート絶縁膜２６０との界面にキャリアの散乱が生じるため、オン電流は十分には向上しない。
また、成膜方法によっては酸化物半導体膜２３０の側面を覆うゲート絶縁膜２６０の膜厚（ＴＧＩ２）は、当該酸化物半導体膜の上面を覆う当該ゲート絶縁膜の膜厚（ＴＧＩ１）よりも薄くなりやすい。そのため、ゲート絶縁膜２６０に局所的に絶縁耐圧が低い部分が生じ、トランジスタの信頼性を低下させることがある。
また、ＴＧＩ１とＴＧＩ２が異なるため、ゲート電極２７０から酸化物半導体膜２３０に印加される電界にばらつきが生じる。そのため、オン電流にばらつきが生じることがある。
一方、本発明の一態様のトランジスタでは、前述したように、チャネルが形成される酸化物半導体膜４０４ｂとゲート絶縁膜４０８との間に第２の酸化物膜４０４ｃが形成された構造を有している。そのため、チャネル形成層とゲート絶縁膜との界面で生じるキャリアの散乱を抑えることができ、トランジスタの電界効果移動度を高くすることができる。
また、本発明の一態様のトランジスタでは、チャネルが形成される酸化物半導体膜４０４ｂを覆うように第２の酸化物膜４０４ｃが形成されているため、酸化物半導体膜４０４ｂの側面においても上面と同様にキャリアの散乱を抑えることができる。すなわち、本発明の一態様のトランジスタは、従来のトランジスタよりもオン電流を高くすることができる。
したがって、本発明の一態様のトランジスタは、特に図５（Ａ）、図５（Ｂ）に示すようなＷＴが酸化物半導体膜４０４ｂの膜厚と同じ程度、またはそれ以下にまで縮小された構造において優れた効果を奏する。
図５（Ａ）、図５（Ｂ）に示すようなトランジスタの場合、ゲート電極１７０から酸化物半導体膜４０４ｂの側面に印加される電界は酸化物半導体膜４０４ｂの全体に及ぶため、酸化物半導体膜４０４ｂの側面にも上面に形成されるチャネルと同等のチャネルが形成される。
図５（Ａ）に示すようなチャネル領域１３７がトランジスタに形成される場合、チャネル幅はＷＴ、ＷＳ１、およびＷＳ２の和と定義することができ、当該トランジスタには当該チャネル幅に応じたオン電流が流れる。
また、図５（Ｂ）に示すようなＷＴが極めて小さいトランジスタの場合、チャネル領域１３８が酸化物半導体膜４０４ｂのＷＴ方向全体に形成されることもある。この場合、酸化物半導体膜４０４ｂ全体に電流が流れるようになるため、トランジスタには極めて高いオン電流が流れる。また、図５（Ａ）に示すようなトランジスタにおいても、ＷＴ、ＷＳ１が十分に小さい場合は酸化物半導体膜４０４ｂ全体に電流が流れるようになる。
また、本発明の一態様のトランジスタは、ゲート絶縁膜１６０におけるＴＧＩ１とＴＧＩ２がほぼ等しいことを特徴の一つとする。そのため、酸化物半導体膜４０４ｂに対してゲート電極１７０から印加される電界にばらつきが生じず、酸化物半導体膜４０４ｂの上面および側面に一様のチャネルが形成される。したがって、ＷＳ１、ＷＳ２がＷＴと同等のとき、上面のみにチャネルが形成されると見積もった場合と比べて、約３倍のオン電流を得ることができる。また、ＷＳ１、ＷＳ２がＷＴの２倍のとき、上面のみにチャネルが形成されると見積もった場合と比べて、約５倍のオン電流を得ることができる。
また、本発明の一態様のトランジスタは、ゲート絶縁膜１６０におけるＴＧＩ１とＴＧＩ２がほぼ同じであるため、ゲート絶縁膜２６０に局所的に絶縁耐圧が低い部分を生じることなく、信頼性の高いトランジスタを形成することができる。
なお、トランジスタのオン電流を効率よく向上させるにはＷＴ／ＷＳ１（ＷＳ２）＝３以下、好ましくはＷＴ／ＷＳ１（ＷＳ２）＝１前後とする。具体的には、ＷＴ／ＷＳ１（ＷＳ２）＝０．７乃至１．３とする。ＷＴ／ＷＳ１（ＷＳ２）が３より大きい場合は、Ｓ値やオフ電流が増加することがある。
したがって、本発明の一態様のトランジスタは、トランジスタが微細化された場合においても十分に高いオン電流を得ることができる。このような酸化物半導体膜を電気的にゲート電極が取り囲み、オン電流が高められたトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（ｓ−ｃｈａｎｎｅｌ）構造ともよぶ。
また、本発明の一態様のトランジスタは、酸化物半導体膜４０４ｂを第１の酸化物膜４０４ａ上に形成することで界面準位を形成しにくくする効果や、酸化物半導体膜４０４ｂを三層構造の中間層とすることで上下からの不純物混入の影響を排除できる効果などを併せて有する。そのため、酸化物半導体膜４０４ｂは第１の酸化物膜４０４ａと第２の酸化物膜４０４ｃで取り囲まれた構造となり、上述したトランジスタのオン電流の向上に加えて、しきい値電圧の安定化や、Ｓ値の低減をはかることができる。したがって、Ｉｃｕｔ（ゲート電圧ＶＧが０Ｖ時の電流）を下げることができ、消費電力を低減させることができる。また、トランジスタのしきい値電圧が安定化することから、半導体装置の長期信頼性を向上させることができる。
また、本発明の一態様のトランジスタは、下地絶縁膜１２０と基板１１０との間に導電膜を備えていてもよい。当該導電膜を第２のゲート電極として用いることで、更なるオン電流の増加や、しきい値電圧の制御を行うことができる。オン電流を増加させるには、例えば、ゲート電極１７０と導電膜を同電位とし、デュアルゲートトランジスタとして駆動させればよい。また、しきい値電圧の制御を行うには、ゲート電極１７０とは異なる定電位を導電膜に供給すればよい。
また、図６に示すようなトランジスタ４６０を用いることもできる。図６（Ａ）乃至図６（Ｃ）は、トランジスタ４６０の上面図および断面図である。図６（Ａ）は上面図であり、図６（Ａ）に示す一点鎖線Ａ−Ｂの断面が図６（Ｂ）、一点鎖線Ｃ−Ｄの断面が図６（Ｃ）に相当する。なお、図６（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
図６と図１の違いは、図１（Ｃ）に示すようにチャネル幅方向において、酸化物半導体膜４０４ｂの上面に平坦部があるか否かの点である。
また、図１に示すトランジスタ４５０や図６に示すトランジスタ４６０は、酸化物半導体膜４０４ｂを第１の酸化物膜４０４ａおよび第２の酸化物膜４０４ｃで挟んでいる多層膜４０４を用いているがこれに限られず、図７に示すトランジスタ４７０のように第１の酸化物膜４０４ａおよび第２の酸化物膜４０４ｃを有さず、酸化物半導体膜４０４ｂのみある構成にしてもよい。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態２）
本実施の形態では、実施の形態１で説明した図１に示すトランジスタ４５０の作製方法について、図８および図９を用いて説明する。
まず、基板４００上に下地絶縁膜４０２を形成する（図８（Ａ）参照）。
基板４００には、ガラス基板、セラミック基板、石英基板、サファイア基板などを用いることができる。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板などを用いることも可能であり、これらの基板上に半導体素子が設けられたものを用いてもよい。
下地絶縁膜４０２は、プラズマＣＶＤ法またはスパッタ法等により、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルなどの酸化物絶縁膜、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウムなどの窒化物絶縁膜、または上記材料を混合した膜を用いて形成することができる。また、上記材料の積層であってもよく、少なくとも多層膜４０４と接する上層は多層膜４０４への酸素の供給源となりえる過剰な酸素を含む材料で形成することが好ましい。
また、下地絶縁膜４０２にイオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いて酸素を添加してもよい。酸素を添加することによって、下地絶縁膜４０２から多層膜４０４への酸素の供給をさらに容易にすることができる。
なお、基板４００の表面が絶縁体であり、後に設ける多層膜４０４への不純物拡散の影響が無い場合は、下地絶縁膜４０２を設けない構成とすることができる。
次に、下地絶縁膜４０２上に第１の酸化物膜４０４ａ、酸化物半導体膜４０４ｂをスパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて形成する（図８（Ｂ）参照）。このとき、図示するように下地絶縁膜４０２を若干過度にエッチングしてもよい。下地絶縁膜４０２を過度にエッチングすることで、後に形成するゲート電極４１０で第２の酸化物膜４０４ｃを覆いやすくすることができる。
なお、第１の酸化物膜４０４ａ、酸化物半導体膜４０４ｂを島状に形成する際に、まず、酸化物半導体膜４０４ｂ上にハードマスクとなる膜（たとえばタングステン膜）およびレジストマスクを設け、ハードマスクとなる膜をエッチングしてハードマスクを形成し、その後、レジストマスクを除去し、ハードマスクをマスクとして第１の酸化物膜４０４ａ、酸化物半導体膜４０４ｂをエッチングする。その後、ハードマスクを除去する。この時、エッチングするにつれて徐々にハードマスクが縮小していくため、自然にハードマスクの端部が丸みを帯び、曲面を有する。これに伴い、酸化物半導体膜４０４ｂの形状も端部が丸みを帯び、曲面を有する。このような構成になることで、酸化物半導体膜４０４ｂ上に形成される、第２の酸化物膜４０４ｃ、ゲート絶縁膜４０８、ゲート電極４１０、酸化物絶縁膜４１２の被覆性が向上し、段切れ等の形状不良の発生を防ぐことができる。また、ソース電極４０６ａおよびドレイン電極４０６ｂの端部に生じる恐れのある電界集中を緩和することができ、トランジスタの劣化を抑制することができる。
また、第１の酸化物膜４０４ａ、酸化物半導体膜４０４ｂの積層、および後の工程で形成する第２の酸化物膜４０４ｃを含めた積層において連続接合を形成するためには、ロードロック室を備えたマルチチャンバー方式の成膜装置（例えばスパッタ装置）を用いて各層を大気に触れさせることなく連続して積層することが必要となる。スパッタ装置における各チャンバーは、酸化物半導体にとって不純物となる水等を可能な限り除去すべく、クライオポンプのような吸着式の真空排気ポンプを用いて高真空排気（５×１０−７Ｐａ乃至１×１０−４Ｐａ程度まで）できること、かつ、成膜される基板を１００℃以上、好ましくは５００℃以上に加熱できることが好ましい。または、ターボ分子ポンプとコールドトラップを組み合わせて排気系からチャンバー内に炭素成分や水分等を含む気体が逆流しないようにしておくことが好ましい。
高純度真性酸化物半導体を得るためには、チャンバー内を高真空排気するのみならずスパッタガスの高純度化も必要である。スパッタガスとして用いる酸素ガスやアルゴンガスは、露点が−４０℃以下、好ましくは−８０℃以下、より好ましくは−１００℃以下にまで高純度化したガスを用いることで酸化物半導体膜に水分等が取り込まれることを可能な限り防ぐことができる。
第１の酸化物膜４０４ａ、酸化物半導体膜４０４ｂ、および後の工程で形成される第２の酸化物膜４０４ｃには、実施の形態１で説明した材料を用いることができる。例えば、第１の酸化物膜４０４ａにＩｎ：Ｇａ：Ｚｎ＝１：３：４または１：３：２［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物、酸化物半導体膜４０４ｂにＩｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物、第２の酸化物膜４０４ｃにＩｎ：Ｇａ：Ｚｎ＝１：３：４または１：３：２［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物を用いることができる。
また、第１の酸化物膜４０４ａ、酸化物半導体膜４０４ｂ、第２の酸化物膜４０４ｃとして用いることのできる酸化物半導体は、少なくともインジウム（Ｉｎ）もしくは亜鉛（Ｚｎ）を含むことが好ましい。または、ＩｎとＺｎの双方を含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすため、それらと共に、スタビライザーを含むことが好ましい。
スタビライザーとしては、ガリウム（Ｇａ）、スズ（Ｓｎ）、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、またはジルコニウム（Ｚｒ）等がある。また、他のスタビライザーとしては、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）等がある。
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、Ｉｎ−Ｚｎ酸化物、Ｓｎ−Ｚｎ酸化物、Ａｌ−Ｚｎ酸化物、Ｚｎ−Ｍｇ酸化物、Ｓｎ−Ｍｇ酸化物、Ｉｎ−Ｍｇ酸化物、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｇａ−Ｚｎ酸化物、Ｉｎ−Ａｌ−Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ｚｎ酸化物、Ｓｎ−Ｇａ−Ｚｎ酸化物、Ａｌ−Ｇａ−Ｚｎ酸化物、Ｓｎ−Ａｌ−Ｚｎ酸化物、Ｉｎ−Ｈｆ−Ｚｎ酸化物、Ｉｎ−Ｌａ−Ｚｎ酸化物、Ｉｎ−Ｃｅ−Ｚｎ酸化物、Ｉｎ−Ｐｒ−Ｚｎ酸化物、Ｉｎ−Ｎｄ−Ｚｎ酸化物、Ｉｎ−Ｓｍ−Ｚｎ酸化物、Ｉｎ−Ｅｕ−Ｚｎ酸化物、Ｉｎ−Ｇｄ−Ｚｎ酸化物、Ｉｎ−Ｔｂ−Ｚｎ酸化物、Ｉｎ−Ｄｙ−Ｚｎ酸化物、Ｉｎ−Ｈｏ−Ｚｎ酸化物、Ｉｎ−Ｅｒ−Ｚｎ酸化物、Ｉｎ−Ｔｍ−Ｚｎ酸化物、Ｉｎ−Ｙｂ−Ｚｎ酸化物、Ｉｎ−Ｌｕ−Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ酸化物を用いることができる。
なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味である。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。また、本明細書においては、Ｉｎ−Ｇａ−Ｚｎ酸化物で構成した膜をＩＧＺＯ膜とも呼ぶ。
また、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整数でない）で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、ＭｎおよびＣｏから選ばれた一つの金属元素または複数の金属元素を示す。また、Ｉｎ２ＳｎＯ５（ＺｎＯ）ｎ（ｎ＞０、且つ、ｎは整数）で表記される材料を用いてもよい。
ただし、実施の形態１に詳細を記したように、第１の酸化物膜４０４ａおよび第２の酸化物膜４０４ｃは、酸化物半導体膜４０４ｂよりも電子親和力が小さくなるように材料を選択する。
なお、酸化物膜および酸化物半導体膜の成膜には、スパッタ法を用いることが好ましい。スパッタ法としては、ＲＦスパッタ法、ＤＣスパッタ法、ＡＣスパッタ法等を用いることができる。特に、成膜時に発生するゴミを低減でき、かつ膜厚分布も均一とすることからＤＣスパッタ法を用いることが好ましい。
第１の酸化物膜４０４ａ、酸化物半導体膜４０４ｂ、第２の酸化物膜４０４ｃとしてＩｎ−Ｇａ−Ｚｎ酸化物を用いる場合、Ｉｎ、Ｇａ、Ｚｎの原子数比としては、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．５、Ｉｎ：Ｇａ：Ｚｎ＝２：２：１、Ｉｎ：Ｇａ：Ｚｎ＝３：１：２、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４、Ｉｎ：Ｇａ：Ｚｎ＝１：４：３、Ｉｎ：Ｇａ：Ｚｎ＝１：５：４、Ｉｎ：Ｇａ：Ｚｎ＝１：６：６、Ｉｎ：Ｇａ：Ｚｎ＝２：１：３、Ｉｎ：Ｇａ：Ｚｎ＝１：６：４、Ｉｎ：Ｇａ：Ｚｎ＝１：９：６、Ｉｎ：Ｇａ：Ｚｎ＝１：１：４、Ｉｎ：Ｇａ：Ｚｎ＝１：１：２のいずれかの材料を用い、第１の酸化物膜４０４ａおよび第２の酸化物膜４０４ｃの電子親和力が酸化物半導体膜４０４ｂよりも小さくなるようにすればよい。
なお、例えば、Ｉｎ、Ｇａ、Ｚｎの原子数比がＩｎ：Ｇａ：Ｚｎ＝ａ：ｂ：ｃ（ａ＋ｂ＋ｃ＝１）である酸化物の組成が、原子数比がＩｎ：Ｇａ：Ｚｎ＝Ａ：Ｂ：Ｃ（Ａ＋Ｂ＋Ｃ＝１）の酸化物の組成の近傍であるとは、ａ、ｂ、ｃが、（ａ−Ａ）２＋（ｂ−Ｂ）２＋（ｃ−Ｃ）２≦ｒ２を満たすことをいう。ｒとしては、例えば、０．０５とすればよい。他の酸化物でも同様である。
また、酸化物半導体膜４０４ｂは、第１の酸化物膜４０４ａおよび第２の酸化物膜４０４ｃよりもインジウムの含有量を多くするとよい。酸化物半導体では主として重金属のｓ軌道がキャリア伝導に寄与しており、Ｉｎの含有率を多くすることにより、より多くのｓ軌道が重なるため、ＩｎがＧａよりも多い組成となる酸化物はＩｎがＧａと同等または少ない組成となる酸化物と比較して移動度が高くなる。そのため、酸化物半導体膜４０４ｂにインジウムの含有量が多い酸化物を用いることで、高い移動度のトランジスタを実現することができる。
以下では、酸化物半導体膜の構造について説明する。
なお、本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
酸化物半導体膜は、非単結晶酸化物半導体膜と単結晶酸化物半導体膜とに大別される。非単結晶酸化物半導体膜とは、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜、多結晶酸化物半導体膜、微結晶酸化物半導体膜、非晶質酸化物半導体膜などをいう。
まずは、ＣＡＡＣ−ＯＳ膜について説明する。
ＣＡＡＣ−ＯＳ膜は、ｃ軸配向した複数の結晶部を有する酸化物半導体膜の一つである。
ＣＡＡＣ−ＯＳ膜を透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって観察すると、明確な結晶部同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ−ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
ＣＡＡＣ−ＯＳ膜を、試料面と概略平行な方向からＴＥＭによって観察（断面ＴＥＭ観察）すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹凸を反映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。
一方、ＣＡＡＣ−ＯＳ膜を、試料面と概略垂直な方向からＴＥＭによって観察（平面ＴＥＭ観察）すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。
なお、ＣＡＡＣ−ＯＳ膜に対し、電子回折を行うと、配向性を示すスポット（輝点）が観測される。例えば、ＣＡＡＣ−ＯＳ膜の上面に対し、例えば１ｎｍ以上３０ｎｍ以下の電子線を用いる電子回折（ナノビーム電子回折ともいう。）を行うと、スポットが観測される（図３７（Ａ）参照。）。
断面ＴＥＭ観察および平面ＴＥＭ観察より、ＣＡＡＣ−ＯＳ膜の結晶部は配向性を有していることがわかる。
ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）装置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概略垂直な方向を向いていることが確認できる。
一方、ＣＡＡＣ−ＯＳ膜に対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＩｎＧａＺｎＯ４の単結晶酸化物半導体膜であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行うと、（１１０）面と等価な結晶面に帰属されるピークが６本観察される。これに対し、ＣＡＡＣ−ＯＳ膜の場合は、２θを５６°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。
以上のことから、ＣＡＡＣ−ＯＳ膜では、異なる結晶部間ではａ軸およびｂ軸の配向は不規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平行な方向を向いていることがわかる。したがって、前述の断面ＴＥＭ観察で確認された層状に配列した金属原子の各層は、結晶のａｂ面に平行な面である。
なお、結晶部は、ＣＡＡＣ−ＯＳ膜を成膜した際、または加熱処理などの結晶化処理を行った際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルに平行な方向に配向する。したがって、例えば、ＣＡＡＣ−ＯＳ膜の形状をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルと平行にならないこともある。
また、ＣＡＡＣ−ＯＳ膜中の結晶化度が均一でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の結晶部が、ＣＡＡＣ−ＯＳ膜の上面近傍からの結晶成長によって形成される場合、上面近傍の領域は、被形成面近傍の領域よりも結晶化度が高くなることがある。また、ＣＡＡＣ−ＯＳ膜に不純物を添加する場合、不純物が添加された領域の結晶化度が変化し、部分的に結晶化度の異なる領域が形成されることもある。
なお、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さないことが好ましい。
ＣＡＡＣ−ＯＳ膜は、不純物濃度の低い酸化物半導体膜である。不純物は、水素、炭素、シリコン、遷移金属元素などの酸化物半導体膜の主成分以外の元素である。特に、シリコンなどの、酸化物半導体膜を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体膜から酸素を奪うことで酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体膜内部に含まれると、酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体膜に含まれる不純物は、キャリアトラップやキャリア発生源となる場合がある。
また、ＣＡＡＣ−ＯＳ膜は、欠陥準位密度の低い酸化物半導体膜である。例えば、酸化物半導体膜中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによってキャリア発生源となることがある。
不純物濃度が低く、欠陥準位密度が低い（酸素欠損の少ない）ことを、高純度真性または実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。したがって、当該酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリアトラップが少ない。そのため、当該酸化物半導体膜を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。なお、酸化物半導体膜のキャリアトラップに捕獲された電荷は、放出するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が高く、欠陥準位密度が高い酸化物半導体膜を用いたトランジスタは、電気特性が不安定となる場合がある。
また、ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。
次に、多結晶酸化物半導体膜について説明する。
多結晶酸化物半導体膜は、ＴＥＭによる観察像で、結晶粒を確認することができる。多結晶酸化物半導体膜に含まれる結晶粒は、例えば、ＴＥＭによる観察像で、２ｎｍ以上３００ｎｍ以下、３ｎｍ以上１００ｎｍ以下または５ｎｍ以上５０ｎｍ以下の粒径であることが多い。また、多結晶酸化物半導体膜は、ＴＥＭによる観察像で、結晶粒界を確認できる場合がある。
多結晶酸化物半導体膜は、複数の結晶粒を有し、当該複数の結晶粒間において結晶の方位が異なっている場合がある。また、多結晶酸化物半導体膜に対し、ＸＲＤ装置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ４の結晶を有する多結晶酸化物半導体膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、２θが３１°近傍のピーク、２θが３６°近傍のピーク、またはそのほかのピークが現れる場合がある。
多結晶酸化物半導体膜は、高い結晶性を有するため、高い電子移動度を有する場合がある。従って、多結晶酸化物半導体膜を用いたトランジスタは、高い電界効果移動度を有する。ただし、多結晶酸化物半導体膜は、結晶粒界に不純物が偏析する場合がある。また、多結晶酸化物半導体膜の結晶粒界は欠陥準位となる。多結晶酸化物半導体膜は、結晶粒界がキャリアトラップやキャリア発生源となる場合があるため、多結晶酸化物半導体膜を用いたトランジスタは、ＣＡＡＣ−ＯＳ膜を用いたトランジスタと比べて、電気特性の変動が大きく、信頼性の低いトランジスタとなる場合がある。
次に、微結晶酸化物半導体膜について説明する。
微結晶酸化物半導体膜は、ＴＥＭによる観察像では、明確に結晶部を確認することができない場合がある。微結晶酸化物半導体膜に含まれる結晶部は、１ｎｍ以上１００ｎｍ以下、または１ｎｍ以上１０ｎｍ以下の大きさであることが多い。特に、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の微結晶であるナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）を有する酸化物半導体膜を、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜と呼ぶ。また、ｎｃ−ＯＳ膜は、例えば、ＴＥＭによる観察像では、結晶粒界を明確に確認できない場合がある。
ｎｃ−ＯＳ膜は、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳ膜は、分析方法によっては、非晶質酸化物半導体膜と区別が付かない場合がある。例えば、ｎｃ−ＯＳ膜に対し、結晶部よりも大きい径のＸ線を用いるＸＲＤ装置を用いて構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、ｎｃ−ＯＳ膜に対し、結晶部よりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子回折（制限視野電子回折ともいう。）を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳ膜に対し、結晶部の大きさと近いか結晶部より小さいプローブ径の電子線を用いるナノビーム電子回折を行うと、スポットが観測される。また、ｎｃ−ＯＳ膜に対しナノビーム電子回折を行うと、円を描くように（リング状に）輝度の高い領域が観測される場合がある。また、ｎｃ−ＯＳ膜に対しナノビーム電子回折を行うと、リング状の領域内に複数のスポットが観測される場合がある（図３７（Ｂ）参照。）。
ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも規則性の高い酸化物半導体膜である。そのため、ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳ膜は、ＣＡＡＣ−ＯＳ膜と比べて欠陥準位密度が高くなる。
従って、ｎｃ−ＯＳ膜は、ＣＡＡＣ−ＯＳ膜と比べて、キャリア密度が高くなる場合がある。キャリア密度が高い酸化物半導体膜は、電子移動度が高くなる場合がある。従って、ｎｃ−ＯＳ膜を用いたトランジスタは、高い電界効果移動度を有する場合がある。また、ｎｃ−ＯＳ膜は、ＣＡＡＣ−ＯＳ膜と比べて、欠陥準位密度が高いため、キャリアトラップが多くなる場合がある。従って、ｎｃ−ＯＳ膜を用いたトランジスタは、ＣＡＡＣ−ＯＳ膜を用いたトランジスタと比べて、電気特性の変動が大きく、信頼性の低いトランジスタとなる。ただし、ｎｃ−ＯＳ膜は、比較的不純物が多く含まれていても形成することができるため、ＣＡＡＣ−ＯＳ膜よりも形成が容易となり、用途によっては好適に用いることができる場合がある。そのため、ｎｃ−ＯＳ膜を用いたトランジスタを有する半導体装置は、生産性高く作製することができる場合がある。
次に、非晶質酸化物半導体膜について説明する。
非晶質酸化物半導体膜は、膜中における原子配列が不規則であり、結晶部を有さない酸化物半導体膜である。石英のような無定形状態を有する酸化物半導体膜が一例である。
非晶質酸化物半導体膜は、ＴＥＭによる観察像で、結晶部を確認することができない。
非晶質酸化物半導体膜に対し、ＸＲＤ装置を用いた構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、非晶質酸化物半導体膜に対し、電子回折を行うと、ハローパターンが観測される。また、非晶質酸化物半導体膜に対し、ナノビーム電子回折を行うと、スポットが観測されず、ハローパターンが観測される。
非晶質酸化物半導体膜は、水素などの不純物を高い濃度で含む酸化物半導体膜である。また、非晶質酸化物半導体膜は、欠陥準位密度の高い酸化物半導体膜である。
不純物濃度が高く、欠陥準位密度が高い酸化物半導体膜は、キャリアトラップやキャリア発生源が多い酸化物半導体膜である。
従って、非晶質酸化物半導体膜は、ｎｃ−ＯＳ膜と比べて、さらにキャリア密度が高くなる場合がある。そのため、非晶質酸化物半導体膜を用いたトランジスタは、ノーマリーオンの電気特性になりやすい。従って、ノーマリーオンの電気特性が求められるトランジスタに好適に用いることができる場合がある。非晶質酸化物半導体膜は、欠陥準位密度が高いため、キャリアトラップが多くなる場合がある。従って、非晶質酸化物半導体膜を用いたトランジスタは、ＣＡＡＣ−ＯＳ膜やｎｃ−ＯＳ膜を用いたトランジスタと比べて、電気特性の変動が大きく、信頼性の低いトランジスタとなる。
次に、単結晶酸化物半導体膜について説明する。
単結晶酸化物半導体膜は、不純物濃度が低く、欠陥準位密度が低い（酸素欠損が少ない）酸化物半導体膜である。そのため、キャリア密度を低くすることができる。従って、単結晶酸化物半導体膜を用いたトランジスタは、ノーマリーオンの電気特性になることが少ない。また、単結晶酸化物半導体膜は、不純物濃度が低く、欠陥準位密度が低いため、キャリアトラップが少なくなる場合がある。従って、単結晶酸化物半導体膜を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。
なお、酸化物半導体膜は、欠陥が少ないと密度が高くなる。また、酸化物半導体膜は、結晶性が高いと密度が高くなる。また、酸化物半導体膜は、水素などの不純物濃度が低いと密度が高くなる。単結晶酸化物半導体膜は、ＣＡＡＣ−ＯＳ膜よりも密度が高い。また、ＣＡＡＣ−ＯＳ膜は、微結晶酸化物半導体膜よりも密度が高い。また、多結晶酸化物半導体膜は、微結晶酸化物半導体膜よりも密度が高い。また、微結晶酸化物半導体膜は、非晶質酸化物半導体膜よりも密度が高い。
なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、微結晶酸化物半導体膜、ＣＡＡＣ−ＯＳ膜のうち、二種以上を有する積層膜であってもよい。
酸化物半導体膜が複数の構造を有する場合、ナノビーム電子回折を用いることで構造解析が可能となる場合がある。
図３８（Ａ）に、電子銃室１０と、電子銃室１０の下の光学系１２と、光学系１２の下の試料室１４と、試料室１４の下の光学系１６と、光学系１６の下の観察室２０と、観察室２０に設置されたカメラ１８と、観察室２０の下のフィルム室２２と、を有する透過電子回折測定装置を示す。カメラ１８は、観察室２０内部に向けて設置される。なお、フィルム室２２を有さなくても構わない。
また、図３８（Ｂ）に、図３８（Ａ）で示した透過電子回折測定装置内部の構造を示す。透過電子回折測定装置内部では、電子銃室１０に設置された電子銃から放出された電子が、光学系１２を介して試料室１４に配置された物質２８に照射される。物質２８を通過した電子は、光学系１６を介して観察室２０内部に設置された蛍光板３２に入射する。蛍光板３２では、入射した電子の強度に応じたパターンが現れることで透過電子回折パターンを測定することができる。
カメラ１８は、蛍光板３２を向いて設置されており、蛍光板３２に現れたパターンを撮影することが可能である。カメラ１８のレンズの中央、および蛍光板３２の中央を通る直線と、蛍光板３２の上面と、の為す角度は、例えば、１５°以上８０°以下、３０°以上７５°以下、または４５°以上７０°以下とする。該角度が小さいほど、カメラ１８で撮影される透過電子回折パターンは歪みが大きくなる。ただし、あらかじめ該角度がわかっていれば、得られた透過電子回折パターンの歪みを補正することも可能である。なお、カメラ１８をフィルム室２２に設置しても構わない場合がある。例えば、カメラ１８をフィルム室２２に、電子２４の入射方向と対向するように設置してもよい。この場合、蛍光板３２の裏面から歪みの少ない透過電子回折パターンを撮影することができる。
試料室１４には、試料である物質２８を固定するためのホルダが設置されている。ホルダは、物質２８を通過する電子を透過するような構造をしている。ホルダは、例えば、物質２８をＸ軸、Ｙ軸、Ｚ軸などに移動させる機能を有していてもよい。ホルダの移動機能は、例えば、１ｎｍ以上１０ｎｍ以下、５ｎｍ以上５０ｎｍ以下、１０ｎｍ以上１００ｎｍ以下、５０ｎｍ以上５００ｎｍ以下、１００ｎｍ以上１μｍ以下などの範囲で移動させる精度を有すればよい。これらの範囲は、物質２８の構造によって最適な範囲を設定すればよい。
次に、上述した透過電子回折測定装置を用いて、物質の透過電子回折パターンを測定する方法について説明する。
例えば、図３８（Ｂ）に示すように物質におけるナノビームである電子２４の照射位置を変化させる（スキャンする）ことで、物質の構造が変化していく様子を確認することができる。このとき、物質２８がＣＡＡＣ−ＯＳ膜であれば、図３７（Ａ）に示したような回折パターンが観測される。または、物質２８がｎｃ−ＯＳ膜であれば、図３７（Ｂ）に示したような回折パターンが観測される。
ところで、物質２８がＣＡＡＣ−ＯＳ膜であったとしても、部分的にｎｃ−ＯＳ膜などと同様の回折パターンが観測される場合がある。したがって、ＣＡＡＣ−ＯＳ膜の良否は、一定の範囲におけるＣＡＡＣ−ＯＳ膜の回折パターンが観測される領域の割合（ＣＡＡＣ化率ともいう。）で表すことができる場合がある。例えば、良質なＣＡＡＣ−ＯＳ膜であれば、ＣＡＡＣ化率は、６０％以上、好ましくは８０％以上、さらに好ましくは９０％以上、より好ましくは９５％以上となる。なお、ＣＡＡＣ−ＯＳ膜と異なる回折パターンが観測される領域の割合を非ＣＡＡＣ化率と表記する。
一例として、成膜直後（ａｓ−ｄｅｐｏと表記。）、３５０℃加熱処理後または４５０℃加熱処理後のＣＡＡＣ−ＯＳ膜を有する各試料の上面に対し、スキャンしながら透過電子回折パターンを取得した。ここでは、５ｎｍ／秒の速度で６０秒間スキャンしながら回折パターンを観測し、観測された回折パターンを０．５秒ごとに静止画に変換することで、ＣＡＡＣ化率を導出した。なお、電子線としては、プローブ径が１ｎｍのナノビーム電子線を用いた。
各試料におけるＣＡＡＣ化率を図３９に示す。成膜直後および３５０℃加熱処理後と比べて、４５０℃加熱処理後のＣＡＡＣ化率が高いことがわかる。即ち、３５０℃より高い温度（例えば４００℃以上）における加熱処理によって、非ＣＡＡＣ化率が低くなる（ＣＡＡＣ化率が高くなる）ことがわかる。ここで、ＣＡＡＣ−ＯＳ膜と異なる回折パターンのほとんどはｎｃ−ＯＳ膜と同様の回折パターンであった。したがって、加熱処理によって、ｎｃ−ＯＳ膜と同様の構造を有する領域は、隣接する領域の構造の影響を受けて再配列し、ＣＡＡＣ化していることが示唆される。
このような測定方法を用いれば、複数の構造を有する酸化物半導体膜の構造解析が可能となる場合がある。
ＣＡＡＣ−ＯＳ膜は、例えば、多結晶である酸化物半導体スパッタ用ターゲットを用い、スパッタ法によって成膜することができる。当該スパッタ用ターゲットにイオンが衝突すると、スパッタ用ターゲットに含まれる結晶領域がａ−ｂ面から劈開し、ａ−ｂ面に平行な面を有する平板状またはペレット状のスパッタ粒子として剥離することがある。この場合、当該平板状またはペレット状のスパッタ粒子は帯電しているためプラズマ中で凝集せず、結晶状態を維持したまま基板に到達し、ＣＡＡＣ−ＯＳ膜を成膜することができる。
酸化物半導体膜４０４ｂの形成後に、第１の加熱処理を行ってもよい。第１の加熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下の温度で、不活性ガス雰囲気、酸化性ガスを１０ｐｐｍ以上含む雰囲気、または減圧状態で行えばよい。また、第１の加熱処理の雰囲気は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上含む雰囲気で行ってもよい。第１の加熱処理によって、酸化物半導体膜４０４ｂの結晶性を高め、さらに下地絶縁膜４０２、第１の酸化物膜４０４ａから水素や水などの不純物を除去することができる。なお、酸化物半導体膜４０４ｂを形成するエッチングの前に第１の加熱工程を行ってもよい。
次に、第１の酸化物膜４０４ａおよび酸化物半導体膜４０４ｂ上にソース電極４０６ａおよびドレイン電極４０６ｂとなる第１の導電膜を形成する。第１の導電膜としては、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗ、またはこれらを主成分とする合金材料を用いることができる。例えば、スパッタ法などにより１００ｎｍのチタン膜を形成する。またＣＶＤ法によりタングステン膜を形成してもよい。
次に、第１の導電膜を酸化物半導体膜４０４ｂ上で分断するようにエッチングし、ソース電極４０６ａおよびドレイン電極４０６ｂを形成する（図８（Ｃ）参照）。このとき、第１の導電膜のオーバーエッチングによって、下地絶縁膜４０２の一部がエッチングされた形状となってもよい。
次に、第１の酸化物膜４０４ａ、酸化物半導体膜４０４ｂ、ソース電極４０６ａおよびドレイン電極４０６ｂ上に、第２の酸化物膜４０３ｃを成膜する。
なお、第２の酸化物膜４０３ｃを成膜後に第２の加熱処理を行ってもよい。第２の加熱処理は、第１の加熱処理と同様の条件で行うことができる。第２の加熱処理により、第２の酸化物膜４０３ｃから水素や水などの不純物を除去することができる。また、第１の酸化物膜４０４ａおよび酸化物半導体膜４０４ｂから、さらに水素や水などの不純物を除去することができる。
次に、第２の酸化物膜４０３ｃ上にゲート絶縁膜４０８となる絶縁膜４０７を形成する（図９（Ａ）参照）。絶縁膜４０７には、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルなどを用いることができる。なお、絶縁膜４０７は、上記材料の積層であってもよい。絶縁膜４０７は、スパッタ法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法などを用いて形成することができる。また、ゲート絶縁膜４０８は、原材料、温度、圧力、電極間距離、投入電力などを調整し、図５（Ａ）に示すようなＴＧＩ１とＴＧＩ２がほぼ等しくなるような被覆性を向上させる条件を用いて形成することが好ましい。例えば、ゲート絶縁膜としての膜質が維持できる範囲で、高温、高圧の条件で成膜することで被覆性を向上させることができる。
次に、絶縁膜４０７上にゲート電極４１０となる第２の導電膜４０９を形成する（図９（Ｂ）参照）。第２の導電膜４０９としては、Ａｌ、Ｔｉ、Ｃｒ、Ｃｏ、Ｎｉ、Ｃｕ、Ｙ、Ｚｒ、Ｍｏ、Ｒｕ、Ａｇ、Ｔａ、Ｗ、またはこれらを主成分とする合金材料を用いることができる。第２の導電膜４０９は、スパッタ法やＣＶＤ法などにより形成することができる。また、第２の導電膜４０９としては、窒素を含んだ導電膜を用いてもよく、上記材料を含む導電膜と窒素を含んだ導電膜の積層を用いてもよい。
次に、ゲート電極４１０を形成するためのレジストマスクを用いて、第２の導電膜４０９を選択的にエッチングし、ゲート電極４１０を形成する（図９（Ｃ）参照）。
続いて、上記レジストマスクまたはゲート電極４１０をマスクとして絶縁膜４０７を選択的にエッチングし、ゲート絶縁膜４０８を形成する。
続いて、上記レジストマスクまたはゲート電極４１０をマスクとして第２の酸化物膜４０３ｃをエッチングし、第２の酸化物膜４０４ｃを形成する。
つまり、第２の酸化物膜４０４ｃの上端部はゲート絶縁膜４０８の下端部と一致し、ゲート絶縁膜４０８の上端部はゲート電極４１０の下端部と一致する。なお、ゲート電極４１０をマスクとしてゲート絶縁膜４０８および第２の酸化物膜４０４ｃを形成しているがこれに限られず、第２の導電膜４０９の成膜前にゲート絶縁膜４０８および第２の酸化物膜４０４ｃを形成してもよい。
次に、ソース電極４０６ａ、ドレイン電極４０６ｂ、ゲート電極４１０上に酸化物絶縁膜４１２を形成する（図１（Ｂ）参照）。酸化物絶縁膜４１２は、下地絶縁膜４０２と同様の材料、方法を用いて形成することができる。酸化物絶縁膜４１２としては、酸化アルミニウム膜、酸化マグネシウム膜、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化ガリウム膜、酸化ゲルマニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ランタン膜、酸化ネオジム膜、酸化ハフニウム膜、酸化タンタル膜、もしくは窒素を含む酸化物絶縁膜を用いるとよい。酸化物絶縁膜４１２は、スパッタ法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いてで形成することができ、多層膜４０４に対し酸素を供給できるよう過剰に酸素を含む膜とすることが好ましい。
また、酸化物絶縁膜４１２にイオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いて酸素を添加してもよい。酸素を添加することによって、酸化物絶縁膜４１２から多層膜４０４への酸素の供給をさらに容易にすることができる。
次に、第３の加熱処理を行ってもよい。第３の加熱処理は、第１の加熱処理と同様の条件で行うことができる。第３の加熱処理により、下地絶縁膜４０２、ゲート絶縁膜４０８、酸化物絶縁膜４１２から過剰酸素が放出されやすくなり、多層膜４０４の酸素欠損を低減することができる。
以上の工程で、図１に示すトランジスタ４５０を作製することができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態３）
本実施の形態では、実施の形態１で説明したトランジスタとは異なる構造のトランジスタについて説明する。
図１４（Ａ）乃至図１４（Ｃ）は、本発明の一態様のトランジスタの上面図および断面図である。図１４（Ａ）は上面図であり、図１４（Ａ）に示す一点鎖線Ａ−Ｂの断面が図１４（Ｂ）、一点鎖線Ｃ−Ｄの断面が図１４（Ｃ）に相当する。なお、図１４（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。また、一点鎖線Ａ−Ｂ方向をチャネル長方向、一点鎖線Ｃ−Ｄ方向をチャネル幅方向と呼称する場合がある。
図１４（Ａ）乃至図１４（Ｃ）に示すトランジスタ５５０は、基板４００上の下地絶縁膜４０２と、下地絶縁膜４０２上の第１の酸化物膜４０４ａおよび酸化物半導体膜４０４ｂと、第１の酸化物膜４０４ａおよび酸化物半導体膜４０４ｂ上のソース電極４０６ａおよびドレイン電極４０６ｂと、酸化物半導体膜４０４ｂ、ソース電極４０６ａおよびドレイン電極４０６ｂ上の第２の酸化物膜４０４ｃと、第２の酸化物膜４０４ｃ上のゲート絶縁膜４０８と、ゲート絶縁膜４０８上のゲート電極４１０と、ソース電極４０６ａ、ドレイン電極４０６ｂ、第２の酸化物膜４０４ｃ、およびゲート電極４１０上のバリア膜４１４と、バリア膜４１４を介して第１の酸化物膜４０４ａ、酸化物半導体膜４０４ｂ、ソース電極４０６ａおよびドレイン電極４０６ｂの側壁を覆う側壁絶縁膜４１６と、バリア膜４１４を介して第２の酸化物膜４０４ｃ、ゲート絶縁膜４０８およびゲート電極４１０の側壁を覆う側壁絶縁膜４１８と、ソース電極４０６ａ、ドレイン電極４０６ｂ、ゲート電極４１０、側壁絶縁膜４１６および側壁絶縁膜４１８上の酸化物絶縁膜４１２と、酸化物絶縁膜４１２に開口を設け、該開口に埋め込まれ、ソース電極４０６ａおよびドレイン電極４０６ｂと電気的に接続する電極４１９ａおよび電極４１９ｂと、電極４１９ａおよび電極４１９ｂと電気的に接続する配線４２０ａおよび配線４２０ｂと、を有する。また、第１の酸化物膜４０４ａ、酸化物半導体膜４０４ｂ、および第２の酸化物膜４０４ｃを総称して多層膜４０４と呼称する。
また、酸化物半導体膜４０４ｂの形状は、端部が丸みを帯び、円形を半分にしたような形状になっている。このような構成になることで、酸化物半導体膜４０４ｂ上に形成されるゲート絶縁膜４０８やゲート電極４１０の被覆性を向上させることができる。
バリア膜４１４は、水素、水、および酸素のブロッキング効果を有する絶縁膜で形成することが好ましく、代表的には酸化アルミニウム膜で形成する。該酸化アルミニウム膜は、ブロッキング効果に加え、酸素を供給することができる絶縁膜である。なお、酸化アルミニウムと酸化シリコンを混ぜたターゲットで成膜した酸化シリコンが含まれている酸化アルミニウム膜を用いることもできる。この際、酸化シリコンの含有量は、０．１ｗｔ％以上３０ｗｔ％以下であると好ましい。
また、多層膜４０４やゲート電極４１０の側壁に接するバリア膜４１４の被覆性が悪くなるおそれがあるため、その箇所を側壁絶縁膜４１６および側壁絶縁膜４１８で覆うことで水素、水、および酸素をブロッキングすることができる。側壁絶縁膜４１６および側壁絶縁膜４１８は、下地絶縁膜４０２やゲート絶縁膜４０８と同様の材料を用いることができる。
電極４１９ａおよび電極４１９ｂは、ソース電極４０６ａおよびドレイン電極４０６ｂと電気的に接続される。また、配線４２０ａおよび配線４２０ｂは、電極４１９ａおよび電極４１９ｂと電気的に接続される。微細加工する際、酸化物絶縁膜４１２に開口を設け、開口を介してソース電極４０６ａおよびドレイン電極４０６ｂと電気的に接続するように配線４２０ａおよび配線４２０ｂを形成しようすると、開口の底部にまで配線４２０ａおよび配線４２０ｂが到達せず、電気的に接続することができない。そのため、まず、開口を電極４１９ａおよび電極４１９ｂで埋めて、その後、配線４２０ａおよび配線４２０ｂを形成する必要がある。なお、ソース電極４０６ａおよびドレイン電極４０６ｂと接することが可能な材料を用いた配線４２０ａおよび配線４２０ｂであれば、電極４１９ａおよび電極４１９ａを用いる必要はない。
電極４１９ａ、電極４１９ｂ、配線４２０ａおよび配線４２０ｂは、ソース電極４０６ａ、ドレイン電極４０６ｂおよびゲート電極４１０と同様の材料を用いることができる。
また、図１８（Ａ）に示すトランジスタ５６０のような側壁絶縁膜４１６がない構成にしてもよい。また、図１８（Ｂ）に示すトランジスタ５７０のような側壁絶縁膜４１６および側壁絶縁膜４１８がない構成にしてもよい。
さらに、図１８（Ｃ）に示すトランジスタ５８０のような電極４１９ａおよび電極４１９ｂがソース電極４０６ａおよびドレイン電極４０６ｂに達している構成にしてもよい。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態４）
本実施の形態では、実施の形態３で説明した図１４に示すトランジスタ５５０の作製方法について、図１５乃至図１７を用いて説明する。
まず、基板４００上に下地絶縁膜４０２、第１の酸化物膜４０３ａ、酸化物半導体膜４０３ｂを形成する（図１５（Ａ）参照）。基板４００、下地絶縁膜４０２、第１の酸化物膜４０３ａ、酸化物半導体膜４０３ｂの材料および作製方法は、先の実施の形態を参酌することができる。
次に、酸化物半導体膜４０３ｂ上にソース電極４０６ａおよびドレイン電極４０６ｂとなる導電膜を形成し、チャネル領域となる部分と重なる部分のみ、エッチングし、導電膜４０５ａおよび導電膜４０５ｂを形成する（図１５（Ｂ）参照）。ソース電極４０６ａおよびドレイン電極４０６ｂとなる導電膜の材料および作製方法は、先の実施の形態を参酌することができる。
次に、導電膜４０５ａおよび導電膜４０５ｂ上にレジストマスクを形成し、選択的に第１の酸化物膜４０３ａ、酸化物半導体膜４０３ｂ、導電膜４０５ａおよび導電膜４０５ｂをエッチングし、第１の酸化物膜４０４ａ、酸化物半導体膜４０４ｂ、ソース電極４０６ａおよびドレイン電極４０６ｂを形成する（図１５（Ｂ）参照）。この時、レジストは薄く、微細に形成することで、エッチングするにつれて徐々に縮小していくため、導電膜４０５ａおよび導電膜４０５ｂは、自然に端部が丸みを帯び、曲面を有する場合がある。このような構成になることで、ソース電極４０６ａおよびドレイン電極４０６ｂ上に形成される、第２の酸化物膜４０４ｃ、ゲート絶縁膜４０８、ゲート電極４１０、酸化物絶縁膜４１２の被覆性が向上し、段切れ等の形状不良の発生を防ぐことができる。
次に、第１の酸化物膜４０４ａ、酸化物半導体膜４０４ｂ、ソース電極４０６ａおよびドレイン電極４０６ｂ上に、第２の酸化物膜４０３ｃ、絶縁膜４０７を成膜する（図１６（Ａ）参照）。第２の酸化物膜４０３ｃ、絶縁膜４０７の材料および作製方法は、先の実施の形態を参酌することができる。
なお、第２の酸化物膜４０３ｃを成膜後に第２の加熱処理を行ってもよい。第２の加熱処理は、第１の加熱処理と同様の条件で行うことができる。第２の加熱処理により、第２の酸化物膜４０４ｃから水素や水などの不純物を除去することができる。また、第１の酸化物膜４０４ａおよび酸化物半導体膜４０４ｂから、さらに水素や水などの不純物を除去することができる。
次に、絶縁膜４０７上にゲート電極４１０となる第２の導電膜を形成し、レジストマスクを用いて、第２の導電膜を選択的にエッチングし、ゲート電極４１０を形成する（図１６（Ｂ）参照）。ゲート電極４１０の材料および作製方法は、先の実施の形態を参酌することができる。
続いて、上記レジストマスクまたはゲート電極４１０をマスクとして絶縁膜４０７を選択的にエッチングし、ゲート絶縁膜４０８を形成する。
続いて、上記レジストマスクまたはゲート電極４１０をマスクとして第２の酸化物膜４０３ｃをエッチングし、第２の酸化物膜４０４ｃを形成する。
次に、下地絶縁膜４０２、ソース電極４０６ａ、ドレイン電極４０６ｂ、ゲート電極４１０上にバリア膜４１４を形成する（図１６（Ｃ）参照）。
バリア膜４１４は、水素、水、および酸素のブロッキング効果を有する絶縁膜であるため、多層膜４０４、下地絶縁膜４０２、ゲート絶縁膜４０８に含まれる酸素が外部に拡散することを抑制することができ、効率よく酸素を酸化物半導体膜に供給して酸素欠損量を低減することができるため、電気特性が良好になり、信頼性の高い半導体装置を提供することができる。
次に、側壁絶縁膜４１６、側壁絶縁膜４１８となる絶縁膜に対し異方性の高いエッチング処理を行うことにより、バリア膜４１４を介して多層膜４０４、ソース電極４０６ａ、ドレイン電極４０６ｂ、ゲート絶縁膜４０８およびゲート電極４１０の側面に側壁絶縁膜４１６、側壁絶縁膜４１８を形成することができる（図１７（Ａ）参照）。
次に、バリア膜４１４上に酸化物絶縁膜４１２を形成する（図１７（Ｂ）参照）。酸化物絶縁膜４１２の材料および作製方法は、先の実施の形態を参酌することができる。
次に、第３の加熱処理を行ってもよい。第３の加熱処理は、第１の加熱処理と同様の条件で行うことができる。第３の加熱処理により、下地絶縁膜４０２、ゲート絶縁膜４０８、酸化物絶縁膜４１２から過剰酸素が放出されやすくなり、多層膜４０４の酸素欠損を低減することができる。
次に、酸化物絶縁膜４１２、バリア膜４１４に開口を設け、酸化物絶縁膜４１２上および開口に該開口を介してソース電極４０６ａおよびドレイン電極４０６ｂと電気的に接続する電極４１９ａおよび電極４１９ｂを形成する。
電極４１９ａおよび電極４１９ｂは、開口に埋め込まれている。開口に電極４１９ａおよび電極４１９ｂを埋め込む手段としては、酸化物絶縁膜４１２上および開口に電極４１９ａおよび電極４１９ｂとなる導電膜を形成し、導電膜に除去（研磨）処理を行うことにより、酸化物絶縁膜４１２が露出するように導電膜の一部を除去する（図１７（Ｃ）参照）。
除去方法としては化学的機械研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）処理を用いることが好適である。
なお、本実施の形態では、導電膜の一部の除去にＣＭＰ処理を用いたが、他の除去処理を用いてもよい。または、ＣＭＰ処理等の研磨処理と、エッチング（ドライエッチング、ウェットエッチング）処理や、プラズマ処理などを組み合わせてもよい。例えば、ＣＭＰ処理後、ドライエッチング処理やプラズマ処理（逆スパッタリングなど）を行い、処理表面の平坦性向上を図ってもよい。除去処理において、エッチング処理、プラズマ処理などをＣＭＰ処理と組み合わせて行う場合、工程順は特に限定されず、導電膜の材料、膜厚、および表面の凹凸状態に合わせて適宜設定すればよい。また、ＣＭＰ処理で導電膜の大部分を除去し、残りの導電膜をドライエッチング処理等で除去してもよい。
なお、ＣＭＰ処理は、１回のみ行ってもよいし、複数回行ってもよい。複数回に分けてＣＭＰ処理を行う場合は、高い研磨レートの一次研磨を行った後、低い研磨レートの仕上げ研磨を行うことが好ましい。このように研磨レートの異なる研磨を組み合わせることによって、導電膜（電極４１９ａ、電極４１９ｂ）の表面の平坦性をより向上させることができる。
次に、酸化物絶縁膜４１２、電極４１９ａ、電極４１９ｂ上に電極４１９ａ、電極４１９ｂと電気的に接続する配線４２０ａおよび配線４２０ｂを形成する（図１４（Ｂ）参照）。
以上の工程で、図１４に示すトランジスタ５５０を作製することができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態５）
本実施の形態では、本発明の一態様のトランジスタを利用した回路の一例について、図面を参照して説明する。
図１９（Ａ）、図１９（Ｂ）に半導体装置の回路図を、図１９（Ｃ）、図１９（Ｄ）に半導体装置の断面図をそれぞれ示す。図１９（Ｃ）、図１９（Ｄ）はそれぞれ、左側にトランジスタ４５０のチャネル長方向の断面図を示し、右側にチャネル幅方向の断面図を示している。また回路図には、酸化物半導体が適用されたトランジスタであることを明示するために、「ＯＳ」の記載を付している。
図１９（Ｃ）、図１９（Ｄ）に示す半導体装置は、下部に第１の半導体材料を用いたトランジスタ２２００を有し、上部に第２の半導体材料を用いたトランジスタを有する。ここでは、第２の半導体材料を用いたトランジスタとして、実施の形態１で例示したトランジスタ４５０を適用した例について説明する。
ここで、第１の半導体材料と第２の半導体材料は異なる禁制帯幅を持つ材料とすることが望ましい。例えば、第１の半導体材料を酸化物半導体以外の半導体材料（シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、またはガリウムヒ素等など）とし、第２の半導体材料を実施の形態１で説明した酸化物半導体とすることができる。酸化物半導体以外の材料として単結晶シリコンなどを用いたトランジスタは、高速動作が容易である。一方で、酸化物半導体を用いたトランジスタは、オフ電流が低い。
ここでは、トランジスタ２２００がｐチャネル型のトランジスタであるものとして説明するが、ｎチャネル型のトランジスタを用いて異なる回路を構成できることは言うまでもない。また、酸化物半導体を用いた実施の形態１に示すようなトランジスタを用いる他は、半導体装置に用いられる材料や半導体装置の構造など、半導体装置の具体的な構成をここで示すものに限定する必要はない。
図１９（Ａ）、図１９（Ｃ）、図１９（Ｄ）に示す構成は、ｐチャネル型のトランジスタとｎチャネル型のトランジスタを直列に接続し、且つ、それぞれのゲートを接続した、いわゆるＣＭＯＳ回路の構成例について示している。
本発明の一態様の酸化物半導体が適用されたトランジスタは、オン電流が高められているため、回路の高速動作が可能となる。
図１９（Ｃ）に示す構成では、トランジスタ２２００の上部に、絶縁膜２２０１を介してトランジスタ４５０が設けられている。また、トランジスタ２２００とトランジスタ４５０の間には複数の配線２２０２が設けられている。また各種絶縁膜に埋め込まれた複数のプラグ２２０３により、上層と下層にそれぞれ設けられた配線や電極が電気的に接続されている。また、トランジスタ４５０を覆う絶縁膜２２０４と、絶縁膜２２０４上に配線２２０５と、トランジスタ４５０の一対の電極と同一の導電膜を加工して形成された配線２２０６と、が設けられている。
このように、２つのトランジスタを積層することにより、回路の占有面積が低減され、より高密度に複数の回路を配置することができる。
図１９（Ｃ）では、トランジスタ４５０のソースまたはドレインの一方と、トランジスタ２２００のソースまたはドレインの一方が配線２２０２やプラグ２２０３によって電気的に接続されている。また、トランジスタ４５０のゲートは、配線２２０５、配線２２０６、プラグ２２０３および配線２２０２などを経由して、トランジスタ２２００のゲートと電気的に接続されている。
図１９（Ｄ）に示す構成では、トランジスタ４５０のゲート絶縁層にプラグ２２０３を埋め込むための開口部が設けられ、トランジスタ４５０のゲートとプラグ２２０３とが接する構成となっている。このような構成とすることで回路の集積化が容易であるのに加え、図１９（Ｃ）に示す構成と比較して経由する配線やプラグの数や長さを低減できるため、回路をより高速に動作させることができる。
ここで、図１９（Ｃ）、図１９（Ｄ）に示す構成において、トランジスタ４５０やトランジスタ２２００の電極の接続構成を異ならせることにより、様々な回路を構成することができる。例えば図１９（Ｂ）に示すように、それぞれのトランジスタのソースとドレインを接続した回路構成とすることにより、いわゆるアナログスイッチとして機能させることができる。
また、先の実施の形態のトランジスタを用いて、対象物の情報を読み取るイメージセンサ機能を有する半導体装置を作製することができる。
図２４に、イメージセンサ機能を有する半導体装置の等価回路の一例を示す。
フォトダイオード６０２は、一方の電極がフォトダイオードリセット信号線６５８に、他方の電極がトランジスタ６４０のゲートに電気的に接続されている。トランジスタ６４０は、ソース又はドレインの一方がフォトセンサ基準信号線６７２に、ソース又はドレインの他方がトランジスタ６５６のソース又はドレインの一方に電気的に接続されている。トランジスタ６５６は、ゲートがゲート信号線６５９に、ソース又はドレインの他方がフォトセンサ出力信号線６７１に電気的に接続されている。
フォトダイオード６０２には、例えば、ｐ型の導電型を有する半導体層と、高抵抗な（ｉ型の導電型を有する）半導体層と、ｎ型の導電型を有する半導体層を積層するｐｉｎ型のフォトダイオードを適用することができる。
フォトダイオード６０２に入射する光を検出することによって、被検出物の情報を読み取ることができる。なお、被検出物の情報を読み取る際に、バックライトなどの光源を用いることができる。
なお、トランジスタ６４０およびトランジスタ６５６には、先の実施の形態のいずれかで一例を示した、酸化物半導体にチャネルが形成されるトランジスタを用いることができる。図２４では、トランジスタ６４０およびトランジスタ６５６が、酸化物半導体を含むことを明確に判明できるよう、トランジスタの記号に「ＯＳ」と付記している。
トランジスタ６４０およびトランジスタ６５６は、上記実施の形態で一例を示したトランジスタであり、酸化物半導体膜をゲート電極によって電気的に囲い込む構成を有することが好ましい。また、酸化物半導体膜の形状は、上端部が丸みを帯び、曲面を有し、酸化物半導体膜上に形成される膜の被覆性を向上させることができる。また、ソース電極およびドレイン電極の端部に生じる恐れのある電界集中を緩和することができ、トランジスタの劣化を抑制することができる。よって、トランジスタ６４０およびトランジスタ６５６は、電気的特性変動が抑制された電気的に安定なトランジスタである。該トランジスタを含むことで、図２４で示すイメージセンサ機能を有する半導体装置として信頼性の高い半導体装置を提供することができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態６）
本実施の形態では、本発明の一態様であるトランジスタを使用し、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置（記憶装置）の一例を、図面を用いて説明する。
図２０に半導体装置の回路図をそれぞれ示す。
図２０に示す半導体装置は、第１の半導体材料を用いたトランジスタ３２００と第２の半導体材料を用いたトランジスタ３３００、および容量素子３４００を有している。なお、トランジスタ３３００としては、実施の形態１で説明したトランジスタを用いることができる。
トランジスタ３３００は、酸化物半導体を有する半導体層にチャネルが形成されるトランジスタである。トランジスタ３３００は、オフ電流が小さいため、これを用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、或いは、リフレッシュ動作の頻度が極めて少ない半導体記憶装置とすることが可能となるため、消費電力を十分に低減することができる。
図２０において、第１の配線３００１はトランジスタ３２００のソース電極と電気的に接続され、第２の配線３００２はトランジスタ３２００のドレイン電極と電気的に接続されている。また、第３の配線３００３はトランジスタ３３００のソース電極またはドレイン電極の一方と電気的に接続され、第４の配線３００４はトランジスタ３３００のゲート電極と電気的に接続されている。そして、トランジスタ３２００のゲート電極、およびトランジスタ３３００のソース電極またはドレイン電極の他方は、容量素子３４００の電極の一方と電気的に接続され、第５の配線３００５は容量素子３４００の電極の他方と電気的に接続されている。
図２０に示す半導体装置では、トランジスタ３２００のゲート電極の電位が保持可能という特徴を活かすことで、次のように、情報の書き込み、保持、読み出しが可能である。
情報の書き込みおよび保持について説明する。まず、第４の配線３００４の電位を、トランジスタ３３００がオン状態となる電位にして、トランジスタ３３００をオン状態とする。これにより、第３の配線３００３の電位が、トランジスタ３２００のゲート電極、および容量素子３４００に与えられる。すなわち、トランジスタ３２００のゲート電極には、所定の電荷が与えられる（書き込み）。ここでは、異なる二つの電位レベルを与える電荷（以下Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という）のいずれかが与えられるものとする。その後、第４の配線３００４の電位を、トランジスタ３３００がオフ状態となる電位にして、トランジスタ３３００をオフ状態とすることにより、トランジスタ３２００のゲート電極に与えられた電荷が保持される（保持）。
トランジスタ３３００のオフ電流は極めて小さいため、トランジスタ３２００のゲート電極の電荷は長時間にわたって保持される。
次に情報の読み出しについて説明する。第１の配線３００１に所定の電位（定電位）を与えた状態で、第５の配線３００５に適切な電位（読み出し電位）を与えると、トランジスタ３２００のゲート電極に保持された電荷量に応じて、第２の配線３００２は異なる電位をとる。一般に、トランジスタ３２００をｎチャネル型とすると、トランジスタ３２００のゲート電極にＨｉｇｈレベル電荷が与えられている場合の見かけのしきい値電圧Ｖｔｈ＿Ｈは、トランジスタ３２００のゲート電極にＬｏｗレベル電荷が与えられている場合の見かけのしきい値電圧Ｖｔｈ＿Ｌより低くなるためである。ここで、見かけのしきい値電圧とは、トランジスタ３２００を「オン状態」とするために必要な第５の配線３００５の電位をいうものとする。したがって、第５の配線３００５の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの間の電位Ｖ０とすることにより、トランジスタ３２００のゲート電極に与えられた電荷を判別できる。例えば、書き込みにおいて、Ｈｉｇｈレベル電荷が与えられていた場合には、第５の配線３００５の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ３２００は「オン状態」となる。Ｌｏｗレベル電荷が与えられていた場合には、第５の配線３００５の電位がＶ０（＜Ｖｔｈ＿Ｌ）となっても、トランジスタ３２００は「オフ状態」のままである。このため、第２の配線３００２の電位を判別することで、保持されている情報を読み出すことができる。
なお、メモリセルをアレイ状に配置して用いる場合、所望のメモリセルの情報のみを読み出せることが必要になる。このように情報を読み出さない場合には、ゲート電極の状態にかかわらずトランジスタ３２００が「オフ状態」となるような電位、つまり、Ｖｔｈ＿Ｈより小さい電位を第５の配線３００５に与えればよい。または、ゲート電極の状態にかかわらずトランジスタ３２００が「オン状態」となるような電位、つまり、Ｖｔｈ＿Ｌより大きい電位を第５の配線３００５に与えればよい。
本実施の形態に示す半導体装置では、チャネル形成領域に酸化物半導体を用いたオフ電流の極めて小さいトランジスタを適用することで、極めて長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。また、電力の供給がない場合（ただし、電位は固定されていることが望ましい）であっても、長期にわたって記憶内容を保持することが可能である。
また、本実施の形態に示す半導体装置では、情報の書き込みに高い電圧を必要とせず、素子の劣化の問題もない。例えば、従来の不揮発性メモリのように、フローティングゲートへの電子の注入や、フローティングゲートからの電子の引き抜きを行う必要がないため、ゲート絶縁層の劣化といった問題が全く生じない。すなわち、開示する発明に係る半導体装置では、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、信頼性が飛躍的に向上する。さらに、トランジスタのオン状態、オフ状態によって、情報の書き込みが行われるため、高速な動作も容易に実現しうる。
以上のように、微細化および高集積化を実現し、かつ高い電気的特性を付与された半導体装置を提供することができる。
（実施の形態７）
本実施の形態では、先の実施の形態で説明したトランジスタを用いることができ、先の実施の形態で説明した記憶装置を含むＣＰＵについて説明する。
図２１は、実施の形態１で説明したトランジスタを少なくとも一部に用いたＣＰＵの一例の構成を示すブロック図である。
図２１に示すＣＰＵは、基板１１９０上に、ＡＬＵ１１９１（ＡＬＵ：Ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ、演算回路）、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、タイミングコントローラ１１９５、レジスタ１１９６、レジスタコントローラ１１９７、バスインターフェース１１９８、書き換え可能なＲＯＭ１１９９、およびＲＯＭインターフェース１１８９を有している。基板１１９０は、半導体基板、ＳＯＩ基板、ガラス基板などを用いる。書き換え可能なＲＯＭ１１９９およびＲＯＭインターフェース１１８９は、別チップに設けてもよい。もちろん、図２１に示すＣＰＵは、その構成を簡略化して示した一例にすぎず、実際のＣＰＵはその用途によって多種多様な構成を有している。例えば、図２１に示すＣＰＵまたは演算回路を含む構成を一つのコアとし、当該コアを複数含み、それぞれのコアが並列で動作するような構成としてもよい。また、ＣＰＵが内部演算回路やデータバスで扱えるビット数は、例えば８ビット、１６ビット、３２ビット、６４ビットなどとすることができる。
バスインターフェース１１９８を介してＣＰＵに入力された命令は、インストラクションデコーダ１１９３に入力され、デコードされた後、ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９５に入力される。
ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９５は、デコードされた命令に基づき、各種制御を行なう。具体的にＡＬＵコントローラ１１９２は、ＡＬＵ１１９１の動作を制御するための信号を生成する。また、インタラプトコントローラ１１９４は、ＣＰＵのプログラム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク状態から判断し、処理する。レジスタコントローラ１１９７は、レジスタ１１９６のアドレスを生成し、ＣＰＵの状態に応じてレジスタ１１９６の読み出しや書き込みを行なう。
また、タイミングコントローラ１１９５は、ＡＬＵ１１９１、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、およびレジスタコントローラ１１９７の動作のタイミングを制御する信号を生成する。例えばタイミングコントローラ１１９５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号ＣＬＫ２を生成する内部クロック生成部を備えており、内部クロック信号ＣＬＫ２を上記各種回路に供給する。
図２１に示すＣＰＵでは、レジスタ１１９６に、メモリセルが設けられている。レジスタ１１９６のメモリセルとして、先の実施の形態に示したトランジスタを用いることができる。
図２１に示すＣＰＵにおいて、レジスタコントローラ１１９７は、ＡＬＵ１１９１からの指示に従い、レジスタ１１９６における保持動作の選択を行う。すなわち、レジスタ１１９６が有するメモリセルにおいて、フリップフロップによるデータの保持を行うか、容量素子によるデータの保持を行うかを、選択する。フリップフロップによるデータの保持が選択されている場合、レジスタ１１９６内のメモリセルへの、電源電圧の供給が行われる。容量素子におけるデータの保持が選択されている場合、容量素子へのデータの書き換えが行われ、レジスタ１１９６内のメモリセルへの電源電圧の供給を停止することができる。
図２２は、レジスタ１１９６として用いることのできる記憶素子の回路図の一例である。記憶素子７００は、電源遮断で記憶データが揮発する回路７０１と、電源遮断で記憶データが揮発しない回路７０２と、スイッチ７０３と、スイッチ７０４と、論理素子７０６と、容量素子７０７と、選択機能を有する回路７２０と、を有する。回路７０２は、容量素子７０８と、トランジスタ７０９と、トランジスタ７１０と、を有する。なお、記憶素子７００は、必要に応じて、ダイオード、抵抗素子、インダクタなどのその他の素子をさらに有していても良い。
ここで、回路７０２には、先の実施の形態で説明した記憶装置を用いることができる。記憶素子７００への電源電圧の供給が停止した際、回路７０２のトランジスタ７０９の第１のゲートには接地電位（０Ｖ）、またはトランジスタ７０９がオフする電位が入力され続ける構成とする。例えば、トランジスタ７０９の第１のゲートが抵抗等の負荷を介して接地される構成とする。
スイッチ７０３は、一導電型（例えば、ｎチャネル型）のトランジスタ７１３を用いて構成され、スイッチ７０４は、一導電型とは逆の導電型（例えば、ｐチャネル型）のトランジスタ７１４を用いて構成した例を示す。ここで、スイッチ７０３の第１の端子はトランジスタ７１３のソースとドレインの一方に対応し、スイッチ７０３の第２の端子はトランジスタ７１３のソースとドレインの他方に対応し、スイッチ７０３はトランジスタ７１３のゲートに入力される制御信号ＲＤによって、第１の端子と第２の端子の間の導通または非導通（つまり、トランジスタ７１３のオン状態またはオフ状態）が選択される。スイッチ７０４の第１の端子はトランジスタ７１４のソースとドレインの一方に対応し、スイッチ７０４の第２の端子はトランジスタ７１４のソースとドレインの他方に対応し、スイッチ７０４はトランジスタ７１４のゲートに入力される制御信号ＲＤによって、第１の端子と第２の端子の間の導通または非導通（つまり、トランジスタ７１４のオン状態またはオフ状態）が選択される。
トランジスタ７０９のソースとドレインの一方は、容量素子７０８の一対の電極のうちの一方、およびトランジスタ７１０のゲートと電気的に接続される。ここで、接続部分をノードＭ２とする。トランジスタ７１０のソースとドレインの一方は、低電源電位を供給することのできる配線（例えばＧＮＤ線）に電気的に接続され、他方は、スイッチ７０３の第１の端子（トランジスタ７１３のソースとドレインの一方）と電気的に接続される。スイッチ７０３の第２の端子（トランジスタ７１３のソースとドレインの他方）はスイッチ７０４の第１の端子（トランジスタ７１４のソースとドレインの一方）と電気的に接続される。スイッチ７０４の第２の端子（トランジスタ７１４のソースとドレインの他方）は電源電位ＶＤＤを供給することのできる配線と電気的に接続される。スイッチ７０３の第２の端子（トランジスタ７１３のソースとドレインの他方）と、スイッチ７０４の第１の端子（トランジスタ７１４のソースとドレインの一方）と、論理素子７０６の入力端子と、容量素子７０７の一対の電極のうちの一方と、は電気的に接続される。ここで、接続部分をノードＭ１とする。容量素子７０７の一対の電極のうちの他方は、一定の電位が入力される構成とすることができる。例えば、低電源電位（ＧＮＤ等）または高電源電位（ＶＤＤ等）が入力される構成とすることができる。容量素子７０７の一対の電極のうちの他方は、低電源電位を供給することのできる配線（例えばＧＮＤ線）と電気的に接続される。容量素子７０８の一対の電極のうちの他方は、一定の電位が入力される構成とすることができる。例えば、低電源電位（ＧＮＤ等）または高電源電位（ＶＤＤ等）が入力される構成とすることができる。容量素子７０８の一対の電極のうちの他方は、低電源電位を供給することのできる配線（例えばＧＮＤ線）と電気的に接続される。
なお、容量素子７０７および容量素子７０８は、トランジスタや配線の寄生容量等を積極的に利用することによって省略することも可能である。
トランジスタ７０９の第１ゲート（第１のゲート電極）には、制御信号ＷＥが入力される。スイッチ７０３およびスイッチ７０４は、制御信号ＷＥとは異なる制御信号ＲＤによって第１の端子と第２の端子の間の導通状態または非導通状態を選択され、一方のスイッチの第１の端子と第２の端子の間が導通状態のとき他方のスイッチの第１の端子と第２の端子の間は非導通状態となる。
トランジスタ７０９のソースとドレインの他方には、回路７０１に保持されたデータに対応する信号が入力される。図２２では、回路７０１から出力された信号が、トランジスタ７０９のソースとドレインの他方に入力される例を示した。スイッチ７０３の第２の端子（トランジスタ７１３のソースとドレインの他方）から出力される信号は、論理素子７０６によってその論理値が反転された反転信号となり、回路７２０を介して回路７０１に入力される。
なお、図２２では、スイッチ７０３の第２の端子（トランジスタ７１３のソースとドレインの他方）から出力される信号は、論理素子７０６および回路７２０を介して回路７０１に入力する例を示したがこれに限定されない。スイッチ７０３の第２の端子（トランジスタ７１３のソースとドレインの他方）から出力される信号が、論理値を反転させられることなく、回路７０１に入力されてもよい。例えば、回路７０１内に、入力端子から入力された信号の論理値が反転した信号が保持されるノードが存在する場合に、スイッチ７０３の第２の端子（トランジスタ７１３のソースとドレインの他方）から出力される信号を当該ノードに入力することができる。
図２２におけるトランジスタ７０９は、実施の形態１で説明したトランジスタを用いることができる。また、実施の形態３で説明したように第２ゲート（第２のゲート電極）を有する構成とすることが好ましい。第１ゲートには制御信号ＷＥを入力し、第２ゲートには制御信号ＷＥ２を入力することができる。制御信号ＷＥ２は、一定の電位の信号とすればよい。当該一定の電位には、例えば、接地電位ＧＮＤやトランジスタ７０９のソース電位よりも小さい電位などが選ばれる。制御信号ＷＥ２は、トランジスタ７０９のしきい値電圧を制御するための電位信号であり、トランジスタ７０９のＩｃｕｔをより低減することができる。なお、トランジスタ７０９としては、第２ゲートを有さないトランジスタを用いることもできる。
また、図２２において、記憶素子７００に用いられるトランジスタのうち、トランジスタ７０９以外のトランジスタは、酸化物半導体以外の半導体でなる層または基板１１９０にチャネルが形成されるトランジスタとすることができる。例えば、シリコン層またはシリコン基板にチャネルが形成されるトランジスタとすることができる。また、記憶素子７００に用いられるトランジスタ全てを、チャネルが酸化物半導体膜で形成されるトランジスタとすることもできる。または、記憶素子７００は、トランジスタ７０９以外にも、チャネルが酸化物半導体膜で形成されるトランジスタを含んでいてもよく、残りのトランジスタは酸化物半導体以外の半導体でなる層または基板１１９０にチャネルが形成されるトランジスタとすることもできる。
図２２における回路７０１には、例えばフリップフロップ回路を用いることができる。また、論理素子７０６としては、例えばインバータやクロックドインバータ等を用いることができる。
本発明の一態様における半導体装置では、記憶素子７００に電源電圧が供給されない間は、回路７０１に記憶されていたデータを、回路７０２に設けられた容量素子７０８によって保持することができる。
また、酸化物半導体膜にチャネルが形成されるトランジスタはオフ電流が極めて小さい。例えば、酸化物半導体膜にチャネルが形成されるトランジスタのオフ電流は、結晶性を有するシリコンにチャネルが形成されるトランジスタのオフ電流に比べて著しく低い。そのため、当該トランジスタをトランジスタ７０９として用いることによって、記憶素子７００に電源電圧が供給されない間も容量素子７０８に保持された信号は長期間にわたり保たれる。こうして、記憶素子７００は電源電圧の供給が停止した間も記憶内容（データ）を保持することが可能である。
また、スイッチ７０３およびスイッチ７０４を設けることによって、プリチャージ動作を行うことを特徴とする記憶素子であるため、電源電圧供給再開後に、回路７０１が元のデータを保持しなおすまでの時間を短くすることができる。
また、回路７０２において、容量素子７０８によって保持された信号はトランジスタ７１０のゲートに入力される。そのため、記憶素子７００への電源電圧の供給が再開された後、容量素子７０８によって保持された信号を、トランジスタ７１０の状態（オン状態、またはオフ状態）に変換して、回路７０２から読み出すことができる。それ故、容量素子７０８に保持された信号に対応する電位が多少変動していても、元の信号を正確に読み出すことが可能である。
このような記憶素子７００を、プロセッサが有するレジスタやキャッシュメモリなどの記憶装置に用いることで、電源電圧の供給停止による記憶装置内のデータの消失を防ぐことができる。また、電源電圧の供給を再開した後、短時間で電源供給停止前の状態に復帰することができる。よって、プロセッサ全体、もしくはプロセッサを構成する一つ、または複数の論理回路において、短い時間でも電源停止を行うことができるため、消費電力を抑えることができる。
本実施の形態では、記憶素子７００をＣＰＵに用いる例として説明したが、記憶素子７００は、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、カスタムＬＳＩ、ＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）等のＬＳＩ、ＲＦ−ＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）にも応用可能である。
本実施の形態は、本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態８）
本実施の形態では、実施の形態１で説明したトランジスタ、実施の形態５、実施の形態６で説明した記憶装置、または実施の形態７で説明したＣＰＵ等（ＤＳＰ、カスタムＬＳＩ、ＰＬＤ、ＲＦ−ＩＤを含む）を用いることのできる電子機器の例について説明する。
実施の形態１で説明したトランジスタ、実施の形態５、実施の形態６で説明した記憶装置、または実施の形態７で説明したＣＰＵ等は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、テレビ、モニタ等の表示装置、照明装置、パーソナルコンピュータ、ワードプロセッサ、画像再生装置、ポータブルオーディオプレーヤ、ラジオ、テープレコーダ、ステレオ、電話、コードレス電話、携帯電話、自動車電話、トランシーバ、無線機、ゲーム機、電卓、携帯情報端末、電子手帳、電子書籍、電子翻訳機、音声入力機器、ビデオカメラ、デジタルスチルカメラ、電気シェーバ、ＩＣチップ、電子レンジ等の高周波加熱装置、電気炊飯器、電気洗濯機、電気掃除機、エアコンディショナーなどの空調設備、食器洗い機、食器乾燥機、衣類乾燥機、布団乾燥機、電気冷蔵庫、電気冷凍庫、電気冷凍冷蔵庫、ＤＮＡ保存用冷凍庫、放射線測定器、透析装置、Ｘ線診断装置等の医療機器、などが挙げられる。また、煙感知器、熱感知器、ガス警報装置、防犯警報装置などの警報装置も挙げられる。さらに、誘導灯、信号機、ベルトコンベア、エレベータ、エスカレータ、産業用ロボット、電力貯蔵システム等の産業機器も挙げられる。また、燃料を用いたエンジンや、非水系二次電池からの電力を用いて電動機により推進する移動体なども、電子機器の範疇に含まれるものとする。上記移動体として、例えば、電気自動車（ＥＶ）、内燃機関と電動機を併せ持ったハイブリッド車（ＨＥＶ）、プラグインハイブリッド車（ＰＨＥＶ）、これらのタイヤ車輪を無限軌道に変えた装軌車両、電動アシスト自転車を含む原動機付自転車、自動二輪車、電動車椅子、ゴルフ用カート、小型または大型船舶、潜水艦、ヘリコプター、航空機、ロケット、人工衛星、宇宙探査機や惑星探査機、宇宙船が挙げられる。これらの電子機器の一部の具体例を図２３に示す。
図２３（Ａ）に示すテレビジョン装置８０００は、筐体８００１に表示部８００２が組み込まれており、表示部８００２により映像を表示し、スピーカ部８００３から音声を出力することが可能である。先の実施の形態で例示したトランジスタを筐体８００１に組み込まれた表示部８００２を動作するための駆動回路または画素に用いることが可能である。
表示部８００２は、液晶表示装置、有機ＥＬ素子などの発光素子を各画素に備えた発光装置、電気泳動表示装置、ＤＭＤ（Ｄｉｇｉｔａｌ Ｍｉｃｒｏｍｉｒｒｏｒ Ｄｅｖｉｃｅ）、ＰＤＰ（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）等の半導体表示装置を用いることができる。
テレビジョン装置８０００は、受信機やモデムなどを備えていてもよい。テレビジョン装置８０００は、受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線又は無線による通信ネットワークに接続することにより、一方向（送信者から受信者）又は双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
また、テレビジョン装置８０００は、情報通信を行うためのＣＰＵ８００４や、メモリを備えていてもよい。ＣＰＵ８００４やメモリに、先の実施の形態に示したトランジスタ、記憶装置、またはＣＰＵを用いることによって省電力化を図ることができる。
図２３（Ａ）に示す警報装置８１００は、住宅用火災警報器であり、煙または熱の検出部８１０２と、マイクロコンピュータ８１０１を用いた電子機器の一例である。マイクロコンピュータ８１０１は、先の実施の形態に示したトランジスタ、記憶装置、またはＣＰＵを含む。
また、図２３（Ａ）に示す室内機８２００および室外機８２０４を有するエアコンディショナーは、先の実施の形態に示したトランジスタ、記憶装置、またはＣＰＵ等を含む電子機器の一例である。具体的に、室内機８２００は、筐体８２０１、送風口８２０２、ＣＰＵ８２０３等を有する。図２３（Ａ）においては、ＣＰＵ８２０３が、室内機８２００に設けられている場合を例示しているが、ＣＰＵ８２０３は室外機８２０４に設けられていてもよい。または、室内機８２００と室外機８２０４の両方に、ＣＰＵ８２０３が設けられていてもよい。先の実施の形態に示したトランジスタをエアコンディショナーのＣＰＵに用いることによって省電力化を図ることができる。
また、図２３（Ａ）に示す電気冷凍冷蔵庫８３００は、先の実施の形態に示したトランジスタ、記憶装置、またはＣＰＵ等を含む電子機器の一例である。具体的に、電気冷凍冷蔵庫８３００は、筐体８３０１、冷蔵室用扉８３０２、冷凍室用扉８３０３、ＣＰＵ８３０４等を有する。図２３（Ａ）では、ＣＰＵ８３０４が、筐体８３０１の内部に設けられている。先の実施の形態に示したトランジスタを電気冷凍冷蔵庫８３００のＣＰＵ８３０４に用いることによって省電力化が図れる。
図２３（Ｂ）、図２３（Ｃ）には、電子機器の一例である電気自動車の例を示す。電気自動車９７００には、二次電池９７０１が搭載されている。二次電池９７０１の電力は、回路９７０２により出力が調整されて、駆動装置９７０３に供給される。回路９７０２は、図示しないＲＯＭ、ＲＡＭ、ＣＰＵ等を有する処理装置９７０４によって制御される。先の実施の形態に示したトランジスタを電気自動車９７００のＣＰＵに用いることによって省電力化が図れる。
駆動装置９７０３は、直流電動機もしくは交流電動機単体、または電動機と内燃機関と、を組み合わせて構成される。処理装置９７０４は、電気自動車９７００の運転者の操作情報（加速、減速、停止など）や走行時の情報（上り坂や下り坂等の情報、駆動輪にかかる負荷情報など）の入力情報に基づき、回路９７０２に制御信号を出力する。回路９７０２は、処理装置９７０４の制御信号により、二次電池９７０１から供給される電気エネルギーを調整して駆動装置９７０３の出力を制御する。交流電動機を搭載している場合は、図示していないが、直流を交流に変換するインバータも内蔵される。
本実施の形態は、本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
本実施例では、実施例試料として、図６（Ａ）に示すトランジスタ４６０と同様の構成のトランジスタについて作製し、断面形状を調べた。また、作製したトランジスタの電気特性の評価を行った。
はじめに、実施例試料の作製方法について示す。
まず、シリコン基板上に下地絶縁膜となる膜厚３００ｎｍの酸化窒化シリコン（ＳｉＯＮ）膜を形成した。酸化窒化シリコン膜は、スパッタリング法によりアルゴンおよび酸素（アルゴン：酸素＝２５ｓｃｃｍ：２５ｓｃｃｍ）混合雰囲気下において、圧力０．４Ｐａ、電源電力（電源出力）５．０ｋＷを印加し、シリコン基板とターゲットとの間の距離を６０ｍｍ、基板温度１００℃の条件によって成膜した。
酸化窒化シリコン膜表面を研磨処理後、膜厚１０ｎｍの第１の酸化物膜と膜厚４０ｎｍの酸化物半導体膜を積層して形成した。成膜条件は、第１の酸化物膜はＩｎ：Ｇａ：Ｚｎ＝１：３：２（原子数比）の酸化物ターゲット（ＩＧＺＯ（１３２））を用いたスパッタリング法によりアルゴンおよび酸素（アルゴン：酸素＝３０ｓｃｃｍ：１５ｓｃｃｍ）混合雰囲気下において、圧力０．４Ｐａ、電源電力０．５ｋＷを印加し、ターゲットと基板の間の距離を６０ｍｍ、基板温度２００℃として成膜し、酸化物半導体膜はＩｎ：Ｇａ：Ｚｎ＝１：１：１（原子数比）の酸化物ターゲット（ＩＧＺＯ（１１１））を用いたスパッタリング法によりアルゴンおよび酸素（アルゴン：酸素＝３０ｓｃｃｍ：１５ｓｃｃｍ）混合雰囲気下において、圧力０．４Ｐａ、電源電力０．５ｋＷを印加し、ターゲットと基板の間の距離を６０ｍｍ、基板温度３００℃として成膜した。なお、第１の酸化物膜および酸化物半導体膜は、大気曝露せずに連続成膜を行った。
次に、加熱処理を行った。加熱処理は窒素雰囲気下、４５０℃で１時間行った後、酸素雰囲気下、４５０℃で１時間行った。
次に、酸化物半導体膜上にハードマスクとなるタングステン膜を膜厚５ｎｍ成膜し、エッチングしてハードマスクを形成した。エッチングは、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法により、四弗化炭素（ＣＦ４＝１００ｓｃｃｍ）雰囲気下、電源電力２０００Ｗ、バイアス電力５０Ｗ、圧力０．６７Ｐａにて行い、その後、四弗化炭素、酸素（ＣＦ４：Ｏ２＝６０ｓｃｃｍ：４０ｓｃｃｍ）混合雰囲気下、電源電力１０００Ｗ、バイアス電力２５Ｗ、圧力２．０Ｐａにて行った。
次に、第１の酸化物膜および酸化物半導体膜を、ＩＣＰエッチング法により、メタンおよびアルゴン（ＣＨ４：Ａｒ＝１６ｓｃｃｍ：３２ｓｃｃｍ）混合雰囲気下、電源電力６００Ｗ、バイアス電力１００Ｗ、圧力１．０Ｐａ、基板温度７０℃においてエッチングして島状の第１の酸化物膜および酸化物半導体膜に加工した。
次に、第１の酸化物膜および酸化物半導体膜上に、ソース電極およびドレイン電極となるタングステン（Ｗ）膜を膜厚１０ｎｍ成膜した。成膜条件は、タングステンターゲットを用いたスパッタリング法によりアルゴン（アルゴン８０ｓｃｃｍ）雰囲気下において、圧力０．８Ｐａ、電源電力（電源出力）１．０ｋＷを印加し、シリコン基板とターゲットとの間の距離を６０ｍｍ、基板温度２３０℃の条件によって成膜した。
次に、タングステン膜上にレジストマスクを形成して、エッチングを行った。エッチングは、ＩＣＰエッチング法により、第１のエッチングを四弗化炭素（ＣＦ４＝１００ｓｃｃｍ）雰囲気下、電源電力２０００Ｗ、バイアス電力５０Ｗ、圧力０．６７Ｐａにて行い、その後、第２のエッチングを四弗化炭素、酸素（ＣＦ４：Ｏ２＝６０ｓｃｃｍ：４０ｓｃｃｍ）混合雰囲気下、電源電力１０００Ｗ、バイアス電力２５Ｗ、圧力２．０Ｐａにて行い、ソース電極およびドレイン電極を形成した。
次に、酸化物半導体膜、ソース電極およびドレイン電極上に膜厚５ｎｍの第２の酸化物膜を成膜した。成膜条件は、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２（原子数比）の酸化物ターゲット（ＩＧＺＯ（１３２））を用いたスパッタリング法によりアルゴンおよび酸素（アルゴン：酸素＝３０ｓｃｃｍ：１５ｓｃｃｍ）混合雰囲気下において、圧力０．４Ｐａ、電源電力０．５ｋＷを印加し、ターゲットと基板の間の距離を６０ｍｍ、基板温度２００℃とした。
次に、ＣＶＤ法によりゲート絶縁膜となる１０ｎｍの酸化窒化シリコン膜を成膜した。
次に、酸化窒化シリコン膜上にスパッタリング法により膜厚１０ｎｍの窒化チタン膜を、窒素（Ｎ２＝５０ｓｃｃｍ）雰囲気下、圧力０．２Ｐａ、電源電力１２ｋＷを印加し、ターゲットと基板の間の距離を４００ｍｍ、基板温度常温として成膜し、その上に、膜厚１０ｎｍのタングステン膜をアルゴン（Ａｒ＝１００ｓｃｃｍ）雰囲気下、圧力２．０Ｐａ、電源電力４ｋＷを印加し、ターゲットと基板の間の距離を６０ｍｍ、基板温度２３０℃として積層して成膜した。
次に、ＩＣＰエッチング法により、膜厚１０ｎｍの窒化チタン膜および膜厚１０ｎｍのタングステン膜の積層をエッチングした。エッチング条件は、塩素、四弗化炭素および酸素（Ｃｌ２：ＣＦ４：Ｏ２＝４５ｓｃｃｍ：５５ｓｃｃｍ：５５ｓｃｃｍ）混合雰囲気下、電源電力３０００Ｗ、バイアス電力１１０Ｗ、圧力０．６７Ｐａにおいて第１のエッチングを行い、第１のエッチングの後に三塩化硼素および塩素（ＢＣｌ３：Ｃｌ２＝１５０ｓｃｃｍ：５０ｓｃｃｍ）混合雰囲気下、電源電力１０００Ｗ、バイアス電力５０Ｗ、圧力０．６７Ｐａにおいて第２のエッチングを行い、ゲート電極を形成した。
次に、ＩＣＰエッチング法により、ゲート電極をマスクにとして、ゲート絶縁膜、第２の酸化物膜の積層をエッチングした。エッチング条件は、メタンおよびアルゴン（ＣＨ４：Ａｒ＝１６ｓｃｃｍ：３２ｓｃｃｍ）混合雰囲気下、電源電力６００Ｗ、バイアス電力１００Ｗ、圧力１．０Ｐａ、基板温度７０℃においてエッチングを行った。
次に、ゲート電極上に膜厚２０ｎｍの酸化アルミニウム膜をスパッタリング法により成膜し、その上に、膜厚１５０ｎｍの酸化窒化シリコン膜をＣＶＤ法により成膜した。
上記の方法により作製した実施例試料の断面ＳＴＥＭ写真を図１０に示す。図１０（Ａ）はチャネル長方向の断面図、図１０（Ｂ）はチャネル幅方向の断面図である。
図１０（Ｂ）に示すように、酸化物半導体膜であるＩＧＺＯ（１１１）のチャネル幅方向の断面は端部が丸みを帯び、半円状になっている。このような構成になることで、酸化物半導体膜上に形成された、第２の酸化物膜、ゲート絶縁膜、ゲート電極の被覆性が向上し、段切れ等の形状不良が発生していないことが確認された。
また、作製したトランジスタのチャネル長は６８ｎｍ、チャネル幅は３４ｎｍであった。
次に作製したトランジスタにおいて、ドレイン電圧（Ｖｄ：［Ｖ］）が０．１Ｖまたは１Ｖとし、ゲート電圧（Ｖｇ：［Ｖ］）を−３Ｖから３Ｖまで掃引した際の、ドレイン電流（Ｉｄ：［Ａ］）の測定を行った。実施例トランジスタの測定結果を図２９に示す。図２９において、実線はドレイン電圧（Ｖｄ：［Ｖ］）が１Ｖのときの測定結果であり、点線はドレイン電圧（Ｖｄ：［Ｖ］）が０．１Ｖのときの測定結果であり、横軸はゲート電圧（Ｖｇ：［Ｖ］）、縦軸はドレイン電流（Ｉｄ：［Ａ］を示す。なお、「ドレイン電圧（Ｖｄ：［Ｖ］）」とは、ソースを基準としたドレインとソースの電位差であり、「ゲート電圧（Ｖｇ：［Ｖ］）」とは、ソースを基準としたゲートとソースの電位差である。
図２９に示すように本実施例で作製したトランジスタのオン電流は、ドレイン電圧（Ｖｄ：［Ｖ］）が１Ｖのときで５．３１μＡであった。また、ドレイン電圧が０．１Ｖのときの電界効果移動度は、２０．０ｃｍ２／Ｖｓであった。また、ドレイン電圧が１Ｖのときのシフト値は０．１３Ａであった。なお、ここではドレイン電流が１×１０−１２Ａでのゲート電圧の値をシフト値と定義する。また、ドレイン電圧が１Ｖのときのしきい値電圧は０．６５Ｖであった。また、ドレイン電圧が０．１ＶのときのＳ値は１１３．１ｍＶ／ｄｅｃであった。また、ドレイン電圧が１Ｖのときのオフ電流は測定下限以下であった。
以上より、本実施例のトランジスタは高い電気的特性をもつトランジスタであることが示された。
本実施例では、実施例１で作製したトランジスタの温度依存性について評価を行った。
評価は、−２５℃、５０℃および１５０℃の３条件でドレイン電圧（Ｖｄ：［Ｖ］）が１Ｖ、ゲート電圧（Ｖｇ：［Ｖ］）を−３Ｖから３Ｖまで掃引した際の、ドレイン電流（Ｉｄ：［Ａ］）および電界効果移動度（μＦＥ）の測定を行った。実施例トランジスタの測定結果を図３０に示す。図３０において、横軸はゲート電圧（Ｖｇ：［Ｖ］）、左側の縦軸はドレイン電流（Ｉｄ：［Ａ］）、右側の縦軸は電界効果移動度（μＦＥ：ｃｍ２／Ｖｓ）を示す。
図３０に示すように実施例１で作製したトランジスタは、温度変化によりオン電流および電界効果移動度があまり変化しないことが確認できた。
また、しきい値電圧の温度の依存性について図３１に示す。
温度変化によりしきい値電圧の値はあまり変化しないことが確認できた。
以上より、本実施例のトランジスタは温度耐性をもつトランジスタであることが示された。
本実施例では、実施例１で作製したトランジスタの信頼性について評価を行った。
評価は、ストレス試験の条件としてソース電圧（Ｖｓ：［Ｖ］）およびドレイン電圧（Ｖｄ：［Ｖ］）を０Ｖ、ゲート電圧を−１．８Ｖ、１５０℃で１時間印加し、ドレイン電流（Ｉｄ：［Ａ］）の測定を行った。実施例トランジスタの測定結果を図３２（Ａ）に示す。図３２（Ａ）において、ドレイン電圧（Ｖｄ：［Ｖ］）が０．１Ｖおよび１Ｖのときの測定結果であり、横軸はゲート電圧（Ｖｇ：［Ｖ］）、縦軸はドレイン電流（Ｉｄ：［Ａ］）を示す。
また、ストレス試験の条件としてソース電圧（Ｖｓ：［Ｖ］）およびゲート電圧（Ｖｇ：［Ｖ］）を０Ｖ、ドレイン電圧を１．８Ｖ、１５０℃で１時間印加し、ドレイン電流（Ｉｄ：［Ａ］）の測定を行った。実施例トランジスタの測定結果を図３２（Ｂ）に示す。図３２（Ｂ）において、ドレイン電圧（Ｖｄ：［Ｖ］）が０．１Ｖおよび１Ｖのときの測定結果であり、横軸はゲート電圧（Ｖｇ：［Ｖ］）、縦軸はドレイン電流（Ｉｄ：［Ａ］）を示す。
なお、図中の実線は、ストレス試験前の測定結果を表し、図中の点線は、ストレス試験後の測定結果を表す。図３２（Ａ）、図３２（Ｂ）に示すように実施例１で作製したトランジスタのドレイン電圧（Ｖｄ：［Ｖ］）が１Ｖのときのしきい値電圧の変化量ΔＶｔｈは、図３２（Ａ）では０．０３Ｖ、図３２（Ｂ）では０．１１Ｖであり、小さい変化量であった。
また、図３３（図中の四角形）にソース電圧（Ｖｓ：［Ｖ］）およびゲート電圧（Ｖｇ：［Ｖ］）を０Ｖ、１２５℃で０．０１年（８７．６時間）、ドレイン電圧（Ｖｄ：［Ｖ］）を１．８Ｖ印加とし、しきい値電圧の変化量を示す。
また、図３３（図中のひし形）にソース電圧（Ｖｓ：［Ｖ］）およびドレイン電圧（Ｖｄ：［Ｖ］）を０Ｖ、１２５℃で０．０１年（８７．６時間）、ゲート電圧（Ｖｇ：［Ｖ］）を−１．８Ｖ印加とし、しきい値電圧の変化量を示す。
図３３に示すように実施例１で作製したトランジスタのしきい値電圧の変化量は、０．０１年経過した後でも変化量が小さいことが確認できた。
以上より、本実施例のトランジスタは高い電気的安定性をもつトランジスタであることが示された。
本実施例では、実施例１で作製したトランジスタのチャネル幅に対する電気特性の評価を行った。
まず、ドレイン電圧（Ｖｄ：［Ｖ］）が１Ｖのときのチャネル幅に対するオン電流（Ｉｏｎ：［Ａ］）の測定を行った。実施例トランジスタの測定結果を図３４（Ａ）に示す。図３４（Ａ）において、横軸はチャネル長［ｎｍ］、縦軸はオン電流（Ｉｏｎ：［Ａ］）を示す。なお、図中のひし形はチャネル幅が４０ｎｍ、三角はチャネル幅が１００ｎｍ、四角はチャネル幅が５００ｎｍのときの測定結果を示す。
図３４（Ａ）により、チャネル幅が狭くなっても、オン電流Ｉｏｎが高いことが確認できた。
次に、ドレイン電圧（Ｖｄ：［Ｖ］）が０．１Ｖのときのチャネル幅に対する電界効果移動度の測定を行った。実施例トランジスタの測定結果を図３４（Ｂ）に示す。図３４（Ｂ）において、横軸はチャネル長［ｎｍ］、縦軸は電界効果移動度（μＦＥ：ｃｍ２／Ｖｓ）を示す。なお、図中のひし形はチャネル幅が４０ｎｍ、三角はチャネル幅が１００ｎｍ、四角はチャネル幅が５００ｎｍのときの測定結果を示す。
図３４（Ｂ）により、チャネル幅が狭い方が移動度が高いことが確認できた。
次に、ドレイン電圧（Ｖｄ：［Ｖ］）が１Ｖのときのチャネル幅に対するしきい値電圧の測定を行った。実施例トランジスタの測定結果を図３４（Ｃ）に示す。図３４（Ｃ）において、横軸はチャネル長［ｎｍ］、縦軸はしきい値電圧（Ｖｔｈ：［Ｖ］）を示す。なお、図中のひし形はチャネル幅が４０ｎｍ、三角はチャネル幅が１００ｎｍ、四角はチャネル幅が５００ｎｍのときの測定結果を示す。
図３４（Ｃ）により、しきい値電圧はあまり変化していないことが確認できた。
次に、ドレイン電圧（Ｖｄ：［Ｖ］）が１Ｖのときのチャネル幅に対するシフト値の測定を行った。シフト値とは立ち上がりの電圧のことであり、ドレイン電流（Ｉｄ：［Ａ］）が１Ｅ−１２Ａの場合のゲート電圧（Ｖｇ：［Ｖ］）と定義する。実施例トランジスタの測定結果を図３４（Ｄ）に示す。図３４（Ｄ）において、横軸はチャネル長［ｎｍ］、縦軸はシフト値［Ｖ］を示す。なお、図中のひし形はチャネル幅が４０ｎｍ、三角はチャネル幅が１００ｎｍ、四角はチャネル幅が５００ｎｍのときの測定結果を示す。
図３４（Ｄ）により、チャネル幅が狭い方がシフト値の変化が小さいことが確認できた。
次に、ドレイン電圧（Ｖｄ：［Ｖ］）が０．１Ｖのときのチャネル幅に対するＳ値の測定を行った。実施例トランジスタの測定結果を図３５（Ａ）に示す。図３５（Ａ）において、横軸はチャネル長［ｎｍ］、縦軸はＳ値［ｍＶ／ｄｅｃ．］を示す。なお、図中のひし形はチャネル幅が４０ｎｍ、三角はチャネル幅が１００ｎｍ、四角はチャネル幅が５００ｎｍのときの測定結果を示す。
図３５（Ａ）により、チャネル幅が狭いほどＳ値が低下していることが確認できた。
次に、チャネル幅に対するＤＩＢＬの測定を行った。ドレイン電圧（Ｖｄ：［Ｖ］）が０．１Ｖのときのしきい値電圧からドレイン電圧（Ｖｄ：［Ｖ］）が１Ｖのときのしきい値電圧を引き、それを０．９で割って得られた値をＤＩＢＬとしている。実施例トランジスタの測定結果を図３５（Ｂ）に示す。図３５（Ｂ）において、横軸はチャネル長［ｎｍ］、縦軸はＤＩＢＬ値［Ｖ／Ｖ．］を示す。なお、図中のひし形はチャネル幅が４０ｎｍ、三角はチャネル幅が１００ｎｍ、四角はチャネル幅が５００ｎｍのときの測定結果を示す。
図３５（Ｂ）により、チャネル幅が狭くなるにつれて、ＤＩＢＬが低下していることが確認できた。
以上より、本実施例のトランジスタはチャネル幅が狭いほど高い電気的特性をもつトランジスタであることが示された。
本実施例では、実施例試料として、図６（Ａ）に示すトランジスタ４６０と同様の構成のトランジスタについて作製し、電気特性の評価を行った。
はじめに、実施例試料の作製方法について示す。
実施例試料の作製方法は、実施例１を参酌することができる。なお、第１の酸化物膜のみ実施例１と異なり、本実施例の第１の酸化物膜は、膜厚１０ｎｍであり、成膜条件は、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４（原子数比）の酸化物ターゲット（ＩＧＺＯ（１３４））を用いたスパッタリング法によりアルゴンおよび酸素（アルゴン：酸素＝３０ｓｃｃｍ：１５ｓｃｃｍ）混合雰囲気下において、圧力０．４Ｐａ、電源電力０．５ｋＷを印加し、ターゲットと基板の間の距離を６０ｍｍ、基板温度２００℃として成膜した。
また、チャネル長７０ｎｍ、チャネル幅４０ｎｍの実施例トランジスタを作製した。
次に作製したトランジスタにおいて、ドレイン電圧（Ｖｄ：［Ｖ］）が１Ｖとし、ゲート電圧（Ｖｇ：［Ｖ］）を−３Ｖから３Ｖまで掃引した際の、ドレイン電流（Ｉｄ：［Ａ］）の測定を行った。また、ドレイン電圧が０．１Ｖのときの電界効果移動度（μＦＥ）の測定を行った。実施例トランジスタの測定結果を図１１に示す。図１１において、ドレイン電圧（Ｖｄ：［Ｖ］）が１Ｖのときの測定結果であり、横軸はゲート電圧（Ｖｇ：［Ｖ］）、左側の縦軸はドレイン電流（Ｉｄ：［Ａ］）、右側の縦軸は電界効果移動度（μＦＥ：ｃｍ２／Ｖｓ）を示す。
図１１に示すように本実施例で作製したトランジスタのオン電流は、ドレイン電圧（Ｖｄ：［Ｖ］）が１Ｖのときで５．０８μＡであった。また、ドレイン電圧が０．１Ｖのときの電界効果移動度は、１７．０ｃｍ２／Ｖｓであった。
以上より、本実施例のトランジスタは高い電気的特性をもつトランジスタであることが示された。
本実施例では、実施例試料として、図６（Ａ）に示すトランジスタ４６０と同様の構成のトランジスタについて作製し、チャネル幅に対する電気特性の評価を行った。
はじめに、実施例試料の作製方法について示す。
実施例試料の作製方法は、実施例１を参酌することができる。実施例１で用いた試料（第１の酸化物膜が膜厚１０ｎｍのＩＧＺＯ（１３２）、酸化物半導体膜が膜厚４０ｎｍのＩＧＺＯ（１１１））を試料Ａ、実施例５で用いた試料（第１の酸化物膜が膜厚１０ｎｍのＩＧＺＯ（１３４）、酸化物半導体膜が膜厚４０ｎｍのＩＧＺＯ（１１１））を試料Ｂ、第１の酸化物膜が膜厚２０ｎｍのＩＧＺＯ（１３２）、酸化物半導体膜が膜厚１５ｎｍのＩＧＺＯ（１１１）であり、その他の構成は試料Ａと同じ試料Ｃを作製した。なお、試料Ｃの成膜条件は、第１の酸化物膜をＩｎ：Ｇａ：Ｚｎ＝１：３：２（原子数比）の酸化物ターゲット（ＩＧＺＯ（１３２））を用いたスパッタリング法によりアルゴンおよび酸素（アルゴン：酸素＝３０ｓｃｃｍ：１５ｓｃｃｍ）混合雰囲気下において、圧力０．４Ｐａ、電源電力０．５ｋＷを印加し、ターゲットと基板の間の距離を６０ｍｍ、基板温度２００℃として成膜し、酸化物半導体膜をＩｎ：Ｇａ：Ｚｎ＝１：１：１（原子数比）の酸化物ターゲット（ＩＧＺＯ（１１１））を用いたスパッタリング法によりアルゴンおよび酸素（アルゴン：酸素＝３０ｓｃｃｍ：１５ｓｃｃｍ）混合雰囲気下において、圧力０．４Ｐａ、電源電力０．５ｋＷを印加し、ターゲットと基板の間の距離を６０ｍｍ、基板温度３００℃として成膜した。
また、チャネル長４０ｎｍの実施例トランジスタを作製した。
次に作製したトランジスタにおいて、ドレイン電圧（Ｖｄ：［Ｖ］）が１Ｖのときのチャネル幅Ｗに対するオン電流（Ｉｏｎ：［Ａ］）の測定を行った。なお、本実施例では、オン電流は、ゲート電圧がしきい値電圧＋１Ｖのときの電流値とする。実施例トランジスタの測定結果を図１２および図１３に示す。図１２および図１３において、横軸はチャネル幅（Ｗ：［ｎｍ］）、縦軸はオン電流（Ｉｏｎ：［Ａ］）を示す。
図１２により、酸化物半導体膜の膜厚を１５ｎｍにした試料Ｃは、チャネル幅Ｗが短くなるにつれて、オン電流Ｉｏｎが低下している。一方、酸化物半導体膜の膜厚を４０ｎｍにした試料Ａと試料Ｂは、チャネル幅Ｗが短くなってもオン電流Ｉｏｎの低下は見られなかった。
酸化物半導体膜が厚くなることでチャネル幅が短い場合の横方向のゲート電極の電界が強くなり、オン電流Ｉｏｎが向上したと推測される。
また、図１３（Ａ）は、試料Ａのトランジスタの特性、図１３（Ｂ）は、試料Ｂのトランジスタの特性、図１３（Ｃ）は、試料Ｃのトランジスタの特性を示している。図１３より、試料Ａ、試料Ｂ、試料Ｃのどの条件においても、チャネル幅Ｗが長くなるにつれて、オン電流Ｉｏｎが増加する傾向にあることが確認された。
本実施例では、実施例試料として、図６（Ａ）に示すトランジスタ４６０と同様の構成のトランジスタについて作製し、作製したトランジスタの電気特性の評価を行った。
はじめに、実施例試料の作製方法について示す。
まず、シリコン基板上に下地絶縁膜となる膜厚３００ｎｍの酸化窒化シリコン（ＳｉＯＮ）膜を形成した。酸化窒化シリコン膜は、スパッタリング法によりアルゴンおよび酸素（アルゴン：酸素＝２５ｓｃｃｍ：２５ｓｃｃｍ）混合雰囲気下において、圧力０．４Ｐａ、電源電力（電源出力）５．０ｋＷを印加し、シリコン基板とターゲットとの間の距離を６０ｍｍ、基板温度１００℃の条件によって成膜した。
酸化窒化シリコン膜表面を研磨処理後、膜厚２０ｎｍの第１の酸化物膜と膜厚２０ｎｍの酸化物半導体膜を積層して形成した。成膜条件は、第１の酸化物膜はＩｎ：Ｇａ：Ｚｎ＝１：３：４（原子数比）の酸化物ターゲット（ＩＧＺＯ（１３４））を用いたスパッタリング法によりアルゴンおよび酸素（アルゴン：酸素＝４０ｓｃｃｍ：５ｓｃｃｍ）混合雰囲気下において、圧力０．４Ｐａ、電源電力０．５ｋＷを印加し、ターゲットと基板の間の距離を６０ｍｍ、基板温度２００℃として成膜し、酸化物半導体膜はＩｎ：Ｇａ：Ｚｎ＝１：１：１（原子数比）の酸化物ターゲット（ＩＧＺＯ（１１１））を用いたスパッタリング法によりアルゴンおよび酸素（アルゴン：酸素＝３０ｓｃｃｍ：１５ｓｃｃｍ）混合雰囲気下において、圧力０．４Ｐａ、電源電力０．５ｋＷを印加し、ターゲットと基板の間の距離を６０ｍｍ、基板温度３００℃として成膜した。なお、第１の酸化物膜および酸化物半導体膜は、大気曝露せずに連続成膜を行った。
次に、加熱処理を行った。加熱処理は窒素雰囲気下、４５０℃で１時間行った後、酸素雰囲気下、４５０℃で１時間行った。
次に、酸化物半導体膜上に、ソース電極およびドレイン電極となるタングステン膜を１５０ｎｍ成膜した。成膜条件は、タングステンターゲットを用いたスパッタリング法によりアルゴン（アルゴン８０ｓｃｃｍ）雰囲気下において、圧力０．８Ｐａ、電源電力（電源出力）１．０ｋＷを印加し、シリコン基板とターゲットとの間の距離を６０ｍｍ、基板温度２３０℃の条件によって成膜した。
次に、タングステン膜上にレジストマスクを形成して、エッチングを行った。エッチングは、ＩＣＰエッチング法により、第１のエッチングを塩素、四弗化炭素および酸素（Ｃｌ２：ＣＦ４：Ｏ２＝４５ｓｃｃｍ：５５ｓｃｃｍ：５５ｓｃｃｍ）混合雰囲気下、電源電力３０００Ｗ、バイアス電力１１０Ｗ、圧力０．６７Ｐａにて行い、その後、第２のエッチングを酸素（Ｏ２＝１００ｓｃｃｍ）雰囲気下、電源電力２０００Ｗ、バイアス電力０Ｗ、圧力３．０Ｐａにて行い、さらに第３のエッチングを塩素、四弗化炭素および酸素（Ｃｌ２：ＣＦ４：Ｏ２＝４５ｓｃｃｍ：５５ｓｃｃｍ：５５ｓｃｃｍ）混合雰囲気下、電源電力３０００Ｗ、バイアス電力１１０Ｗ、圧力０．６７Ｐａにて行い、ソース電極およびドレイン電極を形成した。
次に、酸化物半導体膜上にレジストマスクを形成して、第１の酸化物膜および酸化物半導体膜を、ＩＣＰエッチング法により、三塩化硼素（ＢＣｌ３＝８０ｓｃｃｍ）雰囲気下、電源電力４５０Ｗ、バイアス電力１００Ｗ、圧力１．２Ｐａ、基板温度７０℃にて行い、島状の第１の酸化物膜および酸化物半導体膜に加工した。
次に、酸化物半導体膜、ソース電極およびドレイン電極上に膜厚５ｎｍの第２の酸化物膜を成膜した。成膜条件は、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２（原子数比）の酸化物ターゲット（ＩＧＺＯ（１３２））を用いたスパッタリング法によりアルゴンおよび酸素（アルゴン：酸素＝３０ｓｃｃｍ：１５ｓｃｃｍ）混合雰囲気下において、圧力０．４Ｐａ、電源電力０．５ｋＷを印加し、ターゲットと基板の間の距離を６０ｍｍ、基板温度２００℃とした。
次に、ＣＶＤ法によりゲート絶縁膜となる２０ｎｍの酸化窒化シリコン膜を成膜した。
次に、酸化窒化シリコン膜上にスパッタリング法により膜厚３０ｎｍの窒化タンタル膜を、窒化タンタル及びアルゴン（ＴａＮ：Ａｒ＝５０ｓｃｃｍ：１０ｓｃｃｍ）雰囲気下、圧力０．６Ｐａ、電源電力１ｋＷを印加し、ターゲットと基板の間の距離を６０ｍｍ、基板温度常温として成膜し、その上に、膜厚１３５ｎｍのタングステン膜をアルゴン（Ａｒ＝１００ｓｃｃｍ）雰囲気下、圧力２．０Ｐａ、電源電力４ｋＷを印加し、ターゲットと基板の間の距離を６０ｍｍ、基板温度２３０℃として積層して成膜した。
次に、ＩＣＰエッチング法により、膜厚３０ｎｍの窒化タンタル膜および膜厚１３５ｎｍのタングステン膜の積層をエッチングした。エッチング条件は、塩素、四弗化炭素および酸素（Ｃｌ２：ＣＦ４：Ｏ２＝４５ｓｃｃｍ：５５ｓｃｃｍ：５５ｓｃｃｍ）混合雰囲気下、電源電力３０００Ｗ、バイアス電力１１０Ｗ、圧力０．６７Ｐａにおいて第１のエッチングを行い、第１のエッチングの後に塩素（Ｃｌ２＝１００ｓｃｃｍ）雰囲気下、電源電力１０００Ｗ、バイアス電力５０Ｗ、圧力０．６７Ｐａにおいて第２のエッチングを行い、ゲート電極を形成した。
次に、ＩＣＰエッチング法により、ゲート絶縁膜、第２の酸化物膜の積層をエッチングした。エッチング条件は、三塩化硼素（ＢＣｌ３＝８０ｓｃｃｍ）雰囲気下、電源電力４５０Ｗ、バイアス電力１００Ｗ、圧力１．２Ｐａ、基板温度７０℃においてエッチングを行った。
次に、ゲート電極上に膜厚１４０ｎｍの酸化アルミニウム膜をスパッタリング法により成膜し、その上に、膜厚３００ｎｍの酸化窒化シリコン膜をＣＶＤ法により成膜した。
作製したトランジスタのチャネル長は０．４８μｍ、チャネル幅は０．５μｍであった。
次に、作製したトランジスタの温度依存性について評価を行った。
評価は、２５℃、５０℃、１００℃、１５０℃、２００℃および２５０℃の６条件でドレイン電圧（Ｖｄ：［Ｖ］）が１Ｖ、ゲート電圧（Ｖｇ：［Ｖ］）を−３Ｖから３Ｖまで掃引した際の、チャネル幅が１μｍあたりのドレイン電流（Ｉｄ：［Ａ］）の測定を行った。実施例トランジスタの測定結果を図４０（Ａ）に示す。図４０（Ａ）において、横軸はゲート電圧（Ｖｇ：［Ｖ］）、縦軸はドレイン電流（Ｉｄ：［Ａ］）を示す。なお、図中の矢印は、矢印の根本から矢印の先に向かうにつれて温度が高くなっていることを表している。
図４０に示すように本実施例で作製したトランジスタは、温度変化によりオン電流があまり変化しないことが確認できた。
また、しきい値電圧およびＳ値の温度の依存性について図４０（Ｂ）および図４０（Ｃ）に示す。
温度変化によりしきい値電圧の値およびＳ値はあまり変化しないことが確認できた。
以上より、本実施例のトランジスタは温度耐性をもつトランジスタであることが示された。
本実施例では、酸化物半導体膜の形状による電気特性の違いについて、シミュレーションを行い、評価した。
まず、トランジスタの構造について説明する。
図２５（Ａ）は、酸化物半導体膜の上端部が角ばっているトランジスタ（以下、四角構造のトランジスタともいう）のチャネル幅方向の断面図である。図中のＷは、チャネル幅を示しており、酸化物半導体膜の膜厚はＷ／２となるようにした。
また、図２５（Ｂ）は、本発明の一態様の構造である酸化物半導体膜の上端部が曲面を有しているトランジスタ（以下、半円形構造のトランジスタともいう）のチャネル幅方向の断面図である。図中のｒは、曲率半径を示しており、ｒ＝Ｗ／２となるようにした。
なお、四角構造、半円形構造において、それぞれの実効チャネル幅は、四角構造では側面と上面を足した２Ｗ、半円形構造では円周部分のπｒ＝πＷ／２＝１．５７Ｗとなり、このときの実効チャネル幅Ｗの比は、０．７８５となる。
また、図２５（Ａ）および図２５（Ｂ）に示すトランジスタのチャネル長方向の断面図はどちらとも図２６のようになる。図中のＬは、チャネル長を示している。
次に、計算条件について説明する。
計算には、ｓｙｎｏｐｓｙｓ社のＳｅｎｔａｕｒｕｓを用い、表１に示す条件にてシミュレーションを行った。
図２７にドレイン電圧（Ｖｄ：［Ｖ］）が０．１ＶのときのＩｄ−Ｖｇ特性と移動度、図２８にドレイン電圧（Ｖｄ：［Ｖ］）が１ＶのときのＩｄ−Ｖｇ特性と移動度を示す。
図２７および図２８より、半円形構造のＩｄ−Ｖｇ特性は、四角構造に比べて立ち上がり電圧がよくなっている。また、実効チャネル幅Ｗを用いて計算した移動度は、半円形構造のほうが大きくなっている。
また、表２に図２７および図２８より求めた各種特性値の比較を示す。
表２より、半円形構造は、オン電流以外の特性で四角構造よりも優れていることが分かる。また、オン電流に関しても、その比率は０．８９２となり、実効チャネル幅Ｗの比０．７８５よりも大きい。つまり、半円形構造の方がチャネル部に電子を誘起しやすくなっているといえる。
半円形構造の方がチャネル部に電子を誘起しやすい理由として、実効チャネル幅Ｗとオン電流の関係が１つの理由として考えられる。オン電流は、ゲート絶縁膜の容量（以下、ＧＩ容量ともいう）に比例すると考えられるが、半円形構造ではＧＩ容量が平行平板の式で表されず、下記の式で近似的に表される。
Ｃｒは半円形構造の単位チャネル長当たりのＧＩ容量、εはゲート絶縁膜の誘電率、ｔＧＩはゲート絶縁膜の膜厚、ｔＯＳは酸化物半導体膜の膜厚を表す。
半円形構造の場合、ＧＩ容量は実効チャネル幅Ｗ（πｔＯＳ）に比例しておらず、オン電流も上記したような実効チャネル幅Ｗの比で議論することができない。
一方、四角構造の単位チャネル長当たりのＧＩ容量は、下記の式で近似的に表される。
オン電流を求めるには、ＧＩ容量の比で考える必要があり、数式２から求めた四角構造のＧＩ容量と数式１から求めた半円形構造のＧＩ容量の比をとると、Ｃｒ／Ｃｓ＝０．９６８程度となり、実効チャネル幅Ｗの比０．７８５よりも大きくなる。この見積もりは近似的なものであるため、シミュレーションによる計算結果の比と一致しないが半円形構造の方がチャネル部に電子を誘起しやすくなっているということができる。
＜参考例＞
本参考例では、ＣＡＡＣ−ＯＳ膜を用いたトランジスタが短チャネル効果に対する耐性が十分にある点について説明する。
短チャネル効果に対する耐性の指標として、特性長（Ｃｈａｒａｃｔｅｒｉｓｔｉｃ Ｌｅｎｇｔｈ）が広く用いられている。特性長とは、チャネル部のポテンシャルの「曲がり方」の指標であり、特性長が短いほどポテンシャルが急峻に立ち上がるため、短チャネル効果に強い。
ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、蓄積型トランジスタであり、ＣＡＡＣ−ＯＳ膜を用いたトランジスタが短チャネル効果に強いのは、蓄積型トランジスタの特性長が反転型トランジスタの特性長に比べて短い事に起因すると考えられる。
図３６にトランジスタ構造の模式図を用いて詳細に説明する。なお、εＳは半導体膜の誘電率、εＯＸはゲート絶縁膜の誘電率、ｔＳは半導体膜の厚さ、ｔＯＸはゲート絶縁膜の厚さである。
まず、ｎチャネル型の反転型のトランジスタを想定し、そのポアソン方程式を解いてチャネル部分のポテンシャルを解析する。なお、図中に斜線で示した、チャネル部となる半導体膜中の微小な区間ｘ乃至ｘ＋ｄｘにガウスの法則を適用して以下の式を導いた。
ここで、φ（ｘ）は位置ｘにおけるポテンシャル（表面ポテンシャル）、φ（ｘ＋ｄｘ）は位置ｘ＋ｄｘにおけるポテンシャル（表面ポテンシャル）、ＶＧはゲート電圧、ＶＦＢはフラット・バンド電圧、ｅは素電荷、ＮＡはアクセプター密度である。
上記数式３を整理すると以下のようになる。
なお、ここで以下の数式５を数式４に代入して数式６を得た。
さらに以下の数式７を用いて数式６の一般解を求め、数式８を得た。
さらにポテンシャルφ（ｘ）は、次に示す境界条件を満たす。
上記境界条件満たすように、係数Ａ、Ｂを求め、整理することで、微分方程式の特解を得ることができ、ポテンシャルφ（ｘ）は以下のようになる。
実際に、ｘ＝０またはｘ＝Ｌをそれぞれ代入することにより、数式１０は数式９の境界条件を満たすことが容易に確かめられる。
ここで、式中ｌは特性長であり、ポテンシャルの曲がり易さの指標となっており、短いほどＦＥＴのチャネル部のポテンシャルは急峻に変化する。
よって、反転型のトランジスタの特性長は、以下のようになる。
次に、ＣＡＡＣ−ＯＳ膜を用いたトランジスタを含む、蓄積型のトランジスタに対しても同様の考察を行い、特性長を比較する。同じく、チャネル部となる半導体膜中の微小な区間ｘ乃至ｘ＋ｄｘにガウスの法則を適用して以下の式を導いた。
ここで、ｎｉは真性キャリア密度、ｋＢはボルツマン定数、φＦはフェルミ・ポテンシャルである。
上記式を整理すると以下のようになる。
ただし、ｌは反転型のトランジスタの特性長に等しい。
上記式に以下のような近似式（数式１４）を用いて数式１３の右辺を展開し、数式１５を得た。
ここで、ｎ１は位置ｘ１における電子密度である。さらに、以下の数式１６、数式１７を数式１５に代入して数式１８を得た。
さらに以下の数式１９を用いて数式１８を整理して、数式２０を得た。
なお上記式は、点ｘ１の近傍のみ有効である。
以上の議論から蓄積型のトランジスタの、点ｘ１の近傍における特性長は、以下のようになる。

反転型のトランジスタと蓄積型のトランジスタを比較するため、反転型のトランジスタにおける特性長ｌを改めてｌ（ｉｎｖ）と表し、蓄積型のトランジスタの特性長ｌ’を改めてｌ（ａｃｃ）と表す。両者を比較する。
上記式より、ｌ（ｉｎｖ）＞ｌ（ａｃｃ）であることが分かる。
なお、点ｘ１によって、算出される蓄積型のトランジスタの特性長ｌ（ａｃｃ）の値は、変化するが、いずれの場合でも反転型のトランジスタに比べると短くなる、さらに、ソース／ドレイン付近では電子密度が多くなるため、ポテンシャルはより急峻に立ち上がる。
以上により蓄積型のトランジスタの特性長が反転型のトランジスタの特性長よりも短くなることが示された。
１１０ 基板
１２０ 下地絶縁膜
１３７ チャネル領域
１３８ チャネル領域
１６０ ゲート絶縁膜
１７０ ゲート電極
２１０ 基板
２２０ 下地絶縁膜
２３０ 酸化物半導体膜
２６０ ゲート絶縁膜
２７０ ゲート電極
４００ 基板
４０２ 下地絶縁膜
４０３ａ 第１の酸化物膜
４０３ｂ 酸化物半導体膜
４０３ｃ 第２の酸化物膜
４０４ 多層膜
４０４ａ 第１の酸化物膜
４０４ｂ 酸化物半導体膜
４０４ｃ 第２の酸化物膜
４０５ａ 導電膜
４０５ｂ 導電膜
４０６ａ ソース電極
４０６ｂ ドレイン電極
４０７ 絶縁膜
４０８ ゲート絶縁膜
４０９ 導電膜
４１０ ゲート電極
４１２ 酸化物絶縁膜
４１４ バリア膜
４１６ 側壁絶縁膜
４１８ 側壁絶縁膜
４１９ａ 電極
４１９ｂ 電極
４２０ａ 配線
４２０ｂ 配線
４３５ 境界
４５０ トランジスタ
４６０ トランジスタ
４７０ トランジスタ
５５０ トランジスタ
５６０ トランジスタ
５７０ トランジスタ
５８０ トランジスタ
６０２ フォトダイオード
６４０ トランジスタ
６５６ トランジスタ
６５８ フォトダイオードリセット信号線
６５９ ゲート信号線
６７２ フォトセンサ基準信号線
７００ 記憶素子
７０１ 回路
７０２ 回路
７０３ スイッチ
７０４ スイッチ
７０６ 論理素子
７０７ 容量素子
７０８ 容量素子
７０９ トランジスタ
７１０ トランジスタ
７１３ トランジスタ
７１４ トランジスタ
７２０ 回路
１１８９ ＲＯＭインターフェース
１１９０ 基板
１１９１ ＡＬＵ
１１９２ ＡＬＵコントローラ
１１９３ インストラクションデコーダ
１１９４ インタラプトコントローラ
１１９５ タイミングコントローラ
１１９６ レジスタ
１１９７ レジスタコントローラ
１１９８ バスインターフェース
１１９９ ＲＯＭ
２２００ トランジスタ
２２０１ 絶縁膜
２２０２ 配線
２２０３ プラグ
２２０４ 絶縁膜
２２０５ 配線
２２０６ 配線
３００１ 配線
３００２ 配線
３００３ 配線
３００４ 配線
３００５ 配線
３２００ トランジスタ
３３００ トランジスタ
３４００ 容量素子
８０００ テレビジョン装置
８００１ 筐体
８００２ 表示部
８００３ スピーカ部
８００４ ＣＰＵ
８１００ 警報装置
８１０１ マイクロコンピュータ
８１０２ 検出部
８２００ 室内機
８２０１ 筐体
８２０２ 送風口
８２０３ ＣＰＵ
８２０４ 室外機
８３００ 電気冷凍冷蔵庫
８３０１ 筐体
８３０２ 冷蔵室用扉
８３０３ 冷凍室用扉
８３０４ ＣＰＵ
９７００ 電気自動車
９７０１ 二次電池
９７０２ 回路
９７０３ 駆動装置
９７０４ 処理装置

Claims (12)

  1. 第１の酸化物膜と、
    前記第１の酸化物膜の上の酸化物半導体膜と、
    前記酸化物半導体膜と電気的に接続された、ソース電極およびドレイン電極と、
    前記酸化物半導体膜、前記ソース電極および前記ドレイン電極と接する領域を有する、第２の酸化物膜と、
    前記第２の酸化物膜上のゲート絶縁膜と、
    前記ゲート絶縁膜に接するゲート電極と、を有し、
    前記酸化物半導体膜のチャネル幅方向の上端部は、曲面を有し、
    前記第１の酸化物膜の伝導帯下端は、前記酸化物半導体膜の伝導帯下端より真空準位に近く、かつ前記第１の酸化物膜の伝導帯下端のエネルギーと前記酸化物半導体膜の伝導帯下端のエネルギーとの差は、０．０５ｅＶ以上２ｅＶ以下であり、
    前記第２の酸化物膜の伝導帯下端は、前記酸化物半導体膜の伝導帯下端より真空準位に近く、かつ前記第２の酸化物膜の伝導帯下端のエネルギーと前記酸化物半導体膜の伝導帯下端のエネルギーとの差は、０．０５ｅＶ以上２ｅＶ以下であることを特徴とする半導体装置。
  2. 第１の酸化物膜と、
    前記第１の酸化物膜の上の酸化物半導体膜と、
    前記酸化物半導体膜と電気的に接続された、ソース電極およびドレイン電極と、
    前記酸化物半導体膜、前記ソース電極および前記ドレイン電極と接する領域を有する、第２の酸化物膜と、
    前記第２の酸化物膜上のゲート絶縁膜と、
    前記ゲート絶縁膜に接するゲート電極と、を有し、
    前記酸化物半導体膜のチャネル幅方向の上端部は、曲面を有し、
    前記第１の酸化物膜は、前記酸化物半導体膜を構成する金属元素を一種以上有し、
    前記第２の酸化物膜は、前記酸化物半導体膜を構成する金属元素を一種以上有し、
    前記第１の酸化物膜の伝導帯下端は、前記酸化物半導体膜の伝導帯下端より真空準位に近く、かつ前記第１の酸化物膜の伝導帯下端のエネルギーと前記酸化物半導体膜の伝導帯下端のエネルギーとの差は、０．０５ｅＶ以上２ｅＶ以下であり、
    前記第２の酸化物膜の伝導帯下端は、前記酸化物半導体膜の伝導帯下端より真空準位に近く、かつ前記第２の酸化物膜の伝導帯下端のエネルギーと前記酸化物半導体膜の伝導帯下端のエネルギーとの差は、０．０５ｅＶ以上２ｅＶ以下であることを特徴とする半導体装置。
  3. 第１の酸化物膜と、
    前記第１の酸化物膜の上の酸化物半導体膜と、
    前記酸化物半導体膜と電気的に接続された、ソース電極およびドレイン電極と、
    前記酸化物半導体膜、前記ソース電極および前記ドレイン電極と接する領域を有する、第２の酸化物膜と、
    前記第２の酸化物膜上のゲート絶縁膜と、
    前記ゲート絶縁膜に接するゲート電極と、を有し、
    前記酸化物半導体膜のチャネル幅方向の上端部は、曲面を有し、
    前記第１の酸化物膜は、前記酸化物半導体膜を構成する金属元素を一種以上有し、
    前記第２の酸化物膜は、前記酸化物半導体膜を構成する金属元素を一種以上有することを特徴とする半導体装置。
  4. 第１の酸化物膜と、
    前記第１の酸化物膜の上の酸化物半導体膜と、
    前記酸化物半導体膜と電気的に接続された、ソース電極およびドレイン電極と、
    前記酸化物半導体膜、前記ソース電極および前記ドレイン電極と接する領域を有する、第２の酸化物膜と、
    前記第２の酸化物膜上のゲート絶縁膜と、
    前記ゲート絶縁膜に接するゲート電極と、を有し、
    前記酸化物半導体膜のチャネル幅方向の上端部は、曲面を有し、
    前記第１の酸化物膜は、前記酸化物半導体膜を構成する金属元素を一種以上有し、
    前記第２の酸化物膜は、前記酸化物半導体膜を構成する金属元素を一種以上有し、
    前記酸化物半導体膜は、前記ゲート絶縁膜と接しないことを特徴とする半導体装置。
  5. 第１の酸化物膜と、
    前記第１の酸化物膜の上の酸化物半導体膜と、
    前記酸化物半導体膜と電気的に接続された、ソース電極およびドレイン電極と、
    前記酸化物半導体膜、前記ソース電極および前記ドレイン電極と接する領域を有する、第２の酸化物膜と、
    前記第２の酸化物膜上のゲート絶縁膜と、
    前記ゲート絶縁膜に接するゲート電極と、を有し、
    前記酸化物半導体膜のチャネル幅方向の上端部は、曲面を有し、
    前記酸化物半導体膜は、前記ゲート絶縁膜と接しないことを特徴とする半導体装置。
  6. 請求項１乃至請求項５のいずれか一において、
    前記酸化物半導体膜の上面は平坦部を有することを特徴とする半導体装置。
  7. 請求項１乃至請求項６のいずれか一において、
    前記酸化物半導体膜のチャネル幅方向の断面において、前記酸化物半導体膜の２つの上端部の曲率半径のそれぞれが、０より大きく、チャネル幅の半分以下であることを特徴とする半導体装置。
  8. 請求項６において、
    前記酸化物半導体膜のチャネル幅方向の上端部の曲率半径が、０より大きく、チャネル幅の半分以下であることを特徴とする半導体装置。
  9. 請求項１乃至請求項８のいずれか一において、
    前記第２の酸化物膜の上端部は前記ゲート絶縁膜の下端部と一致し、前記ゲート絶縁膜の上端部は前記ゲート電極の下端部と一致することを特徴とする半導体装置。
  10. 請求項１乃至請求項９のいずれか一において、
    前記第１の酸化物膜、前記酸化物半導体膜、前記ソース電極、前記ドレイン電極、前記第２の酸化物膜、前記ゲート絶縁膜および前記ゲート電極を覆うバリア膜を有することを特徴とする半導体装置。
  11. 請求項１０において、
    前記バリア膜を介して前記第１の酸化物膜、前記酸化物半導体膜、前記ソース電極および前記ドレイン電極の側壁に設けられた第１の側壁絶縁膜を有することを特徴とする半導体装置。
  12. 請求項１０または請求項１１において、
    前記バリア膜を介して前記第２の酸化物膜、前記ゲート絶縁膜および前記ゲート電極の側壁に設けられた第２の側壁絶縁膜を有することを特徴とする半導体装置。
JP2014099168A 2013-05-20 2014-05-13 半導体装置 Expired - Fee Related JP6436645B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014099168A JP6436645B2 (ja) 2013-05-20 2014-05-13 半導体装置

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JP2013106284 2013-05-20
JP2013106284 2013-05-20
JP2013147191 2013-07-16
JP2013147191 2013-07-16
JP2013196300 2013-09-23
JP2013196300 2013-09-23
JP2014087067 2014-04-21
JP2014087067 2014-04-21
JP2014099168A JP6436645B2 (ja) 2013-05-20 2014-05-13 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018212717A Division JP6650014B2 (ja) 2013-05-20 2018-11-13 半導体装置

Publications (3)

Publication Number Publication Date
JP2015216282A JP2015216282A (ja) 2015-12-03
JP2015216282A5 JP2015216282A5 (ja) 2017-06-08
JP6436645B2 true JP6436645B2 (ja) 2018-12-12

Family

ID=51895092

Family Applications (8)

Application Number Title Priority Date Filing Date
JP2014099168A Expired - Fee Related JP6436645B2 (ja) 2013-05-20 2014-05-13 半導体装置
JP2018212717A Active JP6650014B2 (ja) 2013-05-20 2018-11-13 半導体装置
JP2020005685A Active JP6898476B2 (ja) 2013-05-20 2020-01-17 半導体装置
JP2021097240A Active JP7157851B2 (ja) 2013-05-20 2021-06-10 半導体装置
JP2022162468A Active JP7426459B2 (ja) 2013-05-20 2022-10-07 半導体装置
JP2023188128A Active JP7564929B2 (ja) 2013-05-20 2023-11-02 半導体装置
JP2024168460A Active JP7697123B2 (ja) 2013-05-20 2024-09-27 半導体装置
JP2025097487A Pending JP2025123292A (ja) 2013-05-20 2025-06-11 半導体装置

Family Applications After (7)

Application Number Title Priority Date Filing Date
JP2018212717A Active JP6650014B2 (ja) 2013-05-20 2018-11-13 半導体装置
JP2020005685A Active JP6898476B2 (ja) 2013-05-20 2020-01-17 半導体装置
JP2021097240A Active JP7157851B2 (ja) 2013-05-20 2021-06-10 半導体装置
JP2022162468A Active JP7426459B2 (ja) 2013-05-20 2022-10-07 半導体装置
JP2023188128A Active JP7564929B2 (ja) 2013-05-20 2023-11-02 半導体装置
JP2024168460A Active JP7697123B2 (ja) 2013-05-20 2024-09-27 半導体装置
JP2025097487A Pending JP2025123292A (ja) 2013-05-20 2025-06-11 半導体装置

Country Status (5)

Country Link
US (6) US9722088B2 (ja)
JP (8) JP6436645B2 (ja)
KR (7) KR102792747B1 (ja)
TW (2) TWI658596B (ja)
WO (1) WO2014188982A1 (ja)

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014061762A1 (en) 2012-10-17 2014-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102130184B1 (ko) 2012-10-24 2020-07-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI620324B (zh) * 2013-04-12 2018-04-01 半導體能源研究所股份有限公司 半導體裝置
DE102014019794B4 (de) 2013-05-20 2024-10-24 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
KR102792747B1 (ko) 2013-05-20 2025-04-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6374221B2 (ja) 2013-06-05 2018-08-15 株式会社半導体エネルギー研究所 半導体装置
JP6400336B2 (ja) 2013-06-05 2018-10-03 株式会社半導体エネルギー研究所 半導体装置
JP6322503B2 (ja) 2013-07-16 2018-05-09 株式会社半導体エネルギー研究所 半導体装置
JP6131781B2 (ja) * 2013-08-28 2017-05-24 三菱電機株式会社 薄膜トランジスタおよびその製造方法ならびに液晶表示装置
JP6383616B2 (ja) 2013-09-25 2018-08-29 株式会社半導体エネルギー研究所 半導体装置
US9882014B2 (en) 2013-11-29 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI721409B (zh) 2013-12-19 2021-03-11 日商半導體能源研究所股份有限公司 半導體裝置
US9379192B2 (en) 2013-12-20 2016-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9472678B2 (en) * 2013-12-27 2016-10-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102658554B1 (ko) * 2013-12-27 2024-04-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
US9397149B2 (en) * 2013-12-27 2016-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6446258B2 (ja) * 2013-12-27 2018-12-26 株式会社半導体エネルギー研究所 トランジスタ
US9401432B2 (en) 2014-01-16 2016-07-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US9653487B2 (en) 2014-02-05 2017-05-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, module, and electronic device
WO2015145292A1 (en) * 2014-03-28 2015-10-01 Semiconductor Energy Laboratory Co., Ltd. Transistor and semiconductor device
US9780226B2 (en) 2014-04-25 2017-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI663726B (zh) 2014-05-30 2019-06-21 Semiconductor Energy Laboratory Co., Ltd. 半導體裝置、模組及電子裝置
US9722090B2 (en) 2014-06-23 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including first gate oxide semiconductor film, and second gate
US9461179B2 (en) 2014-07-11 2016-10-04 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor device (TFT) comprising stacked oxide semiconductor layers and having a surrounded channel structure
US9705004B2 (en) 2014-08-01 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6857447B2 (ja) * 2015-01-26 2021-04-14 株式会社半導体エネルギー研究所 半導体装置
US9954112B2 (en) 2015-01-26 2018-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20250143145A (ko) * 2015-02-06 2025-09-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US10403646B2 (en) 2015-02-20 2019-09-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20160114511A (ko) 2015-03-24 2016-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US9806200B2 (en) 2015-03-27 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10192995B2 (en) 2015-04-28 2019-01-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2016219483A (ja) * 2015-05-15 2016-12-22 株式会社半導体エネルギー研究所 半導体装置
TWI605587B (zh) 2015-11-02 2017-11-11 聯華電子股份有限公司 半導體元件及其製造方法
US10714633B2 (en) 2015-12-15 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
US10115741B2 (en) 2016-02-05 2018-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
JP6970511B2 (ja) * 2016-02-12 2021-11-24 株式会社半導体エネルギー研究所 トランジスタ
KR20180123028A (ko) 2016-03-11 2018-11-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장비, 상기 반도체 장치의 제작 방법, 및 상기 반도체 장치를 포함하는 표시 장치
TWI726026B (zh) * 2016-06-27 2021-05-01 日商半導體能源硏究所股份有限公司 電晶體以及半導體裝置
US10504925B2 (en) 2016-08-08 2019-12-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR102384624B1 (ko) 2016-10-21 2022-04-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2018138619A1 (en) 2017-01-30 2018-08-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TW201914007A (zh) * 2017-09-12 2019-04-01 聯華電子股份有限公司 氧化物半導體裝置以及其製作方法
CN112005383A (zh) 2018-03-12 2020-11-27 株式会社半导体能源研究所 金属氧化物以及包含金属氧化物的晶体管
KR102250011B1 (ko) 2018-10-18 2021-05-10 한양대학교 산학협력단 막 구조체, 소자 및 멀티레벨 소자
WO2020080621A1 (ko) * 2018-10-18 2020-04-23 한양대학교 산학협력단 막 구조체, 소자 및 멀티레벨 소자
KR20210081365A (ko) 2018-10-26 2021-07-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
US10978563B2 (en) 2018-12-21 2021-04-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US11107929B2 (en) 2018-12-21 2021-08-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US12218246B2 (en) * 2018-12-28 2025-02-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP7555906B2 (ja) * 2019-03-29 2024-09-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102864580B1 (ko) 2019-06-04 2025-09-24 어플라이드 머티어리얼스, 인코포레이티드 박막 트랜지스터
WO2021200816A1 (ja) 2020-03-31 2021-10-07 大日本印刷株式会社 積層体及び積層体からなる包装容器
JP7488147B2 (ja) * 2020-07-31 2024-05-21 株式会社アルバック ハードマスク及びハードマスクの製造方法
US12101966B2 (en) 2022-04-28 2024-09-24 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US12370923B2 (en) 2022-06-27 2025-07-29 Toyota Motor North America, Inc. Electric vehicle auxiliary battery usage for energy consumption events
DE102023117180A1 (de) 2022-07-15 2024-01-18 Semiconductor Energy Laboratory Co., Ltd. Verfahren zum Ausbilden eines Metalloxids

Family Cites Families (167)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (fr) 2001-11-05 2003-05-15 Japan Science And Technology Agency Film mince monocristallin homologue a super-reseau naturel, procede de preparation et dispositif dans lequel est utilise ledit film mince monocristallin
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
KR100489031B1 (ko) 2003-07-03 2005-05-17 기아자동차주식회사 차량 안전 벨트의 자동 탈거 장치
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US20070187682A1 (en) 2003-08-28 2007-08-16 Nec Corporation Semiconductor device having fin-type effect transistor
KR101111470B1 (ko) * 2003-11-14 2012-02-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 그 제조 방법
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
WO2006051995A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CN102945857B (zh) 2004-11-10 2015-06-03 佳能株式会社 无定形氧化物和场效应晶体管
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
RU2358354C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Светоизлучающее устройство
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP4626410B2 (ja) * 2005-06-06 2011-02-09 セイコーエプソン株式会社 半導体装置および半導体装置の製造方法
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101050767B1 (ko) 2005-11-15 2011-07-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
CN101356652B (zh) * 2006-06-02 2012-04-18 日本财团法人高知县产业振兴中心 包括由氧化锌构成的氧化物半导体薄膜层的半导体器件及其制造方法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
US8530589B2 (en) 2007-05-04 2013-09-10 Kovio, Inc. Print processing for patterned conductor, semiconductor and dielectric materials
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8420456B2 (en) 2007-06-12 2013-04-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing for thin film transistor
JP2010541255A (ja) 2007-10-01 2010-12-24 コヴィオ インコーポレイテッド 輪郭設計された薄膜デバイス及び構造体
JP5613567B2 (ja) 2007-11-29 2014-10-22 ジェンザイム・コーポレーション 精製逆感熱性ポリマーを使用する内視鏡的粘膜切除
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5510767B2 (ja) 2008-06-19 2014-06-04 出光興産株式会社 薄膜トランジスタおよびその製造方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
US8289988B2 (en) * 2008-09-25 2012-10-16 Skyphy Neworks Limited Wireless communication methods utilizing a single antenna with multiple channels and the devices thereof
CN101719493B (zh) 2008-10-08 2014-05-14 株式会社半导体能源研究所 显示装置
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
CN102422426B (zh) * 2009-05-01 2016-06-01 株式会社半导体能源研究所 半导体装置的制造方法
JP5240059B2 (ja) 2009-05-14 2013-07-17 トヨタ自動車株式会社 排気還流装置の異常検出装置
JP5322787B2 (ja) 2009-06-11 2013-10-23 富士フイルム株式会社 薄膜トランジスタ及びその製造方法、電気光学装置、並びにセンサー
KR101422362B1 (ko) * 2009-07-10 2014-07-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 표시 패널 및 전자 기기
CN105070715B (zh) 2009-10-21 2018-10-19 株式会社半导体能源研究所 半导体装置
KR102416955B1 (ko) 2009-10-29 2022-07-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101788521B1 (ko) 2009-10-30 2017-10-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011058913A1 (en) * 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20190100462A (ko) * 2009-11-28 2019-08-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP5497417B2 (ja) * 2009-12-10 2014-05-21 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
KR101097322B1 (ko) * 2009-12-15 2011-12-23 삼성모바일디스플레이주식회사 산화물 반도체 박막 트랜지스터, 그 제조방법 및 산화물 반도체 박막 트랜지스터를 구비한 유기전계 발광소자
KR101603768B1 (ko) * 2009-12-22 2016-03-15 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 평판표시장치
KR101811203B1 (ko) * 2009-12-25 2017-12-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 이를 제작하기 위한 방법
CN105023942B (zh) * 2009-12-28 2018-11-02 株式会社半导体能源研究所 制造半导体装置的方法
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
KR101819197B1 (ko) 2010-02-05 2018-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제조 방법
CN102763214B (zh) 2010-02-19 2015-02-18 株式会社半导体能源研究所 半导体器件
KR101977152B1 (ko) 2010-04-02 2019-05-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
DE202010008013U1 (de) * 2010-07-08 2011-11-16 Dr. Hahn Gmbh & Co. Kg Band zur um eine Scharnierachse schwenkbaren Verbindung eines Flügels mit einem Rahmen
TWI587405B (zh) 2010-08-16 2017-06-11 半導體能源研究所股份有限公司 半導體裝置之製造方法
US8728860B2 (en) * 2010-09-03 2014-05-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI654764B (zh) 2010-11-11 2019-03-21 Semiconductor Energy Laboratory Co., Ltd. 半導體裝置及其製造方法
KR101995082B1 (ko) * 2010-12-03 2019-07-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
KR101680768B1 (ko) * 2010-12-10 2016-11-29 삼성전자주식회사 트랜지스터 및 이를 포함하는 전자장치
TWI538215B (zh) 2011-03-25 2016-06-11 半導體能源研究所股份有限公司 場效電晶體及包含該場效電晶體之記憶體與半導體電路
US9960278B2 (en) 2011-04-06 2018-05-01 Yuhei Sato Manufacturing method of semiconductor device
US9006803B2 (en) 2011-04-22 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing thereof
US9111795B2 (en) 2011-04-29 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with capacitor connected to memory element through oxide semiconductor film
TWI536502B (zh) * 2011-05-13 2016-06-01 半導體能源研究所股份有限公司 記憶體電路及電子裝置
US9093539B2 (en) 2011-05-13 2015-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2012160963A1 (en) * 2011-05-20 2012-11-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6231735B2 (ja) 2011-06-01 2017-11-15 株式会社半導体エネルギー研究所 半導体装置
US9166055B2 (en) * 2011-06-17 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
SG10201505586UA (en) * 2011-06-17 2015-08-28 Semiconductor Energy Lab Semiconductor device and method for manufacturing the same
KR20130007426A (ko) * 2011-06-17 2013-01-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US9385238B2 (en) 2011-07-08 2016-07-05 Semiconductor Energy Laboratory Co., Ltd. Transistor using oxide semiconductor
US9214474B2 (en) 2011-07-08 2015-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
WO2013039126A1 (en) * 2011-09-16 2013-03-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8637864B2 (en) * 2011-10-13 2014-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP6082562B2 (ja) * 2011-10-27 2017-02-15 株式会社半導体エネルギー研究所 半導体装置
KR102012981B1 (ko) 2011-11-09 2019-08-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
SG10201700805WA (en) 2012-08-03 2017-02-27 Semiconductor Energy Lab Co Ltd Oxide semiconductor stacked film and semiconductor device
KR102171650B1 (ko) 2012-08-10 2020-10-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2014024808A1 (en) 2012-08-10 2014-02-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI799011B (zh) 2012-09-14 2023-04-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI620324B (zh) * 2013-04-12 2018-04-01 半導體能源研究所股份有限公司 半導體裝置
KR102792747B1 (ko) * 2013-05-20 2025-04-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6400336B2 (ja) * 2013-06-05 2018-10-03 株式会社半導体エネルギー研究所 半導体装置
JP6108103B2 (ja) 2013-06-06 2017-04-05 トヨタ自動車株式会社 巻線装置及び巻線方法
JP7101049B2 (ja) 2018-06-06 2022-07-14 朋和産業株式会社 食品用包装袋
JP7114059B2 (ja) 2018-06-07 2022-08-08 三甲株式会社 トレー
JP6594576B1 (ja) 2018-06-07 2019-10-23 キヤノン株式会社 光学系、それを備える撮像装置及び撮像システム
JP6991930B2 (ja) 2018-06-07 2022-01-13 相互印刷株式会社 プレススルーパックの包装体
JP6788174B1 (ja) 2019-06-11 2020-11-25 馨 林谷 母板に雑草粘着液排除孔のある刈り払い刃。

Also Published As

Publication number Publication date
JP2023181469A (ja) 2023-12-21
WO2014188982A1 (en) 2014-11-27
KR102792747B1 (ko) 2025-04-11
US9722088B2 (en) 2017-08-01
TW201501319A (zh) 2015-01-01
JP7157851B2 (ja) 2022-10-20
US11961917B2 (en) 2024-04-16
KR20210069738A (ko) 2021-06-11
JP2025123292A (ja) 2025-08-22
JP7697123B2 (ja) 2025-06-23
US20200119201A1 (en) 2020-04-16
JP2021153191A (ja) 2021-09-30
KR20250048490A (ko) 2025-04-08
US20240355930A1 (en) 2024-10-24
KR102358739B1 (ko) 2022-02-08
JP2019024128A (ja) 2019-02-14
KR102264971B1 (ko) 2021-06-16
JP7426459B2 (ja) 2024-02-01
JP2020065082A (ja) 2020-04-23
TWI658596B (zh) 2019-05-01
KR102537022B1 (ko) 2023-05-30
KR20240052069A (ko) 2024-04-22
JP7564929B2 (ja) 2024-10-09
KR20160012156A (ko) 2016-02-02
KR102657220B1 (ko) 2024-04-16
JP2024177214A (ja) 2024-12-19
US12382664B2 (en) 2025-08-05
TWI662710B (zh) 2019-06-11
US11430894B2 (en) 2022-08-30
JP6650014B2 (ja) 2020-02-19
US20140339544A1 (en) 2014-11-20
JP2015216282A (ja) 2015-12-03
US10573758B2 (en) 2020-02-25
TW201826544A (zh) 2018-07-16
KR102442752B1 (ko) 2022-09-14
KR20220127365A (ko) 2022-09-19
US20170271523A1 (en) 2017-09-21
KR20220019841A (ko) 2022-02-17
US20250344453A1 (en) 2025-11-06
KR20230074834A (ko) 2023-05-31
US20220328694A1 (en) 2022-10-13
JP6898476B2 (ja) 2021-07-07
JP2022185099A (ja) 2022-12-13

Similar Documents

Publication Publication Date Title
JP7157851B2 (ja) 半導体装置
JP6400336B2 (ja) 半導体装置
JP6322503B2 (ja) 半導体装置
US20150034949A1 (en) Semiconductor device and method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170421

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170421

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180704

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181010

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181023

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181113

R150 Certificate of patent or registration of utility model

Ref document number: 6436645

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees