JP2010541255A - 輪郭設計された薄膜デバイス及び構造体 - Google Patents

輪郭設計された薄膜デバイス及び構造体 Download PDF

Info

Publication number
JP2010541255A
JP2010541255A JP2010527256A JP2010527256A JP2010541255A JP 2010541255 A JP2010541255 A JP 2010541255A JP 2010527256 A JP2010527256 A JP 2010527256A JP 2010527256 A JP2010527256 A JP 2010527256A JP 2010541255 A JP2010541255 A JP 2010541255A
Authority
JP
Japan
Prior art keywords
layer
electrically active
metal
semiconductor
printing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010527256A
Other languages
English (en)
Other versions
JP2010541255A5 (ja
Inventor
アーヴィンド カマス，
エリック シェアー，
パトリック スミス，
アディティ チャンドラ，
スティーヴン モレサ，
Original Assignee
コヴィオ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by コヴィオ インコーポレイテッド filed Critical コヴィオ インコーポレイテッド
Publication of JP2010541255A publication Critical patent/JP2010541255A/ja
Publication of JP2010541255A5 publication Critical patent/JP2010541255A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/08—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of metallic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C23C18/1204—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material inorganic material, e.g. non-oxide and non-metallic such as sulfides, nitrides based compounds
    • C23C18/122—Inorganic polymers, e.g. silanes, polysilazanes, polysiloxanes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C23C18/1229—Composition of the substrate
    • C23C18/1245—Inorganic substrates other than metallic
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C23C18/125—Process of deposition of the inorganic material
    • C23C18/1295—Process of deposition of the inorganic material with after-treatment of the deposited inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02601—Nanoparticles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/098—Special shape of the cross-section of conductors, e.g. very thick plated conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • H05K3/125—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Thermal Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本発明は、滑らかな及び／又はドーム形の輪郭を備えた誘電体層、導電体層、及び／又は半導体層を有する電気的活性デバイス（例えば、キャパシタ、トランジスタ、ダイオード、浮遊ゲートメモリセルなど）と、このようなデバイスを、半導体、金属又は誘電体の前駆体を含むインク組成物を堆積又は印刷（例えば、インクジェット印刷）することによって形成する方法とに関する。滑らかな及び／又はドーム形の断面輪郭は、急激な段差がない滑らかな形状移行を可能にし、それによって堆積時のフィーチャの不連続を防止し、続いて堆積される構造体のより完全な段差被覆性を得ることができる。本発明の輪郭により、熱酸化による酸化物層の均一な成長も、それに続く構造体のほぼ均一なエッチング速度も得られる。このような酸化物層は、均一な厚さを有し、下の電気的活性フィーチャのほぼ完全な被覆を実現することができる。均一なエッチングが、単純な等方性エッチングによって電気的活性構造体の臨界寸法を低減する効率的な方法を可能にする。
【選択図】図４Ｄ

Description

発明の詳細な説明
関連出願
[0001]本出願は、２００７年１０月１日出願の米国特許仮出願第６０／９９７，３３５号明細書（代理人整理番号ＩＤＲ１５７３）及び２００８年１０月１日出願で係属中の米国特許出願第１２／２４３，８８０号明細書（代理人整理番号ＩＤＲ１５７４）の利益を主張する。
発明の分野
[0002]本発明は、印刷された、滑らかな及び／又はドーム形の半導体薄膜フィーチャを備える薄膜キャパシタ、ダイオード（例えば、ショットキーダイオード）、薄膜トランジスタ並びに浮遊ゲートメモリセルなどのデバイスに関する。本出願は、新規のインク組成物、及び低コスト印刷技術の新規の使用法を用いて製造できる構造体を開示する。本発明の諸実施例は、印刷（例えば、インクジェット印刷、グラビア印刷、オフセットリソグラフィ、スクリーン印刷、フレキソグラフィ又はフレキソ印刷、マイクロスポッティング、ペンコーティング、ステンシル、スタンピング、シリンジディスペンス、ポンプディスペンス、スプレーコーティング、スリットコーティング、押出しコーティング、メニスカスコーティングなど）用のインク組成物を用いて形成されるトランジスタ、ダイオード、キャパシタ及び他の構造体に関連する。
背景の説明
[0003]従来のリソグラフィでパターニングされたデバイスでは、ゲート電極が活性フィーチャ（例えば、トランジスタチャネル）又は他の構造体の鋭い／急峻な縁部の上を横切る交差位置において、漏洩電流による電荷の損失が起きることがある。図１は、従来のリソグラフィで画定されたトランジスタの、基板１０１の上に形成されたチャネル層１０２、及びその上に形成された誘電体層１０３を示す。誘電体層１０３は、酸化で形成されようと堆積で形成されようと、リソグラフィで形成されたチャネル層１０２の不均一な被覆をチャネル層１０２の縁部（すなわち、チャネル層１０２の上部縁部、及びチャネル層１０２が基板１０１に接触するところ）に有することがある。誘電体層１０３の上にゲート層１０４が堆積される。この誘電体層は、チャネル層１０２の縁部においてかなり薄くなることがあり、その結果、誘電体層１０３の薄い部分でチャネル層１０２とゲート層１０４の間に漏洩電流が生じる。
[0004]さらに、ゲート層１０４は、誘電体層１０３及びチャネル層１０２を不均一に被覆することがある。リソグラフィで画定された、鋭い縁部及びほぼ垂直な側面を有するチャネル層の上にゲート層１０４をブランケット堆積すると、ゲート層の不均一、及びゲート層中の不連続又はギャップが生じうる。
[0005]漏洩電流及び不連続なゲート層堆積は、滑らかな及び／又はドーム形の形状を有する半導体フィーチャを形成することによって回避することができる。滑らかな及び／又はドーム形の断面の輪郭（ｐｒｏｆｉｌｅ）及び／又は長手方向輪郭を有する電気的活性フィーチャは、急激な段差に遭遇しない滑らかな移行部を可能にすることができ、それによって、後続の層及び／又は上に重なる層の堆積時の構造的不連続が防止され、続いて堆積される構造体のより完全な段差被覆性が得られる。しかしながら、従来方法で堆積され又は印刷される電気的機能フィーチャで、特に高解像度の誘電体、導電体及び半導体のフィーチャの特定の臨界寸法を精密に制御することにはいくつかの難題があった。
[0006]従来の印刷法では、吸収性基板（例えば、紙又は布）に依存して、堆積される材料（例えば、インク）の位置及びサイズを固定することができる。しかしながら、電子デバイスを製造するのに通常使用される基板は、一般に非吸収性である。インクは、非吸収性基板上に印刷されるときには液体として挙動し、溶剤が蒸発するまでは（又は蒸発させなければ）、移動及び／又は拡散する傾向がある。通常、堆積されたインクの蒸発速度は、縁部近くで最大になり、堆積されたインクの塊からの液体が、蒸発が起きるにつれ縁部に向かって流れる傾向があり、その結果、縁部近くに溶質の粒子が堆積することになる。この現象は、「コーヒーリング」形成と呼ばれることもある。このコーヒーリング輪郭は、マイクロエレクトロニクス応用例における半導体、導電体及び／又は誘電体の構造体には望ましくなく、より均一に分布した形状（例えば、滑らかなドーム形の輪郭）を有する半導体、導電体及び誘電体のフィーチャを形成する印刷法が必要とされている。
発明の概要
[0007]本発明は、印刷された１つ又は複数の半導体（例えば、シリコン）、絶縁体（例えば、二酸化シリコン）及び導電体（例えば、金属）のフィーチャを含む、比較的高性能のデバイスが含まれるデバイス、及びこのようなフィーチャを製造する方法に関する。より具体的には、本発明の実施形態は、このようなデバイスを、印刷（例えば、インクジェット印刷）されたシリコン、絶縁体及び／又は金属のフィーチャ及び構造体を使用して製作するための改善された方法に関連する。本明細書に記載したいくつかの方法により、印刷される電子回路及びデバイス内の半導体、絶縁体及び導電体のフィーチャ（例えば、線、長方形、Ｔ字形、Ｌ字形、Ｈ字形、ダンベル形、タブ、円形、正方形、接触孔及び／又は接触溝、これらの組合せなど）の臨界寸法及び非臨界寸法のより精密な制御が可能になる。
[0008]印刷液体インクによって形成されるフィーチャ又はパターンの形状及び輪郭は、印刷工程条件の組合せによって制御することができる。任意の形状（通常は線）の電気的活性構造体（例えば、半導体又は導電体の構造体）の前駆体を含むインク組成物を印刷し定着させるために、フィーチャは定着又は「ピンニング」されなければならない。溶媒が気化するときに液体をピンニングする機構がない場合、液体は一般に、それが表面で線又は他のパターンではなく１つ又は複数の球形滴を形成するまで後退する。インク粘度、インク接触角、溶媒気化速度、及び基板表面エネルギーなどのパラメータを調整して、印刷された形状を保持するとともに、印刷、乾燥、及び／又は硬化した後に、ドーム様の及び／又は滑らかな丸みのある断面輪郭を有する、印刷されたフィーチャ又はパターンを得ることができる。多くの場合、この輪郭は、ｘとｙ（水平と垂直）両方の寸法が滑らかに変化し、そのため、形状中の急激な移行部を回避することができる。上面視で丸みのある形状を有するフィーチャ（例えば、アイランド又は線）の場合には、このフィーチャのどの断面でも、滑らかな及び／又はドーム形の断面輪郭を有することができる。図２Ａの上面図に示されるような異なる長さ及び幅の寸法を有するフィーチャの場合では、幅Ｗを横断する断面輪郭は、図２Ｂに示されるように滑らかな及び／又はドーム形の輪郭を有することができる。このフィーチャの長さの断面輪郭は一般に、滑らかな輪郭を有し、また少なくともこのフィーチャの端部近くでは、ドーム形の輪郭を有することもできる。このことにより、従来のリソグラフィで画定される方法では容易に実現できない、デバイス信頼性の著しい利点が得られる。
[0009]例えば、印刷された活性シリコン又は活性金属の滑らかな及び／又はドーム形のフィーチャにより、印刷されたフィーチャの上で熱酸化シリコンの均一な成長が可能になる。通常は、鋭い縁部（例えば、リソグラフィで画定された半導体フィーチャが基板、又は下のフィーチャに接触するところ）での応力効果により、これらの場所（例えば、隅部又は縁部）での酸化物成長が遅くなる可能性があり、その結果、特定の場所に著しく薄い誘電体が生じる。これは、こうした場所における所与の動作電圧での電界効果及び／又は漏洩電流の増大につながりうる。具体的には、縁部又は隅部の、例えば、ゲート電極がチャネルと交差するところを被覆する熱酸化物層が薄い部分では、早期の絶縁破壊及び漏洩電流が起こりうる。
[0010]本発明は、それだけには限らないが、トランジスタ、ダイオード、キャパシタ及び浮遊ゲートメモリセルを含む電子デバイス及び半導体デバイスの維持、寿命及び歩留まりに著しい利点をもたらす。従来のリソグラフィでパターニングされたデバイスでは、漏洩電流による電荷の損失が交差位置（例えば、１つのフィーチャ又は構造体が別のものと交差するところ）で起こりうる。この漏洩電流は、本明細書で開示した滑らかな及び／又はドーム形の形状を有する半導体フィーチャを形成することによって、回避することができる。本発明の諸実施形態は、チャネル（例えば、トランジスタの場合）又は他の構造体の上の、又はそれを覆う急激な移行領域又は段差の上を横切らないゲート電極、及び他のパターニングされたフィーチャを含む。
[001l]本明細書で開示した半導体、絶縁体及び／又は誘電体のフィーチャの滑らかな及び／又はドーム形の輪郭はまた、このようなフィーチャのほぼ均一な熱酸化、及び／又はこれらフィーチャの制御された、ほぼ均一な等方性エッチング（例えば、ウェットエッチング又はプラズマエッチングによる）も可能にする。このことにより、本明細書で開示したフィーチャの酸化物を形成する、及び／又は寸法（例えば、臨界寸法）を縮小する簡単で効率的な方法が実現する。本明細書で開示した滑らかな及び／又はドーム形の半導体及び導電体のフィーチャの臨界及び非臨界寸法はまた、フィーチャの熱酸化又は化学酸化と、それに続く酸化物の除去（例えば、エッチング）とによって縮小することもできる。所望の臨界及び非臨界寸法（１つ又は複数）は、半導体フィーチャ（１つ又は複数）を酸化及び／又はエッチングの条件にさらす時間を調整することによって得ることができる。
[0012]一般に、本明細書で開示した半導体、誘電体及び導電体の構造体の輪郭は、急激な段差に遭遇しない滑らかな移行部を可能にし、それによって堆積時の、（例えば、印刷により、例としてはインクジェット印刷、グラビア印刷、スクリーン印刷などにより）印刷されたインクの不連続性が防止され、それに続いて堆積される構造体のより完全な段差被覆性が得られる。滑らかな及び／又はドーム形の半導体、誘電体及び導電体の構造体の上にコーティング又は印刷することによって形成される材料は、その構造体を共形に被覆する。例えば、滑らかな及び／又はドーム形の半導体構造体は、均一なシリサイド化又は接点形成を可能にする。金属シリサイド層は、滑らかな又はドーム形の輪郭を有するゲート構造全体の上に、共形に形成又は堆積することができる。さらに、滑らかな縁部及びドーム形の輪郭を有する印刷されたフィーチャはまた、ドームの表面全体にわたって均一なシリサイド化（又は接点形成）も可能にする。所与のドーム領域（例えば、デバイス上のフィーチャのフットプリント又は外形）では、その接点領域は、リソグラフィで画定された同じフットプリント又は外形のフィーチャよりも大きくすることができ、それによって、他は同等の、リソグラフィで画定されたフィーチャと比べて、金属シリサイドをその表面に含有するドーム形の構造体のオーム抵抗の可能な低減ができるようになる。
[0013]また、滑らかな又はドーム形の半導体フィーチャ上の接点領域は、従来方法（例えば、リソグラフィ）で画定された同様な大きさの半導体又は導電体の構造よりも大きくなりうる。なぜなら、その接点金属が、上面と側面の間に鋭い縁部を有する従来の半導体又は導電体のフィーチャの上面だけではなく、接点領域内の滑らかな及び／又はドーム形のフィーチャも共形に被覆できるからである。滑らかな及び／又はドーム形の半導体フィーチャ上に形成された接点の接触抵抗は、従来方法で画定された同様な大きさの半導体構造体の接触抵抗と比べて低減される。
[0014]各半導体フィーチャ（例えば、ゲート及びチャネル）の間に急激な移行部がないということには、急激な段差又は移行部の上に堆積（及びアニール）されると不連続層を形成する電極材料（モリブデンなど）を使用できるようになるという別の利点もある。従来の工程でモリブデンから電極を形成するには、高温のレジストリフロー（臨界寸法を増大させる）及び傾斜エッチング、及び／又はゲート電極中又はゲート電極で合金化要素を使用することが一般に必要になる。
[0015]本明細書で開示した方法により形成されたフィーチャ（例えば、アイランド）は、図２Ａ〜２Ｂに示されたようなほぼ滑らかな及び／又はドーム形の輪郭になりうる。インク組成物を印刷し（例えば、インクジェット印刷、グラビア印刷、オフセットリソグラフィ、スクリーン印刷、フレキソグラフィ又はフレキソ印刷、マイクロスポッティング、ペンコーティング、ステンシル、スタンピング、シリンジディスペンス、ポンプディスペンス、スプレーコーティング、スリットコーティング、押出しコーティング、又はメニスカスコーティングによって）、次に、半導体、導電体又は誘電体前駆体溶質を析出させて（例えば、基板及びインクを加熱することによって）、印刷されたパターンの縁部にピンニングライン２０２を形成することができる（析出は、印刷されたインクパターンの、インクの層が最も薄い縁部で最も速く起きる）。次に、「ピンニングされた」インク中に残っている溶質を析出させることができ、次いで、析出させたインクを硬化及び／又はアニールして、滑らかな及び／又はドーム形の輪郭を有するフィーチャ（例えば、アイランド）２００を形成することができる。
[0016]図２Ａは、幅Ｗ、及び丸みのある縁部又は端部２０３を有する印刷されたフィーチャ（例えば、アイランド）２００の上面図である。図２Ｂは、印刷されたフィーチャ２００の幅を横断してドーム形の輪郭２０４を有する、印刷された線又はアイランド２００の断面図である。図２Ａに戻って参照すると、印刷されたフィーチャ２００の長さに沿った断面輪郭は、その長さの少なくとも一部に沿って（例えば、印刷されたフィーチャ２００の端部２０３から、長さ軸Ｌに沿った端部２０３からの長さ軸Ｌに沿ったある点まで、例えば、長さ軸Ｌに対してその中間点又はその付近に長さ軸Ｌに対して垂直な平面で画定される印刷されたフィーチャ２００をそれぞれ二等分する点まで）、ほぼドーム形とすることができる。一実施形態では、印刷されたフィーチャ２００の最大高さＨは、印刷されたフィーチャ２００の幅Ｗよりも低い。通常、フィーチャ２００の最大高さは、その幅よりも少なくとも一桁又は二桁低い。印刷されたフィーチャ２００の少なくとも１つの軸に沿った又は交差した丸みのある縁部２０３及び滑らかなドーム形の輪郭２０４により、上記で論じたデバイス及び信頼性の著しい利点を得ることができるが、これらは、従来のリソグラフィで画定されるデバイスのフィーチャでは容易に実現することができない。
[0017]印刷によって得られる理想的な構造体の断面輪郭（例えば、図３に示されたような）は、水平（Ｘ）寸法の関数として、断面の上面に沿った各点のタンジェント値によって数学的に定義することができる。ドーム形の輪郭を表す関数は連続でなければならず、連続関数である１次導関数（例えば、ｄｙ／ｄｘ）及び２次導関数（例えば、ｄ２ｙ／ｄｘ２）の両方を有する。このような面は、本実施形態の理想的な輪郭と一致して「滑らかである」及び／又は「湾曲している」と考えることができる。図３は、Ｗの断面幅を有する印刷されたフィーチャの意図された断面輪郭を画定する。Ｘ０はフィーチャの最大高さにおける水平点を表す。Ｘ０は任意選択で、滑らかな又はドーム形の輪郭の水平方向中間点とすることができる。変数ｘｉは、Ｘ０未満である水平値を表す（すなわち、０≦ｘｉ＜Ｘ０）。変数ｘｉｉは、Ｘ０より大きい水平値を表す（すなわち、Ｘ０＜ｘｉｉ≦Ｗ）。ｘｉの任意の値におけるタンジェントはｄｙ／ｄｘｉで与えられ、Ｘ０におけるタンジェントはｄｙ／ｄＸ０で与えられる。図３のドーム形の輪郭は、実質的にｘｉの任意の値についてｄｙ／ｄｘｉ＞ｄｙ／ｄＸ０で定義することができ、ｄｙ／ｄｘｉは、連続の増加するｘｉの各値において減少する（連続して又はほぼ連続して）。ｘｉｉの任意の値におけるタンジェントはｄｙ／ｄｘｉｉで与えられる。図３のドーム形の輪郭はまた、ｘｉｉの任意の値についてｄｙ／ｄｘｉｉ＜ｄｙ／ｄＸ０で定義することもでき、ｄｙ／ｄｘｉｉは、連続の増加するｘｉｉの各値において減少する（連続して又はほぼ連続して）。例えば、ｘｉ及びｘｉｉの複数の値（例えば、少なくとも５、１０、１５、２５などで、最大１０２、１０３、１０４又はそれ以上の桁まで）におけるタンジェントを算出することができ、それから断面輪郭のグラフを作成することができる。基本的に任意の個数のｘｉ及びｘｉｉの選択された値について、ｄｙ／ｄｘｉ及びｄｙ／ｄｘｉｉは、この段落中の数学的記述を満たすはずである。
[0018]この段落及び／又は図３で定義されるドーム形の輪郭は、本明細書で論じる滑らかな又はドーム形の断面輪郭を有する印刷された半導体、金属又は誘電体のフィーチャの利点をもたらす。しかしながら、この数学的記述は理想的な輪郭を与えることを理解されたい。実際には、本明細書で開示した方法に従って印刷されたフィーチャの表面及び／又は輪郭には小さな欠陥又は凹凸がありうる。したがって、輪郭の形状を決める場合には、その断面（例えば、幅又は長さ）に沿ったいくつかの点についてデータ点が取られることがある。ｘｉ及びｘｉｉの値は、ほとんどあらゆる粒度又は区間を有することができる（例えば、１μｍ、１００ｎｍ、１０ｎｍ、１ｎｍ、≧１ｎｍの任意の値、あるいは場合によって、印刷されたフィーチャの厚さを断面寸法に沿って測定する計測器［例えば、プロフィルメータ］の感度に応じて、＜１ｎｍ）。あるいは、断面寸法がＷで与えられている場合、ｘｉ及びｘｉｉの値は、Ｗ／ｎの値を取ることもでき、ここでｎは、少なくとも４の整数である（例えば、少なくとも５、１０、１５、２５、１０２、１０３、１０４、１０５、又は＞４の任意の数）。
[0019]本発明の諸実施形態は、半導体材料（ＩＶＡ族元素［１つ又は複数］を含む）又は金属材料を有するとともに滑らかな及び／又はドーム形の輪郭を有する少なくとも１つの層を備えるデバイス（例えば、キャパシタ、ダイオード、トランジスタ、及び浮遊ゲートセル）に関する。半導体材料は、水素化、脱水素化又は非水素化の非晶質、微晶質又は多結晶のシリコンを含むことができる。半導体材料はまた、ゲルマニウム、又はシリコンとゲルマニウムの混合物を含むこともできる。金属材料は、ゲート及び／又は接点を形成するのに適切な任意の金属を含むことができる。このような金属ゲート及び／又は接点は、（有機）金属化合物、（有機）金属複合体、（有機）金属クラスタ、金属ナノ粒子、及びこれらの組合せなど、１つ又は複数の金属前駆体を含むインクを印刷することによって形成することができる。このデバイスはさらに、滑らかな及び／又はドーム形の輪郭を有する層の上に堆積又は印刷（例えば、インクジェット印刷）された層（例えば、誘電体層、半導体層及び導電体層）を含むこともできる。本発明では、デバイス内に印刷される層のすべて又はほぼすべての寸法を、本明細書で開示した印刷法のパラメータ及び／又は条件によって直接画定することができる。
[0020]本発明の別の実施形態では、電子デバイス内の、それだけには限らないがトランジスタ、ダイオード、キャパシタなどを含むアイランドなど、半導体、誘電体又は導電体の構造体を形成するための改善された印刷法を提供する。より精密に制御された寸法で基板上に構造体を印刷する（例えば、半導体含有液体インクを印刷して機能層を形成する）方法は、（ａ）滑らかな及び／又はドーム形の断面輪郭を有する少なくとも１つの半導体又は導電体のフィーチャを基板上に印刷するステップと、（ｂ）その上に追加の機能層を堆積するステップとを含むことができる。この方法はさらに、少なくとも１つの半導体又は導電体のフィーチャを等方的にエッチングして、少なくとも１つの半導体又は導電体のフィーチャの臨界寸法（１つ又は複数）を均一に縮小するステップを含むこともできる。あるいは、この方法は、少なくとも１つの半導体又は導電体のフィーチャを酸化（例えば、熱酸化）して、少なくとも１つの半導体又は導電体のフィーチャを被覆するほぼ均一な酸化物層を形成するステップと、任意選択で、次にその酸化物層を除去して、少なくとも１つの半導体又は導電体のフィーチャの臨界又は非臨界寸法（１つ又は複数）を縮小するステップとを含むことができる。この方法はまた、少なくとも１つの半導体又は導電体のフィーチャのすべて又は一部分の上に共形金属層を堆積して、シリサイド層又は接点層を形成するステップを含むこともできる。
[0021]本発明の諸実施形態は、改善された滑らかな及び／又はドーム形の輪郭を有する電子デバイスと、この電子デバイスを形成するための印刷方法（例えば、インクジェット印刷）に関する。説明した方法は、フィーチャ寸法の比較的精密な制御を可能にし、また好ましい実施形態では、少なくとも１つの寸法に沿って滑らかな及び／又はドーム形の断面輪郭を有するフィーチャを提供する。印刷された構造体を形成するこの手法は、（ｉ）前駆体材料の効率的な使用、及び（ｉｉ）１つの印刷ステップの中に堆積とパターニングを組み合わせることにより、費用効果が高くなりうる。本発明は、それだけには限らないが薄膜トランジスタ、キャパシタ、ダイオード、抵抗、浮遊ゲートセルを含む電子デバイス一般の製造と、これらを、それだけには限らないが、ガラス（例えば、ディスプレイ形ガラス、石英など）のシート又は細片、プラスチック及び／又は金属の箔、シート又は板、シリコンウェハなど、そのすべてがその上にさらに１つ又は複数のバッファ層、保護層及び／又は絶縁層（ポリイミド又は他のポリマー、酸化シリコン及び／又は酸化アルミニウムなど）を含むことができる種々の基板の上に包含する回路の製造と、に適用可能とすることができる。この回路の応用例には、それだけには限らないが、ディスプレイ、高周波デバイス、センサ、揮発性及び不揮発性メモリ、光電池などが含まれる。本発明のさらなる利益及び他の利点は、好ましい実施形態の詳細な説明により容易に明らかになろう。
リソグラフィでパターニングされたチャネル又はゲート電極と、その上に印刷された導電体層又は半導体層とを示す断面図である。 滑らかな、ドーム形の輪郭を有する例示的な印刷されたフィーチャを示す上面図である。 滑らかな、ドーム形の断面輪郭を有する例示的な印刷されたフィーチャを示す断面図である。 滑らかな、ドーム形の断面輪郭を有する印刷された半導体又は金属のフィーチャを示すグラフである。 トランジスタを製作する例示的な方法における、滑らかな及び／又はドーム形の断面輪郭を有する例示的な印刷された半導体、誘電体及び／又は導電体の、構造体又は層を示す断面図及び配置図である。 トランジスタを製作する例示的な方法における、滑らかな及び／又はドーム形の断面輪郭を有する例示的な印刷された半導体、誘電体及び／又は導電体の、構造体又は層を示す断面図及び配置図である。 トランジスタを製作する例示的な方法における、滑らかな及び／又はドーム形の断面輪郭を有する例示的な印刷された半導体、誘電体及び／又は導電体の、構造体又は層を示す断面図及び配置図である。 トランジスタを製作する例示的な方法における、滑らかな及び／又はドーム形の断面輪郭を有する例示的な印刷された半導体、誘電体及び／又は導電体の、構造体又は層を示す断面図及び配置図である。 キャパシタを製作する例示的な方法における、滑らかな及び／又はドーム形の断面輪郭を有する例示的な印刷された半導体、誘電体及び／又は導電体の、構造体又は層を示す断面図である。 キャパシタを製作する例示的な方法における、滑らかな及び／又はドーム形の断面輪郭を有する例示的な印刷された半導体、誘電体及び／又は導電体の、構造体又は層を示す断面図である。 キャパシタを製作する例示的な方法における、滑らかな及び／又はドーム形の断面輪郭を有する例示的な印刷された半導体、誘電体及び／又は導電体の、構造体又は層を示す断面図である。 浮遊ゲートメモリセルを製作する例示的な方法における、滑らかな及び／又はドーム形の断面輪郭を有する例示的な印刷された半導体、誘電体及び導電体の、構造体又は層を示す断面図である。 浮遊ゲートメモリセルを製作する例示的な方法における、滑らかな及び／又はドーム形の断面輪郭を有する例示的な印刷された半導体、誘電体及び導電体の、構造体又は層を示す断面図である。 浮遊ゲートメモリセルを製作する例示的な方法における、滑らかな及び／又はドーム形の断面輪郭を有する例示的な印刷された半導体、誘電体及び導電体の、構造体又は層を示す断面図である。 浮遊ゲートメモリセルを製作する例示的な方法における、例示的な印刷された半導体及び／又は導電体の構造体を示す配置図である。 浮遊ゲートメモリセルを製作する例示的な方法における、滑らかな及び／又はドーム形の断面輪郭を有する例示的な印刷された半導体、誘電体及び導電体の、構造体又は層を示す断面図である。 浮遊ゲートメモリセルを製作する例示的な方法における、滑らかな及び／又はドーム形の断面輪郭を有する例示的な印刷された半導体、誘電体及び導電体の、構造体又は層を示す断面図である。 ダイオードを製作する例示的な方法における、滑らかな及び／又はドーム形の断面輪郭を有する例示的な印刷された半導体及び／又は導電体の、構造体又は層を示す断面図である。 ダイオードを製作する例示的な方法における、滑らかな及び／又はドーム形の断面輪郭を有する例示的な印刷された半導体及び／又は導電体の、構造体又は層を示す断面図である。 ダイオードを製作する例示的な方法における、滑らかな及び／又はドーム形の断面輪郭を有する例示的な印刷された半導体及び／又は導電体の、構造体又は層を示す断面図である。 滑らかな及び／又はドーム形の断面輪郭を有する例示的な印刷された半導体アイランド又は半導体層と、半導体アイランド又は半導体層の寸法を縮小する例示的な方法とを示す断面図である。 滑らかな及び／又はドーム形の断面輪郭を有する例示的な印刷された半導体アイランド又は半導体層と、半導体アイランド又は半導体層の寸法を縮小する例示的な方法とを示す断面図である。 滑らかな及び／又はドーム形の断面輪郭を有する例示的な印刷された半導体アイランド又は半導体層と、半導体アイランド又は半導体層の寸法を縮小する例示的な方法とを示す断面図である。
好ましい実施形態の詳細な説明
[0031]次に、添付の図面に例が示されている本発明のいくつかの実施形態を詳細に参照する。本発明を好ましい諸実施形態と併せて説明するが、これらは本発明をこれらの実施形態に限定するものではないことを理解されたい。そうではなくて、本発明は、添付の特許請求の範囲によって定義される本発明の趣旨及び範囲内に含まれる代替形態、改変形態及び等価物を包含するものである。さらに、以下の開示では、本発明を完全に理解できるように多くの具体的詳細を示す。しかしながら、これらの具体的詳細なしで本発明を実施できることは、当業者には明らかであろう。他の事例では、本発明の態様を不必要に不明瞭にしないように、よく知られた方法、手順、構成要素及び回路については詳細に説明していない。
[0032]本発明では、「堆積」という用語（及びその文法的バリエーション）は、ブランケット堆積（例えば、化学気相成長［ＣＶＤ］及び物理気相成長［ＰＶＤ］、原子層堆積［ＡＬＤ］、スリットコーティング、押出しコーティング、メニスカスコーティング、蒸着など）、（スピン）コーティング、及び印刷を含むすべての形式の堆積を包含するものとする。基板上に機能性電子インクを印刷する方法の種々の実施形態において、印刷には、基板上に金属配合物をインクジェット、グラビア印刷、スクリーン印刷、オフセット印刷、フレキソ印刷、スプレーコーティング、マイクロスポッティング、気相ジェット、及び／又はペンコーティングすることを含むことができる。また、便宜上及び簡単化のために、「部分（ｐａｒｔ）」、「部分（ｐｏｒｔｉｏｎ）」、及び「領域」という用語は交換可能に使用されることがあるが、これらの用語にはまた一般に、それらの技術分野で認められた意味もある。また、本明細書中でのその使用状況からそれ以外のことが示されない限り、「既知の」、「既定の」、「所与の」、「特定の」及び「所定の」という用語は一般に、理論上は可変であるが通常はあらかじめ設定され、その後使用の際には変えられない値、量、パラメータ、制約、条件、状態、工程、手順、方法、手法、又はこれらの組合せを指す。さらに、「ドープされた」という用語は、任意のドーパントの実質的に制御可能な用量でドープされた（例えば、低濃度でドープされた、高濃度でドープされた、又は中間の任意のドーピングレベルでドープされた）材料を指す。さらに、特定の材料に関して、「〜で基本的に構成される」という表現は、ドーパントが添加される材料（又はこのような材料から形成される要素又は構造体）に何らかの所望の（かつ潜在的に全く異なる）物理的及び／又は電気的特性を与えることが可能な、意図的に付加されるドーパントを除外しない。また、構造体又はフィーチャの「主面」とは、少なくとも一部は構造体又はフィーチャの最大軸によって画定される面である（例えば、構造体が円形で、その厚さよりも大きい半径を有する場合、径方向の面［１つ又は複数］がその構造体の主面になるが、構造体が正方形、長方形又は楕円形である場合、構造体の主面は通常、構造体の両端でその値が異なりうる、一般には長さ及び幅の２つの最大軸によって画定される面になる）。便宜上及び簡単化のために、「〜に結合された」、「〜に接続された」、「〜と連通する」という用語（及びこれらのバリエーション）は、明細書でそれ以外のことが明らかに示されなければ、直接的又は間接的な結合、接続又は連通を意味する。これらの用語は一般に、本明細書中で交換可能に使用され、そのような用語の１つが使用されるところならどこでも、明細書でそれ以外のことが明らかに示されなければ、他の用語もまた包含する。
[0033]「シラン」という用語は、（１）シリコン及び／又はゲルマニウムと（２）水素とを主として含む、又は基本的にこれらで構成される化合物又は化合物の混合物を指し、「ポリシラン」という用語は、（１）少なくとも１５個のシリコン及び／又はゲルマニウムの原子と（２）水素とを主に含む化合物又は化合物の混合物を指し、「（ポリ）シラン」という用語は、１つ又は複数のシラン及び／又はポリシランを含む化合物又は化合物の混合物を指す。このような（ポリ）シラン化学種（すなわち、シラン［１つ又は複数］及び／又はポリシラン［１つ又は複数］）は、１つ又は複数の環状リングを含むことができ、かつ直鎖状になる、分岐する、又は架橋することもできる。「（シクロ）シラン」という用語は、（１）シリコン及び／又はゲルマニウムと（２）水素で基本的に構成され、１つ又は複数の環状リングと１５個未満のシリコン及び／又はゲルマニウムの原子とを含むことができる化合物又は化合物の混合物を指す。「ヘテロ（シクロ）シラン」という用語は、（１）シリコン及び／又はゲルマニウムと（２）水素と（３）Ｂ、Ｐ、Ａｓ又はＳｂなど１つ又は複数のドーパント原子とで基本的に構成され、従来の炭化水素、シラン又はゲルマン置換基で置換することができ、かつ１つ又は複数の環状リングを含むことができる化合物又は化合物の混合物を指す。このような（ポリ）シラン（１つ又は複数）、（シクロ）シラン（１つ又は複数）、及び／又はヘテロ（シクロ）シラン（１つ又は複数）はまた、ある特定の用途の所与の組成物の特性に著しい悪影響を及ぼさない、ある量又はある原子百分率のハロゲン原子（Ｃｌなど）を含むこともできる。
[0034]本発明は、集積回路デバイス、並びにパターニングされる材料（１つ又は複数）を印刷することによってこのようなデバイスを形成する方法に関する。パターニングされる材料は、半導体（例えば、シリコン及び／又はゲルマニウム）、金属、又はこれらの組合せ（例えば、金属合金又は金属シリサイド）など、電気的活性材料を含むことが好ましい。しかしながら、本方法はさらに、誘電体材料を印刷及び／又は形成することを含むこともできる。
[0035]電気的活性材料を印刷することは、電子的機能材料の前駆体を含むインク組成物を印刷することによって実施されることが好ましい。この前駆体には、（ポリ）シラン、シリコン及び／又はゲルマニウムのナノ粒子、（有機）金属化合物、（有機）金属複合体、（有機）金属クラスタ、金属ナノ粒子、及びこれらの組合せなどの、１つ又は複数の半導体、誘電体、及び／又は金属の前駆体が含まれうる。インクを印刷する方法は、ＩＶＡ族元素の前駆体、又は金属前駆体を含む液体組成物を基板（又は下の機能フィーチャ）の上にインクジェット印刷することを含むことが好ましく、基板の所定の部分（一般には、印刷又はインクジェット印刷できるパターンに相当する）だけが、その組成物で被覆される。しかしながら、例示的な代替印刷技法には、グラビア印刷、オフセットリソグラフィ、スクリーン印刷、フレキソグラフィ又はフレキソ印刷、マイクロスポッティング、ペンコーティング、ステンシル、スタンピング、シリンジディスペンス、ポンプディスペンス、スプレーコーティング、スリットコーティング、押出しコーティング、又はメニスカスコーティングなどが含まれる。本発明はまた、従来の技法（例えば、フォトリソグラフィ、スタンピング、インプリンティングなど）によってパターニングできる材料を形成するための、スピンコーティング、スライドバーコーティング、スピンコーティング、押出しコーディング、メニスカスコーティング、ディップコーティング、スプレーコーティング、蒸着などの、非選択的（例えば、ブランケット）堆積技法を利用する方法を含むこともできる。この印刷及び／又はコーティング技法はさらに、例えば、紫外光による後続の及び／又は同時の照射に適合させることもできる。
[0036]半導体、金属及び／又は誘電体のインク組成物を印刷（例えば、インクジェット印刷、スクリーン印刷、グラビア印刷など）することは、（ｉ）前駆体材料の効率的な使用、及び（ｉｉ）１つの印刷ステップの中に電気的材料の堆積とパターニングを組み合わせることにより、費用効果が高くなりうる。いくつかの実施形態では、インクを印刷（又は別の方法で堆積）することには、ほぼ同時又は直後に、通常は、インクのシリコン含有成分を架橋させ、基板への膜の接着性を改善し、及び／又は膜形状を改善する（例えば、所望の断面形状を得る）のに十分な波長及び／又は照射量の光（一実施態様では紫外光）で照射することを付随させることもできる。
[0037]あるいは、半導体（例えば、シリコン）又は金属膜を従来方法で堆積することもできる（例えば、ＰＥＣＶＤ、ＬＰＣＶＤ、ＡＬＤ、スパッタリング、蒸着などによって）。半導体膜の場合では、堆積させる半導体材料は、紫外線レーザ露光、熱炉又はＲＴＡアニールによって結晶させることができ（任意選択で、Ａｕ、Ｎｉ、Ａｌなどの結晶化促進剤の存在下で）、次に、低解像度フォトリソグラフィ及び／又は選択エッチングによってパターニングされる。あるいは、半導体膜は、結晶させ及び／又は密度を上げることができ（例えば、紫外線レーザアニールすることによって）、次に、堆積された膜の非照射部分及び／又は非晶質部分を、既知の技法による選択エッチングによって除去することもできる。例えば、多結晶シリコンの存在下で非晶質シリコンを選択的に除去する技法が、当該技術分野でよく知られている。堆積された金属前駆体膜（例えば、写真画定可能な金属含有化学種を含む膜）をレーザ（例えば、紫外線レーザ）で照射して、金属膜の露光部分の溶解特性を十分に変えることができる。膜の露光部分又は非露光部分は（照射が金属前駆体膜を、後で加えられる現像液中で溶解しやすくするか又は溶解しにくくするかによって決まる）、次に、現像液中で除去することができ、残った膜は、任意選択でさらに硬化及び／又はアニールすることができる。
[0038]基板は、半導体（例えば、シリコン）、ガラス、セラミック、誘電体、プラスチック及び／又は金属のウェハ、プレート、ディスク、シート及び又は箔を含むことができ、好ましくはシリコンウェハ、ガラスプレート、セラミックプレート又はセラミックディスク、プラスチックシート又はプラスチックディスク、金属箔、金属シート又は金属ディスク、及び積層化又は層状化したこれらの組合せからなる群から選択された部材を含むことができる。例えば、基板はさらにその上に、１つ又は複数の誘電体層、バッファ層、平坦化層、不活性化層、絶縁層及び／又は機械的支持層（ポリイミド又は他のポリマー、酸化シリコン及び／又は酸化アルミニウムなど）を含むことができ、これらは、それ自体をパターニングすることができ、及び／又はパターニングされた半導体、導電体及び／又は誘電体のフィーチャをその上に有することができる。したがって、インクは、被覆された基板の一部分上に直接、又は（被覆された）基板上のパターニングされた１つ又は複数のフィーチャ上に少なくとも部分的に印刷することができる。このようなパターニングされたフィーチャは、印刷、フォトリソグラフィ、又は他の既知のパターニング法によって形成されていてもよい。本発明は特に、誘電体材料で被覆されたプラスチックの薄いシート又は金属箔の上に（半）導体パターンを印刷するのに適合している。この誘電体層は、箔との電気的接続を容易にするために、その中に開口を有することができる。
[0039]プラスチック基板及び金属基板はさらに、基板の表面粗さを低減するために、その上に平坦化層を有することもできる。加えて、導電性基板（例えば、金属を含む又は基本的に金属からなる）は、一般にその上に絶縁体層（例えば、対応する酸化金属の層）及び／又は実質的に非晶質の導電層（例えば、窒化チタン、窒化タンタル、又は窒化タングステンなどの窒化遷移金属）を有する。
[0040]基板が金属シート及び／又は金属箔を含む場合、デバイスはさらに、インダクタ、キャパシタ、及び／又は他の電気的活性構造体を含むことができ、この方法はさらに、金属基板からインダクタ、キャパシタ、及び／又は他の電気的活性構造体を形成することを含むこともできる。しかしながら、いかなるこのような導電性基板にも、それとその上のあらゆる電気的活性の層又は構造体との間に、絶縁体上の構造体及び／又はデバイスから金属基板内に形成された構造体まで（例えば、インターポーザ上の１つ又は複数の金属パッドから、金属基板でできたインダクタ及び／又はキャパシタまで）の電気的に接触すべき場所内を除いて、絶縁体層がなければならない。
[0041]基板上に印刷されたインクから形成された構造体の輪郭及び寸法は、基板の表面エネルギーを調整することによって制御及び改善して、基板と印刷されるインクとの間の接触角を最適にすることができる。印刷された液体の表面での総広がりは、基板上のインクの接触角を増加させることによって低減することができる。その逆も当てはまり、接触角が小さいとインクがより広がることになる。所望の接触角は、個別の応用例、所望のフィーチャ寸法、及び／又は形状に対して調整することができる。応用例に応じて、印刷されるインクの所望の接触角は比較的小さくするか（例えば、約＜１°から約１５°、好ましくは約＜１°から約５°）、中程度にするか（例えば、約１５°から約４５°、好ましくは約２０°から約３０°）、又は大きくする（例えば、＞４５°）ことができる。このような接触角を用いて、フィーチャの幅（及び、直接的又は間接的に、フィーチャの高さ）を微調整することができる。印刷されたフィーチャ及び構造体の線幅及び他の臨界寸法はさらに、＜１°から４５°の接触角を有する印刷されたフィーチャの制御等方性エッチング（例えば、時限ウェットエッチング）によって、制御可能にかつ効果的に低減することができる。
[0042]基板の表面エネルギーは、表面改質剤を印刷することによって、又はこのような助剤で基板をコーティングすることによって変更して、所望のパターン輪郭が得られるように、特定の基板上（例えば、Ｓｉウェハ表面、ガラス基板、又は、例として二酸化シリコン、ＡｌｙＯｚ、ＴｉＮなどが含まれる、ＳｉＯｘ、窒化物若しくは酸化金属の表面層で被覆された金属箔）に印刷された液体の接触角を最適化することができる。基板改変に使用される特別な被覆は、改変される表面に合わせることができる。例えば、ヘキサメチルジシラザン（ＨＭＤＳ）などのシラザン、トリメチルシリルクロライドなどのハロシラン、及びメチルトリエトキシシランなどのアルコキシシランは、Ｓｉ及び／又は酸化シリコン表面と反応し、これらを改変することができる。
[0043]基板と印刷されたインクとの間の接触角はさらに、Ｓｉ表面をＨ２Ｏ２水で１０分間洗浄することによって、又は、「ピラニア」洗浄（高濃度Ｈ２ＳＯ４／Ｈ２Ｏ２溶液）で１０分間洗浄することによって小さくすることができ（＜１°にも）、ピラニア洗浄の後には任意選択でＨ２Ｏ２水洗浄を１０分間続けることもできる。加えて、ＨＭＤＳ被覆面を選び、所定の時間及び所定の紫外線電力（例えば、０．１〜１５ミリワット／ｃｍ２、１０秒間から３０分間）での制御紫外線／オゾン処理によって、又は、所定の時間及び所定の高周波電力（例えば１〜５０００Ｗ、１秒間から６０分間）での制御Ｏ２／プラズマ処理によって被覆を減少させることで、中程度の接触角（例えば、５°と３０°の間）を生成することもできる。ＨＭＤＳを部分的に又は完全に除去する別の方法では、所定の時間（例えば、１〜６０分間）のＨ２Ｏ２とＨ２ＳＯ４（ピラニア）の高温浴（例えば、３０〜９０℃）を含むことができる。これらの同じ方法又はその変形は、他の表面改変及び表面に適合させることができる。例えば、これらの方法は、親水性表面又は疎水性表面に適合させることができる。
[0044]インク組成物は、（ポリ）シランなどの半導体前駆体、又は金属前駆体を含むことができる。特定の実施形態では、ドープされた誘電体又は非ドープの誘電体を含むインク組成物を基板上又は機能フィーチャ上に印刷することができる。所定の断面輪郭（例えば、滑らかな及び／又はドーム形の輪郭）及び／又は形状（例えば、線、長方形、Ｔ字形、Ｌ字形、Ｈ字形、ダンベル形若しくはタブなどの異方性形状、又は円形若しくはほぼ正方形のパターン、これらの任意の組合せなど他の形状）を有するフィーチャを形成するには、半導体又は金属の前駆体を含有する液体インク組成物は、定着又は「ピンニング」されなければならない。図２Ａ及び２Ｂに示されるように、印刷されたインク中の溶質（例えば、（ポリ）シラン）を析出させて、縁部又は印刷されたフィーチャ（例えば、アイランド又は他の形状）の縁部にピンニングライン２０２を形成することができる。形状ピンニングの制御は、添加質量（すなわち、溶剤中の前駆体［例えば、（ポリ）シラン］の量）を、特にインク組成物の粘性が材料前駆体の添加質量と相互関係がある場合に増加することによって、及び／又は、印刷中又は印刷の直後（例えば、０．１秒から１０秒以内）に、溶質の重合又は架橋をもたらし、その結果、電気的活性材料の（別の）前駆体の析出をもたらしうるインクへの照射をすることによって（例えば、紫外線放射で）、改善することができる。他の工程条件（例えば、インク前駆体の分子量、インク粘性、溶剤の気化速度、基板温度、照射［例えば、紫外線］電力、照射［例えば、紫外線］波長、照射［例えば、紫外線］量など）を制御すると、さらにピンニングを制御することができ、印刷されるフィーチャの寸法（例えば、フィーチャの幅及び高さ）の再現精度の改善が可能になりうる。これらの工程の平衡の結果として、許容できるピンニングを印刷後の妥当な時間内に得ることができる。加えて、溶剤の気化速度を制御することが、溶質が析出する時点に影響を及ぼし、したがって、いつピンニングラインが生じるかに影響を及ぼしうる。
[0045]インク組成物は一般に、（ｉ）１から４０％の半導体、誘電体又は金属の前駆体、及び（ｉｉ）前駆体材料が溶解する溶媒を含み、この組成物は、２から１００ｃＰの粘度を有する。いくつかの実施形態では、インク組成物は２から１５ｃＰの粘度を有することができる。溶媒は、炭化水素溶媒を含むことができる。
[0046]インク組成物が（ポリ）シラン前駆体を含む場合には、（ポリ）シランは、シリコン、ゲルマニウム及び水素に関して９０％を超える原子純度を有することができる（すなわち、［ポリ］シラン中の原子の９０％超がＳｉ、Ｇｅ又はＨである）。一例では、（ポリ）シランは、シリコン及び水素に関して９０％を超える原子純度を有する。したがって、（ポリ）シランは、最大１０原子％までの他の化学種（ホウ素、ガリウム、リン、ヒ素、アンチモン、ハロゲン［例えば、Ｆ、Ｃｌ、Ｂｒなど］、炭素、酸素、窒素など）を、これら他の化学種が所与の用途で（ポリ）シランから形成された膜の電気的特性に著しく悪影響を及ぼさない限り、含有することができる。特定の実施形態では、（ポリ）シランは、ヘテロ（ポリ）シランを含むことができ、さらに、最大約２０原子％（又は約２５〜３０原子％未満の任意の最大値）までの量の１つ又は複数のドーパント原子（例えば、Ｂ、Ｇａ、Ｐ、Ａｓ、又はＳｂ）を、シリコン、ゲルマニウム、及びドーパント元素に関して含むことができる。しかしながら、（ポリ）シランは、シリコン、ゲルマニウム及び水素に関して、少なくとも９５％か、少なくとも９９％、又は９０原子％を超える任意の最小値の原子純度を有することが好ましい。特に好ましい一実施形態では、純度は、Ｓｉ、Ｇｅ及びＨ（又は、Ｓｉ及びＨ）に関して少なくとも９９．９％である。
[0047]（ポリ）シラン前駆体は、ヒドロシラン、ヒドロゲルマン、ヒドロシラゲルマン、（シクロ）シラン、（シクロ）ゲルマン、（シクロ）シラゲルマン、（ポリ）シラン、（ポリ）ゲルマン、及び／若しくは（ポリ）シラゲルマンなどの化合物、並びに／又はシリコン及び／若しくはゲルマニウムのナノ粒子を含むことができる。具体的には、（ポリ）シランは、式ＡｎＨ２ｎ＋２（例えば、分岐及び／又は架橋することができるＳｉｎＨ２ｎ＋２）、シクロＡｍＨ２ｍ（例えば、ＳｉｍＨ２ｍ）、及び／又はポリシクロＡｎＨ２ｎ−ｐ（例えば、ＳｉｎＨ２ｎ−ｐ）［最後の式は重合架橋したポリマーを包含する］を有する化合物を含むことができる。ただし、ＡはＳｉ及び／又はＧｅ、ｎは少なくとも５（例えば、５から１，０００，０００、１０から１，０００、１５から２５０、又は値が≧５若しくは≧１５の他の任意の範囲）、ｍは３から約２０（例えば、５から８、又はその中に数値が入る他の任意の範囲）、ｐはｎを超えない偶整数である。例えば、（ポリ）シラン前駆体は、一般式ＳｉｋＨ２ｋ＋２又は−ＳｉｋＨ２ｋ−、ただし、ｋは、少なくとも５、１０、１５、２０、又は≧５（特にｎが５から１５）の任意の値の整数、並びにそのゲルマン及びシラゲルマン類似物の１つ又は複数の直鎖状、環状、ポリ環状、架橋した、又は分岐したシランとすることができる。
[0048]あるいは、（ポリ）シラン化合物は、３から２０個のＳｉ及び／又はＧｅ原子（例えば、３から１２個、５から８個、又はその中に数値が入る他の任意の範囲）を有する１つ又は複数の（シクロ）シランからなる１つ又は複数のポリマー又はコポリマーを含む（又はさらに含む）こともできる。例えば、（ポリ）シランは、繰り返す−（−ＡｋＨ２ｋ−）−又は−（ｃ−ＡｍＨ２ｍ−２）−ユニットからなるホモポリマー、−（−ＡｋＨ２ｋ−）−及び／又は−（ｃ−ＡｍＨ２ｍ−２）−ユニットからなる１つ又は複数のブロックを含むブロックコポリマー（その各ブロックは、所与のブロック中に１つ又は複数のそのようなユニットを含むことができる）、又はそのどれもが分岐、架橋でき、若しくは（ポリ）環状になりうる（例えば、縮合、又はそれ自体と架橋しうる）そのようなユニットからなるランダムコポリマーを含むことができる。ここで、ｋ及びｍは、［００４６］パラグラフで説明したものである。加えて、（コ）ポリマーは、直鎖状になる、分岐、架橋できる、環状になる、又はポリ環状になることができる。
[0049]（ポリ）シラン組成物は、例えば２０個、３０個、４０個、５０個又はそれ以上のシリコン原子をその中に有する、比較的高分子量の１つ又は複数の（ポリ）シランを含むことが好ましい。このような高分子量の（ポリ）シランでは、（ポリ）シラン組成物の粘度がその添加質量に比例して増加する傾向があり、それによって、印刷用途（例えば、インクジェット）に関してその特性が改善される。比較的高分子量の（ポリ）シラン（１つ又は複数）の量は異なってもよく、通常は、約２から約１００ｃＰ（例えば、約２から約５０ｃＰ、約２から約２５ｃＰ、約２から約１０ｃＰ、約２から約５ｃＰ、又はその中の数値で任意の他の範囲）の粘度が得られる量であるが、多くの場合、インクの重量で約１％から約４０％の範囲（例えば、インクの重量で約１％から約２０％、又はその中の数値で任意の他の範囲）とすることができる。
[0050]インク組成物が１つ又は複数のＩＶＡ族元素前駆体を含む場合、そのインク組成物はさらに、１つ又は複数のドーパント源を含むこともでき、これらは一般に（しかし限定的ではない）、少なくとも１つの置換基（例えば、ヒドロカルビル基、シリル基、ゲルミル基、又はシラゲルミル基）を共有結合できる１つ又は複数の従来の半導体ドーパント原子（例えば、Ｂ、Ｐ、Ａｓ又はＳｂ）と水素で基本的に構成される。ドーパント原子上に炭素含有置換基が存在することは、構造的に類似の（ポリ）シラン化合物から形成される非ドープ膜と比べて、それから形成されるドープ膜内の炭素の量の著しい増加、又はそのような膜の電気的、物理的及び機械的特性への著しい悪影響を必ずしも招くことにならない可能性がある。例えば、ドーパント源は、式Ｄａ’Ｒ１ ｂ’を有することができる。ここで、ａ’は１又は２；ｂ’は３ａ’、Ｒ１の最小ａ’の例はＣ１〜Ｃ６アルキル、Ｃ６〜Ｃ１０アリール、Ｃ７〜Ｃ１０アラルキル又はＡＲ２ ３であり、ただしＲ２は水素又はＡｙＨ２ｙ＋１（ＡはＳｉ又はＧｅで、１≦ｙ≦４、好ましくはｙ＝１）、またＲ１のｂ’の例の残りは、独立に、Ｈ、Ｃ１〜Ｃ６アルキル、Ｃ６〜Ｃ１０アリール、Ｃ７〜Ｃ１０アラルキル又はＡＲ２ ３である。様々な実施において、ドーパントは式Ｄ（ＡＨ３）３を有し、ここでＤはＰ若しくはＢ、及び／又はＡはＳｉ若しくはＧｅである。インク組成物は、最終の膜中で所望のドーピングレベルが得られるように、適切な比率のＩＶＡ族元素前駆体（１つ又は複数）とドーパント源（１つ又は複数）を含むことができる。例えば、組成物の０．００００１から約２０体積％（又は、その中に数値が入る０．００１から１０体積％などの任意の範囲）が、ドーパント源で基本的に構成されてもよい。あるいは、ドーパント源（１つ又は複数）は、ＩＶＡ族元素前駆体（１つ又は複数）中のＳｉ及び／又はＧｅ原子に対して、約０．０００１から約１０原子％（又はその中の数値で任意の範囲）のドーパント原子を与える量で存在してもよい。
[0051]あるいは、インク組成物は、（有機）金属の化合物、複合体及び／又はクラスタ、１つ又は複数の金属のナノ粒子、及びこれらの組合せなど、１つ又は複数の金属前駆体を含むこともできる。例えば、（有機）金属の化合物、複合体及びクラスタ、並びに金属ナノ粒子は、アルミニウム、チタン、ジルコニウム、ハフニウム、バナジウム、ニオブ、タンタル、クロム、モリブデン、タングステン、マンガン、レニウム、鉄、ルテニウム、オスミウム、コバルト、ロジウム、イリジウム、ニッケル、パラジウム、白金、銅、銀、金、亜鉛、カドミウム、ガリウム、インジウム、タリウム、スズ、鉛、及びビスマスなどの金属の既知の化合物、複合体、クラスタ及び／又はナノ粒子を含むことができる。（有機）金属の化合物、複合体及びクラスタ、並びに金属ナノ粒子は、以下の金属、ジルコニウム、ハフニウム、バナジウム、ニオブ、タンタル、クロム、モリブデン、タングステン、マンガン、レニウム、鉄、ルテニウム、オスミウム、コバルト、ロジウム、イリジウム、ニッケル、パラジウム、白金、銅、銀、金、亜鉛、カドミウム、及び水銀のうちの１つを含むことが好ましく、ハフニウム、タンタル、モリブデン、タングステン、コバルト、ニッケル、パラジウム、白金、銅、銀、及び金のうちの１つを含むことがより好ましい。このような金属の化合物、複合体、クラスタ及び／若しくはナノ粒子に含まれる、又はこれらと結合されるリガンド、不活性化剤、錯化及び／若しくは配位化学種、若しくは他の化学種は、インクのさらなる処理によって電気的活性膜を形成できる任意のものとすることができる。
[0052]金属含有インクは（及び、それに関しては、本明細書で開示される他のどの印刷可能なインクも）、基本的にどんな従来の印刷技術によっても印刷することができる。例えば、印刷は、金属含有インクを所定のパターンでインクジェット印刷（「インクジェット」）、スクリーン印刷、グラビア印刷、オフセット印刷、フレキソグラフィ（フレキソ印刷）、スプレーコーティング、スリットコーティング、押出しコーティング、メニスカスコーティング、マイクロスポッティング、ペンコーティング、ステンシル、スタンピング、シリンジディスペンス、及び／又はポンプディスペンスすることを含むことができる。インクは、金属前駆体材料及び溶媒を含むことができ、又はこれらで基本的に構成することができる。一般に印刷又は（選択的に）めっきに適合した金属前駆体は、チタン、銅、銀、クロム、モリブデン、タングステン、コバルト、ニッケル、金、パラジウム、白金、亜鉛、鉄、又はこれらの金属合金、好ましくは銀若しくは金（又はこれらの金属合金）の金属合金、などの金属の有機金属化合物又はナノ粒子（例えば、ナノ結晶）を含むことができる。このようなナノ粒子又はナノ結晶は、１つ又は複数の表面リガンド（例えば、その上で吸収されたＨ原子）を備えるように、従来方法で不活性化することができ（例えば、１つ又は複数の界面活性剤で）、あるいは不活性化されないままにすることができる。めっきは、一例では、（例えば、レーザ書込みによって）金属のナノ粒子又は有機金属化合物を使用して金属（例えば、Ｐｄ）のシード層を印刷すること、次に、印刷されたシード層の上にバルク導電体（例えば、Ａｌ、Ｃｏ、Ｎｉ、Ｃｕなど）を選択的に堆積すること（例えば、無電解めっき又は電気めっきによって）を含むことができる。別法として、インクは、従来のバインダの中に、このような１つ又は複数の金属又はそれらの合金の粉末を含む従来のペーストを含むことができ、又はこれらで基本的に構成することもできる。
[0053]しかしながら、金属の化合物、複合体、クラスタ及び／又はナノ粒子はさらに、このような電気的活性膜（１つ又は複数）の電気的特性に悪影響を及ぼさない水素、ホウ素、シリコン、リン、ガリウム、ゲルマニウム、ヒ素、インジウム、タリウム、スズ、鉛、アンチモン、ビスマス、セレン及びテルルなどの原子、特に水素、ホウ素、シリコン、リン、ゲルマニウム、ヒ素、及びアンチモンなどの原子で基本的に構成されたリガンド、不活性剤、並びに／又は錯化及び／若しくは配位化学種を含むことが好ましい。場合によっては、ｔ−ブチル基など特に不安定な炭素含有基が、金属前駆体上のリガンドとして、又はリガンド、不活性化剤、並びに／若しくは錯化及び／若しくは配位化学種の上の置換基として存在することができる。
[0054]あるいは、従来の金属堆積（例えば、従来のスパッタリング又は蒸着）及びフォトリソグラフィによって、従来方法で市販金属ペーストを投与若しくは印刷することによって、従来の電気めっき若しくは無電解めっきによって、又は金属ソース／ドレイン（及び任意選択でゲート）接点を得るためのレーザパターニング技法によって、金属層を形成することもできる。例えば、堆積は、Ｔｉ、ＴｉＮ若しくはＴｉＮオンＴｉ二重層などの比較的薄いバリア層及び／又は接着性層をスパッタリングし、次に、Ａｌ又はＡｌ−Ｃｕ合金［０．５〜４体積％Ｃｕ］などの比較的厚いバルク導電体層をスパッタリングすることを含むことができ、その後に従来のフォトリソグラフィでの接点及び金属フィーチャの画定が続き、これらは引き続きエッチングされるが、好ましくは、金属シリサイドに対してＡｌ、ＴｉＮ及びＴｉなどの金属を選択的にエッチングする従来のＮＨ４ＯＨ／Ｈ２Ｏ２エッチング組成物を使用してウェットエッチングされる。他の実施形態では、ブランケット堆積ステップは、金属含有材料を含むインクをスピンコーティングするステップを含むことができ、この金属含有材料は、金属ナノ粒子及び／又は上記で開示した各金属の１つ又は複数の有機金属前駆体を含むことができ、及び／又は、この方法はさらに、金属、有機金属前駆体（１つ又は複数）及び／又は金属ナノ粒子を硬化又はアニールするステップ、及び／又は上記で論じた金属インクを使用する他の堆積技法を含むこともできる。金属材料をコーティング又はブランケット堆積し、次にパターニングすることでは一般に、滑らかな及び／又はドーム形の輪郭を有するフィーチャ又は構造体の上に金属材料が共形に堆積されない限り、滑らかな及び／又はドーム形の輪郭を有するフィーチャが形成されない。
[0055]代替方法では、金属前駆体材料層をコーティング又は印刷し、局所的にレーザ照射で露光して、露光された領域内でその溶解特性を変えることができる。任意選択で追加の硬化又はアニールするステップの後に、非露光領域を洗い流すと、照射された金属前駆体が後に残って金属層が形成される（いわゆる「ネガティブ」パターニング及び現像）。別法として、照射で露光した領域が洗い流される「ポジティブ」パターニング及び現像を用いることもできる。
[0056]レーザパターニングはさらに、ブランケット堆積された金属含有層上にレジスト材料を堆積するサブステップと、このレジスト材料の一部分を（ｉ）所定の幅を有し、及び／又は（ｉｉ）レジストで（又はレジスト中の吸収性色素で）吸収される所定の波長又は波長帯域を有するレーザからの光ビームで選択的に照射するサブステップと、選択的に照射されたレジストを現像液で現像して、形成される構造体と一致するパターンを残すサブステップと（これらのステップはポジティブレジストにもネガティブレジストにも適用されることに注意されたい）、ブランケット堆積された材料のうち、所望の又は所定のパターンと一致しない部分を（通常はドライ又はウェットエッチングによって）除去するサブステップと、並びに残りのレジスト材料を除去するサブステップとを含む（２００５年８月１１日出願で同時係属の米国特許出願第１１／２０３，５６３号明細書［代理人整理番号ＩＤＲ０２１３］を参照されたい。同出願の関連する部分を参照により本明細書に組み込む）。好ましくは、光は赤外線（ＩＲ）帯域の波長を有し（スペクトルが紫外線（ＵＶ）及び／又は可視領域内の波長又は波長帯域もまた含むことができるが）、レジスト（又は色素）は、その波長若しくは帯域の光を吸収し、及び／又はそれに感光し、並びに光ビームは、レジストの所望の部分又は所定の部分に集束され又は向けられる。
[0057]本組成物中の溶媒（例えば、半導体、金属又は誘電体前駆体を含むインク）は、インク組成物に比較的高い度合いの安定性を与え、有利な（例えば、ノズル詰まりを防止し、比較的低い温度及び比較的短時間［例えば、本明細書に記載したような］で印刷インクが乾燥できるようにするのに十分な）粘性及び揮発性が得られるもの、並びに／又は一般に組成物から簡単に及び／若しくは完全に除去できるものとすることができる。例えば、溶媒は、３０〜９０℃の温度でプラテンの上にインクを印刷し、その後に１００℃で１０分間加熱することによってほぼ完全に除去されものであることが好ましい。したがって、溶媒は、アルカン、モノシクロアルカン、ビシクロアルカン、置換モノシクロアルカン、置換ビシクロアルカン、（環状）シロキサン及び／又はフルオロアルカンなどの、１つ又は複数の炭化水素溶媒を含むことが好ましい。これらの溶媒は一般に、周囲温度（例えば、１５〜３０℃）で液体のものである。したがって、溶媒は、Ｃ５〜Ｃ１２直鎖及び／又は分岐アルカン；Ｃ６〜Ｃ１２モノシクロアルカン；１から２ｎ個のＣ１〜Ｃ４アルキル若しくはハロゲン置換基、又は１からｎ個のＣ１〜Ｃ４アルコキシ置換基で置換されたＣ３〜Ｃ８モノシクロアルカン、ただし、ｎはモノシクロアルカン環内の炭素原子の数；式（Ｒ３Ｓｉ）（ＯＳｉＲ２）ｐ（ＯＳｉＲ３）のシロキサン及び式（ＳｉＲ’２Ｏ）ｑのシクロシロキサン、ただし、ｐは０から４、ｑは２から６（好ましくは３から５）、各Ｒ及びＲ’は、独立に、Ｈ、Ｃ１〜Ｃ６アルキル、ベンジル又は０から３個のＣ１〜Ｃ４アルキル基で置換されたフェニル（Ｒ’はメチルが好ましい）；並びに、１から（２ｍ＋２）個のフッ素原子で置換された、周囲温度で液体であるＣ３〜Ｃ８フルオロアルカン、ただし、ｍはフルオロアルカン中の炭素原子の数；からなる群から選択することができる。好ましい一実施形態では、溶媒は、Ｃ５〜Ｃ１０シクロアルカン（例えば、シクロヘキサン、シクロヘプタン、シクロオクタン、シスデカリンなど）を含む。別の実施形態では、溶媒は、３個までのＣ１〜Ｃ４アルキル基で置換できる１つ又は複数のＣ５〜Ｃ１０モノシクロアルカン及び／又はビシクロアルカンを含む。しかしながら、本組成物に他の無極性及び／又は非極性溶媒（例えば、Ｃ５〜Ｃ１２アルカンなどの飽和炭化水素、ジＣ２〜Ｃ６アルキルエーテル、メチルＣ４〜Ｃ６アルキルエーテル及びジＣ１〜Ｃ４アルキルＣ２〜Ｃ６アルキレンジエーテル［例えば、グリム］などの脂肪族エーテル、テトラヒドロフラン及びジオキサンなどの環状エーテル、ベンゼン、トルエン及びキシレンなどのアレーン）を含むこともできる。
[0058]この組成物はさらに、表面張力低減剤、界面活性剤、結合材、増粘剤、光増感剤など、従来の１つ又は複数の添加剤を含むこともできる。しかしながら、組成物には、組成物から形成される薄膜の電気的特性に悪影響を及ぼしうる原子又は他の化学種を導入する可能性のある成分（例えば、炭素、窒素、アルカリ金属など）がないことが好ましい。これらが存在する場合、組成物中のこれらの成分の典型的な量は、組成物の０．０１質量％から１０質量％（例えば、微量、又は０．１質量％から５質量％）である。表面張力低減剤は、インク組成物の０．０１質量％から１質量％、好ましくは０．０２質量％から０．１質量％の量で存在することができる。特定の実施形態では、表面張力低減剤は、従来の炭化水素界面活性剤、従来のフッ化炭素界面活性剤、又はこれらの混合物を含むことができる。湿潤剤は、インク組成物の０．０５質量％から１質量％、好ましくは０．１質量％から０．５質量％の量で存在することができる。しかしながら、比較的高分子量の１つ又は複数の（ポリ）シラン（例えば、上記）を含む本インクの一実施形態では、この比較的高分子量の（ポリ）シラン（１つ又は複数）は、インクの湿潤特性を改善するのに効果的なことがある。界面活性剤はインク組成物の０．０１質量％から１質量％、好ましくは０．０５質量％から０．５質量％の量で存在することができる。結合剤及び／又は増粘剤は、所与の処理温度において所定の流動特性をインク組成物に与えるのに十分な量で存在することができる。
[0059]しかしながら、このような添加剤は不要である。実際、インクから添加剤を除外することは、特にこのような追加成分が、結果として得られる薄膜の電気的特性に悪影響を及ぼすのに十分な高いモル比率の炭素、酸素、硫黄、窒素、又はハロゲン類などの元素を含む場合には、有利である。このため、本組成物は、基本的に（１）半導体、金属又は誘電体前駆体と（２）溶媒で構成することができる。あるいは、半導体インクの場合には、本組成物は、追加の溶媒を用いずに基本的に（ポリ）シランで構成することができる。しかしながら、印刷用途で「無溶媒」半導体インクを使用すると、照射電力、タイミングなどの印刷条件及び／又は照射条件に調整を要することがある。
[0060]一実施例では、半導体インクは、周囲温度において液相の成分で基本的に構成されるＩＶＡ族前駆体インク組成物を含む。すべて液相の成分を使用すると、固相成分を使用することに付随する、組成物中の成分分布の不均一性（例えば、成分がコロイド又は懸濁の形である）及び／又は基板上に形成される薄膜の不均一性（例えば、固相成分［１つ又は複数］は組成物中の液相成分よりも小さい速度で基板表面に沿って移動する傾向がある）などのいくつかの問題を回避することができる。
[0061]半導体、誘電体又は金属の前駆体インク組成物をインクジェット印刷するための好ましい工程条件には、溶質材料の１〜４０質量％（好ましくは２０〜３０質量％）という添加質量、２〜１００ｃＰのインク粘度（例えば、２〜１５ｃＰ、又はその中の数値で任意の他の範囲）、及び約１〜１００ｋＨｚの印刷周波数（好ましくは５〜５０ｋＨｚ、１０〜２５ｋＨｚ、又はその中の数値で任意の他の範囲）が含まれる。（ポリ）シラン又は金属の前駆体インクの場合には、基板は、所望の溶媒気化速度に応じて同時に加熱することができる（通常は、気化されるべき溶媒に応じて３０℃から９０℃の範囲で）。加えて、フィーチャピッチ又はフィーチャからフィーチャまでの間隔（これらは、二次元配置の各軸に沿って同じことも異なることもある）は、約１〜５００μｍ（又はその中の数値で任意の範囲）とすることができ、印刷されたインクと基板の間の接触角は、０°から約９０°（又はその中の数値で任意の範囲）とすることができる。０°の接触角は、０°の測定接触角を指すが、実際には、このような接触角は０°よりもわずかに大きい。印刷工程中に基板を加熱すると、印刷されたインクから溶媒の一部分が気化できることになり、このため、印刷されたインクが薄い外側の領域に（図２Ａ〜２Ｂに示されたピンニングライン２０２のような）ピンニングラインが形成される。
[0062]印刷工程は、不活性及び／又は還元性雰囲気のもとで実施することができる。したがって、印刷は、印刷の前に、基板が入れられた雰囲気をパージすること、次に、不活性及び／又は還元性ガスを雰囲気中に導入することを含むことがある。様々な実施形態では、不活性及び／又は還元性ガスは、Ｈｅ、Ａｒ、Ｎ２などを含むことができ、さらにＨ２、ＮＨ３、ＳｉＨ４、及び／又は他の気相還元剤の供給源を（例えば、最大約２０体積％までの量で）含むこともできる。不活性及び／又は還元性雰囲気により、どんな意図しない及び／又は望ましくない酸化物形成の発生も低減させることができる。好ましい一実施形態では、組成物は、不活性雰囲気（好ましくはＯ２レベルが＜＜１ｐｐｍ）のもとで印刷して、形成された膜の酸素含有量が許容できないほど高くなりデバイス性能を低下させることにならないようにできる。一実施例では、不活性雰囲気は基本的にＡｒからなり、さらに０．１ｐｐｍ未満のＯ２及び１００ｐｐｍ未満のＮ２を含むこともある。
[0063]任意選択で、インク組成物は、インク組成物の印刷中又は印刷後に照射することができる。インクは、（ポリ）シラン材料の場合には、２２０ｎｍから４００ｎｍ、若しくは２５０から３８０ｎｍなどの２００ｎｍから４５０ｎｍの範囲（若しくはその中の数値で任意の他の範囲）、又は金属前駆体材料の場合には、４５０ｎｍから９００ｎｍ、若しくは４８０から７８０ｎｍなどの２５０ｎｍから１０００ｎｍの範囲（若しくはその中の数値で任意の他の範囲）の波長（又は波長帯域）を有する光で照射することができる。非紫外線放射の適切な光源には、ランプ出力部と照射されるべき試料との間に１つ又は複数の紫外線フィルタが配置された紫外線放射源を含む、白色光源、Ｘｅランプ、可視ＬＥＤ、ダウンコンバート蛍光体でコーティングされた紫外線ＬＥＤ、赤外線ランプ及び赤外線レーザ、可視レーザなどが含まれる。紫外線放射の適切な光源には基本的に、水銀蒸気及び／若しくは水銀アークランプ、紫外線ＬＥＤ、紫外線レーザなど任意の紫外線放射源、又はランプ出力部と照射されるべき試料との間に１つ若しくは複数の可視及び／若しくは赤外線フィルタが配置された白色光源若しくは他の非紫外線光源などを含むことができる。放射線量は、約０．１〜１５、０．７５〜１０又は１〜５ワット／ｃｍ２（又はその中の数値で任意の他の範囲）の電力出力を有する光源を使用して、０．０１ｍＪ／ｃｍ２から１．２Ｊ／ｃｍ２の範囲とすることができ、これは直接、若しくは光導波路若しくはスリットを通して伝達することができ、並びに／又は、基板及び／若しくは印刷される（ポリ）シランインクの位置で集束することができる。印刷されたインクの特定の領域だけを選択的に照射するように、ランプからの放射は、マスク（例えば、印刷された（ポリ）シランインクを露光したくない領域において紫外線放射を一般に阻止する、クロムパターンがその上にある水晶板）を通過させることができる。照射ステップは、印刷／堆積ステップと同様に、どんな意図しない及び／又は望ましくない酸化物形成の発生も低減させるように、不活性及び／又は還元性ガスのもとで実施されることが好ましい。
[0064]どんな形の放射も（及びより具体的には、どんな波長の光も）使用することができるが、照射ステップは、紫外線光で照射するステップを含むことが好ましい。このような照射では一般に、架橋した、オリゴマーの、及び／又はポリマーの水素化（ポリ）シランの膜が得られ、これは後で、電子デバイスに適した非晶質水素化半導体膜（例えば、非晶質水素化シリコン膜）に変換することができ（例えば、加熱によって）、また任意選択で、本明細書に記載したように、さらなるアニールによって微晶質及び／又は多結晶膜を形成する。したがって、本発明では、印刷された液体（ポリ）シラン組成物から製品品質の半導体フィーチャ（例えば、半導体アイランド）を実現することができる。
[0065]一般に、印刷方法は、印刷されたインク組成物をある温度で、残りの溶媒（１つ又は複数）のほぼすべてをインク組成物から除去するのに十分な時間、乾燥させることを含む。他の実施形態では、乾燥させることは、真空中で熱を加えて、又は加えないで溶媒（１つ又は複数）を除去することを含む。溶媒を蒸発させることは、コーティング又は印刷された前駆体組成物（及び／又は基板）を約３０℃から約２００℃（例えば、３０℃から約９０℃、８０℃から約１２０℃、又はその中の数値で任意の他の範囲）のある温度まで加熱することを含むことができる。時間は、溶媒のほぼすべて、及び／又は添加物（１つ又は複数）のほぼすべてをコーティング又は印刷された前駆体インクから除去するのに十分な長さとすることができる（例えば、１秒から４時間、１分から１２０分、又はその中の数値で任意の範囲）。真空は、１ミリトールから３００トール、１００ミリトールから１００トール、１〜２０トール、又はその中の数値で任意の他の範囲とすることができ、真空ポンプ、アスピレータ、ベンチュリ管などによって加えることができる。溶媒は、Ｏ２レベルが＜＜１ｐｐｍの不活性雰囲気（好ましくはＮ２ではなくＡｒ）のもとで蒸発させて、形成された膜の酸素含有量が許容できないほど高くならないようにすることができる。
[0066]金属前駆体インクを印刷することを含む実施形態では、乾燥温度は３０℃から３００℃、５０℃から２００℃、又はその中の数値で任意の範囲とすることができる。時間は、溶媒のほぼすべて、及び／又は添加物（１つ又は複数）のほぼすべてをコーティング又は印刷された金属前駆体インクから除去するのに十分な長さとすることができる（例えば、１秒から４時間、１分から１２０分、又はその中の数値で任意の範囲）。他の実施形態では、乾燥させることは、真空中で熱を加えて、又は加えないで溶媒（１つ又は複数）を除去することを含む。真空は、１ミリトールから３００トール、１００ミリトールから１００トール、１〜２０トール、又はその中の数値で任意の範囲とすることができ、真空ポンプ、アスピレータ、ベンチュリ管などによって加えることができる。
[0067]インク組成物を印刷することはさらに、乾燥されパターニングされた前駆体を半導体、導電体又は誘電体材料の膜に変換する硬化ステップを含むこともできる。（ポリ）シランの場合では、硬化は一般に、乾燥された組成物を最低で約３００℃（好ましくは最低で約３５０℃、より好ましくは最低で約４００℃）の温度まで、組成物をシリコン及び／又はゲルマニウムを含む非晶質水素化膜に変換するのに十分な時間だけ、加熱することを含む。このような加熱は、少なくとも１分間、３分間又は５分間実施することができる。
[0068]硬化ステップで、揮発性の炭素含有化学種などの望ましくない前駆体／インク成分又は副産物を除去し、また、半導体前駆体インクの場合には、非晶質の水素化半導体（例えば、Ｓｉ：Ｈ）層の水素含有量を低減することができる（これは特に、半導体膜形成の後にレーザ結晶化が用いられる場合に有利である）。硬化ステップではまた、半導体前駆体インク中のドーパントの一部を活性化することもできるが、多くの実施形態で、ドーパント活性化は、後続のレーザ結晶化ステップ中、又は比較的高温のアニールステップ中の方がより起こりやすい。
[0069]この印刷法はさらに、アニールステップを含むこともでき、これは、基板、及び印刷され硬化された半導体、誘電体又は金属の膜をある温度まで、膜にいくつか所定の又は所望の特性又は特質（例えば、導電性、形状、電子移動及び／又はエッチング耐性、応力及び／又は表面ひずみなど）を与えるのに必要な長さの時間加熱することを含むことができる。金属前駆体インクの場合には、アニールは、金属と下の構造体（例えば、ゲート酸化物）との接着性を改善することができる。適切なアニール温度は一般に、約１００℃から約５００℃の範囲、又はその中の温度で任意の範囲（例えば、約１５０℃から約４００℃）をとる。アニールに適切な時間の長さは、約１分から約２時間、好ましくは約１０分から約１時間、又はその中の時間で任意の範囲（例えば、約１０分から約３０分）をとる。アニールは、従来の炉又はオーブンの中において、任意選択で不活性又は還元性雰囲気中で実施することができる。一実施形態で、アニールされる膜が水素化非晶質シリコン及び／又はゲルマニウムの膜を含む場合、一般に少なくとも約２０分の時間、約６００℃以上の温度まで炉内で加熱すれば、非晶質シリコン及び／又はゲルマニウム膜を実質的に脱水素するのに十分である。硬化工程は、本明細書に記載したのと同様に、Ｏ２レベルが＜＜１ｐｐｍの純粋な不活性雰囲気（好ましくはＮ２ではなくＡｒ）中で実施することができる。不活性雰囲気は、基本的にＡｒで構成することができ、さらに０．１ｐｐｍ未満のＯ２、及び１００ｐｐｍ未満のＮ２を含むこともできる。
[0070]工程条件（例えば、添加質量、インク前駆体の分子量、インク粘度、基板温度、紫外線電力、紫外線波長、印刷と照射の間の時間間隔、基板の表面エネルギーなど）を制御することにより、半導体、金属又は誘電体のフィーチャの寸法（例えば、幅、長さ、及び断面輪郭）のより精密な制御及び再現精度を可能にすることができる。上述の工程条件は、所定の幅、長さ及び断面輪郭（例えば、滑らかな及び／又はドーム形の輪郭）を有する印刷されたフィーチャ（例えば、金属、誘電体又は半導体の線、アイランド、長方形、Ｔ字形、Ｌ字形、Ｈ字形、ダンベル形、タブ、円形、正方形、これらの組合せなど）を再現可能に形成するように制御することが十分にできる。
[0071]半導体及び導電体デバイスフィーチャの典型的な厚さは、約１０、２５、５０、若しくは１００ｎｍから約２００、５００、若しくは１０００ｎｍまで、又はその中の数値で任意の範囲とすることができる。膜の厚さは、形成されるべきデバイス（例えば、キャパシタ又は不揮発性メモリトランジスタ）の電気的特性を最適化するように選択することができる。加えて、半導体及び導電体デバイスフィーチャは、少なくとも１、５、若しくは１０μｍから５０、１００、若しくは２００μｍ以上までの幅、又はその中の数値で任意の範囲の幅を有することができる。半導体及び導電体デバイスフィーチャは、少なくとも１、２、５、１０、若しくは２０μｍから２０、５０、若しくは１００μｍ以上までの長さ、又はその中の数値で任意の範囲の長さを有することができる。
[0072]再現可能な滑らかな及び／又はドーム形の輪郭を有する、印刷された半導体及び導電体デバイスフィーチャは、従来のリソグラフィで画定されたデバイスフィーチャと比べていくつかの優位点をもたらす。例えば、少なくとも１つの軸に沿って丸みのある縁部と、滑らかな及び／又はドーム形の輪郭とを有する印刷された活性半導体又は導電体フィーチャは、フィーチャ全体の上での（例えば、シリコン薄膜トランジスタ内のチャネル領域の上での）均一な熱酸化物の成長を可能にする。通常、リソグラフィで画定されたデバイスでは、鋭い縁部の応力効果により、酸化シリコンの成長が減速されることがあり、これらの場所の誘電体が著しく薄くなりうる。これにより電界効果が強められ、これらの場所において特定の動作電圧での漏洩につながり、これが早期の絶縁破壊及び漏洩になりうる。本発明の、印刷された半導体、導電体及び／又は誘電体フィーチャの滑らかな及び／又はドーム形の輪郭、並びに丸みのある縁部では、このような問題が実質的に回避され、それから形成されるデバイスの特性、寿命及び／又は歩留まりが著しく改善されうる。
[0073]誘電体層は好ましくは、本明細書で開示の、滑らかな及び／又はドーム形の電気的活性デバイスフィーチャの上に、ウェット又はドライ熱酸化によって形成することができ、これにより、均一な厚さ及び被覆性を有する酸化物膜がデバイスフィーチャの上に得られる。別法として、誘電体層は、適切な誘電体前駆体を印刷又はコーティングし、それを誘電体膜に変換することによって（例えば、テトラアルキルシロキサン又はテトラアルコキシシランなどのＳｉＯ２前駆体の液相堆積）、（金属）酸化物（１つ又は複数）（例えば、ＳｉＯ２、ＴｉＯ２、ＺｒＯ２、ＨｆＯ２など）の液相堆積によって、又は従来のＣＶＤ、ＰＥＣＶＤ、ＬＰＣＶＤ、ＡＬＤ、蒸着、若しくは酸化シリコン層及び／若しくは窒化シリコン層のスパッタ堆積によって、デバイスフィーチャの上に形成することができる。
[0074]上述の方法に従って形成された膜の熱酸化は、適切な雰囲気（空気、Ｏ２、オゾン、Ｎ２Ｏ、若しくは水蒸気、又はこれらの組合せ）中で、約６００℃を超える温度、好ましくは最低で約８００℃、より好ましくは最低で約８５０℃まで膜を加熱することによって実施することができる。最高温度は約１０００〜１１００℃とすることができるが、基板及び／若しくは膜、又はその上の構造体の熱損傷を（もしあれば）低減、阻止又は防止するために、約９００℃がより好ましい。このような実施形態では、ステンレス鋼の膜、シート又は箔が、基板に特に有利な選択になりうる。誘電体層は、２０Åから４００Å、又はその中の数値で任意の範囲（例えば、３０から３００Å、又は５０から２００Åなど）の厚さを有することができる。
[0075]滑らかな及び／又はドーム形の輪郭、並びに丸みのある縁部を有する印刷されたゲート電極又は他の電気的活性フィーチャはまた、印刷後の制御された等方性エッチングを可能にすることもでき、これにより、印刷されるデバイスの臨界寸法（ゲート長など）を縮小する簡単で効果的な方法を実現することができる。２つ以上の構造体（金属相互接続部など）が交差点を有する場合（かつその交差点でフィーチャ間に１つ又は複数の追加膜を有することもある）、その下のフィーチャ（１つ又は複数）は印刷することができ、また本発明による丸みのある縁部、並びに滑らかな及び／又はドーム形の輪郭を有することができる。これら丸みのある縁部、並びに滑らかな及び／又はドーム形の輪郭は、急激な段差のない滑らかな形状移行を可能にすることができ、それによって、フィーチャ（１つ又は複数）及び／又は膜（１つ又は複数）の堆積及び／又は形成時（例えば、インクジェット印刷による）に、上に重なるフィーチャ（１つ又は複数）及び／又は膜（１つ又は複数）が不連続になることを防ぐ。この結果、続いて堆積又は印刷される構造体のより均一な段差被覆を実現することができる。金属相互接続フィーチャの場合、鋭い縁部（従来のリソグラフィで画定された金属フィーチャに特有）を実質的に回避できるので、内層誘電体の厚さを低減することができ（例えば、誘電体の厚さを１００Å以下にすることができる）、したがって、鋭い縁部の上の共形被覆の問題を実質上未然に除去することができる。
[0076]図８Ａ〜８Ｃは、滑らかな及び／又はドーム形の輪郭を有する半導体アイランド８２０を形成し、半導体層８２０を熱酸化することによって均一な酸化物層８３０を形成し、この酸化物層を等方性エッチング（例えば、ウェット又はドライ等方性エッチング）によって除去する例示的な方法を示す。得られた半導体層８２０では、縮小されたフィーチャサイズ（例えば、長さ、幅、及び厚さ）有する一方で、滑らかな及び／又はドーム形の輪郭を維持している。
[0077]図８Ａに示されるように、半導体層（例えば、シリコン）８２０は、基板８１０の上に形成される。半導体層８２０は、半導体（例えば、シリコン及び／又はゲルマニウム）前駆体を含むインク組成物を、［００３３］〜［００７１］パラグラフの記載に従って（例えば、（ポリ）シラン又はヘテロ（ポリ）シランを印刷して）パターンを形成するように印刷（例えば、インクジェット印刷）することによって、形成することができる。半導体層８２０の断面輪郭は、ほぼ滑らか及び／又はドーム形である。半導体層８２０は、本明細書に記載したように、トランジスタ内のフィーチャ（例えば、チャネル層）、ＭＯＳキャパシタ又はダイオード内のフィーチャとして利用することができる。
[0078]続いて、図８Ｂに示されるように、半導体層８２０を（例えば、ウェット又はドライ熱酸化で）酸化することによって、誘電体８３０を形成することができる。急激な移行部がない滑らかな及び／又はドーム形の輪郭を有する半導体層８２０の熱酸化により、半導体層８２０を完全に被覆するほぼ均一な酸化物層が得られる。
[0079]図８Ｃに示されるように、次に、誘電体層８３０を除去して（例えば、ウェット又はドライ等方性エッチングによって）半導体層８２０を露出し、そのフィーチャサイズ（例えば、長さ、幅、及び高さ）を縮小することができる。結果として得られた半導体層８２５は、縮小された寸法を有するが、滑らかな及び／又はドーム形の輪郭、並びにその利益を保持している。別の実施形態では、図８Ａに示されるように、半導体層８２０は、誘電体層を前もって形成しないで等方的にエッチングすることができ、それによって、図８Ｃに示されるように、サイズが縮小されることになる。
[0080]また、本発明に従って印刷された半導体フィーチャの上に、又はそれを覆って形成されたゲート電極又は他の電気的活性フィーチャは一般に、印刷された半導体フィーチャ内で、トランジスタチャネルなどの上の（又はそれを覆う）急激な移行領域又は段差の上を横切らず、そのため、他の場合では堆積されるときに極度に薄くなるか不連続になる金属ゲート材料（モリブデン、アルミニウム、及び／又はＴｉＮなど）を使用することが可能になる。従来の工程では、このような材料を使用すると、高温のレジストリフローが必要になり、それによって、形成されるフィーチャの寸法が増大し、また、ゲート電極又は他の電気的活性フィーチャで合金化要素を傾斜エッチング及び／又は使用することが増加する可能性がある。論理デバイスでは、鋭い縁部及び相対的に薄いゲート酸化物がなくなることで、制御可能性が比較的低いばらつきの原因を減らし、電流漏洩を低減させ、かつ（ゲート酸化物の非均一性によって悪影響を受けることがある）閾電圧制御を改善することができる。
[0081]丸みのある縁部及びドーム形の輪郭を有する印刷されたフィーチャはまた、ドームの表面（全体）にわたって均一なシリサイド化（又は接点形成）も可能にする。所与のドーム領域（例えば、デバイス上のフィーチャのフットプリント又は外形）では、その接点領域は、リソグラフィで画定された同じフットプリント又は外形のフィーチャよりも大きくすることができ、それによって、他は同等の、フォトリソグラフィで画定されたフィーチャと比べて、金属シリサイドをその表面に含有するドーム形の構造体のオーム抵抗の可能な低減ができるようになる。
[0082]シリサイド形成金属は、［００３３］〜［００７１］パラグラフに記載したように（金属については［００５０］〜［００５５］パラグラフで論じている）金属インク組成物を印刷することによって、半導体表面を覆って堆積させることができ、又は、従来の技法（例えば、ＣＶＤ、ＡＬＤ、スパッタ堆積、蒸着など）によって堆積させることができる。様々な実施において、シリサイド形成金属は、Ｐｄ、Ｐｔ、Ｎｉ、Ｃｒ、Ｍｏ、Ｗ、Ｒｕ、Ｒｈ、Ｔｉ、及びこれらの合金又は混合物からなる群から選択することができる。加えて、シリサイド形成金属前駆体は、有機溶媒、有機溶媒の混合物、１つ若しくは複数の有機溶媒と水の混合物、又は水溶性若しくは水と混和性にできる１つ若しくは複数の添加物とＨ２Ｏとの混合物に溶解することができ、これらは、（ｉ）インクの印刷特性［表面張力、粘性、蒸気圧及び／又は蒸発動力学］を改善し、（ｉｉ）Ｓｉ及び／若しくはＳｉＯ２表面で低い展性を有するがそれと反応せず、並びに／又は（ｉｉｉ）印刷、乾燥、及び／若しくは硬化の工程中に蒸発する。
[0083]好ましい実施形態では、シリサイド形成金属はＰｄを含み、あるいは基本的にＰｄからなる。例えば、Ｐｄインクは、露出された半導体（例えば、シリコン）表面の上に、又はそれを覆って選択的に印刷し、次にアニールして、トランジスタ接点又は他の電気的機能構造体を形成することができる。別法として、シリサイド形成金属は、半導体表面（例えば、ソース及びドレイン端子、並びに／又はゲート）を覆って共形に堆積させることもできる。シリサイド形成金属が、滑らかな及び／又はドーム形の輪郭を有する印刷された半導体構造体の上、又はそれを覆って堆積される場合には、結果として得られる接点領域は、接点金属が、従来の半導体又は導電体フィーチャの上面だけではなく、滑らかな及び／又はドーム形の表面のほぼすべてを共形に覆うことができるので、同様にサイズ設定され、従来方法（例えば、リソグラフィ）で画定されたトランジスタ構造体の接点領域よりも大きくなりうる。
[0084]次に、シリサイド形成金属を硬化及び／又は還元して、金属−シリコン接点を形成することができる。例えば、シリサイド形成金属は、還元剤にさらし、金属前駆体及び／又は基板に応じて、周囲温度よりも高い温度から約１００〜７００℃までの範囲（例えば、１５０〜４００℃、又はその中で任意の他の温度範囲）の温度で加熱することができる。しかしながら、金属前駆体は、相互接続部が形成されない場合には還元する必要がない。金属前駆体が還元されない場合、シリサイド形成金属用の溶剤又は溶剤混合物（例えば、Ｈ２Ｏ、ＮＨ３若しくはＮＨ４−ＯＨ水、ジエチレングリコールブチルエーテル［ブチルカルビトール］、テトラヒドロフルフリルアルコール、エチレングリコール、イソプロパノール、２−ブタノール、エチルアセテート、ヘキサノール、ヘプタノール、及び２−ペンタノールなどの比較的低分子量のアルコール並びにエステル、並びに／又は他の溶剤）は、金属シリサイドから未反応金属前駆体を選択的に除去することができる。
[0085]任意選択で、シリサイド形成金属を還元して局所的な相互接続部、又はバルク金属相互接続部をめっきするためのシード層を形成し、それによって、同じ又は別のデバイスの端子間で電気接続部の形成を容易にすることができる。このような実施形態では、シリサイド形成金属は、金属ナノ粒子（例えば、Ａｇ）及び／若しくは、１つ又は若しくは複数のシリサイド形成金属塩などのバルク導電体前駆体、金属酸化物並びに／又は金属複合体をさらに含む前駆体インクから堆積（例えば、印刷）することができる。
[0086]次に、シリサイド形成金属及びシリコンの表面は、第１の温度まで、シリコン接点（例えば、金属シリサイド）を形成するのに十分な長さの時間加熱される。いくつかの実施形態では、シリサイド形成金属の選択的な堆積の前に、自然酸化物が露出シリコン表面にあってもよい。様々な実施形態で、バルク導電金属（図示せず）は、金属前駆体インクからの還元シリサイド形成金属上に電気めっき又は無電解めっきすることによって選択的に堆積させることができ、これにより、バルク導電金属から金属相互接続部を形成するためのシード層が得られる。
[0087]本明細書で開示した方法による印刷液体インク組成物は、異方性形状を有する印刷されたフィーチャ（例えば、異なる幅、長さ及び高さの値を有し、又は、フィーチャの幅及び／若しくは長さ寸法の少なくとも一方で、少なくとも２つの異なる所定の値を他方の寸法の全体に沿って有する）と、図２の断面図からわかるように、少なくとも１つの寸法内で滑らかに変化する滑らかな及び／又はドーム形の断面輪郭とを形成することができる。本発明を用いて印刷可能な異方性形状には線、長方形、Ｔ字形、Ｌ字形、Ｈ字形、ダンベル形、タブ（例えば、主外形又は主要外形から直角に又はある角度をなして拡張した部分）、及びこれらの任意の組合せが含まれる。結果として生じる構造体は、印刷されたフィーチャの少なくとも１つの軸に沿って、丸みのある縁部並びに滑らかな及び／又はドーム形の輪郭とを有する。当然、本発明はまた、円形及び正方形などの等方性形状にも適用可能である。
例示的なトップゲートトランジスタ及びその製作方法
[0088]本発明の一態様は、トランジスタ、及びトランジスタ構造体を製作する方法に関し、その諸ステップが図４Ａ〜４Ｄに示されている。トランジスタゲート層は、トランジスタのソース、チャネル及びドレインの上にあってもよい（いわゆる「トップゲート」トランジスタであるが、本明細書で開示した方法は、ボトムゲートトランジスタなど他の構造上の構成を有するデバイスを形成するのにも同様に有効である）。ソース／ドレイン端子層は、印刷されたドーム形のドープ半導体薄膜フィーチャを含む。トランジスタゲート層は、従来の半導体材料、従来の導電体材料、又は２つ以上の従来の半導体及び／又は導電体材料（例えば、［００３３］〜［００７６］及び［００８０］〜［００８６］パラグラフに記載したような、遷移金属シリサイドで高濃度にドープされたシリコン）の積層体を含むことができる。トランジスタはさらに、ソース／ドレイン端子層のソース及びドレイン構造体と物理的及び／又は電気的に接触する（及び任意選択で、ゲート層と物理的及び／又は電気的に接触する）接点構造体及び／又は、１つ又は複数のメタライゼーション構造体を含むこともできる。
[0089]図４Ｂ、４Ｃ及び４Ｄはそれぞれ、例示的なゲートチャネル交差を示す。図４Ｃは、トランジスタ（接点なし）の上面図であり、ゲート４４０が半導体層４２０の上を直角に横切っている。図４Ｂは、図４Ｃのトランジスタの、軸Ａ−Ａ’に沿った断面図であり、図４Ｄは、図４Ｃのトランジスタの、ゲート４４０の長手方向に沿って軸Ａ−Ａ’に直角の断面図である。
[0090]図４Ｂ、４Ｃ及び４Ｄの例示的なトランジスタは、滑らかな及び／又はドーム形の半導体層４２０と、半導体層４２０の上をある角度で、好ましくは直角に横切るゲート４４０とを有する。ゲート誘電体４３０は、半導体層４２０とゲート４４０の間にある。ゲート誘電体４３０は、従来の誘電体とすることができるが（例えば、プラズマ化学気相成長［ＰＥＣＶＤ］、蒸着又はＡＬＤ、あるいはスピンオングラス［ＳＯＧ］などによって形成された酸化シリコン又は窒化シリコン）、熱酸化物層が好ましい。半導体層４２０とゲート４４０の間のゲート誘電体４３０は、ほぼ均一な幅を有する。好ましい一実施形態では、ゲート４４０は、半導体層４２０と同様の滑らかな及び／又はドーム形の輪郭を有する。
[0091]図４Ａ〜４Ｂは、例示的な薄膜トランジスタの印刷されたチャネル及び印刷されたゲートを製作するための例示的な工程フローを示す。図４Ａ〜４Ｂは、図４Ｃのトランジスタの、軸Ａ−Ａ’に沿った断面図である。
[0092]一般に、半導体層（例えば、シリコン）４２０は、基板４１０上に形成される。好ましい一実施形態では、半導体層４２０は、［００３３］〜［００７１］パラグラフに記載した半導体組成物と一致した半導体前駆体（例えば、（ポリ）シラン又はヘテロ（ポリ）シラン）を含むインク組成物を印刷（好ましくはインクジェット印刷）することによって形成される。この好ましい実施形態では、連続した半導体層４２０は、シリコン及び／又はゲルマニウム前駆体を含有する液相インクをあるパターンで基板上に印刷することによって形成される。好ましい実施形態では、半導体層４２０の断面輪郭は、ほぼ滑らか及び／又はドーム形である。半導体層４２０は、トランジスタ内のフィーチャ、具体的にはチャネル層を形成することが好ましい。
[0093]続いて、図４Ｂに示されるように、半導体層４２０上に、ゲート誘電体４３０（例えば、ウェット又はドライ熱酸化、気相堆積［例えば、ＣＶＤ、ＰＥＣＶＤ、高密度プラズマ［ＨＤＰ］−ＣＶＤ、ＡＬＤなど］、蒸着、又は液相堆積によって形成される）が形成される。ゲート誘電体層４３０は、熱酸化によって形成されることが好ましい。急激な移行部がない、滑らかな及び／又はドーム形の輪郭を有する半導体層４２０の熱酸化により、半導体層４２０を完全に被覆するほぼ均一な酸化物層が得られる。ゲート誘電体層４３０はまた、他の技法（例えば、ＣＶＤ、ＰＥＣＶＤ、ＨＤＰ−ＣＶＤ、ＡＬＤ、液相堆積、蒸着など）によって形成された場合でも、半導体層４２０を完全に被覆することができる。続いて、ゲート誘電体層をパターニングして（例えば、フォトリソグラフィ又はマスク層の印刷、及びエッチングによって）、半導体層４２０上に接点領域を露出することができる。別法として、ゲート誘電体層４３０は、半導体層４２０の所定の領域の上に選択的に印刷することもできる。具体的には、ゲート誘電体層４３０は、半導体層４２０の、ゲート４４０が堆積される所定の領域内に印刷することができる。
[0094]ゲート誘電体層４３０は、２０Åから４００Åの厚さ、又はその中の数値で任意の範囲（例えば、３０から３００Å、又は５０から２００Åなど）の厚さを有することができる。ゲート誘電体層４３０が半導体層４２０の熱酸化によって形成される場合には、ゲート誘電体層は、１００Å未満の厚さを有することが好ましい。
[0095]ゲート誘電体層４３０上に、ゲート４４０を形成することができる。好ましい一実施形態では、ゲート４４０は、［００３３］〜［００７１］パラグラフに記載した半導体組成物に合致する半導体前駆体（例えば、（ポリ）シラン前駆体）を含むインク組成物を印刷（好ましくはインクジェット印刷）することによって形成される。別法として、ゲートは、［００３３］〜［００７１］パラグラフに記載したように、金属前駆体を含むインク組成物を印刷することによって形成することもできる。図４Ｂに示されるように、この好ましい実施形態では、滑らかな又はドーム形の断面輪郭を有するゲート４４０がもたらされる。別の代替形態では、ゲート４４０は、電極材料（例えば、［００３３］〜［００７１］パラグラフに記載した半導体又は導電体材料）の従来の堆積及びパターニング（例えば、化学気相成長及びリソグラフィパターニング）によって形成することができる。しかしながら、ゲート４４０への接点の形成を容易にするために、ゲート４４０は、本明細書に記載したような、滑らかな及び／又はドーム形の輪郭を有することが好ましい。次に、ゲート４４０の近くに露出しているゲート誘電体層４３０の一部分を、従来の技法（例えば、酸化物除去で選択的なウェット又はドライエッチング）によって除去することができる。図４Ｃ〜４Ｄに示されるように、ゲート４４０は、半導体層４２０の上に、好ましくは直角の方向に横切って印刷される。
[0096]一実施形態では、図４Ｂに示される構造体は、酸化して（例えば、［００７２］〜［００７９］パラグラフに記載したように、ドライ又はウェット熱酸化によって）酸化物層（図示せず）をゲート４４０の上に形成することができる（例えば、ドーム形のゲートが硬化された後に）。次に、この熱酸化物層を除去して（例えば、等方性エッチングによって）ゲート４４０を露出し、フィーチャサイズ（例えば、長さ、幅、及び高さ）を効果的に縮小することができる（［００７２］〜［００７９］パラグラフを参照）。半導体層４２０上のゲート誘電体４３０の露出した部分は、熱酸化物と同時にエッチングすることができる。後続の工程処理（例えば、ドーピング、接点形成、メタライゼーションなど）は、［００３３］〜［００８７］パラグラフに記載した従来の及び／又は新規のデバイス処理技法に従って実施することができる。
例示的なキャパシタ及びその製作方法
[0097]本発明の別の態様は、薄膜キャパシタ、及び薄膜キャパシタを製作する方法に関し（例えば、金属酸化物半導体［ＭＯＳ］キャパシタ、又は金属−絶縁物−金属［ＭＩＭ］キャパシタ）、その諸ステップが図５Ａ〜５Ｃに示されている。この薄膜キャパシタは、滑らかな及び／又はドーム形の輪郭を有する１つ又は複数の層を有することができ、これにより、同様にサイズ設定され、従来方法（例えば、リソグラフィ）で画定されたキャパシタ構造体におけるよりも大きいキャパシタ層間の界面面積が得られる。なぜなら、滑らかな又はドーム形の下部キャパシタ層の上に形成された導電体層、半導体層又は誘電体層は、従来の半導体又は導電体の上面だけではなく、滑らかな及び／又はドーム形のフィーチャを共形に被覆することもできるからである。界面面積の増大は、キャパシタ構造体の臨界寸法を増大させないで静電容量の増大を実現する。滑らかな及び／又はドーム形の輪郭により、上で論じた付加的な利点が得られる。
[0098]図５Ｂ及び図５Ｃは、例示的な薄膜キャパシタの断面図である。図５Ｂは、薄膜キャパシタのＭＯＳの一実施形態を示す。このＭＯＳ薄膜キャパシタは、誘電体層５１０を上に有する基板５００の上に形成された下部金属層５２０（例えば、Ａｌ層）を含む。誘電体層５４０（例えば、ＳｉＯ２［例えば、ＣＶＤ、ＰＶＤ、若しくはＡＬＤなどのブランケット堆積、蒸着によって、又は酸化シリコン層を印刷することによって形成される］、又はＡｌ２Ｏ３［下部金属（例えば、Ａｌ）層５２０を陽極処理することによって形成することができる］、スピンオンガラス［ＳＯＧ］、窒化シリコンなどの酸化物層）は、下部金属層５２０を被覆し、下部金属層５２０上に形成することができる。ドープされた半導体層５４０は、本明細書に記載した方法によって誘電体層５３０上に形成される。ドープされた半導体層５４０は、図５Ｂに示されるように、上部キャパシタプレートを形成することができる。別法として、第２の金属層（本明細書に記載したように印刷及び／又は堆積される）が、上部キャパシタプレート５４０を形成することができる。一般に、下部キャパシタプレート５２０には、その上に上部キャパシタプレート５４０が形成されない部分がある。露出したキャパシタ誘電体５３０の一部又はすべてを除去すると、下部キャパシタプレート５２０の、そこへの接点／金属相互接続部を形成するための部分が露出する。
[0099]薄膜キャパシタの非線形ＭＩＭ実施形態を示す図５Ｃに示されるように、別の構造体が含まれてもよい。具体的には、上部金属層５５０（例えば、Ａｌ、Ａｌ合金、Ｎｉ、Ａｇ、又は［００３３］〜［００７１］パラグラフに記載した金属膜、金属については［００５０］〜［００５５］パラグラフで論じている）が、ドープされた半導体層５４０上に形成される。あるいは、キャパシタ層は逆にすることもできる（例えば、下部金属の上にドープされたシリコン、その上に酸化物、その上に上部金属）。別の代替形態では、ドープされた半導体層は、薄膜キャパシタになくてもよい。例示的な薄膜キャパシタに関するさらなる詳細は、図５Ｂ及び図５Ｃに示された薄膜キャパシタを形成する例示的な方法についての以下の説明で示す。
[0100]一般に、図５Ａに示される層５２０（第１キャパシタ電極又はプレート）は、［００３３］〜［００７１］パラグラフに記載したように、薄いバッファ層又は誘電体層５１０をその上に有することができる基板５００の上に導電体（例えば、金属層）を印刷又はコーティングし、インクを乾燥及び硬化させることによって（一般に、組成物の粘性を増加させ、及び／又は揮発性を低減させるのに十分な長さの時間乾燥させたインクを加熱及び又はアニールすることによって）形成される。基板５００は、従来方法で成長又は堆積させた酸化物及び／又は窒化物の層５１０（例えば、酸化シリコン、窒化シリコン）をその上に含むことができる。あるいは、層５２０は、好ましくは［００３３］〜［００７１］パラグラフに記載した半導体前駆体（例えば、（ポリ）シラン、（シクロ）シラン、ヘテロ（シクロ）シラン、及び／又はシリコンナノ粒子）を含むインク組成物を印刷（好ましくはインクジェット印刷）することによって形成される半導体層でもよい。
[0101]金属含有インクは、［００３３］〜［００７１］パラグラフに記載したように、溶媒を蒸発させ、下部金属層５２０を画定するピンニングラインを形成するための従来の及び／又は別の既知の工程処理によって乾燥させることができる。金属前駆体インクは、印刷された金属前駆体インクをその上に有する基板を、溶媒及び／又は結合剤を除去するのに効果的な温度及び時間で加熱することによって乾燥させることができる。インクから乾燥させた金属含有材料はさらに、［００３３］〜［００７１］パラグラフに記載したように、その電気的及び／又は物理的特性（例えば、導電性、形状、エレクトロマイグレーション及び／又はエッチング耐性、応力及び／又は表面張力など）、及び／又は下の誘電体５１０とのその接着性を改善するのに十分な温度及び時間でアニールすることができる。
[0102]一代替実施形態では、金属シード層の前駆体（例えば、Ａｇ、Ａｌ、Ａｕ、Ｃｕ、Ｐｄ、Ｐｔ、又は［００５０］〜［００５５］パラグラフに記載した金属のいずれかを含む）を基板５００の上に印刷することができ、この金属シード層の上に所望の金属（例えば、Ａｇ、Ａｌ、Ａｕ、Ｃｕ、Ｐｄ、Ｐｔ、又は［００５０］〜［００５５］パラグラフに記載した金属のいずれか）を電気めっき又は無電解めっきして、下部金属層５２０を形成することができる。シード層には、めっき工程の前に活性化及び／又は還元ステップ（例えば、硬化及び／又はアニール）が必要なこともある。
[0103]続いて、図５Ｂに示されるように、誘電体５３０が下部金属層５２０の上に、好ましくはウェット若しくはドライ熱酸化によって、又は特定の金属（例えば、Ａｌ）では陽極酸化によって形成される。誘電体５３０は、［００７２］〜［００７９］パラグラフに記載したように、代替技法によって形成することもできる。誘電体層５３０が酸化によって形成された場合、得られる酸化物は、下部金属層５２０の全表面にわたってほぼ均一な厚さを有する。誘電体層５３０は、金属酸化物（例えば、熱による又は印刷されたＡｌ２Ｏ３）とすることができる。誘電体５３０は、絶縁層として機能し、ドープされた半導体層５５０が上に形成されることになる領域内の下部金属層５２０を被覆するように形成される。誘電体層５３０は２０Åから４００Å、又はその中の数値で任意の範囲の厚さ（例えば、３０から３００Å、又は５０から２００Åなど）を有することができる。
[0104]誘電体５３０は（例えば、熱酸化によって形成された場合）、それが下部金属層５２０をほぼ均一に被覆するように形成できるので（下部金属層５２０が滑らかな及び／又はドーム形の輪郭を有する場合）、従来のキャパシタにおける厚さよりも薄くなりうる。したがって、誘電体層は、従来のキャパシタにおいて適切な被覆性を確保する厚さにまで形成する必要がない。このような場合では、誘電体５３０は、１００Å未満の厚さまでで形成することができる。
[0105]誘電体層５３０の上に半導体層５４０を、好ましくは、［００３３］〜［００７１］パラグラフに記載した半導体前駆体（例えば、（ポリ）シラン、（シクロ）シラン、ヘテロ（シクロ）シラン、及び／又はシリコンナノ粒子）を含むインク組成物を印刷（好ましくはインクジェット印刷）することによって形成することができる。半導体層５４０は、［００３３］〜［００７１］パラグラフに記載したように、代替技法によって（例えば、ＰＥＣＶＤ、ＬＰＣＶＤ、ＡＬＤ、スパッタリング、蒸着などによって）形成することができる。半導体層５４０は、それが印刷される場合、１つ又は複数のほぼ滑らかな及び／又はドーム形の断面輪郭を有することができる。インク組成物はさらに、ドーパント（Ｂ、Ｐ、Ａｓ又はＳｂとすることができるが、好ましくはＢ又はＰ）を約１０１６から約１０２１原子／ｃｍ３の濃度で含むことができる。別法として、ドーパントは、半導体層５４０が堆積された後で、半導体層５４０の中に注入することもできる。典型的な半導体層５４０の厚さは、約３０、７５又は１００ｎｍから約２００、５００又は１０００ｎｍ、又はその中の数値で任意の範囲とすることができる。膜の厚さは、キャパシタの電気的特性を最適にするように選択することができる。
[0106]図５Ｃに示されるように、上部金属層５５０（上部キャパシタ電極又はプレートの第２層）は、任意選択で半導体層５４０上に形成することができる（例えば、非線形キャパシタの場合）。好ましい一実施形態では、第２金属層５５０は、［００３３］〜［００７１］パラグラフに記載した金属前駆体を含むインク組成物（金属については［００５０］〜［００５５］パラグラフで論じている）を印刷（好ましくはインクジェット印刷）することによって形成される。別法として、第２キャパシタ電極又はプレート５５０は、［００３３］〜［００７１］パラグラフに記載したように、導電体材料を従来方法で堆積及びパターニング（例えば、ＰＥＣＶＤ、ＬＰＣＶＤ、ＡＬＤ、スパッタリングなど、及びリソグラフィパターニング）することによって、又はめっき（例えば、電気めっき又は無電解めっき）することによって形成することもできる。上部金属層５５０は、１つ又は複数の滑らかな、又はドーム形の断面輪郭を有することができる。任意選択で、半導体層５４０を除外し、上部金属層５５０を誘電体層５３０の上に形成することができる。
例示的な浮遊ゲートメモリセル及びその製作方法
[0107]本発明のさらに別の態様は、不揮発性メモリセル、及び不揮発性メモリセルの製作方法に関し、その諸ステップが図６Ａ〜６Ｆに図で示されている。例示的な不揮発性メモリセルが図６Ｃ及び図６Ｆに示されている。例示的な不揮発性メモリセルは、第１及び第２の印刷された構造体と、チャネル層並びにソース端子及びドレイン端子を含む第１の印刷された構造体６２０、並びに浮遊ゲートを含む第２の印刷された構造体６４０；第１の構造体６２０の少なくとも一部の上のトンネル誘電体層６３０；第２の構造体６４０の少なくとも一部の上のゲート誘電体層６５０；ゲート誘電体層６５０の少なくとも一部の上の制御ゲート６６０；制御ゲート６６０並びにソース端子及びドレイン端子と電気的に接触している金属相互接続層６７０とを含む。一実施形態では、金属相互接続層は、図６Ｆに示された例示的な不揮発性メモリセルにおけるように、均一なシリサイド層６７１を含むことができる。例示的な不揮発性メモリセルに関するさらなる詳細は、図６Ｃ及び図６Ｆに示された不揮発性メモリセルを形成する例示的な方法についての以下の説明で示す。
[0108]本メモリセルは、一部は、シリコン及び／又は金属インクを印刷して活性トランジスタ層（１つ又は複数）を形成することによって製造することができ、この印刷されたトランジスタ層は、均一な熱酸化と、等方性エッチング特性と、その上に堆積される層による共形の均一なトランジスタ層の被覆とを可能にする滑らかな、又はドーム形の輪郭を有する。機能強化として、シリコンの印刷されたアイランドの連続横方向レーザ凝固及び／又は結晶化により、キャリア移動度及びゲート酸化物界面特性を改善することができる。
[0109]図６Ａ〜６Ｃ及び６Ｅ〜６Ｆは、印刷された不揮発性メモリ（例えば、「全印刷」ＥＥＰＲＯＭトランジスタ）を製作するための例示的な工程フローで形成される例示的な断面構造を示す。図６Ｃ及び図６Ｆは、図６Ｄの構造体の、軸Ａ−Ａ’に沿った断面図である。
[0110]基板６００は、図６Ａに示されるように、一般に、従来の機械的支持構造体を含み、これは、［００３７］〜［００３９］パラグラフに記載したように、電気的に不活性でも活性でもよく、さらに、１つ又は複数の有利な及び／又は所望の電気的及び／又は光学的特性を含むことができる。基板６００は、シリコンウェハ、ガラスプレート、セラミックプレート又はセラミックディスク、プラスチックシート又はプラスチックディスク、金属箔、金属シート又は金属ディスク、及びこれらの積層化又は層状化した組合せからなる群から選択された部材を含むことが好ましい。基板６００はさらに、その上に、従来方法で成長若しくは堆積させた酸化物及び／若しくは窒化物の層若しくは他のバリア層、不活性化層、平坦化層又は絶縁層６１０（例えば、酸化シリコン、窒化シリコン、ＴｉＮなど）を含むこともできる。
[0111]一実施形態では、第１のアイランド６２０（半導体薄膜とすることができる）は、［００３３］〜［００７１］パラグラフに記載したように、半導体前駆体インク（例えば、Ｓｉ及び／又はＧｅなどＩＶＡ族元素含有材料などの、（ポリ）シラン前駆体を含むインク）を基板６００（誘電体層６１０を含む）の上に印刷又はコーティングし、次に、このインクを薄膜に（例えば、加熱及び／又は硬化によって）変換することによって形成される。特定の好ましい実施形態では、印刷はインクジェット印刷を含む。堆積（及び一般に、少なくともいくらかの乾燥）の後、第１のアイランド６２０は一般に、加熱によって硬化されて、非晶質の、水素化したドープ又は非ドープ半導体（例えば、Ｓｉ：Ｈ）層を形成する。硬化／加熱ステップは、揮発性炭素含有化学種などの不要な前駆体／インク成分若しくは副産物を除去することができ、又は非晶質の水素化半導体（例えば、Ｓｉ：Ｈ）層の水素含有量を低減することができる（これは特に、半導体膜形成の後でレーザ結晶化が使用されるべき場合に有利である）。硬化／加熱ステップではまた、印刷される半導体前駆体インク中に存在することがあるドーパントを活性化することもできるが、多くの実施形態で、ドーパント活性化は、後続のレーザ結晶化ステップ中の方がより起こりやすい。
[0112]第１のアイランド６２０は、１つ又は複数のＩＶＡ族元素（例えば、シリコン及び／又はゲルマニウム）など、低濃度でドープされた無機半導体材料を含むことができ、あるいは基本的にこれらで構成することができ、さらに、ドーパント（Ｂ、Ｐ、Ａｓ又はＳｂなど）を１０１６から５×１０１８原子／ｃｍ３の濃度で含有することもできる。好ましい一実施形態では、第１のアイランド６２０は一般に、１つ又は複数のＩＶＡ族元素、好ましくはシリコン又はシリコン−ゲルマニウムを含み、あるいは基本的にこれらで構成される。シランベースのインクから形成された場合、低濃度でドープされた半導体膜は、半導体層のほぼ全部の厚さにわたってほぼ均一な非晶質状態で、ある濃度プロファイル（例えば、半導体層厚さの関数としてのドーパント濃度）を有することができる。
[0113]第１のアイランド６２０は、［００３３］〜［００７１］パラグラフの記述と一致する幅及び長さによって画定された領域を有する。本明細書で開示した半導体フィーチャの滑らかな又はドーム形の輪郭により、制御されたほぼ均一な半導体フィーチャの等方性エッチング（例えば、ウェットエッチング又はプラズマエッチングによる）が可能になる。これにより、本明細書で開示した半導体フィーチャの臨界寸法を低減する簡単で効率的な方法がもたらされる。
[0114]［００３３］〜［００７１］パラグラフに記載した方法によれば、印刷され（又は堆積され）硬化されたアイランド６２０は、連続横方向固化（ＳＬＳ）及び／又はレーザ結晶化によって（再）結晶させて、キャリア移動度及びゲート酸化物界面特性を改善することができる。このような（再）結晶化は、ＴＦＴサブスレッショルド勾配を著しく改善する（例えば、より急峻なターンオン特性を実現する）ことができ、これにより、メモリセル内に記憶されたゼロ状態と１状態の間の分離をよくすることができる。
[0115]図６Ｂは、第１のアイランド６２０上での誘電体層６３０の形成を示す。誘電体層６３０（トンネル誘電体層）は、［００７２］〜［００７９］パラグラフに開示したように、酸化剤及び／又は窒化剤（例えば、二酸素、オゾン、水蒸気、二窒素、亜酸化窒素、酸化窒素、ＮＯ、アンモニア、これらの組合せなど）を含有する雰囲気中での熱酸化によって、又は他の従来の方法（例えば、プラズマ促進化学気相成長（ＰＥ−ＣＶＤ）、低圧ＣＶＤ、大気圧ＣＶＤ、高圧ＣＶＤ、ＡＬＤ、又は蒸着）によって形成することができる。
[0116]誘電体層６３０は、２０Åから６００Å、又はその中の数値で任意の範囲（例えば、３０から３００Å、又は５０から２００Åなど）の厚さを有することができる。ステンレス鋼箔基板の使用により可能になる高温工程処理では通常、低い欠陥率、少ない数／密度の界面準位、及び低漏洩を含む、トンネル誘電体特性の大幅な向上が可能になり、これは、優れたサブスレッショルドスイング、キャリア移動度及びテータ保持力につながる。
[0117]本方法の実質的な利点は、印刷された第１のアイランド６２０が滑らかな及び／又はドーム様の断面輪郭を有しうることであり、それによって、第１のアイランド６２０の上に誘電体６３０（例えば、トンネル誘電体）を堆積又は熱酸化により共形形成することが可能になる。したがって、酸化物の成長を抑制するように働き、又は後続の材料の共形堆積にとって望ましくない問題を引き起こすおそれがある鋭い縁部が回避される。したがって、漏洩及び／又は絶縁破壊の増大によってゲート誘電体両端間で局部的に増大した電界によるデータ保持力低下に関してのいくつかの故障モードが実質的になくなる。このようなデータ保持力低下は、（浮遊）ゲートがアイランドの縁部の上を横切る箇所で起きる傾向がある。
[0118]図６Ｂに示されるように、本方法はさらに、第１のアイランド６２０及び誘電体層６３０の上に第２のアイランド６４０を、好ましくは第１のアイランド６２０に直交して形成することを含むこともできる。図６Ｂは、第２のアイランド６４０をその上に備えた第１のアイランド６２０の断面図である。
[0119]第２のアイランド６４０は、浮遊ゲートとして機能し、［００３３］〜［００７１］パラグラフに記載した技法により、及び／又は第１のアイランド６２０に対して形成することができる。第２のアイランド６４０は、例えば、適切な前駆体（例えば、金属ナノ粒子又は有機金属化合物（１つ又は複数）、ドープされた分子及び／又はナノ粒子ベースのシリコンインク（１つ又は複数）、シリサイド前駆体インク（１つ又は複数）など）を印刷することによって形成することができる。様々な実施形態では、第２のアイランド６４０（浮遊ゲート）は印刷された材料を含むことができ、印刷された第２のアイランド６４０は、滑らかな及び／又はドーム形の輪郭を有する。第２のアイランド６４０は一般に、金属シリサイド及び／又は耐熱金属がその上にある場合もない場合も、ドープされたポリシリコンを含むことができる。一実施形態では、第２のアイランド６４０は、ドープされたＩＶＡ属元素（例えば、ポリシリコン含有Ｎ形ドーパント）を有する。このＮ形ドーパントは、リンを含むことが好ましい。ドープされたシリコンインクを使用するとさらに、多結晶シリコンを形成するための、及び／又は十分な電気的特性（例えば、導電性）が得られるようにドーパントを活性化するための高温アニール及び／又はレーザ照射が必要になることがあり、及び／又はそれにより利益を得ることがある。
[0120]［００３３］〜［００７１］パラグラフに記載した方法によれば、第２のアイランド６４０が、印刷（又は堆積）及び硬化された半導体材料を含む場合、この半導体アイランドは、連続横方向固化（ＳＬＳ）及び／又はレーザ結晶化によって（再）結晶させて、キャリア移動度及びゲート酸化物界面特性を改善することができる。このような（再）結晶化は、ＴＦＴサブスレッショルド勾配を著しく改善する（例えば、より急峻なターンオン特性を実現する）ことができ、これにより、メモリセル内に記憶されたゼロ状態と１状態の間の分離をよくすることができる。
[0121]第２のアイランド６４０がシリコン材料を含む場合、シリコンアイランド６４０はさらに、シリコン材料の上に形成される金属シリサイド層を含むこともできる。ニッケル、コバルト、パラジウム、白金、チタン、タングステン、及びモリブデンからなる群から選択されたシリサイド形成金属は、［００３３］〜［００７１］及び［００８０］〜［００８６］パラグラフに記載した技法により、シリコン材料の上に堆積させ、アニールすることができる。あるいは、第２のアイランド６４０は、ほぼ均質な金属シリサイドを含むことができ、これは、１つ又は複数の金属シリサイド前駆体材料を含むインク（例えば、本明細書に記載したような、印刷に適合させた溶媒又は溶媒混合物中のシリサイド形成金属前駆体及びシリコン前駆体）を印刷することによって形成することができる。
[0122]別法として、シード層前駆体は、基板６００及び誘電体層６３０の上に印刷することができ、このシード層の上に、浮遊ゲート材料（例えば、Ａｇ、Ａｕ、Ｃｕ、Ｐｄ、Ｐｔなど）を電気めっき又は無電界めっきすることができる。いくつかの実施形態では、シード層は、めっき処理の前に活性化、還元及び／又はアニールのステップが必要になることがあり、及び／又はそれにより利益を得ることがある。したがって、第２のアイランド６４０を形成することには、基板６００及び誘電体層６３０の上にシード層を印刷すること、次に、シード層上に浮遊ゲート材料を電気めっき又は無電界めっきすることが含まれうる。他の実施形態では、第２のアイランド６４０は、パラジウム、タングステン、及びモリブデンからなる群から選択された耐熱金属を含む。さらに別の実施形態では、第２のアイランド６４０はアルミニウムを含む。
[0123]金属又はシリコンを含有するインクは、［００３３］〜［００７１］パラグラフに記載したように、従来の及び／又は別の既知の工程処理によって乾燥させることができる。例えば、前駆体インクは、印刷された前駆体インクをその上に含む基板を、溶媒及び／又は揮発性添加物を除去するのに効果的な温度及び時間で加熱することによって、乾燥させることができる。インクから乾燥させた前駆体材料はさらに、その電気的及び／又は物理的特性（例えば、導電性、形状、エレクトロマイグレーション及び／又はエッチング耐性、応力及び／又は表面張力など）を改善し、及び／又は下の誘電体層６３０とのその接着性を改善するのに十分な温度及び時間でアニールすることができる。
[0124]一実施形態では、第２のアイランド６４０は、酸化して（例えば、［００７２］〜［００７９］パラグラフに記載したように、ドライ又はウェット熱酸化によって）第２のアイランド６４０の上に酸化物層（図示せず）が形成されることがある（例えば、ドーム形の第２のアイランドが硬化された後で）。その場合、熱酸化物層を除去して（例えば、等方性エッチングによって）、第２のアイランド６４０を露出してから、第２のアイランド６４０のフィーチャサイズ（例えば、長さ、幅、及び高さ）を縮小することができる（［００７２］〜［００７９］パラグラフを参照）。第１のアイランド６２０の上の誘電体６３０（例えば、酸化物）の露出部分は、熱酸化物とともに同時にエッチングすることができる。あるいは、第２のアイランド６４０は、その上に酸化物層が先に形成されることなく、等方的にエッチングすることができ、その結果、第２のアイランド６４０のフィーチャサイズが縮小することになる。第２のアイランド６４０が熱により酸化されない場合、又は誘電体６３０が酸化物誘電体ではない場合、第１のアイランド６２０の上の、第２のアイランド６４０に隣接する誘電体６３０の露出部分は、図６Ｂに示されるように、別のエッチングステップによって除去することができる。
[0125]また、図６Ｂに示されるように、ソース端子６２１、ドレイン端子６２２、及びチャネル領域６２３を第１のアイランド６２０内に形成することができる。一実施形態では、ドープされた誘電体層（図示せず）を、第１のアイランド６２０及び第２のアイランド６４０を含む基板の上にパターニング又はブランケット堆積することができる。一代替実施形態では、ドープされた誘電体層を印刷（例えば、インクジェット印刷又はスクリーン印刷）することができる。続いて基板及びその上の構造体は、第１のアイランド６２０の諸領域にドーパントが拡散するように加熱され、それによってソース端子６２１及びドレイン端子６２２が形成される。半導体層６２０の諸領域がドープされる（例えば、構造体６２１及び６２２であり、第２のアイランド６４０によって形成される浮遊ゲートのソース端子及びドレイン端子とすることができる）一方で、半導体層６２０の一部分であるチャネル領域６２３はドープされないままである。第２のアイランド６４０が（ポリ）シリコンを含む場合、ドーパントは、ドープされた誘電体から第２のアイランド６４０中に拡散して、ドープされたゲート構造体を形成する。
[0126]別法として、ソース端子６２１及びドレイン端子６２２は、半導体層６２０の、浮遊ゲート６４０に隣接する領域を露出するマスク層（例えば、フォトレジストマスク）を形成し、次に、このマスク層を用いて、また任意選択で第２のアイランド６４０をマスクとして用いて、その下の半導体層６２０の露出された領域中にイオンを注入することによって形成することができる。
[0127]図６Ｃに示されるように、第２のアイランド６４０の上にゲート誘電体層６５０を形成することができる。それが熱酸化によって形成される場合には、ゲート誘電体層６５０はまた、ソース端子６２１及びドレイン端子６２２の上にも形成される。図６Ｃはさらに、ゲート誘電体層６５０の上に制御ゲート６６０が形成されることも示している。図６Ｃは、図６Ｄに示された構造体の、軸Ａ−Ａ’に沿った断面図である。
[0128]ゲート誘電体層６５０は、［００７２］〜［００７９］パラグラフで論じたように、第２のアイランド６４０、及び第１のアイランド６２０のあらゆる露出部分（例えば、ソース端子６２１及びドレイン端子６２２）のウェット又はドライ熱酸化によって形成することができるが、またブランケット堆積（及び任意選択でアニール）によって形成することもできる。好ましい一実施形態では、第２のアイランド６４０は、滑らかな及び／又はドーム形の輪郭を有し、これは、その上に酸化処理によって形成される酸化物層が均一な厚さと、下の電気的活性フィーチャのほぼ完全な被覆とを有することを可能にする。ゲート誘電体層６５０は、２０Åから４００Å、又はその中の数値で任意の範囲（例えば、３０から３００Å、又は５０から２００Åなど）の厚さを有することができる。しかしながら、浮遊ゲート６４０を導電体と非結合にしなければならないので、ゲート誘電体層６５０の下の浮遊ゲート６４０のいかなる部分もエッチング又は他の方法で露出する必要がない（ただし、第１のアイランド６２０中でソース端子及びドレイン端子を露出する開口が存在しなければならない）。
[0129]別法として、ゲート誘電体層６５０は、［００７２］〜［００７９］パラグラフに記載したように、他の従来の技法（例えば、プラズマ促進ＣＶＤ、低圧ＣＶＤ、大気圧ＣＶＤ、高圧ＣＶＤ、ＡＬＤ、又は蒸着）によって形成することもできる。したがって、様々な実施形態において、ゲート誘電体層６５０を形成することは、誘電体層のプラズマ又は低圧化学気相成長、第２のアイランド６４０の表面の熱酸化、又は第２のアイランド６４０の上への誘電体前駆体の液相堆積又は化学浴堆積を含むことができる。
[0130]図６Ｃはさらに、ゲート誘電体層６５０上と、浮遊ゲート６４０の一部又は全部、及び半導体層６２０の一部分（例えば、ソース端子６２１及びドレイン端子６２２のそれぞれ）の上とに制御ゲート６６０が形成されることも示している。好ましくは、制御ゲート６６０の幅及び長さは、主として制御ゲート６６０と浮遊ゲート６４０の間の結合を最大にするために、第２のアイランド（浮遊ゲート）６４０の幅及び長さよりもそれぞれ大きいことが好ましい。図６Ｄを参照するとわかるように、制御ゲート６６０の幅及び／又は長さの少なくとも一方（好ましくは長さ）は、第１のアイランド（トランジスタ層）６２０の幅及び／又は長さの少なくとも一方（好ましくは長さ）とほぼ等しくすることができる。さらに、第１のアイランド（トランジスタ層）６２０の幅及び／又は長さの少なくとも一方（好ましくは幅）は、浮遊ゲート６４０の幅及び／又は長さ（好ましくは幅）とほぼ等しくすることができる。
[0131]制御ゲート６６０は、［００３３］〜［００７１］パラグラフに記載した方法によって形成することができる。制御ゲート６６０は、適切な前駆体（例えば、金属ナノ粒子又は有機金属化合物（１つ又は複数）、ドープされた分子及び／又はナノ粒子ベースのシリコンインク（１つ又は複数）、シリサイド前駆体インク（１つ又は複数）など）をゲート誘電体層６５０、浮遊ゲート６４０、及び半導体層６２０の一部の上に、又はこれらを覆って印刷することによって形成することができる。制御ゲート６６０は、第１のアイランド６２０及び／又は第２のアイランド６４０を形成する技法と同じ又は類似の技法によって形成することができる。
[0132]また、図６Ｃに示されている誘電体層６５０は、制御ゲート６６０の近くに露出しているソース端子６２１及びドレイン端子６２２の領域から部分的に除去される。制御ゲート６６０が形成された後、誘電体層６５０の露出領域は、制御ゲート６６０をマスクとして用いて、従来の方法（例えば、酸化シリコンに選択的な等方性ウェットエッチング、又は異方性ドライエッチング）によってエッチングすることができる。誘電体層６５０を除去すると、ソース端子及びドレイン端子のところでアイランド６２０の表面の一部分が露出する。
[0133]図６Ｅは、制御ゲート６６０の上にシリサイド層を形成し、ソース端子６２１及びドレイン端子６２２へ接する、シリサイド形成金属６７０の堆積を示す。
[0134]様々な実施形態において、シリサイド形成金属６７０は、一般に（［００３３］〜［００７１］パラグラフに記載した通りで、金属については［００５０］〜［００５５］パラグラフで論じている）シリサイド形成金属又はその前駆体を含有するインクでできた印刷材料を含むことができ、これらのシリサイド形成金属又はその前駆体は、金属の既知の化合物、複合体、クラスタ及び／又はナノ粒子を含みうる、（有機）金属の化合物、複合体及びクラスタ、並びに金属ナノ粒子を含むことができる。このような金属の化合物、複合体、クラスタ及び／若しくはナノ粒子に含まれる、又はこれらと結合されるリガンド、不活性化剤、錯化及び／若しくは配位化学種、若しくは他の化学種は、インクのさらなる処理によって電気的活性膜を形成できる任意のものとすることができる。
[0135]シリサイド形成金属６７０前駆体（及び／又は金属相互接続部を形成するためのシード層）を印刷することは、［００３３］〜［００７１］パラグラフに記載した印刷技法（金属については［００５０］〜［００５５］パラグラフで論じている）のいずれも含むことができる。別法として、金属６７０をパターニングすることが、金属の前駆体をコーティング又は印刷すること、及びそれをレーザ放射で局部的に露光して、放射された部分がその溶解特性を露光領域で変化させるようにすることを含むこともできる。
[0136]特定の実施形態では、シリサイド金属は、ニッケル、コバルト、パラジウム、白金、チタンシリサイド、タングステン、及びモリブデンからなる群から選択される。堆積された後で、シリサイド金属はアニールされて、図６Ｆに示すように、シリサイド層６７１、及びシリサイド接点６７２、６７３を形成する。制御ゲート６６０が滑らかな及び／又はドーム形の輪郭を有する場合には、シリサイド６７１は、それがほぼ均一な厚さを有し、制御ゲート６６０を完全に被覆するように形成することができる。あるいは、シリサイド形成金属層は、滑らかな又はドーム形の輪郭を有するゲート構造体全体を覆って共形に堆積させることができる。
[0137]一代替実施形態では、相互接続金属は、［００３３］〜［００７１］パラグラフに記載したように、金属シード層の上にバルク導電体（例えば、Ｃｏ、Ｎｉ、Ｃｕ、Ｐｄなど）を選択的に堆積させることによって（例えば、無電界めっき又は電気めっきによって）金属シリサイド６７１〜６７３を形成することから得られた金属（例えば、Ｐｄ）のシード層の上に、めっき、印刷、又はレーザ書込みすることができる。
例示的なダイオード及びその製作方法
[0138]本発明の別の態様は、薄膜ダイオード、及び薄膜ダイオードを製作する方法に関し、その諸ステップが図７Ａ〜７Ｃに示されている。好ましい実施形態には、ショットキーダイオード及びその製造方法が含まれる。しかしながら、本明細書で開示する方法では、他のタイプのダイオード（例えば、画像センサ、無線デバイスなどに使用するためのｐ−ｎダイオード、ツェナーダイオードなど）を形成することができる。薄膜ダイオードは、１つ又は複数の滑らかな及び／又はドーム形の輪郭を有する１つ又は複数の層を有することができ、これにより、その上に形成される層が、従来方法で（例えば、リソグラフィで）画定されたダイオード構造体よりも均質で共形に堆積され又は成長することが可能になり、かつ上記で論じた他の利点が得られる。
[0139]図７Ｃは、例示的な薄膜ダイオード（例えば、ショットキーダイオード）の断面図である。この例示的な薄膜ダイオードは、誘電体層７１０をその上に有する半導体基板７００の上に、高濃度でｎドープされた半導体層７２０を含むことができる。高濃度でドープされた層７２０は、結晶化されたＩＶＡ族元素含有材料（例えば、Ｓｉ及び／又はＧｅ）を含むことが好ましい。高濃度でドープされた層７２０の上に、低濃度でＮドープされ、好ましくは結晶化された１つ又は複数の半導体層７３０を形成することができる。低濃度でＮドープされた１つ又は複数の半導体層７３０の上に、金属層７４０（例えば、［００５０］〜［００５５］パラグラフに記載したような、Ａｌ、Ａｌ合金、Ｎｉ、Ａｇ、又は他の金属（１つ又は複数）からなる）が形成される。例示的な薄膜ダイオード（１つ又は複数）に関するさらなる詳細は、図７Ｃに示された薄膜ダイオードを形成する例示的な方法についての以下の説明で示す。
[0140]図７Ａに示されるように、例示的な方法は、まず高濃度でドープされた半導体層を、ダイオード（例えば、ショットキーダイオード）中に他の機能層を形成する前に、形成又は堆積することを含む。ダイオードは、まず高濃度でｎドープされた半導体層７２０を半導体基板７００の上に形成することによって形成することができる。基板７００は一般に、従来の機械的支持構造体を含み、これは、［００３７］〜［００３９］パラグラフに記載したように、電気的に不活性でも活性でもよく、さらに、１つ又は複数の有利な及び／又は所望の電気的及び／又は光学的特性を含むこともできる。基板が金属シート及び／又は金属箔を含む場合、このデバイスはさらに、インダクタ、キャパシタ、及び／又は他のデバイスを含むことができ、この方法はさらに、金属基板からインダクタ及び／又はキャパシタを形成することを含む。基板７００は堆積面上に、従来方法で成長又は堆積させた酸化物層及び／又は窒化物層７１０（例えば、酸化シリコン、窒化シリコン）などの誘電体材料を有することが好ましい。
[0141]高濃度でドープされた半導体層７２０は、半導体インク組成物（例えば、Ｓｉ及び／又はＧｅのような非晶質ＩＶＡ族元素を含有する材料など、（ポリ）シラン前駆体を含むインク）を基板７００（誘電体層７１０を含む）の上に印刷（例えば、インクジェット印刷）し、次に、このインク組成物を、［００３３］〜［００７１］パラグラフに記載したように乾燥させ、硬化／アニールすることによって形成されることが好ましい。別法として、高濃度でドープされた半導体層７２０を、［００３３］〜［００７１］パラグラフに記載したように、従来方法で堆積させることもできる（例えば、蒸着、物理気相成長、元素ターゲットのスパッタリング、又は化学気相成長［例えば、ＰＥＣＶＤ、ＬＰＣＶＤ、ＡＬＤ、ブランケット堆積、蒸着など］によって）。インク組成物はさらに、ドーパント（Ｐ、Ａｓ又はＳｂなどのｎ形ドーパントとすることができるが、Ｐが好ましい）を約１０１８から約１０２１原子／ｃｍ３の濃度で含むこともできる。別法として、ドーパントは、半導体層７２０が堆積された後で、半導体層７２０中に注入することもできる。一代替実施形態では、半導体層は、この段落、及び［００３３］〜［００７１］パラグラフに記載した技法によって、ｐ形ドーパント（例えば、Ｂ又はＢＦ３）で高濃度にドープすることができる。
[0142]堆積後、インク組成物は、［００３３］〜［００７１］パラグラフに記載したように乾燥及び硬化させて（一般に、乾燥させたインクを、半導体前駆体が架橋し、オリゴマー化及び／又は重合し、及び／又は平均分子量を増大させ、粘性を増大させ、及び／又は組成物の揮発性を低減するのに十分な長さの時間で加熱及び／又はアニールすることによって）、非晶質の、水素化したドープ又は非ドープ半導体（例えば、Ｓｉ：Ｈ）層を形成することができる。硬化が実施された後、高濃度でドープされた半導体層７２０は、部分的又はほぼ完全に結晶させて、ドープされた多結晶（例えば、ポリシリコン）膜を形成することができる。高濃度でドープされた半導体層７２０は、さらなる層を続けて堆積する前に結晶させることが好ましい。
[0143]高濃度でドープされた半導体層７２０の膜厚は、ダイオードの電気的特性を最適化するように選択される。高濃度でドープされた半導体層７２０の典型的な厚さは、約１０、２５、５０又は１００ｎｍから約２００、５００又は１０００ｎｍまで、又はその中の数値で任意の範囲とすることができる。加えて、高濃度でドープされた半導体層７２０は、少なくとも５、８又は１０μｍから５０、１００又は２００μｍ以上、又はその中の数値で任意の範囲の幅を有することができる。高濃度でドープされた半導体層７２０は、少なくとも１、２、５、１０又は２０μｍから２０、５０又は１００μｍ以上、又はその中の数値で任意の範囲の長さ（高濃度でドープされた半導体層７２０の長さ寸法は、図７Ａ〜７Ｃに示されていない）を有することができる。
[0144]その後、図７Ｂに示されるように、高濃度でドープされた半導体層７２０の上に、低濃度でドープされた（好ましくはｎドープされた）１つ又は複数の半導体層７３０が同様に堆積又は印刷される。低濃度でドープされた半導体層７３０（好ましくは１つの半導体層）は、［００３３］〜［００７１］パラグラフで開示した技法により形成することができる。様々な実施形態において、低濃度でドープされた半導体層７３０は、１つ又は複数のＩＶＡ族元素（例えば、シリコン及び／又はゲルマニウム）など、低濃度でドープされた半導体材料を含むことができ、あるいは基本的にこれらで構成することができ、さらに、ｎ形ドーパント（Ｐ、Ａｓ又はＳｂなど）を１０１６から５×１０１８原子／ｃｍ３の濃度で含有することもできる。別法として、高濃度でドープされた半導体層７２０を、［００３３］〜［００７１］パラグラフに記載したように、従来方法で堆積することもできる（例えば、蒸着、物理気相成長、元素ターゲットのスパッタリング、又は化学気相成長［例えば、ＰＥＣＶＤ、ＬＰＣＶＤ、ＡＬＤ、ブランケット堆積など］によって）。
[0145]半導体前駆体インク（例えば、（ポリ）シラン前駆体を含有する）から形成された場合、低濃度でドープされた半導体膜は、半導体層のほぼ全部の厚さにわたってほぼ均一な非晶質状態で、ある濃度プロファイル（例えば、半導体層厚さの関数としてのドーパント濃度）を有することができる。好ましい一実施形態では、低濃度でドープされた半導体層７３０は一般に、１つ又は複数のＩＶＡ族元素、好ましくはシリコン又はシリコン−ゲルマニウムを含むことができ、あるいは基本的にこれらで構成することができる。
[0146]低濃度でドープされた１つ又は複数の半導体層７３０の典型的な厚さは、約１０、２５、５０又は１００ｎｍから約２００、５００又は１０００ｎｍまで、又はその中の数値で任意の範囲とすることができる。この膜厚は、ダイオードの電気的特性を最適化するように選択することができる。加えて、低濃度でドープされた半導体層７３０は、少なくとも５、８又は１０μｍから５０、１００又は２００μｍ以上、又はその中の数値で任意の範囲の幅を有することができる。低濃度でドープされた１つ又は複数の半導体層７３０は、少なくとも１、２、５、１０又は２０μｍから２０、５０又は１００μｍ以上、又はその中の数値で任意の範囲の長さ（低濃度でドープされた１つ又は複数の半導体層７３０の長さ寸法は、図７Ａ〜７Ｃに示されていない）を有することができる。
[0147]次に、低濃度でドープされた１つ又は複数の半導体層７３０は、炉アニール又はレーザ結晶化によって結晶させることができる（及び好ましくは、その中に含まれるドーパントの一部又はほぼすべては活性化させることができる）。印刷された（又は堆積された）半導体層７２０及び７３０はさらに、順次横方向固化（ＳＬＳ）及び／又はレーザ結晶化によって（再）結晶させて、キャリア移動度を改善することができる。
[0148]次に、図７Ｃに示されるように、低濃度でドープされた１つ又は複数の半導体層７３０の上に金属層７４０を、［００３３］〜［００７１］パラグラフに記載した技法により（金属については［００５０］〜［００５５］パラグラフで論じている）、一般にはドープされた半導体層７３０の上に金属前駆体インク組成物を印刷又は堆積することによって形成することができる。別法として、図７Ｂに示された構造体の露出面の上にシード金属層を印刷又は他の方法で堆積又は形成することができ、その上に導電金属を選択的にめっき、堆積又は印刷して（シリコンの薄膜が堆積される場合には、任意選択で、金属シリサイドを形成するための後続の熱処理又はアニールを伴って）金属層７４０を形成することができる。別の代替形態では、金属層７４０は、［００３３］〜［００７１］パラグラフに記載した方法により（金属については［００５０］〜［００５５］パラグラフで論じている）形成することができる。開示された実施形態では、高濃度でドープされた半導体層７２０の少なくとも一部は、低濃度でドープされた半導体層７３０及び金属層７４０の形成後も露出したままにして、高濃度でドープされた半導体層７２０との接点及び／又は金属相互接続部の形成を容易にする。
[0149]本明細書での開示に基づいて他のタイプのダイオードを製作することは、十分に当業者の能力の範囲内にある。例えば、Ｎ層及びＰ層の少なくとも一方が、比較的低濃度でドープされたサブ層及び比較的高濃度でドープされたサブ層を含み、どれもが金属上層及び／又は金属下層をその上及び／又はその下に有することができる、Ｎ−ｉ−Ｐ及びＰ−ｉ−Ｎダイオード（ただし「ｉ」は真性半導体層を意味する）、Ｎ−Ｐ及びＰ−Ｎダイオード、並びにこれらの変形（例えば、Ｐ−Ｎ−−Ｎ＋ダイオード）が企図される。図７Ａ〜７Ｃに示された例示的な１つ又は複数の構造体ではまた、それらの寸法を低減させることもできる（図８Ａ〜８Ｃについての前の議論を参照）。また、本明細書に記載の例示的なトランジスタは、本明細書に記載したように、金属相互接続部を使用してトランジスタのソース／ドレイン端子（例えば、ソース）をそのゲートに電気的に接続した場合には、容易にダイオードとして構成することもできる。
結論／要約
[0150]本発明の諸実施形態は、電気的活性デバイス（例えば、キャパシタ、トランジスタ、ダイオード、浮遊ゲートメモリセルなど）に関連し、これらは、誘電体、導電体及び／又は半導体の、滑らかな及び／又はドーム形の輪郭を有する層及び／又は構造体を有する。本発明はまた、このようなデバイスを、半導体、金属、及び／又は誘電体の前駆体を含むインク組成物を堆積又は印刷（例えば、インクジェット印刷）して電気的活性フィーチャ及び構造体を形成することによって形成する方法も含む。これらの実施形態では、滑らかな及び／又はドーム形の断面輪郭を有する構造体を実現し、この断面輪郭は、急激な段差に遭遇しない滑らかな移行部を可能にし、それによって堆積時のフィーチャの不連続を防止し、続いて堆積される構造体のより完全な段差被覆性を得ることができる。加えて、滑らかな及び／又はドーム形の断面輪郭は、構造体の上の、熱酸化による酸化物層の均一な成長も、構造体の表面全体の、等方性エッチングによるほぼ均一なエッチング速度も可能にする。本明細書で開示した方法により得られる酸化物層は、均一な厚さと、下の電気的活性フィーチャのほぼ完全な被覆とを有することができる。後者の特性は、単純な等方性エッチングによって電気的活性構造体（例えば、ゲート又はチャネル層）の臨界寸法を低減する効率的な方法を可能にする。開示した方法は、下の電気的活性フィーチャの臨界寸法及び非臨界寸法の維持、低減、及び／又は均一性改善を可能にする。
[0151]本発明の具体的実施形態についての上の記述は、例示及び説明を目的として提示した。これらは網羅的なものでも、開示した厳密な形態に本発明を限定するものでもなく、明らかに多くの改変形態及び変形形態が、上記の教示に照らして実現可能である。各実施形態は、本発明の原理及びその実際的な応用を最善に説明するように選択及び記載し、それによって当業者が本発明及び様々な実施形態を、企図された特定の用途に適合した様々な改変と共に最適に利用できるようにした。本発明の範囲は、添付の特許請求の範囲及びそれらの等価物によって定義されるものとする。

Claims (35)

  1. ａ）表面を有する基板と、
    ｂ）前記基板表面上に滑らかな、ドーム形の輪郭を有する第１の電気的活性層と、
    ｃ）前記第１の電気的活性層の上に共形の第２の電気的活性層とを備える電気的活性デバイス。
  2. 前記第１の電気的活性層が半導体層を備える、請求項１に記載の電気的活性デバイス。
  3. 前記半導体層が水素化シリコン及び／又は水素化ゲルマニウムを含む、請求項２に記載の電気的活性デバイス。
  4. 前記第１の電気的活性層が金属層を備える、請求項１に記載の電気的活性デバイス。
  5. 前記第１の電気的活性層の上に誘電体層をさらに備える、請求項１に記載の電気的活性デバイス。
  6. 前記誘電体層が、熱によって成長させたほぼ均一な厚さを有する酸化物を含む、請求項５に記載の電気的活性デバイス。
  7. 前記第２の電気的活性層が滑らかな及び／又はドーム形の輪郭を有する、請求項１に記載の電気的活性デバイス。
  8. 前記第２の電気的活性層が第２の半導体層を備える、請求項７に記載の電気的活性デバイス。
  9. 前記第２の半導体層が水素化シリコン及び／又は水素化ゲルマニウムを含む、請求項８に記載の電気的活性デバイス。
  10. 前記第２の電気的活性層が金属含有層を備える、請求項１に記載の電気的活性デバイス。
  11. 前記第１及び第２の電気的活性層の少なくとも一方が、（ｉ）シリコン及び（ｉｉ）該シリコン上に形成された金属シリサイド層を備える、請求項１０に記載の電気的活性デバイス。
  12. 前記デバイスがトランジスタであり、前記第１の電気的活性層が、チャネル領域を備える半導体層である、請求項１に記載の電気的活性デバイス。
  13. 前記デバイスがキャパシタであり、前記第１の電気的活性層が第１の金属層を備え、前記キャパシタがさらに誘電体層を（ｉ）前記第１の電気的活性層と（ｉｉ）前記第２の電気的活性層との間、あるいは前記基板が導電性表面材料を有する場合には前記基板との間に備える、請求項１に記載の電気的活性デバイス。
  14. 前記第２の電気的活性層が、半導体層及び／又は第２の金属層を備える、請求項１３に記載の電気的活性デバイス。
  15. 前記誘電体層が、ほぼ均一な厚さを有する熱酸化物を含み、前記第１の電気的活性層と前記第２の電気的活性層の間にある、請求項１３に記載の電気的活性デバイス。
  16. 前記デバイスがダイオードであり、前記第１の電気的活性層が第１の半導体層を備え、前記第２の電気的活性層が金属層、又は前記第１の半導体層と異なる特性を有する第２の半導体層を備える、請求項１に記載の電気的活性デバイス。
  17. 前記第１の半導体層が水素化シリコン及び／又は水素化ゲルマニウムを含む、請求項１６に記載の電気的活性デバイス。
  18. 前記第２の電気的活性層が金属層を備え、前記金属層が、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、Ｗ、Ｍｎ、Ｒｅ、Ｆｅ、Ｒｕ、Ｏｓ、Ｃｏ、Ｒｈ、Ｉｒ、Ｎｉ、Ｐｄ、Ｐｔ、Ｃｕ、Ａｇ、Ａｕ、Ｚｎ、Ｃｄ、又はこれらの組合せからなる群から選択される、請求項１６に記載の電気的活性デバイス。
  19. 前記第２の電気的活性層が前記第１の電気的活性層と直接物理的に接触している、請求項１６に記載の電気的活性デバイス。
  20. 前記デバイスが浮遊ゲートメモリセルであり、前記第１の電気的活性層が、チャネル領域と、前記チャネル領域に隣接するソース端子及びドレイン端子とを備える第１の半導体層であり、前記第２の電気的活性層が第２の半導体層を備え、前記デバイスがさらに、前記第１の電気的活性層と前記第２の電気的活性層の間にトンネル誘電体層を備える、請求項１に記載の電気的活性デバイス。
  21. ａ）１つ又は複数の第１の半導体前駆体及び／又は金属前駆体を含む第１のインク組成物を基板上に印刷するステップであって、前記第１のインクが１つ又は複数の所定の特性を有するステップと、
    ｂ）前記第１の前駆体（１つ又は複数）を硬化させて滑らかな、ドーム形の輪郭を有する第１の電気的活性層を形成するステップと、
    ｃ）前記第１の電気的活性層の上に共形の第２の電気的活性層を形成するステップとを含む、電気的活性デバイスを製作する方法。
  22. 前記１つ又は複数の第１の前駆体が、前記第１のインク組成物の重量で１から４０％の量で存在する、請求項２１に記載の方法。
  23. 前記１つ又は複数の第１の前駆体が、（ポリ）シラン、（ポリ）ゲルマン、（ポリ）ゲルマシラン及び、シリコン及び／又はゲルマニウムのナノ粒子からなる群から選択される、請求項２２に記載の方法。
  24. 前記（ポリ）シラン、（ポリ）ゲルマン、及び（ポリ）ゲルマシランが、（ｉ）少なくとも１５個のシリコン及び／又はゲルマニウムの原子、及び（ｉｉ）水素を有する化学種で基本的に構成される、請求項２３に記載の方法。
  25. 前記１つ又は複数の第１の前駆体が、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、Ｗ、Ｍｎ、Ｒｅ、Ｆｅ、Ｒｕ、Ｏｓ、Ｃｏ、Ｒｈ、Ｉｒ、Ｎｉ、Ｐｄ、Ｐｔ、Ｃｕ、Ａｇ、Ａｕ、Ｚｎ、Ｃｄ、又はこれらの組合せからなる群から選択された金属の化合物、複合体、クラスタ及び／又はナノ粒子を含む、請求項２２に記載の方法。
  26. 前記インク組成物がさらに、前記１つ又は複数の第１の前駆体が溶解する溶媒を含み、前記１つ又は複数の所定の特性が２から１００ｃＰの粘度を含む、請求項２２に記載の方法。
  27. 印刷するステップが、前記インク組成物を前記基板上に所定のパターンでインクジェット印刷、グラビア印刷、オフセットリソグラフィ、スクリーン印刷、フレキソグラフィ又はフレキソ印刷、マイクロスポッティング、ペンコーティング、ステンシル、スタンピング、シリンジディスペンス、ポンプディスペンス、スプレーコーティング、スリットコーティング、押出しコーティング、又はメニスカスコーティングするステップを含む、請求項２２に記載の方法。
  28. 前記インク組成物を印刷するステップが、
    ａ）１つ又は複数の第１の前駆体を析出させて、ピンニングされた機能パターンを形成するステップと、
    ｂ）前記１つ又は複数の第１の前駆体を硬化させる前に前記溶媒をほぼ蒸発させるステップとを含む、請求項２６に記載の方法。
  29. 前記１つ又は複数の第１の前駆体を硬化させることで、前記１つ又は複数の第１の前駆体を、前記ピンニングされた機能パターンによって画定された第１の電気的活性層を形成する第１の電気的活性材料に変換する、請求項２８に記載の方法。
  30. 前記溶媒が、３つまでのＣ１〜Ｃ４アルキル基で置換されたＣ５〜Ｃ１０アルカン又は、Ｃ５〜Ｃ１０モノシクロアルカン又は若しくはビシクロアルカンを含む、請求項２６に記載の方法。
  31. 前記１つ又は複数の第１の前駆体を析出させるステップが、前記インクを紫外線放射で照射するステップを含む、請求項２８に記載の方法。
  32. 前記第１の電気的活性層を熱によって酸化して熱酸化物層を形成するステップをさらに含む、請求項２１に記載の方法。
  33. 前記熱酸化物層を除去し、それによって前記第１の電気的活性層の幅を縮小するステップをさらに含む、請求項３２に記載の方法。
  34. 前記第２の電気的活性層が滑らかな、ドーム形の輪郭を有する、請求項２１に記載の方法。
  35. 前記第１の電気的活性層を等方的にエッチングしてその幅を縮小するステップをさらに含む、請求項２１に記載の方法。
JP2010527256A 2007-10-01 2008-10-01 輪郭設計された薄膜デバイス及び構造体 Pending JP2010541255A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US99733507P 2007-10-01 2007-10-01
US12/243,880 US8426905B2 (en) 2007-10-01 2008-10-01 Profile engineered, electrically active thin film devices
PCT/US2008/078507 WO2009046148A1 (en) 2007-10-01 2008-10-01 Profile engineered thin film devices and structures

Publications (2)

Publication Number Publication Date
JP2010541255A true JP2010541255A (ja) 2010-12-24
JP2010541255A5 JP2010541255A5 (ja) 2011-10-13

Family

ID=40507187

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010527256A Pending JP2010541255A (ja) 2007-10-01 2008-10-01 輪郭設計された薄膜デバイス及び構造体

Country Status (8)

Country Link
US (2) US8426905B2 (ja)
EP (1) EP2195829A4 (ja)
JP (1) JP2010541255A (ja)
KR (2) KR20160040319A (ja)
CN (1) CN101821839A (ja)
CA (1) CA2701412C (ja)
SG (1) SG2012070850A (ja)
WO (1) WO2009046148A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014021423A1 (ja) * 2012-08-01 2014-02-06 東京エレクトロン株式会社 電子デバイス用のパターン形成方法、電子デバイス及びパターン形成装置
JP2014503993A (ja) * 2010-11-23 2014-02-13 デ・ラ・ルー・インターナショナル・リミテッド ダイオード、その使用、及びそれを製造するための方法
JP2014530477A (ja) * 2011-09-08 2014-11-17 テッヒニーシェ・ユニフェルジテイト・デルフトＴｅｃｈｎｉｓｃｈｅ Ｕｎｉｖｅｒｓｉｔｅｉｔ Ｄｅｌｆｔ 半導体デバイスの製造プロセス
US9722088B2 (en) 2013-05-20 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2018519616A (ja) * 2015-03-30 2018-07-19 メルク パテント ゲーエムベーハー シロキサン溶媒を含む有機機能性材料の調合物
JP2018530906A (ja) * 2015-07-28 2018-10-18 ゼネラル・エレクトリック・カンパニイ 放射線検出器の製造

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1584114A1 (en) * 2003-01-17 2005-10-12 Diode Solutions, Inc. Display employing organic material
US9741901B2 (en) 2006-11-07 2017-08-22 Cbrite Inc. Two-terminal electronic devices and their methods of fabrication
US7898042B2 (en) * 2006-11-07 2011-03-01 Cbrite Inc. Two-terminal switching devices and their methods of fabrication
US8222077B2 (en) * 2006-11-07 2012-07-17 Cbrite Inc. Metal-insulator-metal (MIM) devices and their methods of fabrication
US8446706B1 (en) 2007-10-10 2013-05-21 Kovio, Inc. High precision capacitors
US8460983B1 (en) * 2008-01-21 2013-06-11 Kovio, Inc. Method for modifying and controlling the threshold voltage of thin film transistors
TWI475581B (zh) * 2008-11-25 2015-03-01 Thin Film Electronics Asa 電容器、形成電容器的方法、具有電容器的裝置及製造與使用該等裝置的方法
TWI479574B (zh) 2009-03-16 2015-04-01 Hannstar Display Corp Ｔｆｔ陣列基板及其製造方法
EP2436037B1 (en) * 2009-05-28 2020-04-15 Thin Film Electronics ASA Semiconductor devices on diffusion barrier coated substrates and methods of making the same
US9183973B2 (en) * 2009-05-28 2015-11-10 Thin Film Electronics Asa Diffusion barrier coated substrates and methods of making the same
KR20100128897A (ko) * 2009-05-29 2010-12-08 주식회사 동진디스플레이재료 인쇄 패턴 형성 방법
KR101470785B1 (ko) * 2009-09-24 2014-12-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제조 방법
US20110162701A1 (en) * 2010-01-03 2011-07-07 Claudio Truzzi Photovoltaic Cells
WO2011082379A1 (en) * 2010-01-03 2011-07-07 Alchimer, S.A. Solar cells
FR2957479B1 (fr) * 2010-03-12 2012-04-27 Commissariat Energie Atomique Procede de traitement d'un contact metallique realise sur un substrat
JP5447043B2 (ja) * 2010-03-17 2014-03-19 セイコーエプソン株式会社 印刷装置及び印刷方法
US8377738B2 (en) * 2010-07-01 2013-02-19 Sunpower Corporation Fabrication of solar cells with counter doping prevention
KR20130044312A (ko) * 2010-07-02 2013-05-02 매티슨 트라이-개스, 인크. 시클로헥사실란을 이용한 박막 및 이의 제조방법
US9230797B2 (en) * 2011-05-26 2016-01-05 Empire Technology Development Llc Dielectric and/or capacitor formation
DE102011105596A1 (de) * 2011-06-27 2012-12-27 Jörg R. Bauer Verfahren zum Herstellen von elektrischen,-elektronischen Funktionen auf einem Substrat sowie Bauteil
US9559228B2 (en) 2011-09-30 2017-01-31 Sunpower Corporation Solar cell with doped groove regions separated by ridges
US8586397B2 (en) 2011-09-30 2013-11-19 Sunpower Corporation Method for forming diffusion regions in a silicon substrate
US8992803B2 (en) * 2011-09-30 2015-03-31 Sunpower Corporation Dopant ink composition and method of fabricating a solar cell there from
US9573809B2 (en) 2012-03-30 2017-02-21 Micron Technology, Inc. Method of forming a metal chalcogenide material and methods of forming memory cells including same
US20140268440A1 (en) * 2013-03-12 2014-09-18 Wisenstech Inc. Micromachined High Breakdown Voltage ESD Protection Device for Light Emitting Diode and Method of Making the Same
US9082925B2 (en) 2013-03-13 2015-07-14 Sunpower Corporation Methods for wet chemistry polishing for improved low viscosity printing in solar cell fabrication
JP6400336B2 (ja) 2013-06-05 2018-10-03 株式会社半導体エネルギー研究所 半導体装置
JP6322503B2 (ja) 2013-07-16 2018-05-09 株式会社半導体エネルギー研究所 半導体装置
US9855579B2 (en) * 2014-02-12 2018-01-02 Taiwan Semiconductor Manufacturing Company Spin dispenser module substrate surface protection system
DE102014109275A1 (de) * 2014-07-02 2016-01-07 Spawnt Private S.À.R.L. Verfahren zur Herstellung von Nanopartikeln, Nanopartikel und deren Verwendung
WO2016093145A1 (ja) * 2014-12-12 2016-06-16 東洋鋼鈑株式会社 金属めっき被覆ステンレス材の製造方法
US10566187B2 (en) 2015-03-20 2020-02-18 Lam Research Corporation Ultrathin atomic layer deposition film accuracy thickness control
US20160369111A1 (en) * 2015-06-19 2016-12-22 Sun Chemical Corporation Silver paste and its use in semiconductor devices
CN108701587B (zh) * 2016-01-28 2023-04-21 东京毅力科创株式会社 旋涂沉积金属氧化物的方法
DE102016104327B4 (de) * 2016-03-09 2023-12-28 Infineon Technologies Austria Ag Verfahren zum Herstellen einer Halbleitervorrichtung
KR20170116499A (ko) * 2016-04-11 2017-10-19 삼성전기주식회사 인덕터 제조방법 및 인덕터
EP3551411A4 (en) * 2016-12-09 2020-08-19 The University of Massachusetts SAMPLE FORM FOR SAMPLE TRANSFER
US20190013412A1 (en) * 2017-07-04 2019-01-10 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Thin film transistor, manufacturing method thereof and display
US20190309422A1 (en) * 2018-04-06 2019-10-10 Versum Materials Us, Llc Spin-On Metallization
US11742363B2 (en) 2018-10-22 2023-08-29 Ensurge Micropower Asa Barrier stacks for printed and/or thin film electronics, methods of manufacturing the same, and method of controlling a threshold voltage of a thin film transistor
EP3673846A1 (en) 2018-12-27 2020-07-01 Bogdan Ionescu Device for an electrophysiology procedure
DE102019106546A1 (de) * 2019-03-14 2020-09-17 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung von optoelektronischen halbleiterbauteilen und optoelektronisches halbleiterbauteil

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101559A (ja) * 2003-08-28 2005-04-14 Seiko Epson Corp 半導体装置の製造方法、電子デバイスの製造方法、電子デバイス、及び表示装置
JP2006060060A (ja) * 2004-08-20 2006-03-02 Semiconductor Energy Lab Co Ltd 半導体素子を備えた表示装置及びその製造方法並びにその半導体素子を備えた表示装置を搭載した電子機器
JP2007194297A (ja) * 2006-01-17 2007-08-02 Seiko Epson Corp 半導体装置、半導体装置の製造方法および電子機器

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5652019A (en) * 1995-10-10 1997-07-29 Rockwell International Corporation Method for producing resistive gradients on substrates and articles produced thereby
JPH09237927A (ja) 1995-12-26 1997-09-09 Toshiba Corp 半導体薄膜形成方法および太陽電池の製造方法
US6200508B1 (en) * 1996-10-25 2001-03-13 Massachusetts Institute Of Technology Method of fabricating electro-mechanical devices by multilayer deposition
US5874197A (en) * 1997-09-18 1999-02-23 E. I. Du Pont De Nemours And Company Thermal assisted photosensitive composition and method thereof
EP1027723B1 (en) * 1997-10-14 2009-06-17 Patterning Technologies Limited Method of forming an electric capacitor
US6087196A (en) * 1998-01-30 2000-07-11 The Trustees Of Princeton University Fabrication of organic semiconductor devices using ink jet printing
US6541812B2 (en) * 1998-06-19 2003-04-01 Micron Technology, Inc. Capacitor and method for forming the same
US6294401B1 (en) * 1998-08-19 2001-09-25 Massachusetts Institute Of Technology Nanoparticle-based electrical, chemical, and mechanical structures and methods of making same
JP2002523892A (ja) * 1998-08-21 2002-07-30 エス・アール・アイ・インターナシヨナル 電子回路およびコンポーネントの印刷
US20030148024A1 (en) * 2001-10-05 2003-08-07 Kodas Toivo T. Low viscosity precursor compositons and methods for the depositon of conductive electronic features
US6713234B2 (en) * 1999-02-18 2004-03-30 Micron Technology, Inc. Fabrication of semiconductor devices using anti-reflective coatings
CN1294626C (zh) 1999-03-30 2007-01-10 精工爱普生株式会社 硅膜的形成方法和喷墨用油墨组合物
US6995821B1 (en) * 1999-04-23 2006-02-07 International Business Machines Corporation Methods of reducing unbalanced DC voltage between two electrodes of reflective liquid crystal display by thin film passivation
DE60128611T2 (de) * 2000-03-13 2008-01-31 Jsr Corp. Cyclosilan, eine flüssige Zusammensetzung und ein Verfahren zur Bildung eines Silicium-Films
US7115218B2 (en) * 2001-06-28 2006-10-03 Parelec, Inc. Low temperature method and composition for producing electrical conductors
TW555690B (en) * 2001-08-14 2003-10-01 Jsr Corp Silane composition, silicon film forming method and solar cell production method
US20060159838A1 (en) * 2005-01-14 2006-07-20 Cabot Corporation Controlling ink migration during the formation of printable electronic features
US20060001726A1 (en) * 2001-10-05 2006-01-05 Cabot Corporation Printable conductive features and processes for making same
US7629017B2 (en) * 2001-10-05 2009-12-08 Cabot Corporation Methods for the deposition of conductive electronic features
US6951666B2 (en) * 2001-10-05 2005-10-04 Cabot Corporation Precursor compositions for the deposition of electrically conductive features
US7553512B2 (en) * 2001-11-02 2009-06-30 Cabot Corporation Method for fabricating an inorganic resistor
JP2003313299A (ja) * 2002-04-22 2003-11-06 Seiko Epson Corp 高次シラン組成物及び該組成物を用いたシリコン膜の形成方法
US7390597B2 (en) * 2002-06-13 2008-06-24 Dai Nippon Printing Co., Ltd. Method for manufacturing color filter
GB2391385A (en) * 2002-07-26 2004-02-04 Seiko Epson Corp Patterning method by forming indent region to control spreading of liquid material deposited onto substrate
GB0301089D0 (en) * 2003-01-17 2003-02-19 Plastic Logic Ltd Active layer islands
JP2004241397A (ja) * 2003-01-23 2004-08-26 Dainippon Printing Co Ltd 薄膜トランジスタおよびその製造方法
JP4042685B2 (ja) * 2003-03-26 2008-02-06 セイコーエプソン株式会社 トランジスタの製造方法
US7465678B2 (en) * 2003-03-28 2008-12-16 The Trustees Of Princeton University Deformable organic devices
US7879696B2 (en) * 2003-07-08 2011-02-01 Kovio, Inc. Compositions and methods for forming a semiconducting and/or silicon-containing film, and structures formed therefrom
US7618704B2 (en) * 2003-09-29 2009-11-17 E.I. Du Pont De Nemours And Company Spin-printing of electronic and display components
US7323247B2 (en) * 2003-11-21 2008-01-29 Honeywell International, Inc. Oxidation barrier coatings for silicon based ceramics
JP2005219981A (ja) 2004-02-06 2005-08-18 Seiko Epson Corp 高次シラン溶液の製造方法、シリコン膜の形成方法、シリコン膜、ｔｆｔ及び電気光学装置
JP2005223268A (ja) * 2004-02-09 2005-08-18 Seiko Epson Corp 薄膜トランジスタの製造方法、ディスプレイの製造方法及びディスプレイ
US7531294B2 (en) * 2004-03-25 2009-05-12 Semiconductor Energy Laboratory Co., Ltd. Method for forming film pattern, method for manufacturing semiconductor device, liquid crystal television, and EL television
JP4158755B2 (ja) * 2004-09-30 2008-10-01 セイコーエプソン株式会社 機能膜の製造方法、薄膜トランジスタの製造方法
JP4502382B2 (ja) * 2004-11-02 2010-07-14 キヤノン株式会社 有機トランジスタ
US7390745B2 (en) * 2005-09-23 2008-06-24 International Business Machines Corporation Pattern enhancement by crystallographic etching
JP5888831B2 (ja) * 2005-10-05 2016-03-22 シン フィルム エレクトロニクス エーエスエー 架橋済みポリマー及びその製造方法
FR2895573A1 (fr) * 2005-12-27 2007-06-29 St Microelectronics Sa Cellule de pile a combustible integree et procede de fabrication
JP2007194267A (ja) * 2006-01-17 2007-08-02 Toshiba Corp 半導体記憶装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101559A (ja) * 2003-08-28 2005-04-14 Seiko Epson Corp 半導体装置の製造方法、電子デバイスの製造方法、電子デバイス、及び表示装置
JP2006060060A (ja) * 2004-08-20 2006-03-02 Semiconductor Energy Lab Co Ltd 半導体素子を備えた表示装置及びその製造方法並びにその半導体素子を備えた表示装置を搭載した電子機器
JP2007194297A (ja) * 2006-01-17 2007-08-02 Seiko Epson Corp 半導体装置、半導体装置の製造方法および電子機器

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014503993A (ja) * 2010-11-23 2014-02-13 デ・ラ・ルー・インターナショナル・リミテッド ダイオード、その使用、及びそれを製造するための方法
JP2014530477A (ja) * 2011-09-08 2014-11-17 テッヒニーシェ・ユニフェルジテイト・デルフトＴｅｃｈｎｉｓｃｈｅ Ｕｎｉｖｅｒｓｉｔｅｉｔ Ｄｅｌｆｔ 半導体デバイスの製造プロセス
WO2014021423A1 (ja) * 2012-08-01 2014-02-06 東京エレクトロン株式会社 電子デバイス用のパターン形成方法、電子デバイス及びパターン形成装置
JPWO2014021423A1 (ja) * 2012-08-01 2016-07-21 東京エレクトロン株式会社 電子デバイス用のパターン形成方法、電子デバイス及びパターン形成装置
US9722088B2 (en) 2013-05-20 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10573758B2 (en) 2013-05-20 2020-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US11430894B2 (en) 2013-05-20 2022-08-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a oxide semiconductor transistor
US11961917B2 (en) 2013-05-20 2024-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising stacked transistors
JP2018519616A (ja) * 2015-03-30 2018-07-19 メルク パテント ゲーエムベーハー シロキサン溶媒を含む有機機能性材料の調合物
JP2018530906A (ja) * 2015-07-28 2018-10-18 ゼネラル・エレクトリック・カンパニイ 放射線検出器の製造
JP7237582B2 (ja) 2015-07-28 2023-03-13 ゼネラル・エレクトリック・カンパニイ 放射線検出器の製造

Also Published As

Publication number Publication date
CA2701412A1 (en) 2009-04-09
KR20100081983A (ko) 2010-07-15
KR20160040319A (ko) 2016-04-12
SG2012070850A (en) 2014-04-28
CA2701412C (en) 2017-06-20
US20130189823A1 (en) 2013-07-25
US20090085095A1 (en) 2009-04-02
US8426905B2 (en) 2013-04-23
CN101821839A (zh) 2010-09-01
EP2195829A4 (en) 2014-01-15
KR101694684B1 (ko) 2017-01-10
WO2009046148A1 (en) 2009-04-09
EP2195829A1 (en) 2010-06-16
US8822301B2 (en) 2014-09-02

Similar Documents

Publication Publication Date Title
CA2701412C (en) Profile engineered thin film devices and structures
US9045653B2 (en) Print processing for patterned conductor, semiconductor and dielectric materials
US8461628B2 (en) MOS transistor with laser-patterned metal gate, and method for making the same
US7709307B2 (en) Printed non-volatile memory
KR101578229B1 (ko) 씨드 인쇄 및 도금을 통한 컨택트 금속 및 배선 금속의 인쇄
US20070287237A1 (en) Printed, self-aligned, top gate thin film transistor
US20140094004A1 (en) Printed Dopant Layers
JP2007335870A (ja) 印刷式自己整合トップゲート型薄膜トランジスタ

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110826

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110826

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130521

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130722

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130729

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140204