JP6369853B2 - 積層セラミックキャパシタ - Google Patents
積層セラミックキャパシタ Download PDFInfo
- Publication number
- JP6369853B2 JP6369853B2 JP2014048985A JP2014048985A JP6369853B2 JP 6369853 B2 JP6369853 B2 JP 6369853B2 JP 2014048985 A JP2014048985 A JP 2014048985A JP 2014048985 A JP2014048985 A JP 2014048985A JP 6369853 B2 JP6369853 B2 JP 6369853B2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic body
- conductive layer
- ceramic capacitor
- internal
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003985 ceramic capacitor Substances 0.000 title claims description 51
- 239000000919 ceramic Substances 0.000 claims description 72
- 239000004593 Epoxy Substances 0.000 claims description 11
- 239000000758 substrate Substances 0.000 description 23
- 238000007747 plating Methods 0.000 description 19
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 13
- 230000005534 acoustic noise Effects 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 229910000679 solder Inorganic materials 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 229910052759 nickel Inorganic materials 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 238000010521 absorption reaction Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 229910010293 ceramic material Inorganic materials 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000011777 magnesium Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 239000002270 dispersing agent Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 150000001247 metal acetylides Chemical class 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000004014 plasticizer Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229910052761 rare earth metal Inorganic materials 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910000314 transition metal oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/224—Housing; Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Description
本発明は、積層セラミックキャパシタに関する。
セラミック材料を使用する電子部品には、キャパシタ、インダクタ、圧電素子、バリスタやサーミスタなどがある。
上記セラミック電子部品のうち積層セラミックキャパシタ（ＭＬＣＣ：Ｍｕｌｔｉ−Ｌａｙｅｒｅｄ Ｃｅｒａｍｉｃ Ｃａｐａｃｉｔｏｒ）は、小型でありながら大容量が確保され、実装が容易であるという利点を有する。
このような積層セラミックキャパシタは、液晶表示装置（ＬＣＤ：Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）及びプラズマ表示装置パネル（ＰＤＰ：Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）などの映像機器、コンピュータ、個人用携帯端末（ＰＤＡ：Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔｓ）及び携帯電話など、様々な電子製品の回路基板に装着されて電気を充電または放電させる役割をする。
最近では、映像機器の大型化またはコンピュータの中央処理装置（ＣＰＵ：Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）の速度上昇などの理由で、電子機器の発熱が酷くなっている。
従って、上記積層セラミックキャパシタは、電子機器に設けられた集積回路（ＩＣ：Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）の安定的な動作のために、高温でも安定した容量と信頼性を確保することが求められている。
このような積層セラミックキャパシタは、複数の誘電体層を有し、上記誘電体層を介して異なる極性の内部電極が交互に配置された構造であってもよい。
このとき、上記誘電体層は圧電性を有するため、上記積層セラミックキャパシタに直流または交流電圧が印加されると、内部電極の間に圧電現象が発生し、周波数に応じてセラミック本体の体積を膨張及び収縮させながら周期的な振動を発生させることができる。
このような振動は、基板に実装した時、上記積層セラミックキャパシタの外部電極及び上記外部電極と基板を連結する半田を介して基板に伝達されて、上記基板の全体が音響反射面となり、雑音である振動音を発生させることがある。
該振動音は、人に不快感を与える２０〜２０，０００Ｈｚ領域の可聴周波数に該当することができ、このように人に不快感を与える振動音をアコースティックノイズ（ａｃｏｕｓｔｉｃ ｎｏｉｓｅ）という。
最近の電子機器は部品の低騒音化により、積層セラミックキャパシタで発生するアコースティックノイズがより目立つことがあるため、積層セラミックキャパシタで発生するアコースティックノイズを効果的に低減させるための研究が必要である。
このようなアコースティックノイズを低減させる一つの方策として、フレーム形状の金属端子を積層セラミックキャパシタの両端面に付着し、基板と積層セラミックキャパシタとを一定間隔離間して実装する方法がある。
しかし、上記金属端子を利用してアコースティックノイズを一定水準に低減させるためには、上記金属端子の高さを一定規格以上に高める必要があった。
このとき、上記金属端子の高さの増加は、結果的に積層セラミックキャパシタが実装された部品の高さを増加させる原因となるため、高さに制限のある製品には使用できないという問題点があった。
下記特許文献１及び２はともに積層セラミックキャパシタに関し、特許文献１は、外部電極が銀−エポキシからなる第２外部電極を含み、特許文献２は、セラミック本体の下面に第１及び第２外部電極を互いに連結するように長さ方向に絶縁層が形成されている。
当技術分野では、積層セラミックキャパシタの圧電現象により発生した振動が基板に伝達されて発生するアコースティックノイズを効果的に低減させることができる積層セラミックキャパシタに対する新たな方策が求められてきた。
本発明の一側面は、複数の誘電体層を含み、厚さ方向に対向する第１及び第２主面、長さ方向に対向する第１及び第２端面、及び幅方向に対向する第１及び第２側面を有するセラミック本体と、上記セラミック本体内で、上記誘電体層を介し上記セラミック本体の第１及び第２端面を通じて交互に露出するように配置された複数の第１及び第２内部電極と、上記第１及び第２内部電極とそれぞれ電気的に連結された第１及び第２外部電極と、を含み、上記第１及び第２外部電極は、上記セラミック本体の第１及び第２端面から第１主面の一部までそれぞれ延長形成された第１及び第２内部導電層と、上記第１及び第２内部導電層上に形成され、上記セラミック本体の第１及び第２端面から第１主面の一部までそれぞれ延長形成され、上記第１及び第２内部導電層の一部が第１主面にそれぞれ露出するように上記第１及び第２内部導電層より短い第１及び第２絶縁層と、上記セラミック本体の第１主面に露出した上記第１及び第２内部導電層にそれぞれ形成された第１及び第２外部導電層と、を含む積層セラミックキャパシタを提供する。
本発明の他の側面は、複数の誘電体層を含み、厚さ方向に対向する第１及び第２主面、長さ方向に対向する第１及び第２端面、及び幅方向に対向する第１及び第２側面を有するセラミック本体と、上記セラミック本体内で、上記誘電体層を介し上記セラミック本体の第１及び第２端面を通じて交互に露出するように配置された複数の第１及び第２内部電極と、上記第１及び第２内部電極とそれぞれ電気的に連結された第１及び第２外部電極と、を含み、上記第１及び第２外部電極は、上記セラミック本体の第１及び第２端面から第１主面の一部までそれぞれ延長形成された第１及び第２内部導電層と、上記セラミック本体の第１主面に形成された上記第１及び第２内部導電層上に形成され、上記第１及び第２内部導電層の一部がそれぞれ露出するように上記セラミック本体より狭い幅を有する第１及び第２絶縁層と、上記セラミック本体の第１主面に露出した上記第１及び第２内部導電層にそれぞれ形成された第１及び第２外部導電層と、を含む積層セラミックキャパシタを提供する。
本発明の一実施形態における上記第１及び第２外部導電層は、上記セラミック本体の第１主面に形成された上記第１内部導電層と上記第１絶縁層及び上記第２内部導電層と上記第２絶縁層にそれぞれ同時に形成されてもよい。
本発明の一実施形態における本発明の積層セラミックキャパシタは、上記セラミック本体の第１主面に上記第１及び第２絶縁層を連結するように形成された第３絶縁層をさらに含んでもよい。
本発明の一実施形態における上記第１及び第２絶縁層は、上記セラミック本体の第１主面から第１及び第２端面の一部までそれぞれ延長形成されてもよい。
本発明の一実施形態における上記第１及び第２外部導電層は、上記セラミック本体の第１主面から第１及び第２側面の一部までそれぞれ延長形成されてもよい。
本発明の一実施形態における上記第１及び第２絶縁層の厚さは、５０μｍ以上であってもよい。
本発明の一実施形態における上記第１及び第２絶縁層は、絶縁性エポキシを含む材料からなってもよい。
本発明の一実施形態における上記第１及び第２外部導電層は、導電性エポキシを含む材料からなってもよい。
本発明の一実施形態によると、セラミック本体の実装面である第１主面に外部電極が階段状に形成されることで、基板に実装する際、積層セラミックキャパシタと基板との間隔を遠くして基板に伝達される振動を減少させ、アコースティックノイズを低減させることができる。
また、上記外部電極の上記絶縁層は、その特性上、柔軟性を有するため、更なる振動吸収効果が期待できる。
以下では、添付の図面を参照し、本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。
本発明は積層セラミック電子部品に関し、本発明の一実施形態による積層セラミック電子部品には、積層セラミックキャパシタ、インダクタ、圧電体素子、バリスタ、チップ抵抗及びサーミスタなどがあり、以下では、積層セラミック電子製品の一例として、積層セラミックキャパシタについて説明する。
また、本発明の実施形態を明確に説明するために、六面体の方向を定義すると、図１に示されたＬ、Ｗ及びＴは、それぞれ長さ方向、幅方向及び厚さ方向である。厚さ方向は第１の方向の一例であってよく、長さ方向は第２の方向の一例であってよく、幅方向は第３の方向の一例であってよい。
ここで、厚さ方向は、誘電体層が積層された積層方向と同じ概念で使用することができる。
図１は本発明の第１実施形態による積層セラミックキャパシタの概略的な構造を示した斜視図であり、図２は図１のＡ−Ａ'線の断面図である。
図１及び図２を参照すると、本発明の第１実施形態による積層セラミックキャパシタ１００は、複数の誘電体層１１１が厚さ方向に積層されたセラミック本体１１０と、複数の第１及び第２内部電極１２１、１２２と、第１及び第２内部電極１２１、１２２とそれぞれ電気的に連結された第１及び第２外部電極と、を含む。
セラミック本体１１０は、複数の誘電体層１１１を積層して焼成したものであり、隣接する誘電体層１１１同士は、互いの境界が確認できないほどに一体化されていてもよい。
また、セラミック本体１１０は六面体状であってもよい。
本実施形態では、セラミック本体１１０の誘電体層１１１の積層方向に対向する端面を第１及び第２主面、上記第１及び第２主面を連結する長さ方向に対向する端面を第１及び第２端面、幅方向に対向する端面を第１及び第２側面と定義する。
誘電体層１１１は高誘電率のセラミック材料を含むことができ、例えば、チタン酸バリウム（ＢａＴｉＯ３）系セラミック粉末などを含んでもよく、十分な静電容量が得られるものであれば、特に限定されない。
また、誘電体層１１１には、上記セラミック粉末とともに、必要に応じて、遷移金属酸化物または炭化物、希土類元素、マグネシウム（Ｍｇ）またはアルミニウム（Ａｌ）などの様々な種類のセラミック添加剤、有機溶剤、可塑剤、結合剤及び分散剤などがさらに添加されてもよい。
第１及び第２内部電極１２１、１２２は異なる極性を有する電極で、誘電体層１１１を形成するセラミックシート上の少なくとも一面に形成されて積層され、セラミック本体１１０の第１及び第２端面を介して交互に露出するように配置することができる。
このとき、第１及び第２内部電極１２１、１２２は、中間に配置された誘電体層１１１により電気的に絶縁され、積層セラミックキャパシタ１００の静電容量は、誘電体層１１１の積層方向に沿って重なる第１及び第２内部電極１２１、１２２の面積と比例する。
また、第１及び第２内部電極１２１、１２２は導電性金属で形成され、例えば、銀（Ａｇ）、鉛（Ｐｂ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、銅（Ｃｕ）の何れか一つまたはこれらの合金等からなるものを使用してもよいが、本発明はこれに限定されない。
図３は本発明の第１実施形態による積層セラミックキャパシタの底面図であり、図４は図１のＢ−Ｂ'線の断面図である。
図３及び図４を参照すると、上記第１及び第２外部電極は、第１及び第２内部導電層１３１、１３２と、第１及び第２絶縁層１４１、１４２と、第１及び第２外部導電層１５１、１５２と、を含む。
本実施形態における第１及び第２内部導電層１３１、１３２は、セラミック本体１１０の厚さ−幅断面において、セラミック本体１１０の第１及び第２端面を介して交互に露出した複数の第１及び第２内部電極１２１、１２２を覆って電気的に連結されるようにセラミック本体１１０の第１及び第２端面から実装面となる第１主面の一部まで延長形成されてもよい。
また、第１及び第２内部導電層１３１、１３２は、湿気または後述する第１及び第２めっき層の形成時のめっき液が内部電極に浸透することを抑制するために、セラミック本体１１０の第１及び第２端面からセラミック本体１１０の第２主面または第１及び第２側面の一部まで延長形成されてもよい。
このとき、第１及び第２内部導電層１３１、１３２は、良好な電気的特性を有し、且つ優れた耐ヒートサイクル性及び耐湿性などの高信頼性を提供するために、例えば、銅−ガラス（Ｃｕ−Ｇｌａｓｓ）ペーストを使用して形成されてもよく、本発明はこれに限定されない。
第１及び第２絶縁層１４１、１４２は、第１及び第２内部導電層１３１、１３２上に形成され、湿気または後述する第１及び第２めっき層の形成時のめっき液が内部電極に浸透することを抑制するだけでなく、積層セラミックキャパシタ１００を基板などに実装するとき、上記第１及び第２外部電極の実装面を除いた周り面への半田形成を防止するか、最小化する役割をすることができる。
このような第１及び第２絶縁層１４１、１４２は、セラミック本体１１０の第１及び第２端面から第１主面の一部までそれぞれ延長形成され、第１及び第２内部導電層１３１、１３２の一部が第１主面にそれぞれ露出するように第１及び第２内部導電層１３１、１３２が第１主面に形成された長さより短くてもよい。
また、第１及び第２絶縁層１４１、１４２は、必要に応じて、セラミック本体１１０の第１及び第２側面の一部までそれぞれ延長形成されてもよい。
このとき、第１及び第２絶縁層１４１、１４２は、絶縁性を有するエポキシレジスト（ｅｐｏｘｙ ｒｅｓｉｓｔ）などを使用して形成してもよく、本発明はこれに限定されない。
また、第１及び第２絶縁層１４１、１４２の形成にはホイール（ｗｈｅｅｌ）塗布方法、第１及び第２内部導電層１３１、１３２の表面に溝を形成した後に絶縁性エポキシペースト等を満たして転写する方法、及びスクリーン印刷法などの何れか一つの方法を用いてもよい。
下表１を参照すると、第１及び第２絶縁層１４１、１４２は、振動音を低減するために、サンプル３〜７のように５０μｍ以上の厚さを有することができる。
これは、第１及び第２絶縁層１４１、１４２の厚さが５０μｍ未満、例えば、サンプル１及び２のような場合には、基板に実装する際、積層セラミックキャパシタ１００と基板を十分に離隔させることができないため、発生する振動音が３０ｄＢ以上となり、振動伝達減少効果が少ないためである。
第１及び第２外部導電層１５１、１５２は、セラミック本体１１０の第１主面に露出した第１及び第２内部導電層１３１、１３２にそれぞれ形成され、基板などに実装する際、半田により付着される外部連結端子としての役割をすることができる。
また、第１及び第２外部導電層１５１、１５２により積層セラミックキャパシタ１００の実装面が明確に区別されるため、積層セラミックキャパシタ１００を上下逆に実装することを防ぐことができる。
このとき、第１及び第２外部導電層１５１、１５２は、例えば、優れた導電性を有し、且つ機械的応力を吸収して信頼性を向上させることができる銅−エポキシ（Ｃｕ−ｅｐｏｘｙ）ペーストなどを使用して形成してもよく、本発明はこれに限定されない。
また、第１及び第２外部導電層１５１、１５２は、セラミック本体１１０の第１主面に形成された第１内部導電層１３１と第１絶縁層１４１及び第２内部導電層１３２と第２絶縁層１４２にそれぞれ同時に付着されるように形成されてもよい。
一方、第１及び第２外部導電層１５１、１５２には、めっき層がさらに形成されてもよい。
上記めっき層は、第１及び第２外部導電層１５１、１５２上に形成されたニッケル（Ｎｉ）めっき層と、上記ニッケルめっき層上に形成されたすず（Ｓｎ）めっき層を含んでもよい。
該めっき層は、積層セラミックキャパシタ１００を基板などに半田付けにより実装する際、互いの接着強度を高めるためのものである。
このように構成された第１及び第２外部電極は、基板に実装する際、セラミック本体１１０の第１及び第２端面または第１及び第２側面に形成された第１及び第２絶縁層１４１、１４２により、半田フィレットが形成される高さを最小化し上記半田を介して伝達される振動を最小化することができる。また、このような第１及び第２絶縁層１４１、１４２は、その特性上、柔軟性を有するため、更なる振動吸収効果が期待できる。
また、セラミック本体１１０の実装面である第１主面に階段状に形成された第１及び第２絶縁層１４１、１４２と第１及び第２外部導電層１５１、１５２の厚さにより、基板に実装する際、積層セラミックキャパシタ１００と基板との間隔を遠くして振動伝達を低減させることができる。
図５は本発明の第２実施形態による積層セラミックキャパシタの概略的な構造を示した斜視図であり、図６は図５のＡ−Ａ'線の断面図である。
図５及び図６を参照すると、本発明の第２実施形態による積層セラミックキャパシタ２００は、複数の誘電体層２１１が厚さ方向に積層されたセラミック本体２１０と、複数の第１及び第２内部電極２２１、２２２と、第１及び第２内部電極２２１、２２２とそれぞれ電気的に連結された第１及び第２外部電極と、を含む。
ここで、セラミック本体２１０と第１及び第２内部電極２２１、２２２の構造は、上述した第１実施形態と類似するため、重複を避けるために、これに対する具体的な説明を省略し、上述した第１実施形態と異なる構造の第１及び第２外部電極を図示し、これについて具体的に説明する。
図７は本発明の第２実施形態による積層セラミックキャパシタの底面図であり、図８は図１のＢ−Ｂ'線の断面図である。
図７及び図８を参照すると、上記第１及び第２外部電極は、第１及び第２内部導電層２３１、２３２と、第１及び第２絶縁層２４１、２４２と、第１及び第２外部導電層２５１、２５２と、を含む。
本実施形態では、第１及び第２内部導電層２３１、２３２は、セラミック本体２１０の厚さ−幅断面において、セラミック本体２１０の第１及び第２端面を介して交互に露出した複数の第１及び第２内部電極２２１、２２２を覆って電気的に連結されるようにセラミック本体２１０の第１及び第２端面から実装面となる第１主面の一部まで延長形成されてもよい。
また、第１及び第２内部導電層２３１、２２２は、必要に応じて、セラミック本体２１０の第１及び第２端面から第１及び第２側面の一部まで延長形成されてもよい。
また、第１及び第２内部導電層２３１、２３２は、湿気または後述する第１及び第２めっき層の形成時のめっき液が内部電極に浸透することを抑制するために、セラミック本体２１０の第１及び第２端面からセラミック本体２１０の第２主面または第１及び第２側面の一部まで延長形成されてもよい。
このとき、第１及び第２内部導電層２３１、２３２は、良好な電気的特性を有し、且つ優れた耐ヒートサイクル性及び耐湿性などの高信頼性を提供するために、例えば、銅−ガラス（Ｃｕ−Ｇｌａｓｓ）ペーストを使用して形成されてもよいが、本発明は限定されない。
第１及び第２絶縁層２４１、２４２は、第１及び第２内部導電層２３１、２３２上に形成され、湿気または後述する第１及び第２めっき層の形成時のめっき液が内部電極に浸透することを抑制するだけでなく、その特性上、柔軟性を有するため、更なる振動吸収効果を期待することができる。
該第１及び第２絶縁層２４１、２４２は、セラミック本体２１０の第１主面にそれぞれ形成され、第１及び第２内部導電層２３１、２３２の一部が第１主面にそれぞれ露出するようにセラミック本体２１０の幅より狭くてもよい。
また、第１及び第２絶縁層２４１、２４２は、必要に応じて、その両端部をセラミック本体２１０の第１主面から第１及び第２端面の一部までそれぞれ延長形成させてもよい。
このとき、第１及び第２絶縁層２４１、２４２は、絶縁性を有するエポキシレジスト（ｅｐｏｘｙ ｒｅｓｉｓｔ）などを使用して形成されてもよく、本発明はこれに限定されない。
また、第１及び第２絶縁層２４１、２４２の形成には、ホイール（ｗｈｅｅｌ）塗布方法、第１及び第２内部導電層２３１、２３２の表面に溝を形成した後に絶縁性エポキシペースト等を満たして転写する方法、及びスクリーン印刷法などの何れか一つの方法を使用してもよい。
また、第１及び第２絶縁層２４１、２４２は、５０μｍ以上の厚さを有することができる。
これは、第１及び第２絶縁層２４１、２４２の厚さが５０μｍ以下では、基板に実装する際、積層セラミックキャパシタ２００と基板を十分に離隔させることができず、振動伝達低減効果が僅かであるためである。
一方、セラミック本体２１０の第１主面には、第１及び第２絶縁層２４１、２４２を長さ方向に連結するように第３絶縁層２４３が形成されてもよい。本実施形態では、図面符号２４１、２４２、２４３が一つの単一絶縁層２４０を構成することもできる。
第１及び第２外部導電層２５１、２５２は、セラミック本体２１０の第１主面に形成され、第１及び第２絶縁層２４１、２４２により覆われていない第１及び第２内部導電層２３１、２３２と連結されることで、基板などに実装する際に半田により付着される外部連結端子としての役割をすることができる。
このとき、第１及び第２外部導電層２５１、２５２は、セラミック本体２１０の第１主面において、第１及び第２絶縁層２４１、２４２と交差するようにセラミック本体２１０の第１及び第２側面の一部までそれぞれ延長形成されてもよい。
また、第１及び第２外部導電層２５１、２５２により積層セラミックキャパシタ２００の実装面が明確に区別されるため、積層セラミックキャパシタ２００を上下逆に実装することを防ぐことができる。
このとき、第１及び第２外部導電層２５１、２５２は、例えば、優れた導電性を有し、且つ機械的応力を吸収して信頼性を向上させることができる銅−エポキシ（Ｃｕ−ｅｐｏｘｙ）ペーストなどを使用して形成してもよく、本発明はこれに限定されない。
また、第１及び第２外部導電層２５１、２５２は、セラミック本体２１０の第１主面に形成された第１内部導電層２３１と第１絶縁層２４１及び第２内部導電層２３２と第２絶縁層２４２にそれぞれ同時に付着されるように形成されてもよい。
一方、第１及び第２外部導電層２５１、２５２には、めっき層がさらに形成されてもよい。
上記めっき層は、第１及び第２外部導電層２５１、２５２上に形成されたニッケル（Ｎｉ）めっき層と、上記ニッケルめっき層上に形成されたすず（Ｓｎ）めっき層と、を含んでもよい。
該めっき層は、積層セラミックキャパシタ２００を基板などに半田付けにより実装するとき、互いの接着強度を高めるためのものである。
このように構成された第１及び第２外部電極は、セラミック本体２１０の実装面である第１主面に階段状に形成されることで、基板に実装する際、積層セラミックキャパシタ２００と基板との間隔を遠くして振動伝達を低減させることができる。
以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。
１００、２００ 積層セラミックキャパシタ
１１０、２１０ セラミック本体
１１１、２１１ 誘電体層
１２１、２２１ 第１内部電極
１２２、２２２ 第２内部電極
１３１、２３１ 第１内部導電層
１３２、２３２ 第２内部導電層
１４１、２４１ 第１絶縁層
１４２、２４２ 第２絶縁層
２４０ 絶縁層
２４３ 第３絶縁層
１５１、２５１ 第１外部導電層
１５２、２５２ 第２外部導電層
１１０、２１０ セラミック本体
１１１、２１１ 誘電体層
１２１、２２１ 第１内部電極
１２２、２２２ 第２内部電極
１３１、２３１ 第１内部導電層
１３２、２３２ 第２内部導電層
１４１、２４１ 第１絶縁層
１４２、２４２ 第２絶縁層
２４０ 絶縁層
２４３ 第３絶縁層
１５１、２５１ 第１外部導電層
１５２、２５２ 第２外部導電層
Claims (8)
- 複数の誘電体層を含み、第１の方向において対向する第１主面及び第２主面、前記第１の方向とは異なる第２の方向において対向する第１端面及び第２端面、及び前記第１の方向及び前記第２の方向とは異なる第３の方向において対向する第１側面及び第２側面を有するセラミック本体と、
前記セラミック本体内で、前記複数の誘電体層の各々の誘電体層を介し前記セラミック本体の前記第１端面及び前記第２端面を通じて交互に露出するように配置された複数の第１内部電極及び複数の第２内部電極と、
前記複数の第１内部電極及び前記複数の第２内部電極とそれぞれ電気的に連結された第１外部電極及び第２外部電極と、を含み、
前記第１外部電極及び前記第２外部電極は、
前記セラミック本体の前記第１端面及び前記第２端面から前記第１主面の一部までそれぞれ延長形成された第１内部導電層及び第２内部導電層と、
前記セラミック本体の前記第１主面に形成された前記第１内部導電層及び前記第２内部導電層上に形成され、前記第１内部導電層及び前記第２内部導電層の一部がそれぞれ露出するように前記セラミック本体より前記第３の方向の長さが短い第１絶縁層及び第２絶縁層と、
前記セラミック本体の前記第１主面に露出した前記第１内部導電層及び前記第２内部導電層にそれぞれ形成された第１外部導電層及び第２外部導電層と、を含む積層セラミックキャパシタ。 - 前記第１外部導電層及び前記第２外部導電層は、前記セラミック本体の前記第１主面に形成された前記第１内部導電層と前記第１絶縁層及び前記第２内部導電層と前記第２絶縁層にそれぞれ同時に形成されたことを特徴とする、請求項１に記載の積層セラミックキャパシタ。
- 前記セラミック本体の前記第１主面に前記第１絶縁層及び前記第２絶縁層を連結するように形成された第３絶縁層をさらに含むことを特徴とする、請求項１または２に記載の積層セラミックキャパシタ。
- 前記第１絶縁層及び前記第２絶縁層は、前記セラミック本体の前記第１主面から前記第１端面及び前記第２端面の一部までそれぞれ延長形成されたことを特徴とする、請求項１から３の何れか１項に記載の積層セラミックキャパシタ。
- 前記第１外部導電層及び前記第２外部導電層は、前記セラミック本体の前記第１主面から前記第１側面及び前記第２側面の一部までそれぞれ延長形成されたことを特徴とする、請求項１から４の何れか１項に記載の積層セラミックキャパシタ。
- 前記第１絶縁層及び前記第２絶縁層の前記第１の方向の長さは５０μｍ以上であることを特徴とする、請求項１から５の何れか１項に記載の積層セラミックキャパシタ。
- 前記第１絶縁層及び前記第２絶縁層は絶縁性エポキシを含むことを特徴とする、請求項１から６の何れか１項に記載の積層セラミックキャパシタ。
- 前記第１外部導電層及び前記第２外部導電層は導電性エポキシを含むことを特徴とする、請求項１から７の何れか１項に記載の積層セラミックキャパシタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130133450A KR101983154B1 (ko) | 2013-11-05 | 2013-11-05 | 적층 세라믹 커패시터 |
| KR10-2013-0133450 | 2013-11-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015090977A JP2015090977A (ja) | 2015-05-11 |
| JP6369853B2 true JP6369853B2 (ja) | 2018-08-08 |
Family
ID=53006868
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014048985A Active JP6369853B2 (ja) | 2013-11-05 | 2014-03-12 | 積層セラミックキャパシタ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US9208949B2 (ja) |
| JP (1) | JP6369853B2 (ja) |
| KR (1) | KR101983154B1 (ja) |
| CN (2) | CN108054008B (ja) |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101983154B1 (ko) * | 2013-11-05 | 2019-05-28 | 삼성전기주식회사 | 적층 세라믹 커패시터 |
| KR20160000329A (ko) * | 2014-06-24 | 2016-01-04 | 삼성전기주식회사 | 적층 인덕터, 적층 인덕터의 제조방법 및 적층 인덕터의 실장 기판 |
| KR102149786B1 (ko) * | 2015-03-05 | 2020-08-31 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 실장 기판 |
| US9978518B2 (en) * | 2015-07-14 | 2018-05-22 | Murata Manufacturing Co., Ltd. | Multilayer ceramic capacitor |
| JP6500713B2 (ja) * | 2015-09-07 | 2019-04-17 | Tdk株式会社 | 加速度センサ |
| JP6421137B2 (ja) * | 2016-03-25 | 2018-11-07 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
| JP6309991B2 (ja) * | 2016-03-25 | 2018-04-11 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
| KR101823249B1 (ko) | 2016-07-05 | 2018-01-29 | 삼성전기주식회사 | 적층 세라믹 전자 부품 및 적층 세라믹 전자 부품의 실장 기판 |
| KR101883061B1 (ko) * | 2016-09-08 | 2018-07-27 | 삼성전기주식회사 | 적층 세라믹 전자부품 및 그 제조방법 |
| JP6747201B2 (ja) * | 2016-09-09 | 2020-08-26 | Tdk株式会社 | 電子部品 |
| KR20180057105A (ko) * | 2016-11-21 | 2018-05-30 | 삼성전기주식회사 | 커패시터 및 그 제조 방법 |
| KR102653205B1 (ko) | 2016-11-23 | 2024-04-01 | 삼성전기주식회사 | 적층형 커패시터 및 그 실장 기판 |
| CN110024061A (zh) * | 2016-12-20 | 2019-07-16 | 株式会社村田制作所 | 电子部件以及其制造方法 |
| KR20180072974A (ko) | 2016-12-22 | 2018-07-02 | 삼성전기주식회사 | 적층형 커패시터 및 그 실장 기판 |
| KR102059441B1 (ko) | 2017-01-02 | 2019-12-27 | 삼성전기주식회사 | 커패시터 부품 |
| KR102473422B1 (ko) * | 2017-10-02 | 2022-12-02 | 삼성전기주식회사 | 적층형 전자 부품 및 그 실장 기판 |
| JP6806035B2 (ja) * | 2017-10-31 | 2021-01-06 | 株式会社村田製作所 | 積層セラミックコンデンサ |
| KR102436224B1 (ko) * | 2017-12-19 | 2022-08-25 | 삼성전기주식회사 | 커패시터 부품 |
| KR102620541B1 (ko) * | 2018-08-22 | 2024-01-03 | 삼성전기주식회사 | 커패시터 부품 |
| KR102121578B1 (ko) * | 2018-10-10 | 2020-06-10 | 삼성전기주식회사 | 적층 세라믹 전자부품 |
| JP7230517B2 (ja) * | 2019-01-15 | 2023-03-01 | Tdk株式会社 | 電子部品 |
| JP7234638B2 (ja) * | 2019-01-15 | 2023-03-08 | Tdk株式会社 | 電子部品 |
| US11183331B2 (en) | 2019-02-21 | 2021-11-23 | Samsung Electro-Mechanics Co., Ltd. | MLCC module and method of manufacturing the same |
| KR102211744B1 (ko) | 2019-02-21 | 2021-02-04 | 삼성전기주식회사 | 적층형 커패시터 |
| JP2020150070A (ja) * | 2019-03-12 | 2020-09-17 | Tdk株式会社 | 電子部品 |
| JP7247740B2 (ja) * | 2019-05-15 | 2023-03-29 | 株式会社村田製作所 | 電子部品の実装構造体及びその製造方法 |
| JP7275951B2 (ja) * | 2019-07-16 | 2023-05-18 | 株式会社村田製作所 | 積層セラミックコンデンサ |
| KR20190116145A (ko) * | 2019-08-02 | 2019-10-14 | 삼성전기주식회사 | 적층 세라믹 커패시터 |
| KR20190116166A (ko) * | 2019-09-02 | 2019-10-14 | 삼성전기주식회사 | 적층형 커패시터 |
| JP7234974B2 (ja) * | 2020-02-27 | 2023-03-08 | 株式会社村田製作所 | 積層セラミック電子部品 |
| US20220181084A1 (en) * | 2020-12-08 | 2022-06-09 | Samsung Electro-Mechanics Co., Ltd. | Multilayer capacitor and board having the same |
| KR20230138670A (ko) * | 2022-03-24 | 2023-10-05 | 삼성전기주식회사 | 적층형 전자 부품 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03284812A (ja) * | 1990-03-30 | 1991-12-16 | Sumitomo Metal Ind Ltd | チップ形磁器コンデンサ |
| JPH0684687A (ja) * | 1992-08-31 | 1994-03-25 | Toshiba Corp | セラミックチップ部品およびチップ部品実装構造 |
| JPH08162357A (ja) * | 1994-11-30 | 1996-06-21 | Murata Mfg Co Ltd | セラミック電子部品 |
| JPH10135073A (ja) * | 1996-10-30 | 1998-05-22 | Matsushita Electric Ind Co Ltd | 複合セラミック電子部品およびその製造方法 |
| JP2001126946A (ja) * | 1999-10-28 | 2001-05-11 | Murata Mfg Co Ltd | 積層セラミック電子部品及びその製造方法 |
| JP2002050536A (ja) * | 2000-07-31 | 2002-02-15 | Murata Mfg Co Ltd | 耐還元性誘電体セラミックおよび積層セラミックコンデンサ |
| JP4706479B2 (ja) * | 2003-01-21 | 2011-06-22 | Ｔｄｋ株式会社 | 薄膜容量素子用組成物、高誘電率絶縁膜、薄膜容量素子、薄膜積層コンデンサおよび薄膜容量素子の製造方法 |
| WO2006022060A1 (ja) * | 2004-08-27 | 2006-03-02 | Murata Manufacturing Co., Ltd. | 積層セラミックコンデンサおよびその等価直列抵抗調整方法 |
| JP4844045B2 (ja) * | 2005-08-18 | 2011-12-21 | Ｔｄｋ株式会社 | 電子部品及びその製造方法 |
| JP4283834B2 (ja) * | 2006-09-06 | 2009-06-24 | Ｔｄｋ株式会社 | 積層コンデンサ |
| JP4354475B2 (ja) * | 2006-09-28 | 2009-10-28 | Ｔｄｋ株式会社 | 積層コンデンサ |
| JP5289794B2 (ja) * | 2007-03-28 | 2013-09-11 | 株式会社村田製作所 | 積層型電子部品およびその製造方法 |
| KR101498098B1 (ko) | 2009-07-01 | 2015-03-03 | 케메트 일렉트로닉스 코포레이션 | 고전압 성능을 가지는 고캐패시턴스 다층레이어 |
| KR101153573B1 (ko) | 2010-11-25 | 2012-06-11 | 삼성전기주식회사 | 이중 전극 구조를 갖는 적층형 세라믹 캐패시터 |
| JP5126379B2 (ja) * | 2011-03-25 | 2013-01-23 | 株式会社村田製作所 | チップ部品構造体 |
| JP2013058558A (ja) | 2011-09-07 | 2013-03-28 | Tdk Corp | 電子部品 |
| JP5620938B2 (ja) * | 2012-03-30 | 2014-11-05 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
| JP5673595B2 (ja) * | 2012-04-19 | 2015-02-18 | 株式会社村田製作所 | 積層型セラミック電子部品およびその実装構造体 |
| WO2014024593A1 (ja) | 2012-08-09 | 2014-02-13 | 株式会社村田製作所 | セラミック電子部品 |
| KR101422926B1 (ko) * | 2012-10-26 | 2014-07-23 | 삼성전기주식회사 | 적층 칩 전자부품 및 그 실장 기판 |
| KR101983154B1 (ko) * | 2013-11-05 | 2019-05-28 | 삼성전기주식회사 | 적층 세라믹 커패시터 |
-
2013
- 2013-11-05 KR KR1020130133450A patent/KR101983154B1/ko active IP Right Grant
-
2014
- 2014-03-12 JP JP2014048985A patent/JP6369853B2/ja active Active
- 2014-03-13 US US14/209,420 patent/US9208949B2/en active Active
- 2014-04-02 CN CN201810007852.1A patent/CN108054008B/zh active Active
- 2014-04-02 CN CN201410132378.7A patent/CN104616887B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| KR101983154B1 (ko) | 2019-05-28 |
| US9208949B2 (en) | 2015-12-08 |
| CN108054008B (zh) | 2020-03-10 |
| CN104616887B (zh) | 2018-04-10 |
| CN104616887A (zh) | 2015-05-13 |
| US20150124370A1 (en) | 2015-05-07 |
| KR20150051667A (ko) | 2015-05-13 |
| JP2015090977A (ja) | 2015-05-11 |
| CN108054008A (zh) | 2018-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6369853B2 (ja) | 積層セラミックキャパシタ | |
| JP5804577B2 (ja) | 積層セラミックキャパシタ、その実装基板及び製造方法 | |
| JP6544803B2 (ja) | 積層セラミック電子部品及びその実装基板 | |
| JP5916682B2 (ja) | 積層セラミックキャパシタ及びその実装基板 | |
| KR102538906B1 (ko) | 복합 전자부품 및 그 실장 기판 | |
| US9659710B2 (en) | Multilayer ceramic component and board having the same | |
| KR101548793B1 (ko) | 적층 세라믹 커패시터, 적층 세라믹 커패시터의 실장 기판 및 적층 세라믹 커패시터의 제조 방법 | |
| JP6512526B2 (ja) | 複合電子部品及びその実装基板 | |
| JP6552050B2 (ja) | 積層セラミック電子部品 | |
| KR101477405B1 (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
| JP6342286B2 (ja) | 積層セラミックキャパシタ | |
| JP2015037193A (ja) | 積層セラミックキャパシター及びその実装基板 | |
| JP7460064B2 (ja) | 複合電子部品及びその実装基板 | |
| JP2015037193A5 (ja) | ||
| JP2016149531A (ja) | 積層セラミック電子部品及びその実装基板 | |
| KR20150089277A (ko) | 적층 세라믹 전자 부품 및 그 실장 기판 | |
| JP2015204453A (ja) | 積層セラミックキャパシタ及びその実装基板 | |
| KR101630051B1 (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
| JP2015015445A (ja) | 積層セラミックキャパシタ及びその実装基板並びに製造方法 | |
| JP2014072516A (ja) | 積層セラミック電子部品 | |
| JP2016163041A (ja) | 積層セラミックキャパシタ及びその実装基板 | |
| JP7151995B2 (ja) | 積層型キャパシタ及びその実装基板 | |
| JP2020057752A (ja) | 複合電子部品 | |
| JP2015220451A (ja) | 積層セラミックキャパシター、積層セラミックキャパシターアセンブリー及びその実装基板 | |
| KR102109639B1 (ko) | 적층 세라믹 전자 부품 및 그 실장 기판 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161028 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170922 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171024 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180124 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180612 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180704 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6369853 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |