JP6285512B2 - 演算回路 - Google Patents

演算回路 Download PDF

Info

Publication number
JP6285512B2
JP6285512B2 JP2016173661A JP2016173661A JP6285512B2 JP 6285512 B2 JP6285512 B2 JP 6285512B2 JP 2016173661 A JP2016173661 A JP 2016173661A JP 2016173661 A JP2016173661 A JP 2016173661A JP 6285512 B2 JP6285512 B2 JP 6285512B2
Authority
JP
Japan
Prior art keywords
transistor
layer
potential
signal
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016173661A
Other languages
English (en)
Other versions
JP2016226045A (ja
Inventor
加藤　清
清 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2016226045A publication Critical patent/JP2016226045A/ja
Application granted granted Critical
Publication of JP6285512B2 publication Critical patent/JP6285512B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/50—Adding; Subtracting
    • G06F7/501—Half or full adders, i.e. basic adder cells for one denomination
    • G06F7/5016—Half or full adders, i.e. basic adder cells for one denomination forming at least one of the output signals directly from the minterms of the input signals, i.e. with a minimum number of gate levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/38—Indexing scheme relating to groups G06F7/38 - G06F7/575
    • G06F2207/3804—Details
    • G06F2207/386—Special constructional features
    • G06F2207/3872—Precharge of output to prevent leakage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2227—Standby or low power modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • General Engineering & Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Computing Systems (AREA)
  • Mathematical Optimization (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Logic Circuits (AREA)

Description

本発明の一態様は、演算回路に関する。
近年、電子機器のさらなる高性能化のために、システムＬＳＩなど、複数の機能を有する
回路が１つのチップにより構成された演算処理装置の開発が進められている。
上記演算処理装置では、例えば同一基板上にＣＭＯＳ回路を用いた演算回路及び記憶回路
などの機能回路が別々に設けられ、データバスとなる配線を介して演算回路及び記憶回路
との間でデータの転送が行われる（例えば特許文献１）。
さらに、演算回路の一部に記憶手段を備え、論理演算処理機能及びデータ保持機能を併せ
持つ演算回路が提案されている。上記演算回路では、データバスを介さずに論理演算処理
の結果のデータを記憶することができるため、消費電力を低減することができる。
特開２０１０−２８２７２１号公報
しかしながら、従来の演算回路では、記憶手段が揮発性であるため、演算回路のデータを
保持するためには、別途不揮発性の記憶回路にデータを待避させる必要があった。よって
、データを待避させる際にも電力が消費されるため、従来の演算回路において、低消費電
力化は不十分である。
また、従来の演算回路では、記憶手段を構成する素子の数が多く、回路面積が大きいとい
った問題があった。
本発明の一態様では、消費電力を低減することを課題の一つとする。また、本発明の一態
様では、消費電力を低減し、且つ回路面積を小さくすることを課題の一つとする。
本発明の一態様では、演算回路を、演算部と、出力信号の電位を演算部の論理演算処理の
結果に応じた電位に設定するか否かを制御する第１のトランジスタと、出力信号の電位を
基準電位に応じた電位に設定するか否かを制御する第２のトランジスタと、を備え、上記
第１のトランジスタ及び第２のトランジスタとして、オフ電流の低い電界効果トランジス
タを用いる構成にすることにより、論理演算処理を行う機能、及び論理演算処理の結果を
表すデータを記憶する機能を併せ持つ演算回路を提供する。
上記演算回路では、第１のトランジスタ及び第２のトランジスタをオフ状態にすることに
より、演算回路においてデータを保持することができる。さらに、第１のトランジスタ及
び第２のトランジスタをオフ状態にすることにより、長期間データを記憶することができ
る。
本発明の一態様は、入力信号を元に論理演算処理を行い、論理演算処理の結果に応じて設
定される電位を記憶データとして保持し、記憶データに応じた値の信号を出力信号として
出力する機能を有し、論理演算処理を行う演算部と、記憶データの電位を、論理演算処理
の結果に応じた電位に設定するか否かを制御する第１の電界効果トランジスタと、記憶デ
ータの電位を、基準電位に設定するか否かを制御する第２の電界効果トランジスタと、を
備え、第１及び第２の電界効果トランジスタのそれぞれにおける、チャネル幅１μｍあた
りのオフ電流は、１０ａＡ以下である演算回路である。
本発明の一態様により、電力の消費を抑制しつつデータを保持することができるため、消
費電力を低減することができる。
演算回路の例を説明するための図。 演算回路の例を説明するための図。 演算回路の例を説明するための図。 演算回路の例を説明するための図。 演算回路の例を説明するための図。 演算回路の例を説明するための図。 トランジスタの構造例を説明するための図。 ＣＡＡＣの構造例を説明するための図。 ＣＡＡＣの構造例を説明するための図。 ＣＡＡＣの構造例を説明するための図。 ＣＡＡＣの構造例を説明するための図。 トランジスタの作製方法例を説明するための図。 酸化物半導体層における欠陥密度とトランジスタの電界効果移動度との関係を説明するための図。 トランジスタの断面構造例を説明するための図。 トランジスタにおける電気特性の計算結果を説明するための図。 トランジスタにおける電気特性の計算結果を説明するための図。 トランジスタにおける電気特性の計算結果を説明するための図。 トランジスタにおける電気特性の測定結果を説明するための図。 トランジスタにおける電気特性の測定結果を説明するための図。 トランジスタにおける電気特性の測定結果を説明するための図。 トランジスタにおける酸化物半導体層のＸＲＤ測定結果を説明するための図。 トランジスタの特性を説明するための図。 トランジスタの特性を説明するための図。 トランジスタの特性を説明するための図。 演算処理装置の例を説明するための図。 電子機器の例を説明するための図。
本発明を説明するための実施の形態の一例について、図面を用いて以下に説明する。なお
、本発明の趣旨及びその範囲から逸脱することなく実施の形態の内容を変更することは、
当業者であれば容易である。よって、本発明は、以下に示す実施の形態の記載内容に限定
されない。
なお、各実施の形態の内容を互いに適宜組み合わせることができる。また、各実施の形態
の内容を互いに置き換えることができる。
また、第１、第２などの序数は、構成要素の混同を避けるために付しており、各構成要素
の数は、序数の数に限定されない。
（実施の形態１）
本実施の形態では、記憶手段を備え、論理演算処理を行う機能及び論理演算処理の結果の
データを記憶する機能を有する演算回路の例について説明する。
本実施の形態における演算回路の例について、図１を用いて説明する。
図１（Ａ）に示す演算回路は、演算部１１１と、トランジスタ１２１と、トランジスタ１
２２と、インバータ１３１と、を備える。図１（Ａ）に示す演算回路は、入力信号ＩｎＡ
を元に論理演算処理を行い、論理演算処理の結果に応じた電位の信号を出力信号ＯｕｔＱ
として出力する機能を有する。
演算部１１１は、論理演算処理を行う機能を有する。演算部１１１には、入力信号ＩｎＡ
が入力される。なお、互いに異なる複数の信号を入力信号ＩｎＡとしてもよい。
演算部１１１は、信号入力端子と、第１端子と、第２端子と、を有する。このとき、信号
入力端子には、入力信号ＩｎＡが入力され、第２端子には、電位Ｖｂが与えられ、演算部
１１１は、信号入力端子に入力される入力信号ＩｎＡに応じて論理演算処理を行う。また
、演算部１１１では、論理演算処理の結果に応じて第１端子と第２端子を導通状態にする
か否かが設定される。
トランジスタ１２１は、出力信号ＯｕｔＱの電位を演算部１１１の論理演算処理の結果に
応じた電位にするか否かを制御する機能を有する。
トランジスタ１２１としては、例えば電界効果トランジスタを用いることができる。この
とき、トランジスタ１２１のソース及びドレインの一方の電位が演算部１１１における論
理演算処理の結果に応じて設定される。また、トランジスタ１２１のゲートには、例えば
クロック信号ＣＬＫ１が入力されるが、これに限定されず、トランジスタ１２１の状態を
変化させることができるように、トランジスタ１２１のゲートに他の信号又は電圧が与え
られる構成でもよい。
トランジスタ１２２は、出力信号ＯｕｔＱの電位を基準電位にするか否かを制御する機能
を有する。
トランジスタ１２２としては、例えば電界効果トランジスタを用いることができる。この
とき、トランジスタ１２２のソース及びドレインの一方には、基準電位となる電位Ｖａが
与えられ、トランジスタ１２２のソース及びドレインの他方は、トランジスタ１２１のソ
ース及びドレインの他方に電気的に接続され、該接続箇所をノードＦＮともいう。また、
トランジスタ１２２のゲートには、例えばクロック信号ＣＬＫ２が入力されるが、これに
限定されず、トランジスタ１２２の状態を変化させることができるように、トランジスタ
１２２のゲートに他の信号又は電圧が与えられる構成でもよい。図１（Ａ）に示す演算回
路では、ノードＦＮの電位に応じて出力信号ＯｕｔＱの電位の値が設定される。
さらに、トランジスタ１２１及びトランジスタ１２２としては、オフ電流が低いトランジ
スタを用いることができる。このとき、上記トランジスタのオフ電流は、チャネル幅１μ
ｍあたり１０ａＡ（１×１０−１７Ａ）以下、好ましくはチャネル幅１μｍあたり１ａＡ
（１×１０−１８Ａ）以下、さらに好ましくはチャネル幅１μｍあたり１０ｚＡ（１×１
０−２０Ａ）以下、さらに好ましくはチャネル幅１μｍあたり１ｚＡ（１×１０−２１Ａ
）以下、さらに好ましくはチャネル幅１μｍあたり１００ｙＡ（１×１０−２２Ａ）以下
である。
上記オフ電流の低いトランジスタとしては、例えばシリコンよりバンドギャップが広く、
例えば２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上であり、チャ
ネルが形成される半導体層を含むトランジスタを用いることができる。上記バンドギャッ
プの広いトランジスタとしては、例えばチャネルが形成される酸化物半導体層を含む電界
効果トランジスタなどを用いることができる。
なお、図１（Ａ）において、トランジスタ１２１及びトランジスタ１２２として用いられ
ている回路記号は、一例として上記酸化物半導体層を含むトランジスタであることを表す
回路記号であるが、これに限定されない。
また、電位Ｖａ及び電位Ｖｂの一方は、高電源電位Ｖｄｄであり、電位Ｖａ及び電位Ｖｂ
の他方は、低電源電位Ｖｓｓである。高電源電位Ｖｄｄは、相対的に低電源電位Ｖｓｓよ
り高い値の電位であり、低電源電位Ｖｓｓは、相対的に高電源電位Ｖｄｄより低い値の電
位である。電位Ｖａ及び電位Ｖｂの値は、例えばトランジスタの極性などにより互いに入
れ替わる場合がある。また、電位Ｖａ及び電位Ｖｂの電位差を電源電圧としてもよい。
また、クロック信号ＣＬＫ１としては、例えばクロック信号ＣＬＫ２より１周期未満の範
囲で位相が遅れたクロック信号を用いることができる。
インバータ１３１は、ノードＦＮの電位に応じた電位の信号を出力する機能を有する。図
１（Ａ）に示す演算回路において、インバータ１３１の出力信号が出力信号ＯｕｔＱとな
る。インバータ１３１には、ノードＦＮの電位の信号が入力され、インバータ１３１は、
入力された信号に応じた電位の出力信号ＯｕｔＱを出力する。なお、必ずしもインバータ
１３１を設けなくてもよく、ノードＦＮにおいて電荷を保持することができる構成であれ
ばよい。例えば、インバータ１３１の代わりにスイッチ又はバッファなどを設けてもよい
。
次に、本実施の形態における演算回路の駆動方法例として、図１（Ａ）に示す演算回路の
駆動方法例について、図１（Ｂ）及び図１（Ｃ）に示すタイミングチャートを用いて説明
する。ここでは一例として、トランジスタ１２１及びトランジスタ１２２を、上記酸化物
半導体層を含むＮチャネル型の電界効果トランジスタとする。また、ハイレベルのときの
クロック信号ＣＬＫ１及びクロック信号ＣＬＫ２の電位を電位ＶＨとし、ローレベルのと
きのクロック信号ＣＬＫ１及びクロック信号ＣＬＫ２の電位を電位ＶＬとする。また、電
位Ｖａを電源電位Ｖｄｄとし、電位Ｖｂを接地電位Ｖｇｎｄとする。
まず、トランジスタ１２１をオフ状態にし、トランジスタ１２２をオン状態にする。例え
ば、図１（Ｂ）及び図１（Ｃ）における期間Ｔ１１において、クロック信号ＣＬＫ１がロ
ーレベルになることにより、トランジスタ１２１がオフ状態になり、クロック信号ＣＬＫ
２がハイレベルになることにより、トランジスタ１２２がオン状態になる。
このとき、ノードＦＮの電位が電位Ｖａと同等の値になる。よって、ノードＦＮがプリチ
ャージされる。このとき、出力信号ＯｕｔＱはローレベルである。
次に、トランジスタ１２１をオン状態にし、トランジスタ１２２をオフ状態にする。例え
ば、図１（Ｂ）及び図１（Ｃ）における期間Ｔ１１の後の期間Ｔ１２において、クロック
信号ＣＬＫ１がハイレベルになることにより、トランジスタ１２１がオン状態になり、ク
ロック信号ＣＬＫ２がローレベルになることにより、トランジスタ１２２がオフ状態にな
る。
このとき、演算部１１１における論理演算処理の結果に応じてノードＦＮの電位が設定さ
れる。例えば、演算部１１１の論理演算処理の結果に応じて演算部１１１における第１端
子と第２端子が導通状態になり、トランジスタ１２１のソース及びドレインの一方の電位
が電位Ｖｂに設定される場合には、図１（Ｂ）における期間Ｔ１２のように、ノードＦＮ
の電荷が徐々に放出され、ノードＦＮの電位が電位Ｖｘ以下になると、出力信号ＯｕｔＱ
は、ローレベルからハイレベルに変化する。その後、ノードＦＮの電位は、電位Ｖｂと同
等の値になる。また、演算部１１１における第１端子と第２端子が非導通状態の場合、図
１（Ｃ）における期間Ｔ１２のように、出力信号ＯｕｔＱもローレベルのままとなる。こ
のように、期間Ｔ１１から期間Ｔ１２にかけて入力信号ＩｎＡを元に演算処理を行うこと
ができる。
また、図１（Ａ）に示す演算回路は、データを記憶する機能をさらに有する。例えば、図
１（Ｂ）及び図１（Ｃ）における期間Ｔ１２の後の期間Ｔ１３において、トランジスタ１
２１をオフ状態にし、トランジスタ１２２をオフ状態にすることにより、演算回路には、
ノードＦＮの電位が記憶データとして保持される。このとき出力信号ＯｕｔＱの電位も維
持される。
さらに、トランジスタ１２１及びトランジスタ１２２がノーマリ・オフ型のトランジスタ
である場合、演算回路への電源電圧の供給を停止することもできる。演算回路への電源電
圧の供給を停止する場合、クロック信号ＣＬＫ１及びクロック信号ＣＬＫ２をローレベル
にし、演算回路へのクロック信号ＣＬＫ１及びクロック信号ＣＬＫ２の供給を停止させた
後に、演算回路への電源電圧の供給を停止する。
このとき、トランジスタ１２１及びトランジスタ１２２のゲートの電位は、ローレベルと
同等の状態になるため、トランジスタ１２１及びトランジスタ１２２がオフ状態になる。
しかし、演算回路の記憶データ（ノードＦＮの電位）は保持されたままとなる。
以上が、図１（Ａ）に示す演算回路の駆動方法例の説明である。
図１（Ａ）に示す演算回路では、演算部１１１の構成により、様々な論理演算を行うこと
ができる。図１（Ａ）に示す演算回路の構成例について図２乃至図４に示す。
図２に示す演算回路は、ＮＯＴ演算を行う演算回路の例である。図２に示す演算回路では
、Ｐチャネル型の電界効果トランジスタであるトランジスタ１５１を用いて演算部１１１
を構成することにより、ＮＯＴ演算を行うことができる。このとき、トランジスタ１５１
のソース及びドレインの一方は、トランジスタ１２１のソース及びドレインの一方に電気
的に接続され、トランジスタ１５１のソース及びドレインの他方には、電位Ｖｂが与えら
れ、トランジスタ１５１のゲートには、入力信号ＩｎＡが入力される。
図３（Ａ）に示す演算回路は、ＡＮＤ演算を行う演算回路の例である。図３（Ａ）に示す
演算回路では、Ｎチャネル型の電界効果トランジスタであるトランジスタ１６１及びトラ
ンジスタ１６２を用いて演算部１１１を構成することにより、ＡＮＤ演算を行うことがで
きる。このとき、トランジスタ１６１のソース及びドレインの一方は、トランジスタ１２
１のソース及びドレインの一方に電気的に接続され、トランジスタ１６１のゲートには、
入力信号ＩｎＡ＿１が入力される。また、トランジスタ１６２のソース及びドレインの一
方は、トランジスタ１６１のソース及びドレインの他方に電気的に接続され、トランジス
タ１６２のソース及びドレインの他方には、電位Ｖｂが与えられ、トランジスタ１６２の
ゲートには、入力信号ＩｎＡ＿２が入力される。
図３（Ｂ）に示す演算回路は、ＯＲ演算を行う演算回路の例である。図３（Ｂ）に示す演
算回路では、Ｐチャネル型の電界効果トランジスタであるトランジスタ１７１及びトラン
ジスタ１７２を用いて演算部１１１を構成することにより、ＯＲ演算を行うことができる
。このとき、トランジスタ１７１のソース及びドレインの一方は、トランジスタ１２１の
ソース及びドレインの一方に電気的に接続され、トランジスタ１７１のソース及びドレイ
ンの他方には、電位Ｖｂが与えられ、トランジスタ１７１のゲートには、入力信号ＩｎＡ
＿１が入力される。また、トランジスタ１７２のソース及びドレインの一方は、トランジ
スタ１２１のソース及びドレインの一方に電気的に接続され、トランジスタ１７２のソー
ス及びドレインの他方には、電位Ｖｂが与えられ、トランジスタ１７２のゲートには、入
力信号ＩｎＡ＿２が入力される。
図３（Ｃ）に示す演算回路は、ＥＮＯＲ演算を行う演算回路の例である。図３（Ｃ）に示
す演算回路では、Ｎチャネル型の電界効果トランジスタであるトランジスタ１８１及びト
ランジスタ１８２と、Ｐチャネル型の電界効果トランジスタであるトランジスタ１８３及
びトランジスタ１８４とを用いて演算部１１１を構成することにより、ＥＮＯＲ演算を行
うことができる。このとき、トランジスタ１８１のソース及びドレインの一方は、トラン
ジスタ１２１のソース及びドレインの一方に電気的に接続され、トランジスタ１８１のゲ
ートには、入力信号ＩｎＡ＿１が入力される。また、トランジスタ１８２のソース及びド
レインの一方は、トランジスタ１８１のソース及びドレインの他方に電気的に接続され、
トランジスタ１８２のソース及びドレインの他方には、電位Ｖｂが与えられ、トランジス
タ１８２のゲートには、入力信号ＩｎＡ＿２が入力される。また、トランジスタ１８３の
ソース及びドレインの一方は、トランジスタ１２１のソース及びドレインの一方に電気的
に接続され、トランジスタ１８３のゲートには、入力信号ＩｎＡ＿１が入力される。また
、トランジスタ１８４のソース及びドレインの一方は、トランジスタ１８３のソース及び
ドレインの他方に電気的に接続され、トランジスタ１８４のソース及びドレインの他方に
は、電位Ｖｂが与えられ、トランジスタ１８４のゲートには、入力信号ＩｎＡ＿２が入力
される。
なお、図４（Ａ）に示すように、図３（Ａ）に示すトランジスタ１６１及びトランジスタ
１６２をＰチャネル型の電界効果トランジスタにすることにより、ＮＡＮＤ演算を行う演
算回路を構成することもできる。また、図４（Ｂ）に示すように、図３（Ｂ）に示すトラ
ンジスタ１７１及びトランジスタ１７２をＮチャネル型の電界効果トランジスタにするこ
とにより、ＮＯＲ演算を行う演算回路を構成することもできる。また、図４（Ｃ）に示す
ように、図３（Ｃ）に示すトランジスタ１８２をＰチャネル型の電界効果トランジスタに
し、トランジスタ１８４をＮチャネル型の電界効果トランジスタにすることにより、ＥＯ
Ｒ演算を行う演算回路を構成することもできる。
また、本実施の形態における演算回路の例は、上記構成に限定されず、例えば図１乃至図
４のいずれか一つに示す演算回路を複数用いて、複数の信号を出力信号として出力する演
算回路を構成することもできる。
図１乃至図４を用いて説明したように、本実施の形態における演算回路の一例では、論理
演算処理を行う演算部と、出力信号の電位を上記演算部の論理演算処理の結果に応じた電
位にするか否かを制御する第１のトランジスタ（例えばトランジスタ１２１）と、出力信
号の電位を基準電位に応じた電位に設定するか否かを制御する第２のトランジスタ（例え
ばトランジスタ１２２）と、を備えることにより、論理演算処理を行う機能、及びデータ
を記憶する機能を併せ持つ演算回路を構成することができる。例えば、第１のトランジス
タ及び第２のトランジスタをオフ状態にすることにより、保持容量などを用いなくとも演
算回路にデータを記憶することができる。また、上記構成にすることにより、演算回路の
構成を相補的な構成とする必要がないため、演算回路のトランジスタの数を、ＣＭＯＳ回
路で構成する場合に比べて少なくすることができる。また、演算回路を相補的な構成とし
ないことにより、ＣＭＯＳ回路で構成する場合に比べて信号線の数を少なくすることがで
きるため、回路面積を小さくすることができる。また、演算回路を相補的な構成としない
ことにより、ＣＭＯＳ回路で構成する場合に比べて貫通電流を抑制することができ、消費
電力を低減することができる。
また、本実施の形態における演算回路の一例では、上記第１のトランジスタ及び上記第２
のトランジスタとしてオフ電流の低い電界効果トランジスタを用いることにより、オフ状
態のときにおけるトランジスタのリーク電流を少なくすることができる。よって、長期の
データの保持が可能となり、他の不揮発性記憶回路にデータを待避させる必要がなくなる
ため、動作速度を向上させることができ、また、消費電力を低減することができる。
さらに、表１はＭＲＡＭに用いられる磁気トンネル接合素子（ＭＴＪ素子ともいう）と、
酸化物半導体を用いたトランジスタ及びシリコン半導体を用いたトランジスタの積層（Ｏ
Ｓ／Ｓｉともいう）を備える場合の上記不揮発性記憶回路との対比を示す。
ＭＴＪ素子としては、磁性材料が用いられる。このため、ＭＴＪ素子をキュリー温度以上
にすると磁性が失われてしまう欠点がある。また、ＭＴＪ素子は電流駆動であるため、シ
リコンのバイポーラデバイスと相性が良いが、バイポーラデバイスは集積化に不向きであ
る。さらに、ＭＴＪ素子は、メモリの大容量化によって書き込み電流が増大し、消費電力
が増大してしまうといった問題がある。
また、ＭＴＪ素子は、磁界耐性が弱く、強磁界にさらされるとスピンの向きが狂いやすい
。また、ＭＴＪ素子に用いる磁性体は、ナノスケールにすることにより磁化揺らぎが生じ
る。
また、ＭＴＪ素子はビット当たりの材料コストから見ても高価である。
一方、本実施の形態で示す酸化物半導体を用いたトランジスタは、チャネルを形成する半
導体材料が金属酸化物であること以外は、素子構造や動作原理がシリコンＭＯＳＦＥＴと
同様である。また、酸化物半導体を用いたトランジスタは磁界の影響を受けず、ソフトエ
ラーも生じにくい。このことからシリコン集積回路と非常に整合性が良いといえる。
（実施の形態２）
本実施の形態では、上記実施の形態における演算回路の一例として、全加算器である演算
回路の例について説明する。
まず、本実施の形態における演算回路の構成例について図５を用いて説明する。
図５（Ａ）に示す演算回路には、入力信号ＩｎＡとして、信号Ａ、信号Ｂ、及び信号Ｃ（
下位の桁からのキャリー信号）が入力され、図５（Ａ）に示す演算回路は、入力される信
号Ａ、信号Ｂ、及び信号Ｃにより加算処理を行い、信号Ｃ＋（次の桁へのキャリー信号）
及び信号Ｓ（加算結果を表す信号）を出力信号ＯｕｔＱとして出力する機能を有する。
図５（Ａ）に示す演算回路は、演算部３１１と、トランジスタ３２１＿１と、トランジス
タ３２２＿１と、インバータ３３１＿１と、トランジスタ３２１＿２と、トランジスタ３
２２＿２と、インバータ３３１＿２と、を備える。
演算部３１１には、論理演算処理を行う機能を有する。演算部３１１には、信号Ａ、信号
Ｂ、及び信号Ｃが入力される。
トランジスタ３２１＿１は、信号Ｃ＋の電位を、演算部３１１の論理演算処理の結果に応
じた電位にするか否かを制御する機能を有する。
トランジスタ３２１＿１は、Ｎチャネル型の電界効果トランジスタである。トランジスタ
３２１＿１のゲートには、クロック信号ＣＬＫ１が入力される。また、トランジスタ３２
１＿１のソース及びドレインの一方は、演算部３１１に電気的に接続される。
トランジスタ３２２＿１は、信号Ｃ＋の電位を、基準電位にするか否かを制御する機能を
有する。
トランジスタ３２２＿１は、Ｎチャネル型の電界効果トランジスタである。トランジスタ
３２２＿１のゲートには、クロック信号ＣＬＫ２が入力され、トランジスタ３２２＿１の
ソース及びドレインの一方には、電源電位Ｖｄｄが与えられ、トランジスタ３２２＿１の
ソース及びドレインの他方は、トランジスタ３２１＿１のソース及びドレインの他方に電
気的に接続され、該接続箇所をノードＦＮ＿３１ともいう。
インバータ３３１＿１は、ノードＦＮ＿３１の電位に応じた電位の信号を出力する機能を
有する。このとき、インバータ３３１＿１の出力信号が信号Ｃ＋となる。
トランジスタ３２１＿２は、信号Ｓの電位を、演算部３１１の論理演算処理の結果に応じ
た電位にするか否かを制御する機能を有する。
トランジスタ３２１＿２は、Ｎチャネル型の電界効果トランジスタである。トランジスタ
３２１＿２のゲートには、クロック信号ＣＬＫ１が入力される。また、トランジスタ３２
１＿２のソース及びドレインの一方は、演算部３１１に電気的に接続される。
トランジスタ３２２＿２は、信号Ｓの電位を、基準電位にするか否かを制御する機能を有
する。
トランジスタ３２２＿２は、Ｎチャネル型の電界効果トランジスタである。トランジスタ
３２２＿２のゲートには、クロック信号ＣＬＫ２が入力され、トランジスタ３２２＿２の
ソース及びドレインの一方には、電源電位Ｖｄｄが与えられ、トランジスタ３２２＿２の
ソース及びドレインの他方は、トランジスタ３２１＿２のソース及びドレインの他方に電
気的に接続され、該接続箇所をノードＦＮ＿３２ともいう。
インバータ３３１＿２は、ノードＦＮ＿３２の電位に応じた電位の信号を出力する機能を
有する。このとき、インバータ３３１＿２の出力信号が信号Ｓとなる。
トランジスタ３２１＿１、トランジスタ３２２＿１、トランジスタ３２１＿２、及びトラ
ンジスタ３２２＿２としては、図１（Ａ）に示すトランジスタ１２１及びトランジスタ１
２２に適用可能な電界効果トランジスタを用いることができる。なお、図５（Ａ）におい
て、トランジスタ３２１＿１、トランジスタ３２２＿１、トランジスタ３２１＿２、及び
トランジスタ３２２＿２として用いられている回路記号は、上記酸化物半導体層を含むト
ランジスタであることを表す回路記号であるが、これに限定されない。
また、クロック信号ＣＬＫ１としては、例えばクロック信号ＣＬＫ２より１周期未満の範
囲で位相が遅れたクロック信号を用いることができる。
さらに、演算部３１１の構成例について以下に説明する。
図５（Ａ）に示す演算部３１１は、トランジスタ３５１と、トランジスタ３５２と、トラ
ンジスタ３５３と、トランジスタ３５４と、トランジスタ３５５と、トランジスタ３５６
と、トランジスタ３５７と、トランジスタ３５８と、トランジスタ３５９と、トランジス
タ３６０と、トランジスタ３６１と、トランジスタ３６２と、トランジスタ３６３と、ト
ランジスタ３６４と、トランジスタ３６５と、トランジスタ３６６と、を備える。
トランジスタ３５１は、Ｎチャネル型の電界効果トランジスタである。トランジスタ３５
１のソース及びドレインの一方は、トランジスタ３２１＿１のソース及びドレインの一方
に電気的に接続され、トランジスタ３５１のゲートには、信号Ａが入力される。
トランジスタ３５２は、Ｎチャネル型の電界効果トランジスタである。トランジスタ３５
２のソース及びドレインの一方は、トランジスタ３２１＿１のソース及びドレインの一方
に電気的に接続され、トランジスタ３５２のゲートには、信号Ｂが入力される。
トランジスタ３５３は、Ｎチャネル型の電界効果トランジスタである。トランジスタ３５
３のソース及びドレインの一方は、トランジスタ３５１のソース及びドレインの他方、並
びにトランジスタ３５２のソース及びドレインの他方に電気的に接続され、トランジスタ
３５３のソース及びドレインの他方には、接地電位Ｖｇｎｄが与えられ、トランジスタ３
５３のゲートには、信号Ｃが入力される。
トランジスタ３５４は、Ｎチャネル型の電界効果トランジスタである。トランジスタ３５
４のソース及びドレインの一方は、トランジスタ３２１＿１のソース及びドレインの一方
に電気的に接続され、トランジスタ３５４のゲートには、信号Ａが入力される。
トランジスタ３５５は、Ｎチャネル型の電界効果トランジスタである。トランジスタ３５
５のソース及びドレインの一方は、トランジスタ３５４のソース及びドレインの他方に電
気的に接続され、トランジスタ３５５のゲートには、信号Ｂが入力される。
トランジスタ３５６は、Ｎチャネル型の電界効果トランジスタである。トランジスタ３５
６のソース及びドレインの一方は、トランジスタ３５５のソース及びドレインの他方に電
気的に接続され、トランジスタ３５６のソース及びドレインの他方には、接地電位Ｖｇｎ
ｄが与えられ、トランジスタ３５６のゲートには、信号Ｃの反転信号である信号ＣＢが入
力される。例えば、インバータなどを用いて信号Ｃを反転させることにより信号ＣＢを生
成することができる。
トランジスタ３５７は、Ｎチャネル型の電界効果トランジスタである。トランジスタ３５
７のソース及びドレインの一方は、トランジスタ３２１＿２のソース及びドレインの一方
に電気的に接続され、トランジスタ３５７のゲートには、信号Ａが入力される。
トランジスタ３５８は、Ｎチャネル型の電界効果トランジスタである。トランジスタ３５
８のソース及びドレインの一方は、トランジスタ３２１＿２のソース及びドレインの一方
に電気的に接続され、トランジスタ３５８のゲートには、信号Ｂが入力される。
トランジスタ３５９は、Ｎチャネル型の電界効果トランジスタである。トランジスタ３５
９のソース及びドレインの一方は、トランジスタ３５７のソース及びドレインの他方、並
びにトランジスタ３５８のソース及びドレインの他方に電気的に接続され、トランジスタ
３５９のゲートには、信号Ａの反転信号である信号ＡＢが入力される。例えば、インバー
タなどを用いて信号Ａを反転させることにより信号ＡＢを生成することができる。
トランジスタ３６０は、Ｎチャネル型の電界効果トランジスタである。トランジスタ３６
０のソース及びドレインの一方は、トランジスタ３５７のソース及びドレインの他方、並
びにトランジスタ３５８のソース及びドレインの他方に電気的に接続され、トランジスタ
３６０のゲートには、信号Ｂの反転信号である信号ＢＢが入力される。例えば、インバー
タなどを用いて信号Ｂを反転させることにより信号ＢＢを生成することができる。
トランジスタ３６１は、Ｎチャネル型の電界効果トランジスタである。トランジスタ３６
１のソース及びドレインの一方は、トランジスタ３５９のソース及びドレインの他方、並
びにトランジスタ３６０のソース及びドレインの他方に電気的に接続され、トランジスタ
３６１のソース及びドレインの他方には、接地電位Ｖｇｎｄが与えられ、トランジスタ３
６１のゲートには、信号Ｃが入力される。
トランジスタ３６２は、Ｎチャネル型の電界効果トランジスタである。トランジスタ３６
２のソース及びドレインの一方は、トランジスタ３２１＿２のソース及びドレインの一方
に電気的に接続され、トランジスタ３６２のゲートには、信号Ａが入力される。
トランジスタ３６３は、Ｎチャネル型の電界効果トランジスタである。トランジスタ３６
３のソース及びドレインの一方は、トランジスタ３２１＿２のソース及びドレインの一方
に電気的に接続され、トランジスタ３６３のゲートには、信号ＡＢが入力される。
トランジスタ３６４は、Ｎチャネル型の電界効果トランジスタである。トランジスタ３６
４のソース及びドレインの一方は、トランジスタ３６２のソース及びドレインの他方に電
気的に接続され、トランジスタ３６４のゲートには、信号Ｂが入力される。
トランジスタ３６５は、Ｎチャネル型の電界効果トランジスタである。トランジスタ３６
５のソース及びドレインの一方は、トランジスタ３６３のソース及びドレインの他方に電
気的に接続され、トランジスタ３６５のゲートには、信号ＢＢが入力される。
トランジスタ３６６は、Ｎチャネル型の電界効果トランジスタである。トランジスタ３６
６のソース及びドレインの一方は、トランジスタ３６４のソース及びドレインの他方、並
びにトランジスタ３６５のソース及びドレインの他方に電気的に接続され、トランジスタ
３６６のソース及びドレインの他方には、接地電位Ｖｇｎｄが与えられ、トランジスタ３
６６のゲートには、信号ＣＢが入力される。
トランジスタ３５１乃至トランジスタ３６６としては、例えばチャネルが形成され、元素
周期表における第１４族の半導体（シリコンなど）を含有する半導体層を含むトランジス
タを用いることができる。このとき、半導体層は、単結晶半導体層、多結晶半導体層、微
結晶半導体層、又は非晶質半導体層であってもよい。
また、トランジスタ３５１乃至トランジスタ３６６を全てＮチャネル型トランジスタとす
ることにより、作製工程数を少なくすることができる。
なお、同じ信号が入力されるトランジスタのゲートは、互いに電気的に接続されてもよい
。また、同じ電位が供給されるトランジスタの端子は、互いに電気的に接続されてもよい
。
次に、本実施の形態における演算回路の駆動方法例として、図５（Ａ）に示す演算回路の
駆動方法例について説明する。ここでは、一例として、データ信号（信号Ａ、信号Ｂ、信
号Ｃ、信号Ｃ＋、及び信号Ｓ）をデジタル信号とし、ハイレベルのときの上記データ信号
の電位をデータ（１）とし、ローレベルのときの上記データ信号の電位をデータ（０）と
する。また、上記データ信号の電位が電源電位Ｖｄｄと同等の値のときには、上記データ
信号をハイレベルとし、上記データ信号の電位が接地電位Ｖｇｎｄと同等の値のときには
、上記データ信号をローレベルとする。
まず、トランジスタ３２１＿１及びトランジスタ３２１＿２をオフ状態にし、トランジス
タ３２２＿１及びトランジスタ３２２＿２をオン状態にする。例えば、クロック信号ＣＬ
Ｋ１がローレベルになることにより、トランジスタ３２１＿１及びトランジスタ３２１＿
２がオフ状態になり、クロック信号ＣＬＫ２がハイレベルになることにより、トランジス
タ３２２＿１及びトランジスタ３２２＿２がオン状態になる。
このとき、ノードＦＮ＿３１及びノードＦＮ＿３２の電位が電源電位Ｖｄｄと同等の値に
なる。よって、ノードＦＮ＿３１及びノードＦＮ＿３２がプリチャージされる。このとき
、信号Ｃ＋及び信号Ｓはローレベルである。
次に、トランジスタ３２２＿１及びトランジスタ３２２＿２をオフ状態にし、トランジス
タ３２１＿１及びトランジスタ３２１＿２をオン状態にする。例えば、クロック信号ＣＬ
Ｋ１がハイレベルになることにより、トランジスタ３２１＿１及びトランジスタ３２１＿
２がオン状態になり、クロック信号ＣＬＫ２がローレベルになることにより、トランジス
タ３２２＿１及びトランジスタ３２２＿２がオフ状態になる。
このとき、演算部３１１における論理演算処理の結果に応じてノードＦＮ＿３１及びノー
ドＦＮ＿３２の電位が設定される。このときの信号Ｃ＋及び信号Ｓの値は、信号Ａ、信号
Ｂ、及び信号Ｃの値に応じて決まる。信号Ａ、信号Ｂ、及び信号Ｃの値と、信号Ｃ＋及び
信号Ｓの値の関係をまとめた真理値表を図５（Ｂ）に示す。
例えば、図５（Ｂ）に示すように、信号Ａ、信号Ｂ、及び信号Ｃのうち、ハイレベル（デ
ータ（１））である信号の数が２つ以上である場合に信号Ｃ＋がハイレベル（データ（１
））になり、１つ以下の場合に信号Ｃ＋がローレベル（データ（０））になる。また、信
号Ａ、信号Ｂ、及び信号Ｃのうち、ハイレベル（データ（１））である信号の数が奇数の
場合に信号Ｓがローレベル（データ（０））となり、その他の場合に信号Ｓがハイレベル
（データ（１））となる。
また、図５（Ａ）に示す演算回路は、データを記憶する機能をさらに有する。例えば、ト
ランジスタ３２１＿１及びトランジスタ３２１＿２をオフ状態にすることにより、演算回
路には、ノードＦＮ＿３１及びノードＦＮ＿３２の電位が記憶データＭ１及び記憶データ
Ｍ２として保持される。このとき、信号Ｃ＋及び信号Ｓの電位も維持される。
さらに、トランジスタ３２１＿１、トランジスタ３２１＿２、トランジスタ３２２＿１、
及びトランジスタ３２２＿２がノーマリ・オフ型のトランジスタの場合、演算回路への電
源電圧の供給を停止することもできる。演算回路への電源電圧の供給を停止する場合、ク
ロック信号ＣＬＫ１及びクロック信号ＣＬＫ２をローレベルにし、演算回路へのクロック
信号ＣＬＫ１及びクロック信号ＣＬＫ２の供給を停止させた後に、演算回路への電源電圧
の供給を停止する。
このとき、トランジスタ３２１＿１、トランジスタ３２１＿２、トランジスタ３２２＿１
、及びトランジスタ３２２＿２のゲートの電位は、ローレベルと同等の状態になるため、
トランジスタ３２１＿１、トランジスタ３２１＿２、トランジスタ３２２＿１、及びトラ
ンジスタ３２２＿２がオフ状態になる。しかし、演算回路の記憶データＭ１（ノードＦＮ
＿３１の電位）及び記憶データＭ２（ノードＦＮ＿３２の電位）の値は保持されたままと
なる。
以上が、図５（Ａ）に示す演算回路の駆動方法例の説明である。
なお、本実施の形態における演算回路の例は、上記構成に限定されず、例えば図６に示す
ように、図５（Ａ）に示す演算部３１１におけるトランジスタ３５６、トランジスタ３５
９、トランジスタ３６０、トランジスタ３６３、トランジスタ３６５、及びトランジスタ
３６６をＰチャネル型の電界効果トランジスタにしてもよい。
このとき、トランジスタ３５６のゲートには、信号ＣＢの代わりに信号Ｃが入力される。
また、トランジスタ３５９のゲートには、信号ＡＢの代わりに信号Ａが入力される。また
、トランジスタ３６０のゲートには、信号ＢＢの代わりに信号Ｂが入力される。また、ト
ランジスタ３６３のゲートには、信号ＡＢの代わりに信号Ａが入力される。また、トラン
ジスタ３６５のゲートには、信号ＢＢの代わりに信号Ｂが入力される。また、トランジス
タ３６６のゲートには、信号ＣＢの代わりに信号Ｃが入力される。
なお、図５（Ａ）に示す演算回路と同じ構成要素については、図５（Ａ）に示す演算回路
の構成要素の説明を適宜援用する。また、図６に示す演算回路の駆動方法についても図５
（Ａ）に示す演算回路の駆動方法例を適用することができるため、図５（Ａ）に示す演算
回路の駆動方法例の説明を適宜援用する。
図６に示すように、Ｎチャネル型の電界効果トランジスタ及びＰチャネル型の電界効果ト
ランジスタを用いて演算部３１１を構成することにより、信号Ａ、信号Ｂ、及び信号Ｃの
それぞれの反転信号が不要となり、入力信号数を減らすことができる。また、インバータ
などの回路を減らすことができ、演算回路の回路面積をさらに小さくすることができる。
図５及び図６を用いて説明したように、本実施の形態における演算回路の一例では、論理
演算処理を行う演算部と、信号Ｃ＋の電位を演算部の論理演算処理の結果に応じた電位に
するか否かを制御する第１のトランジスタ（例えばトランジスタ３２１＿１）と、信号Ｃ
＋の電位を基準電位にするか否かを制御する第２のトランジスタ（例えばトランジスタ３
２２＿１）と、信号Ｓの電位を演算部の論理演算処理の結果に応じた電位にするか否かを
制御する第３のトランジスタ（例えばトランジスタ３２１＿２）と、信号Ｓの電位を基準
電位にするか否かを制御する第４のトランジスタ（例えばトランジスタ３２２＿２）と、
を備えることにより、加算処理を行う機能、及びデータを記憶する機能を併せ持つ演算回
路を構成することができる。このとき、演算回路の構成を相補的な構成とする必要がない
ため、演算回路のトランジスタの数は、ＣＭＯＳ回路で構成する場合に比べて少なくする
ことができる。また、演算回路を相補的な構成としないことにより、ＣＭＯＳ回路で構成
する場合に比べて信号線の数を少なくすることができるため、回路面積を小さくすること
ができる。また、演算回路を相補的な構成としないことにより、ＣＭＯＳ回路で構成する
場合に比べて貫通電流を抑制することができ、消費電力を低減することができる。
また、本実施の形態における演算回路の一例では、上記第１のトランジスタ乃至上記第４
のトランジスタとしてオフ電流の低いトランジスタを用いることにより、オフ状態のとき
におけるトランジスタのリーク電流を少なくすることができる。よって、他の不揮発性記
憶回路にデータを待避させる必要がなくなるため、動作速度を向上させることができ、ま
た、消費電力を低減することができる。
（実施の形態３）
本実施の形態では、上記実施の形態に示す演算回路のトランジスタに適用可能な酸化物半
導体層を含む電界効果トランジスタの例について説明する。
本実施の形態におけるトランジスタの構造例について、図７を用いて説明する。
図７（Ａ）に示すトランジスタは、導電層６０１＿ａと、絶縁層６０２＿ａと、半導体層
６０３＿ａと、導電層６０５ａ＿ａと、導電層６０５ｂ＿ａと、を含む。
半導体層６０３＿ａは、領域６０４ａ＿ａ及び領域６０４ｂ＿ａを含む。領域６０４ａ＿
ａ及び領域６０４ｂ＿ａは、互いに離間し、それぞれドーパントが添加された領域である
。なお、領域６０４ａ＿ａ及び領域６０４ｂ＿ａの間の領域がチャネル形成領域になる。
半導体層６０３＿ａは、被素子形成層６００＿ａの上に設けられる。なお、必ずしも領域
６０４ａ＿ａ及び領域６０４ｂ＿ａを設けなくてもよい。
導電層６０５ａ＿ａ及び導電層６０５ｂ＿ａは、半導体層６０３＿ａの上に設けられ、半
導体層６０３＿ａに電気的に接続される。また、導電層６０５ａ＿ａ及び導電層６０５ｂ
＿ａの側面は、テーパ状である。
また、導電層６０５ａ＿ａは、領域６０４ａ＿ａの一部に重畳するが、必ずしもこれに限
定されない。導電層６０５ａ＿ａを領域６０４ａ＿ａの一部に重畳させることにより、導
電層６０５ａ＿ａ及び領域６０４ａ＿ａの間の抵抗値を小さくすることができる。また、
導電層６０５ａ＿ａに重畳する半導体層６０３＿ａの領域の全てが領域６０４ａ＿ａであ
る構造にしてもよい。
また、導電層６０５ｂ＿ａは、領域６０４ｂ＿ａの一部に重畳するが、必ずしもこれに限
定されない。導電層６０５ｂ＿ａを領域６０４ｂ＿ａの一部に重畳させることにより、導
電層６０５ｂ＿ａ及び領域６０４ｂ＿ａの間の抵抗を小さくすることができる。また、導
電層６０５ｂ＿ａに重畳する半導体層６０３＿ａの領域の全てが領域６０４ｂ＿ａである
構造にしてもよい。
絶縁層６０２＿ａは、半導体層６０３＿ａ、導電層６０５ａ＿ａ、及び導電層６０５ｂ＿
ａの上に設けられる。
導電層６０１＿ａは、絶縁層６０２＿ａの一部の上に設けられ、絶縁層６０２＿ａを介し
て半導体層６０３＿ａに重畳する。絶縁層６０２＿ａを介して導電層６０１＿ａと重畳す
る半導体層６０３＿ａの領域がチャネル形成領域になる。
また、図７（Ｂ）に示すトランジスタは、導電層６０１＿ｂと、絶縁層６０２＿ｂと、半
導体層６０３＿ｂと、導電層６０５ａ＿ｂと、導電層６０５ｂ＿ｂと、絶縁層６０６ａと
、絶縁層６０６ｂと、絶縁層６０７と、を含む。
半導体層６０３＿ｂは、領域６０４ａ＿ｂ及び領域６０４ｂ＿ｂを含む。領域６０４ａ＿
ｂ及び領域６０４ｂ＿ｂは、互いに離間し、それぞれドーパントが添加された領域である
。半導体層６０３＿ｂは、例えば導電層６０５ａ＿ｂ、導電層６０５ｂ＿ｂ、及び被素子
形成層６００＿ｂの上に設けられ、導電層６０５ａ＿ｂ及び導電層６０５ｂ＿ｂに電気的
に接続される。なお、必ずしも領域６０４ａ＿ｂ及び領域６０４ｂ＿ｂを設けなくてもよ
い。
絶縁層６０２＿ｂは、半導体層６０３＿ｂの一部の上に設けられる。
導電層６０１＿ｂは、絶縁層６０２＿ｂの一部の上に設けられ、絶縁層６０２＿ｂを介し
て半導体層６０３＿ｂに重畳する。なお、絶縁層６０２＿ｂを介して導電層６０１＿ｂと
重畳する半導体層６０３＿ｂの領域がトランジスタのチャネル形成領域になる。なお、導
電層６０１＿ｂの上に絶縁層が設けられていてもよい。
絶縁層６０６ａは、絶縁層６０２＿ｂの上に設けられ、導電層６０１＿ｂにおける一対の
側面の一方に接する。
絶縁層６０６ｂは、絶縁層６０２＿ｂの上に設けられ、導電層６０１＿ｂにおける一対の
側面の他方に接する。
なお、絶縁層６０２＿ｂを介して絶縁層６０６ａ及び絶縁層６０６ｂに重畳する領域６０
４ａ＿ｂ及び領域６０４ｂ＿ｂの部分のドーパントの濃度は、絶縁層６０６ａ及び絶縁層
６０６ｂに重畳しない領域６０４ａ＿ｂ及び領域６０４ｂ＿ｂの部分のドーパントの濃度
より低くてもよい。
導電層６０５ａ＿ｂ及び導電層６０５ｂ＿ｂは、半導体層６０３＿ｂの上に設けられる。
導電層６０５ａ＿ｂは、領域６０４ａ＿ｂに電気的に接続される。また、導電層６０５ａ
＿ｂは、絶縁層６０６ａに接する。
導電層６０５ｂ＿ｂは、領域６０４ｂ＿ｂに電気的に接続される。また、導電層６０５ｂ
＿ｂは、絶縁層６０６ｂに接する。
絶縁層６０７は、導電層６０１＿ｂ、導電層６０５ａ＿ｂ、導電層６０５ｂ＿ｂ、絶縁層
６０６ａ、及び絶縁層６０６ｂの上に設けられる。
さらに、図７（Ａ）及び図７（Ｂ）に示す各構成要素について説明する。
被素子形成層６００＿ａ及び被素子形成層６００＿ｂとしては、例えば絶縁層、又は絶縁
表面を有する基板などを用いることができる。また、予め素子が形成された層を被素子形
成層６００＿ａ及び被素子形成層６００＿ｂとして用いることもできる。
導電層６０１＿ａ及び導電層６０１＿ｂのそれぞれは、トランジスタのゲートとしての機
能を有する。なお、トランジスタのゲートとしての機能を有する層をゲート電極又はゲー
ト配線ともいう。
導電層６０１＿ａ及び導電層６０１＿ｂとしては、例えばモリブデン、マグネシウム、チ
タン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、若しくはスカン
ジウムなどの金属材料、又はこれらを主成分とする合金材料の層を用いることができる。
また、導電層６０１＿ａ及び導電層６０１＿ｂに適用可能な材料の積層により、導電層６
０１＿ａ及び導電層６０１＿ｂを構成することもできる。
絶縁層６０２＿ａ及び絶縁層６０２＿ｂのそれぞれは、トランジスタのゲート絶縁層とし
ての機能を有する。
絶縁層６０２＿ａ及び絶縁層６０２＿ｂとしては、例えば酸化シリコン層、窒化シリコン
層、酸化窒化シリコン層、窒化酸化シリコン層、酸化アルミニウム層、窒化アルミニウム
層、酸化窒化アルミニウム層、窒化酸化アルミニウム層、酸化ハフニウム層、又は酸化ラ
ンタン層を用いることができる。また、絶縁層６０２＿ａ及び絶縁層６０２＿ｂに適用可
能な材料の積層により絶縁層６０２＿ａ及び絶縁層６０２＿ｂを構成することもできる。
また、絶縁層６０２＿ａ及び絶縁層６０２＿ｂとしては、例えば元素周期表における第１
３族元素及び酸素元素を含む材料の絶縁層を用いることもできる。例えば、半導体層６０
３＿ａ及び半導体層６０３＿ｂが第１３族元素を含む場合に、半導体層６０３＿ａ及び半
導体層６０３＿ｂに接する絶縁層として第１３族元素を含む絶縁層を用いることにより、
該絶縁層と酸化物半導体層との界面の状態を良好にすることができる。
第１３族元素及び酸素元素を含む材料としては、例えば酸化ガリウム、酸化アルミニウム
、酸化アルミニウムガリウム、酸化ガリウムアルミニウムなどが挙げられる。なお、酸化
アルミニウムガリウムとは、ガリウムの含有量（原子％）よりアルミニウムの含有量（原
子％）が多い物質のことをいい、酸化ガリウムアルミニウムとは、ガリウムの含有量（原
子％）がアルミニウムの含有量（原子％）以上の物質のことをいう。例えば、Ａｌ２Ｏｘ
（ｘ＝３＋α、αは０より大きく１より小さい値）、Ｇａ２Ｏｘ（ｘ＝３＋α、αは０よ
り大きく１より小さい値）、又はＧａｘＡｌ２−ｘＯ３＋α（ｘは０より大きく２より小
さい値、αは０より大きく１より小さい値）で表記される材料を用いることもできる。
また、絶縁層６０２＿ａ及び絶縁層６０２＿ｂに適用可能な材料の層の積層により絶縁層
６０２＿ａ及び絶縁層６０２＿ｂを構成することもできる。例えば、複数のＧａ２Ｏｘで
表記される酸化ガリウムを含む層の積層により絶縁層６０２＿ａ及び絶縁層６０２＿ｂを
構成してもよい。また、Ｇａ２Ｏｘで表記される酸化ガリウムを含む絶縁層及びＡｌ２Ｏ
ｘで表記される酸化アルミニウムを含む絶縁層の積層により絶縁層６０２＿ａ及び絶縁層
６０２＿ｂを構成してもよい。
半導体層６０３＿ａ及び半導体層６０３＿ｂのそれぞれは、トランジスタのチャネルが形
成される層としての機能を有する。半導体層６０３＿ａ及び半導体層６０３＿ｂに適用可
能な酸化物半導体としては、例えばＩｎ系酸化物（例えば酸化インジウムなど）、Ｓｎ系
酸化物（例えば酸化スズなど）、又はＺｎ系酸化物（例えば酸化亜鉛など）などを用いる
ことができる。
また、上記金属酸化物としては、例えば、四元系金属酸化物、三元系金属酸化物、二元系
金属酸化物などの金属酸化物を用いることもできる。なお、上記酸化物半導体として適用
可能な金属酸化物は、特性のばらつきを減らすためのスタビライザーとしてガリウムを含
んでいてもよい。また、上記酸化物半導体として適用可能な金属酸化物は、上記スタビラ
イザーとしてスズを含んでいてもよい。また、上記酸化物半導体として適用可能な金属酸
化物は、上記スタビライザーとしてハフニウムを含んでいてもよい。また、上記酸化物半
導体として適用可能な金属酸化物は、上記スタビライザーとしてアルミニウムを含んでい
てもよい。また、上記酸化物半導体として適用可能な金属酸化物は、上記スタビライザー
として、ランタノイドである、ランタン、セリウム、プラセオジム、ネオジム、サマリウ
ム、ユウロピウム、ガドリニウム、テルビウム、ジスプロシウム、ホルミウム、エルビウ
ム、ツリウム、イッテルビウム、及びルテチウムの一つ又は複数を含んでいてもよい。ま
た、上記酸化物半導体として適用可能な金属酸化物は、酸化シリコンを含んでいてもよい
。
例えば、四元系金属酸化物としては、例えばＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈ
ｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系
酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物などを用い
ることができる。
また、三元系金属酸化物としては、例えばＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯともいう
）、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物
、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、又はＩｎ−Ｈｆ−Ｚｎ系酸化
物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物
、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、
Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉ
ｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ
−Ｙｂ−Ｚｎ系酸化物、又はＩｎ−Ｌｕ−Ｚｎ系酸化物などを用いることができる。
また、二元系金属酸化物としては、例えばＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａ
ｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉ
ｎ−Ｓｎ系酸化物、又はＩｎ−Ｇａ系酸化物などを用いることができる。
なお、例えばＩｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを含む酸化物という意味
であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が
入っていてもよい。
また、酸化物半導体としては、ＩｎＬＯ３（ＺｎＯ）ｍ（ｍは０より大きい数）で表記さ
れる材料を用いることもできる。ＩｎＬＯ３（ＺｎＯ）ｍのＬは、Ｇａ、Ａｌ、Ｍｎ、及
びＣｏから選ばれた一つ又は複数の金属元素を示す。
酸化物半導体としては、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）又
はＩｎ：Ｇａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）の原子比のＩｎ−Ｇａ−
Ｚｎ系酸化物やその組成の近傍の酸化物を用いることができる。また、酸化物半導体とし
ては、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ
＝２：１：３（＝１／３：１／６：１／２）又はＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／
４：１／８：５／８）の原子比のＩｎ−Ｓｎ−Ｚｎ系酸化物やその組成の近傍の酸化物を
用いることができる。
しかし、これらに限られず、必要とする半導体特性（移動度、閾値電圧、ばらつき等）に
応じて適切な組成のものを用いればよい。また、必要とする半導体特性を得るために、キ
ャリア濃度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間結合距離、密度
等を適切なものとすることが好ましい。
酸化物半導体は単結晶でも、非単結晶でもよい。後者の場合、アモルファスでも、多結晶
でもよい。また、アモルファス中に結晶性を有する部分を含む構造でも、非アモルファス
でもよい。
また、半導体層６０３＿ａ及び半導体層６０３＿ｂとしては、ｃ軸に配向し、かつａｂ面
、表面又は界面の方向から見て三角形状又は六角形状の原子配列を有し、ｃ軸において金
属原子が層状又は金属原子と酸素原子とが層状に配列しており、ａｂ面においてａ軸又は
ｂ軸の向きが異なる（ｃ軸を中心に回転した）結晶（ＣＡＡＣ：Ｃ Ａｘｉｓ Ａｌｉｇ
ｎｅｄ Ｃｒｙｓｔａｌともいう）の層を用いることができる。
ＣＡＡＣは、単結晶ではないが、非晶質のみから形成されている材料でもない。また、Ｃ
ＡＡＣは結晶化した部分（結晶部分）を含むが、１つの結晶部分と他の結晶部分の境界を
明確に判別できないこともある。
ＣＡＡＣに酸素が含まれる場合、酸素の一部は窒素で置換されてもよい。また、ＣＡＡＣ
を構成する個々の結晶部分のｃ軸は、一定の方向（例えば、ＣＡＡＣが形成される基板面
、ＣＡＡＣの表面などに垂直な方向）に揃っていてもよい。又は、ＣＡＡＣを構成する個
々の結晶部分のａｂ面の法線は一定の方向（例えば、ＣＡＡＣが形成される基板面、ＣＡ
ＡＣの表面などに垂直な方向）を向いていてもよい。
ＣＡＡＣは、その組成などに応じて、導体であったり、半導体であったり、絶縁体であっ
たりする。また、その組成などに応じて、可視光に対して透明であったり不透明であった
りする。
このようなＣＡＡＣの例としては、例えば膜状に形成され、膜表面又は基板面に垂直な方
向から観察すると三角形又は六角形の原子配列が認められ、かつその膜断面を観察すると
金属原子又は金属原子及び酸素原子（又は窒素原子）の層状配列が認められる結晶を挙げ
ることもできる。
また、酸化物半導体としては、ｃ軸方向に配向する結晶領域の組成がＩｎ１＋σＧａ１−
σＯ３（ＺｎＯ）Ｍ（ただし、０＜σ＜１、Ｍ＝１以上３以下の数）で表され、ｃ軸方向
に配向する結晶領域を含む全体の半導体層の組成がＩｎＰＧａＱＯＲ（ＺｎＯ）Ｍ（ただ
し、０＜Ｐ＜２、０＜Ｑ＜２、Ｍ＝１以上３以下の数）で表される材料を用いることもで
きる。
また、例えば、半導体層６０３＿ａ及び半導体層６０３＿ｂがＣＡＡＣの酸化物半導体層
の場合において、トランジスタのチャネル長を３０ｎｍとするとき、半導体層６０３＿ａ
及び半導体層６０３＿ｂの厚さを例えば５ｎｍ程度にしてもトランジスタにおける短チャ
ネル効果を抑制することができる。
ここで、ＣＡＡＣに含まれる結晶構造例について図８乃至図１１を用いてさらに説明する
。なお、特に断りがない限り、図８乃至図１１は上方向をｃ軸方向とし、ｃ軸方向と直交
する面をａｂ面とする。なお、単に上半分、下半分という場合、ａｂ面を境にした場合の
上半分、下半分をいう。また、図８において、丸で囲まれたＯは４配位のＯを示し、二重
丸で囲まれたＯは３配位のＯを示す。
図８（Ａ）では、１個の６配位のインジウム原子（６配位のＩｎともいう）と６配位のＩ
ｎに近接する６個の４配位の酸素原子（４配位のＯともいう）と、を有する構造を示す。
なお、Ｉｎなどの１個の金属原子と該金属原子に近接する酸素原子により構成される部分
を小グループという。また、図８（Ａ）では、便宜のため、八面体構造を平面構造で示し
ている。また、図８（Ａ）の上半分及び下半分には、それぞれ３個ずつ４配位のＯがある
。また、図８（Ａ）に示す小グループの電荷は０である。
図８（Ｂ）では、１個の５配位のＧａと、５配位のＧａに近接する３個の３配位の酸素原
子（３配位のＯともいう）と、５配位のＧａに近接する２個の４配位のＯと、を有する構
造を示す。３個の３配位のＯのそれぞれは、いずれもａｂ面に存在する。また、図８（Ｂ
）の上半分及び下半分のそれぞれには、１個ずつ４配位のＯがある。また、インジウム原
子には、６配位だけではなく、５配位のインジウム原子（５配位のＩｎ）も存在するため
、５配位のＩｎと、３個の３配位のＯと、２個の４配位のＯにより、図８（Ｂ）に示す構
造を構成することもできる。また、図８（Ｂ）に示す小グループの電荷は０である。
図８（Ｃ）では、１個の４配位の亜鉛原子（４配位のＺｎともいう）と、４配位のＺｎに
近接する４個の４配位のＯと、を有する構造を示す。図８（Ｃ）の上半分には１個の４配
位のＯがあり、下半分には３個の４配位のＯがある。また、図８（Ｃ）の上半分に３個の
４配位のＯがあり、下半分に１個の４配位のＯがあってもよい。なお、図８（Ｃ）に示す
小グループの電荷は０である。
図８（Ｄ）では、１個の６配位のスズ原子（６配位のＳｎともいう）と、６配位のＳｎに
近接する６個の４配位のＯと、を有する構造を示す。図８（Ｄ）の上半分には３個の４配
位のＯがあり、下半分には３個の４配位のＯがある。なお、図８（Ｄ）に示す小グループ
の電荷は＋１となる。
図８（Ｅ）では、２個の亜鉛原子を含む小グループを示す。図８（Ｅ）の上半分には１個
の４配位のＯがあり、下半分には１個の４配位のＯがある。図８（Ｅ）に示す小グループ
の電荷は−１となる。
なお、複数の小グループの集合体を中グループといい、複数の中グループの集合体を大グ
ループ（ユニットセルともいう）という。
ここで、上記小グループ同士が結合する規則について説明する。例えば、図８（Ａ）に示
す６配位のＩｎの上半分における３個の４配位のＯは、下方向に近接する３個の６配位の
Ｉｎに結合し、下半分における３個の４配位のＯは、上方向に近接する３個の６配位のＩ
ｎに結合する。また、５配位のＧａの上半分における１個の３配位のＯは、下方向に近接
する１個の５配位のＧａに結合し、下半分における１個の３配位のＯは、上方向に近接す
る１個の５配位のＧａに結合する。また、４配位のＺｎの上半分における１個の４配位の
Ｏは、下方向に近接する１個の４配位のＺｎに結合し、下半分における３個のＯは、上方
向に近接する３個の４配位のＺｎに結合する。このように、金属原子の上方向における４
配位のＯの数と、そのＯの下方向に近接する金属原子の数は等しく、同様に金属原子の下
方向における４配位のＯの数と、そのＯの上方向に近接する金属原子の数は等しい。この
とき、Ｏは４配位なので、下方向に近接する金属原子の数と、上方向に近接する金属原子
の数の和は４になる。従って、金属原子の上方向における４配位のＯの数と、別の金属原
子の下方向における４配位のＯの数との和が４個のとき、金属原子を有する二種の小グル
ープ同士は、結合することができる。例えば、６配位の金属原子（Ｉｎ又はＳｎ）が下半
分の４配位のＯを介して結合する場合、４配位のＯが３個であるため、５配位の金属原子
又は４配位の金属原子と結合することになる。
これらの配位数を有する金属原子は、ｃ軸方向において、４配位のＯを介して結合する。
また、この他にも、層構造の合計の電荷が０となるように、複数の小グループが結合して
中グループを構成する。
さらに、図９（Ａ）では、Ｉｎ−Ｓｎ−Ｚｎ系酸化物の層構造を構成する中グループのモ
デル図を示す。また、図９（Ｂ）では、３つの中グループで構成される大グループを示す
。また、図９（Ｃ）では、図９（Ｂ）に示す層構造をｃ軸方向から観察した場合の原子配
列を示す。
なお、図９（Ａ）では、便宜のため、３配位のＯは省略し、４配位のＯは個数のみ示し、
例えば、Ｓｎの上半分及び下半分のそれぞれに３個ずつ４配位のＯがあることを、丸枠の
３として示している。同様に、図９（Ａ）において、Ｉｎの上半分及び下半分のそれぞれ
には、１個ずつ４配位のＯがあることを、丸枠の１として示している。また、同様に、図
９（Ａ）では、下半分に１個の４配位のＯがあり、上半分に３個の４配位のＯがあるＺｎ
と、上半分に１個の４配位のＯがあり、下半分に３個の４配位のＯがあるＺｎと、を示し
ている。
図９（Ａ）において、Ｉｎ−Ｓｎ−Ｚｎ系酸化物の層構造を構成する中グループでは、上
から順に、４配位のＯが３個ずつ上半分及び下半分にあるＳｎが、４配位のＯが１個ずつ
上半分及び下半分にあるＩｎに結合し、該Ｉｎが、上半分に３個の４配位のＯがあるＺｎ
に結合し、且つ下半分の１個の４配位のＯ及び上記Ｚｎを介して、４配位のＯが３個ずつ
上半分及び下半分にあるＩｎと結合し、該Ｉｎ原子が、上半分に１個の４配位のＯがある
Ｚｎ原子２個からなる小グループと結合し、且つ該小グループの下半分における１個の４
配位のＯを介して４配位のＯが３個ずつ上半分及び下半分にあるＳｎ原子と結合している
。複数の上記中グループが結合することにより、大グループが構成される。
ここで、３配位のＯ及び４配位のＯの場合、結合１本当たりの電荷は、それぞれ−０．６
６７、−０．５と考えることができる。例えば、Ｉｎ（６配位又は５配位）、Ｚｎ（４配
位）、Ｓｎ（５配位又は６配位）の電荷は、それぞれ＋３、＋２、＋４である。従って、
Ｓｎを含む小グループの電荷は＋１となる。そのため、Ｓｎを含む層構造を形成するため
には、＋１である電荷を打ち消す−１の電荷が必要となる。電荷が−１となる構造として
、図８（Ｅ）に示すように、２個のＺｎを含む小グループが挙げられる。例えば、Ｓｎを
含む小グループが１個に対し、２個のＺｎを含む小グループが１個あれば、電荷が打ち消
されるため、層構造の合計の電荷を０とすることができる。
さらに、図９（Ｂ）に示す大グループが繰り返された構造にすることにより、Ｉｎ−Ｓｎ
−Ｚｎ系酸化物の結晶（Ｉｎ２ＳｎＺｎ３Ｏ８）を得ることができる。なお、得られるＩ
ｎ−Ｓｎ−Ｚｎ系酸化物の層構造は、Ｉｎ２ＳｎＺｎ２Ｏ７（ＺｎＯ）ｍ（ｍは０又は自
然数）とする組成式で表すことができる。
また、本実施の形態に示す他の四元系金属酸化物、三元系金属酸化物、二元系金属酸化物
、その他の金属酸化物などを用いた場合も同様である。
例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物の層構造を構成する中グループのモデル図を図１０（
Ａ）に示す。
図１０（Ａ）において、Ｉｎ−Ｇａ−Ｚｎ系酸化物の層構造を構成する中グループは、上
から順に４配位のＯが３個ずつ上半分及び下半分にあるＩｎが、４配位のＯが１個上半分
にあるＺｎに結合し、且つ該Ｚｎの下半分の３個の４配位のＯを介して、４配位のＯが１
個ずつ上半分及び下半分にあるＧａに結合し、且つ該Ｇａの下半分の１個の４配位のＯを
介して、４配位のＯが３個ずつ上半分及び下半分にあるＩｎに結合している構成である。
複数の上記中グループが結合することにより、大グループが構成される。
図１０（Ｂ）では、３つの中グループで構成される大グループを示す。また、図１０（Ｂ
）に示す層構造をｃ軸方向から観察した場合の原子配列を図１０（Ｃ）に示す。
ここで、Ｉｎ（６配位又は５配位）、Ｚｎ（４配位）、Ｇａ（５配位）の電荷は、それぞ
れ＋３、＋２、＋３であるため、Ｉｎ、Ｚｎ及びＧａのいずれかを含む小グループの電荷
は０となる。そのため、これらの小グループの組み合わせであれば中グループの合計の電
荷は常に０となる。
なお、Ｉｎ−Ｇａ−Ｚｎ系酸化物の層構造を構成する中グループは、図１０（Ａ）に示し
た中グループに限定されず、Ｉｎ、Ｇａ、Ｚｎの配列が異なる中グループを組み合わせて
大グループを構成することもできる。
具体的には、図１０（Ｂ）に示した大グループが繰り返されることで、Ｉｎ−Ｇａ−Ｚｎ
系酸化物の結晶を得ることができる。得られるＩｎ−Ｇａ−Ｚｎ系酸化物の層構造は、Ｉ
ｎＧａＯ３（ＺｎＯ）ｎ（ｎは自然数。）とする組成式で表される。
ｎ＝１（ＩｎＧａＺｎＯ４）の場合、例えば結晶構造を図１１（Ａ）に示す構造にするこ
とができる。また、Ｇａ及びＩｎは５配位をとるため、図８（Ｂ）を用いて説明したよう
に、結晶構造を図１１（Ａ）に示す結晶構造におけるＧａがＩｎに置き換わった構造にす
ることもできる。
また、ｎ＝２（ＩｎＧａＺｎ２Ｏ５）の場合、例えば結晶構造を図１１（Ｂ）に示す結晶
構造にすることができる。なお、Ｇａ及びＩｎは５配位をとるため、図８（Ｂ）を用いて
説明したように、結晶構造を図１１（Ｂ）に示す結晶構造におけるＧａがＩｎに置き換わ
った構造にすることもできる。
以上がＣＡＡＣの構造例の説明である。ＣＡＡＣのように結晶性を有する酸化物半導体は
、アモルファスの酸化物半導体と比べて欠陥が少ない。
さらに、図７（Ａ）及び図７（Ｂ）に示す領域６０４ａ＿ａ、領域６０４ｂ＿ａ、領域６
０４ａ＿ｂ、及び領域６０４ｂ＿ｂは、ドーパントが添加され、トランジスタのソース又
はドレインとしての機能を有する。ドーパントとしては、例えば元素周期表における１３
族の元素（例えば硼素など）、元素周期表における１５族の元素（例えば窒素、リン、及
び砒素の一つ又は複数）、及び希ガス元素（例えばヘリウム、アルゴン、及びキセノンの
一つ又は複数）の一つ又は複数を用いることができる。なお、トランジスタのソースとし
ての機能を有する領域をソース領域ともいい、トランジスタのドレインとしての機能を有
する領域をドレイン領域ともいう。領域６０４ａ＿ａ、領域６０４ｂ＿ａ、領域６０４ａ
＿ｂ、及び領域６０４ｂ＿ｂにドーパントを添加することにより導電層との間の抵抗を小
さくすることができるため、トランジスタを微細化することができる。
導電層６０５ａ＿ａ、導電層６０５ｂ＿ａ、導電層６０５ａ＿ｂ、及び導電層６０５ｂ＿
ｂのそれぞれは、トランジスタのソース又はドレインとしての機能を有する。なお、トラ
ンジスタのソースとしての機能を有する層をソース電極又はソース配線ともいい、トラン
ジスタのドレインとしての機能を有する層をドレイン電極又はドレイン配線ともいう。
導電層６０５ａ＿ａ、導電層６０５ｂ＿ａ、導電層６０５ａ＿ｂ、及び導電層６０５ｂ＿
ｂとしては、例えばアルミニウム、マグネシウム、クロム、銅、タンタル、チタン、モリ
ブデン、若しくはタングステンなどの金属材料、又はこれらの金属材料を主成分とする合
金材料の層を用いることができる。例えば、銅、マグネシウム、及びアルミニウムを含む
合金材料の層により、導電層６０５ａ＿ａ、導電層６０５ｂ＿ａ、導電層６０５ａ＿ｂ、
及び導電層６０５ｂ＿ｂを構成することができる。また、導電層６０５ａ＿ａ、導電層６
０５ｂ＿ａ、導電層６０５ａ＿ｂ、及び導電層６０５ｂ＿ｂに適用可能な材料の積層によ
り、導電層６０５ａ＿ａ、導電層６０５ｂ＿ａ、導電層６０５ａ＿ｂ、及び導電層６０５
ｂ＿ｂを構成することもできる。例えば、銅、マグネシウム、及びアルミニウムを含む合
金材料の層と銅を含む層の積層により、導電層６０５ａ＿ａ、導電層６０５ｂ＿ａ、導電
層６０５ａ＿ｂ、及び導電層６０５ｂ＿ｂを構成することができる。
また、導電層６０５ａ＿ａ、導電層６０５ｂ＿ａ、導電層６０５ａ＿ｂ、及び導電層６０
５ｂ＿ｂとしては、導電性の金属酸化物を含む層を用いることもできる。導電性の金属酸
化物としては、例えば酸化インジウム、酸化スズ、酸化亜鉛、酸化インジウム酸化スズ、
又は酸化インジウム酸化亜鉛を用いることができる。なお、導電層６０５ａ＿ａ、導電層
６０５ｂ＿ａ、導電層６０５ａ＿ｂ、及び導電層６０５ｂ＿ｂに適用可能な導電性の金属
酸化物は、酸化シリコンを含んでいてもよい。
絶縁層６０６ａ及び絶縁層６０６ｂとしては、例えば絶縁層６０２＿ａ及び絶縁層６０２
＿ｂに適用可能な材料の層を用いることができる。また、絶縁層６０６ａ及び絶縁層６０
６ｂに適用可能な材料の積層により、絶縁層６０６ａ及び絶縁層６０６ｂを構成してもよ
い。
絶縁層６０７は、トランジスタへの不純物の侵入を抑制する保護絶縁層としての機能を有
する。
絶縁層６０７としては、例えば絶縁層６０２＿ａ及び絶縁層６０２＿ｂに適用可能な材料
の層を用いることができる。また、絶縁層６０７に適用可能な材料の積層により、絶縁層
６０７を構成してもよい。例えば、酸化シリコン層、酸化アルミニウム層などにより、絶
縁層６０７を構成してもよい。例えば、酸化アルミニウム層を用いることにより、半導体
層６０３＿ｂへの不純物の侵入抑制効果をより高めることができ、また、半導体層６０３
＿ｂ中の酸素の脱離抑制効果を高めることができる。
なお、本実施の形態のトランジスタを、チャネル形成層としての機能を有する酸化物半導
体層の一部の上に絶縁層を含み、該絶縁層を介して酸化物半導体層に重畳するように、ソ
ース又はドレインとしての機能を有する導電層を含む構造としてもよい。上記構造である
場合、絶縁層は、トランジスタのチャネル形成層を保護する層（チャネル保護層ともいう
）としての機能を有する。チャネル保護層としての機能を有する絶縁層としては、例えば
絶縁層６０２＿ａ及び絶縁層６０２＿ｂに適用可能な材料の層を用いることができる。ま
た、絶縁層６０２＿ａ及び絶縁層６０２＿ｂに適用可能な材料の積層によりチャネル保護
層としての機能を有する絶縁層を構成してもよい。
また、被素子形成層６００＿ａ及び被素子形成層６００＿ｂの上に下地層を形成し、該下
地層の上にトランジスタを形成してもよい。このとき、下地層としては、例えば絶縁層６
０２＿ａ及び絶縁層６０２＿ｂに適用可能な材料の層を用いることができる。また、絶縁
層６０２＿ａ及び絶縁層６０２＿ｂに適用可能な材料の積層により下地層を構成してもよ
い。例えば、酸化アルミニウム層及び酸化シリコン層の積層により下地層を構成すること
により、下地層に含まれる酸素が半導体層６０３＿ａ及び半導体層６０３＿ｂを介して脱
離するのを抑制することができる。
さらに、本実施の形態におけるトランジスタの作製方法例として、図７（Ａ）に示すトラ
ンジスタの作製方法例について、図１２を用いて説明する。図１２は、トランジスタの作
製方法例を説明するための断面模式図である。
まず、図１２（Ａ）に示すように、被素子形成層６００＿ａを準備し、被素子形成層６０
０＿ａの上に半導体層６０３＿ａを形成する。
例えば、スパッタリング法を用いて半導体層６０３＿ａに適用可能な酸化物半導体材料の
膜（酸化物半導体膜ともいう）を成膜することにより、半導体層６０３＿ａを形成するこ
とができる。なお、上記酸化物半導体膜を成膜した後に、該酸化物半導体膜の一部をエッ
チングしてもよい。また、希ガス雰囲気下、酸素雰囲気下、又は希ガスと酸素の混合雰囲
気下で酸化物半導体膜を成膜してもよい。
また、スパッタリングターゲットとして、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］、
４：２：３［原子数比］、３：１：２［原子数比］、１：１：２［原子数比］、２：１：
３［原子数比］、又は３：１：４［原子数比］の組成比である酸化物ターゲットを用いて
酸化物半導体膜を成膜してもよい。上記組成比である酸化物ターゲットを用いることによ
り、結晶性の高い酸化物半導体膜を成膜することができ、多結晶又はＣＡＡＣが形成され
やすくなる。
また、スパッタリングターゲットとして、Ｉｎ：Ｓｎ：Ｚｎ＝１：２：２［原子数比］、
２：１：３［原子数比］、１：１：１［原子数比］、又は２０：４５：３５［原子数比］
の組成比である酸化物ターゲットを用いて酸化物半導体膜を成膜してもよい。上記組成比
である酸化物ターゲットを用いることにより、結晶性の高い酸化物半導体膜を成膜するこ
とができ、多結晶又はＣＡＡＣが形成されやすくなる。
また、スパッタリングターゲットとして、Ｉｎ：Ｚｎ＝５０：１乃至Ｉｎ：Ｚｎ＝１：２
（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝２５：１乃至Ｉｎ２Ｏ３：ＺｎＯ＝１：４
）、好ましくはＩｎ：Ｚｎ＝２０：１乃至Ｉｎ：Ｚｎ＝１：１（モル数比に換算するとＩ
ｎ２Ｏ３：ＺｎＯ＝１０：１乃至Ｉｎ２Ｏ３：ＺｎＯ＝１：２）、さらに好ましくはＩｎ
：Ｚｎ＝１５：１乃至Ｉｎ：Ｚｎ＝１．５：１（モル数比に換算するとＩｎ２Ｏ３：Ｚｎ
Ｏ＝１５：２乃至Ｉｎ２Ｏ３：ＺｎＯ＝３：４）の組成比である酸化物ターゲットを用い
てＩｎ−Ｚｎ系酸化物の膜を成膜してもよい。また、Ｉｎ−Ｚｎ系酸化物半導体膜の成膜
に用いるターゲットは、原子数比がＩｎ：Ｚｎ：Ｏ＝Ｓ：Ｕ：Ｒのとき、Ｒ＞１．５Ｓ＋
Ｕとする。Ｉｎの量を多くすることにより、トランジスタの電界効果移動度（単に移動度
ともいう）を向上させることができる。
また、スパッタリング法を用いる場合、例えば、希ガス（代表的にはアルゴン）雰囲気下
、酸素雰囲気下、又は希ガスと酸素の混合雰囲気下で半導体層６０３＿ａを形成する。こ
のとき、希ガスと酸素の混合雰囲気下で半導体層６０３＿ａを形成する場合には、希ガス
の量に対して酸素の量が多い方が好ましい。
また、スパッタリング法を用いた成膜を行う場合、堆積される膜中に水素、水、水酸基、
又は水素化物（水素化合物ともいう）などの不純物が含まれないように、成膜室外部から
のリークや成膜室内の内壁からの脱ガスを十分抑えることが好ましい。
例えば、スパッタリング法を用いて膜を成膜する前に、スパッタリング装置の予備加熱室
において予備加熱処理を行ってもよい。上記予備加熱処理を行うことにより、上記不純物
を脱離することができる。
また、スパッタリング法を用いて成膜する前に、例えばアルゴン、窒素、ヘリウム、又は
酸素雰囲気下で、ターゲット側に電圧を印加せずに、基板側にＲＦ電源を用いて電圧を印
加し、プラズマを形成して被形成面を改質する処理（逆スパッタともいう）を行ってもよ
い。逆スパッタを行うことにより、被形成面に付着している粉状物質（パーティクル、ご
みともいう）を除去することができる。
また、スパッタリング法を用いて成膜する場合、吸着型の真空ポンプなどを用いて、膜を
成膜する成膜室内の残留水分を除去することができる。吸着型の真空ポンプとしては、例
えばクライオポンプ、イオンポンプ、又はチタンサブリメーションポンプなどを用いるこ
とができる。また、コールドトラップを設けたターボ分子ポンプを用いて成膜室内の残留
水分を除去することもできる。上記真空ポンプを用いることにより、上記不純物を含む排
気の逆流を低減することができる。
また、スパッタリングガスとして、例えば上記不純物が除去された高純度ガスを用いるこ
とにより、形成される膜の上記不純物の濃度を低減することができる。例えば、スパッタ
リングガスとして、露点−７０℃以下であるガスを用いることが好ましい。
また、スパッタリング法の代わりに真空蒸着法、ＰＥＣＶＤ（Ｐｌａｓｍａ−Ｅｎｈａｎ
ｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、ＰＬＤ（Ｐｕｌｓ
ｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄ
ｅｐｏｓｉｔｉｏｎ）法、又はＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ
）法などを用いて酸化物半導体膜を成膜してもよい。
また、本実施の形態におけるトランジスタの作製方法例において、膜の一部をエッチング
して層を形成する場合、例えば、フォトリソグラフィ工程により膜の一部の上にレジスト
マスクを形成し、レジストマスクを用いて膜をエッチングすることにより、層を形成する
ことができる。なお、この場合、層の形成後にレジストマスクを除去する。
また、半導体層６０３＿ａとしてＣＡＡＣである酸化物半導体層を形成する場合、スパッ
タリング法を用い、酸化物半導体膜が形成される被素子形成層の温度を１００℃以上６０
０℃以下、好ましくは１５０℃以上５５０℃以下、さらに好ましくは２００℃以上５００
℃以下にして酸化物半導体膜を成膜する。被素子形成層の温度を高くして酸化物半導体膜
を成膜することにより、膜中の不純物濃度が低減し、作製されるトランジスタの電界効果
移動度を向上させ、ゲートバイアス・ストレスに対する安定性を高めることができる。ま
た、酸化物半導体膜中の原子配列が整い、高密度化され、多結晶またはＣＡＡＣが形成さ
れやすくなる。さらに、酸素ガス雰囲気で成膜することでも、希ガスなどの余分な原子が
含まれないため、多結晶またはＣＡＡＣが形成されやすくなる。ただし、酸素ガスと希ガ
スの混合雰囲気としてもよく、その場合は酸素ガスの割合は３０体積％以上、好ましくは
５０体積％以上、さらに好ましくは８０体積％以上とする。また、酸化物半導体膜を薄く
するほど、トランジスタの短チャネル効果が低減される。
また、このとき、酸化物半導体層の厚さを、１ｎｍ以上４０ｎｍ以下、好ましくは３ｎｍ
以上２０ｎｍ以下にすることが好ましい。
また、このとき、被素子形成層６００＿ａは平坦であることが好ましい。例えば、被素子
形成層６００＿ａの平均面粗さは、１ｎｍ以下、さらには０．３ｎｍ以下ｎｍ以下である
ことが好ましい。被素子形成層６００＿ａの平坦性を向上させることにより、アモルファ
ス状態の酸化物半導体以上に移動度を向上させることができる。例えば、化学的機械研磨
（ＣＭＰ）処理及びプラズマ処理の一つ又は複数により、被素子形成層６００＿ａを平坦
化することができる。このとき、プラズマ処理には、希ガスイオンで表面をスパッタリン
グする処理やエッチングガスを用いて表面をエッチングする処理も含まれる。
次に、図１２（Ｂ）に示すように、半導体層６０３＿ａの上に導電層６０５ａ＿ａ及び導
電層６０５ｂ＿ａを形成する。
例えば、スパッタリング法などを用いて導電層６０５ａ＿ａ及び導電層６０５ｂ＿ａに適
用可能な材料の膜を第１の導電膜として成膜し、該第１の導電膜の一部をエッチングする
ことにより導電層６０５ａ＿ａ及び導電層６０５ｂ＿ａを形成することができる。
次に、図１２（Ｃ）に示すように、半導体層６０３＿ａに接するように絶縁層６０２＿ａ
を形成する。
例えば、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、又は希ガスと酸素の混
合雰囲気下で、スパッタリング法を用いて絶縁層６０２＿ａに適用可能な膜を成膜するこ
とにより、絶縁層６０２＿ａを形成することができる。また、絶縁層６０２＿ａを形成す
る際の被素子形成層６００＿ａの温度は、室温以上３００℃以下であることが好ましい。
また、絶縁層６０２＿ａを形成する前にＮ２Ｏ、Ｎ２、又はＡｒなどのガスを用いたプラ
ズマ処理を行い、露出している半導体層６０３＿ａの表面に付着した吸着水などを除去し
てもよい。プラズマ処理を行った場合、その後、大気に触れることなく、絶縁層６０２＿
ａを形成することが好ましい。
次に、絶縁層６０２＿ａの上に導電層６０１＿ａを形成する。
例えば、スパッタリング法などを用いて導電層６０１＿ａに適用可能な材料の膜を第２の
導電膜として成膜し、該第２の導電膜の一部をエッチングすることにより導電層６０１＿
ａを形成することができる。
また、図７（Ａ）に示すトランジスタの作製方法の一例では、例えば６００℃以上７５０
℃以下、又は６００℃以上基板の歪み点未満の温度で加熱処理を行う。例えば、酸化物半
導体膜を成膜した後、酸化物半導体膜の一部をエッチングした後、第１の導電膜を成膜し
た後、第１の導電膜の一部をエッチングした後、絶縁層６０２＿ａを形成した後、第２の
導電膜を成膜した後、又は第２の導電膜の一部をエッチングした後に上記加熱処理を行う
。上記加熱処理を行うことにより、水素、水、水酸基、又は水素化物などの不純物が半導
体層６０３＿ａから排除される。
なお、上記加熱処理を行う加熱処理装置としては、電気炉、又は抵抗発熱体などの発熱体
からの熱伝導又は熱輻射により被処理物を加熱する装置を用いることができ、例えばＧＲ
ＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置又はＬＲＴＡ（Ｌａｍ
ｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置などのＲＴＡ（Ｒａｐｉｄ Ｔｈ
ｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、例えばハロゲ
ンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧
ナトリウムランプ、又は高圧水銀ランプなどのランプから発する光（電磁波）の輻射によ
り、被処理物を加熱する装置である。また、ＧＲＴＡ装置は、高温のガスを用いて加熱処
理を行う装置である。高温のガスとしては、例えば希ガス、又は加熱処理によって被処理
物と反応しない不活性気体（例えば窒素）を用いることができる。
また、上記加熱処理を行った後、その加熱温度を維持しながら又はその加熱温度から降温
する過程で該加熱処理を行った炉と同じ炉に高純度の酸素ガス、高純度のＮ２Ｏガス、又
は超乾燥エア（露点が−４０℃以下、好ましくは−６０℃以下の雰囲気）を導入してもよ
い。このとき、酸素ガス又はＮ２Ｏガスは、水、水素などを含まないことが好ましい。ま
た、加熱処理装置に導入する酸素ガス又はＮ２Ｏガスの純度を、６Ｎ以上、好ましくは７
Ｎ以上、すなわち、酸素ガス又はＮ２Ｏガス中の不純物濃度を１ｐｐｍ以下、好ましくは
０．１ｐｐｍ以下とすることが好ましい。酸素ガス又はＮ２Ｏガスの作用により、半導体
層６０３＿ａに酸素が供給され、半導体層６０３＿ａ中の酸素欠乏に起因する欠陥を低減
することができる。なお、上記高純度の酸素ガス、高純度のＮ２Ｏガス、又は超乾燥エア
の導入は、上記加熱処理時に行ってもよい。
また、図７（Ａ）に示すトランジスタの作製方法の一例では、半導体層６０３＿ａ形成後
、導電層６０５ａ＿ａ及び導電層６０５ｂ＿ａ形成後、絶縁層６０２＿ａ形成後、導電層
６０１＿ａ形成後、又は上記加熱処理後に酸素プラズマによる酸素ドーピング処理など、
酸素イオンを電界で加速させる方法を用いて酸化物半導体膜に酸素を注入してもよい。例
えば２．４５ＧＨｚの高密度プラズマにより酸素ドーピング処理を行ってもよい。また、
イオン注入法を用いて酸素ドーピング処理を行ってもよい。酸素ドーピング処理を行うこ
とにより、作製されるトランジスタの電気特性のばらつきを低減することができる。例え
ば、酸素ドーピング処理を行い、絶縁層６０２＿ａを、化学量論的組成比より酸素が多い
状態にする。
半導体層６０３＿ａに接する絶縁層中の酸素を過剰にすることにより、半導体層６０３＿
ａに酸素が供給されやすくなる。よって、半導体層６０３＿ａ中、又は絶縁層６０２＿ａ
と、半導体層６０３＿ａとの界面における酸素欠陥を低減することができるため、半導体
層６０３＿ａのキャリア濃度をより低減することができる。また、これに限定されず、製
造過程により半導体層６０３＿ａに含まれる酸素を過剰にした場合であっても、半導体層
６０３＿ａに接する上記絶縁層により、半導体層６０３＿ａからの酸素の脱離を抑制する
ことができる。
例えば、絶縁層６０２＿ａとして、酸化ガリウムを含む絶縁層を形成する場合、該絶縁層
に酸素を供給し、酸化ガリウムの組成をＧａ２Ｏｘにすることができる。
また、絶縁層６０２＿ａとして、酸化アルミニウムを含む絶縁層を形成する場合、該絶縁
層に酸素を供給し、酸化アルミニウムの組成をＡｌ２Ｏｘにすることができる。
また、絶縁層６０２＿ａとして、酸化ガリウムアルミニウム又は酸化アルミニウムガリウ
ムを含む絶縁層を形成する場合、該絶縁層に酸素を供給し、酸化ガリウムアルミニウム又
は酸化アルミニウムガリウムの組成をＧａｘＡｌ２−ｘＯ３＋αとすることができる。
以上の工程によって、半導体層６０３＿ａから、水素、水、水酸基、又は水素化物（水素
化合物ともいう）などの不純物を排除し、且つ半導体層６０３＿ａに酸素を供給すること
により、酸化物半導体層を高純度化させることができる。
さらに、上記加熱処理とは別に、絶縁層６０２＿ａを形成した後に、不活性ガス雰囲気下
、又は酸素ガス雰囲気下で加熱処理（好ましくは２００℃以上６００℃以下、例えば２５
０℃以上３５０℃以下）を行ってもよい。
上記に示す被素子形成層６００＿ａの意図的な加熱温度又は酸化物半導体膜の成膜後の加
熱処理の温度は、１５０℃以上、好ましくは２００℃以上、より好ましくは４００℃以上
である。酸化物半導体膜の成膜後の加熱処理では、３００℃以上であれば膜中に含まれる
水素等の不純物を放出させ、該不純物を除去すること（脱水化、脱水素化）ができる。
上記加熱処理は酸素中で行うことができるが、上記脱水化・脱水素化を窒素雰囲気又は減
圧下で行ってから、酸素雰囲気中で熱処理をするように２段階で行うようにしてもよい。
脱水化・脱水素化後に酸素を含む雰囲気中で熱処理することにより、酸化物半導体中に酸
素を加えることも可能となり、上記加熱処理の効果をより高めることができる。また、上
記加酸化処理を、酸化物半導体層に接するように絶縁層を設けた状態で熱処理を行っても
よい。例えば酸化物半導体層中及び酸化物半導体層に積層する層との界面には、酸素欠損
による欠陥が生成されやすいが、上記加熱処理により酸化物半導体中に酸素を過剰に含ま
せることにより、定常的に生成される酸素欠損を過剰な酸素によって補償することができ
る。上記過剰な酸素は、主に格子間に存在する酸素であり、その酸素濃度を１×１０１６
／ｃｍ３以上２×１０２０／ｃｍ３以下にすることにより、例えば結晶化した場合であっ
ても結晶に歪みなどを与えることなく酸化物半導体層中に酸素を含ませることができる。
また、酸化物半導体膜の成膜後に加熱処理を行うことにより、作製されるトランジスタの
ゲートバイアス・ストレスに対する安定性を高めることができる。また、トランジスタの
電界効果移動度を向上させることもできる。
さらに、図１２（Ｅ）に示すように、導電層６０１＿ａが形成される側から半導体層６０
３＿ａにドーパントを添加することにより、絶縁層６０２＿ａを介して自己整合で領域６
０４ａ＿ａ及び領域６０４ｂ＿ａを形成する。
例えば、イオンドーピング装置又はイオン注入装置を用いてドーパントを添加することが
できる。
なお、図７（Ａ）に示すトランジスタの作製方法例を示したが、これに限定されず、例え
ば図７（Ｂ）に示す各構成要素において、名称が図７（Ａ）に示す各構成要素と同じであ
り且つ機能の少なくとも一部が図７（Ａ）に示す各構成要素と同じであれば、図７（Ａ）
に示すトランジスタの作製方法例の説明を適宜援用することができる。
図７乃至図１２を用いて説明したように、本実施の形態におけるトランジスタの一例では
、ゲートとしての機能を有する導電層と、ゲート絶縁層としての機能を有する絶縁層と、
ゲート絶縁層としての機能を有する絶縁層を介してゲートとしての機能を有する導電層に
重畳し、チャネルが形成される酸化物半導体層と、酸化物半導体層に電気的に接続され、
ソース及びドレインの一方としての機能を有する導電層と、酸化物半導体層に電気的に接
続され、ソース及びドレインの他方としての機能を有する導電層と、を含む構成にするこ
とにより、トランジスタを構成することができる。
また、本実施の形態におけるトランジスタの一例では、酸化物半導体層のキャリア濃度を
１×１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３未満、さらに好ましくは１
×１０１１／ｃｍ３未満にすることができる。
酸化物半導体をトランジスタに適用するにはキャリア濃度を１０１８／ｃｍ３以下にする
ことが好ましい。ＩｎあるいはＺｎを含む酸化物半導体は、ＧａやＳｎを酸化物半導体を
構成する一元素として含ませることのみならず、上記のように酸化物半導体膜の高純度化
（水素等の除去）を図ることや、成膜後の熱処理をすることによってキャリア濃度を１０
１８／ｃｍ３以下にすることができる。
また、酸化物半導体膜を成膜する際の加熱処理及び成膜後の加熱処理の一つ又は複数を行
うことにより、トランジスタの閾値電圧をプラスシフトさせ、ノーマリ・オフ化させるこ
とができ、また、チャネル幅１μｍあたりのオフ電流を、１０ａＡ（１×１０−１７Ａ）
以下、さらには１ａＡ（１×１０−１８Ａ）以下、さらには１０ｚＡ（１×１０−２０Ａ
）以下、さらには１ｚＡ（１×１０−２１Ａ）以下、さらには１００ｙＡ（１×１０−２
２Ａ）以下にすることができる。トランジスタのオフ電流は、低ければ低いほどよいが、
本実施の形態におけるトランジスタのオフ電流の下限値は、約１０−３０Ａ／μｍである
と見積もられる。
本実施の形態の酸化物半導体層を含むトランジスタを、例えば上記実施の形態における演
算回路における出力信号の電位を制御するためのトランジスタに用いることにより、演算
回路におけるデータの保持時間を長くすることができる。
また、本実施の形態におけるトランジスタの一例は、他のトランジスタ（例えば、元素周
期表における第１４族の半導体（シリコンなど）を含有する半導体層を含むトランジスタ
）と積層させることができる。よって、同一基板上に上記酸化物半導体層を含むトランジ
スタ及び上記他のトランジスタを形成しつつ、回路面積を縮小することができる。
また、上記酸化物半導体を用いたトランジスタは、非晶質又は結晶のいずれの場合であっ
てあっても比較的高い電界効果移動度を得ることができる。このような電界効果移動度の
向上は、脱水化・脱水素化による不純物の除去のみならず、高密度化により原子間距離が
短くなるためとも推定される。また、酸化物半導体膜から不純物を除去して高純度化する
ことにより、結晶化を図ることもできる。例えば、Ｉｎ−Ｓｎ−Ｚｎ系酸化物半導体では
３１ｃｍ２／Ｖｓ超、好ましくは３９ｃｍ２／Ｖｓ超、より好ましくは６０ｃｍ２／Ｖｓ
超の電界効果移動度を得ることも可能である。また、高純度化された非単結晶酸化物半導
体は、理想的には１００ｃｍ２／Ｖｓを超える電界効果移動度を実現することも可能にな
ると示唆される。また、本実施の形態におけるトランジスタの一例では、酸化物半導体層
の欠陥密度が少ないほどトランジスタの電界効果移動度が高くなると示唆される。その理
由について以下に説明する。
酸化物半導体層を含む電界効果トランジスタに限らず、実際に測定される電界効果トラン
ジスタの電界効果移動度は、様々な理由によって本来の電界効果移動度よりも低くなる。
電界効果移動度を低下させる要因としては、半導体層内部の欠陥や半導体層と絶縁層との
界面の欠陥がある。例えば、Ｌｅｖｉｎｓｏｎモデルを用いると、酸化物半導体層に欠陥
がないと仮定した場合のトランジスタの電界効果移動度を理論的に導き出すことができる
。
半導体層本来の電界効果移動度をμ０とし、測定される電界効果移動度をμとし、半導体
層中に何らかのポテンシャル障壁（粒界等）が存在すると仮定すると、測定される電界効
果移動度であるμは、下記の式（１）で表される。
上記式（１）において、Ｅはポテンシャル障壁の高さであり、ｋはボルツマン定数、Ｔは
絶対温度である。また、ポテンシャル障壁が欠陥に由来すると仮定すると、Ｌｅｖｉｎｓ
ｏｎモデルにおいて、ポテンシャル障壁の高さであるＥは、下記の式（２）で表される。
上記式（２）において、ｅは電気素量、Ｎはチャネル内の単位面積当たりの平均欠陥密度
、εは半導体の誘電率、ｎはチャネルのキャリア面濃度、Ｃｏｘは単位面積当たりの容量
、Ｖｇはゲート電圧（ゲートとソースの間の電圧）、ｔはチャネルの厚さである。なお、
厚さ３０ｎｍ以下の半導体層であれば、チャネルの厚さは半導体層の厚さと同一として差
し支えない。さらに、線形領域におけるドレイン電流Ｉｄ（ドレインとソースの間の電流
）は、下記の式（３）で表される。
上記式（３）において、Ｌはチャネル長、Ｗはチャネル幅であり、ここでは、Ｌ＝Ｗ＝１
０μｍである。また、Ｖｄはドレイン電圧である。さらに、上式の両辺をＶｇで割り、更
に両辺の対数を取ると、式（３）を下記の式（４）に変換することができる。
上記式（４）において、右辺はＶｇの関数である。式（４）からわかるように、縦軸をｌ
ｎ（Ｉｄ／Ｖｇ）、横軸を１／Ｖｇとする直線の傾きから欠陥密度Ｎが求められる。すな
わち、トランジスタのＩｄ―Ｖｇ特性から、欠陥密度を評価することができる。例えば、
インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）の比率が、Ｉｎ：Ｇａ：Ｚｎ＝１
：１：１［原子数比］である酸化物半導体膜の欠陥密度Ｎは、１×１０１２／ｃｍ２程度
である。
上記の方法により求めた欠陥密度などをもとに、上記の式（１）及び式（２）を用いて本
来の半導体層の電界効果移動度であるμ０を求めると、μ０＝１２０ｃｍ２／Ｖｓとなる
。通常、欠陥のあるＩｎ−Ｇａ−Ｚｎ系酸化物で測定される電界効果移動度は、４０ｃｍ
２／Ｖｓ程度であるが、しかし、半導体内部及び半導体と絶縁膜との界面の欠陥が無い酸
化物半導体の移動度μ０は１２０ｃｍ２／Ｖｓとなると予想できる。このことから、欠陥
が少ないほど酸化物半導体の移動度、さらにはトランジスタの電界効果移動度は高いこと
がわかる。例えばＣＡＡＣなどの酸化物半導体層は、欠陥密度が低い。
ただし、半導体層内部に欠陥がなくても、チャネルとゲート絶縁層との界面での散乱によ
ってトランジスタの輸送特性は影響を受ける。すなわち、チャネルとゲート絶縁層との界
面からｘだけ離れた場所における移動度μ１は、下記の式（５）で表される。
上記式（５）において、Ｄはゲート方向の電界、Ｂ、ｌは定数である。Ｂ及びｌは、実際
の測定結果より求めることができ、上記の測定結果では、Ｂ＝２．３８×１０７ｃｍ／ｓ
、ｌ＝１０ｎｍ（界面散乱が及ぶ深さ）となる。式（５）では、Ｄが増加する（すなわち
、ゲート電圧が高くなる）と式（５）の第２項が増加するため、Ｄが増加すると移動度μ
１は低下することがわかる。
半導体層内部の欠陥が無い理想的な酸化物半導体をチャネルに用いたトランジスタの移動
度μ２の計算結果を図１３に示す。なお、上記計算には、シノプシス社製デバイスシミュ
レーションソフト、Ｓｅｎｔａｕｒｕｓ Ｄｅｖｉｃｅを使用する。また、酸化物半導体
層において、バンドギャップを２．８ｅＶとし、電子親和力を４．７ｅＶとし、比誘電率
を１５とし、厚さを１５ｎｍとする。さらに、トランジスタにおいて、ゲート、ソース、
ドレインの仕事関数をそれぞれ、５．５ｅＶ、４．６ｅＶ、４．６ｅＶとする。また、ゲ
ート絶縁層において、厚さを１００ｎｍとし、比誘電率を４．１とする。さらに、トラン
ジスタにおいて、チャネル長及びチャネル幅をともに１０μｍとし、ドレイン電圧Ｖｄを
０．１Ｖとする。
図１３に示すように、ゲート電圧Ｖｇが１Ｖ付近のときの電界効果移動度は、１００ｃｍ
２／Ｖｓ以上と高いが、ゲート電圧Ｖｇがさらに高くなると、界面散乱が大きくなり、移
動度が低下する。なお、界面散乱を低減するためには、半導体層表面を原子レベルで平坦
にすること（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｆｌａｔｎｅｓｓともいう）が望ましい。
さらに、上記のように高い電界効果移動度の酸化物半導体を用いた、微細なトランジスタ
における電気特性の計算結果を以下に示す。
まず、計算に用いたトランジスタの断面構造を図１４に示す。図１４に示すトランジスタ
は酸化物半導体層にＮ型の半導体領域６５３ａ及び６５３ｂ、並びに半導体領域６５３ｃ
を有する。半導体領域６５３ａ及び半導体領域６５３ｂの抵抗率は２×１０−３Ωｃｍと
する。
図１４（Ａ）に示すトランジスタは、下地絶縁物６５１及び埋め込み絶縁物６５２の上に
設けられる。埋め込み絶縁物６５２は、酸化アルミニウムを用いて下地絶縁物６５１に埋
め込まれるように設けられる。埋め込み絶縁物６５２を設けることにより、半導体領域６
５３ｃに酸素を供給しやすくすることができる。
また、図１４（Ａ）に示すトランジスタは、半導体領域６５３ａと、半導体領域６５３ｂ
と、半導体領域６５３ｃと、ゲート絶縁層６５４と、ゲート電極６５５と、側壁絶縁物６
５６ａと、側壁絶縁物６５６ｂと、絶縁層６５７と、ソース電極６５８ａと、ドレイン電
極６５８ｂと、を含む。
半導体領域６５３ｃは、半導体領域６５３ａ及び半導体領域６５３ｂの間に挟まれて設け
られる。半導体領域６５３ｃは、チャネル形成領域となる真性の半導体領域である。
ゲート電極６５５は、ゲート絶縁層６５４の上に設けられる。なお、ゲート電極６５５の
幅を３３ｎｍとする。
側壁絶縁物６５６ａ及び側壁絶縁物６５６ｂは、ゲート電極６５５の側面に接するように
設けられる。図１４（Ａ）に示すトランジスタでは、側壁絶縁物６５６ａの下の半導体領
域は、Ｎ型の半導体領域６５３ａに含まれ、側壁絶縁物６５６ｂの下の半導体領域は、Ｎ
型の半導体領域６５３ｂに含まれる。なお、側壁絶縁物６５６ａ及び側壁絶縁物６５６ｂ
のそれぞれの幅を５ｎｍとする。
絶縁層６５７は、ゲート電極６５５の上に設けられる。絶縁層６５７は、ゲート電極６５
５と他の配線との短絡を防止する機能を有する。
ソース電極６５８ａは、半導体領域６５３ａに接する。
ドレイン電極６５８ｂは、半導体領域６５３ｂに接する。
なお、図１４（Ａ）に示すトランジスタにおけるチャネル幅を３３ｎｍとする。
また、図１４（Ｂ）に示すトランジスタは、図１４（Ａ）に示すトランジスタと比較して
、側壁絶縁物６５６ａ及び側壁絶縁物６５６ｂの下の半導体領域の導電型が異なる。図１
４（Ｂ）に示すトランジスタでは、側壁絶縁物６５６ａ及び側壁絶縁物６５６ｂの下の半
導体領域は、真性の半導体領域６５３ｃに含まれる。すなわち、図１４（Ｂ）に示すトラ
ンジスタは、半導体領域６５３ａとゲート電極６５５が重ならない領域及び半導体領域６
５３ｃとゲート電極６５５が重ならない領域を含む。この領域のそれぞれをオフセット領
域といい、その幅をオフセット長（Ｌｏｆｆともいう）という。図１４（Ｂ）において、
オフセット長は、側壁絶縁物６５６ａ及び側壁絶縁物６５６ｂのそれぞれの幅と同じであ
る。
なお、計算に使用するその他のパラメータは上記のとおりである。また、計算には、シノ
プシス社製デバイス計算ソフト、Ｓｅｎｔａｕｒｕｓ Ｄｅｖｉｃｅを使用した。
図１５は、図１４（Ａ）に示される構造のトランジスタのドレイン電流Ｉｄ（実線）及び
電界効果移動度μ（点線）のゲート電圧Ｖｇ（ゲートとソースの電位差）の依存性を示す
図である。ドレイン電流Ｉｄは、ドレイン電圧Ｖｄ（ドレインとソースの電位差）を＋１
Ｖとし、電界効果移動度μはドレイン電圧を＋０．１Ｖとして計算したものである。
図１５（Ａ）は、ゲート絶縁層６５４の厚さが１５ｎｍであるトランジスタの場合の図で
あり、図１５（Ｂ）は、ゲート絶縁層６５４の厚さが１０ｎｍであるトランジスタの場合
の図であり、図１５（Ｃ）は、ゲート絶縁層６５４の厚さが５ｎｍであるトランジスタの
場合の図である。図１５（Ａ）乃至図１５（Ｃ）に示すように、ゲート絶縁層６５４が薄
くなるほど、特にオフ状態でのドレイン電流Ｉｄ（オフ電流）が顕著に低下する。一方、
電界効果移動度μのピーク値やオン状態でのドレイン電流Ｉｄ（オン電流）には目立った
傾向が無い。また、ゲート電圧１Ｖ前後で、ドレイン電流Ｉｄの値は、記憶回路などで必
要とされる１０μＡを超える。
図１６は、図１４（Ｂ）に示す構造で、オフセット長（Ｌｏｆｆ）を５ｎｍであるトラン
ジスタのドレイン電流Ｉｄ（実線）及び電界効果移動度μ（点線）のゲート電圧依存性を
示す図である。ここでは、ドレイン電圧Ｖｄを＋１Ｖとしてドレイン電流Ｉｄを計算し、
ドレイン電圧Ｖｄを＋０．１Ｖとして電界効果移動度μを計算する。さらに、図１６（Ａ
）は、ゲート絶縁層６５４の厚さが１５ｎｍである場合の図であり、図１６（Ｂ）は、ゲ
ート絶縁層６５４の厚さが１０ｎｍである場合の図であり、図１６（Ｃ）は、ゲート絶縁
層６５４の厚さが５ｎｍである場合の図である。
また、図１７は、図１４（Ｂ）に示される構造のトランジスタで、オフセット長Ｌｏｆｆ
を１５ｎｍとしたもののドレイン電流Ｉｄ（実線）及び移動度μ（点線）のゲート電圧依
存性を示す。ここでは、ドレイン電流Ｉｄを、ドレイン電圧Ｖｄを＋１Ｖとして計算し、
移動度μはドレイン電圧Ｖｄを＋０．１Ｖとして計算する。図１７（Ａ）は、ゲート絶縁
層６５４の厚さが１５ｎｍである場合の図であり、図１７（Ｂ）は、ゲート絶縁層６５４
の厚さが１０ｎｍである場合の図であり、図１７（Ｃ）は、ゲート絶縁層６５４の厚さが
５ｎｍの場合の図である。
図１５乃至図１７からわかるように、いずれもゲート絶縁層６５４が薄くなるほど、トラ
ンジスタのオフ電流が顕著に低下する一方、移動度μのピーク値やトランジスタのオン電
流には目立った傾向が無い。
なお、電界効果移動度μのピークは、図１５では８０ｃｍ２／Ｖｓ程度であるが、図１６
では６０ｃｍ２／Ｖｓ程度であり、図１７では４０ｃｍ２／Ｖｓ程度であることから、オ
フセット長（Ｌｏｆｆ）が増加するほど低下する。また、トランジスタのオフ電流も同様
な傾向がある。一方、トランジスタのオン電流は、オフセット長（Ｌｏｆｆ）が増加する
と共に減少するが、トランジスタのオフ電流の減少に比べるとはるかに緩やかである。ま
た、いずれのトランジスタもゲート電圧１Ｖ前後で、ドレイン電流は、例えば記憶回路な
どで必要とされる１０μＡを超える。
上記に示すように、酸化物半導体を含むトランジスタでは、電界効果移動度を高くするこ
ともできるため、上記実施の形態における演算回路を支障なく動作させることができる。
さらに、上記トランジスタの一例として、チャネル形成層としてＩｎ、Ｓｎ、Ｚｎを含有
する酸化物半導体層を含むトランジスタの例について説明する。
例えば、Ｉｎ、Ｓｎ、及びＺｎを主成分とする酸化物半導体層と、厚さ１００ｎｍのゲー
ト絶縁層を含み、チャネル長Ｌが３μｍ、チャネル幅Ｗが１０μｍであるトランジスタの
特性を図１８（Ａ）乃至図１８（Ｃ）に示す。なお、Ｖｄは１０Ｖとする。
図１８（Ａ）は、被素子形成層を意図的に加熱せず、スパッタリング法を用いてＩｎ、Ｓ
ｎ、Ｚｎを主成分とする酸化物半導体膜を成膜して酸化物半導体層を形成したときにおけ
るトランジスタの特性を示す図である。図１８（Ａ）において、電界効果移動度は１８．
８ｃｍ２／Ｖｓである。一方、図１８（Ｂ）は、基板を２００℃に加熱してＩｎ、Ｓｎ、
Ｚｎを主成分とする酸化物半導体膜を成膜して酸化物半導体層を形成したときのトランジ
スタの特性を示す図である。図１８（Ｂ）において、電界効果移動度は３２．２ｃｍ２／
Ｖｓである。よって、意図的に加熱することにより、トランジスタの電界効果移動度が向
上することがわかる。
また、図１８（Ｃ）は、Ｉｎ、Ｓｎ、及びＺｎを主成分とする酸化物半導体膜を２００℃
でスパッタリング法を用いて成膜して酸化物半導体層を形成した後、６５０℃で加熱処理
をしたときのトランジスタの特性を示す図である。図１８（Ｃ）において、電界効果移動
度は３４．５ｃｍ２／Ｖｓである。よって、酸化物半導体膜を成膜した後に加熱処理をす
ることによって、上記電界効果移動度が高くなることがわかる。
なお、Ｉｎ、Ｓｎ、及びＺｎを主成分とする酸化物半導体層に酸素イオンを注入し、加熱
処理により該酸化物半導体に含まれる水素、水、水酸基、又は水素化物などの不純物を放
出させ、その加熱処理と同時に又はその後の加熱処理により酸化物半導体層を結晶化させ
ても良い。上記結晶化又は再結晶化の処理により結晶性の良い非単結晶酸化物半導体層を
得ることができる。
また、被素子形成層を意図的に加熱しないで形成されたＩｎ、Ｓｎ、及びＺｎを主成分と
する酸化物半導体層を含むトランジスタは、例えば図１８（Ａ）に示すように、閾値電圧
がマイナスになってしまう傾向がある。しかし、被素子形成層を意図的に加熱して形成さ
れた酸化物半導体層を用いた場合、例えば図１８（Ｂ）に示すように、加熱しない場合と
比べて閾値電圧が高くなる。よって、酸化物半導体膜を成膜する際の加熱及び成膜後の加
熱処理の一つ又は複数により、トランジスタがノーマリ・オフになりやすくなることがわ
かる。
また、Ｉｎ、Ｓｎ及びＺｎの比率を変えることによってもトランジスタの閾値電圧を制御
することができる。例えば、酸化物半導体膜の組成比をＩｎ：Ｓｎ：Ｚｎ＝２：１：３と
することにより、トランジスタをノーマリ・オフ型にしやすくすることができる。
さらに、例えば、２ＭＶ／ｃｍ、１５０℃、１時間印加の条件において、ゲートバイアス
・ストレス試験（ＢＴ試験ともいう）を行うと、ドリフトが±１．５Ｖ未満、好ましくは
±１．０Ｖ未満となる。よって、酸化物半導体膜を成膜する際の加熱及び成膜後の加熱処
理の一つ又は複数を行うことにより、ゲートバイアス・ストレスに対する安定性が高くな
ることがわかる。ここで、酸化物半導体膜成膜後に加熱処理を行っていない試料１と、６
５０℃の加熱処理を行った試料２のトランジスタにおけるＢＴ試験の結果を図１９及び図
２０に示す。なお、ＢＴ試験としては、プラスＢＴ試験とマイナスＢＴ試験を行った。
プラスＢＴ試験としては、まず被素子形成層（基板）の温度を２５℃とし、Ｖｄを１０Ｖ
とし、トランジスタのＶｇ−Ｉｄ特性の測定を行った。次に、被素子形成層（基板）の温
度を１５０℃とし、Ｖｄを０．１Ｖとした。次に、ゲート絶縁層に印加される電界強度が
２ＭＶ／ｃｍとなるようにＶｇに２０Ｖを印加し、そのまま１時間保持した。次に、Ｖｇ
を０Ｖとした。次に、被素子形成層（基板）の温度を２５℃とし、Ｖｄを１０Ｖとし、ト
ランジスタのＶｇ−Ｉｄ測定を行った。
また、マイナスＢＴ試験としては、まず被素子形成層（基板）の温度を２５℃とし、Ｖｄ
を１０Ｖとし、トランジスタのＶｇ−Ｉｄ特性の測定を行った。次に、被素子形成層（基
板）の温度を１５０℃とし、Ｖｄを０．１Ｖとした。次に、ゲート絶縁層に印加される電
界強度が−２ＭＶ／ｃｍとなるようにＶｇに−２０Ｖを印加し、そのまま１時間保持した
。次に、Ｖｇを０Ｖとした。次に、被素子形成層（基板）の温度を２５℃とし、Ｖｄを１
０Ｖとし、トランジスタのＶｇ−Ｉｄ測定を行った。
試料１のプラスＢＴ試験の結果を図１９（Ａ）に示し、試料１のマイナスＢＴ試験の結果
を図１９（Ｂ）に示す。また、試料２のプラスＢＴ試験の結果を図２０（Ａ）に示し、試
料２のマイナスＢＴ試験の結果を図２０（Ｂ）に示す。
図１９（Ａ）及び図１９（Ｂ）に示すように、試料１のプラスＢＴ試験及びマイナスＢＴ
試験によるトランジスタの閾値電圧の変動は、それぞれ１．８０Ｖ及び−０．４２Ｖであ
った。また、図２０（Ａ）及び図２０（Ｂ）に示すように、試料２のプラスＢＴ試験及び
マイナスＢＴ試験によるトランジスタの閾値電圧の変動は、それぞれ０．７９Ｖ及び０．
７６Ｖであった。よって、試料１及び試料２の両方において、ＢＴ試験前後におけるトラ
ンジスタの閾値電圧の変動が小さく、信頼性が高いことがわかる。
さらに、組成比がＩｎ：Ｓｎ：Ｚｎ＝１：１：１である金属酸化物のターゲットを用いて
、被素子形成層を意図的に加熱せずにスパッタリング法を用いて成膜した酸化物半導体膜
は、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）でハローパターンが観測
される。しかし、上記酸化物半導体膜を加熱処理することにより結晶化させることができ
る。このときの加熱処理温度は任意であるが、例えば６５０℃の加熱処理を行うことで、
Ｘ線回折おいて明確な回折ピークを観測することができる。
ここで、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ膜のＸＲＤ測定の結果を以下に示す。なお、ＸＲＤ測定で
は、Ｂｒｕｋｅｒ ＡＸＳ社製Ｘ線回折装置Ｄ８ ＡＤＶＡＮＣＥを用いてＯｕｔ−ｏｆ
−Ｐｌａｎｅ法で測定した。
ＸＲＤ分析を行った試料として、試料Ａ及び試料Ｂを用意した。以下に試料Ａ及び試料Ｂ
の作製方法を説明する。
脱水素化処理済みの石英基板上にＩｎ−Ｓｎ−Ｚｎ−Ｏ膜を１００ｎｍの厚さで成膜した
。
当該Ｉｎ−Ｓｎ−Ｚｎ−Ｏ膜は、スパッタリング装置を用い、酸素雰囲気で電力を１００
Ｗ（ＤＣ）として成膜した。このときのターゲットとして、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：
１［原子数比］のＩｎ−Ｓｎ−Ｚｎ−Ｏターゲットを用いた。なお、成膜時の加熱温度は
２００℃とした。上記工程により作製した試料を試料Ａとする。
次に、試料Ａと同様の方法で作製した試料に対し、６５０℃の温度で加熱処理を行った。
ここでは、窒素雰囲気で１時間の加熱処理を行い、温度を下げずに酸素雰囲気でさらに１
時間の加熱処理を行った。上記工程により作製した試料を試料Ｂとする。
試料Ａ及び試料ＢのＸＲＤスペクトルを図２１に示す。試料Ａでは、結晶由来のピークが
観測されなかったが、試料Ｂでは、２θが３５°近傍及び３７°〜３８°に結晶由来のピ
ークが観測された。よって、Ｉｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体膜を成膜する
際の加熱、及び成膜後の加熱処理の一つ又は複数を行うことにより、酸化物半導体層の結
晶性が向上することがわかる。
酸化物半導体膜を成膜する際の加熱、及び成膜後の加熱処理の一つ又は複数を行うことに
より、作製したトランジスタのチャネル幅１μｍあたりのオフ電流は、例えば図２２に示
すように、被素子形成層（基板）の温度が１２５℃の場合には、０．１ａＡ（１×１０−
１９Ａ）以下、８５℃の場合には１０ｚＡ（１×１０−２０Ａ）以下であった。電流値の
対数が温度の逆数に比例することから、室温（２７℃）の場合には上記トランジスタのチ
ャネル幅１μｍあたりのオフ電流は０．１ｚＡ（１×１０−２２Ａ）以下であると予想さ
れる。従って、上記トランジスタのチャネル幅１μｍあたりのオフ電流を１２５℃におい
て１ａＡ（１×１０−１８Ａ）以下に、８５℃において１００ｚＡ（１×１０−１９Ａ）
以下に、室温において１ｚＡ（１×１０−２１Ａ）以下にすることができる。
なお、Ｉｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体膜は、加熱処理によって膜中の水素
、を除去することができるが、Ｉｎ、Ｇａ、Ｚｎを主成分とする酸化物半導体膜と比べて
水分の放出温度が高いため、最初から不純物の含まれない膜を形成しておくことが好まし
い。
さらに、酸化物半導体膜の成膜後に６５０℃の加熱処理を行った試料のトランジスタにお
いて、被素子形成層（基板）の温度と電気的特性の関係について評価した。
測定に用いたトランジスタは、チャネル長Ｌが３μｍ、チャネル幅Ｗが１０μｍ、Ｌｏｖ
が片側３μｍ（合計６μｍ）、ｄＷが０μｍのトランジスタである。なお、Ｖｄは１０Ｖ
とした。また、被素子形成層（基板）の温度が、−４０℃、−２５℃、２５℃、７５℃、
１２５℃、及び１５０℃である６条件で上記評価を行った。なお、Ｌｏｖとは、ゲート電
極とソース電極及びドレイン電極となる一対の電極とのチャネル長方向に重畳する幅のこ
とをいい、ｄＷとは、酸化物半導体膜に対する一対のソース電極及びドレイン電極のチャ
ネル幅方向のはみ出しのことをいう。
図２３に、Ｉｄ（実線）及び電界効果移動度（点線）のＶｇ依存性を示す。また、図２４
（Ａ）に被素子形成層（基板）の温度と閾値電圧の関係を示し、図２４（Ｂ）に被素子形
成層（基板）の温度と電界効果移動度の関係を示す。
図２３及び図２４（Ａ）より、被素子形成層（基板）の温度が高いほど閾値電圧が低くな
ることがわかる。なお、その範囲は−４０℃〜１５０℃で１．０９Ｖ〜−０．２３Ｖであ
った。
また、図２３及び図２４（Ｂ）より、被素子形成層（基板）の温度が高いほど電界効果移
動度が低くなることがわかる。なお、その範囲は−４０℃〜１５０℃で３６ｃｍ２／Ｖｓ
〜３２ｃｍ２／Ｖｓであった。従って、上述の温度範囲において電気的特性の変動が小さ
いことがわかる。
以上がＩｎ、Ｓｎ、Ｚｎを含有する酸化物半導体層を含むトランジスタの説明である。
上記Ｉｎ、Ｓｎ、Ｚｎを主成分とする上記酸化物半導体層を含むトランジスタでは、オフ
電流を１ａＡ／μｍ以下に保ちつつ、電界効果移動度を３０ｃｍ２／Ｖｓ以上、好ましく
は４０ｃｍ２／Ｖｓ以上、より好ましくは６０ｃｍ２／Ｖｓ以上とし、ＬＳＩで要求され
るオン電流の値を満たすことができる。例えば、Ｌ／Ｗ＝３３ｎｍ／４０ｎｍのトランジ
スタにおいて、ゲート電圧が２．７Ｖでドレイン電圧が１．０Ｖのときに、１２μＡ以上
のオン電流を流すことができる。また、トランジスタの動作に求められる温度範囲におい
ても、十分な電気的特性を確保することができる。このような特性であれば、第１４族の
半導体（シリコンなど）を含有する半導体層を含むトランジスタを用いた回路の中に上記
酸化物半導体層を含むトランジスタを混載しても、動作速度を犠牲にすることなく新たな
機能を有する回路を提供することができる。
（実施の形態４）
本実施の形態では、ＣＰＵなどの演算処理装置の例について説明する。
本実施の形態における演算処理装置の例について、図２５を用いて説明する。
図２５に示す演算処理装置は、バスインターフェース（ＩＦともいう）８０１と、制御装
置（ＣＴＬともいう）８０２と、キャッシュメモリ（ＣＡＣＨともいう）８０３と、命令
デコーダ（ＩＤｅｃｏｄｅｒともいう）８０５と、演算論理ユニット（ＡＬＵともいう）
８０６と、を具備する。
バスインターフェース８０１は、外部との信号のやりとり、及び演算処理装置内の各回路
との信号のやりとりなどを行う機能を有する。
制御装置８０２は、演算処理装置内の各回路の動作を制御する機能を有する。
例えば、上記実施の形態における演算回路を用いて制御装置８０２を構成することができ
る。
キャッシュメモリ８０３は、制御装置８０２により制御され、演算処理装置における動作
時のデータを一時的に保持する機能を有する。なお、例えば、１次キャッシュ及び２次キ
ャッシュとして、演算処理装置にキャッシュメモリ８０３を複数設けてもよい。
命令デコーダ８０５は、読み込んだ命令信号を翻訳する機能を有する。翻訳された命令信
号は、制御装置８０２に入力され、制御装置８０２は命令信号に応じた制御信号を演算論
理ユニット８０６に出力する。
例えば、上記実施の形態における集積回路を用いて命令デコーダ８０５を構成することが
できる。
演算論理ユニット８０６は、制御装置８０２により制御され、入力された命令信号に応じ
て論理演算処理を行う機能を有する。
例えば、上記実施の形態における演算回路を用いて演算論理ユニット８０６を構成するこ
とができる。
なお、演算処理装置にレジスタを設けてもよい。このときレジスタは、制御装置８０２に
より制御される。例えば、複数のレジスタを演算処理装置に設け、あるレジスタを演算論
理ユニット８０６用のレジスタとし、別のレジスタを命令デコーダ８０５用のレジスタと
してもよい。
図２５を用いて説明したように、本実施の形態における演算処理装置の一例では、上記実
施の形態の演算回路を、制御装置、命令デコーダ、又は演算論理ユニットなどのユニット
に用いることにより、各ユニットにおいて、データの保持を行うことができ、処理速度を
向上させることができる。
また、本実施の形態における演算処理装置の一例では、上記実施の形態における演算回路
を用いることにより、消費電力を抑制しつつ、長時間データの保持を行うことができる。
よって、演算処理装置の消費電力を低減することができる。また、実施の形態における演
算回路を用いることにより、演算処理装置の面積を小さくすることができる。
（実施の形態５）
本実施の形態では、上記実施の形態における演算処理装置を備えた電子機器の例について
説明する。
本実施の形態における電子機器の構成例について、図２６（Ａ）乃至図２６（Ｄ）を用い
て説明する。
図２６（Ａ）に示す電子機器は、携帯型情報端末の例である。図２６（Ａ）に示す情報端
末は、筐体１００１ａと、筐体１００１ａに設けられた表示部１００２ａと、を具備する
。
なお、筐体１００１ａの側面１００３ａに外部機器に接続させるための接続端子、図２６
（Ａ）に示す携帯型情報端末を操作するためのボタンのうち、一つ又は複数を設けてもよ
い。
図２６（Ａ）に示す携帯型情報端末は、筐体１００１ａの中に、ＣＰＵと、記憶回路と、
外部機器とＣＰＵ及び記憶回路との信号の送受信を行うインターフェースと、外部機器と
の信号の送受信を行うアンテナと、を備える。
図２６（Ａ）に示す携帯型情報端末は、例えば電話機、電子書籍、パーソナルコンピュー
タ、及び遊技機の一つ又は複数としての機能を有する。
図２６（Ｂ）に示す電子機器は、折り畳み式の携帯型情報端末の例である。図２６（Ｂ）
に示す携帯型情報端末は、筐体１００１ｂと、筐体１００１ｂに設けられた表示部１００
２ｂと、筐体１００４と、筐体１００４に設けられた表示部１００５と、筐体１００１ｂ
及び筐体１００４を接続する軸部１００６と、を具備する。
また、図２６（Ｂ）に示す携帯型情報端末では、軸部１００６により筐体１００１ｂ又は
筐体１００４を動かすことにより、筐体１００１ｂを筐体１００４に重畳させることがで
きる。
なお、筐体１００１ｂの側面１００３ｂ又は筐体１００４の側面１００７に外部機器に接
続させるための接続端子、図２６（Ｂ）に示す携帯型情報端末を操作するためのボタンの
うち、一つ又は複数を設けてもよい。
また、表示部１００２ｂ及び表示部１００５に、互いに異なる画像又は一続きの画像を表
示させてもよい。なお、表示部１００５を必ずしも設けなくてもよく、表示部１００５の
代わりに、入力装置であるキーボードを設けてもよい。
図２６（Ｂ）に示す携帯型情報端末は、筐体１００１ｂ又は筐体１００４の中に、ＣＰＵ
と、記憶回路と、外部機器とＣＰＵ及び記憶回路との信号の送受信を行うインターフェー
スと、を備える。なお、図２６（Ｂ）に示す携帯型情報端末に、外部との信号の送受信を
行うアンテナを設けてもよい。
図２６（Ｂ）に示す携帯型情報端末は、例えば電話機、電子書籍、パーソナルコンピュー
タ、及び遊技機の一つ又は複数としての機能を有する。
図２６（Ｃ）に示す電子機器は、設置型情報端末の例である。図２６（Ｃ）に示す設置型
情報端末は、筐体１００１ｃと、筐体１００１ｃに設けられた表示部１００２ｃと、を具
備する。
なお、表示部１００２ｃを、筐体１００１ｃにおける甲板部１００８に設けることもでき
る。
また、図２６（Ｃ）に示す設置型情報端末は、筐体１００１ｃの中に、ＣＰＵと、記憶回
路と、外部機器とＣＰＵ及び記憶回路との信号の送受信を行うインターフェースと、を備
える。なお、図２６（Ｃ）に示す設置型情報端末に、外部との信号の送受信を行うアンテ
ナを設けてもよい。
さらに、図２６（Ｃ）に示す設置型情報端末における筐体１００１ｃの側面１００３ｃに
券などを出力する券出力部、硬貨投入部、及び紙幣挿入部の一つ又は複数を設けてもよい
。
図２６（Ｃ）に示す設置型情報端末は、例えば現金自動預け払い機、券などの注文をする
ための情報通信端末（マルチメディアステーションともいう）、又は遊技機としての機能
を有する。
図２６（Ｄ）は、設置型情報端末の例である。図２６（Ｄ）に示す設置型情報端末は、筐
体１００１ｄと、筐体１００１ｄに設けられた表示部１００２ｄと、を具備する。なお、
筐体１００１ｄを支持する支持台を設けてもよい。
なお、筐体１００１ｄの側面１００３ｄに外部機器に接続させるための接続端子、図２６
（Ｄ）に示す設置型情報端末を操作するためのボタンのうち、一つ又は複数を設けてもよ
い。
また、図２６（Ｄ）に示す設置型情報端末は、筐体１００１ｄの中に、ＣＰＵと、記憶回
路と、外部機器とＣＰＵ及び記憶回路との信号の送受信を行うインターフェースと、を備
えてもよい。なお、図２６（Ｄ）に示す設置型情報端末に、外部との信号の送受信を行う
アンテナを設けてもよい。
図２６（Ｄ）に示す設置型情報端末は、例えばデジタルフォトフレーム、モニタ、又はテ
レビジョン装置としての機能を有する。
上記実施の形態の演算処理装置は、図２６（Ａ）乃至図２６（Ｄ）に示す電子機器のＣＰ
Ｕとして用いられる。
図２６を用いて説明したように、本実施の形態における電子機器の一例は、ＣＰＵとして
上記実施の形態における演算処理装置を具備する構成である。
また、本実施の形態における電子機器の一例では、上記実施の形態における演算処理装置
を用いることにより、消費電力を抑制しつつ、長時間データの保持を行うことができる。
よって、演算処理装置の消費電力を低減することができる。また、実施の形態における演
算回路を用いることにより、演算処理装置の面積を小さくすることができる。
１１１ 演算部
１２１ トランジスタ
１２２ トランジスタ
１３１ インバータ
１５１ トランジスタ
１６１ トランジスタ
１６２ トランジスタ
１７１ トランジスタ
１７２ トランジスタ
１８１ トランジスタ
１８２ トランジスタ
１８３ トランジスタ
１８４ トランジスタ
３１１ 演算部
３２１ トランジスタ
３２２ トランジスタ
３３１ インバータ
３５１ トランジスタ
３５２ トランジスタ
３５３ トランジスタ
３５４ トランジスタ
３５５ トランジスタ
３５６ トランジスタ
３５７ トランジスタ
３５８ トランジスタ
３５９ トランジスタ
３６０ トランジスタ
３６１ トランジスタ
３６２ トランジスタ
３６３ トランジスタ
３６４ トランジスタ
３６５ トランジスタ
３６６ トランジスタ
６００ 被素子形成層
６０１ 導電層
６０２ 絶縁層
６０３ 半導体層
６０４ａ 領域
６０４ｂ 領域
６０５ａ 導電層
６０５ｂ 導電層
６０６ａ 絶縁層
６０６ｂ 絶縁層
６０７ 絶縁層
６５１ 下地絶縁物
６５２ 埋め込み絶縁物
６５３ａ 半導体領域
６５３ｂ 半導体領域
６５３ｃ 半導体領域
６５４ ゲート絶縁層
６５５ ゲート電極
６５６ａ 側壁絶縁物
６５６ｂ 側壁絶縁物
６５７ 絶縁層
６５８ａ ソース電極
６５８ｂ ドレイン電極
８０１ バスインターフェース
８０２ 制御装置
８０３ キャッシュメモリ
８０５ 命令デコーダ
８０６ 演算論理ユニット
１００１ａ 筐体
１００１ｂ 筐体
１００１ｃ 筐体
１００１ｄ 筐体
１００２ａ 表示部
１００２ｂ 表示部
１００２ｃ 表示部
１００２ｄ 表示部
１００３ａ 側面
１００３ｂ 側面
１００３ｃ 側面
１００３ｄ 側面
１００４ 筐体
１００５ 表示部
１００６ 軸部
１００７ 側面
１００８ 甲板部

Claims (1)

  1. 入力信号を元に論理演算処理を行い、前記論理演算処理の結果に応じて設定される電位を記憶データとして保持し、前記記憶データに応じた値の信号を出力信号として出力する機能を有し、
    前記論理演算処理を行う演算部と、
    前記記憶データの電位を、前記論理演算処理の結果に応じた電位に設定するか否かを制御する第１の電界効果トランジスタと、
    前記記憶データの電位を、基準電位に設定するか否かを制御する第２の電界効果トランジスタと、を備え、
    前記第１の電界効果トランジスタ及び前記第２の電界効果トランジスタのそれぞれは、チャネルに酸化物半導体層を含み、
    前記第１の電界効果トランジスタにおける、チャネル幅１μｍあたりのオフ電流は、１０ａＡ以下であり、
    前記第２の電界効果トランジスタにおける、チャネル幅１μｍあたりのオフ電流は、１０ａＡ以下であり、
    前記酸化物半導体層は、Ｉｎ、Ｇａ及びＺｎを有し、
    前記酸化物半導体層は、ｃ軸に配向している結晶を含み、
    前記演算部は、チャネル部にシリコンを含むトランジスタを有し、
    前記チャネル部にシリコンを含むトランジスタと、前記第１の電界効果トランジスタ、前記第２の電界効果トランジスタとは積層されている、ことを特徴とする演算回路。
JP2016173661A 2011-05-19 2016-09-06 演算回路 Active JP6285512B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011112834 2011-05-19
JP2011112834 2011-05-19

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2012111334A Division JP6002433B2 (ja) 2011-05-19 2012-05-15 演算回路及び演算回路の駆動方法

Publications (2)

Publication Number Publication Date
JP2016226045A JP2016226045A (ja) 2016-12-28
JP6285512B2 true JP6285512B2 (ja) 2018-02-28

Family

ID=47175873

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2012111334A Expired - Fee Related JP6002433B2 (ja) 2011-05-19 2012-05-15 演算回路及び演算回路の駆動方法
JP2016173661A Active JP6285512B2 (ja) 2011-05-19 2016-09-06 演算回路

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2012111334A Expired - Fee Related JP6002433B2 (ja) 2011-05-19 2012-05-15 演算回路及び演算回路の駆動方法

Country Status (4)

Country Link
US (2) US8779798B2 (ja)
JP (2) JP6002433B2 (ja)
KR (1) KR102081792B1 (ja)
TW (2) TWI615841B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102093909B1 (ko) 2011-05-19 2020-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 회로 및 회로의 구동 방법
US9515661B2 (en) * 2014-05-09 2016-12-06 Semiconductor Energy Laboratory Co., Ltd. Circuit, semiconductor device, and clock tree

Family Cites Families (231)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4316106A (en) 1980-01-11 1982-02-16 Mostek Corporation Dynamic ratioless circuitry for random logic applications
JPS58205226A (ja) 1982-05-25 1983-11-30 Fujitsu Ltd スタンバイ機能を内蔵したマイクロコンピユ−タ
JPS6025269A (ja) 1983-07-21 1985-02-08 Hitachi Ltd 半導体記憶素子
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
US4642487A (en) 1984-09-26 1987-02-10 Xilinx, Inc. Special interconnect for configurable logic array
JPS62177794A (ja) 1986-01-31 1987-08-04 Hitachi Ltd 半導体メモリセル
JP2689416B2 (ja) 1986-08-18 1997-12-10 日本電気株式会社 フリツプフロツプ
JPS6366789A (ja) 1986-09-09 1988-03-25 Mitsubishi Electric Corp Ｃｍｏｓ行デコ−ダ回路
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
US4809225A (en) 1987-07-02 1989-02-28 Ramtron Corporation Memory cell with volatile and non-volatile portions having ferroelectric capacitors
US5218607A (en) 1989-06-23 1993-06-08 Kabushiki Kaisha Toshiba Computer having a resume function and operable on an internal power source
JPH0327419A (ja) 1989-06-23 1991-02-05 Toshiba Corp パーソナルコンピュータ
JPH03192915A (ja) 1989-12-22 1991-08-22 Nec Corp フリップフロップ
JPH05110392A (ja) 1991-10-16 1993-04-30 Hitachi Ltd 状態保持回路を具備する集積回路
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH07147530A (ja) 1993-11-24 1995-06-06 Mitsubishi Electric Corp ラッチ回路及びマスタースレーブ型フリップフロップ回路
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH09232942A (ja) 1996-02-22 1997-09-05 Hitachi Ltd 半導体論理回路
US5825208A (en) * 1996-05-20 1998-10-20 International Business Machines Corporation Method and apparatus for fast evaluation of dynamic CMOS logic circuits
GB9614800D0 (en) 1996-07-13 1996-09-04 Plessey Semiconductors Ltd Programmable logic arrays
JP3765127B2 (ja) 1996-08-12 2006-04-12 ソニー株式会社 論理回路
JPH1078836A (ja) 1996-09-05 1998-03-24 Hitachi Ltd データ処理装置
JP4103968B2 (ja) 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
US5898330A (en) * 1997-06-03 1999-04-27 Sun Microsystems, Inc. Edge-triggered staticized dynamic flip-flop with scan circuitry
US6046606A (en) 1998-01-21 2000-04-04 International Business Machines Corporation Soft error protected dynamic circuit
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000077982A (ja) 1998-08-27 2000-03-14 Kobe Steel Ltd 半導体集積回路
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP3955409B2 (ja) 1999-03-17 2007-08-08 株式会社ルネサステクノロジ 半導体記憶装置
JP2000349163A (ja) * 1999-06-04 2000-12-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
US6570801B2 (en) 2000-10-27 2003-05-27 Kabushiki Kaisha Toshiba Semiconductor memory having refresh function
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
US6385120B1 (en) 2000-12-22 2002-05-07 Texas Instruments Incorporated Power-off state storage apparatus and method
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US6944045B2 (en) 2001-11-19 2005-09-13 Rohm Co., Ltd. Data holding apparatus and data read out method
JP4091301B2 (ja) 2001-12-28 2008-05-28 富士通株式会社 半導体集積回路および半導体メモリ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
JP4257214B2 (ja) 2002-02-28 2009-04-22 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP3940014B2 (ja) 2002-03-29 2007-07-04 富士通株式会社 半導体集積回路、無線タグ、および非接触型ｉｃカード
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7187211B2 (en) * 2002-08-14 2007-03-06 Via Technologies, Inc. P-domino output latch
JP4141767B2 (ja) 2002-08-27 2008-08-27 富士通株式会社 強誘電体キャパシタを使用した不揮発性データ記憶回路
US7327169B2 (en) * 2002-09-25 2008-02-05 Semiconductor Energy Laboratory Co., Ltd. Clocked inverter, NAND, NOR and shift register
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
US6788567B2 (en) 2002-12-02 2004-09-07 Rohm Co., Ltd. Data holding device and data holding method
WO2004059838A1 (ja) 2002-12-25 2004-07-15 Matsushita Electric Industrial Co., Ltd. 不揮発性ラッチ回路及びその駆動方法
US7528643B2 (en) * 2003-02-12 2009-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device having the same, and driving method of the same
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7336097B2 (en) 2003-12-24 2008-02-26 Viciciv, Inc. Look-up table structure with embedded carry logic
US7064973B2 (en) 2004-02-03 2006-06-20 Klp International, Ltd. Combination field programmable gate array allowing dynamic reprogrammability
US6972986B2 (en) 2004-02-03 2005-12-06 Kilopass Technologies, Inc. Combination field programmable gate array allowing dynamic reprogrammability and non-votatile programmability based upon transistor gate oxide breakdown
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
CN102354658B (zh) 2004-03-12 2015-04-01 独立行政法人科学技术振兴机构 薄膜晶体管的制造方法
US6995586B2 (en) * 2004-04-08 2006-02-07 Broadcom Corporation Monotonic leakage-tolerant logic circuits
JP2005323295A (ja) 2004-05-11 2005-11-17 Asahi Kasei Microsystems Kk ラッチ回路及びフリップフロップ回路
US7064574B1 (en) 2004-06-08 2006-06-20 Xilinx, Inc. PLD memory cells utilizing metal-to-metal capacitors to selectively reduce susceptibility to single event upsets
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006050208A (ja) 2004-08-04 2006-02-16 Denso Corp 電源瞬断対応論理回路
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US20060095975A1 (en) 2004-09-03 2006-05-04 Takayoshi Yamada Semiconductor device
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7374984B2 (en) 2004-10-29 2008-05-20 Randy Hoffman Method of forming a thin film component
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
RU2358355C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
JP5053537B2 (ja) 2004-11-10 2012-10-17 キヤノン株式会社 非晶質酸化物を利用した半導体デバイス
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100702310B1 (ko) 2005-07-21 2007-03-30 주식회사 하이닉스반도체 비휘발성 래치 회로 및 이를 포함하는 시스템 온 칩
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2009509449A (ja) * 2005-09-20 2009-03-05 エヌエックスピー ビー ヴィ 単一しきい値・単一導電型論理回路
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP2007125823A (ja) 2005-11-04 2007-05-24 Seiko Epson Corp 液体吐出装置及び液体吐出部の駆動方法
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
JP5364235B2 (ja) 2005-12-02 2013-12-11 株式会社半導体エネルギー研究所 表示装置
US8004481B2 (en) 2005-12-02 2011-08-23 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
JP2007157934A (ja) 2005-12-02 2007-06-21 Seiko Epson Corp 半導体装置および半導体装置の製造方法
US7915619B2 (en) 2005-12-22 2011-03-29 Showa Denko K.K. Light-emitting diode and method for fabrication thereof
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US20070182455A1 (en) 2006-02-08 2007-08-09 Jinn-Shyan Wang AND type match circuit structure for content-addressable memories
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4954639B2 (ja) 2006-08-25 2012-06-20 パナソニック株式会社 ラッチ回路及びこれを備えた半導体集積回路
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7511343B2 (en) * 2006-10-12 2009-03-31 Xerox Corporation Thin film transistor
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP4297159B2 (ja) 2006-12-08 2009-07-15 ソニー株式会社 フリップフロップおよび半導体集積回路
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US7800400B2 (en) 2007-01-12 2010-09-21 Altera Corporation Configuration random access memory
JP5508662B2 (ja) 2007-01-12 2014-06-04 株式会社半導体エネルギー研究所 表示装置
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
JP5294651B2 (ja) 2007-05-18 2013-09-18 キヤノン株式会社 インバータの作製方法及びインバータ
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8354674B2 (en) 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
US20090002044A1 (en) 2007-06-29 2009-01-01 Seiko Epson Corporation Master-slave type flip-flop circuit
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5178492B2 (ja) 2007-12-27 2013-04-10 株式会社半導体エネルギー研究所 表示装置および当該表示装置を具備する電子機器
JP5140459B2 (ja) 2008-02-28 2013-02-06 ローム株式会社 不揮発性記憶ゲートおよびその動作方法、および不揮発性記憶ゲート組込み型論理回路およびその動作方法
JP5305696B2 (ja) * 2008-03-06 2013-10-02 キヤノン株式会社 半導体素子の処理方法
KR101490112B1 (ko) 2008-03-28 2015-02-05 삼성전자주식회사 인버터 및 그를 포함하는 논리회로
US8085076B2 (en) 2008-07-03 2011-12-27 Broadcom Corporation Data retention flip flop for low power applications
JP2010034710A (ja) 2008-07-25 2010-02-12 Nec Electronics Corp 半導体集積回路及びその誤動作防止方法
JP2010040815A (ja) * 2008-08-06 2010-02-18 Sony Corp 縦型電界効果トランジスタ及び画像表示装置
TWI508282B (zh) 2008-08-08 2015-11-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5537787B2 (ja) 2008-09-01 2014-07-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101623958B1 (ko) 2008-10-01 2016-05-25 삼성전자주식회사 인버터 및 그의 동작방법과 인버터를 포함하는 논리회로
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5781720B2 (ja) 2008-12-15 2015-09-24 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US8174021B2 (en) 2009-02-06 2012-05-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
TWI489628B (zh) 2009-04-02 2015-06-21 Semiconductor Energy Lab 半導體裝置和其製造方法
TWI535023B (zh) 2009-04-16 2016-05-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
KR101608887B1 (ko) * 2009-04-17 2016-04-05 삼성전자주식회사 인버터와 그 제조방법 및 인버터를 포함하는 논리회로
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
KR101638978B1 (ko) * 2009-07-24 2016-07-13 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR102054650B1 (ko) 2009-09-24 2019-12-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
KR101711236B1 (ko) 2009-10-09 2017-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101745747B1 (ko) 2009-10-16 2017-06-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리 회로 및 반도체 장치
WO2011048929A1 (en) 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011052396A1 (en) 2009-10-29 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
SG188112A1 (en) 2009-10-30 2013-03-28 Semiconductor Energy Lab Logic circuit and semiconductor device
KR102148664B1 (ko) 2009-11-06 2020-08-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101605984B1 (ko) * 2009-11-06 2016-03-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101700154B1 (ko) 2009-11-20 2017-01-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 래치 회로와 회로
KR101777643B1 (ko) 2009-12-11 2017-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 논리 회로, 및 cpu
CN102668377B (zh) 2009-12-18 2015-04-08 株式会社半导体能源研究所 非易失性锁存电路和逻辑电路以及使用它们的半导体器件
KR102712211B1 (ko) 2009-12-25 2024-10-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 메모리 장치, 반도체 장치, 및 전자 장치
WO2011089847A1 (en) 2010-01-20 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Signal processing circuit and method for driving the same
JP2010282721A (ja) 2010-08-09 2010-12-16 Renesas Electronics Corp 半導体装置
JP2013009285A (ja) 2010-08-26 2013-01-10 Semiconductor Energy Lab Co Ltd 信号処理回路及びその駆動方法
US8941112B2 (en) 2010-12-28 2015-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI621121B (zh) 2011-01-05 2018-04-11 半導體能源研究所股份有限公司 儲存元件、儲存裝置、及信號處理電路
TWI525619B (zh) 2011-01-27 2016-03-11 半導體能源研究所股份有限公司 記憶體電路
WO2012102281A1 (en) 2011-01-28 2012-08-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8787083B2 (en) 2011-02-10 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Memory circuit
JP5827145B2 (ja) 2011-03-08 2015-12-02 株式会社半導体エネルギー研究所 信号処理回路
US8760903B2 (en) 2011-03-11 2014-06-24 Semiconductor Energy Laboratory Co., Ltd. Storage circuit
JP5839474B2 (ja) 2011-03-24 2016-01-06 株式会社半導体エネルギー研究所 信号処理回路
TWI567735B (zh) 2011-03-31 2017-01-21 半導體能源研究所股份有限公司 記憶體電路，記憶體單元，及訊號處理電路
US8743590B2 (en) 2011-04-08 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device using the same
US9142320B2 (en) 2011-04-08 2015-09-22 Semiconductor Energy Laboratory Co., Ltd. Memory element and signal processing circuit
US8854867B2 (en) 2011-04-13 2014-10-07 Semiconductor Energy Laboratory Co., Ltd. Memory device and driving method of the memory device
JP5890234B2 (ja) 2011-04-15 2016-03-22 株式会社半導体エネルギー研究所 半導体装置及びその駆動方法
JP6001900B2 (ja) 2011-04-21 2016-10-05 株式会社半導体エネルギー研究所 信号処理回路
US8941958B2 (en) * 2011-04-22 2015-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10079053B2 (en) 2011-04-22 2018-09-18 Semiconductor Energy Laboratory Co., Ltd. Memory element and memory device
US8681533B2 (en) 2011-04-28 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Memory circuit, signal processing circuit, and electronic device
US9935622B2 (en) 2011-04-28 2018-04-03 Semiconductor Energy Laboratory Co., Ltd. Comparator and semiconductor device including comparator
KR101963457B1 (ko) 2011-04-29 2019-03-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기억 장치 및 그 구동 방법
TWI525615B (zh) 2011-04-29 2016-03-11 半導體能源研究所股份有限公司 半導體儲存裝置
US8446171B2 (en) 2011-04-29 2013-05-21 Semiconductor Energy Laboratory Co., Ltd. Signal processing unit
TWI568181B (zh) * 2011-05-06 2017-01-21 半導體能源研究所股份有限公司 邏輯電路及半導體裝置
TWI541978B (zh) 2011-05-11 2016-07-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置之驅動方法
TWI536502B (zh) 2011-05-13 2016-06-01 半導體能源研究所股份有限公司 記憶體電路及電子裝置
SG11201503709SA (en) 2011-05-13 2015-07-30 Semiconductor Energy Lab Semiconductor device
JP5886128B2 (ja) 2011-05-13 2016-03-16 株式会社半導体エネルギー研究所 半導体装置
WO2012157472A1 (en) 2011-05-13 2012-11-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI552150B (zh) 2011-05-18 2016-10-01 半導體能源研究所股份有限公司 半導體儲存裝置
US8837203B2 (en) 2011-05-19 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102093909B1 (ko) 2011-05-19 2020-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 회로 및 회로의 구동 방법
JP5820336B2 (ja) 2011-05-20 2015-11-24 株式会社半導体エネルギー研究所 半導体装置
US8508256B2 (en) 2011-05-20 2013-08-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit
US9762246B2 (en) 2011-05-20 2017-09-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with a storage circuit having an oxide semiconductor

Also Published As

Publication number Publication date
KR102081792B1 (ko) 2020-02-26
JP2012257219A (ja) 2012-12-27
KR20120129765A (ko) 2012-11-28
US8779798B2 (en) 2014-07-15
TW201706994A (zh) 2017-02-16
JP2016226045A (ja) 2016-12-28
US20140284600A1 (en) 2014-09-25
US10090333B2 (en) 2018-10-02
TWI615841B (zh) 2018-02-21
TWI569266B (zh) 2017-02-01
JP6002433B2 (ja) 2016-10-05
US20120297220A1 (en) 2012-11-22
TW201301281A (zh) 2013-01-01

Similar Documents

Publication Publication Date Title
US11750194B2 (en) Semiconductor device
JP5820336B2 (ja) 半導体装置
JP5963905B2 (ja) 信号処理回路
US9490267B2 (en) Semiconductor device
JP6592124B2 (ja) 集積回路
JP6023453B2 (ja) 記憶装置
JP5820335B2 (ja) 半導体装置
JP6285512B2 (ja) 演算回路

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170530

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170719

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180201

R150 Certificate of patent or registration of utility model

Ref document number: 6285512

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250