JP6220470B2 - 酸化物半導体膜及び半導体装置 - Google Patents

酸化物半導体膜及び半導体装置 Download PDF

Info

Publication number
JP6220470B2
JP6220470B2 JP2017045902A JP2017045902A JP6220470B2 JP 6220470 B2 JP6220470 B2 JP 6220470B2 JP 2017045902 A JP2017045902 A JP 2017045902A JP 2017045902 A JP2017045902 A JP 2017045902A JP 6220470 B2 JP6220470 B2 JP 6220470B2
Authority
JP
Japan
Prior art keywords
film
oxide semiconductor
transistor
semiconductor film
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017045902A
Other languages
English (en)
Other versions
JP2017123483A (ja
Inventor
山崎　舜平
舜平 山崎
秋元　健吾
健吾 秋元
野中　裕介
裕介 野中
大志 金村
大志 金村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2017123483A publication Critical patent/JP2017123483A/ja
Application granted granted Critical
Publication of JP6220470B2 publication Critical patent/JP6220470B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H01L29/247—Amorphous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Description

酸化物半導体を用いる半導体装置及びその作製方法に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装
置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
液晶表示装置に代表されるように、ガラス基板などに形成されるトランジスタの多くはア
モルファスシリコン、多結晶シリコンなどによって構成されている。アモルファスシリコ
ンを用いたトランジスタは電界効果移動度が低いもののガラス基板の大面積化に対応する
ことができる。また、多結晶シリコンを用いたトランジスタの電界効果移動度は高いがガ
ラス基板の大面積化には適していないという欠点を有している。
シリコンを用いたトランジスタのほかに、近年は酸化物半導体を用いてトランジスタを作
製し、電子デバイスや光デバイスに応用する技術が注目されている。例えば、酸化物半導
体として、酸化亜鉛、Ｉｎ−Ｇａ−Ｚｎ系酸化物を用いてトランジスタを作製し、表示装
置の画素のスイッチング素子などに用いる技術が特許文献１および特許文献２で開示され
ている。
酸化物半導体において、水素の一部はドナーとなり、キャリアである電子を放出する。酸
化物半導体のキャリア濃度が高まると、ゲートに電圧を印加しなくてもトランジスタにチ
ャネルが形成されてしまう。即ち、しきい値電圧が負方向にシフトし、しきい値電圧の制
御が困難となる。
特許文献３には、酸化物半導体膜中に水素を添加すると、導電率が４から５桁程度高くな
ることが示されている。また、酸化物半導体膜に接する絶縁膜から酸化物半導体膜に、水
素が拡散していくことが示されている。
また、非特許文献１には、ａ−ＩＧＺＯ中の酸素の拡散係数及び水素の拡散係数について
の開示がある。熱処理温度１００℃〜４００℃における酸素の拡散係数は２〜４×１０−
１７ｃｍ２ｓ−１であり、ＺｎＯやＳｉＯ２と比較して大きいと非特許文献１に開示され
ている。また、非特許文献２には、熱処理温度３００℃〜４５０℃におけるａ−ＩＧＺＯ
中の酸素の拡散についての開示がある。
また、非特許文献３には、ａ−ＩＧＺＯの密度が５．９ｇ／ｃｍ３であることが開示され
ている。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報 特開２００８−１４１１１９号公報
Ｋｅｎｊｉ Ｎｏｍｕｒａ ｅｔ ａｌ．、「Ｄｉｆｆｕｓｉｏｎ ｏｆ ｏｘｙｇｅｎ ａｎｄ ｈｙｄｒｏｇｅｎ ｉｎ ａ−Ｉｎ−Ｇａ−Ｚｎ−Ｏ」 ＴＨＩＮ ＦＩＬＭ ＭＡＴＥＲＩＡＬＳ ＆ ＤＥＶＩＣＥＳ ＭＥＥＴＩＮＧＳ， ４Ｏ０４，Ｎｏｖｅｍｂｅｒ ２０１１、ｐ．１６−１７ Ｍａｓａｓｈｉ Ｏｎｏ ｅｔ ａｌ．、「Ｎｏｖｅｌ Ｈｉｇｈ Ｐｅｒｆｏｒｍａｎｃｅ ＩＧＺＯ−ＴＦＴ ｗｉｔｈ Ｈｉｇｈ Ｍｏｂｉｌｉｔｙ ｏｖｅｒ ４０ｃｍ２／Ｖｓ ａｎｄ ｈｉｇｈ Ｐｈｏｔｏｓｔａｂｉｌｉｔｙ Ｉｎｃｏｒｐｏｒａｔｅｄ Ｏｘｙｇｅｎ Ｄｉｆｆｕｓｉｏｎ」 Ｔｈｅ １８ｔｈ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｄｉｓｐｌａｙ Ｗｏｒｋｓｈｏｐｓ ２０１１、ｐ．１６８９−１６９０ Ｋｅｎｊｉ Ｎｏｍｕｒａ ｅｔ ａｌ．、「Ｌｏｃａｌ Ｃｏｏｒｄｉｎａｔｉｏｎ ｓｔｒｕｃｔｕｒｅ ａｎｄ ｅｌｅｃｔｒｏｎｉｃ ｓｔｒｕｃｔｕｒｅ ｏｆ ｔｈｅ ｌａｒｇｅ ｅｌｅｃｔｒｏｎ ｍｏｂｉｌｉｔｙ ａｍｏｒｐｈｏｕｓ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｉｎ−Ｇａ−Ｚｎ−Ｏ： Ｅｘｐｅｒｉｍｅｎｔ ａｎｄ ａｂ ｉｎｉｔｏ ｃａｌｃｕｌａｔｉｏｎｓ」 Ｔｈｅ Ａｍｅｒｉｃａｎ Ｐｈｙｓｉｃａｌ Ｓｏｃｉｅｔｙ ２００７、ＰＨＹＳＩＣＡＬ ＲＥＶＩＥＷ Ｂ ７５， ０３５２１２
トランジスタに安定した電気的特性を付与し、信頼性の高い半導体装置を作製することを
課題の一つとする。
酸化物半導体膜を形成する際、成膜方法や成膜条件によって得られる膜質が大きく異なる
。成膜直後の酸化物半導体膜の膜質は、トランジスタの半導体層として用いて得られる電
気特性や信頼性を左右する。
例えば、膜密度の低い酸化物半導体膜の形成方法では、膜中にボイドや歪みが多く、界面
反応が生じやすい。また、膜密度が小さいと酸素や水素の拡散する量が多くなる。膜中の
ボイドに水素（または水）があると進行性不良の劣化につながる恐れがある。
そこで、本明細書に開示する本発明の構成は、単結晶に近い緻密な膜を得る方法およびそ
の方法で得られる酸化物半導体膜を有する半導体装置を発明の一つとする。
スパッタリング用ターゲットが多結晶、且つ、相対密度（充填率）の高いものを用い、成
膜時のスパッタリング用ターゲットは十分冷やして室温とし、被成膜基板の被成膜面は、
室温以上に高め、成膜チャンバー内に水分や水素がほとんどない雰囲気下で酸化物半導体
膜の成膜を行う。
スパッタリング用ターゲットは高密度であるほど好ましい。スパッタリング用ターゲット
の密度が高いことで成膜される膜密度も高くできる。具体的には、ターゲットの相対密度
（充填率）は９０％以上１００％以下、好ましくは９５％以上、さらに好ましくは９９．
９％以上とする。なお、スパッタリング用ターゲットの相対密度とは、スパッタリング用
ターゲットと同一組成の材料の気孔のない状態における密度との比をいう。
また、成膜チャンバー内に残存する不純物を低減することも緻密な膜を得る上で重要であ
る。成膜チャンバー内の背圧（到達真空度：反応ガスを導入する前の真空度）を５×１０
−３Ｐａ以下、好ましくは６×１０−５Ｐａとし、成膜時の圧力を２Ｐａ未満、好ましく
は０．４Ｐａ以下とする。背圧を低くすることで成膜チャンバー内の不純物を低減する。
また、成膜チャンバー内に導入するガス、即ち、成膜時に用いるガス中の不純物を低減す
ることも緻密な膜を得る上で重要である。また、成膜ガス中の酸素割合を高め、電力を最
適化することが重要である。成膜ガス中の酸素割合（上限は酸素１００％）を高め、電力
を最適化することによって成膜時のプラズマダメージを軽減することができる。そのため
、緻密な膜を得やすくなる。
また、酸化物半導体膜の成膜前または成膜中には成膜チャンバー内の水分量などを監視（
モニター）するため、四重極形質量分析計（以下、Ｑ−ｍａｓｓと呼ぶ）を常に作動させ
た状態で成膜を行うことが好ましい。
本明細書で開示する発明の一つは、多結晶のスパッタリング用ターゲットを用い、スパッ
タ法により酸化物半導体膜を成膜する際、成膜時の成膜チャンバー内の水分圧を１０−３
Ｐａ以下とする半導体装置の作製方法である。
単結晶に近い緻密な膜を得るため、酸化物半導体膜の成膜時の成膜チャンバー内の水分圧
は、１０−３Ｐａ以下であることが好ましく、１０−４Ｐａ以下であることがより好まし
く、１０−５Ｐａ以下であることがさらに好ましい。さらに成膜時の成膜チャンバー内の
水素分圧は、１０−１Ｐａ以下であることが好ましく、１０−２Ｐａ以下であることがよ
り好ましい。
また、単結晶に近い緻密な膜を得るため、酸化物半導体膜の成膜前の成膜チャンバー内の
水分圧は、１０−３Ｐａ以下好ましくは１０−４Ｐａ以下、さらに好ましくは１０−５Ｐ
ａ以下とする。
なお、被成膜基板の温度は、水の吸着がない温度、好ましくは２００℃以上５００℃以下
に加熱しておくことで緻密な膜を得やすくなる。
また、得られた緻密な膜も本発明の一つであり、その構成は、非単結晶の酸化物半導体膜
をチャネル形成領域とし、酸化物半導体膜の密度が５．９ｇ／ｃｍ３より高く、好ましく
は６．０ｇ／ｃｍ３より高く６．３７５ｇ／ｃｍ３未満であることを特徴とする半導体装
置である。
なお、６．３７５ｇ／ｃｍ３の密度数値は、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：
２［ｍｏｌ数比］（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］）の組成であるＩｎ−Ｇ
ａ−Ｚｎ系酸化物の密度理論値である。また、酸化物半導体膜の組成は、Ｘ線光電子分光
法（ＸＰＳ：Ｘ−ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）を
用いて測定することができる。
また、本発明の他の構成は、ゲート電極層上にゲート絶縁層と、ゲート絶縁層上に非単結
晶の酸化物半導体膜とを有し、酸化物半導体膜の密度が６．０ｇ／ｃｍ３より高く６．３
７５ｇ／ｃｍ３未満であることを特徴とする半導体装置である。
また、本発明の他の構成は、非単結晶の酸化物半導体膜と、酸化物半導体膜上にゲート絶
縁層と、ゲート絶縁層上にゲート電極層とを有し、酸化物半導体膜の密度が６．０ｇ／ｃ
ｍ３より高く６．３７５ｇ／ｃｍ３未満であることを特徴とする半導体装置である。
上記方法によって得られる非単結晶の酸化物半導体膜は、薄膜でありながら単結晶に近い
緻密な膜であり、そのことが緻密な酸化物半導体膜を用いた半導体装置の信頼性の向上を
背後よりサポートしている。
なお、酸化物半導体膜の膜密度は、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏ
ｒｄ ＢａｃｋｓｃａｔｔｅｒｉｎｇＳｐｅｃｔｒｏｍｅｔｒｙ）や、Ｘ線反射率測定法
（ＸＲＲ：Ｘ−Ｒａｙ Ｒｅｆｌｅｃｔｉｖｉｔｙ）によって測定することができる。
また、成膜条件、例えば被成膜基板の温度を２００℃以上とすることで、結晶部を含む緻
密な酸化物半導体膜、即ちＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔ
ａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜を得ることもできる。この
酸化物半導体膜中の結晶部のｃ軸は、酸化物半導体膜の被形成面の法線ベクトルまたは表
面の法線ベクトルに平行な方向に揃う。図２１は、ＣＡＡＣ−ＯＳ膜（Ｉｎ−Ｇａ−Ｚｎ
系酸化物）の高分解能断面ＴＥＭ像（明視野像）である。当該断面ＴＥＭ像は、横方向が
ＣＡＡＣ−ＯＳ膜の膜面と平行方向である。ＴＥＭ像は、株式会社日立ハイテクノロジー
ズ製 Ｈ−９０００ＮＡＲを用い、加速電圧を３００ｋＶとして倍率８００万倍で観察し
ている。
被成膜基板の温度を２００℃以上とすると、成膜中は、ターゲットから微小なスパッタリ
ング粒子が飛翔して基板上にそのスパッタリング粒子がはりつくようにして成膜され、且
つ、基板が加熱されているため、再配列し高密度な膜となる。
この成膜中の現象を詳細に説明する。スパッタリング用ターゲットの表面にイオンが衝突
すると、スパッタリング用ターゲットに含まれる結晶領域は、ａ−ｂ面から劈開し、ａ−
ｂ面に平行な層に沿った形状（平板状またはペレット状）のスパッタリング粒子が剥離す
る。この平板状のスパッタリング粒子が、結晶状態を維持したまま基板表面に到達するこ
とで表面に垂直な方向から見てｃ軸配向した結晶領域を有する酸化物半導体膜が得やすく
なる。
ＣＡＡＣ−ＯＳ膜のインジウム原子は、横方向に２個以上２０個以下程度の数が連なって
おり、インジウム原子を含む層を形成している。なお、インジウム原子は、横方向に２０
個より多く連なっていることもある。例えば、２個以上５０個以下、２個以上１００個以
下または２個以上５００個以下のインジウム原子が横方向に連なっていてもよい。
また、インジウム原子を含む層は、層同士が重畳しており、その層数は２層以上２０層以
下、２層以上１０層以下または２層以上４層以下である。
このように、インジウム原子を含む層の積層体は、横方向が数個程度、縦方向が数層程度
の塊であることが多いように見える。これは、スパッタリング粒子が平板状であることに
起因する。
また、被成膜基板の温度を高めることで、基板表面でのスパッタリング粒子のマイグレー
ションが起こりやすくなる。この作用でスパッタリング粒子は、平板状で基板表面に到達
後、わずかに移動し、平らな面（ａ−ｂ面）を基板表面に向けて付着する。そのため、表
面に垂直な方向から見てｃ軸配向した結晶領域を有する酸化物半導体膜が得やすくなる。
また、酸化物半導体膜の成膜後に、２００℃以上の加熱処理を行い、さらに緻密な膜とし
てもよい。ただし、酸化物半導体膜中の不純物元素（水素や、水など）が低減される際に
酸素欠損が生じる恐れがあるため、加熱処理を行う前に、酸化物半導体膜上または酸化物
半導体膜下に酸素過剰の絶縁層を設けておくことが好ましく、加熱処理によって酸素過剰
の絶縁層に含まれる酸素を酸化物半導体膜中に供給し、酸化物半導体膜中の酸素欠損を低
減することができる。
成膜直後の酸化物半導体膜の膜質を高密度なものとすることで、薄膜でありながら単結晶
に近い緻密な膜を実現でき、緻密な酸化物半導体膜を用いた半導体装置は、信頼性の向上
を実現できる。
本発明の一態様を示すＸＲＲ測定結果である。 本発明の一態様を示すＸＲＲ測定結果である。 本発明の一態様を示す平面図及び断面図である。 本発明の一態様を示す平面図及び断面図である。 本発明の一態様を示す平面図及び断面図である。 本発明の一態様を示す平面図及び断面図である。 半導体装置の一形態を説明する平面図。 半導体装置の一形態を説明する平面図及び断面図。 半導体装置の一形態を示す断面図。 本発明の一態様を示す断面図及び上面図。 半導体装置の一態様を示す断面図及び回路図。 半導体装置の一態様を示す斜視図。 半導体装置の一態様を示す断面図。 電子機器を示す図。 電子機器を示す図。 成膜前または成膜時における各元素の分圧を示すグラフ。 成膜前または成膜時における各元素の分圧を示すグラフ。 （Ａ）はサンプルＡの１８Ｏの拡散プロファイルを示す図、（Ｂ）は、サンプルＢの１８Ｏの拡散プロファイルを示す図である。 図１８の縦軸のスケールを変えた図である。 （Ａ）はサンプルＣの重水素の拡散プロファイルを示す図、（Ｂ）は、サンプルＤの重水素の拡散プロファイルを示す図である。 サンプルＢのＣＡＡＣ−ＯＳ膜表面付近の断面ＴＥＭ写真である。 本発明のスパッタリング用ターゲットの作製工程を示すフローチャート。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれ
ば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈さ
れるものではない。
（実施の形態１）
本実施の形態では、半導体装置及び半導体装置の作製方法の一態様を図３（Ａ）を用いて
説明する。
図３（Ａ）、及び図３（Ｂ）に半導体装置の一例として、トランジスタ４２０の平面図及
び断面図を示す。図３（Ａ）は、トランジスタ４２０の平面図であり、図３（Ｂ）は、図
３（Ａ）のＡ−Ｂにおける断面図である。なお、図３（Ａ）では、煩雑になることを避け
るため、トランジスタ４２０の構成要素の一部（例えば、絶縁層４０７）を省略して図示
している。
図３（Ａ）、及び図３（Ｂ）に示すトランジスタ４２０は、基板４００上に下地絶縁層４
３６と、下地絶縁層４３６上に酸化物半導体膜４０３と、酸化物半導体膜４０３上に設け
られたゲート絶縁層４０２と、ゲート絶縁層４０２を介して酸化物半導体膜４０３上に設
けられたゲート電極層４０１と、ゲート電極層４０１上に設けられた絶縁層４０６、絶縁
層４０７と、ゲート絶縁層４０２、絶縁層４０６、及び絶縁層４０７の開口を介して、酸
化物半導体膜４０３と電気的に接続するソース電極層４０５ａまたはドレイン電極層４０
５ｂと、を含んで構成される。
また、トランジスタ４２０において、酸化物半導体膜４０３は、ゲート電極層４０１と重
畳するチャネル形成領域４０３ｃと、チャネル形成領域４０３ｃを挟んでチャネル形成領
域４０３ｃよりも抵抗が低く、ドーパントを含む低抵抗領域４０３ａ及び低抵抗領域４０
３ｂを含むのが好ましい。低抵抗領域４０３ａ及び低抵抗領域４０３ｂは、ゲート電極層
４０１を形成後に、該ゲート電極層４０１をマスクとして不純物元素を導入することによ
って、自己整合的に形成することができる。なお、低抵抗領域４０３ａ及び低抵抗領域４
０３ｂのうちドレイン電極層４０５ｂあるいはソース電極層４０５ａが接する部分および
その近傍は、他の部分より抵抗が低くなることがあり、そのような抵抗の低い領域を、そ
れぞれドレイン領域、ソース領域と称することがある。低抵抗領域４０３ａ及び低抵抗領
域４０３ｂを設けることによって、当該一対の低抵抗領域の間に設けられたチャネル形成
領域４０３ｃに加わる電界を緩和させることができる。また、ソース電極層４０５ａ及び
ドレイン電極層４０５ｂがそれぞれ低抵抗領域と接する構成とすることで、酸化物半導体
膜４０３と、ソース電極層４０５ａ及びドレイン電極層４０５ｂと、のコンタクト抵抗を
低減することができる。
本実施の形態では、酸化物半導体膜４０３として、多結晶であり、密度が６．３ｇ／ｃｍ
３でありＩｎ：Ｇａ：Ｚｎ＝１：１：１の原子数比のＩｎ−Ｇａ−Ｚｎ系酸化物のスパッ
タリング用ターゲットを用いたスパッタリング法により成膜する。なお、本実施の形態で
は、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１の原子数比のＩｎ−Ｇａ−Ｚｎ系酸化物のスパッタリ
ング用ターゲットを用いる例を示したが特に限定されず、例えばＩｎ：Ｇａ：Ｚｎ＝３：
１：２の原子数比のＩｎ−Ｇａ−Ｚｎ系酸化物のスパッタリング用ターゲットや、Ｉｎ：
Ｇａ：Ｚｎ＝２：２：１の原子数比のＩｎ−Ｇａ−Ｚｎ系酸化物のスパッタリング用ター
ゲットや、Ｉｎ：Ｇａ：Ｚｎ＝１：１：２の原子数比のＩｎ−Ｇａ−Ｚｎ系酸化物のスパ
ッタリング用ターゲットや、Ｉｎ：Ｇａ：Ｚｎ＝２：１：４の原子数比のＩｎ−Ｇａ−Ｚ
ｎ系酸化物のスパッタリング用ターゲットを用いることができる。ただし、ターゲットの
組成を変えた場合には、密度理論値が異なるため、得られる膜密度の上限も変わる。
成膜チャンバーの背圧を５×１０−３Ｐａ以下、好ましくは６×１０−５Ｐａとし、成膜
時の圧力を２Ｐａ未満、好ましくは０．４Ｐａ以下とする。
なお、成膜前または成膜中の成膜チャンバー内は、Ｑ−ｍａｓｓで測定した水分圧が、１
０−３Ｐａ以下、好ましくは、１０−４Ｐａ以下、より好ましくは、１０−５Ｐａ以下と
なるようにする。さらに水素分圧は、１０−１Ｐａ以下であることが好ましく、１０−２
Ｐａ以下であることがより好ましい。
本実施の形態では、成膜チャンバーに設けるＱ−ｍａｓｓとして株式会社アルバック製四
重極形質量分析計Ｑｕｌｅｅ ＣＧＭ−０５１を用いる。
また、酸化物半導体膜４０３の形成前に基板４００を加熱し、基板などに付着している水
分などの除去を行うことが好ましい。基板４００は、シリコンや炭化シリコンなどの単結
晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯ
Ｉ基板などを用いることができ、ガラス基板、セラミック基板、石英基板、サファイア基
板なども用いることができる。また、下地絶縁層４３６の形成後に表面に付着している水
分などの除去を行う加熱処理を行ってもよい。
加熱処理は、加熱されたガスなどの媒体からの熱伝導または熱輻射による加熱（ＲＴＡ：
Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）を用いてもよい。例えば、ＲＴＡとして、
ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）、ＬＲＴＡ（Ｌａｍｐ
Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）などを用いることができる。ＬＲＴＡは
、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークラン
プ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射
により、被処理物を加熱する。ＧＲＴＡは、高温のガスを用いて熱処理を行う。ガスとし
ては、不活性ガスが用いられる。ＲＴＡによる短時間の熱処理では、基板の歪み点以上の
温度でも基板を歪ませないことができるため、効率よく脱水化または脱水素化処理できる
。
また、抵抗加熱方式を用いてもよく、例えば、基板温度を５００℃以上６５０℃以下とし
、処理時間を１分以上１０分以下とすればよい。加熱処理の温度は３００℃以上基板の歪
み点未満、好ましくは４００℃以上６５０℃以下とし、不活性雰囲気、減圧雰囲気または
乾燥空気雰囲気で行う。不活性雰囲気とは、不活性ガス（窒素、希ガス（ヘリウム、ネオ
ン、アルゴン、クリプトン、キセノン）など）を主成分とする雰囲気であって、水素が含
まれないことが好ましい。例えば、導入する不活性ガスの純度を、８Ｎ（９９．９９９９
９９％）以上、好ましくは９Ｎ（９９．９９９９９９９％）以上とする。あるいは、不活
性雰囲気とは、不活性ガスを主成分とする雰囲気で、反応性ガスが０．１ｐｐｍ未満であ
る雰囲気のことである。反応性ガスとは、半導体や金属などと反応するガスのことをいう
。減圧雰囲気とは、圧力が１０Ｐａ以下のことを指す。乾燥空気雰囲気は、露点−４０℃
以下、好ましくは露点−５０℃以下とすればよい。
また、本実施の形態の酸化物半導体膜４０３において、銅、アルミニウム、塩素などの不
純物がほとんど含まれない高純度化されたものであることが望ましい。トランジスタの製
造工程において、これらの不純物が混入または酸化物半導体膜表面に付着する恐れのない
工程を適宜選択することが好ましく、酸化物半導体膜表面に付着した場合には、シュウ酸
や希フッ酸などに曝す、或いはプラズマ処理（Ｎ２Ｏプラズマ処理など）を行うことによ
り、酸化物半導体膜表面の不純物を除去することが好ましい。具体的には、酸化物半導体
膜の銅濃度は１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１７ａｔｏｍｓ
／ｃｍ３以下とする。また、酸化物半導体膜のアルミニウム濃度は１×１０１８ａｔｏｍ
ｓ／ｃｍ３以下とする。また、酸化物半導体膜の塩素濃度は２×１０１８ａｔｏｍｓ／ｃ
ｍ３以下とする。
また、酸化物半導体膜は成膜直後において、化学量論的組成より酸素が多い過飽和の状態
とすることが好ましいため、スパッタガスの酸素の占める割合が多い条件で成膜すること
が好ましく、酸素雰囲気（酸素ガス１００％）で成膜を行うことがより好ましい。スパッ
タガスの酸素の占める割合が多い条件、特に酸素ガス１００％の雰囲気で成膜すると、ス
パッタ成膜時の基板温度を３００℃以上に高くしても膜中からのＺｎの放出が抑えられ、
緻密な膜が得られる。
また、成膜条件、例えば被成膜基板の温度を２００℃以上とすることで、結晶部を含む緻
密な酸化物半導体膜を得ることもできる。また、酸化物半導体膜の成膜後に、２００℃以
上の加熱処理を行い、結晶部を含む緻密な酸化物半導体膜を得ることもできる。
また、本実施の形態において、酸化物半導体膜４０３の材料は、少なくともインジウムと
ガリウムを含む材料、例えば、Ｉｎ−Ｇａ系酸化物、三元系金属の酸化物であるＩｎ−Ｇ
ａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇ
ａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物
を用いることができる。また、酸化物半導体として、ＩｎＭ１ｘＭ２（１−ｘ）ＺｎＹＯ
Ｚ（０＜Ｘ＜１であり、Ｉｎ＞Ｚｎであり、Ｚ＞１）で示される材料を用いてもよい。具
体的には、Ｍ１をＧａとし、Ｍ２をＴｉとし、Ｘ＝０．０５としたＩｎ：Ｔｉ：Ｇａ：Ｚ
ｎ＝３：０．０５：０．９５：２のスパッタリング用ターゲットを用いて、スパッタリン
グ法により、ＩｎＴｉＧａＺｎＯ膜を成膜したものを酸化物半導体膜４０３に用いてもよ
い。また、酸化物半導体膜４０３に用いる他の材料としては、二元系金属の酸化物である
Ｉｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、
Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、三元系金属の酸化物であるＩｎ−Ａｌ−Ｚｎ
系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系
酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸
化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化
物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物
、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、
Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉ
ｎ−Ｌｕ−Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、
Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができ
る。
また、本実施の形態において、酸化物半導体膜４０３は、ＣＡＡＣ−ＯＳ膜とする。
ＣＡＡＣ−ＯＳ膜は、完全な単結晶ではなく、完全な非晶質でもない。ＣＡＡＣ−ＯＳ膜
は、非晶質相に結晶部および非晶質部を有する結晶−非晶質混相構造の酸化物半導体膜で
ある。なお、当該結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであること
が多い。また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏ
ｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ膜に含まれる非晶質部と
結晶部との境界は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ膜には粒界（グレ
インバウンダリーともいう。）は確認できない。そのため、ＣＡＡＣ−ＯＳ膜は、粒界に
起因する電子移動度の低下が抑制される。
ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、ｃ軸がＣＡＡＣ−ＯＳ膜の被形成面の法線ベクト
ルまたは表面の法線ベクトルに平行な方向に揃い、かつａｂ面に垂直な方向から見て三角
形状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状または
金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸お
よびｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８
５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−５
°以上５°以下の範囲も含まれることとする。
なお、ＣＡＡＣ−ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡ
Ｃ−ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形
成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡ
ＡＣ−ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶
質化することもある。
ＣＡＡＣ−ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面の法線ベクト
ルまたは表面の法線ベクトルに平行な方向に揃うため、ＣＡＡＣ−ＯＳ膜の形状（被形成
面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。な
お、結晶部のｃ軸の方向は、ＣＡＡＣ−ＯＳ膜が形成されたときの被形成面の法線ベクト
ルまたは表面の法線ベクトルに平行な方向となる。結晶部は、成膜することにより、また
は成膜後に加熱処理などの結晶化処理を行うことにより形成される。
また、十分な酸素が供給されて酸素が過飽和の状態とするため、酸化物半導体膜を包みこ
むように過剰酸素を含む絶縁層（ＳｉＯｘなど）を接して設けることが好ましい。酸化物
半導体膜４０３と接する下地絶縁層４３６及びゲート絶縁層４０２に過剰酸素を含む絶縁
層（ＳｉＯｘなど）を用いる。
また、過剰酸素を含む絶縁層の水素濃度もトランジスタの特性に影響を与えるため重要で
ある。
過剰酸素を含む絶縁層の水素濃度は、７．２×１０２０ａｔｏｍｓ／ｃｍ３以上である場
合には、トランジスタの初期特性のバラツキの増大、Ｌ長依存性が大きくなる、さらにＢ
Ｔストレス試験において大きく劣化するため、過剰酸素を含む絶縁層の水素濃度は、７．
２×１０２０ａｔｏｍｓ／ｃｍ３未満とする。即ち、酸化物半導体膜の水素濃度は５×１
０１９ａｔｏｍｓ／ｃｍ３以下、且つ、過剰酸素を含む絶縁層の水素濃度は、７．２×１
０２０ａｔｏｍｓ／ｃｍ３未満とすることが好ましい。
さらに過剰酸素を含む絶縁層の外側に配置されるように、酸化物半導体膜の酸素の放出を
抑えるブロッキング層（ＡｌＯｘなど）を設けることが好ましい。ブロッキング層は、絶
縁層４０６とする。
酸化物半導体膜の上下に、過剰酸素を含む絶縁層またはブロッキング層を設けることで、
酸化物半導体膜において化学量論的組成とほぼ一致するような状態、或いは化学量論的組
成より酸素が多い過飽和の状態とすることができる。例えば、酸化物半導体膜の化学量論
的組成が、Ｉｎ：Ｇａ：Ｚｎ：Ｏ＝１：１：１：４である場合、酸化物半導体膜（ＩＧＺ
Ｏ膜）に含まれる酸素の原子数比は４より多い状態となる。
上記成膜条件またはその後の加熱処理により、酸化物半導体膜４０３の密度を６．０ｇ／
ｃｍ３より高く６．３７５ｇ／ｃｍ３未満とすることができる。このように単結晶に近い
高密度な酸化物半導体膜を得ることで、半導体装置の信頼性の向上を実現できる。
以下に、酸化物半導体膜の成膜条件によって、異なる膜質を得て、それぞれＸＲＲを用い
て酸化物半導体膜の膜密度を測定する実験を行った。
サンプル１は、ガラス基板上に１００ｎｍの酸化珪素膜（ＳｉＯｘ）をスパッタ法で形成
した後、スパッタ成膜時の基板温度を室温として膜厚１００ｎｍのＩＧＺＯ膜を成膜した
ものである。その他の成膜条件は、密度が６．３ｇ／ｃｍ３であり、Ｉｎ：Ｇａ：Ｚｎ＝
１：１：１の原子数比のＩｎ−Ｇａ−Ｚｎ系酸化物のスパッタリング用ターゲットを用い
たＤＣスパッタリング法により、背圧を６×１０−５Ｐａとし、成膜時の圧力を０．４Ｐ
ａ、アルゴンガス流量３０ｓｃｃｍ、酸素ガス流量１５ｓｃｃｍ、電力を０．５ｋＷ、タ
ーゲット−基板間距離を６０ｍｍとする。
サンプル２は、スパッタ成膜時の基板温度を３００℃とした以外はサンプル１と同じ成膜
条件とした。また、サンプル３は、スパッタ成膜時の基板温度を４００℃とした以外はサ
ンプル１と同じ成膜条件とした。
それぞれのサンプルのＸ線反射プロファイル（ＸＲＲ測定カーブとも呼ぶ）を図１（Ａ）
に示し、全反射臨界角付近を拡大したグラフが図１（Ｂ）である。縦軸が全反射強度、横
軸が２θである。Ｘ線の全反射臨界角により膜密度を求められる。なお、干渉縞間隔から
膜厚を決定し、ラフネスは密度分布として定義されフィッティングで決定することとする
。
これらの結果を基に膜密度を算出したところ、サンプル１の膜密度は、６．０ｇ／ｃｍ３
、サンプル２の膜密度は、６．２ｇ／ｃｍ３、サンプル３の膜密度は、６．３ｇ／ｃｍ３
となった。なお、得られたＩＧＺＯ膜の状態をＴＥＭにより観察したところ、サンプル１
はアモルファス状態、サンプル２とサンプル３は、結晶部が確認でき、ＣＡＡＣ−ＯＳ膜
であった。サンプル１、２、３のいずれの膜も緻密な膜が得られている。
比較のため、水素を含む酸化物半導体膜を形成し、同様にＸ線反射プロファイルを図２（
Ａ）に示し、全反射臨界角付近を拡大したグラフが図２（Ｂ）である。
なお、本明細書において「水素」とは水素原子を指し、例えば「水素を含む」と記載した
場合、水素分子、炭化水素、水酸基及び水などに起因した水素も含む。
サンプル４は、密度が６．３ｇ／ｃｍ３であり、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１の原子数
比のＩｎ−Ｇａ−Ｚｎ系酸化物のスパッタリング用ターゲットを用いたＤＣスパッタリン
グ法により、背圧を５×１０−３Ｐａとし、成膜時の圧力を０．４Ｐａとし、アルゴンと
酸素の混合ガス中に占める酸素ガスの割合３０％とし、電力を０．１ｋＷ、スパッタ成膜
時の基板温度を室温とし、ターゲット−基板間距離を１１０ｍｍとする。
サンプル５は、成膜時の圧力を２Ｐａとする以外は、サンプル４と同じ成膜条件とした。
これらの結果を基に膜密度を算出したところ、サンプル４の膜密度は、５．９ｇ／ｃｍ３
、サンプル５の膜密度は、４．７ｇ／ｃｍ３となった。なお、得られたＩＧＺＯ膜の状態
をＴＥＭにより観察したところ、サンプル４、５は両方ともアモルファス状態であった。
また、サンプル４（膜密度５．９ｇ／ｃｍ３）のＩＧＺＯ膜の成膜前の成膜チャンバー内
のＱ−ｍａｓｓで測定した水分圧、水素分圧、窒素分圧、酸素分圧、およびアルゴン分圧
を図１６（Ａ）に示し、成膜時の水分圧、水素分圧、窒素分圧、酸素分圧、およびアルゴ
ン分圧を図１６（Ｂ）に示す。
また、サンプル５（膜密度４．７ｇ／ｃｍ３）のＩＧＺＯ膜の成膜前の成膜チャンバー内
のＱ−ｍａｓｓで測定した水分圧、水素分圧、窒素分圧、酸素分圧、およびアルゴン分圧
を図１６（Ｃ）に示し、成膜時の水分圧、水素分圧、窒素分圧、酸素分圧、およびアルゴ
ン分圧を図１６（Ｄ）に示す。
また、サンプル２のＩＧＺＯ膜（膜密度６．２ｇ／ｃｍ３）の成膜前の成膜チャンバー内
のＱ−ｍａｓｓで測定した水分圧、水素分圧、窒素分圧、酸素分圧、およびアルゴン分圧
を図１７（Ａ）に示し、図１７（Ｂ）に成膜時（ただし、基板温度２００℃での値）の水
分圧、水素分圧、窒素分圧、酸素分圧、およびアルゴン分圧を図１７（Ｂ）に示す。
これらの結果から、膜密度６．０ｇ／ｃｍ３以下の低密度の膜（サンプル４、５）は、成
膜前の水分圧が１０−４Ｐａよりも高く、成膜時の水分圧が１０−３Ｐａよりも高い。従
って、成膜前の水分圧または成膜時の水分圧が高いと低密度の膜となる傾向があると言え
る。また、低密度の膜、特に膜密度４．７ｇ／ｃｍ３のサンプル５の膜中には成膜中に水
分を取り込んでいる可能性が高く、実際にＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏ
ｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ：昇温脱離ガス分光法）分析にて、サンプル５の水の放出
量を測定したところ、緻密な膜のサンプル２の水の放出量と比べて１０倍以上大きい。従
って、サンプル５と同じ条件で形成された膜の成膜後に、何らかの加熱処理や経時変化が
あった場合、膜中の水分などが拡散する、或いは水分を放出した後、再び水分を含むなど
によって特性が変動する恐れがある。
また、低密度の膜、特に膜密度４．７ｇ／ｃｍ３のサンプル５においては、膜厚方向の膜
質も一定ではない可能性や、膜厚方向に組成が異なっている可能性もあり、低密度の酸化
物半導体膜をトランジスタに用いると、電気特性のバラツキが増大する恐れがある。
６．０ｇ／ｃｍ３よりも緻密な酸化物半導体膜は、大面積のガラス基板上にも形成するこ
とができる。また、緻密な膜は、低密度の膜に比べて膜厚方向の膜質も一定であり、緻密
な酸化物半導体膜をトランジスタに用いると、電気特性のバラツキが少なく、大面積のガ
ラス基板を用いて大量生産する上で有利である。大面積の緻密な膜を形成するためには、
基板の縮みを抑えるため、スパッタ成膜時の基板温度を２００℃以上として成膜直後に緻
密な酸化物半導体膜を得ることが好ましい。また、基板の縮みが少ないガラス基板を用い
ることが好ましく、そのような基板としては、熱膨張係数が２５×１０−７／℃以上５０
×１０−７／℃以下（好ましくは、３０×１０−７／℃以上４０×１０−７／℃以下）で
あり、歪み点が６５０℃以上７５０℃以下（好ましくは、７００℃以上７４０℃以下）で
ある基板が好ましい。第５世代（１０００ｍｍ×１２００ｍｍまたは１３００ｍｍ×１５
００ｍｍ）、第６世代（１５００ｍｍ×１８００ｍｍ）、第７世代（１８７０ｍｍ×２２
００ｍｍ）、第８世代（２２００ｍｍ×２５００ｍｍ）、第９世代（２４００ｍｍ×２８
００ｍｍ）、第１０世代（２８８０ｍｍ×３１３０ｍｍ）などの大型ガラス基板を用いる
場合、半導体装置の作製工程における加熱処理などで生じる基板の縮みによって、微細な
加工が困難になる場合がある。そのため、前述したような大型ガラス基板を基板として用
いる場合、縮みの少ないものを用いることが好ましい。例えば、基板として、好ましくは
４５０℃、好ましくは５００℃の温度で１時間加熱処理を行った後の縮み量が２０ｐｐｍ
以下、好ましくは１０ｐｐｍ以下、さらに好ましくは５ｐｐｍ以下である大型ガラス基板
を用いればよい。
また、アモルファス状態のＩＧＺＯ膜とＣＡＡＣ−ＯＳ膜における酸素及び水素の挙動を
同位体元素（１８Ｏや重水素（Ｄ））をトレーサーとして以下に示す拡散プロファイル取
得実験を行った。
５インチ角の単結晶シリコン基板（厚さ０．７ｍｍ）上に膜厚１００ｎｍの熱酸化膜を成
膜した後、膜厚１００ｎｍのＩＧＺＯ膜を成膜したサンプルＡ、Ｂ、Ｃ、Ｄを作製した。
サンプルＡ、Ｃは、サンプル１と同じ成膜条件（スパッタ成膜時の基板温度が室温）で成
膜したアモルファス状態のＩＧＺＯ膜である。従って、サンプルＡ、Ｃはサンプル１とほ
ぼ同じ膜密度を有すると見なせる。また、サンプルＢ、Ｄは、サンプル３と同じ成膜条件
（スパッタ成膜時の基板温度が４００℃）で成膜したＣＡＡＣ−ＯＳ膜である。図２１に
サンプルＢのＣＡＡＣ−ＯＳ膜表面付近の断面ＴＥＭ写真を示す。また、サンプルＢ、Ｄ
は、サンプル３とほぼ同じ膜密度を有すると見なせる。ただし、サンプル３はガラス基板
を用いており、サンプルＢ、Ｄは単結晶シリコン基板を用いているため、スパッタ成膜時
の基板温度が若干異なる。
このサンプルＡを顕微鏡用ホットプレート上において、雰囲気ガスを１８Ｏとして熱処理
温度（熱処理時間１時間）を１００℃、２００℃、３００℃、４００℃、５００℃、６０
０℃で熱処理を行うことにより１８ＯをＩＧＺＯ膜中に拡散させた後、ＳＳＤＰ−ＳＩＭ
Ｓ（裏面からの測定）で１８Ｏの拡散プロファイルを測定した。その結果を図１８（Ａ）
に示す。また、同様にサンプルＢについても１８Ｏの拡散プロファイルを測定した結果を
図１８（Ｂ）に示す。
また、図１８（Ａ）の縦軸のスケールを変えた図も図１９（Ａ）に示す。また、図１８（
Ｂ）の縦軸のスケールを変えた図も図１９（Ｂ）に示す。
図１８（Ａ）及び図１９（Ａ）からは、サンプルＡにおいて熱処理温度４００℃の１８Ｏ
の拡散長が６ｎｍであり、熱処理温度５００℃では１８Ｏの拡散長が３０ｎｍである。ま
た、サンプルＡにおいて、熱処理温度４００℃の表面近傍の１８Ｏの濃度は、０．５％で
あり、拡散パラメータＤ０は、６×１０−６ｃｍ２／ｓｅｃと算出された。
図１８（Ｂ）及び図１９（Ｂ）からは、サンプルＢにおいて熱処理温度４００℃の１８Ｏ
の拡散長が５ｎｍであり、熱処理温度５００℃では１８Ｏの拡散長が１０ｎｍである。ま
た、サンプルＢにおいて、熱処理温度４００℃の表面近傍の１８Ｏの濃度は、０．３％で
あり、拡散パラメータＤ０は、１×１０−１３ｃｍ２／ｓｅｃと算出された。
また、雰囲気ガスを重水素（５重量％）とアルゴンガスの混合ガスとし、１８Ｏの拡散プ
ロファイル取得実験と同様の手順でサンプルＣとサンプルＤを用いて重水素の拡散プロフ
ァイルをそれぞれ測定した。なお、熱処理温度（熱処理時間１時間）を１００℃、２００
℃、３００℃、４００℃としてＩＧＺＯ膜中に重水素を拡散させ、ＳＳＤＰ−ＳＩＭＳで
重水素の拡散プロファイルを測定した。サンプルＣの重水素の拡散プロファイルを図２０
（Ａ）に示し、サンプルＤの重水素の拡散プロファイルを図２０（Ｂ）に示す。
図２０（Ａ）からは、サンプルＣにおいて熱処理温度２００℃の重水素の拡散長が３０ｎ
ｍである。また、サンプルＣにおいて、熱処理温度２００℃の表面近傍のＤ濃度（１／ｃ
ｍ３）は、２×１０−１９であり、拡散パラメータＤ０は、３×１０−１２ｃｍ２／ｓｅ
ｃと算出された。
また、図２０（Ｂ）からは、サンプルＤにおいて熱処理温度２００℃の重水素の拡散長が
２０ｎｍである。また、サンプルＤにおいて、熱処理温度２００℃の表面近傍のＤ濃度（
１／ｃｍ３）は、６×１０−１８であり、拡散パラメータＤ０は、６×１０−１５ｃｍ２
／ｓｅｃと算出された。
これらの結果から、アモルファス状態のＩＧＺＯ膜（サンプルＡ）よりも緻密であるＣＡ
ＡＣ−ＯＳ膜（サンプルＢ）は、１８Ｏの拡散長並びに混入量が抑えられている。また、
重水素においても同様に、サンプルＣよりも緻密な膜であるサンプルＤは、サンプルＣよ
りも重水素の拡散長並びに混入量が抑えられている。
従って、緻密な膜は、低密度の膜に比べて、安定な状態を保つことができ、緻密な酸化物
半導体膜を用いた半導体装置は、信頼性の向上を実現できる。
さらに、チャネル長が３０ｎｍ以下のトランジスタや、酸化物半導体膜の膜厚が３０ｎｍ
以下のトランジスタにとって、拡散長が短く、不純物の混入量が抑えられた緻密な酸化物
半導体膜は有効であり、膜中のボイドが少なく、仮にボイドがあったとしてもボイドへの
水素や水の侵入がないため、高い信頼性を有する半導体装置を実現できる。
ここで、ｃ軸が表面の法線ベクトルに平行である結晶領域を有する酸化物半導体からなる
スパッタリング用ターゲットの作製方法について説明する（図２２参照）。
まず、スパッタリング用ターゲットの原料を秤量する（ステップＳ１０１）。
ここでは、スパッタリング用ターゲットの原料として、ＩｎＯＸ原料（Ｉｎの原料）、Ｇ
ａＯＹ原料（Ｇａの原料）、及び、ＺｎＯＺ原料（Ｚｎの原料）を用意する。なお、Ｘ、
ＹおよびＺは任意の正数であり、例えばＸは１．５、Ｙは１．５、Ｚは１とすればよい。
もちろん、上記の原料は一例であり、所望の化合物を得るために適宜原料を選択すればよ
い。例えば、ＧａＯＹ原料に代えて、ＭＯＹ原料を用いてもよい。なお、Ｍは、Ｓｎ、Ｈ
ｆまたはＡｌとすればよい。または、Ｍは、ランタノイドであるＬａ、Ｃｅ、Ｐｒ、Ｎｄ
、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、ＹｂまたはＬｕとしてもよい。本
実施の形態では三種の原料を用いた例を示すが、これに限定されない。例えば、本実施の
形態を四種以上の原料を用いた場合に適用しても構わないし、一種または二種の原料を用
いた場合に適用しても構わない。
次に、ＩｎＯＸ原料、ＧａＯＹ原料およびＺｎＯＺ原料を所定の比率で混合する。
所定の比率としては、例えば、ＩｎＯＸ原料、ＧａＯＹ原料およびＺｎＯＺ原料が、２：
２：１、８：４：３、３：１：１、１：１：１、４：２：３、１：１：２、３：１：４ま
たは３：１：２のｍｏｌ数比とする。このような比率を有する混合材料を用いることで、
ｃ軸が表面の法線ベクトルに平行である結晶領域を有する酸化物半導体からなるスパッタ
リング用ターゲットを得やすくなる。
より具体的には、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］の組成を有するＩｎ−Ｇａ
−Ｚｎ系酸化物のスパッタリング用ターゲットを作製する場合は、Ｉｎ２Ｏ３：Ｇａ２Ｏ
３：ＺｎＯ＝１：１：２［ｍｏｌ数比］となるように、それぞれの原料を秤量する。
なお、ＧａＯＹ原料に代えて、ＭＯＹ原料を用いた場合も、ＩｎＯＸ原料、ＭＯＹ原料お
よびＺｎＯＺ原料は、２：２：１、８：４：３、３：１：１、１：１：１、４：２：３、
１：１：２、３：１：４または３：１：２のｍｏｌ数比とすればよい。
まず湿式方式によるスパッタリング用ターゲットの作製方法について述べる。スパッタリ
ング用ターゲットの原料を秤量後、原料をボールミル等で粉砕及び混合して化合物粉末を
作製する。さらに、当該化合物粉末に、イオン交換水、有機添加物等を混合してスラリー
を作製する（ステップＳ１１１）。
次いで、水分を透過するフィルタが敷かれた型にスラリーを流し込んで、水分を除去する
。当該型は、金属製または酸化物製を用いればよく、矩形または丸形の上面形状を有する
。また当該型は、底部に１つ又は複数の穴が設けられた構造を有すればよい。該穴を複数
設けると、スラリーの水分を速やかに除去することができる。当該フィルタは、多孔性樹
脂、布等を用いればよい。
スラリー中の水分の除去は、スラリーが流し込まれた型の底部に設けられている穴からの
減圧排水により行われる。次いで、減圧排水により水分を除去されたスラリーをさらに自
然乾燥させる。これにより、水分が除去されたスラリーは、型の内部の形状に成形される
（ステップＳ１１３）。
次いで、得られた成形体を、酸素（Ｏ２）雰囲気中１４００℃で焼成する（ステップＳ１
１４）。以上により、湿式方式によりスパッタリング用ターゲットを得ることができる。
次いで乾式方式によるスパッタリング用ターゲットの作製方法について述べる。スパッタ
リング用ターゲットの原料を秤量後、原料をボールミル等で粉砕及び混合して化合物粉末
を作製する（ステップＳ１２１）。
得られた化合物粉末を型に敷き詰め、プレス装置にて加圧することにより、当該化合物粉
末を成形し成形体を得る（ステップＳ１２２）。
得られた成形体を電気炉等の加熱装置内に設置し、酸素（Ｏ２）雰囲気中１４００℃で焼
成する（ステップＳ１２３）。なお本実施の形態では、ステップＳ１２２及びステップＳ
１２３のように、成形工程及び焼成工程が分かれている方式を、コールドプレス方式と呼
ぶこととする。コールドプレス方式に対して、成形工程及び焼成工程を同時に行うホット
プレス方式について、以下に説明する。
まず上述したステップＳ１２１までの工程を行う。得られた化合物粉末を型に敷き詰め、
当該型をアルゴン（Ａｒ）雰囲気中１０００℃で加熱しながら、型内部に設けられた化合
物粉末をプレス装置により加圧する。このように、化合物粉末を焼成しながら加圧するこ
とにより、当該化合物粉末を成形し成形体を得ることができる（ステップＳ１２５）。
上述した手法のうち、湿式方式で得られたスパッタリング用ターゲットを用いて成膜を行
うと、コールドプレス方式やホットプレス方式に比べて、ｃ軸が表面の法線ベクトルに平
行である結晶領域を有する酸化物半導体膜を得やすくなる。勿論、コールドプレス方式で
得られたスパッタリング用ターゲットであっても成膜条件によってはｃ軸が表面の法線ベ
クトルに平行である結晶領域を有する酸化物半導体膜を得ることができる。
（実施の形態２）
本実施の形態では、実施の形態１とは異なる構造の例を図３（Ｃ）及び図３（Ｄ）に示す
。なお、実施の形態１と同一の箇所は同じ符号を用い、ここでは簡略化のため詳細な説明
は省略することとする。
図３（Ｃ）は、トランジスタ４２１の平面図であり、図３（Ｄ）は、図３（Ｃ）のＣ−Ｄ
における断面図である。図３（Ｃ）に示すトランジスタ４２１は、基板４００上に下地絶
縁層４３６と、下地絶縁層４３６上に酸化物半導体膜４０３と、酸化物半導体膜４０３上
に設けられたゲート絶縁層４０２と、ゲート絶縁層４０２を介して酸化物半導体膜４０３
上に設けられたゲート電極層４０１と、ゲート電極層４０１上に設けられた絶縁層４０６
、絶縁層４０７と、ゲート絶縁層４０２、絶縁層４０６、及び絶縁層４０７の開口を介し
て、酸化物半導体膜４０３と電気的に接続するソース電極層４０５ａまたはドレイン電極
層４０５ｂと、ソース電極層４０５ａまたはドレイン電極層４０５ｂ上に接して設けられ
たソース配線層４６５ａまたはドレイン配線層４６５ｂと、を含んで構成される。
トランジスタ４２１において、ソース電極層４０５ａ及びドレイン電極層４０５ｂは、ゲ
ート絶縁層４０２、絶縁層４０６、及び絶縁層４０７に設けられた開口を埋め込むように
設けられており、酸化物半導体膜４０３とそれぞれ接している。これらの電極層は、酸化
物半導体膜４０３に達するゲート絶縁層４０２、絶縁層４０６、及び絶縁層４０７の開口
を埋め込むように絶縁層４０７上に導電膜を形成し、当該導電膜に研磨処理を行うことに
より、絶縁層４０７上に設けられた導電膜の一部（ゲート電極層４０１と少なくとも重畳
する領域を含む）を除去することで、導電膜が分断されて形成されたものである。
また、トランジスタ４２１においてソース電極層４０５ａとドレイン電極層４０５ｂとの
間のチャネル長方向の距離は、ソース配線層４６５ａとドレイン配線層４６５ｂとの間の
チャネル長方向の距離よりも小さい。また、トランジスタ４２１においてソース電極層４
０５ａとドレイン電極層４０５ｂとの間のチャネル長方向の距離は、実施の形態１に示し
たトランジスタ４２０におけるソース電極層４０５ａとドレイン電極層４０５ｂとの間の
チャネル長方向の距離よりも小さく、微細なトランジスタを実現している。
また、ゲート電極層４０１、ソース電極層４０５ａ、ドレイン電極層４０５ｂ、ソース配
線層４６５ａ、及びドレイン配線層４６５ｂは、モリブデン、チタン、タンタル、タング
ステン、アルミニウム、銅、クロム、ネオジム、スカンジウムから選ばれた元素を含む金
属膜、または上述した元素を成分とする金属窒化物膜（窒化チタン膜、窒化モリブデン膜
、窒化タングステン膜）等を用いることができる。
本実施の形態では、酸化物半導体膜４０３を、多結晶であり、密度が６．３ｇ／ｃｍ３で
ありＩｎ：Ｇａ：Ｚｎ＝１：１：１の原子数比のＩｎ−Ｇａ−Ｚｎ系酸化物のスパッタリ
ング用ターゲットを用いたスパッタリング法により成膜する。成膜チャンバーの背圧を５
×１０−３Ｐａ以下、好ましくは６×１０−５Ｐａとし、成膜時の圧力を２Ｐａ未満、好
ましくは０．４Ｐａ以下とする。なお、成膜前または成膜中の成膜チャンバー内は、Ｑ−
ｍａｓｓで測定した水分圧が、１０−３Ｐａ以下、好ましくは、１０−４Ｐａ以下、より
好ましくは、１０−５Ｐａ以下となるようにする。また、スパッタ成膜時の基板温度を４
００℃とし、膜密度が６．３ｇ／ｃｍ３であり、且つ、結晶部を含む酸化物半導体膜を酸
化物半導体膜４０３とする。
このように単結晶に近い高密度な酸化物半導体膜を酸化物半導体膜４０３に用いることで
、半導体装置の信頼性の向上を実現できる。
また、本実施の形態は実施の形態１と自由に組み合わせることができる。
（実施の形態３）
本実施の形態では、実施の形態１とは異なる構造の例を図４（Ａ）及び図４（Ｂ）に示す
。なお、実施の形態１と同一の箇所は同じ符号を用い、ここでは簡略化のため詳細な説明
は省略することとする。
図４（Ａ）は、トランジスタ４２２の平面図であり、図４（Ｂ）は、図４（Ａ）のＥ−Ｆ
における断面図である。
チャネル長方向の断面図である図４（Ｂ）に示すように、トランジスタ４２２は、下地絶
縁層４３６が設けられた基板４００上に、チャネル形成領域４０３ｃ、低抵抗領域４０３
ａ、４０３ｂを含む酸化物半導体膜４０３と、ソース電極層４０５ａと、ドレイン電極層
４０５ｂと、ゲート絶縁層４０２と、ゲート電極層４０１と、ゲート電極層４０１の側面
に設けられた側壁絶縁層４１２ａ、４１２ｂと、ゲート電極層４０１上に設けられた絶縁
層４１３と、ソース電極層４０５ａ及びドレイン電極層４０５ｂ上に設けられた絶縁層４
０６及び絶縁層４０７と、トランジスタ４２２を覆う絶縁層４１５を有する。ソース電極
層４０５ａまたはドレイン電極層４０５ｂに達する開口が絶縁層４０６、絶縁層４０７、
及び絶縁層４１５に形成され、絶縁層４１５上にソース配線層４６５ａまたはドレイン配
線層４６５ｂを設けている。
ソース電極層４０５ａ及びドレイン電極層４０５ｂは、側壁絶縁層４１２ａ、４１２ｂを
覆うように絶縁層４１３上に導電膜を形成し、当該導電膜に研磨処理を行うことにより、
絶縁層４１３上に設けられた導電膜の一部（ゲート電極層４０１と少なくとも重畳する領
域を含む）を除去することで、導電膜が分断されて形成されたものである。
また、ソース電極層４０５ａ、及びドレイン電極層４０５ｂは、露出した酸化物半導体膜
４０３上面、及び側壁絶縁層４１２ａ、又は側壁絶縁層４１２ｂと接して設けられている
。よって、ソース電極層４０５ａ又はドレイン電極層４０５ｂと酸化物半導体膜４０３と
が接する領域（コンタクト領域）と、ゲート電極層４０１との距離は、側壁絶縁層４１２
ａ、４１２ｂのチャネル長方向の幅となり、トランジスタの微細化が達成できる他、作製
工程によるトランジスタの電気特性ばらつきを低減することができる。
このように、ソース電極層４０５ａ又はドレイン電極層４０５ｂと酸化物半導体膜４０３
とが接する領域（コンタクト領域）と、ゲート電極層４０１との距離を短くすることがで
きるため、ソース電極層４０５ａ又はドレイン電極層４０５ｂと酸化物半導体膜４０３と
が接する領域（コンタクト領域）、及びゲート電極層４０１間の抵抗が減少し、トランジ
スタ４２２のオン特性を向上させることが可能となる。
ゲート絶縁層４０２の材料としては、酸化シリコン、酸化ガリウム、酸化アルミニウム、
窒化シリコン、酸化窒化シリコン、酸化窒化アルミニウム、又は窒化酸化シリコン等を用
いることができる。ゲート絶縁層４０２は、酸化物半導体膜４０３と接する部分において
酸素を含むことが好ましい。特に、ゲート絶縁層４０２は、膜中（バルク中）に少なくと
も化学量論的組成を超える量の酸素が存在することが好ましく、例えば、ゲート絶縁層４
０２として、酸化シリコン膜を用いる場合には、ＳｉＯ２＋α（ただし、α＞０）とする
ことが好ましい。本実施の形態では、ゲート絶縁層４０２として、ＳｉＯ２＋α（ただし
、α＞０）である酸化シリコン膜を用いる。この酸化シリコン膜をゲート絶縁層４０２と
して用いることで、酸化物半導体膜４０３に酸素を供給することができ、特性を良好にす
ることができる。さらに、ゲート絶縁層４０２は、作製するトランジスタのサイズやゲー
ト絶縁層４０２の段差被覆性を考慮して形成することが好ましい。
また、ゲート絶縁層４０２の材料として酸化ハフニウム、酸化イットリウム、ハフニウム
シリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケ
ート、ハフニウムアルミネート（ＨｆＡｌｘＯｙ（ｘ＞０、ｙ＞０））、酸化ランタンな
どのｈｉｇｈ−ｋ材料を用いることでゲートリーク電流を低減できる。さらに、ゲート絶
縁層４０２は、単層構造としても良いし、積層構造としても良い。
また、下地絶縁層４３６、絶縁層４１３、側壁絶縁層４１２ａ、４１２ｂ、絶縁層４０６
、４０７、４１５は、ゲート絶縁層に用いる上記材料の中から適宜選択して用いることが
できる。また、絶縁層４０７、４１５は、上記材料の他にポリイミド樹脂、アクリル樹脂
、ベンゾシクロブテン系樹脂、等の有機材料を用いることができる。
本実施の形態では、酸化物半導体膜４０３を、多結晶であり、密度が６．３ｇ／ｃｍ３で
ありＩｎ：Ｇａ：Ｚｎ＝１：１：１の原子数比のＩｎ−Ｇａ−Ｚｎ系酸化物のスパッタリ
ング用ターゲットを用いたスパッタリング法により成膜する。成膜チャンバーの背圧を５
×１０−３Ｐａ以下、好ましくは６×１０−５Ｐａとし、成膜時の圧力を２Ｐａ未満、好
ましくは０．４Ｐａ以下とする。なお、成膜前または成膜中の成膜チャンバー内は、Ｑ−
ｍａｓｓで測定した水分圧が、１０−３Ｐａ以下、好ましくは、１０−４Ｐａ以下、より
好ましくは、１０−５Ｐａ以下となるようにする。また、スパッタ成膜時の基板温度を３
００℃とし、膜密度が６．２ｇ／ｃｍ３であり、且つ、結晶部を含む酸化物半導体膜を酸
化物半導体膜４０３とする。
このように高密度な酸化物半導体膜を酸化物半導体膜４０３に用いることで、半導体装置
の信頼性の向上を実現できる。
また、本実施の形態は実施の形態１または実施の形態２と自由に組み合わせることができ
る。
（実施の形態４）
本実施の形態では、実施の形態２とは異なる構造の例を図４（Ｃ）及び図４（Ｄ）に示す
。なお、実施の形態２と同一の箇所は同じ符号を用い、ここでは簡略化のため詳細な説明
は省略することとする。
図４（Ｃ）は、トランジスタ４２３の平面図であり、図４（Ｄ）は、図４（Ｃ）のＧ−Ｈ
における断面図である。
図４（Ｃ）及び図４（Ｄ）に示すトランジスタ４２３は、基板４００上に下地絶縁層４３
６と、ソース電極層４０５ａ及びドレイン電極層４０５ｂと、ソース電極層４０５ａ及び
ドレイン電極層４０５ｂに挟まれたチャネル形成領域４０３ｃ、及び低抵抗領域４０３ａ
、４０３ｂを含む酸化物半導体膜４０３と、酸化物半導体膜４０３、ソース電極層４０５
ａ及びドレイン電極層４０５ｂの上面と接するゲート絶縁層４０２と、ゲート絶縁層４０
２を介して酸化物半導体膜４０３上に設けられたゲート電極層４０１と、ゲート電極層４
０１のチャネル長方向の側面の一方と接する側壁絶縁層４１２ａと、ゲート電極層４０１
のチャネル長方向の側面の他方と接する側壁絶縁層４１２ｂと、ゲート電極層４０１を覆
う絶縁層４０６、及び絶縁層４０７と、絶縁層４０７上にソース電極層４０５ａまたはド
レイン電極層４０５ｂと接して設けられたソース配線層４６５ａまたはドレイン配線層４
６５ｂと、を含んで構成される。
なお、酸化物半導体膜４０３に低抵抗領域４０３ａ、４０３ｂを設けない構成とすること
もできる。その場合、チャネル形成領域４０３ｃはチャネル長方向の一方の側面において
ソース電極層４０５ａと接し、チャネル長方向の他方の側面においてドレイン電極層４０
５ｂと接する。
酸化物半導体膜４０３と、ドレイン電極層４０５ｂと、ソース電極層４０５ａとの上面は
ほぼ一致しており、島状の酸化物半導体膜上に、ソース電極層及びドレイン電極層（これ
と同じ層で形成される配線を含む）となる導電膜を成膜した後、研磨（切削、研削）処理
を行い、酸化物半導体膜４０３の上面が露出するように導電膜の一部を除去している。
本実施の形態では、酸化物半導体膜４０３を、多結晶であり、密度が６．３ｇ／ｃｍ３で
ありＩｎ：Ｇａ：Ｚｎ＝１：１：１の原子数比のＩｎ−Ｇａ−Ｚｎ系酸化物のスパッタリ
ング用ターゲットを用いたスパッタリング法により成膜する。成膜チャンバーの背圧を５
×１０−３Ｐａ以下、好ましくは６×１０−５Ｐａとし、成膜時の圧力を２Ｐａ未満、好
ましくは０．４Ｐａ以下とする。なお、成膜前または成膜中の成膜チャンバー内は、Ｑ−
ｍａｓｓで測定した水分圧が、１０−３Ｐａ以下、好ましくは、１０−４Ｐａ以下、より
好ましくは、１０−５Ｐａ以下となるようにする。また、スパッタ成膜時の基板温度を３
００℃とし、膜密度が６．２ｇ／ｃｍ３であり、且つ、結晶部を含む酸化物半導体膜を酸
化物半導体膜４０３とする。
このように高密度な酸化物半導体膜を酸化物半導体膜４０３に用いることで、半導体装置
の信頼性の向上を実現できる。
また、本実施の形態は実施の形態１または実施の形態２または実施の形態３と自由に組み
合わせることができる。
（実施の形態５）
実施の形態１乃至４は、トップゲート型構造の例を示したが、本実施の形態では、ボトム
ゲート型構造（チャネルストップ型とも呼ぶ）の例を示す。
図５（Ａ）は、トランジスタ４２４の平面図であり、図５（Ｂ）は、図５（Ａ）のＩ−Ｊ
における断面図である。
チャネル長方向の断面図である図５（Ｂ）に示すように、トランジスタ４２４は、下地絶
縁層４３６が設けられた基板４００上に、ゲート電極層４０１、ゲート絶縁層４０２、酸
化物半導体膜４０３、絶縁層４１４、ソース電極層４０５ａ、ドレイン電極層４０５ｂを
有する。
また、基板４００として、アルミノシリケートガラス、バリウムホウケイ酸ガラス、アル
ミノホウケイ酸ガラスなどの電子工業用に使われる各種ガラス基板を用いることができる
。なお、基板としては、歪み点が６５０℃以上７５０℃以下である基板を用いることが好
ましい。
酸化物半導体膜４０３に接する絶縁層４１４は、ゲート電極層４０１と重畳する酸化物半
導体膜４０３のチャネル形成領域上に設けられており、一部はチャネル保護膜として機能
する。さらに、絶縁層４１４は、酸化物半導体膜４０３に達し、かつソース電極層４０５
ａ又はドレイン電極層４０５ｂが内壁を覆うように設けられた開口４３５ａ、４３５ｂを
有している。従って、酸化物半導体膜４０３の周縁部は、絶縁層４１４で覆われており、
層間絶縁膜としても機能している。ゲート配線とソース配線の交差部において、ゲート絶
縁膜４０２だけでなく、絶縁層４１４も層間絶縁膜として配置することで寄生容量を低減
できる。
絶縁層４１４の材料としては、酸化シリコン、酸化ガリウム、酸化アルミニウム、窒化シ
リコン、酸化窒化シリコン、酸化窒化アルミニウム、又は窒化酸化シリコン等を用いるこ
とができる。
また、絶縁層４１４は、単層でも積層でもよい。また、積層とする場合、複数のエッチン
グ工程によってパターン形状をそれぞれ変え、下層の端部と上層の端部とが一致しない形
状、即ち、下層の端部が上層よりも突出した断面構造としてもよい。
本実施の形態では、酸化物半導体膜４０３を、多結晶であり、密度が６．３ｇ／ｃｍ３で
ありＩｎ：Ｇａ：Ｚｎ＝１：１：１の原子数比のＩｎ−Ｇａ−Ｚｎ系酸化物のスパッタリ
ング用ターゲットを用いたスパッタリング法により成膜する。成膜チャンバーの背圧を５
×１０−３Ｐａ以下、好ましくは６×１０−５Ｐａとし、成膜時の圧力を２Ｐａ未満、好
ましくは０．４Ｐａ以下とする。なお、成膜前または成膜中の成膜チャンバー内は、Ｑ−
ｍａｓｓで測定した水分圧が、１０−３Ｐａ以下、好ましくは、１０−４Ｐａ以下、より
好ましくは、１０−５Ｐａ以下となるようにする。また、スパッタ成膜時の基板温度を３
００℃とし、膜密度が６．２ｇ／ｃｍ３であり、且つ、結晶部を含む酸化物半導体膜を酸
化物半導体膜４０３とする。
このように高密度な酸化物半導体膜を酸化物半導体膜４０３に用いることで、半導体装置
の信頼性の向上を実現できる。
また、表示装置のスイッチング素子として、高密度な酸化物半導体膜をチャネル形成領域
とするトランジスタを用いることで、電気特性のバラツキの少ない表示装置を実現できる
。
また、本実施の形態は実施の形態１乃至４のいずれか一と自由に組み合わせることができ
る。
（実施の形態６）
本実施の形態では、実施の形態５と一部異なる構造のトランジスタの例を図５（Ｃ）、及
び図５（Ｄ）に示す。
図５（Ｃ）は、トランジスタ４２５の平面図であり、図５（Ｄ）は、図５（Ｃ）のＫ−Ｌ
における断面図である。
チャネル長方向の断面図である図５（Ｄ）に示すように、トランジスタ４２５は、下地絶
縁層４３６が設けられた基板４００上に、ゲート電極層４０１、ゲート絶縁層４０２、酸
化物半導体膜４０３、絶縁層４１４、ソース電極層４０５ａ、ドレイン電極層４０５ｂを
有する。
酸化物半導体膜４０３に接する絶縁層４１４は、ゲート電極層４０１と重畳する酸化物半
導体膜４０３のチャネル形成領域上に設けられており、チャネル保護膜として機能する。
また、図５（Ｃ）では、酸化物半導体膜４０３の周縁を覆うようにソース電極層４０５ａ
、またはドレイン電極層４０５ｂを設ける平面図を示したが、特に限定されず、例えば平
面図である図５（Ｅ）に示すように酸化物半導体膜４０３の周縁部が露出するようにソー
ス電極層４０５ａ、またはドレイン電極層４０５ｂを設けてもよい。この場合には、ソー
ス電極層４０５ａ、またはドレイン電極層４０５ｂをエッチングで形成する際に、エッチ
ングガスなどで酸化物半導体膜４０３の露出部が汚染されるおそれがある。酸化物半導体
膜４０３の露出部が汚染されるおそれがある場合には、ソース電極層４０５ａ、及びドレ
イン電極層４０５ｂをエッチングで形成後に、酸化物半導体膜４０３の露出部にプラズマ
処理（Ｎ２ＯガスやＯ２ガス）や、洗浄（水またはシュウ酸または希フッ酸（１％希フッ
酸を１００倍希釈））を行うことが好ましい。なお、図５（Ｅ）は、図５（Ｃ）と酸化物
半導体膜４０３のパターン形状が異なるだけで他の構成は同一である。
本実施の形態では、酸化物半導体膜４０３を、多結晶であり、密度が６．３ｇ／ｃｍ３で
ありＩｎ：Ｇａ：Ｚｎ＝１：１：１の原子数比のＩｎ−Ｇａ−Ｚｎ系酸化物のスパッタリ
ング用ターゲットを用いたスパッタリング法により成膜する。成膜チャンバーの背圧を５
×１０−３Ｐａ以下、好ましくは６×１０−５Ｐａとし、成膜時の圧力を２Ｐａ未満、好
ましくは０．４Ｐａ以下とする。なお、成膜前または成膜中の成膜チャンバー内は、Ｑ−
ｍａｓｓで測定した水分圧が、１０−３Ｐａ以下、好ましくは、１０−４Ｐａ以下、より
好ましくは、１０−５Ｐａ以下となるようにする。また、スパッタ成膜時の基板温度を４
００℃とし、膜密度が６．３ｇ／ｃｍ３であり、且つ、結晶部を含む酸化物半導体膜を酸
化物半導体膜４０３とする。
このように高密度な酸化物半導体膜を酸化物半導体膜４０３に用いることで、半導体装置
の信頼性の向上を実現できる。
また、表示装置のスイッチング素子として、高密度な酸化物半導体膜をチャネル形成領域
とするトランジスタを用いることで、電気特性のバラツキの少ない表示装置を実現できる
。
また、本実施の形態は実施の形態１乃至５のいずれか一と自由に組み合わせることができ
る。
（実施の形態７）
本実施の形態では、実施の形態５と一部異なる構造のトランジスタの例を図６（Ａ）、及
び図６（Ｂ）に示す。
本実施の形態では、ボトムゲート型構造（チャネルエッチ型とも呼ぶ）の例を示す。
図６（Ｂ）は、トランジスタ４２６の平面図であり、図６（Ａ）は、図６（Ｂ）のＭ−Ｎ
における断面図である。
チャネル長方向の断面図である図６（Ａ）に示すように、トランジスタ４２６は、下地絶
縁層４３６が設けられた基板４００上に、ゲート電極層４０１、ゲート絶縁層４０２、酸
化物半導体膜４０３、ソース電極層４０５ａ、ドレイン電極層４０５ｂを有する。
また、図６（Ｂ）では、酸化物半導体膜４０３の周縁を覆うようにソース電極層４０５ａ
、またはドレイン電極層４０５ｂを設ける平面図を示したが、特に限定されず、例えば平
面図である図６（Ｃ）に示すように酸化物半導体膜４０３の周縁部が露出するようにソー
ス電極層４０５ａ、またはドレイン電極層４０５ｂを設けてもよい。この場合には、ソー
ス電極層４０５ａ、及びドレイン電極層４０５ｂをエッチングで形成する際に、エッチン
グガスなどで酸化物半導体膜４０３の露出部が汚染されるおそれがある。酸化物半導体膜
４０３の露出部が汚染されるおそれがある場合には、ソース電極層４０５ａ、及びドレイ
ン電極層４０５ｂをエッチングで形成後に、酸化物半導体膜４０３の露出部にプラズマ処
理（Ｎ２ＯガスやＯ２ガス）や、洗浄（水またはシュウ酸または希フッ酸（１％希フッ酸
を１００倍希釈））を行うことが好ましい。なお、図６（Ｃ）は、図６（Ｂ）と酸化物半
導体膜４０３のパターン形状が異なるだけで他の構成は同一である。
本実施の形態では、酸化物半導体膜４０３を、多結晶であり、密度が６．３ｇ／ｃｍ３で
ありＩｎ：Ｇａ：Ｚｎ＝１：１：１の原子数比のＩｎ−Ｇａ−Ｚｎ系酸化物のスパッタリ
ング用ターゲットを用いたスパッタリング法により成膜する。成膜チャンバーの背圧を５
×１０−３Ｐａ以下、好ましくは６×１０−５Ｐａとし、成膜時の圧力を２Ｐａ未満、好
ましくは０．４Ｐａ以下とする。なお、成膜前または成膜中の成膜チャンバー内は、Ｑ−
ｍａｓｓで測定した水分圧が、１０−３Ｐａ以下、好ましくは、１０−４Ｐａ以下、より
好ましくは、１０−５Ｐａ以下となるようにする。また、スパッタ成膜時の基板温度を４
００℃とし、膜密度が６．３ｇ／ｃｍ３であり、且つ、結晶部を含む酸化物半導体膜を酸
化物半導体膜４０３とする。
このように高密度な酸化物半導体膜を酸化物半導体膜４０３に用いることで、半導体装置
の信頼性の向上を実現できる。
また、表示装置のスイッチング素子として、高密度な酸化物半導体膜をチャネル形成領域
とするトランジスタを用いることで、電気特性のバラツキの少ない表示装置を実現できる
。
また、本実施の形態は実施の形態１乃至６のいずれか一と自由に組み合わせることができ
る。
（実施の形態８）
実施の形態５又は実施の形態６又は実施の形態７に示したトランジスタを用いて表示機能
を有する半導体装置（表示装置ともいう）を作製することができる。また、トランジスタ
を含む駆動回路の一部又は全体を、画素部と同じ基板上に一体形成し、システムオンパネ
ルを形成することができる。
図７（Ａ）において、第１の基板４００１上に設けられた画素部４００２を囲むようにし
て、シール材４００５が設けられ、第２の基板４００６によって封止されている。図７（
Ａ）においては、第１の基板４００１上のシール材４００５によって囲まれている領域と
は異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成され
た走査線駆動回路４００４、信号線駆動回路４００３が実装されている。また別途形成さ
れた信号線駆動回路４００３と、走査線駆動回路４００４又は画素部４００２に与えられ
る各種信号及び電位は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）
４０１８ａ、４０１８ｂから供給されている。
図７（Ｂ）、及び図７（Ｃ）において、第１の基板４００１上に設けられた画素部４００
２と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている
。また画素部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けられ
ている。よって画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１と
シール材４００５と第２の基板４００６とによって、表示素子と共に封止されている。図
７（Ｂ）、及び（Ｃ）においては、第１の基板４００１上のシール材４００５によって囲
まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半
導体膜で形成された信号線駆動回路４００３が実装されている。図７（Ｂ）、及び図７（
Ｃ）においては、別途形成された信号線駆動回路４００３と、走査線駆動回路４００４又
は画素部４００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている
。
また図７（Ｂ）、及び図７（Ｃ）においては、信号線駆動回路４００３を別途形成し、第
１の基板４００１に実装している例を示しているが、この構成に限定されない。走査線駆
動回路を別途形成して実装してもよいし、信号線駆動回路の一部又は走査線駆動回路の一
部のみを別途形成して実装してもよい。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈ
ｉｐ Ｏｎ Ｇｌａｓｓ）方法、ワイヤボンディング方法、或いはＴＡＢ（Ｔａｐｅ Ａ
ｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方法などを用いることができる。図７（Ａ）は、Ｃ
ＯＧ方法により信号線駆動回路４００３、走査線駆動回路４００４を実装する例であり、
図７（Ｂ）は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図７（Ｃ
）は、ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラ
を含むＩＣ等を実装した状態にあるモジュールとを含む。
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光
源（照明装置含む）を指す。また、コネクター、例えばＦＰＣもしくはＴＣＰが取り付け
られたモジュール、ＴＣＰの先にプリント配線板が設けられたモジュール、又は表示素子
にＣＯＧ方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含む
ものとする。
また、第１の基板上に設けられた画素部及び走査線駆動回路は、トランジスタを複数有し
ており、実施の形態５又は実施の形態６又は実施の形態７に示したトランジスタを適用す
ることができる。
表示装置に設けられる表示素子としては液晶素子（液晶表示素子ともいう）、発光素子（
発光表示素子ともいう）、を用いることができる。発光素子は、電流又は電圧によって輝
度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ Ｌ
ｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気的作用
によりコントラストが変化する表示媒体も適用することができる。
また、半導体装置の一形態について、図７乃至図９を用いて説明する。図９は、図７（Ｂ
）のＭ−Ｎにおける断面図に相当する。
図７及び図９で示すように、半導体装置は接続端子電極４０１５及び端子電極４０１６を
有しており、接続端子電極４０１５及び端子電極４０１６はＦＰＣ４０１８、４０１８ａ
、４０１８ｂが有する端子と異方性導電膜４０１９を介して、電気的に接続されている。
接続端子電極４０１５は、第１の電極層４０３０と同じ導電膜から形成され、端子電極４
０１６は、トランジスタ４０１０、４０１１のゲート電極層と同じ導電膜で形成されてい
る。
また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、
トランジスタを複数有しており、図７及び図９では、画素部４００２に含まれるトランジ
スタ４０１０と、走査線駆動回路４００４に含まれるトランジスタ４０１１とを例示して
いる。図９（Ａ）では、トランジスタ４０１０、４０１１上には絶縁膜４０２０が設けら
れ、図９（Ｂ）では、さらに、絶縁膜４０２１が設けられている。なお、絶縁膜４０２３
は下地膜として機能する絶縁膜である。
トランジスタ４０１０、４０１１としては、実施の形態５又は実施の形態６又は実施の形
態７で示したトランジスタを適用することができる。本実施の形態では、実施の形態７で
示したトランジスタ４２６と同様な構造を有するトランジスタを適用する例を示す。トラ
ンジスタ４０１０、４０１１は、ボトムゲート構造のトランジスタである。
実施の形態７で示したトランジスタ４２６と同様な構造を有するトランジスタ４０１０、
４０１１は、酸化物半導体膜として、多結晶であり、密度が６．３ｇ／ｃｍ３でありＩｎ
：Ｇａ：Ｚｎ＝１：１：１の原子数比のＩｎ−Ｇａ−Ｚｎ系酸化物のスパッタリング用タ
ーゲットを用いたスパッタリング法により成膜する。成膜チャンバーの背圧を５×１０−
３Ｐａ以下、好ましくは６×１０−５Ｐａとし、成膜時の圧力を２Ｐａ未満、好ましくは
０．４Ｐａ以下とする。なお、成膜前または成膜中の成膜チャンバー内は、Ｑ−ｍａｓｓ
で測定した水分圧が、１０−３Ｐａ以下、好ましくは、１０−４Ｐａ以下、より好ましく
は、１０−５Ｐａ以下となるようにする。また、スパッタ成膜時の基板温度を４００℃と
し、膜密度が６．３ｇ／ｃｍ３であり、且つ、結晶部を含む酸化物半導体膜を酸化物半導
体膜とする。
このように高密度な酸化物半導体膜をトランジスタ４０１１のチャネル形成領域に用いる
ことで、表示装置の信頼性の向上を実現できる。
また、高密度な酸化物半導体膜を画素部４００２のスイッチング素子であるトランジスタ
４０１０のチャネル形成領域に用いることで、電気特性のバラツキの少ないトランジスタ
を画素部４００２に複数配置でき、表示ムラのほとんどない表示装置を実現できる。
また、トランジスタ４０１０、４０１１に実施の形態６に示すトランジスタ４２５と同様
な構造を適用してもよい。
また、駆動回路用のトランジスタ４０１１の酸化物半導体膜のチャネル形成領域と重なる
位置にさらに導電層を設けてもよい。導電層を酸化物半導体膜のチャネル形成領域と重な
る位置に設けることによって、バイアス−熱ストレス試験（ＢＴ試験）前後におけるトラ
ンジスタ４０１１のしきい値電圧の変化量をさらに低減することができる。また、導電層
は、電位がトランジスタ４０１１のゲート電極層と同じでもよいし、異なっていても良く
、第２のゲート電極層として機能させることもできる。また、導電層の電位がＧＮＤ、０
Ｖ、或いはフローティング状態であってもよい。
また、該導電層は外部の電場を遮蔽する、すなわち外部の電場が内部（トランジスタを含
む回路部）に作用しないようにする機能（特に静電気に対する静電遮蔽機能）も有する。
導電層の遮蔽機能により、静電気などの外部の電場の影響によりトランジスタの電気的な
特性が変動することを防止することができる。
画素部４００２に設けられたトランジスタ４０１０は表示素子と電気的に接続し、表示パ
ネルを構成する。表示素子は表示を行うことができれば特に限定されず、様々な表示素子
を用いることができる。
図９（Ａ）に表示素子として液晶素子を用いた液晶表示装置の例を示す。図９（Ａ）にお
いて、表示素子である液晶素子４０１３は、第１の電極層４０３０、第２の電極層４０３
１、及び液晶層４００８を含む。なお、液晶層４００８を挟持するように配向膜として機
能する絶縁膜４０３２、４０３３が設けられている。第２の電極層４０３１は第２の基板
４００６側に設けられ、第１の電極層４０３０と第２の電極層４０３１とは液晶層４００
８を介して積層する構成となっている。
またスペーサ４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサ
であり、液晶層４００８の膜厚（セルギャップ）を制御するために設けられている。なお
球状のスペーサを用いていてもよい。
表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液
晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これら
の液晶材料（液晶組成物）は、条件により、コレステリック相、スメクチック相、キュー
ビック相、カイラルネマチック相、等方相等を示す。
また、液晶層４００８に、ブルー相を発現する液晶組成物を用いてもよい。この場合、液
晶層４００８と、第１の電極層４０３０及び第２の電極層４０３１とは接する構造となる
。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリッ
ク相から等方相へ転移する直前に発現する相である。ブルー相は、液晶及びカイラル剤を
混合させた液晶組成物を用いて発現させることができる。また、ブルー相が発現する温度
範囲を広げるために、ブルー相を発現する液晶組成物に重合性モノマー及び重合開始剤な
どを添加し、高分子安定化させる処理を行って液晶層を形成することもできる。ブルー相
を発現する液晶組成物は、応答速度が短く、光学的等方性であるため配向処理が不要であ
り、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要とな
るため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程
中の液晶表示装置の不良や破損を軽減することができる。よって液晶表示装置の生産性を
向上させることが可能となる。酸化物半導体膜を用いるトランジスタは、静電気の影響に
よりトランジスタの電気的な特性が著しく変動して設計範囲を逸脱する恐れがある。よっ
て酸化物半導体膜を用いるトランジスタを有する液晶表示装置にブルー相を発現する液晶
組成物を用いることはより効果的である。
また、液晶材料の固有抵抗は、１×１０９Ω・ｃｍ以上であり、好ましくは１×１０１１
Ω・ｃｍ以上であり、さらに好ましくは１×１０１２Ω・ｃｍ以上である。なお、本明細
書における固有抵抗の値は、２０℃で測定した値とする。
液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリー
ク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。保持容量の大
きさは、トランジスタのオフ電流等を考慮して設定すればよい。
液晶表示装置には、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐ
ｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔ
ｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ
Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂ
ｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉ
ｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑ
ｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した
透過型の液晶表示装置としてもよい。垂直配向モードとしては、いくつか挙げられるが、
例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）
モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード
、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ Ｖｉｅｗ）モードなどを用いることができる
。また、ＶＡ型の液晶表示装置にも適用することができる。ＶＡ型の液晶表示装置とは、
液晶表示パネルの液晶分子の配列を制御する方式の一種である。ＶＡ型の液晶表示装置は
、電圧が印加されていないときにパネル面に対して液晶分子が垂直方向を向く方式である
。また、画素（ピクセル）をいくつかの領域（サブピクセル）に分け、それぞれ別の方向
に分子を倒すよう工夫されているマルチドメイン化あるいはマルチドメイン設計といわれ
る方法を用いることができる。
また、表示装置において、ブラックマトリクス（遮光層）、偏光部材、位相差部材、反射
防止部材などの光学部材（光学基板）などは適宜設ける。例えば、偏光基板及び位相差基
板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用
いてもよい。
また、画素部における表示方式は、プログレッシブ方式やインターレース方式等を用いる
ことができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは
赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、ＲＧＢＷ（Ｗは白を表す）
、又はＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加したものがある。なお、
色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、開示する発明
はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用する
こともできる。
また、表示装置に含まれる表示素子として、エレクトロルミネッセンスを利用する発光素
子を適用することができる。エレクトロルミネッセンスを利用する発光素子は、発光材料
が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機Ｅ
Ｌ素子、後者は無機ＥＬ素子と呼ばれている。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔
がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャ
リア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成
し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このよう
な発光素子は、電流励起型の発光素子と呼ばれる。本実施の形態では、発光素子として有
機ＥＬ素子を用いる例を示す。
発光素子は発光を取り出すために少なくとも一対の電極の一方が透光性であればよい。そ
して、基板上にトランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出
す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の
面から発光を取り出す両面射出構造の発光素子があり、どの射出構造の発光素子も適用す
ることができる。
図８（Ａ）、図８（Ｂ）、及び図９（Ｂ）に表示素子として発光素子を用いた発光装置の
例を示す。
図８（Ａ）は発光装置の平面図であり、図８（Ａ）中の一点鎖線Ｖ１−Ｗ１、Ｖ２−Ｗ２
、及びＶ３−Ｗ３で切断した断面が図８（Ｂ）に相当する。なお、図８（Ａ）の平面図に
おいては、電界発光層５４２及び第２の電極層５４３は省略してあり図示していない。
図８に示す発光装置は、下地膜として機能する絶縁膜５０１が設けられた基板５００上に
、トランジスタ５１０、容量素子５２０、配線層交差部５３０を有しており、トランジス
タ５１０は発光素子５４０と電気的に接続している。なお、図８は基板５００を通過して
発光素子５４０からの光を取り出す、下面射出型構造の発光装置である。
トランジスタ５１０としては、実施の形態５又は実施の形態６又は実施の形態７で示した
トランジスタを適用することができる。本実施の形態では、実施の形態５で示したトラン
ジスタ４２４と同様な構造を有するトランジスタを適用する例を示す。トランジスタ５１
０は、酸化物半導体膜上にチャネル保護膜として機能する絶縁層が設けられた、ボトムゲ
ート構造の逆スタガ型トランジスタである。
トランジスタ５１０はゲート電極層５１１ａ、５１１ｂ、ゲート絶縁膜５０２、酸化物半
導体膜５１２、絶縁層５０３、ソース電極層又はドレイン電極層として機能する導電層５
１３ａ、５１３ｂを含む。
実施の形態５で示したトランジスタ４２４と同様な構造を有するトランジスタ５１０は、
チャネル保護膜として機能する絶縁層５０３が、少なくともゲート電極層５１１ａ、５１
１ｂと重畳する酸化物半導体膜５１２のチャネル形成領域上を含めた酸化物半導体膜５１
２上に設けられており、さらに酸化物半導体膜５１２に達し、かつソース電極層又はドレ
イン電極層として機能する導電層５１３ａ、５１３ｂが内壁を覆うように設けられた開口
を有している。
また、トランジスタ５１０に実施の形態６に示すトランジスタ４２５と同様な構造を適用
してもよい。
従って、図８で示す本実施の形態の酸化物半導体膜５１２を用いた安定した電気特性を有
するトランジスタ５１０を含む半導体装置として信頼性の高い半導体装置を提供すること
ができる。また、そのような信頼性の高い半導体装置を歩留まりよく作製し、高生産化を
達成することができる。
容量素子５２０は、導電層５２１ａ、５２１ｂ、ゲート絶縁膜５０２、酸化物半導体膜５
２２、導電層５２３を含み、導電層５２１ａ、５２１ｂと導電層５２３とで、ゲート絶縁
膜５０２及び酸化物半導体膜５２２を挟む構成とすることで容量を形成する。
配線層交差部５３０は、ゲート電極層５１１ａ、５１１ｂと、導電層５３３との交差部で
あり、ゲート電極層５１１ａ、５１１ｂと、導電層５３３とは、間にゲート絶縁膜５０２
、及び絶縁層５０３を介して交差する。本実施の形態で示す構造であると、配線層交差部
５３０は、ゲート電極層５１１ａ、５１１ｂと、導電層５３３との間にゲート絶縁膜５０
２だけでなく、絶縁層５０３も配置できるため、ゲート電極層５１１ａ、５１１ｂと、導
電層５３３との間に生じる寄生容量を低減することができる。
本実施の形態においては、ゲート電極層５１１ａ及び導電層５２１ａとして膜厚３０ｎｍ
のチタン膜を用い、ゲート電極層５１１ｂ及び導電層５２１ｂとして膜厚２００ｎｍの銅
薄膜を用いる。よって、ゲート電極層はチタン膜と銅薄膜との積層構造となる。
酸化物半導体膜５１２、５２２は、多結晶であり、密度が６．３ｇ／ｃｍ３でありＩｎ：
Ｇａ：Ｚｎ＝１：１：１の原子数比のＩｎ−Ｇａ−Ｚｎ系酸化物のスパッタリング用ター
ゲットを用いたスパッタリング法により成膜する。成膜チャンバーの背圧を５×１０−３
Ｐａ以下、好ましくは６×１０−５Ｐａとし、成膜時の圧力を２Ｐａ未満、好ましくは０
．４Ｐａ以下とする。なお、成膜前または成膜中の成膜チャンバー内は、Ｑ−ｍａｓｓで
測定した水分圧が、１０−３Ｐａ以下、好ましくは、１０−４Ｐａ以下、より好ましくは
、１０−５Ｐａ以下となるようにする。また、スパッタ成膜時の基板温度を４００℃とし
、膜密度が６．３ｇ／ｃｍ３であり、且つ、結晶部を含む酸化物半導体膜を酸化物半導体
膜５１２、５２２とし、膜厚を２５ｎｍとする。
トランジスタ５１０、容量素子５２０、及び配線層交差部５３０上には層間絶縁膜５０４
が形成され、層間絶縁膜５０４上において発光素子５４０と重畳する領域にカラーフィル
タ層５０５が設けられている。層間絶縁膜５０４及びカラーフィルタ層５０５上には平坦
化絶縁膜として機能する絶縁膜５０６が設けられている。
絶縁膜５０６上に第１の電極層５４１、電界発光層５４２、第２の電極層５４３の順に積
層した積層構造を含む発光素子５４０が設けられている。発光素子５４０とトランジスタ
５１０とは、導電層５１３ａに達する絶縁膜５０６及び層間絶縁膜５０４に形成された開
口において、第１の電極層５４１及び導電層５１３ａとは接することによって電気的に接
続されている。なお、第１の電極層５４１の一部及び該開口を覆うように隔壁５０７が設
けられている。
層間絶縁膜５０４には、プラズマＣＶＤ法による膜厚２００ｎｍ以上６００ｎｍ以下の酸
化窒化シリコン膜を用いることができる。また、絶縁膜５０６には膜厚１５００ｎｍの感
光性のアクリル膜、隔壁５０７には膜厚１５００ｎｍの感光性のポリイミド膜を用いるこ
とができる。
カラーフィルタ層５０５としては、例えば有彩色の透光性樹脂を用いることができる。有
彩色の透光性樹脂としては、感光性、非感光性の有機樹脂を用いることができるが、感光
性の有機樹脂層を用いるとレジストマスク数を削減することができるため、工程が簡略化
し好ましい。
有彩色は、黒、灰、白などの無彩色を除く色であり、カラーフィルタ層は、着色された有
彩色の光のみを透過する材料で形成される。有彩色としては、赤色、緑色、青色などを用
いることができる。また、シアン、マゼンダ、イエロー（黄）などを用いてもよい。着色
された有彩色の光のみを透過するとは、カラーフィルタ層における透過光は、その有彩色
の光の波長にピークを有するということである。カラーフィルタ層は、含ませる着色材料
の濃度と光の透過率の関係に考慮して、最適な膜厚を適宜制御するとよい。例えば、カラ
ーフィルタ層５０５の膜厚は１５００ｎｍ以上２０００ｎｍ以下とすればよい。
図９（Ｂ）に示す発光装置においては、表示素子である発光素子４５１３は、画素部４０
０２に設けられたトランジスタ４０１０と電気的に接続している。なお発光素子４５１３
の構成は、第１の電極層４０３０、電界発光層４５１１、第２の電極層４０３１の積層構
造であるが、示した構成に限定されない。発光素子４５１３から取り出す光の方向などに
合わせて、発光素子４５１３の構成は適宜変えることができる。
隔壁４５１０、５０７は、有機絶縁材料、又は無機絶縁材料を用いて形成する。特に感光
性の樹脂材料を用い、第１の電極層４０３０、５４１上に開口部を形成し、その開口部の
側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
電界発光層４５１１、５４２は、単数の層で構成されていても、複数の層が積層されるよ
うに構成されていてもどちらでもよい。
発光素子４５１３、５４０に酸素、水素、水分、二酸化炭素等が侵入しないように、第２
の電極層４０３１、５４３及び隔壁４５１０、５０７上に保護膜を形成してもよい。保護
膜としては、窒化シリコン膜、窒化酸化シリコン膜、ＤＬＣ膜等を形成することができる
。
また、発光素子４５１３、５４０に酸素、水素、水分、二酸化炭素等が侵入しないように
、発光素子４５１３、５４０を覆う有機化合物を含む層を蒸着法により形成してもよい。
また、第１の基板４００１、第２の基板４００６、及びシール材４００５によって封止さ
れた空間には充填材４５１４が設けられ密封されている。このように外気に曝されないよ
うに気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂
フィルム等）やカバー材でパッケージング（封入）することが好ましい。
充填材４５１４としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂又は
熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイミ
ド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）又はＥＶＡ（エチレ
ンビニルアセテート）を用いることができる。例えば充填材として窒素を用いればよい。
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、
位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよ
い。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により
反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
なお、図７乃至図９において、第１の基板４００１、５００、第２の基板４００６として
は、ガラス基板の他、可撓性を有する基板も用いることができ、例えば透光性を有するプ
ラスチック基板などを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒ
ｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオ
ライド）フィルム、ポリエステルフィルム又はアクリル樹脂フィルムを用いることができ
る。また、透光性が必要でなければ、アルミニウムやステンレスなどの金属基板（金属フ
ィルム）を用いてもよい。例えば、アルミニウムホイルをＰＶＦフィルムやポリエステル
フィルムで挟んだ構造のシートを用いることもできる。
本実施の形態では、絶縁膜４０２０として酸化アルミニウム膜を用いる。絶縁膜４０２０
はスパッタリング法やプラズマＣＶＤ法によって形成することができる。
酸化物半導体膜上に絶縁膜４０２０として設けられた酸化アルミニウム膜は、水素、水分
などの不純物、及び酸素の両方に対して膜を透過させない遮断効果（ブロック効果）が高
い。
従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、
水分などの不純物の酸化物半導体膜への混入、及び酸化物半導体を構成する主成分材料で
ある酸素の酸化物半導体膜からの放出を防止する保護膜として機能する。
また、平坦化絶縁膜として機能する絶縁膜４０２１、５０６は、アクリル樹脂、ポリイミ
ド樹脂、ベンゾシクロブテン系樹脂、ポリアミド樹脂、エポキシ樹脂等の、耐熱性を有す
る有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ
材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を
用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、
絶縁膜を形成してもよい。
絶縁膜４０２１、５０６の形成法は、特に限定されず、その材料に応じて、スパッタリン
グ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット
法等）、スクリーン印刷、オフセット印刷等を用いることができる。
表示装置は光源又は表示素子からの光を透過させて表示を行う。よって光が透過する画素
部に設けられる基板、絶縁膜、導電膜などの薄膜はすべて可視光の波長領域の光に対して
透光性とする。
表示素子に電圧を印加する第１の電極層及び第２の電極層（画素電極層、共通電極層、対
向電極層などともいう）においては、取り出す光の方向、電極層が設けられる場所、及び
電極層のパターン構造によって透光性、反射性を選択すればよい。
第１の電極層４０３０、５４１、第２の電極層４０３１、５４３は、酸化タングステンを
含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含
むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下
、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物
、グラフェンなどの透光性を有する導電性材料を用いることができる。
また、第１の電極層４０３０、５４１、第２の電極層４０３１、５４３はタングステン（
Ｗ）、モリブデン（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（
Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケ
ル（Ｎｉ）、チタン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（
Ａｇ）等の金属、又はその合金、若しくはその金属窒化物から一つ、又は複数種を用いて
形成することができる。
本実施の形態においては、図８に示す発光装置は下面射出型なので、第１の電極層５４１
は透光性、第２の電極層５４３は反射性を有する。よって、第１の電極層５４１に金属膜
を用いる場合は透光性を保てる程度膜厚を薄く、第２の電極層５４３に透光性を有する導
電膜を用いる場合は、反射性を有する導電膜を積層するとよい。
また、第１の電極層４０３０、５４１、第２の電極層４０３１、５４３として、導電性高
分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導
電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例えば
、ポリアニリン又はその誘導体、ポリピロール又はその誘導体、ポリチオフェン又はその
誘導体、若しくはアニリン、ピロールおよびチオフェンの２種以上からなる共重合体若し
くはその誘導体などがあげられる。
また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回路
を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
以上のように実施の形態５又は実施の形態６又は実施の形態７で示したトランジスタを適
用することで、様々な機能を有する半導体装置を提供することができる。
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み
合わせて用いることができる。
（実施の形態９）
本実施の形態では、上記実施の形態と異なる半導体装置の一態様を図１０を用いて説明す
る。なお、上記実施の形態と同一部分又は同様な機能を有する部分については、繰り返し
の説明は省略する。
図１０（Ｂ）は、トランジスタ４２７の上面図であり、図１０（Ａ）は、図１０（Ｂ）の
Ｘ−Ｙにおける断面図である。
図１０（Ａ）及び図１０（Ｂ）に示すトランジスタ４２７は、基板４００上に下地絶縁層
４３６と、下地絶縁層４３６上にゲート電極層４０１と、ゲート電極層４０１上に設けら
れたゲート絶縁層４０２と、ゲート絶縁層４０２を介してゲート電極層４０１上に設けら
れた酸化物半導体膜４０３と、ドレイン電極層及びソース電極層と、酸化物半導体膜４０
３上に設けられた絶縁層４０６、絶縁層４０７と、を含んで構成される。
トランジスタ４２７において、ドレイン電極層は第１のバリア層４０５ｃ及び第１の低抵
抗材料層４０５ａの積層からなり、ソース電極層は、第２のバリア層４０５ｄ及び第２の
低抵抗材料層４０５ｂの積層からなる。
また、図１０（Ａ）において、下地絶縁層４３６中には、配線４７４ａ及び配線４７４ｂ
が埋め込まれており、配線４７４ａとドレイン電極層（第１のバリア層４０５ｃ及び第１
の低抵抗材料層４０５ａ）とによって容量素子４３０が形成されている。
第１のバリア層４０５ｃ及び第２のバリア層４０５ｄの、第１の低抵抗材料層４０５ａ及
び第２の低抵抗材料層４０５ｂと重畳する領域は、重畳しない領域と比較して膜厚が大き
い。
本実施の形態において、ドレイン電極層は、第１のバリア層４０５ｃと、第１のバリア層
４０５ｃ上の第１の低抵抗材料層４０５ａとで構成されている。第１の低抵抗材料層４０
５ａはアルミニウムなどを用いて形成し、第１のバリア層４０５ｃは、チタンやタングス
テンやモリブデン、または窒化チタン、窒化タンタルなどを用いる。第１のバリア層４０
５ｃは、第１の低抵抗材料層４０５ａが酸化物半導体膜４０３と接触して酸化されること
をブロックしている。
また、本実施の形態において、ソース電極層は、第２のバリア層４０５ｄと、第２のバリ
ア層４０５ｄ上の第２の低抵抗材料層４０５ｂ、とで構成されている。第２の低抵抗材料
層４０５ｂはアルミニウムなどを用いて形成し、第２のバリア層４０５ｄは、チタンやタ
ングステンやモリブデン、または窒化チタン、窒化タンタルなどを用いる。第２のバリア
層４０５ｄは、第２の低抵抗材料層４０５ｂが酸化物半導体膜４０３と接触して酸化され
ることをブロックしている。
トランジスタ４２７のチャネル長Ｌは、第１のバリア層４０５ｃと第２のバリア層４０５
ｄの間隔で決定され、第１のバリア層４０５ｃと第２のバリア層４０５ｄの間隔は電子ビ
ームを用いた露光によって得られるレジストをマスクとしてエッチングすることにより決
定される。電子ビームを用いることによって精密に露光、現像を行うことで精細なパター
ンを実現し、第１のバリア層４０５ｃと第２のバリア層４０５ｄの間隔、即ちチャネル長
Ｌを５０ｎｍ未満、例えば２０ｎｍや３０ｎｍにすることができる。
電子ビームは、加速電圧が高いほど微細パターンを得ることができる。電子ビームの照射
が可能な電子ビーム描画装置において、例えば、加速電圧は５ｋＶ〜５０ｋＶであること
が好ましい。また、電流強度は、５×１０―１２〜１×１０―１１Ａであることが好まし
い。また、最小ビーム径は、２ｎｍ以下であることが好ましい。また、作製可能なパター
ンの最小線幅が８ｎｍ以下であることが好ましい。上記条件により、例えばパターンの幅
を３０ｎｍ以下、好ましくは２０ｎｍ以下さらに好ましくは８ｎｍ以下にすることができ
る。
また、電子ビームは、マルチビームとして基板１枚あたりの処理時間を短縮することもで
きる。なお、チャネル長Ｌを決定する領域以外は、フォトマスクを用いたエッチングによ
って第１のバリア層４０５ｃと第２のバリア層４０５ｄを形成すればよい。なお、第１の
バリア層４０５ｃと第２のバリア層４０５ｄの膜厚は、５ｎｍ以上３０ｎｍ以下、好まし
くは１０ｎｍ以下である。
レジスト材料としては、例えばシロキサン系レジストまたはポリスチレン系レジストなど
を用いることができる。なお、作製するパターンの幅が小さいため、ネガ型レジストより
もポジ型レジストを用いることが好ましい。例えば、パターンの幅が３０ｎｍの場合には
、レジストの厚さを３０ｎｍとすることができる。
本実施の形態では、酸化物半導体膜４０３を、多結晶であり、密度が６．３ｇ／ｃｍ３で
ありＩｎ：Ｇａ：Ｚｎ＝１：１：１の原子数比のＩｎ−Ｇａ−Ｚｎ系酸化物のスパッタリ
ング用ターゲットを用いたスパッタリング法により成膜する。成膜チャンバーの背圧を５
×１０−３Ｐａ以下、好ましくは６×１０−５Ｐａとし、成膜時の圧力を２Ｐａ未満、好
ましくは０．４Ｐａ以下とする。なお、成膜前または成膜中の成膜チャンバー内は、Ｑ−
ｍａｓｓで測定した水分圧が、１０−３Ｐａ以下、好ましくは、１０−４Ｐａ以下、より
好ましくは、１０−５Ｐａ以下となるようにする。また、スパッタ成膜時の基板温度を４
００℃とし、膜密度が６．３ｇ／ｃｍ３であり、且つ、結晶部を含む酸化物半導体膜を酸
化物半導体膜４０３とする。
このように高密度な酸化物半導体膜を酸化物半導体膜４０３に用いることで、半導体装置
の信頼性の向上を実現できる。
また、本実施の形態において、絶縁層４０６は、過剰酸素を含む絶縁層とすることが好ま
しく、ＰＥＣＶＤ法やスパッタ法における成膜条件を適宜設定して膜中に酸素を多く含ま
せたＳｉＯｘ膜や、酸化窒化シリコン膜を用いる。また、多くの過剰酸素を絶縁層に含ま
せたい場合には、イオン注入法やイオンドーピング法やプラズマ処理によって酸素を適宜
添加すればよい。
また、本実施の形態において、絶縁層４０７は、酸化物半導体膜の酸素の放出を抑えるブ
ロッキング層（ＡｌＯｘなど）である。酸化アルミニウム膜（ＡｌＯｘ）は、水素、水分
などの不純物、及び酸素の両方に対して膜を透過させない遮断効果（ブロック効果）が高
い。従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水
素、水分などの不純物の酸化物半導体膜への混入、及び酸化物半導体を構成する主成分材
料である酸素の酸化物半導体膜からの放出を防止する保護膜として機能する。
本実施の形態に示すトランジスタは、第１のバリア層４０５ｃと第２のバリア層４０５ｄ
の間隔によってチャネル長が決定され、第１のバリア層４０５ｃと第２のバリア層４０５
ｄの間隔は電子ビームを用いた露光によって得られるレジストをマスクとしてエッチング
することにより決定される。電子ビームを用いることによって精密に露光、現像を行うこ
とで精細なパターンを実現し、チャネル長Ｌが５０ｎｍ未満の微細なトランジスタを作製
することができる。
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み
合わせて用いることができる。
（実施の形態１０）
本実施の形態では、本明細書に示すトランジスタを使用し、電力が供給されない状況でも
記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置（記憶装置）の
一例を、図面を用いて説明する。
図１１は、半導体装置の構成の一例である。図１１（Ａ）に、半導体装置の断面図を、図
１１（Ｂ）に半導体装置の回路図をそれぞれ示す。
図１１（Ａ）及び図１１（Ｂ）に示す半導体装置は、下部に第１の半導体材料を用いたト
ランジスタ３２００を有し、上部に第２の半導体材料を用いたトランジスタ３２０２を有
するものである。トランジスタ３２０２としては、実施の形態９で示すトランジスタ４２
７の構造を適用する例である。
ここで、第１の半導体材料と第２の半導体材料は異なる禁制帯幅を持つ材料とすることが
望ましい。例えば、第１の半導体材料を酸化物半導体以外の半導体材料（シリコンなど）
とし、第２の半導体材料を酸化物半導体とすることができる。酸化物半導体以外の材料を
用いたトランジスタは、高速動作が容易である。一方で、酸化物半導体を用いたトランジ
スタは、その特性により長時間の電荷保持を可能とする。
なお、上記トランジスタは、いずれもｎチャネル型トランジスタであるものとして説明す
るが、ｐチャネル型トランジスタを用いることができるのはいうまでもない。また、情報
を保持するために酸化物半導体を用いた上記実施の形態に示すようなトランジスタを用い
る他は、半導体装置に用いられる材料や半導体装置の構造など、半導体装置の具体的な構
成をここで示すものに限定する必要はない。
図１１（Ａ）におけるトランジスタ３２００は、半導体材料（例えば、シリコンなど）を
含む基板３０００に設けられたチャネル形成領域と、チャネル形成領域を挟むように設け
られた不純物領域と、不純物領域に接する金属間化合物領域と、チャネル形成領域上に設
けられたゲート絶縁膜と、ゲート絶縁膜上に設けられたゲート電極層と、を有する。なお
、図において、明示的にはソース電極層やドレイン電極層を有しない場合があるが、便宜
上、このような状態を含めてトランジスタと呼ぶ場合がある。また、この場合、トランジ
スタの接続関係を説明するために、ソース領域やドレイン領域を含めてソース電極層やド
レイン電極層と表現することがある。つまり、本明細書において、ソース電極層との記載
には、ソース領域が含まれうる。
基板３０００上にはトランジスタ３２００を囲むように素子分離絶縁層３１０６が設けら
れており、トランジスタ３２００を覆うように絶縁層３２２０が設けられている。
単結晶半導体基板を用いたトランジスタ３２００は、高速動作が可能である。このため、
当該トランジスタを読み出し用のトランジスタとして用いることで、情報の読み出しを高
速に行うことができる。トランジスタ３２０２および容量素子３２０４の形成前の処理と
して、トランジスタ３２００を覆う絶縁層３２２０にＣＭＰ処理を施して、絶縁層３２２
０を平坦化すると同時にトランジスタ３２００のゲート電極層の上面を露出させる。
図１１（Ａ）に示すトランジスタ３２０２は、酸化物半導体をチャネル形成領域に用いた
ボトムゲート型トランジスタである。ここで、トランジスタ３２０２に含まれる酸化物半
導体膜は、高純度化されたものであることが望ましい。高純度化された酸化物半導体を用
いることで、極めて優れたオフ特性のトランジスタ３２０２を得ることができる。
トランジスタ３２０２は、オフ電流が小さいため、これを用いることにより長期にわたり
記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、或い
は、リフレッシュ動作の頻度が極めて少ない半導体記憶装置とすることが可能となるため
、消費電力を十分に低減することができる。
トランジスタ３２０２のソース電極層又はドレイン電極層の一方は、ゲート絶縁層に設け
られた開口を介して、電極３２０８と電気的に接続され、電極３２０８を介してトランジ
スタ３２００のゲート電極層と電気的に接続されている。電極３２０８は、トランジスタ
３２０２のゲート電極層と同様の工程で作製することができる。
また、トランジスタ３２０２上には、絶縁層３２２２が単層又は積層で設けられている。
そして、絶縁層３２２２を介してトランジスタ３２０２のソース電極層又はドレイン電極
層の一方と重畳する領域には、導電層３２１０ａが設けられており、トランジスタ３２０
２のソース電極層又はドレイン電極層の一方と、絶縁層３２２２と導電層３２１０ａとに
よって、容量素子３２０４が構成される。すなわち、トランジスタ３２０２のソース電極
層又はドレイン電極層の一方は、容量素子３２０４の一方の電極として機能し、導電層３
２１０ａは、容量素子３２０４の他方の電極として機能する。なお、容量が不要の場合に
は、容量素子３２０４を設けない構成とすることもできる。また、容量素子３２０４は、
別途、トランジスタ３２０２の上方に設けてもよい。
容量素子３２０４上には絶縁層３２２４が設けられている。そして、絶縁層３２２４上に
はトランジスタ３２０２と、他のトランジスタを接続するための配線３２１６が設けられ
ている。配線３２１６は、絶縁層３２２４に形成された開口に設けられた電極３２１４、
導電層３２１０ａと同じ層に設けられた導電層３２１０ｂ、及び、絶縁層３２２２に形成
された開口に設けられた電極３２１２を介して、トランジスタ３２０２のソース電極層又
はドレイン電極層の他方と電気的に接続される。
図１１（Ａ）及び図１１（Ｂ）において、トランジスタ３２００と、トランジスタ３２０
２とは、少なくとも一部が重畳するように設けられており、トランジスタ３２００のソー
ス領域またはドレイン領域と、トランジスタ３２０２に含まれる酸化物半導体膜の一部が
重畳するように設けられているのが好ましい。また、トランジスタ３２０２及び容量素子
３２０４が、トランジスタ３２００の少なくとも一部と重畳するように設けられている。
例えば、容量素子３２０４の導電層３２１０ａは、トランジスタ３２００のゲート電極層
と少なくとも一部が重畳して設けられている。このような平面レイアウトを採用すること
により、半導体装置の占有面積の低減を図ることができるため、高集積化を図ることがで
きる。
次に、図１１（Ａ）に対応する回路構成の一例を図１１（Ｂ）に示す。
図１１（Ｂ）において、第１の配線（１ｓｔ Ｌｉｎｅ）とトランジスタ３２００のソー
ス電極層とは、電気的に接続され、第２の配線（２ｎｄ Ｌｉｎｅ）とトランジスタ３２
００のドレイン電極層とは、電気的に接続されている。また、第３の配線（３ｒｄ Ｌｉ
ｎｅ）とトランジスタ３２０２のソース電極層またはドレイン電極層の一方とは、電気的
に接続され、第４の配線（４ｔｈ Ｌｉｎｅ）と、トランジスタ３２０２のゲート電極層
とは、電気的に接続されている。そして、トランジスタ３２００のゲート電極層と、トラ
ンジスタ３２０２のソース電極層またはドレイン電極層の一方は、容量素子３２０４の電
極の一方と電気的に接続され、第５の配線（５ｔｈ Ｌｉｎｅ）と、容量素子３２０４の
電極の他方は電気的に接続されている。
図１１（Ｂ）に示す半導体装置では、トランジスタ３２００のゲート電極層の電位が保持
可能という特徴を生かすことで、次のように、情報の書き込み、保持、読み出しが可能で
ある。
情報の書き込みおよび保持について説明する。まず、第４の配線の電位を、トランジスタ
３２０２がオン状態となる電位にして、トランジスタ３２０２をオン状態とする。これに
より、第３の配線の電位が、トランジスタ３２００のゲート電極層、および容量素子３２
０４に与えられる。すなわち、トランジスタ３２００のゲート電極層には、所定の電荷が
与えられる（書き込み）。ここでは、異なる二つの電位レベルを与える電荷（以下Ｌｏｗ
レベル電荷、Ｈｉｇｈレベル電荷という）のいずれかが与えられるものとする。その後、
第４の配線の電位を、トランジスタ３２０２がオフ状態となる電位にして、トランジスタ
３２０２をオフ状態とすることにより、トランジスタ３２００のゲート電極層に与えられ
た電荷が保持される（保持）。
トランジスタ３２０２のオフ電流は極めて小さいため、トランジスタ３２００のゲート電
極層の電荷は長時間にわたって保持される。
次に情報の読み出しについて説明する。第１の配線に所定の電位（定電位）を与えた状態
で、第５の配線に適切な電位（読み出し電位）を与えると、トランジスタ３２００のゲー
ト電極層に保持された電荷量に応じて、第２の配線は異なる電位をとる。一般に、トラン
ジスタ３２００をｎチャネル型とすると、トランジスタ３２００のゲート電極層にＨｉｇ
ｈレベル電荷が与えられている場合の見かけのしきい値Ｖｔｈ＿Ｈは、トランジスタ３２
００のゲート電極層にＬｏｗレベル電荷が与えられている場合の見かけのしきい値Ｖｔｈ
＿Ｌより低くなるためである。ここで、見かけのしきい値電圧とは、トランジスタ３２０
０を「オン状態」とするために必要な第５の配線の電位をいうものとする。したがって、
第５の配線の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの間の電位Ｖ０とすることにより、トランジ
スタ３２００のゲート電極層に与えられた電荷を判別できる。例えば、書き込みにおいて
、Ｈｉｇｈレベル電荷が与えられていた場合には、第５の配線の電位がＶ０（＞Ｖｔｈ＿
Ｈ）となれば、トランジスタ３２００は「オン状態」となる。Ｌｏｗレベル電荷が与えら
れていた場合には、第５の配線の電位がＶ０（＜Ｖｔｈ＿Ｌ）となっても、トランジスタ
３２００は「オフ状態」のままである。このため、第２の配線の電位を見ることで、保持
されている情報を読み出すことができる。
なお、メモリセルをアレイ状に配置して用いる場合、所望のメモリセルの情報のみを読み
出せることが必要になる。このように情報を読み出さない場合には、ゲート電極層の状態
にかかわらずトランジスタ３２００が「オフ状態」となるような電位、つまり、Ｖｔｈ＿
Ｈより小さい電位を第５の配線に与えればよい。または、ゲート電極層の状態にかかわら
ずトランジスタ３２００が「オン状態」となるような電位、つまり、Ｖｔｈ＿Ｌより大き
い電位を第５の配線に与えればよい。
本実施の形態に示す半導体装置では、チャネル形成領域に酸化物半導体を用いたオフ電流
の極めて小さいトランジスタを適用することで、極めて長期にわたり記憶内容を保持する
ことが可能である。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動
作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができ
る。また、電力の供給がない場合（ただし、電位は固定されていることが望ましい）であ
っても、長期にわたって記憶内容を保持することが可能である。
また、本実施の形態に示す半導体装置では、情報の書き込みに高い電圧を必要とせず、素
子の劣化の問題もない。例えば、従来の不揮発性メモリのように、フローティングゲート
への電子の注入や、フローティングゲートからの電子の引き抜きを行う必要がないため、
ゲート絶縁膜の劣化といった問題が全く生じない。すなわち、開示する発明に係る半導体
装置では、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、信
頼性が飛躍的に向上する。さらに、トランジスタのオン状態、オフ状態によって、情報の
書き込みが行われるため、高速な動作も容易に実現しうる。
以上のように、微細化及び高集積化を実現し、かつ高い電気的特性を付与された半導体装
置、及び該半導体装置の作製方法を提供することができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
（実施の形態１１）
本実施の形態では、実施の形態１０とは異なる記憶装置の構造の一形態について説明する
。
図１２は、記憶装置の斜視図である。図１２に示す記憶装置は上部に記憶回路としてメモ
リセルを複数含む、メモリセルアレイ（メモリセルアレイ３４００＿１乃至メモリセルア
レイ３４００ｎ（ｎは２以上の整数））を複数層有し、下部にメモリセルアレイを動作さ
せるために必要な論理回路３００４を有する。
図１３に、図１２に示した記憶装置の部分拡大図を示す。図１３では、論理回路３００４
、メモリセルアレイ３４００＿１及びメモリセルアレイ３４００＿２を図示しており、メ
モリセルアレイ３４００＿１又はメモリセルアレイ３４００＿２に含まれる複数のメモリ
セルのうち、メモリセル３１７０ａと、メモリセル３１７０ｂを代表で示す。メモリセル
３１７０ａ及びメモリセル３１７０ｂとしては、例えば、上記に実施の形態において説明
した回路構成と同様の構成とすることもできる。
なお、メモリセル３１７０ａに含まれるトランジスタ３１７１ａを代表で示す。メモリセ
ル３１７０ｂに含まれるトランジスタ３１７１ｂを代表で示す。トランジスタ３１７１ａ
及びトランジスタ３１７１ｂは、酸化物半導体膜をチャネル形成領域に用いたトランジス
タである。酸化物半導体膜をチャネル形成領域に用いたトランジスタの構成については、
その他の実施の形態において説明した構成と同様であるため、説明は省略する。本実施の
形態においては、実施の形態９で示すトランジスタ４２７と同様の構成のトランジスタを
適用する場合を例に説明する。
トランジスタ３１７１ａのゲート電極層と同じ層に形成された電極３５０１ａは、電極３
５０２ａによって、電極３００３ａと電気的に接続されている。トランジスタ３１７１ｂ
のゲート電極層と同じ層に形成された電極３５０１ｃは、電極３５０２ｃによって、電極
３００３ｃと電気的に接続されている。
また、論理回路３００４は、酸化物半導体以外の半導体材料をチャネル形成領域として用
いたトランジスタ３００１を有する。トランジスタ３００１は、半導体材料（例えば、シ
リコンなど）を含む基板３０００に素子分離絶縁層３１０６を設け、素子分離絶縁層３１
０６に囲まれた領域にチャネル形成領域となる領域を形成することによって得られるトラ
ンジスタとすることができる。なお、トランジスタ３００１は、絶縁表面上に形成された
シリコン膜等の半導体膜や、ＳＯＩ基板のシリコン膜にチャネル形成領域が形成されるト
ランジスタであってもよい。トランジスタ３００１の構成については、公知の構成を用い
ることが可能であるため、説明は省略する。
トランジスタ３１７１ａが形成された層と、トランジスタ３００１が形成された層との間
には、配線３１００ａ及び配線３１００ｂが形成されている。配線３１００ａとトランジ
スタ３００１が形成された層との間には、絶縁膜３１４０ａが設けられ、配線３１００ａ
と配線３１００ｂとの間には、絶縁膜３１４１ａが設けられ、配線３１００ｂとトランジ
スタ３１７１ａが形成された層との間には、絶縁膜３１４２ａが設けられている。
同様に、トランジスタ３１７１ｂが形成された層と、トランジスタ３１７１ａが形成され
た層との間には、配線３１００ｃ及び配線３１００ｄが形成されている。配線３１００ｃ
とトランジスタ３１７１ａが形成された層との間には、絶縁膜３１４０ｂが設けられ、配
線３１００ｃと配線３１００ｄとの間には、絶縁膜３１４１ｂが設けられ、配線３１００
ｄとトランジスタ３１７１ｂが形成された層との間には、絶縁膜３１４２ｂが設けられて
いる。
絶縁膜３１４０ａ、絶縁膜３１４１ａ、絶縁膜３１４２ａ、絶縁膜３１４０ｂ、絶縁膜３
１４１ｂ、絶縁膜３１４２ｂは、層間絶縁膜として機能し、その表面は平坦化された構成
とすることができる。
配線３１００ａ、配線３１００ｂ、配線３１００ｃ、配線３１００ｄによって、メモリセ
ル間の電気的接続や、論理回路３００４とメモリセルアレイとの電気的接続等を行うこと
ができる。
論理回路３００４に含まれる電極３３０３は、上部に設けられた回路と電気的に接続する
ことができる。
例えば、図１３に示すように、電極３５０５によって電極３３０３は配線３１００ａと電
気的に接続することができる。配線３１００ａは、電極３５０３ａによって、トランジス
タ３１７１ａのゲート電極層と同じ層に形成された電極３５０１ｂと電気的に接続するこ
とができる。こうして、配線３１００ａ及び電極３３０３を、トランジスタ３１７１ａの
ソースまたはドレインと電気的に接続することができる。また、電極３５０１ｂは、トラ
ンジスタ３１７１ａのソースまたはドレインと、電極３５０２ｂとによって、電極３００
３ｂと電気的に接続することができる。電極３００３ｂは、電極３５０３ｂによって配線
３１００ｃと電気的に接続することができる。
図１３では、電極３３０３とトランジスタ３１７１ａとの電気的接続は、配線３１００ａ
を介して行われる例を示したがこれに限定されない。電極３３０３とトランジスタ３１７
１ａとの電気的接続は、配線３１００ｂを介して行われてもよいし、配線３１００ａと配
線３１００ｂの両方を介して行われてもよい。または、配線３１００ａも配線３１００ｂ
も介さず、他の電極を用いて行われてもよい。
また、図１３では、トランジスタ３１７１ａが形成された層と、トランジスタ３００１が
形成された層との間には、配線３１００ａが形成された配線層と、配線３１００ｂが形成
された配線層との、２つの配線層が設けられた構成を示したがこれに限定されない。トラ
ンジスタ３１７１ａが形成された層と、トランジスタ３００１が形成された層との間に、
１つの配線層が設けられていてもよいし、３つ以上の配線層が設けられていてもよい。
また、図１３では、トランジスタ３１７１ｂが形成された層と、トランジスタ３１７１ａ
が形成された層との間には、配線３１００ｃが形成された配線層と、配線３１００ｄが形
成された配線層との、２つの配線層が設けられた構成を示したがこれに限定されない。ト
ランジスタ３１７１ｂが形成された層と、トランジスタ３１７１ａが形成された層との間
に、１つの配線層が設けられていてもよいし、３つ以上の配線層が設けられていてもよい
。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
（実施の形態１２）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用すること
ができる。電子機器としては、テレビジョン装置（テレビ、又はテレビジョン受信機とも
いう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタ
ルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、遊技機
（パチンコ機、スロットマシン等）、ゲーム筐体が挙げられる。これらの電子機器の具体
例を図１４に示す。
図１４（Ａ）は、表示部を有するテーブル９０００を示している。テーブル９０００は、
筐体９００１に表示部９００３が組み込まれており、表示部９００３により映像を表示す
ることが可能である。なお、４本の脚部９００２により筐体９００１を支持した構成を示
している。また、電力供給のための電源コード９００５を筐体９００１に有している。
実施の形態１乃至８のいずれかに示す半導体装置は、表示部９００３に用いることが可能
であり、電子機器に高い信頼性を付与することができる。
表示部９００３は、タッチ入力機能を有しており、テーブル９０００の表示部９００３に
表示された表示ボタン９００４を指などで触れることで、画面操作や、情報を入力するこ
とができ、また他の家電製品との通信を可能とする、又は制御を可能とすることで、画面
操作により他の家電製品をコントロールする制御装置としてもよい。例えば、イメージセ
ンサ機能を有する半導体装置を用いれば、表示部９００３にタッチ入力機能を持たせるこ
とができる。
また、筐体９００１に設けられたヒンジによって、表示部９００３の画面を床に対して垂
直に立てることもでき、テレビジョン装置としても利用できる。狭い部屋においては、大
きな画面のテレビジョン装置は設置すると自由な空間が狭くなってしまうが、テーブルに
表示部が内蔵されていれば、部屋の空間を有効に利用することができる。
図１４（Ｂ）は、テレビジョン装置９１００を示している。テレビジョン装置９１００は
、筐体９１０１に表示部９１０３が組み込まれており、表示部９１０３により映像を表示
することが可能である。なお、ここではスタンド９１０５により筐体９１０１を支持した
構成を示している。
テレビジョン装置９１００の操作は、筐体９１０１が備える操作スイッチや、別体のリモ
コン操作機９１１０により行うことができる。リモコン操作機９１１０が備える操作キー
９１０９により、チャンネルや音量の操作を行うことができ、表示部９１０３に表示され
る映像を操作することができる。また、リモコン操作機９１１０に、当該リモコン操作機
９１１０から出力する情報を表示する表示部９１０７を設ける構成としてもよい。
図１４（Ｂ）に示すテレビジョン装置９１００は、受信機やモデムなどを備えている。テ
レビジョン装置９１００は、受信機により一般のテレビ放送の受信を行うことができ、さ
らにモデムを介して有線又は無線による通信ネットワークに接続することにより、一方向
（送信者から受信者）又は双方向（送信者と受信者間、あるいは受信者間同士など）の情
報通信を行うことも可能である。
実施の形態１乃至８のいずれかに示す半導体装置は、表示部９１０３、９１０７に用いる
ことが可能であり、テレビジョン装置、及びリモコン操作機に高い信頼性を付与すること
ができる。
図１４（Ｃ）はコンピュータであり、本体９２０１、筐体９２０２、表示部９２０３、キ
ーボード９２０４、外部接続ポート９２０５、ポインティングデバイス９２０６等を含む
。コンピュータは、本発明の一態様を用いて作製される半導体装置をその表示部９２０３
に用いることにより作製される。先の実施の形態に示した半導体装置を利用すれば、信頼
性の高いコンピュータとすることが可能となる。
図１５（Ａ）及び図１５（Ｂ）は２つ折り可能なタブレット型端末である。図１５（Ａ）
は、開いた状態であり、タブレット型端末は、筐体９６３０、表示部９６３１ａ、表示部
９６３１ｂ、表示モード切り替えスイッチ９０３４、電源スイッチ９０３５、省電力モー
ド切り替えスイッチ９０３６、留め具９０３３、操作スイッチ９０３８、を有する。
図１５（Ａ）及び図１５（Ｂ）に示すような携帯機器においては、画像データの一時記憶
などにメモリとしてＳＲＡＭまたはＤＲＡＭが使用されている。例えば、実施の形態９、
実施の形態１０、または実施の形態１１に説明した半導体装置をメモリとして使用するこ
とができる。先の実施の形態で説明した半導体装置をメモリに採用することによって、情
報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力が十分
に低減することができる。
実施の形態１乃至８のいずれかに示す半導体装置は、表示部９６３１ａ、表示部９６３１
ｂに用いることが可能であり、信頼性の高いタブレット型端末とすることが可能となる。
また、表示部９６３１ａは、一部をタッチパネルの領域９６３２ａとすることができ、表
示された操作キー９６３８にふれることでデータ入力をすることができる。なお、表示部
９６３１ａにおいては、一例として半分の領域が表示のみの機能を有する構成、もう半分
の領域がタッチパネルの機能を有する構成を示しているが該構成に限定されない。表示部
９６３１ａの全ての領域がタッチパネルの機能を有する構成としても良い。例えば、表示
部９６３１ａの全面をキーボードボタン表示させてタッチパネルとし、表示部９６３１ｂ
を表示画面として用いることができる。
また、表示部９６３１ｂにおいても表示部９６３１ａと同様に、表示部９６３１ｂの一部
をタッチパネルの領域９６３２ｂとすることができる。また、タッチパネルのキーボード
表示切り替えボタン９６３９が表示されている位置に指やスタイラスなどでふれることで
表示部９６３１ｂにキーボードボタン表示することができる。
また、タッチパネルの領域９６３２ａとタッチパネルの領域９６３２ｂに対して同時にタ
ッチ入力することもできる。
また、表示モード切り替えスイッチ９０３４は、縦表示又は横表示などの表示の向きを切
り替え、白黒表示やカラー表示の切り替えなどを選択できる。省電力モード切り替えスイ
ッチ９０３６は、タブレット型端末に内蔵している光センサで検出される使用時の外光の
光量に応じて表示の輝度を最適なものとすることができる。タブレット型端末は光センサ
だけでなく、ジャイロ、加速度センサ等の傾きを検出するセンサなどの他の検出装置を内
蔵させてもよい。
また、図１５（Ａ）では表示部９６３１ｂと表示部９６３１ａの表示面積が同じ例を示し
ているが特に限定されず、一方のサイズともう一方のサイズが異なっていてもよく、表示
の品質も異なっていてもよい。例えば一方が他方よりも高精細な表示を行える表示パネル
としてもよい。
図１５（Ｂ）は、閉じた状態であり、タブレット型端末は、筐体９６３０、太陽電池９６
３３、充放電制御回路９６３４、バッテリー９６３５、ＤＣＤＣコンバータ９６３６を有
する。なお、図１５（Ｂ）では充放電制御回路９６３４の一例としてバッテリー９６３５
、ＤＣＤＣコンバータ９６３６を有する構成について示している。
なお、タブレット型端末は２つ折り可能なため、未使用時に筐体９６３０を閉じた状態に
することができる。従って、表示部９６３１ａ、表示部９６３１ｂを保護できるため、耐
久性に優れ、長期使用の観点からも信頼性の優れたタブレット型端末を提供できる。
また、この他にも図１５（Ａ）及び図１５（Ｂ）に示したタブレット型端末は、様々な情
報（静止画、動画、テキスト画像など）を表示する機能、カレンダー、日付又は時刻など
を表示部に表示する機能、表示部に表示した情報をタッチ入力操作又は編集するタッチ入
力機能、様々なソフトウェア（プログラム）によって処理を制御する機能、等を有するこ
とができる。
タブレット型端末の表面に装着された太陽電池９６３３によって、電力をタッチパネル、
表示部、又は映像信号処理部等に供給することができる。なお、太陽電池９６３３は、筐
体９６３０の片面又は両面に設けることができ、バッテリー９６３５の充電を効率的に行
う構成とすることができる。なおバッテリー９６３５としては、リチウムイオン電池を用
いると、小型化を図れる等の利点がある。
また、図１５（Ｂ）に示す充放電制御回路９６３４の構成、及び動作について図１５（Ｃ
）にブロック図を示し説明する。図１５（Ｃ）には、太陽電池９６３３、バッテリー９６
３５、ＤＣＤＣコンバータ９６３６、コンバータ９６３７、スイッチＳＷ１乃至ＳＷ３、
表示部９６３１について示しており、バッテリー９６３５、ＤＣＤＣコンバータ９６３６
、コンバータ９６３７、スイッチＳＷ１乃至ＳＷ３が、図１５（Ｂ）に示す充放電制御回
路９６３４に対応する箇所となる。
まず外光により太陽電池９６３３により発電がされる場合の動作の例について説明する。
太陽電池で発電した電力は、バッテリー９６３５を充電するための電圧となるようＤＣＤ
Ｃコンバータ９６３６で昇圧又は降圧がなされる。そして、表示部９６３１の動作に太陽
電池９６３３からの電力が用いられる際にはスイッチＳＷ１をオンにし、コンバータ９６
３７で表示部９６３１に必要な電圧に昇圧又は降圧をすることとなる。また、表示部９６
３１での表示を行わない際には、ＳＷ１をオフにし、ＳＷ２をオンにしてバッテリー９６
３５の充電を行う構成とすればよい。
なお太陽電池９６３３については、発電手段の一例として示したが、特に限定されず、圧
電素子（ピエゾ素子）や熱電変換素子（ペルティエ素子）などの他の発電手段によるバッ
テリー９６３５の充電を行う構成であってもよい。例えば、無線（非接触）で電力を送受
信して充電する無接点電力伝送モジュールや、また他の充電手段を組み合わせて行う構成
としてもよい。
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み
合わせて用いることができる。
４００：基板
４０２：ゲート絶縁層
４０３：酸化物半導体膜
４０３ａ：低抵抗領域
４０３ｂ：低抵抗領域
４０３ｃ：チャネル形成領域
４０５ａ：ソース電極層
４０５ｂ：ドレイン電極層
４０６：絶縁層
４０７：絶縁層
４１２ａ：側壁絶縁層
４１２ｂ：側壁絶縁層
４１３：絶縁層
４１４：絶縁層
４１５：絶縁層
４２０：トランジスタ
４２１：トランジスタ
４２２：トランジスタ
４２３：トランジスタ
４２４：トランジスタ
４２５：トランジスタ
４２６：トランジスタ
４２７：トランジスタ
４３５ａ、４３５ｂ：開口
４３６：下地絶縁層
４６５ａ：ソース配線層
４６５ｂ：ドレイン配線層
３０００ 基板
３００１ トランジスタ
３００３ａ 電極
３００３ｂ 電極
３００３ｃ 電極
３００４ 論理回路
３１００ａ 配線
３１００ｂ 配線
３１００ｃ 配線
３１００ｄ 配線
３１０６ 素子分離絶縁層
３１４０ａ 絶縁膜
３１４０ｂ 絶縁膜
３１４１ａ 絶縁膜
３１４１ｂ 絶縁膜
３１４２ａ 絶縁膜
３１４２ｂ 絶縁膜
３１７０ａ メモリセル
３１７０ｂ メモリセル
３１７１ａ トランジスタ
３１７１ｂ トランジスタ
３２００ トランジスタ
３２０２ トランジスタ
３２０４ 容量素子
３２０８ 電極
３２１０ａ 導電層
３２１０ｂ 導電層
３２１２ 電極
３２１４ 電極
３２１６ 配線
３２２０ 絶縁層
３２２２ 絶縁層
３２２４ 絶縁層
３３０３ 電極
３４００ａ メモリセルアレイ
３４００ｂ メモリセルアレイ
３４００ｎ メモリセルアレイ
３５０１ａ 電極
３５０１ｂ 電極
３５０１ｃ 電極
３５０２ａ 電極
３５０２ｂ 電極
３５０２ｃ 電極
３５０３ａ 電極
３５０３ｂ 電極
３５０５ 電極
９０３３ 留め具
９０３４ スイッチ
９０３５ 電源スイッチ
９０３６ スイッチ
９０３８ 操作スイッチ
９６３０ 筐体
９６３１ 表示部
９６３１ａ 表示部
９６３１ｂ 表示部
９６３２ａ 領域
９６３２ｂ 領域
９６３３ 太陽電池
９６３４ 充放電制御回路
９６３５ バッテリー
９６３６ ＤＣＤＣコンバータ
９６３７ コンバータ
９６３８ 操作キー
９６３９ ボタン

Claims (6)

  1. 酸化物半導体膜は、Ｉｎと、Ｇａと、Ｚｎと、を有し、
    前記酸化物半導体膜は、単結晶ではなく、かつ非晶質でもなく、
    前記酸化物半導体膜は、ｃ軸配向性を有し、
    前記酸化物半導体膜の密度は、５．９ｇ／ｃｍ３より高く、かつＩｎと、Ｇａと、Ｚｎと、を有する酸化物半導体膜の理論値未満であることを特徴とする酸化物半導体膜。
  2. 酸化物半導体膜は、Ｉｎと、Ｇａと、Ｚｎと、を有し、
    前記酸化物半導体膜は、単結晶ではなく、かつ非晶質でもなく、
    前記酸化物半導体膜は、ｃ軸配向性を有し、
    前記酸化物半導体膜の密度は、６．０ｇ／ｃｍ３より高く、かつＩｎと、Ｇａと、Ｚｎと、を有する酸化物半導体膜の理論値未満であることを特徴とする酸化物半導体膜。
  3. 酸化物半導体膜は、Ｉｎと、Ｇａと、Ｚｎと、を有し、
    前記酸化物半導体膜は、単結晶ではなく、かつ非晶質でもなく、
    前記酸化物半導体膜は、ｃ軸配向性を有し、
    前記酸化物半導体膜の密度は、６．１２ｇ／ｃｍ３より高く、かつＩｎと、Ｇａと、Ｚｎと、を有する酸化物半導体膜の理論値未満であることを特徴とする酸化物半導体膜。
  4. ゲート電極と、酸化物半導体膜と、前記ゲート電極と、前記酸化物半導体膜との間のゲート絶縁層と、を有する半導体装置であって、
    前記酸化物半導体膜は、Ｉｎと、Ｇａと、Ｚｎと、を有し、
    前記酸化物半導体膜は、単結晶ではなく、かつ非晶質でもなく、
    前記酸化物半導体膜は、ｃ軸配向性を有し、
    前記酸化物半導体膜の密度は、５．９ｇ／ｃｍ３より高く、かつＩｎと、Ｇａと、Ｚｎと、を有する酸化物半導体膜の理論値未満であることを特徴とする半導体装置。
  5. ゲート電極と、酸化物半導体膜と、前記ゲート電極と、前記酸化物半導体膜との間のゲート絶縁層と、を有する半導体装置であって、
    前記酸化物半導体膜は、Ｉｎと、Ｇａと、Ｚｎと、を有し、
    前記酸化物半導体膜は、単結晶ではなく、かつ非晶質でもなく、
    前記酸化物半導体膜は、ｃ軸配向性を有し、
    前記酸化物半導体膜の密度は、６．０ｇ／ｃｍ３より高く、かつＩｎと、Ｇａと、Ｚｎと、を有する酸化物半導体膜の理論値未満であることを特徴とする半導体装置。
  6. ゲート電極と、酸化物半導体膜と、前記ゲート電極と、前記酸化物半導体膜との間のゲート絶縁層と、を有する半導体装置であって、
    前記酸化物半導体膜は、Ｉｎと、Ｇａと、Ｚｎと、を有し、
    前記酸化物半導体膜は、単結晶ではなく、かつ非晶質でもなく、
    前記酸化物半導体膜は、ｃ軸配向性を有し、
    前記酸化物半導体膜の密度は、６．１２ｇ／ｃｍ３より高く、かつＩｎと、Ｇａと、Ｚｎと、を有する酸化物半導体膜の理論値未満であることを特徴とする半導体装置。
JP2017045902A 2011-12-15 2017-03-10 酸化物半導体膜及び半導体装置 Active JP6220470B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011274919 2011-12-15
JP2011274919 2011-12-15

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2015196091A Division JP6110917B2 (ja) 2011-12-15 2015-10-01 酸化物半導体膜、及び半導体装置

Publications (2)

Publication Number Publication Date
JP2017123483A JP2017123483A (ja) 2017-07-13
JP6220470B2 true JP6220470B2 (ja) 2017-10-25

Family

ID=48609208

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2012271683A Withdrawn JP2013145876A (ja) 2011-12-15 2012-12-12 半導体装置およびその作製方法
JP2015196091A Active JP6110917B2 (ja) 2011-12-15 2015-10-01 酸化物半導体膜、及び半導体装置
JP2017045902A Active JP6220470B2 (ja) 2011-12-15 2017-03-10 酸化物半導体膜及び半導体装置

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2012271683A Withdrawn JP2013145876A (ja) 2011-12-15 2012-12-12 半導体装置およびその作製方法
JP2015196091A Active JP6110917B2 (ja) 2011-12-15 2015-10-01 酸化物半導体膜、及び半導体装置

Country Status (5)

Country Link
US (2) US9331156B2 (ja)
JP (3) JP2013145876A (ja)
KR (1) KR102084274B1 (ja)
TW (4) TWI606585B (ja)
WO (1) WO2013089115A1 (ja)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2402106C2 (ru) * 2004-11-10 2010-10-20 Кэнон Кабусики Кайся Аморфный оксид и полевой транзистор с его использованием
WO2013042562A1 (en) * 2011-09-22 2013-03-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8829528B2 (en) * 2011-11-25 2014-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including groove portion extending beyond pixel electrode
KR102161077B1 (ko) 2012-06-29 2020-09-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102220279B1 (ko) * 2012-10-19 2021-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막을 포함하는 다층막 및 반도체 장치의 제작 방법
US9343288B2 (en) * 2013-07-31 2016-05-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9455349B2 (en) * 2013-10-22 2016-09-27 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor with reduced impurity diffusion
KR102436895B1 (ko) * 2013-10-22 2022-08-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제작 방법
JP6506545B2 (ja) 2013-12-27 2019-04-24 株式会社半導体エネルギー研究所 半導体装置
WO2015125042A1 (en) 2014-02-19 2015-08-27 Semiconductor Energy Laboratory Co., Ltd. Oxide, semiconductor device, module, and electronic device
CN103915509B (zh) * 2014-03-25 2017-07-18 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及显示装置
JP6486712B2 (ja) * 2014-04-30 2019-03-20 株式会社半導体エネルギー研究所 酸化物半導体膜
KR20150126272A (ko) * 2014-05-02 2015-11-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물의 제작 방법
TWI672804B (zh) 2014-05-23 2019-09-21 日商半導體能源研究所股份有限公司 半導體裝置的製造方法
TWI652362B (zh) 2014-10-28 2019-03-01 日商半導體能源研究所股份有限公司 氧化物及其製造方法
JP6647841B2 (ja) 2014-12-01 2020-02-14 株式会社半導体エネルギー研究所 酸化物の作製方法
JP6505466B2 (ja) * 2015-02-24 2019-04-24 株式会社東芝 半導体装置及びその製造方法
US9837547B2 (en) 2015-05-22 2017-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide conductor and display device including the semiconductor device
JP6464042B2 (ja) * 2015-06-23 2019-02-06 株式会社カネカ 透明電極付き基板およびその製造方法
US11024725B2 (en) 2015-07-24 2021-06-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including metal oxide film
TWI649875B (zh) * 2015-08-28 2019-02-01 聯華電子股份有限公司 半導體元件及其製造方法
WO2017098369A1 (en) * 2015-12-11 2017-06-15 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film, semiconductor device, and display device
CN108886021B (zh) * 2016-02-12 2023-07-25 株式会社半导体能源研究所 半导体装置及其制造方法
JP6917734B2 (ja) * 2016-03-18 2021-08-11 株式会社半導体エネルギー研究所 半導体装置
WO2017212363A1 (en) * 2016-06-06 2017-12-14 Semiconductor Energy Laboratory Co., Ltd. Sputtering apparatus, sputtering target, and method for forming semiconductor film with the sputtering apparatus
US20160315163A1 (en) * 2016-06-30 2016-10-27 L'air Liquide, Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude Process for forming gate insulators for tft structures
US20160315168A1 (en) * 2016-06-30 2016-10-27 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Process for forming gate insulators for tft structures
WO2019224656A1 (ja) 2018-05-25 2019-11-28 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
CN112334606A (zh) * 2018-06-26 2021-02-05 株式会社Flosfia 结晶性氧化物膜
US11426818B2 (en) 2018-08-10 2022-08-30 The Research Foundation for the State University Additive manufacturing processes and additively manufactured products
JP2020027882A (ja) * 2018-08-13 2020-02-20 株式会社アルバック 薄膜トランジスタ、薄膜トランジスタの製造方法、及び酸化物半導体膜
JP7315136B2 (ja) * 2018-12-26 2023-07-26 株式会社Flosfia 結晶性酸化物半導体
WO2020254910A1 (ja) * 2019-06-21 2020-12-24 株式会社半導体エネルギー研究所 金属酸化物、金属酸化物の形成方法、半導体装置、および半導体装置の作製方法

Family Cites Families (138)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
EP2246894B2 (en) 2004-03-12 2018-10-10 Japan Science and Technology Agency Method for fabricating a thin film transistor having an amorphous oxide as a channel layer
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
RU2402106C2 (ru) 2004-11-10 2010-10-20 Кэнон Кабусики Кайся Аморфный оксид и полевой транзистор с его использованием
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
KR20070085879A (ko) 2004-11-10 2007-08-27 캐논 가부시끼가이샤 발광 장치
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI445178B (zh) 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
CN101258607B (zh) * 2005-09-06 2011-01-05 佳能株式会社 使用非晶氧化物膜作为沟道层的场效应晶体管、使用非晶氧化物膜作为沟道层的场效应晶体管的制造方法、以及非晶氧化物膜的制造方法
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR20090115222A (ko) 2005-11-15 2009-11-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
US7998372B2 (en) 2005-11-18 2011-08-16 Idemitsu Kosan Co., Ltd. Semiconductor thin film, method for manufacturing the same, thin film transistor, and active-matrix-driven display panel
US20070115219A1 (en) 2005-11-22 2007-05-24 Matsushita Electric Industrial Co., Ltd. Apparatus for driving plasma display panel and plasma display
JP5376750B2 (ja) 2005-11-18 2013-12-25 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル
US20090237000A1 (en) 2005-11-22 2009-09-24 Matsushita Electric Industrial Co., Ltd. Pdp driving apparatus and plasma display
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5105842B2 (ja) 2006-12-05 2012-12-26 キヤノン株式会社 酸化物半導体を用いた表示装置及びその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
TWI478347B (zh) * 2007-02-09 2015-03-21 Idemitsu Kosan Co A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
JP2008277326A (ja) 2007-04-25 2008-11-13 Canon Inc アモルファス酸化物半導体、半導体デバイス及び薄膜トランジスタ
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP2010103451A (ja) 2007-11-26 2010-05-06 Fujifilm Corp 薄膜電界効果型トランジスタおよびそれを用いた電界発光装置
CN101897031B (zh) 2007-12-13 2013-04-17 出光兴产株式会社 使用了氧化物半导体的场效应晶体管及其制造方法
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP2010222214A (ja) 2009-03-25 2010-10-07 Idemitsu Kosan Co Ltd 金属酸化物薄膜及びその製造方法
WO2010140548A1 (ja) 2009-06-05 2010-12-09 Jx日鉱日石金属株式会社 酸化物焼結体、その製造方法及び酸化物焼結体製造用原料粉末
JP5528734B2 (ja) 2009-07-09 2014-06-25 富士フイルム株式会社 電子素子及びその製造方法、表示装置、並びにセンサー
CN105448937A (zh) 2009-09-16 2016-03-30 株式会社半导体能源研究所 晶体管及显示设备
KR20120091243A (ko) 2009-10-30 2012-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101959370B1 (ko) 2009-11-06 2019-03-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
CN105206514B (zh) 2009-11-28 2018-04-10 株式会社半导体能源研究所 层叠的氧化物材料、半导体器件、以及用于制造该半导体器件的方法
KR101770976B1 (ko) 2009-12-11 2017-08-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101768433B1 (ko) 2009-12-18 2017-08-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
SG10201408329SA (en) 2009-12-25 2015-02-27 Semiconductor Energy Lab Memory device, semiconductor device, and electronic device
KR101805378B1 (ko) 2010-01-24 2017-12-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치와 이의 제조 방법
CN102782859B (zh) 2010-02-26 2015-07-29 株式会社半导体能源研究所 半导体装置的制造方法
JP5483704B2 (ja) * 2010-03-03 2014-05-07 富士フイルム株式会社 Ｉｇｚｏ系アモルファス酸化物半導体膜の製造方法及びそれを用いた電界効果型トランジスタの製造方法
JP5520084B2 (ja) 2010-03-03 2014-06-11 富士フイルム株式会社 電界効果型トランジスタの製造方法
JP5560064B2 (ja) * 2010-03-03 2014-07-23 富士フイルム株式会社 Ｉｇｚｏ系アモルファス酸化物薄膜の製造方法及びそれを用いた電界効果型トランジスタの製造方法
KR101867272B1 (ko) 2010-03-05 2018-06-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그의 제작 방법
KR20130008037A (ko) * 2010-03-05 2013-01-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하는 방법
JP5708910B2 (ja) * 2010-03-30 2015-04-30 ソニー株式会社 薄膜トランジスタおよびその製造方法、並びに表示装置
US8629438B2 (en) * 2010-05-21 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5689250B2 (ja) 2010-05-27 2015-03-25 出光興産株式会社 酸化物焼結体、それからなるターゲット及び酸化物半導体薄膜
JP2012015436A (ja) * 2010-07-05 2012-01-19 Sony Corp 薄膜トランジスタおよび表示装置
US8716708B2 (en) 2011-09-29 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102067051B1 (ko) 2011-10-24 2020-01-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
TWI621183B (zh) 2011-12-01 2018-04-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法

Also Published As

Publication number Publication date
TWI695508B (zh) 2020-06-01
JP6110917B2 (ja) 2017-04-05
TWI606585B (zh) 2017-11-21
JP2017123483A (ja) 2017-07-13
KR20150028760A (ko) 2015-03-16
TW201843837A (zh) 2018-12-16
TW201338156A (zh) 2013-09-16
US20130153889A1 (en) 2013-06-20
JP2013145876A (ja) 2013-07-25
TWI662706B (zh) 2019-06-11
US20160204271A1 (en) 2016-07-14
WO2013089115A1 (en) 2013-06-20
US10153346B2 (en) 2018-12-11
US9331156B2 (en) 2016-05-03
TW201926713A (zh) 2019-07-01
TW201804616A (zh) 2018-02-01
JP2016029730A (ja) 2016-03-03
KR102084274B1 (ko) 2020-03-03
TWI641137B (zh) 2018-11-11

Similar Documents

Publication Publication Date Title
JP6220470B2 (ja) 酸化物半導体膜及び半導体装置
KR102162326B1 (ko) 반도체 장치 및 반도체 장치의 제작 방법
KR102174289B1 (ko) 반도체 장치 및 반도체 장치의 제작 방법
JP6460610B2 (ja) 半導体装置
JP6426228B2 (ja) 半導体装置
JP6416314B2 (ja) 半導体装置の作製方法
CN107275411B (zh) 半导体装置及半导体装置的制造方法
JP2022111136A (ja) トランジスタ
KR20210075058A (ko) 반도체 장치 및 반도체 장치의 제작 방법
JP6523374B2 (ja) 半導体装置
JP6412549B2 (ja) 半導体装置の作製方法
JP2013110401A (ja) 半導体装置およびその作製方法
JP2013243343A (ja) 半導体装置
JP2013131582A (ja) 半導体装置

Legal Events

Date Code Title Description
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20170511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170516

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170912

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170929

R150 Certificate of patent or registration of utility model

Ref document number: 6220470

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250