JP2013110401A - 半導体装置およびその作製方法 - Google Patents

半導体装置およびその作製方法 Download PDF

Info

Publication number
JP2013110401A
JP2013110401A JP2012236338A JP2012236338A JP2013110401A JP 2013110401 A JP2013110401 A JP 2013110401A JP 2012236338 A JP2012236338 A JP 2012236338A JP 2012236338 A JP2012236338 A JP 2012236338A JP 2013110401 A JP2013110401 A JP 2013110401A
Authority
JP
Japan
Prior art keywords
layer
transistor
electrode layer
film
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2012236338A
Other languages
English (en)
Inventor
Shunpei Yamazaki
舜平 山崎
Masahiro Takahashi
正弘 高橋
Motoi Nakajima
基 中島
Takashi Shimazu
貴志 島津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2012236338A priority Critical patent/JP2013110401A/ja
Publication of JP2013110401A publication Critical patent/JP2013110401A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】トランジスタ、ダイオード等の半導体用途に好適な材料を提供する。
【解決手段】Ｉｎと、Ｍ１と、Ｍ２と、Ｚｎと、を含む酸化物材料であり、Ｍ１＝１３族元素、代表的にはＧａであり、Ｍ２の元素は、Ｍ１の元素よりも含有量が少ない材料を提供する。Ｍ２としてはＴｉ、Ｚｒ、Ｈｆ、Ｇｅ、Ｓｎなどが挙げられる。Ｍ２を含ませることで、酸化物半導体材料における酸素欠損の発生を抑制することができる。酸素欠損がほとんど存在しないトランジスタを実現できれば、半導体装置の信頼性を向上させることができる。
【選択図】図１

Description

酸化物半導体を用いる半導体装置及びその作製方法に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
近年、絶縁表面を有する基板上に形成された半導体薄膜を用いて薄膜トランジスタ（ＴＦＴ）を構成する技術が注目されている。薄膜トランジスタはＩＣや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチング素子として開発が急がれている。金属酸化物は多様に存在しさまざまな用途に用いられている。
金属酸化物の中には半導体特性を示すものがある。半導体特性を示す金属酸化物としては、例えば、酸化タングステン、酸化錫、酸化インジウム、酸化亜鉛などがあり、このような半導体特性を示す金属酸化物をチャネル形成領域とする薄膜トランジスタが既に知られている（特許文献１及び特許文献２）。
また、特許文献３には、酸化亜鉛、酸化マグネシウム亜鉛、酸化カドミウム亜鉛を半導体として用いることが記載されている。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報 米国特許第６７２７５２２号
本発明の一態様は、トランジスタ、ダイオード等の半導体用途に好適な材料を提供することを課題の一とする。具体的には酸素欠損の少ない酸化物半導体層を形成する作製方法及びその方法によって得られる材料を提供することを課題の一とする。
本明細書で開示する本発明の一態様は、Ｉｎと、Ｍ１と、Ｍ２と、Ｚｎと、を含む酸化物材料であり、Ｍ１の元素は、１３族元素であり、Ｍ２の元素は、Ｍ１の元素よりも含有量が少ないことを特徴とする。また、Ｍ１の元素の含有量に対してＭ２の元素の含有量は１％以上５０％未満とする。具体的には、ＩｎＭ１ｘＭ２ＹＺｎＺ系（０＜Ｘ≦１、０＜Ｙ＜１、Ｙ＜Ｘ、且つ、０＜Ｚ）で示される酸化物材料であり、Ｍ１の元素は、代表的にはＧａであり、そのＧａの含有量に対してＭ２の元素を１％以上５０％未満、好ましくは３％以上４０％以下を加えて、材料中に酸素欠損が形成されることを抑える。なお、Ｘは自然数とは限らず、非自然数を含む。
具体的には、上記材料において、Ｍ１のＧａは３価であり、その一部を４価の元素で置き換える。４価の元素は３価の元素よりも一本結合手が多いので、置換することで酸素欠損が形成されることを抑える。その４価の元素、即ちＭ２としてはＴｉ、Ｚｒ、Ｈｆ、Ｇｅ、Ｓｎなどが挙げられる。なお、上記材料は、非単結晶である。
また、上記材料において、構成元素以外の重金属不純物はほとんど含まれず、上記材料の純度は３Ｎ、好ましくは４Ｎ以上である。
また、上記Ｉｎと、Ｍ１と、Ｍ２と、Ｚｎと、を含む酸化物材料をトランジスタの半導体層として用いた半導体装置も本発明の一つである。その構成は、ゲート電極層と、ゲート電極層と重なるゲート絶縁層と、ゲート絶縁層を介してゲート電極層と重なる酸化物半導体層とを有し、酸化物半導体層は、Ｉｎと、Ｍ１と、Ｍ２と、Ｚｎと、を含む酸化物材料であり、Ｍ１の元素は、１３族元素であり、Ｍ２の元素は、Ｍ１の元素よりも含有量が少ないことを特徴とする半導体装置である。Ｍ１は、代表的にはＧａであり、そのＧａの含有量に対してＭ２の元素を１％以上５０％未満、好ましくは３％以上４０％以下を加えて、Ｍ２の元素をスタビライザーとして機能させることにより、半導体層中に酸素欠損がほとんど存在しないトランジスタを実現できるため、トランジスタの信頼性を向上させることができる。
本発明の一態様により、酸化物半導体材料における酸素欠損の発生を抑制することができる。また、上記酸化物半導体材料をトランジスタのチャネル形成領域として用いることにより、トランジスタの信頼性を向上させることができる。
本発明の一態様を示す平面図及び断面図である。 本発明の一態様を示す平面図及び断面図である。 本発明の一態様を示す平面図及び断面図である。 本発明の一態様を示す平面図及び断面図である。 半導体装置の一形態を説明する平面図。 半導体装置の一形態を説明する平面図及び断面図。 半導体装置の一形態を示す断面図。 半導体装置の一形態を示す回路図及び斜視図。 半導体装置の一形態を示す断面図及び平面図。 電子機器を示す図。 電子機器を示す図。 （Ａ）は、過剰酸素を入れる前の結晶構造のモデル、（Ｂ）は、過剰酸素を入れた直後の構造モデル。 （Ａ）は、過剰酸素を入れた後の結晶構造のモデル、（Ｂ）は、酸素を一つ取り去った直後の構造モデル、（Ｃ）は、その後の構造最適化後の結晶構造のモデル。 Ｔｉが０．５９原子％のモデル。 Ｔｉが０．５９原子％のモデルを５０ｐｓｅｃ間の古典分子動力学シミュレーションを行うことにより得られた最終構造。 Ｔｉが１．７７原子％のモデル。 Ｔｉが１．７７原子％のモデルを５０ｐｓｅｃ間の古典分子動力学シミュレーションを行うことにより得られた最終構造。 図１５に示す構造モデルの動径分布関数ｇ（ｒ） 図１７に示す構造モデルの動径分布関数ｇ（ｒ） （Ａ）、（Ｂ）は、トランジスタ特性を示すグラフ。 比較例を示すグラフ。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
（実施の形態１）
本実施の形態では、半導体装置及び半導体装置の作製方法の一態様を図１（Ａ）を用いて説明する。
図１（Ａ）、及び（Ｂ）に半導体装置の一例として、トランジスタ４２０の平面図及び断面図を示す。図１（Ａ）は、トランジスタ４２０の平面図であり、図１（Ｂ）は、図１（Ａ）のＡ−Ｂにおける断面図である。なお、図１（Ａ）では、煩雑になることを避けるため、トランジスタ４２０の構成要素の一部（例えば、絶縁層４０７）を省略して図示している。
図１（Ａ）、及び図１（Ｂ）に示すトランジスタ４２０は、基板４００上に下地絶縁層４３６と、下地絶縁層４３６上に酸化物半導体層４０３と、酸化物半導体層４０３上に設けられたゲート絶縁層４０２と、ゲート絶縁層４０２を介して酸化物半導体層４０３上に設けられたゲート電極層４０１と、ゲート電極層４０１上に設けられた絶縁層４０６、絶縁層４０７と、ゲート絶縁層４０２、絶縁層４０６、及び絶縁層４０７の開口を介して、酸化物半導体層４０３と電気的に接続するソース電極層４０５ａまたはドレイン電極層４０５ｂと、を含んで構成される。
また、トランジスタ４２０において、酸化物半導体層４０３は、ゲート電極層４０１と重畳するチャネル形成領域４０３ｃと、チャネル形成領域４０３ｃを挟む低抵抗領域４０３ａ及び低抵抗領域４０３ｂを含むのが好ましい。低抵抗領域４０３ａ及び低抵抗領域４０３ｂはチャネル形成領域４０３ｃよりも抵抗が低く、ドーパントを含む。低抵抗領域４０３ａ及び低抵抗領域４０３ｂは、ゲート電極層４０１を形成後に、該ゲート電極層４０１をマスクとして不純物元素を導入することによって、自己整合的に形成することができる。また、当該領域は、トランジスタ４２０のソース領域またはドレイン領域として機能させることができる。低抵抗領域４０３ａ及び低抵抗領域４０３ｂを設けることによって、当該一対の低抵抗領域の間に設けられたチャネル形成領域４０３ｃに加わる電界を緩和させることができる。また、ソース電極層４０５ａ及びドレイン電極層４０５ｂがそれぞれ低抵抗領域と接する構成とすることで、酸化物半導体層４０３と、ソース電極層４０５ａ及びドレイン電極層４０５ｂと、のコンタクト抵抗を低減することができる。
本実施の形態では、酸化物半導体層４０３としてＩｎＭ１ｘＭ２ＹＺｎＺ系（０＜Ｘ≦１、０＜Ｙ＜１、Ｙ＜Ｘ、且つ、０＜Ｚ）で示される酸化物材料を用いる。具体的には、Ｉｎ：Ｇａ：Ｔｉ：Ｚｎ＝３：０．９５：０．０５：２のターゲットを用いて、スパッタリング法により成膜したＩｎＧａＴｉＺｎ酸化物膜を酸化物半導体層４０３に用いる。この酸化物半導体層４０３は、ＩｎＧａｘＴｉＹＺｎＺ系（Ｘ＝０．３２、Ｙ＝０．０２、Ｚ＝０．６７）の酸化物材料と見なすことができる。また、この酸化物材料において、Ｇａの含有量に対してＴｉの含有量は、０．０２／０．３２＝０．０６２５であり、約６．３％である。
また、酸化物半導体層４０３の形成前に基板４００を加熱し、基板などに付着している水分などの除去を行うことが好ましい。基板４００は、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板などを用いることができ、ガラス基板、セラミック基板、石英基板、サファイア基板なども用いることができる。また、下地絶縁層４３６の形成後に表面に付着している水分などの除去を行う加熱処理を行ってもよい。
加熱処理は、加熱されたガスなどの媒体からの熱伝導または熱輻射による加熱（ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）を用いてもよい。例えば、ＲＴＡとして、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）などを用いることができる。ＬＲＴＡは、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する。ＧＲＴＡは、高温のガスを用いて熱処理を行う。ガスとしては、不活性ガスが用いられる。ＲＴＡによる短時間の熱処理では、基板の歪み点以上の温度でも基板を歪ませないことができるため、効率よく脱水化または脱水素化処理できる。
また、抵抗加熱方式を用いてもよく、例えば、基板温度を５００℃以上６５０℃以下とし、処理時間を１分以上１０分以下とすればよい。加熱処理の温度は３００℃以上基板の歪み点未満、好ましくは４００℃以上６５０℃以下とし、不活性雰囲気、減圧雰囲気または乾燥空気雰囲気で行う。不活性雰囲気とは、不活性ガス（窒素、希ガス（ヘリウム、ネオン、アルゴン、クリプトン、キセノン）など）を主成分とする雰囲気であって、水素が含まれないことが好ましい。例えば、導入する不活性ガスの純度を、８Ｎ（９９．９９９９９９％）以上、好ましくは９Ｎ（９９．９９９９９９９％）以上とする。あるいは、不活性雰囲気とは、不活性ガスを主成分とする雰囲気で、反応性ガスが０．１ｐｐｍ未満である雰囲気のことである。反応性ガスとは、半導体や金属などと反応するガスのことをいう。減圧雰囲気とは、圧力が１０Ｐａ以下のことを指す。乾燥空気雰囲気は、露点−４０℃以下、好ましくは露点−５０℃以下とすればよい。
また、本実施の形態において、酸化物半導体層４０３は、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜であるのが好ましい。
ＣＡＡＣ−ＯＳ膜は、完全な単結晶ではなく、完全な非晶質でもない。ＣＡＡＣ−ＯＳ膜は、非晶質相に結晶部を有する結晶−非晶質混相構造の酸化物半導体層である。なお、当該結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであることが多い。また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ膜に含まれる非晶質部と結晶部との境界は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ膜には粒界（グレインバウンダリーともいう）は確認できない。そのため、ＣＡＡＣ−ＯＳ膜は、粒界に起因する電子移動の低下が抑制される。
ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、ｃ軸がＣＡＡＣ−ＯＳ膜の被形成面または表面に垂直な方向に揃い、かつａｂ面に垂直な方向から見て三角形状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸及びｂ軸の向きが異なっていてもよい。本明細書等において、単に垂直と記載する場合、８５°以上９５°以下の範囲が含まれることとする。
なお、ＣＡＡＣ−ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の形成過程において、酸化物半導体層の表面側から結晶成長させる場合、被形成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。
ＣＡＡＣ−ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面または表面に垂直な方向に揃うため、ＣＡＡＣ−ＯＳ膜の形状（被形成面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。なお、結晶部のｃ軸の方向は、ＣＡＡＣ−ＯＳ膜が形成されたときの被形成面または表面に垂直な方向となる。結晶部は、成膜することにより、または成膜後に加熱処理などの結晶化処理を行うことにより形成される。
ＣＡＡＣ−ＯＳ膜を酸化物半導体層４０３として用いたトランジスタは、可視光や紫外光の照射によるトランジスタの電気特性の変動を低減することが可能である。よって、当該トランジスタは信頼性が高い。
さらに、酸化物半導体層４０３としてＩｎＭ１ｘＭ２ＹＺｎＺ系（０＜Ｘ≦１、０＜Ｙ＜１、Ｙ＜Ｘ、且つ、０＜Ｚ）で示される酸化物材料を用いることで酸化物半導体層４０３中に酸素欠損が形成されることを抑えることができる。酸化物半導体層４０３中に酸素欠損が形成されることを抑えることで信頼性が向上する。
（実施の形態２）
本実施の形態では、実施の形態１とは異なる構造の例を図１（Ｃ）及び図１（Ｄ）に示す。なお、実施の形態１と同一の箇所は同じ符号を用い、ここでは簡略化のため詳細な説明は省略することとする。
図１（Ｃ）は、トランジスタ４２１の平面図であり、図１（Ｄ）は、図１（Ｃ）のＣ−Ｄにおける断面図である。図１（Ｃ）に示すトランジスタ４２１は、基板４００上に下地絶縁層４３６と、下地絶縁層４３６上に酸化物半導体層４０３と、酸化物半導体層４０３上に設けられたゲート絶縁層４０２と、ゲート絶縁層４０２を介して酸化物半導体層４０３上に設けられたゲート電極層４０１と、ゲート電極層４０１上に設けられた絶縁層４０６、絶縁層４０７と、ゲート絶縁層４０２、絶縁層４０６、及び絶縁層４０７の開口を介して、酸化物半導体層４０３と電気的に接続するソース電極層４０５ａまたはドレイン電極層４０５ｂと、ソース電極層４０５ａまたはドレイン電極層４０５ｂ上に接して設けられたソース配線層４６５ａまたはドレイン配線層４６５ｂと、を含んで構成される。
トランジスタ４２１において、ソース電極層４０５ａ及びドレイン電極層４０５ｂは、ゲート絶縁層４０２、絶縁層４０６、及び絶縁層４０７に設けられた開口を埋め込むように設けられており、酸化物半導体層４０３とそれぞれ接している。これらの電極層は、酸化物半導体層４０３に達するゲート絶縁層４０２、絶縁層４０６、及び絶縁層４０７の開口を埋め込むように絶縁層４０７上に導電膜を形成し、当該導電膜に研磨処理を行うことにより、絶縁層４０７上（少なくともゲート電極層４０１と重畳する領域）に設けられた導電膜を除去することで、導電膜が分断されて形成されたものである。
また、トランジスタ４２１において、チャネル長方向におけるソース電極層４０５ａとドレイン電極層４０５ｂの間の幅は、チャネル長方向におけるソース配線層４６５ａとドレイン配線層４６５ｂの間の幅よりも小さい。また、トランジスタ４２１において、チャネル長方向におけるソース電極層４０５ａとドレイン電極層４０５ｂの間の幅は、実施の形態１に示したトランジスタ４２０のチャネル長方向におけるソース電極層４０５ａとドレイン電極層４０５ｂの間の幅よりも小さく、微細なトランジスタを実現している。
また、ゲート電極層４０１、ソース電極層４０５ａ、ドレイン電極層４０５ｂ、ソース配線層４６５ａ、及びドレイン配線層４６５ｂは、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウムから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。
本実施の形態では、酸化物半導体層４０３としてＩｎＭ１ｘＭ２ＹＺｎＺ系（０＜Ｘ≦１、０＜Ｙ＜１、Ｙ＜Ｘ、且つ、０＜Ｚ）で示される酸化物材料を用いる。具体的には、Ｉｎ：Ｇａ：Ｇｅ：Ｚｎ＝３：０．９５：０．０５：２のターゲットを用いて、スパッタリング法により、成膜したＩｎＧａＧｅＺｎ酸化物膜を酸化物半導体層４０３に用いる。
酸化物半導体層４０３としてＩｎＭ１ｘＭ２ＹＺｎＺ系（０＜Ｘ≦１、０＜Ｙ＜１、Ｙ＜Ｘ、且つ、０＜Ｚ）で示される酸化物材料を用いることで酸化物半導体層４０３中に酸素欠損が形成されることを抑えることができる。酸化物半導体層４０３中に酸素欠損が形成されることを抑えることで信頼性が向上する。
また、本実施の形態は実施の形態１と自由に組み合わせることができる。
（実施の形態３）
本実施の形態では、実施の形態１とは異なる構造の例を図２（Ａ）及び図２（Ｂ）に示す。なお、実施の形態１と同一の箇所は同じ符号を用い、ここでは簡略化のため詳細な説明は省略することとする。
図２（Ａ）は、トランジスタ４２２の平面図であり、図２（Ｂ）は、図２（Ａ）のＥ−Ｆにおける断面図である。
チャネル長方向の断面図である図２（Ｂ）に示すように、トランジスタ４２２は、下地絶縁層４３６が設けられた基板４００上に、チャネル形成領域４０３ｃ、低抵抗領域４０３ａ、４０３ｂを含む酸化物半導体層４０３と、ソース電極層４０５ａと、ドレイン電極層４０５ｂと、ゲート絶縁層４０２と、ゲート電極層４０１と、ゲート電極層４０１の側面に設けられた側壁絶縁層４１２ａ、４１２ｂと、ゲート電極層４０１上に設けられた絶縁層４１３と、ソース電極層４０５ａ及びドレイン電極層４０５ｂ上に設けられた絶縁層４０６及び絶縁層４０７を有する。また、絶縁層４１５がトランジスタ４２２を覆って形成される。ソース電極層４０５ａまたはドレイン電極層４０５ｂに達する開口が絶縁層４０６、絶縁層４０７、及び絶縁層４１５に形成され、絶縁層４１５上にソース配線層４６５ａまたはドレイン配線層４６５ｂを設けている。
ソース電極層４０５ａ及びドレイン電極層４０５ｂは、側壁絶縁層４１２ａ、４１２ｂを覆うように絶縁層４１３上に導電膜を形成し、当該導電膜に研磨処理を行うことにより、絶縁層４１３上（少なくともゲート電極層４０１と重畳する領域）に設けられた導電膜を除去することで、導電膜が分断されて形成されたものである。
また、ソース電極層４０５ａ、及びドレイン電極層４０５ｂは、露出した酸化物半導体層４０３上面、及び側壁絶縁層４１２ａ、又は側壁絶縁層４１２ｂと接して設けられている。よって、ソース電極層４０５ａ又はドレイン電極層４０５ｂと酸化物半導体層４０３とが接する領域（コンタクト領域）と、ゲート電極層４０１との距離は、側壁絶縁層４１２ａ、４１２ｂのチャネル長方向の幅となり、トランジスタの微細化が達成できる他、作製工程によるトランジスタの電気特性ばらつきを低減することができる。
このように、ソース電極層４０５ａ又はドレイン電極層４０５ｂと酸化物半導体層４０３とが接する領域（コンタクト領域）と、ゲート電極層４０１との距離を短くすることができるため、ソース電極層４０５ａ又はドレイン電極層４０５ｂと酸化物半導体層４０３とが接する領域（コンタクト領域）、及びゲート電極層４０１間の抵抗が減少し、トランジスタ４２２のオン特性を向上させることが可能となる。
ゲート絶縁層４０２の材料としては、酸化シリコン、酸化ガリウム、酸化アルミニウム、窒化シリコン、酸化窒化シリコン、酸化窒化アルミニウム、又は窒化酸化シリコン等を用いることができる。ゲート絶縁層４０２は、酸化物半導体層４０３と接する部分において酸素を含むことが好ましい。特に、ゲート絶縁層４０２は、膜中（バルク中）に少なくとも化学量論的比率を超える量の酸素が存在することが好ましく、例えば、ゲート絶縁層４０２として、酸化シリコン膜を用いる場合には、ＳｉＯ２＋α（ただし、α＞０）とすることが好ましい。本実施の形態では、ゲート絶縁層４０２として、ＳｉＯ２＋α（ただし、α＞０）である酸化シリコン膜を用いる。この酸化シリコン膜をゲート絶縁層４０２として用いることで、酸化物半導体層４０３に酸素を供給することができ、特性を良好にすることができる。さらに、ゲート絶縁層４０２は、作製するトランジスタのサイズやゲート絶縁層４０２の段差被覆性を考慮して形成することが好ましい。
また、ゲート絶縁層４０２の材料として酸化ハフニウム、酸化イットリウム、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケート（ＨｆＳｉＯｘＮｙ（ｘ＞０、ｙ＞０））、ハフニウムアルミネート（ＨｆＡｌｘＯｙ（ｘ＞０、ｙ＞０））、酸化ランタンなどのｈｉｇｈ−ｋ材料を用いることでゲートリーク電流を低減できる。さらに、ゲート絶縁層４０２は、単層構造としても良いし、積層構造としても良い。
また、下地絶縁層４３６、絶縁層４１３、側壁絶縁層４１２ａ、４１２ｂ、絶縁層４０６、４０７、４１５は、ゲート絶縁層に用いる上記材料の中から適宜選択して用いることができる。また、絶縁層４０７、４１５は、上記材料の他にポリイミド樹脂、アクリル樹脂、ベンゾシクロブテン系樹脂、等の有機材料を用いることができる。
また、本実施の形態では、酸化物半導体層４０３としてＩｎＭ１ｘＭ２ＹＺｎＺ系（０＜Ｘ≦１、０＜Ｙ＜１、Ｙ＜Ｘ、且つ、０＜Ｚ）で示される酸化物材料を用いる。具体的には、Ｉｎ：Ｇａ：Ｚｒ：Ｚｎ＝３：０．９５：０．０５：２のターゲットを用いて、スパッタリング法により、成膜したＩｎＧａＺｒＺｎ酸化物膜を酸化物半導体層４０３に用いる。
酸化物半導体層４０３としてＩｎＭ１ｘＭ２ＹＺｎＺ系（０＜Ｘ≦１、０＜Ｙ＜１、Ｙ＜Ｘ、且つ、０＜Ｚ）で示される酸化物材料を用いることで酸化物半導体層４０３中に酸素欠損が形成されることを抑えることができる。酸化物半導体層４０３中に酸素欠損が形成されることを抑えることで信頼性が向上する。
また、本実施の形態は実施の形態１または実施の形態２と自由に組み合わせることができる。
（実施の形態４）
本実施の形態では、実施の形態１とは異なる構造の例を図２（Ｃ）及び図２（Ｄ）に示す。なお、実施の形態１と同一の箇所は同じ符号を用い、ここでは簡略化のため詳細な説明は省略することとする。
図２（Ｃ）は、トランジスタ４２３の平面図であり、図２（Ｄ）は、図２（Ｃ）のＧ−Ｈにおける断面図である。
図２（Ｃ）及び図２（Ｄ）に示すトランジスタ４２３は、基板４００上に下地絶縁層４３６と、ソース電極層４０５ａ及びドレイン電極層４０５ｂと、ソース電極層４０５ａ及びドレイン電極層４０５ｂに挟まれたチャネル形成領域４０３ｃ、及び低抵抗領域４０３ａ、４０３ｂを含む酸化物半導体層４０３と、酸化物半導体層４０３、ソース電極層４０５ａ及びドレイン電極層４０５ｂの上面と接するゲート絶縁層４０２と、ゲート絶縁層４０２を介して酸化物半導体層４０３上に設けられたゲート電極層４０１と、ゲート電極層４０１のチャネル長方向の側面の一方と接する側壁絶縁層４１２ａと、ゲート電極層４０１のチャネル長方向の側面の他方と接する側壁絶縁層４１２ｂと、ゲート電極層４０１を覆う絶縁層４０６、及び絶縁層４０７と、絶縁層４０７上にソース電極層４０５ａまたはドレイン電極層４０５ｂと接して設けられたソース配線層４６５ａまたはドレイン配線層４６５ｂと、を含んで構成される。
なお、酸化物半導体層４０３に低抵抗領域４０３ａ、４０３ｂを設けない構成とすることもできる。その場合、チャネル形成領域４０３ｃはチャネル長方向の一方の側面においてソース電極層４０５ａと接し、チャネル長方向の他方の側面においてドレイン電極層４０５ｂと接する。
酸化物半導体層４０３と、ドレイン電極層４０５ｂと、ソース電極層４０５ａとの上面は高さがほぼ一致しており、島状の酸化物半導体層上に、ソース電極層及びドレイン電極層（これと同じ層で形成される配線を含む）となる導電膜を成膜した後、研磨（切削、研削）処理を行い、酸化物半導体層４０３の上面が露出するように導電膜の一部を除去している。
また、本実施の形態では、酸化物半導体層４０３としてＩｎＭ１ｘＭ２ＹＺｎＺ系（０＜Ｘ≦１、０＜Ｙ＜１、Ｙ＜Ｘ、且つ、０＜Ｚ）で示される酸化物材料を用いる。具体的には、Ｉｎ：Ｇａ：Ｓｎ：Ｚｎ＝３：０．９５：０．０５：２のターゲットを用いて、スパッタリング法により、ＩｎＧａＳｎＺｎ酸化物膜を成膜したものを酸化物半導体層４０３に用いる。
酸化物半導体層４０３としてＩｎＭ１ｘＭ２ＹＺｎＺ系（０＜Ｘ≦１、０＜Ｙ＜１、Ｙ＜Ｘ、且つ、０＜Ｚ）で示される酸化物材料を用いることで酸化物半導体層４０３中に酸素欠損が形成されることを抑えることができる。酸化物半導体層４０３中に酸素欠損が形成されることを抑えることで信頼性が向上する。
また、本実施の形態は実施の形態１乃至３のいずれか一と自由に組み合わせることができる。
（実施の形態５）
実施の形態１乃至４は、トップゲート型構造の例を示したが、本実施の形態では、ボトムゲート型構造（チャネルストップ型とも呼ぶ）の例を示す。
図３（Ａ）は、トランジスタ４２４の平面図であり、図３（Ｂ）は、図３（Ａ）のＩ−Ｊにおける断面図である。
チャネル長方向の断面図である図３（Ｂ）に示すように、トランジスタ４２４は、下地絶縁層４３６が設けられた基板４００上に、ゲート電極層４０１、ゲート絶縁層４０２、酸化物半導体層４０３、絶縁層４１４、ソース電極層４０５ａ、ドレイン電極層４０５ｂを有する。
酸化物半導体層４０３に接する絶縁層４１４は、ゲート電極層４０１と重畳する酸化物半導体層４０３のチャネル形成領域上に設けられており、一部はチャネル保護膜として機能する。さらに、絶縁層４１４は、酸化物半導体層４０３に達し、かつソース電極層４０５ａ又はドレイン電極層４０５ｂが内壁を覆うように設けられた開口４３５ａ、４３５ｂを有している。従って、酸化物半導体層４０３の周縁部は、絶縁層４１４で覆われており、層間絶縁膜としても機能している。ゲート配線とソース配線の交差部において、ゲート絶縁層４０２だけでなく、絶縁層４１４も層間絶縁膜として配置することで寄生容量を低減できる。
絶縁層４１４の材料としては、酸化シリコン、酸化ガリウム、酸化アルミニウム、窒化シリコン、酸化窒化シリコン、酸化窒化アルミニウム、又は窒化酸化シリコン等を用いることができる。
また、絶縁層４１４は、単層でも積層でもよい。また、積層とする場合、複数のエッチング工程によってパターン形状をそれぞれ変え、下層の端部と上層の端部とが一致しない形状、即ち、下層の端部が上層よりも突出した断面構造としてもよい。
また、本実施の形態では、酸化物半導体層４０３としてＩｎＭ１ｘＭ２ＹＺｎＺ系（０＜Ｘ≦１、０＜Ｙ＜１、Ｙ＜Ｘ、且つ、０＜Ｚ）で示される酸化物材料を用いる。具体的には、Ｉｎ：Ｇａ：Ｔｉ：Ｚｎ＝１：０．９５：０．０５：１のターゲットを用いて、スパッタリング法により、ＩｎＧａＴｉＺｎ酸化物膜を成膜したものを酸化物半導体層４０３に用いる。
酸化物半導体層４０３としてＩｎＭ１ｘＭ２ＹＺｎＺ系（０＜Ｘ≦１、０＜Ｙ＜１、Ｙ＜Ｘ、且つ、０＜Ｚ）で示される酸化物材料を用いることで酸化物半導体層４０３中に酸素欠損が形成されることを抑えることができる。酸化物半導体層４０３中に酸素欠損が形成されることを抑えることで信頼性が向上する。
また、本実施の形態は実施の形態１乃至４のいずれか一と自由に組み合わせることができる。
（実施の形態６）
本実施の形態では、実施の形態５と一部異なる構造のトランジスタの例を図３（Ｃ）、及び図３（Ｄ）に示す。
図３（Ｃ）は、トランジスタ４２５の平面図であり、図３（Ｄ）は、図３（Ｃ）のＫ−Ｌにおける断面図である。
チャネル長方向の断面図である図３（Ｄ）に示すように、トランジスタ４２５は、下地絶縁層４３６が設けられた基板４００上に、ゲート電極層４０１、ゲート絶縁層４０２、酸化物半導体層４０３、絶縁層４１４、ソース電極層４０５ａ、ドレイン電極層４０５ｂを有する。
酸化物半導体層４０３に接する絶縁層４１４は、ゲート電極層４０１と重畳する酸化物半導体層４０３のチャネル形成領域上に設けられており、チャネル保護膜として機能する。
また、図３（Ｃ）では、酸化物半導体層４０３の周縁を覆うようにソース電極層４０５ａ、またはドレイン電極層４０５ｂを設ける平面図を示したが、特に限定されず、例えば平面図である図３（Ｅ）に示すように酸化物半導体層４０３の周縁部が露出するようにソース電極層４０５ａ、またはドレイン電極層４０５ｂを設けてもよい。この場合には、ソース電極層４０５ａ、またはドレイン電極層４０５ｂをエッチングで形成する際に、エッチングガスなどで酸化物半導体層４０３の露出部が汚染されるおそれがある。酸化物半導体層４０３の露出部が汚染されるおそれがある場合には、ソース電極層４０５ａ、及びドレイン電極層４０５ｂをエッチングで形成後に、酸化物半導体層４０３の露出部にプラズマ処理（Ｎ２ＯガスやＯ２ガス）や、洗浄（水または希フッ酸（１００倍希釈））を行うことが好ましい。なお、図３（Ｅ）は、図３（Ｃ）と酸化物半導体層４０３のパターン形状が異なるだけで他の構成は同一である。
本実施の形態では、酸化物半導体層４０３としてＩｎＭ１ｘＭ２ＹＺｎＺ系（０＜Ｘ≦１、０＜Ｙ＜１、Ｙ＜Ｘ、且つ、０＜Ｚ）で示される酸化物材料を用いる。具体的にはＩｎ：Ｇａ：Ｈｆ：Ｚｎ＝１：０．９５：０．０５：１のターゲットを用いて、スパッタリング法により、ＩｎＧａＨｆＺｎ酸化物膜を成膜したものを酸化物半導体層４０３に用いる。
酸化物半導体層４０３としてＩｎＭ１ｘＭ２ＹＺｎＺ系（０＜Ｘ≦１、０＜Ｙ＜１、Ｙ＜Ｘ、且つ、０＜Ｚ）で示される酸化物材料を用いることで酸化物半導体層４０３中に酸素欠損が形成されることを抑えることができる。酸化物半導体層４０３中に酸素欠損が形成されることを抑えることで信頼性が向上する。
また、本実施の形態は実施の形態１乃至５のいずれか一と自由に組み合わせることができる。
（実施の形態７）
本実施の形態では、実施の形態５と一部異なる構造のトランジスタの例を図４（Ａ）、及び図４（Ｂ）に示す。
本実施の形態では、ボトムゲート型構造（チャネルエッチ型とも呼ぶ）の例を示す。
図４（Ｂ）は、トランジスタ４２６の平面図であり、図４（Ａ）は、図４（Ｂ）のＭ−Ｎにおける断面図である。
チャネル長方向の断面図である図４（Ａ）に示すように、トランジスタ４２６は、下地絶縁層４３６が設けられた基板４００上に、ゲート電極層４０１、ゲート絶縁層４０２、酸化物半導体層４０３、ソース電極層４０５ａ、ドレイン電極層４０５ｂを有する。
また、図４（Ｂ）では、酸化物半導体層４０３の周縁を覆うようにソース電極層４０５ａ、またはドレイン電極層４０５ｂを設ける平面図を示したが、特に限定されず、例えば平面図である図４（Ｃ）に示すように酸化物半導体層４０３の周縁部が露出するようにソース電極層４０５ａ、またはドレイン電極層４０５ｂを設けてもよい。この場合には、ソース電極層４０５ａ、及びドレイン電極層４０５ｂをエッチングで形成する際に、エッチングガスなどで酸化物半導体層４０３の露出部が汚染されるおそれがある。酸化物半導体層４０３の露出部が汚染されるおそれがある場合には、ソース電極層４０５ａ、及びドレイン電極層４０５ｂをエッチングで形成後に、酸化物半導体層４０３の露出部にプラズマ処理（Ｎ２ＯガスやＯ２ガス）や、洗浄（水または希フッ酸（１００倍希釈））を行うことが好ましい。なお、図４（Ｃ）は、図４（Ｂ）と酸化物半導体層４０３のパターン形状が異なるだけで他の構成は同一である。
また、本実施の形態では、酸化物半導体層４０３としてＩｎＭ１ｘＭ２ＹＺｎＺ系（０＜Ｘ≦１、０＜Ｙ＜１、Ｙ＜Ｘ、且つ、０＜Ｚ）で示される酸化物材料を用いる。具体的には、Ｉｎ：Ｇａ：Ｚｒ：Ｚｎ＝１：０．９５：０．０５：１のターゲットを用いて、スパッタリング法により、ＩｎＧａＺｒＺｎ酸化物膜を成膜したものを酸化物半導体層４０３に用いる。
酸化物半導体層４０３としてＩｎＭ１ｘＭ２ＹＺｎＺ系（０＜Ｘ≦１、０＜Ｙ＜１、Ｙ＜Ｘ、且つ、０＜Ｚ）で示される酸化物材料を用いることで酸化物半導体層４０３中に酸素欠損が形成されることを抑えることができる。酸化物半導体層４０３中に酸素欠損が形成されることを抑えることで信頼性が向上する。
また、本実施の形態は実施の形態１乃至６のいずれか一と自由に組み合わせることができる。
（実施の形態８）
実施の形態５又は実施の形態６又は実施の形態７に示したトランジスタを用いて表示機能を有する半導体装置（表示装置ともいう）を作製することができる。また、トランジスタを含む駆動回路の一部又は全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。
図５（Ａ）において、第１の基板４００１上に設けられた画素部４００２を囲むようにして、シール材４００５が設けられ、第２の基板４００６によって封止されている。図５（Ａ）においては、第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された走査線駆動回路４００４、信号線駆動回路４００３が実装されている。また別途形成された信号線駆動回路４００３、走査線駆動回路４００４又は画素部４００２に与えられる各種信号及び電位は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）４０１８ａ、４０１８ｂから供給されている。
図５（Ｂ）、及び図５（Ｃ）において、第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６とによって、表示素子と共に封止されている。図５（Ｂ）、及び（Ｃ）においては、第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。図５（Ｂ）、及び図５（Ｃ）においては、別途形成された信号線駆動回路４００３と、走査線駆動回路４００４又は画素部４００２に与えられる各種信号及び電位は、ＦＰＣ４０１８、４０１８ｂから供給されている。
また図５（Ｂ）、及び図５（Ｃ）においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実装している例を示しているが、この構成に限定されない。走査線駆動回路を別途形成して実装してもよいし、信号線駆動回路の一部又は走査線駆動回路の一部のみを別途形成して実装してもよい。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方法、ワイヤボンディング方法、或いはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方法などを用いることができる。図５（Ａ）は、ＣＯＧ方法により信号線駆動回路４００３、走査線駆動回路４００４を実装する例であり、図５（Ｂ）は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図５（Ｃ）は、ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む。
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光源（照明装置含む）を指す。また、コネクター、例えばＦＰＣもしくはＴＣＰが取り付けられたモジュール、ＴＣＰの先にプリント配線板が設けられたモジュール、又は表示素子にＣＯＧ方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。
また第１の基板上に設けられた画素部及び走査線駆動回路は、トランジスタを複数有しており、実施の形態５又は実施の形態６又は実施の形態７に示したトランジスタを適用することができる。
表示装置に設けられる表示素子としては液晶素子（液晶表示素子ともいう）、発光素子（発光表示素子ともいう）、を用いることができる。発光素子は、電流又は電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も適用することができる。
また、半導体装置の一形態について、図５乃至図７を用いて説明する。図７は、図５（Ｂ）のＭ−Ｎにおける断面図に相当する。
図５及び図７で示すように、半導体装置は接続端子電極４０１５及び端子電極４０１６を有しており、接続端子電極４０１５及び端子電極４０１６はＦＰＣ４０１８、４０１８ｂが有する端子と異方性導電膜４０１９を介して、電気的に接続されている。
接続端子電極４０１５は、第１の電極層４０３０と同じ導電膜から形成され、端子電極４０１６は、トランジスタ４０１０、４０１１のゲート電極層と同じ導電膜で形成されている。
また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、トランジスタを複数有しており、図７では、画素部４００２に含まれるトランジスタ４０１０と、走査線駆動回路４００４に含まれるトランジスタ４０１１とを例示している。図７（Ａ）では、トランジスタ４０１０、４０１１上には絶縁膜４０２０が設けられ、図７（Ｂ）では、さらに、絶縁膜４０２１が設けられている。なお、絶縁膜４０２３は下地膜として機能する絶縁膜である。
トランジスタ４０１０、４０１１としては、実施の形態５又は実施の形態６又は実施の形態７で示したトランジスタを適用することができる。本実施の形態では、実施の形態６で示したトランジスタ４２５と同様な構造を有するトランジスタを適用する例を示す。トランジスタ４０１０、４０１１は、酸化物半導体層上にチャネル保護膜として機能する絶縁層が設けられた、ボトムゲート構造のトランジスタである。
実施の形態６で示したトランジスタ４２５と同様な構造を有するトランジスタ４０１０、４０１１は、酸化物半導体層として、ＩｎＭ１ｘＭ２ＹＺｎＺ系（０＜Ｘ≦１、０＜Ｙ＜１、Ｙ＜Ｘ、且つ、０＜Ｚ）で示される酸化物材料を用いることで酸化物半導体層中に酸素欠損が形成されることを抑えることができる。酸化物半導体層中に酸素欠損が形成されることを抑えることで信頼性が向上する。
また、トランジスタ４０１０、４０１１に実施の形態５に示すトランジスタ４２４と同様な構造を適用してもよい。
また、駆動回路用のトランジスタ４０１１の酸化物半導体層のチャネル形成領域と重なる位置にさらに導電層を設けてもよい。導電層を酸化物半導体層のチャネル形成領域と重なる位置に設けることによって、バイアス−熱ストレス試験（ＢＴ試験）前後におけるトランジスタ４０１１のしきい値電圧の変化量をさらに低減することができる。また、導電層は、電位がトランジスタ４０１１のゲート電極層と同じでもよいし、異なっていても良く、第２のゲート電極層として機能させることもできる。
また、該導電層は外部の電場を遮蔽する、すなわち外部の電場が内部（トランジスタを含む回路部）に作用しないようにする機能（特に静電気に対する静電遮蔽機能）も有する。導電層の遮蔽機能により、静電気などの外部の電場の影響によりトランジスタの電気的な特性が変動することを防止することができる。
画素部４００２に設けられたトランジスタ４０１０は表示素子と電気的に接続し、表示パネルを構成する。表示素子は表示を行うことができれば特に限定されず、様々な表示素子を用いることができる。
図７（Ａ）に表示素子として液晶素子を用いた液晶表示装置の例を示す。図７（Ａ）において、表示素子である液晶素子４０１３は、第１の電極層４０３０、第２の電極層４０３１、及び液晶層４００８を含む。なお、液晶層４００８を挟持するように配向膜として機能する絶縁膜４０３２、４０３３が設けられている。第２の電極層４０３１は第２の基板４００６側に設けられ、第１の電極層４０３０と第２の電極層４０３１とは液晶層４００８を介して積層する構成となっている。
またスペーサ４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、液晶層４００８の膜厚（セルギャップ）を制御するために設けられている。なお球状のスペーサを用いていてもよい。
表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料（液晶組成物）は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
また、液晶層４００８に、配向膜を用いないブルー相を発現する液晶組成物を用いてもよい。この場合、液晶層４００８と、第１の電極層４０３０及び第２の電極層４０３１とが接する構造となる。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は、液晶及びカイラル剤を混合させた液晶組成物を用いて発現させることができる。また、ブルー相が発現する温度範囲を広げるために、ブルー相を発現する液晶組成物に重合性モノマー及び重合開始剤などを添加し、高分子安定化させる処理を行って液晶層を形成することもできる。ブルー相を発現する液晶組成物は、応答速度が短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。よって液晶表示装置の生産性を向上させることが可能となる。酸化物半導体層を用いるトランジスタは、静電気の影響によりトランジスタの電気的な特性が著しく変動して設計範囲を逸脱する恐れがある。よって酸化物半導体層を用いるトランジスタを有する液晶表示装置にブルー相を発現する液晶組成物を用いることはより効果的である。
また、液晶材料の固有抵抗は、１×１０９Ω・ｃｍ以上であり、好ましくは１×１０１１Ω・ｃｍ以上であり、さらに好ましくは１×１０１２Ω・ｃｍ以上である。なお、本明細書における固有抵抗の値は、２０℃で測定した値とする。
液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリーク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。保持容量の大きさは、トランジスタのオフ電流等を考慮して設定すればよい。
液晶表示装置には、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した透過型の液晶表示装置としてもよい。垂直配向モードとしては、いくつか挙げられるが、例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ Ｖｉｅｗ）モードなどを用いることができる。また、ＶＡ型の液晶表示装置にも適用することができる。ＶＡ型の液晶表示装置とは、液晶表示パネルの液晶分子の配列を制御する方式の一種である。ＶＡ型の液晶表示装置は、電圧が印加されていないときにパネル面に対して液晶分子が垂直方向を向く方式である。また、画素（ピクセル）をいくつかの領域（サブピクセル）に分け、それぞれ別の方向に分子を倒すよう工夫されているマルチドメイン化あるいはマルチドメイン設計といわれる方法を用いることができる。
また、表示装置において、ブラックマトリクス（遮光層）、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）などは適宜設ける。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
また、画素部における表示方式は、プログレッシブ方式やインターレース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、ＲＧＢＷ（Ｗは白を表す）、又はＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加したものがある。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、開示する発明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することもできる。
また、表示装置に含まれる表示素子として、エレクトロルミネッセンスを利用する発光素子を適用することができる。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。本実施の形態では、発光素子として有機ＥＬ素子を用いる例を示す。
発光素子は発光を取り出すために少なくとも一対の電極の一方が透光性であればよい。そして、基板上にトランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面から発光を取り出す両面射出構造の発光素子があり、どの射出構造の発光素子も適用することができる。
図６（Ａ）、図６（Ｂ）、及び図７（Ｂ）に表示素子として発光素子を用いた発光装置の例を示す。
図６（Ａ）は発光装置の平面図であり、図６（Ａ）中の一点鎖線Ｖ１−Ｗ１、Ｖ２−Ｗ２、及びＶ３−Ｗ３で切断した断面が図６（Ｂ）に相当する。なお、図６（Ａ）の平面図においては、電界発光層５４２及び第２の電極層５４３は省略してあり図示していない。
図６に示す発光装置は、下地膜として機能する絶縁膜５０１が設けられた基板５００上に、トランジスタ５１０、容量素子５２０、配線層交差部５３０を有しており、トランジスタ５１０は発光素子５４０と電気的に接続している。なお、図６は基板５００を通過して発光素子５４０からの光を取り出す、下面射出型構造の発光装置である。
トランジスタ５１０としては、実施の形態５又は実施の形態６又は実施の形態７で示したトランジスタを適用することができる。本実施の形態では、実施の形態５で示したトランジスタ４２４と同様な構造を有するトランジスタを適用する例を示す。トランジスタ５１０は、酸化物半導体層上にチャネル保護膜として機能する絶縁層が設けられた、ボトムゲート構造の逆スタガ型トランジスタである。
トランジスタ５１０はゲート電極層５１１ａ、５１１ｂ、ゲート絶縁層５０２、酸化物半導体層５１２、絶縁層５０３、ソース電極層又はドレイン電極層として機能する導電層５１３ａ、５１３ｂを含む。
実施の形態５で示したトランジスタ４２４と同様な構造を有するトランジスタ５１０は、チャネル保護膜として機能する絶縁層５０３が、少なくともゲート電極層５１１ａ、５１１ｂと重畳する酸化物半導体層５１２のチャネル形成領域上を含めた酸化物半導体層５１２上に設けられており、さらに酸化物半導体層５１２に達し、かつソース電極層又はドレイン電極層として機能する導電層５１３ａ、５１３ｂが内壁を覆うように設けられた開口を有している。
また、トランジスタ５１０に実施の形態６に示すトランジスタ４２５と同様な構造を適用してもよい。
従って、図６で示す本実施の形態の酸化物半導体層５１２を用いた安定した電気特性を有するトランジスタ５１０を含む半導体装置として信頼性の高い半導体装置を提供することができる。また、そのような信頼性の高い半導体装置を歩留まりよく作製し、高生産化を達成することができる。
容量素子５２０は、導電層５２１ａ、５２１ｂ、ゲート絶縁層５０２、酸化物半導体層５２２、導電層５２３を含み、導電層５２１ａ、５２１ｂと導電層５２３とで、ゲート絶縁層５０２及び酸化物半導体層５２２を挟む構成とすることで容量を形成する。
配線層交差部５３０は、ゲート電極層５１１ａ、５１１ｂと、導電層５３３との交差部であり、ゲート電極層５１１ａ、５１１ｂと、導電層５３３とは、間にゲート絶縁層５０２、及び絶縁層５０３を介して交差する。実施の形態４で示す構造であると、配線層交差部５３０は、ゲート電極層５１１ａ、５１１ｂと、導電層５３３との間にゲート絶縁層５０２だけでなく、絶縁層５０３も配置できるため、ゲート電極層５１１ａ、５１１ｂと、導電層５３３との間に生じる寄生容量を低減することができる。
本実施の形態においては、ゲート電極層５１１ａ及び導電層５２１ａとして膜厚３０ｎｍのチタン膜を用い、ゲート電極層５１１ｂ及び導電層５２１ｂとして膜厚２００ｎｍの銅薄膜を用いる。よって、ゲート電極層はチタン膜と銅薄膜との積層構造となる。
酸化物半導体層５１２、５２２としては、Ｉｎ：Ｇａ：Ｔｉ：Ｚｎ＝１：０．９５：０．０５：１のターゲットを用いて、スパッタリング法により、膜厚２５ｎｍのＩｎＧａＴｉＺｎ酸化物膜を用いる。
トランジスタ５１０、容量素子５２０、及び配線層交差部５３０上には層間絶縁膜５０４が形成され、層間絶縁膜５０４上において発光素子５４０と重畳する領域にカラーフィルタ層５０５が設けられている。層間絶縁膜５０４及びカラーフィルタ層５０５上には平坦化絶縁膜として機能する絶縁膜５０６が設けられている。
絶縁膜５０６上に第１の電極層５４１、電界発光層５４２、第２の電極層５４３の順に積層した積層構造を含む発光素子５４０が設けられている。発光素子５４０とトランジスタ５１０とは、導電層５１３ａに達する絶縁膜５０６及び層間絶縁膜５０４に形成された開口において、第１の電極層５４１及び導電層５１３ａとは接することによって電気的に接続されている。なお、第１の電極層５４１の一部及び該開口を覆うように隔壁５０７が設けられている。
層間絶縁膜５０４には、プラズマＣＶＤ法による膜厚２００ｎｍ以上６００ｎｍ以下の酸化窒化シリコン膜を用いることができる。また、絶縁膜５０６には膜厚１５００ｎｍの感光性のアクリル膜、隔壁５０７には膜厚１５００ｎｍの感光性のポリイミド膜を用いることができる。
カラーフィルタ層５０５としては、例えば有彩色の透光性樹脂を用いることができる。有彩色の透光性樹脂としては、感光性、非感光性の有機樹脂を用いることができるが、感光性の有機樹脂層を用いるとレジストマスク数を削減することができるため、工程が簡略化し好ましい。
有彩色は、黒、灰、白などの無彩色を除く色であり、カラーフィルタ層は、着色された有彩色の光のみを透過する材料で形成される。有彩色としては、赤色、緑色、青色などを用いることができる。また、シアン、マゼンダ、イエロー（黄）などを用いてもよい。着色された有彩色の光のみを透過するとは、カラーフィルタ層における透過光は、その有彩色の光の波長にピークを有するということである。カラーフィルタ層は、含ませる着色材料の濃度と光の透過率の関係に考慮して、最適な膜厚を適宜制御するとよい。例えば、カラーフィルタ層５０５の膜厚は１５００ｎｍ以上２０００ｎｍ以下とすればよい。
図７（Ｂ）に示す発光装置においては、表示素子である発光素子４５１３は、画素部４００２に設けられたトランジスタ４０１０と電気的に接続している。なお発光素子４５１３の構成は、第１の電極層４０３０、電界発光層４５１１、第２の電極層４０３１の積層構造であるが、示した構成に限定されない。発光素子４５１３から取り出す光の方向などに合わせて、発光素子４５１３の構成は適宜変えることができる。
隔壁４５１０、５０７は、有機絶縁材料、又は無機絶縁材料を用いて形成する。特に感光性の樹脂材料を用い、第１の電極層４０３０、５４１上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
電界発光層４５１１、５４２は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでもよい。
発光素子４５１３、５４０に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層４０３１、５４３及び隔壁４５１０、５０７上に保護膜を形成してもよい。保護膜としては、窒化シリコン膜、窒化酸化シリコン膜、ＤＬＣ膜等を形成することができる。
また、発光素子４５１３、５４０に酸素、水素、水分、二酸化炭素等が侵入しないように、発光素子４５１３、５４０を覆う有機化合物を含む層を蒸着法により形成してもよい。
また、第１の基板４００１、第２の基板４００６、及びシール材４００５によって封止された空間には充填材４５１４が設けられ密封されている。このように外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。
充填材４５１４としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂又は熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）又はＥＶＡ（エチレンビニルアセテート）を用いることができる。例えば充填材として窒素を用いればよい。
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
なお、図５乃至図７において、第１の基板４００１、５００、第２の基板４００６としては、ガラス基板の他、可撓性を有する基板も用いることができ、例えば透光性を有するプラスチック基板などを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、ポリエステルフィルム又はアクリル樹脂フィルムを用いることができる。また、透光性が必要でなければ、アルミニウムやステンレスなどの金属基板（金属フィルム）を用いてもよい。例えば、アルミニウムホイルをＰＶＦフィルムやポリエステルフィルムで挟んだ構造のシートを用いることもできる。
本実施の形態では、絶縁膜４０２０として酸化アルミニウム膜を用いる。絶縁膜４０２０はスパッタリング法やプラズマＣＶＤ法によって形成することができる。
酸化物半導体層上に絶縁膜４０２０として設けられた酸化アルミニウム膜は、水素、水分などの不純物、及び酸素の両方に対して膜を透過させない遮断効果（ブロック効果）が高い。
従って、酸化アルミニウム膜は、作製工程中及 び作製後において、変動要因となる水素、水分などの不純物の酸化物半導体層への混入、及び酸化物半導体を構成する主成分材料である酸素の酸化物半導体層からの放出を防止する保護膜として機能する。
また、平坦化絶縁膜として機能する絶縁膜４０２１、５０６は、アクリル樹脂、ポリイミド樹脂、ベンゾシクロブテン系樹脂、ポリアミド樹脂、エポキシ樹脂等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁膜を形成してもよい。
絶縁膜４０２１、５０６の形成法は、特に限定されず、その材料に応じて、スパッタリング法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法）、印刷法（スクリーン印刷、オフセット印刷等）等を用いることができる。
表示装置は光源又は表示素子からの光を透過させて表示を行う。よって光が透過する画素部に設けられる基板、絶縁膜、導電膜などの薄膜はすべて可視光の波長領域の光に対して透光性とする。
表示素子に電圧を印加する第１の電極層及び第２の電極層（画素電極層、共通電極層、対向電極層などともいう）においては、取り出す光の方向、電極層が設けられる場所、及び電極層のパターン構造によって透光性、反射性を選択すればよい。
第１の電極層４０３０、５４１、第２の電極層４０３１、５４３は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物、グラフェンなどの透光性を有する導電性材料を用いることができる。
また、第１の電極層４０３０、５４１、第２の電極層４０３１、５４３はタングステン（Ｗ）、モリブデン（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）等の金属、又はその合金、若しくはその金属窒化物から一つ、又は複数種を用いて形成することができる。
本実施の形態においては、図６に示す発光装置は下面射出型なので、第１の電極層５４１は透光性、第２の電極層５４３は反射性を有する。よって、第１の電極層５４１に金属膜を用いる場合は透光性を保てる程度膜厚を薄く、第２の電極層５４３に透光性を有する導電膜を用いる場合は、反射性を有する導電膜を積層するとよい。
また、第１の電極層４０３０、５４１、第２の電極層４０３１、５４３として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例えば、ポリアニリン又はその誘導体、ポリピロール又はその誘導体、ポリチオフェン又はその誘導体、若しくはアニリン、ピロールおよびチオフェンの２種以上からなる共重合体若しくはその誘導体などがあげられる。
また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回路を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
以上のように実施の形態５又は実施の形態６又は実施の形態７で示したトランジスタを適用することで、様々な機能を有する半導体装置を提供することができる。
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態９）
本実施の形態では、本明細書に示すトランジスタを使用し、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置の一例を、図面を用いて説明する。
図８（Ａ）は、半導体装置の回路構成の一例を示し、図８（Ｂ）は半導体装置の一例を示す概念図である。まず、図８（Ａ）に示す半導体装置について説明を行い、続けて図８（Ｂ）に示す半導体装置について、以下説明を行う。
図８（Ａ）に示す半導体装置において、ビット線ＢＬとトランジスタ１６２のソース電極又はドレイン電極とは電気的に接続され、ワード線ＷＬとトランジスタ１６２のゲート電極とは電気的に接続され、トランジスタ１６２のソース電極又はドレイン電極と容量素子２５４の第１の端子とは電気的に接続されている。
次に、図８（Ａ）に示す半導体装置（メモリセル２５０）に、情報の書き込みおよび保持を行う場合について説明する。
まず、ワード線ＷＬの電位を、トランジスタ１６２がオン状態となる電位として、トランジスタ１６２をオン状態とする。これにより、ビット線ＢＬの電位が、容量素子２５４の第１の端子に与えられる（書き込み）。その後、ワード線ＷＬの電位を、トランジスタ１６２がオフ状態となる電位として、トランジスタ１６２をオフ状態とすることにより、容量素子２５４の第１の端子の電位が保持される（保持）。
酸化物半導体を用いたトランジスタ１６２は、用いる材料にもよるが、オフ電流が極めて小さいという特徴を有している。このため、オフ電流が極めて小さくなる酸化物半導体材料を用いた場合、トランジスタ１６２をオフ状態とすることで、容量素子２５４の第１の端子の電位（あるいは、容量素子２５４に蓄積された電荷）を極めて長時間にわたって保持することが可能である。
次に、情報の読み出しについて説明する。トランジスタ１６２がオン状態となると、浮遊状態であるビット線ＢＬと容量素子２５４とが導通し、ビット線ＢＬと容量素子２５４の間で電荷が再分配される。その結果、ビット線ＢＬの電位が変化する。ビット線ＢＬの電位の変化量は、容量素子２５４の第１の端子の電位（あるいは容量素子２５４に蓄積された電荷）によって、異なる値をとる。
例えば、容量素子２５４の第１の端子の電位をＶ、容量素子２５４の容量をＣ、ビット線ＢＬが有する容量成分（以下、ビット線容量とも呼ぶ）をＣＢ、電荷が再分配される前のビット線ＢＬの電位をＶＢ０とすると、電荷が再分配された後のビット線ＢＬの電位は、（ＣＢ×ＶＢ０＋Ｃ×Ｖ）／（ＣＢ＋Ｃ）となる。従って、メモリセル２５０の状態として、容量素子２５４の第１の端子の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２状態をとるとすると、電位Ｖ１を保持している場合のビット線ＢＬの電位（＝ＣＢ×ＶＢ０＋Ｃ×Ｖ１）／（ＣＢ＋Ｃ））は、電位Ｖ０を保持している場合のビット線ＢＬの電位（＝ＣＢ×ＶＢ０＋Ｃ×Ｖ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。
そして、ビット線ＢＬの電位を所定の電位と比較することで、情報を読み出すことができる。
このように、図８（Ａ）に示す半導体装置は、トランジスタ１６２のオフ電流が極めて小さくなる酸化物半導体材料をトランジスタ１６２のチャネル形成領域に用いた場合、容量素子２５４に蓄積された電荷は長時間にわたって保持することができる。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。また、電力の供給がない場合であっても、長期にわたって記憶内容を保持することが可能である。
次に、図８（Ｂ）に示す半導体装置について、説明を行う。
図８（Ｂ）に示す半導体装置は、上部に記憶回路として図８（Ａ）に示したメモリセル２５０を複数有するメモリセルアレイ２５１ａ及び２５１ｂを有し、下部に、メモリセルアレイ２５１（メモリセルアレイ２５１ａ及び２５１ｂ）を動作させるために必要な周辺回路２５３を有する。なお、周辺回路２５３は、メモリセルアレイ２５１と電気的に接続されている。
図８（Ｂ）に示した構成とすることにより、周辺回路２５３をメモリセルアレイ２５１（メモリセルアレイ２５１ａ及び２５１ｂ）の直下に設けることができるため半導体装置の小型化を図ることができる。
周辺回路２５３に設けられるトランジスタは、トランジスタ１６２とは異なる半導体材料を用いるのがより好ましい。例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、またはガリウムヒ素等を用いることができ、単結晶半導体を用いることが好ましい。他に、有機半導体材料などを用いてもよい。このような半導体材料を用いたトランジスタは、十分な高速動作が可能である。したがって、該トランジスタにより、高速動作が要求される各種回路（論理回路、駆動回路など）を好適に実現することが可能である。
なお、図８（Ｂ）に示した半導体装置では、２つのメモリセルアレイ（メモリセルアレイ２５１ａと、メモリセルアレイ２５１ｂ）が積層された構成を例示したが、積層するメモリセルの数はこれに限定されない。３つ以上のメモリセルを積層する構成としても良い。
次に、図８（Ａ）に示したメモリセル２５０の具体的な構成について図９を用いて説明を行う。
図９は、メモリセル２５０の構成の一例である。図９（Ａ）に、メモリセル２５０の断面図を、図９（Ｂ）にメモリセル２５０の平面図をそれぞれ示す。ここで、図９（Ａ）は、図９（Ｂ）のＦ１−Ｆ２、及びＧ１−Ｇ２における断面に相当する。
図９（Ａ）及び図９（Ｂ）に示すトランジスタ１６２は、実施の形態１で示したトランジスタ４２０と同一の構成とすることができる。
トランジスタ１６２上には、絶縁膜２５６が単層または積層で設けられている。また、絶縁膜２５６を介して、トランジスタ１６２の電極層１４２ａと重畳する領域には、導電層２６２が設けられており、電極層１４２ａと、絶縁層１３５と、絶縁膜２５６と、導電層２６２とによって、容量素子２５４が構成される。すなわち、トランジスタ１６２の電極層１４２ａは、容量素子２５４の一方の電極として機能し、導電層２６２は、容量素子２５４の他方の電極として機能する。
トランジスタ１６２および容量素子２５４の上には絶縁膜２５８が設けられている。そして、絶縁膜２５８上にはメモリセル２５０と、隣接するメモリセル２５０を接続するための配線２６０が設けられている。図示しないが、配線２６０は、絶縁膜２５６及び絶縁膜２５８などに形成された開口を介してトランジスタ１６２の電極層１４２ａと電気的に接続されている。但し、開口に他の導電層を設け、該他の導電層を介して、配線２６０と電極層１４２ａとを電気的に接続してもよい。なお、配線２６０は、図８（Ａ）の回路図におけるビット線ＢＬに相当する。
図９（Ａ）及び図９（Ｂ）において、トランジスタ１６２の電極層１４２ｂは、隣接するメモリセルに含まれるトランジスタのソース電極としても機能することができる。
図９（Ａ）に示す平面レイアウトを採用することにより、半導体装置の占有面積の低減を図ることができるため、高集積化を図ることができる。
以上のように、上部に多層に形成された複数のメモリセルは、酸化物半導体を用いたトランジスタにより形成されている。酸化物半導体を用いたトランジスタは、オフ電流が小さいため、これを用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。
このように、酸化物半導体以外の材料を用いたトランジスタ（換言すると、十分な高速動作が可能なトランジスタ）を用いた周辺回路と、酸化物半導体を用いたトランジスタ（より広義には、十分にオフ電流が小さいトランジスタ）を用いた記憶回路とを一体に備えることで、これまでにない特徴を有する半導体装置を実現することができる。また、周辺回路と記憶回路を積層構造とすることにより、半導体装置の集積化を図ることができる。
以上のように、微細化及び高集積化を実現し、かつ高い電気的特性を付与された半導体装置、及び該半導体装置の作製方法を提供することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態１０）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、テレビジョン装置（テレビ、又はテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ等のカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、遊技機（パチンコ機、スロットマシン等）、ゲーム筐体が挙げられる。これらの電子機器の具体例を図１０に示す。
図１０（Ａ）は、表示部を有するテーブル９０００を示している。テーブル９０００は、筐体９００１に表示部９００３が組み込まれており、表示部９００３により映像を表示することが可能である。なお、４本の脚部９００２により筐体９００１を支持した構成を示している。また、電力供給のための電源コード９００５を筐体９００１に有している。
実施の形態１乃至８のいずれかに示す半導体装置は、表示部９００３に用いることが可能であり、電子機器に高い信頼性を付与することができる。
表示部９００３は、タッチ入力機能を有しており、テーブル９０００の表示部９００３に表示された表示ボタン９００４を指などで触れることで、画面操作や、情報を入力することができ、また他の家電製品との通信を可能とする、又は制御を可能とすることで、画面操作により他の家電製品をコントロールする制御装置としてもよい。例えば、実施の形態３に示したイメージセンサ機能を有する半導体装置を用いれば、表示部９００３にタッチ入力機能を持たせることができる。
また、筐体９００１に設けられたヒンジによって、表示部９００３の画面を床に対して垂直に立てることもでき、テレビジョン装置としても利用できる。狭い部屋においては、大きな画面のテレビジョン装置は設置すると自由な空間が狭くなってしまうが、テーブルに表示部が内蔵されていれば、部屋の空間を有効に利用することができる。
図１０（Ｂ）は、テレビジョン装置９１００を示している。テレビジョン装置９１００は、筐体９１０１に表示部９１０３が組み込まれており、表示部９１０３により映像を表示することが可能である。なお、ここではスタンド９１０５により筐体９１０１を支持した構成を示している。
テレビジョン装置９１００の操作は、筐体９１０１が備える操作スイッチや、別体のリモコン操作機９１１０により行うことができる。リモコン操作機９１１０が備える操作キー９１０９により、チャンネルや音量の操作を行うことができ、表示部９１０３に表示される映像を操作することができる。また、リモコン操作機９１１０に、当該リモコン操作機９１１０から出力する情報を表示する表示部９１０７を設ける構成としてもよい。
図１０（Ｂ）に示すテレビジョン装置９１００は、受信機やモデムなどを備えている。テレビジョン装置９１００は、受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線又は無線による通信ネットワークに接続することにより、一方向（送信者から受信者）又は双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
実施の形態１乃至８のいずれかに示す半導体装置は、表示部９１０３、９１０７に用いることが可能であり、テレビジョン装置、及びリモコン操作機に高い信頼性を付与することができる。
図１０（Ｃ）はコンピュータであり、本体９２０１、筐体９２０２、表示部９２０３、キーボード９２０４、外部接続ポート９２０５、ポインティングデバイス９２０６等を含む。コンピュータは、本発明の一態様を用いて作製される半導体装置をその表示部９２０３に用いることにより作製される。先の実施の形態に示した半導体装置を利用すれば、信頼性の高いコンピュータとすることが可能となる。
図１１（Ａ）及び図１１（Ｂ）は２つ折り可能なタブレット型端末である。図１１（Ａ）は、開いた状態であり、タブレット型端末は、筐体９６３０、表示部９６３１ａ、表示部９６３１ｂ、表示モード切り替えスイッチ９０３４、電源スイッチ９０３５、省電力モード切り替えスイッチ９０３６、留め具９０３３、操作スイッチ９０３８、を有する。
図１１（Ａ）及び図１１（Ｂ）に示すような携帯機器においては、画像データの一時記憶などにメモリとしてＳＲＡＭまたはＤＲＡＭが使用されている。例えば、実施の形態９に説明した半導体装置をメモリとして使用することができる。先の実施の形態で説明した半導体装置をメモリに採用することによって、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力が十分に低減することができる。
実施の形態１乃至８のいずれかに示す半導体装置は、表示部９６３１ａ、表示部９６３１ｂに用いることが可能であり、信頼性の高いタブレット型端末とすることが可能となる。
また、表示部９６３１ａは、一部をタッチパネルの領域９６３２ａとすることができ、表示された操作キー９６３８にふれることでデータ入力をすることができる。なお、表示部９６３１ａにおいては、一例として半分の領域が表示のみの機能を有する構成、もう半分の領域がタッチパネルの機能を有する構成を示しているが該構成に限定されない。表示部９６３１ａの全ての領域がタッチパネルの機能を有する構成としても良い。例えば、表示部９６３１ａの全面にキーボードボタンを表示させてタッチパネルとし、表示部９６３１ｂを表示画面として用いることができる。
また、表示部９６３１ｂにおいても表示部９６３１ａと同様に、表示部９６３１ｂの一部をタッチパネルの領域９６３２ｂとすることができる。また、タッチパネルのキーボード表示切り替えボタン９６３９が表示されている位置に指やスタイラスなどでふれることで表示部９６３１ｂにキーボードボタンを表示することができる。
また、タッチパネルの領域９６３２ａとタッチパネルの領域９６３２ｂに対して同時にタッチ入力することもできる。
また、表示モード切り替えスイッチ９０３４は、縦表示又は横表示などの表示の向きを切り替え、白黒表示やカラー表示の切り替えなどを選択できる。省電力モード切り替えスイッチ９０３６は、タブレット型端末に内蔵している光センサで検出される使用時の外光の光量に応じて表示の輝度を最適なものとすることができる。タブレット型端末は光センサだけでなく、ジャイロ、加速度センサ等の傾きを検出するセンサなどの他の検出装置を内蔵させてもよい。
また、図１１（Ａ）では表示部９６３１ｂと表示部９６３１ａの表示面積が同じ例を示しているが特に限定されず、一方のサイズともう一方のサイズが異なっていてもよく、表示の品質も異なっていてもよい。例えば一方が他方よりも高精細な表示を行える表示パネルとしてもよい。
図１１（Ｂ）は、閉じた状態であり、タブレット型端末は、筐体９６３０、太陽電池９６３３、充放電制御回路９６３４、バッテリー９６３５、ＤＣＤＣコンバータ９６３６を有する。なお、図１１（Ｂ）では充放電制御回路９６３４の一例としてバッテリー９６３５、ＤＣＤＣコンバータ９６３６を有する構成について示している。
なお、タブレット型端末は２つ折り可能なため、使用していない時は筐体９６３０を閉じた状態にすることができる。従って、表示部９６３１ａ、表示部９６３１ｂを保護できるため、耐久性に優れ、長期使用の観点からも信頼性の優れたタブレット型端末を提供できる。
また、この他にも図１１（Ａ）及び図１１（Ｂ）に示したタブレット型端末は、様々な情報（静止画、動画、テキスト画像など）を表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表示した情報をタッチ入力操作又は編集するタッチ入力機能、様々なソフトウェア（プログラム）によって処理を制御する機能、等を有することができる。
タブレット型端末の表面に装着された太陽電池９６３３によって、電力をタッチパネル、表示部、又は映像信号処理部等に供給することができる。なお、太陽電池９６３３は、筐体９６３０の一面又は二面に効率的なバッテリー９６３５の充電を行う構成とすることができるため好適である。なおバッテリー９６３５としては、リチウムイオン電池を用いると、小型化を図れる等の利点がある。
また、図１１（Ｂ）に示す充放電制御回路９６３４の構成、及び動作について図１１（Ｃ）にブロック図を示し説明する。図１１（Ｃ）には、太陽電池９６３３、バッテリー９６３５、ＤＣＤＣコンバータ９６３６、コンバータ９６３７、スイッチＳＷ１乃至ＳＷ３、表示部９６３１について示しており、バッテリー９６３５、ＤＣＤＣコンバータ９６３６、コンバータ９６３７、スイッチＳＷ１乃至ＳＷ３が、図１１（Ｂ）に示す充放電制御回路９６３４に対応する箇所となる。
まず外光により太陽電池９６３３により発電がされる場合の動作の例について説明する。太陽電池で発電した電力は、バッテリー９６３５を充電するための電圧となるようＤＣＤＣコンバータ９６３６で昇圧又は降圧がなされる。そして、表示部９６３１の動作に太陽電池９６３３からの電力が用いられる際にはスイッチＳＷ１をオンにし、コンバータ９６３７で表示部９６３１に必要な電圧に昇圧又は降圧をすることとなる。また、表示部９６３１での表示を行わない際には、ＳＷ１をオフにし、ＳＷ２をオンにしてバッテリー９６３５の充電を行う構成とすればよい。
なお太陽電池９６３３については、発電手段の一例として示したが、特に限定されず、圧電素子（ピエゾ素子）や熱電変換素子（ペルティエ素子）などの他の発電手段によるバッテリー９６３５の充電を行う構成であってもよい。例えば、無線（非接触）で電力を送受信して充電する無接点電力伝送モジュールや、また他の充電手段を組み合わせて行う構成としてもよい。
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
本実施例では、図１２（Ａ）に示した結晶構造を元に計算を行った。図１２（Ａ）に示した結晶構造は、ＩＧＺＯ（１１１）であり、一部のＧａをＴｉに置き換えたモデル、即ちＩｎＧａＸＴｉＹＺｎＯ４（Ｙ＝１−Ｘ、Ｙ＜Ｘ）のモデルを作成し、そのＴｉが過剰な酸素を捕らえやすいかについて計算を行った。なお、過剰酸素はＧａもしくはＴｉの近くに配置して計算する。また、ＩＧＺＯ（１１１）とはＩｎ：Ｇａ：Ｚｎ＝１：１：１の酸化物材料を指している。
図１２（Ａ）において４つのＧａのうち、一つをＴｉに置き換えたモデルを作成すると、ＩｎＧａＸＴｉＹＺｎＯ４で表記した場合、Ｘ＝０．７５、Ｙ＝０．２５となる。
ＩｎＧａＸＴｉＹＺｎＯ４の過剰酸素の入りやすさを評価するために過剰酸素が入ったときのエネルギーの変化量ＥＯｉｎｔを計算した。なお、ＥＯｉｎｔ＝Ｅ（ＩｎＧａＸＴｉＹＺｎＯ４）＋Ｅ（Ｏ２）／２−Ｅ（ＩｎＧａＸＴｉＹＺｎＯ４＋Ｏ）である。比較のためにＴｉを添加していないＩＧＺＯの場合の計算も行った。
第１原理計算ソフト「ＣＡＳＴＥＰ」を用い、計算条件は、原子数を２８原子、基底関数を平面波、汎関数をＧＧＡ／ＰＢＥとし、カットオフエネルギーを３００ｅＶ、サンプリングｋ点を４×３×２とした。過剰酸素を入れた後の構造最適化後の構造を図１２（Ｂ）に示す。
また、Ｔｉを添加していないＩＧＺＯの場合のＥＯｉｎｔは、−１．９８ｅＶとなり、Ｔｉが添加されたＩｎＧａＸＴｉＹＺｎＯ４（Ｘ＝０．７５、Ｙ＝０．２５）の場合のＥＯｉｎｔは、−０．５ｅＶとなった。
Ｔｉを添加したほうが、ＥＯｉｎｔが小さくなり、過剰酸素が入りやすくなると言える。このことは、Ｔｉ元素がＧａ元素よりも１本結合手が多いことが一つの原因である。
次に、上述した過剰酸素がある構造、即ち図１２（Ｂ）で、酸素欠陥ができた時に欠陥を埋めることができるかを計算した。計算は、図１２（Ｂ）の構造に対してＩｎ３個とＴｉ１個と結合した酸素を一つ取り去った構造に対して構造最適化を行った。酸素を一つ取り去った直後の構造を図１３（Ｂ）に示し、その後の構造最適化後の構造を図１３（Ｃ）に示す。
図１３（Ｂ）に示した過剰酸素のあるＩｎＧａＸＴｉＹＺｎＯ４（Ｘ＝０．７５）は、酸素欠損が存在するとそれを埋めるように酸素が移動し、図１３（Ｃ）に示す構造となることが安定であることが上記計算により示された。
本実施例では、ＩｎＧａＸＴｉＹＺｎＯ４（Ｙ＝１−Ｘ、Ｙ＜Ｘ）において、Ｘがどのくらいでアモルファス状態となるかを古典分子動力学シミュレーションにより計算した。
まず、１６８０原子のＩＧＺＯ（１１１）の単結晶構造と、１６８０原子のＩＧＺＯ（１１１）の一部のＧａをＴｉに置換し、過剰酸素をＴｉの近くに配置した構造を作成した。ここで、Ｔｉが０．５９原子％（Ｙ＝０．０４１）のモデル（図１４）と、Ｔｉが１．７７原子％（Ｙ＝０．１２５）のモデル（図１６）を作成した。なお、本実施例では、全原子数に対しての原子％を示している。例えば、Ｔｉが１．７７原子％は、Ｔｉを含むＩＧＺＯの全原子数に対しての数値である。
次いで、２０００Ｋ、１ａｔｍで、５０ｐｓｅｃ間の古典分子動力学シミュレーションにより構造緩和を行った。これらの構造に対して動径分布関数ｇ（ｒ）を求めた。
ここで、動径分布関数ｇ（ｒ）とは、ある原子から距離ｒの離れた位置において、他の原子が存在する確率密度を表す関数である。原子同士の相関が無くなっていくと、ｇ（ｒ）は１に近づく。
Ｔｉが０．５９原子％（Ｙ＝０．０４１）のモデルを５０ｐｓｅｃ間の古典分子動力学シミュレーションを行うことにより得られた最終構造が図１５である。Ｔｉが０．５９原子％（Ｙ＝０．０４１）のモデルは安定であり、図１５に示す最終構造でも結晶構造を保っている。図１８に図１５に示す構造モデルの動径分布関数ｇ（ｒ）を示す。図１８中においてＩＧＺＯ（１１１）＿Ｔｉ（０．５９ａｔｏｍ％）と記載しているが、ＩＧＺＯ（１１１）のうち、Ｇａの一部をＴｉに置換してＴｉを０．５９ａｔｏｍ％としたモデルを指しており、具体的な組成は、Ｉｎ：Ｇａ：Ｔｉ：Ｚｎ＝１：０．９５９：０．０４１：１である。
ＩＧＺＯ（１１１）の単結晶モデルとＩｎＧａＸＴｉＹＺｎＯ４の構造モデル（０．５９原子％、Ｙ＝０．０４１）では、長距離でもピークがあり、長距離秩序があり、結晶であることがわかる。
一方、Ｔｉが１．７７原子％（Ｙ＝０．１２５）のモデルを５０ｐｓｅｃ間の古典分子動力学シミュレーションを行うことにより得られた最終構造が図１７である。Ｔｉが１．７７原子％（Ｙ＝０．１２５）のモデルは、不安定であり、時間経過とともに結晶構造が崩れていき、図１７に示すようなアモルファス状態へと変化する。図１９に図１７に示す構造モデルの動径分布関数ｇ（ｒ）を示す。図１９中においてＩＧＺＯ（１１１）＿Ｔｉ（１．７７ａｔｏｍ％）と記載しているが、ＩＧＺＯ（１１１）のうち、Ｇａの一部をＴｉに置換してＴｉを１．７７ａｔｏｍ％としたモデルを指しており、具体的な組成は、Ｉｎ：Ｇａ：Ｔｉ：Ｚｎ＝１：０．８７５：０．１２５：１である。１．７７原子％（Ｙ＝０．１２５）のモデルでは、０．６ｎｍ程度でピークが消え、長距離秩序がなく、アモルファス状態であることがわかる。
これらの結果から、Ｙの数値によっては結晶構造、或いはアモルファス構造をとりうる。トランジスタの半導体層に結晶構造を有する酸化物半導体を用いる場合には、Ｘの数値を適宜調節すればよい。また、アモルファス構造となる場合、Ｘの数値によっては、長距離秩序はなくとも短距離秩序を有することもあり得る。
本実施例では、実際にＴｉの含有量が異なる３種類のスパッタリングターゲットを用いてトップゲート型のトランジスタのサンプルを複数作製し、それらの電気特性を測定する。
以下、サンプルの作製手順を示す。
まず、ガラス基板上にスパッタ法により膜厚３００ｎｍの酸化シリコン膜を形成し、ＣＭＰ処理によって平坦化処理を行う。次いで、酸化物半導体膜を形成する。
スパッタリングターゲットを構成する４種類の金属の割合、即ちＩｎ：Ｇａ：Ｔｉ：Ｚｎが３：０．９９：０．０１：２である第１のスパッタリングターゲットを用いてサンプル１を作製し、Ｉｎ：Ｇａ：Ｔｉ：Ｚｎが３：０．８：０．２：２である第２のスパッタリングターゲットを用いてサンプル２を作製する。サンプル１は、ＩｎＧａｘＴｉＹＺｎＺ系（Ｘ＝０．３３、Ｙ＝０．００３、Ｚ＝０．６７）で示される酸化物材料である。また、サンプル２は、ＩｎＧａｘＴｉＹＺｎＺ系（Ｘ＝０．２７、Ｙ＝０．０７、Ｚ＝０．６７）で示される酸化物材料である。それぞれの膜厚は１５ｎｍとする。酸素ガスのみを用いてスパッタリングし、基板温度は室温とする。
なお、比較例（サンプル３）として、Ｉｎ：Ｇａ：Ｔｉ：Ｚｎが３：０．９９９：０．００１：２である第３のスパッタリングターゲットを用いて酸化物半導体膜を形成する。サンプル３は、ＩｎＧａｘＴｉＹＺｎＺ系（Ｘ＝０．３３３、Ｙ＝０．０００３、Ｚ＝０．６７）で示される酸化物材料である。比較例は、ターゲットが異なる以外は同じ作製条件とする。
次いで、酸化物半導体膜をパターニングした後、ソース電極層またはドレイン電極層となる金属膜（膜厚１００ｎｍのタングステン膜）を形成する。
次いで、金属膜をパターニングしてソース電極層またはドレイン電極層を形成した後、ゲート絶縁膜を形成する。ゲート絶縁膜はプラズマＣＶＤ法を用いて酸化シリコン膜を３０ｎｍの膜厚で形成する。
次いで、ゲート電極として機能する金属膜として膜厚３０ｎｍの窒化タンタル膜上に膜厚２００ｎｍのタングステン膜をスパッタリング法により形成する。この積層の金属膜をパターニングしてゲート電極を形成する。
次いで、スパッタリング法により酸化アルミニウム膜を７０ｎｍ成膜し、その上にプラズマＣＶＤ法により酸化シリコン膜を４６０ｎｍ成膜して第１の層間絶縁膜を形成する。そしてソース電極層またはドレイン電極層に達する配線（５０ｎｍのチタン膜、１００ｎｍのアルミニウム膜、５０ｎｍのチタン膜の三層積層）を形成し、その上に第２の層間絶縁膜となるポリイミド膜を１．５μｍの膜厚で形成する。そして、大気雰囲気下で３００℃、１時間の加熱処理を行って、各サンプルを作製する。
こうして得られたサンプル１のトランジスタの電気特性を図２０（Ａ）に示し、サンプル２のトランジスタの電気特性を図２０（Ｂ）に示す。トランジスタの初期特性を測定するため、基板温度を室温（２５℃）とし、ソース−ドレイン間電圧（以下、ドレイン電圧またはＶｄという）を３Ｖとし、ソース−ゲート間電圧（以下、ゲート電圧またはＶｇという）を−６Ｖ〜＋６Ｖまで変化させたときのソース−ドレイン電流（以下、ドレイン電流またはＩｄという）の変化特性、すなわちＶｇ−Ｉｄ特性を測定した。図２０（Ａ）と図２０（Ｂ）を比較した場合、Ｔｉの含有量の多いサンプル２のほうがトランジスタのしきい値が０Ｖに近い特性を示した。なお、サンプル２のトランジスタのしきい値は約−０．７Ｖであった。サンプル１のトランジスタのしきい値は約−３Ｖであった。
また、比較例であるサンプル３のトランジスタの電気特性を図２１に示す。Ｔｉの含有量の少ないサンプル３は、トランジスタのしきい値が約−５．６Ｖとなった。
図２０、図２１の結果から、Ｔｉの含有量の多いほうが、トランジスタのしきい値が０に近づくと言える。また、Ｔｉの含有量の多いほうがトランジスタの電気特性のバラツキが低減されている。
各トランジスタのサイズは、チャネル幅Ｗ＝１０μｍとし、チャネル長Ｌ＝０．４５μｍとした。また、ゲート電極とソース電極層の重なる距離（チャネル長方向の長さ）は１μｍ、ゲート電極とドレイン電極層の重なる距離（チャネル長方向の長さ）は１μｍとした。
また、ここでは図示しないが、チャネル長Ｌのみを変更し、チャネル長Ｌ＝０．６５μｍ、１μｍ、１０μｍとそれぞれサンプルを作製して同様の電気特性を測定した。チャネル長Ｌが大きくなればなるほど、サンプルのトランジスタはしきい値が０Ｖに近い特性を示した。チャネル長Ｌ＝１０μｍとしてサンプル２と同じターゲットを用いたサンプルのトランジスタのしきい値は、約−０．０１Ｖであった。また、チャネル長Ｌ＝１０μｍとしてサンプル１と同じターゲットを用いたサンプルのトランジスタのしきい値は、約−０．１５Ｖであった。
比較例においても、チャネル長Ｌが大きくなればなるほど、サンプル３と同じターゲットを用いたサンプルのトランジスタはしきい値が０Ｖに近い特性を示した。チャネル長Ｌ＝１０μｍとしてサンプル３と同じターゲットを用いたサンプルのトランジスタのしきい値は、約−０．６Ｖであった。
本実施例において、ＩｎＧａｘＴｉＹＺｎＺ系（０＜Ｘ≦１、０＜Ｙ＜１、Ｙ＜Ｘ、且つ、０＜Ｚ）で示される酸化物材料を用い、チャネル長が０．４５μｍと短いトランジスタを作製できることが確認された。また、ＩｎＧａＴｉＺｎ系で示される酸化物材料におけるＴｉの含有量を適宜調節することによって、トランジスタのしきい値を制御することができる。
１３５：絶縁層
１４２ａ：電極層
１４２ｂ：電極層
１６２：トランジスタ
２５０：メモリセル
２５１：メモリセルアレイ
２５１ａ：メモリセルアレイ
２５１ｂ：メモリセルアレイ
２５３：周辺回路
２５４：容量素子
２５６：絶縁膜
２５８：絶縁膜
２６０：配線
２６２：導電層
４００：基板
４０１：ゲート電極層
４０２：ゲート絶縁層
４０３：酸化物半導体層
４０３ａ：低抵抗領域
４０３ｂ：低抵抗領域
４０３ｃ：チャネル形成領域
４０５ａ：ソース電極層
４０５ｂ：ドレイン電極層
４０６：絶縁層
４０７：絶縁層
４１２ａ：側壁絶縁層
４１２ｂ：側壁絶縁層
４１３：絶縁層
４１４：絶縁層
４１５：絶縁層
４２０：トランジスタ
４２１：トランジスタ
４２２：トランジスタ
４２３：トランジスタ
４２４：トランジスタ
４２５：トランジスタ
４２６：トランジスタ
４３５ａ：開口
４３５ｂ：開口
４３６：下地絶縁層
４６５ａ：ソース配線層
４６５ｂ：ドレイン配線層
５００：基板
５０１：絶縁膜
５０２：ゲート絶縁層
５０３：絶縁層
５０４：層間絶縁膜
５０５：カラーフィルタ層
５０６：絶縁膜
５０７：隔壁
５１０：トランジスタ
５１１ａ：ゲート電極層
５１１ｂ：ゲート電極層
５１２：酸化物半導体層
５１３ａ：導電層
５１３ｂ：導電層
５２０：容量素子
５２１ａ：導電層
５２１ｂ：導電層
５２２：酸化物半導体層
５２３：導電層
５３０：配線層交差部
５３３：導電層
５４０：発光素子
５４１：電極層
５４２：電界発光層
５４３：電極層
４００１：基板
４００２：画素部
４００３：信号線駆動回路
４００４：走査線駆動回路
４００５：シール材
４００６：基板
４００８：液晶層
４０１０：トランジスタ
４０１１：トランジスタ
４０１３：液晶素子
４０１５：接続端子電極
４０１６：端子電極
４０１８：ＦＰＣ
４０１９：異方性導電膜
４０２０：絶縁膜
４０２１：絶縁膜
４０２３：絶縁膜
４０２４：絶縁膜
４０３０：電極層
４０３１：電極層
４０３２：絶縁膜
４０３３：絶縁膜
４０３５：スペーサ
４５１０：隔壁
４５１１：電界発光層
４５１３：発光素子
４５１４：充填材
９０００：テーブル
９００１：筐体
９００２：脚部
９００３：表示部
９００４：表示ボタン
９００５：電源コード
９０３３：留め具
９０３４：スイッチ
９０３５：電源スイッチ
９０３６：スイッチ
９０３８：操作スイッチ
９１００：テレビジョン装置
９１０１：筐体
９１０３：表示部
９１０５：スタンド
９１０７：表示部
９１０９：操作キー
９１１０：リモコン操作機
９２０１：本体
９２０２：筐体
９２０３：表示部
９２０４：キーボード
９２０５：外部接続ポート
９２０６：ポインティングデバイス
９６３０：筐体
９６３１：表示部
９６３１ａ：表示部
９６３１ｂ：表示部
９６３２ａ：領域
９６３２ｂ：領域
９６３３：太陽電池
９６３４：充放電制御回路
９６３５：バッテリー
９６３６：ＤＣＤＣコンバータ
９６３７：コンバータ
９６３８：操作キー
９６３９：ボタン

Claims (8)

  1. ゲート電極層と、
    前記ゲート電極層と重なるゲート絶縁層と、
    前記ゲート絶縁層を介して前記ゲート電極層と重なる酸化物半導体層とを有し、
    前記酸化物半導体層は、Ｉｎと、Ｍ１と、Ｍ２と、Ｚｎと、を含む酸化物材料であり、
    前記Ｍ１の元素は、１３族元素であり、
    前記Ｍ２の元素は、前記Ｍ１の元素よりも含有量が少なく、
    前記Ｍ２はチタン、ジルコニウム、ハフニウム、ゲルマニウム、錫のいずれか一であることを特徴とする半導体装置。
  2. 請求項１において前記Ｍ１はガリウムであることを特徴とする半導体装置。
  3. 請求項１または請求項２において前記Ｍ２はチタンであることを特徴とする半導体装置。
  4. 請求項１乃至３のいずれか一において、前記Ｍ１の元素の含有量に対して前記Ｍ２の元素の含有量は１％以上５０％未満であることを特徴とする半導体装置。
  5. Ｉｎと、Ｍ１と、Ｍ２と、Ｚｎと、を含む酸化物材料であり、
    前記Ｍ１の元素は、１３族元素であり、
    前記Ｍ２の元素は、前記Ｍ１の元素よりも含有量が少なく、
    前記Ｍ２はチタン、ジルコニウム、ハフニウム、ゲルマニウム、錫のいずれか一であることを特徴とする酸化物材料。
  6. 請求項５において前記Ｍ１はガリウムであることを特徴とする酸化物材料。
  7. 請求項５または請求項６において前記Ｍ２はチタンであることを特徴とする酸化物材料。
  8. 請求項５乃至７のいずれか一において、前記Ｍ１の元素の含有量に対して前記Ｍ２の元素の含有量は１％以上５０％未満であることを特徴とする酸化物材料。
JP2012236338A 2011-10-28 2012-10-26 半導体装置およびその作製方法 Withdrawn JP2013110401A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012236338A JP2013110401A (ja) 2011-10-28 2012-10-26 半導体装置およびその作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011236577 2011-10-28
JP2011236577 2011-10-28
JP2012236338A JP2013110401A (ja) 2011-10-28 2012-10-26 半導体装置およびその作製方法

Publications (1)

Publication Number Publication Date
JP2013110401A true JP2013110401A (ja) 2013-06-06

Family

ID=48167727

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012236338A Withdrawn JP2013110401A (ja) 2011-10-28 2012-10-26 半導体装置およびその作製方法

Country Status (5)

Country Link
US (1) US9816173B2 (ja)
JP (1) JP2013110401A (ja)
KR (1) KR20140086954A (ja)
TW (1) TWI539599B (ja)
WO (1) WO2013061895A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018014496A (ja) * 2016-07-11 2018-01-25 株式会社半導体エネルギー研究所 半導体装置

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9076871B2 (en) 2011-11-30 2015-07-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI588910B (zh) 2011-11-30 2017-06-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
US9099560B2 (en) 2012-01-20 2015-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20140125181A (ko) * 2013-04-18 2014-10-28 삼성디스플레이 주식회사 평판표시장치용 백플레인 및 그의 제조방법
US9577110B2 (en) 2013-12-27 2017-02-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including an oxide semiconductor and the display device including the semiconductor device
US20150329371A1 (en) * 2014-05-13 2015-11-19 Semiconductor Energy Laboratory Co., Ltd. Oxide, semiconductor device, module, and electronic device
JP6527416B2 (ja) 2014-07-29 2019-06-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9837547B2 (en) * 2015-05-22 2017-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide conductor and display device including the semiconductor device
KR102434053B1 (ko) * 2015-11-16 2022-08-19 삼성전자주식회사 반도체 메모리 장치, 이를 포함하는 메모리 시스템 및 이의 동작 방법
US10170635B2 (en) * 2015-12-09 2019-01-01 Ricoh Company, Ltd. Semiconductor device, display device, display apparatus, and system
US10147681B2 (en) * 2016-12-09 2018-12-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2019098369A1 (ja) * 2017-11-20 2019-05-23 株式会社アルバック 酸化物半導体薄膜
CN110911382B (zh) * 2018-09-14 2021-06-25 群创光电股份有限公司 天线装置
US20210335873A1 (en) * 2020-04-28 2021-10-28 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Photoelectric conversion device, manufacturing method thereof, and display device

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008117739A1 (ja) * 2007-03-23 2008-10-02 Idemitsu Kosan Co., Ltd. 半導体デバイス、多結晶半導体薄膜、多結晶半導体薄膜の製造方法、電界効果型トランジスタ、及び、電界効果型トランジスタの製造方法
JP2009016844A (ja) * 2007-07-04 2009-01-22 Samsung Electronics Co Ltd 酸化物半導体並びにこれを有する薄膜トランジスタ及びその製造方法
JP2010232647A (ja) * 2009-03-06 2010-10-14 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
WO2011040028A1 (ja) * 2009-09-30 2011-04-07 出光興産株式会社 Ｉｎ－Ｇａ－Ｚｎ－Ｏ系酸化物焼結体
JP2011108873A (ja) * 2009-11-18 2011-06-02 Idemitsu Kosan Co Ltd Ｉｎ−Ｇａ−Ｚｎ系酸化物焼結体スパッタリングターゲット及び薄膜トランジスタ
JP2011146694A (ja) * 2009-12-18 2011-07-28 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法
WO2011126093A1 (ja) * 2010-04-07 2011-10-13 株式会社神戸製鋼所 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ

Family Cites Families (128)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP2004134454A (ja) 2002-10-08 2004-04-30 Toyota Central Res & Dev Lab Inc 熱電変換材料及びその製造方法
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7242039B2 (en) 2004-03-12 2007-07-10 Hewlett-Packard Development Company, L.P. Semiconductor device
KR101019337B1 (ko) 2004-03-12 2011-03-07 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP4315074B2 (ja) * 2004-07-15 2009-08-19 セイコーエプソン株式会社 半導体装置用基板及びその製造方法、電気光学装置用基板、電気光学装置並びに電子機器
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
WO2006051995A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
CN101057339B (zh) 2004-11-10 2012-12-26 佳能株式会社 无定形氧化物和场效应晶体管
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5512931B2 (ja) 2007-03-26 2014-06-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
KR101349676B1 (ko) 2008-02-26 2014-01-10 삼성코닝정밀소재 주식회사 산화인듐아연계 스퍼터링 타겟 및 그 제조 방법
KR101346472B1 (ko) 2008-06-06 2014-01-02 이데미쓰 고산 가부시키가이샤 산화물 박막용 스퍼터링 타겟 및 그의 제조 방법
JP5123768B2 (ja) 2008-07-10 2013-01-23 富士フイルム株式会社 金属酸化物膜とその製造方法、及び半導体装置
KR101516050B1 (ko) * 2008-08-27 2015-05-04 이데미쓰 고산 가부시키가이샤 전계 효과형 트랜지스터, 그의 제조 방법 및 스퍼터링 타겟
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
EP2172977A1 (en) 2008-10-03 2010-04-07 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
TWI654689B (zh) 2008-12-26 2019-03-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR101857405B1 (ko) * 2009-07-10 2018-05-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR102473794B1 (ko) * 2009-10-30 2022-12-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101675113B1 (ko) * 2010-01-08 2016-11-11 삼성전자주식회사 트랜지스터 및 그 제조방법
US9349325B2 (en) 2010-04-28 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
JP5917035B2 (ja) * 2010-07-26 2016-05-11 株式会社半導体エネルギー研究所 半導体装置
US8792284B2 (en) * 2010-08-06 2014-07-29 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor memory device
JP2012256819A (ja) * 2010-09-08 2012-12-27 Semiconductor Energy Lab Co Ltd 半導体装置
KR101425064B1 (ko) * 2011-06-09 2014-08-01 엘지디스플레이 주식회사 산화물 박막 트랜지스터 및 그 제조방법
JP6005401B2 (ja) * 2011-06-10 2016-10-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI557910B (zh) * 2011-06-16 2016-11-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9431545B2 (en) * 2011-09-23 2016-08-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8841675B2 (en) 2011-09-23 2014-09-23 Semiconductor Energy Laboratory Co., Ltd. Minute transistor
JP6022880B2 (ja) 2011-10-07 2016-11-09 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
KR20130040706A (ko) * 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US9076871B2 (en) 2011-11-30 2015-07-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008117739A1 (ja) * 2007-03-23 2008-10-02 Idemitsu Kosan Co., Ltd. 半導体デバイス、多結晶半導体薄膜、多結晶半導体薄膜の製造方法、電界効果型トランジスタ、及び、電界効果型トランジスタの製造方法
JP2009016844A (ja) * 2007-07-04 2009-01-22 Samsung Electronics Co Ltd 酸化物半導体並びにこれを有する薄膜トランジスタ及びその製造方法
JP2010232647A (ja) * 2009-03-06 2010-10-14 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
WO2011040028A1 (ja) * 2009-09-30 2011-04-07 出光興産株式会社 Ｉｎ－Ｇａ－Ｚｎ－Ｏ系酸化物焼結体
JP2011108873A (ja) * 2009-11-18 2011-06-02 Idemitsu Kosan Co Ltd Ｉｎ−Ｇａ−Ｚｎ系酸化物焼結体スパッタリングターゲット及び薄膜トランジスタ
JP2011146694A (ja) * 2009-12-18 2011-07-28 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法
WO2011126093A1 (ja) * 2010-04-07 2011-10-13 株式会社神戸製鋼所 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018014496A (ja) * 2016-07-11 2018-01-25 株式会社半導体エネルギー研究所 半導体装置
JP7032067B2 (ja) 2016-07-11 2022-03-08 株式会社半導体エネルギー研究所 半導体装置

Also Published As

Publication number Publication date
US20130105792A1 (en) 2013-05-02
WO2013061895A1 (en) 2013-05-02
TW201322452A (zh) 2013-06-01
US9816173B2 (en) 2017-11-14
TWI539599B (zh) 2016-06-21
KR20140086954A (ko) 2014-07-08

Similar Documents

Publication Publication Date Title
JP6871328B2 (ja) 半導体装置
JP6460610B2 (ja) 半導体装置
JP6220470B2 (ja) 酸化物半導体膜及び半導体装置
TWI539599B (zh) 半導體裝置及其製造方法
JP6280977B2 (ja) 半導体装置
JP6231743B2 (ja) 半導体装置の作製方法
JP6141002B2 (ja) 半導体装置の作製方法
JP6523374B2 (ja) 半導体装置
JP2019195102A (ja) 半導体装置
JP2018139323A (ja) 半導体装置
JP6145267B2 (ja) 半導体装置の作製方法
JP6412549B2 (ja) 半導体装置の作製方法
JP6199583B2 (ja) 半導体装置
JP2013131582A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160927

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160930

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170502

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170623

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20171114

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20180206