JP2018014496A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2018014496A
JP2018014496A JP2017134557A JP2017134557A JP2018014496A JP 2018014496 A JP2018014496 A JP 2018014496A JP 2017134557 A JP2017134557 A JP 2017134557A JP 2017134557 A JP2017134557 A JP 2017134557A JP 2018014496 A JP2018014496 A JP 2018014496A
Authority
JP
Japan
Prior art keywords
metal oxide
oxide layer
film
insulating film
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017134557A
Other languages
English (en)
Other versions
JP7032067B2 (ja
Inventor
山崎　舜平
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2018014496A publication Critical patent/JP2018014496A/ja
Application granted granted Critical
Publication of JP7032067B2 publication Critical patent/JP7032067B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】金属酸化物を用いたトランジスタに高い電界効果移動度を付与する。また、該トランジスタを用いた信頼性の高い表示装置を提供する。
【解決手段】第１のバンドギャップを有する金属酸化物層と、第２のバンドギャップを有する金属酸化物層と、を少なくとも２層以上交互に積層させる構造とする。第１のバンドギャップと、第２のバンドギャップとの差が、好ましくは０．３ｅＶ以上、さらに好ましくは０．４ｅＶ以上であるとよい。第２のバンドギャップ、すなわちナローバンドギャップであるＩｎ酸化物、Ｉｎ−Ｚｎ酸化物、またはＩｎ−Ｔｉ−Ｚｎ酸化物に起因してキャリアが流れる。この際に、第２のバンドギャップである酸化物から第１のバンドギャップ、すなわちワイドバンドギャップであるＩｎ−Ｔｉ−Ｇａ−Ｚｎ酸化物側にキャリアが溢れる。
【選択図】図４

Description

金属酸化物層を用いる半導体装置及びその作製方法に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、製造方法に関する。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関する。特に、本発明の一態様は、金属酸化物、または当該金属酸化物の製造方法に関する。または、本発明の一態様は、半導体装置、表示装置、液晶表示装置、発光装置、蓄電装置、記憶装置、それらの駆動方法、または、それらの製造方法に関する。
なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶装置は、半導体装置の一態様である。撮像装置、表示装置、液晶表示装置、発光装置、電気光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、及び電子機器は、半導体装置を有している場合がある。
トランジスタに適用可能な半導体材料として、酸化物が注目されている。例えば、特許文献１では、Ｉｎ−Ｚｎ−Ｇａ−Ｏ系酸化物、Ｉｎ−Ｚｎ−Ｇａ−Ｍｇ−Ｏ系酸化物、Ｉｎ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｓｎ−Ｏ系酸化物、Ｉｎ−Ｏ系酸化物、Ｉｎ−Ｇａ−Ｏ系酸化物、及びＳｎ−Ｉｎ−Ｚｎ−Ｏ系酸化物のうちのいずれかである非晶質酸化物を有する電界効果型トランジスタが開示されている。
また、非特許文献１では、トランジスタの活性層として、Ｉｎ−Ｚｎ−Ｏ系酸化物と、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物との２層積層の金属酸化物を有する構造が検討されている。
特許第５１１８８１０号公報
Ｊｏｈｎ Ｆ． Ｗａｇｅｒ、「Ｏｘｉｄｅ ＴＦＴｓ：Ａ Ｐｒｏｇｒｅｓｓ Ｒｅｐｏｒｔ」、Ｉｎｆｏｒｍａｔｉｏｎ Ｄｉｓｐｌａｙ １／１６、ＳＩＤ ２０１６、 Ｊａｎ／Ｆｅｂ ２０１６、Ｖｏｌ．３２，Ｎｏ．１， ｐ．１６−２１
本発明の一態様は、良好な電気特性を有する半導体装置を提供することを課題の一つとする。本発明の一態様は、微細化または高集積化が可能な半導体装置を提供することを課題の一つとする。本発明の一態様は、新規な半導体装置を提供することを課題の一つとする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、バンドギャップの異なる金属酸化物層を交互に重ねた構造を有する。エネルギーバンドの伝導帯下端のエネルギー準位が高い第１の金属酸化物層と、該第１の金属酸化物層よりもエネルギーバンドの伝導帯下端のエネルギー準位が低い第２の金属酸化物層と、を交互に積層することでトランジスタのオン状態においてはオン電流が大きく、且つ、トランジスタのオフ状態においてはオフ電流を小さくすることを実現する。
当該構造とし、金属酸化物層の側面を直接ソース領域またはドレイン領域（或いはソース電極またはドレイン電極）に接する構造とすることにより、コンタクト抵抗を小さくすることで、高性能なトランジスタを実現できる。より詳細には、以下の通りである。
本発明の一態様は、エネルギーバンドの伝導帯下端のエネルギー準位が高い第１の金属酸化物層と、第２の金属酸化物層と、第３の金属酸化物層を有し、前記第２の金属酸化物層は、該第１の金属酸化物層及び第３の金属酸化物層よりもエネルギーバンドの伝導帯下端のエネルギー準位が低く、第１の金属酸化物層と第２の金属酸化物層と第３の金属酸化物層が積層され、第２の金属酸化物層が第１の金属酸化物層及び第３の金属酸化物層で挟まれた積層を含み、第２の金属酸化物層の側面はソース電極またはドレイン電極と接するトランジスタを有する半導体装置である。
上記構成において、第１の金属酸化物層及び第３の金属酸化物層は、Ｍ１（Ｍ１は、Ａｌ、Ｇａ、Ｓｉ、Ｍｇ、Ｚｒ、Ｂｅ、及びＢから選ばれる一種または複数種）酸化物、Ｉｎ−Ｍ１−Ｚｎ酸化物、またはＩｎ−Ｍ１−Ｍ２−Ｚｎ酸化物（Ｍ２は、Ｔｉ、Ｇｅ、Ｓｎ、Ｖ、Ｎｉ、Ｍｏ、Ｗ、及びＴａから選ばれる一種または複数種）である。Ｍ１としては、Ｇａが好ましい。
また、第１の金属酸化物層及び第３の金属酸化物層を形成する場合、スパッタリングガスとして酸素、または、酸素と希ガスの混合ガスを用いる。金属酸化物層を形成するためのスパッタリングガスに含まれる酸素の流量比は、７０％以上が好ましく、８０％以上がさらに好ましく、１００％がより好ましい。スパッタリングガスに含まれる酸素の割合（流量比）を高めることで、金属酸化物層の絶縁性を高めることができる。
また、第１の金属酸化物層及び第３の金属酸化物層に用いることのできるＭ１酸化物の中でも、Ａｌ、Ｓｉに関しては、窒化物に置き換えてもよい。具体的には、Ｍ１酸化物を、窒化アルミニウム、または窒化シリコンに置き換えてもよい。なお、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。
第１の金属酸化物層及び第３の金属酸化物層の膜厚は、０．１ｎｍ以上３０ｎｍ未満、好ましくは０．１ｎｍ以上１０ｎｍ以下、さらにこのましくは０．１ｎｍ以上３ｎｍ以下とする。
上記構成において、第２の金属酸化物層は、Ｉｎ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ２酸化物、またはＩｎ−Ｍ２−Ｚｎ酸化物である。また、Ｍ２としては、ＴｉまたはＧｅが好ましい。また、Ｍ２酸化物の中でも、Ｔａに関しては、窒化物に置き換えてもよい。具体的には、Ｍ２酸化物を、窒化タンタルに置き換えてもよい。
また、第２の金属酸化物層の膜厚は、０．１ｎｍ以上３０ｎｍ未満、好ましくは０．１ｎｍ以上１０ｎｍ以下、さらにこのましくは０．１ｎｍ以上３ｎｍ以下とする。
また、積層するトータル層数ｎ（ｎは３以上、好ましくは３以上１１以下）を増やしてもよい。
図１に第１のバンドギャップ（ワイドバンドギャップ）を有する金属酸化物層１１６ｂｗが３層、第２のバンドギャップ（ナローバンドギャップ）を有する金属酸化物層１１６ｂｎが２層の合計５層構造の断面の一例を示す。
また、図２（Ａ）は、図１のＸ−Ｘ’断面における金属酸化物層の積層構造のバンド図の一例である。
実際の積層構造では、第１のバンドギャップを有する金属酸化物層１１６ｂｗと第２のバンドギャップを有する金属酸化物層１１６ｂｎとの接合部は、金属酸化物層の凝集形態や組成に揺らぎが生じていること、または、第１のバンドギャップを有する金属酸化物層１１６ｂｗの一部が、第２のバンドギャップを有する金属酸化物層１１６ｂｎ中に含まれることがあるので、バンドは不連続ではなく図２（Ｂ）のように連続的に変化している。
このような積層構造をチャネル形成領域にもつトランジスタは、第１のバンドギャップを有する金属酸化物層１１６ｂｗと第２のバンドギャップを有する金属酸化物層１１６ｂｎとが電気的に相互作用を及ぼすため、トランジスタをオン状態にする電位がゲート電極の機能を有する導電体１１４に印加されると伝導帯下端のエネルギー準位（Ｅｃ端）の低い第２のバンドギャップを有する金属酸化物層１１６ｂｎが主な伝導経路となり電子が流れると同時に、第１のバンドギャップを有する金属酸化物層１１６ｂｗにも電子が流れる。これは、第２のバンドギャップを有する金属酸化物層１１６ｂｎのＥｃが、第１のバンドギャップを有する金属酸化物層１１６ｂｗのＥｃよりも大きく下方に下がるためである。よって、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流および高い電界効果移動度を得ることができる。
第２のバンドギャップを有する金属酸化物層１１６ｂｎとしては、例えば、インジウム亜鉛酸化物を主成分とした移動度の高い金属酸化物を用いることが好ましい。また、金属酸化物層１１６ｂｎは縮退していてもよい。
第１のバンドギャップを有する金属酸化物層１１６ｂｗとしては、例えば、インジウムガリウム亜鉛酸化物を主成分とした金属酸化物を用いることが好ましい。
ゲート電極の機能を有する導電体１１４にしきい値電圧未満の電圧を印加することで、第１のバンドギャップを有する金属酸化物層１１６ｂｗは、誘電体（絶縁性を有する酸化物）として振る舞うので、金属酸化物層１１６ｂｗ中の伝導経路は遮断される。また、第２のバンドギャップを有する金属酸化物層１１６ｂｎは、上下に第１のバンドギャップを有する金属酸化物層１１６ｂｗが接している。第１のバンドギャップを有する金属酸化物層１１６ｂｗは、自らに加えて第２のバンドギャップを有する金属酸化物層１１６ｂｎへ電気的に相互作用を及ぼし、第２のバンドギャップを有する金属酸化物層１１６ｂｎ中の伝導経路すらも遮断する。これは、第１のバンドギャップを有する金属酸化物層１１６ｂｗのＥｃが、第２のバンドギャップを有する金属酸化物層１１６ｂｎのＥｃよりも大きく上方に上がるためである。これで金属酸化物層の積層１１６ｂ全体が非導通状態となり、トランジスタはオフ状態となる。
ここで本トランジスタに用いる金属酸化物層のＥｃの測定について説明する。図３に本トランジスタに用いる酸化物のエネルギーバンドの一例を示す。図３に示すように、真空準位と価電子帯上端のエネルギーとの差であるイオン化ポテンシャル（イオン化エネルギー）ＩｐおよびバンドギャップＥｇからＥｃを求めることができる。バンドギャップＥｇは、分光エリプソメータ（ＨＯＲＩＢＡ ＪＯＢＩＮ ＹＶＯＮ社 ＵＴ−３００）を用いて測定できる。また、イオン化ポテンシャルＩｐは、紫外線光電子分光分析（ＵＰＳ：Ｕｌｔｒａｖｉｏｌｅｔ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）装置（ＰＨＩ社 ＶｅｒｓａＰｒｏｂｅ）を用いて測定できる。
また、本明細書で開示する他の構成は、エネルギーバンドの伝導帯下端のエネルギー準位が高い第１の金属酸化物層と、該第１の金属酸化物層よりもエネルギーバンドの伝導帯下端のエネルギー準位が低い第２の金属酸化物層と、該第２の金属酸化物層よりもエネルギーバンドの伝導帯下端のエネルギー準位が高く、且つ、第１の金属酸化物層よりもエネルギーバンドの伝導帯下端のエネルギー準位が低い第３の金属酸化物層と、第３の金属酸化物層よりもエネルギーバンドの伝導帯下端のエネルギー準位が低い第４の金属酸化物層と、エネルギーバンドの伝導帯下端のエネルギー準位が高い第５の金属酸化物層と、を有する半導体装置である。
上記構成において、第３の金属酸化物層は、第１の金属酸化物層と異なり、第２の金属酸化物層と異なるエネルギーバンドを有する材料である。具体的には、第３の金属酸化物層は、第２の金属酸化物層よりもエネルギーバンドの伝導帯下端のエネルギー準位が高く、且つ、第１の金属酸化物層よりもエネルギーバンドの伝導帯下端のエネルギー準位が低い材料を適宜選択する。なお、第２、第３、第４の金属酸化物層は、第１、第５の金属酸化物層よりもエネルギーバンドの伝導帯下端のエネルギー準位が低い。
上記構成において、第４の金属酸化物層は、上述した第２の金属酸化物層の材料の中から適宜選択すればよい。第２の金属酸化物層と同じであってもよいし、異なっていてもよい。同じ場合には同じスパッタターゲットを用いることができるため、生産性に有用である。
上記構成において、第５の金属酸化物層は、上述した第１の金属酸化物層の材料の中から適宜選択すればよい。第１の金属酸化物層と同じであってもよいし、異なっていてもよい。同じ場合には同じスパッタターゲットを用いることができるため、生産性に有用である。
なお、第１の金属酸化物層、第２の金属酸化物層、第３の金属酸化物層、第４の金属酸化物層、または第５の金属酸化物層の形成後に不純物元素を導入することで、トランジスタのしきい値電圧を変化させることができる。不純物元素の導入は、イオン注入法、イオンドーピング法、またはプラズマイマージョンイオン注入法、または不純物元素を含むガスを用いたプラズマ処理などで行うことができる。
また、上記構成において、第２の金属酸化物層をゲート電極で囲む構造も特徴であり、第１のゲート電極と、第２のゲート電極とをさらに有し、第１のゲート電極と第２のゲート電極の間に金属酸化物層を７層以上有することも特徴である。
本発明の一態様のトランジスタにおいて、第２のゲート電極は、チャネル幅方向の断面において、第２の金属酸化物層の側面側も取り囲み、電気的（電界的）に包みこむ機能を有すると言える。この構造により、トランジスタのオン電流を増大させることができる。このようなトランジスタの構造を、Ｓｕｒｒｏｕｎｄｅｄ Ｃｈａｎｎｅｌ（Ｓ−Ｃｈａｎｎｅｌ）構造とよぶ。なお、Ｓ−Ｃｈａｎｎｅｌ構造では、電流は第２の金属酸化物層の全体（バルク）を流れる。具体的には、ｎ型である場合、即ち蓄積型でチャネル形成領域における不純物密度がＮｄ＝１Ｅ１５ｃｍ−３以下ではバルク電流が流れる。また、ｐ型である場合、即ち反転型であっても不純物密度がＮｄ＝１Ｅ１５ｃｍ−３以下ではバルク電流が流れる。第２の金属酸化物層の内部を電流が流れることで、界面散乱の影響を受けにくいため、高いオン電流を得ることができる。なお、金属酸化物層の層数を増やす、または膜厚を厚くすると、オン電流を向上させることができる。また、Ｓ−Ｃｈａｎｎｅｌ構造とすることにより、優れたＳ値を得ることができる。Ｖｔｈ近傍またはそれ以下におけるドレイン電流とゲート電圧の関係はサブスレッショルド特性とも呼ばれ、スイッチング素子としてトランジスタの性能を決める重要な特性である。このサブスレッショルド特性の良さを表す定数としてサブスレッショルド係数（以下、Ｓ値と省略して記す）が用いられている。Ｓ値が小さければ小さいほど、トランジスタは高速で低消費電力の動作が可能となる。
半導体装置において、オン電流が大きい金属酸化物層の積層を有するトランジスタを提供することができる。または、オフ電流が小さい金属酸化物層の積層を有するトランジスタを提供することができる。または、消費電力が低減された半導体装置を提供することができる。
または、新規な半導体装置を提供することができる。または、該半導体装置を有するモジュールを提供することができる。または、該半導体装置、または該モジュールを有する電子機器を提供することができる。
本発明の一態様を示す金属酸化物層の積層構造の概念図である。 本発明の一態様に係る金属酸化物層の積層構造のバンド図の一例である。 酸化物のバンド構造を説明する図である。 半導体装置の一態様を示す上面図、断面図、及び断面拡大図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 バンド構造の一例を説明する図。 半導体装置の一態様を示す上面図、断面図、及び断面拡大図。 バンド構造の一例を説明する図。 半導体装置の一態様を示す上面図、断面図、及び断面拡大図。 表示装置を説明するブロック図。 画素回路を説明する回路図。 表示素子の表示領域を説明する模式図。 表示装置及び画素回路を説明する上面図。 表示装置を説明する断面図。 表示装置を説明する断面図。 表示装置を説明する断面図。 表示モジュールの構成例を説明する図。 電子機器の一例を説明する図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間にチャネル領域を有しており、ドレインとチャネル領域とソースとを介して電流を流すことができるものである。なお、本明細書等において、チャネル領域とは、電流が主として流れる領域をいう。
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。
本明細書等において、金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）とは、広い表現での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む）、酸化物半導体（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒまたは単にＯＳともいう）などに分類される。例えば、トランジスタの活性層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、ＯＳ ＦＥＴと記載する場合においては、金属酸化物または酸化物半導体を有するトランジスタと換言することができる。
（実施の形態１）
本実施の形態では、本発明の一態様の金属酸化物を有する半導体装置、及び当該半導体装置の作製方法について、図４乃至図７を参照して説明する。
図４（Ａ）は、本発明の一態様の半導体装置であるトランジスタ２００Ｃの上面図であり、図４（Ｂ）は、図４（Ａ）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当し、図４（Ｃ）は、図４（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当する。また、図４（Ｄ）は、図４（Ｂ）に示す領域Ｐ７を拡大した断面拡大図に相当する。
なお、図４（Ａ）において、煩雑になることを避けるため、トランジスタ２００Ｃの構成要素の一部（ゲート絶縁膜として機能する絶縁膜等）を省略して図示している。また、一点鎖線Ｘ１−Ｘ２方向をチャネル長方向、一点鎖線Ｙ１−Ｙ２方向をチャネル幅方向と呼称する場合がある。なお、トランジスタの上面図においては、以降の図面においても図４（Ａ）と同様に、構成要素の一部を省略して図示する場合がある。
図４（Ａ）（Ｂ）（Ｃ）に示すトランジスタ２００Ｃは、所謂トップゲート構造のトランジスタである。
トランジスタ２００Ｃは、基板２０２上の導電膜２０６と、基板２０２及び導電膜２０６上の絶縁膜２０４と、絶縁膜２０４上の金属酸化物２０８と、金属酸化物２０８上の絶縁膜２１０と、絶縁膜２１０上の導電膜２１２と、絶縁膜２０４、金属酸化物２０８、及び導電膜２１２上の絶縁膜２１６と、を有する。
図４（Ａ）（Ｂ）（Ｃ）に示すトランジスタ２００Ｃは、金属酸化物層の多層構造としている。より具体的には、トランジスタ２００Ｃが有する金属酸化物２０８は、領域２０８ｉ＿１と、領域２０８ｉ＿１上の領域２０８ｉ＿２ｎと、領域２０８ｉ＿２ｎ上の領域２０８ｉ＿３と、絶縁膜２１６と重なる領域２０８ｎと、を有する。また、領域２０８ｎを、ソース領域またはドレイン領域と呼称することもできる。
図４（Ｄ）の領域Ｐ７に示すように、領域２０８ｉ＿２ｎは、３層積層の例を示している。金属酸化物２０８が有する領域２０８ｉ＿２ｎは、第１の金属酸化物層２０８＿ｂｗ１、第２の金属酸化物層２０８＿ｂｎ１、第３の金属酸化物層２０８＿ｂｗ２の順で積層されている。第１の金属酸化物層２０８＿ｂｗ１、及び第３の金属酸化物層２０８＿ｂｗ２は、エネルギーバンドの伝導帯下端のエネルギー準位が高い金属酸化物層である。また、第２の金属酸化物層２０８＿ｂｎ１は、第１の金属酸化物層よりもエネルギーバンドの伝導帯下端のエネルギー準位が低い金属酸化物層である。
第１の金属酸化物層２０８＿ｂｗ１、及び第３の金属酸化物層２０８＿ｂｗ２は、Ｍ１（Ｍ１は、Ａｌ、Ｇａ、Ｓｉ、Ｍｇ、Ｚｒ、Ｂｅ、及びＢから選ばれる一種または複数種）酸化物、Ｉｎ−Ｍ１−Ｚｎ酸化物、またはＩｎ−Ｍ１−Ｍ２−Ｚｎ酸化物（Ｍ２は、Ｔｉ、Ｇｅ、Ｓｎ、Ｖ、Ｎｉ、Ｍｏ、Ｗ、及びＴａから選ばれる一種または複数種）を用いる。第１の金属酸化物層２０８＿ｂｗ１、及び第３の金属酸化物層２０８＿ｂｗ２においてＭ１の成分は、１ａｔｏｍｉｃ％乃至５０ａｔｏｍｉｃ％有すると好ましい。また、第１の金属酸化物層２０８＿ｂｗ１、及び第３の金属酸化物層２０８＿ｂｗ２においてＭ２の成分は、０．０１乃至５ａｔｏｍｉｃ％有すると好ましい。第１の金属酸化物層２０８＿ｂｗ１、及び第３の金属酸化物層２０８＿ｂｗ２のキャリア密度は、１×１０１０ｃｍ−３以上１×１０１６ｃｍ−３以下、好ましくは、１×１０１５ｃｍ−３程度である。本実施の形態では、第１の金属酸化物層２０８＿ｂｗ１と第３の金属酸化物層２０８＿ｂｗ２は、同じスパッタリングターゲットを用いて形成することとする。
第１の金属酸化物層２０８＿ｂｗ１の一例としては、ワイドバンドギャップ材料であるＩｎ−Ｇａ−Ｔｉ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｔｉ：Ｚｎ＝５：０．５：０．５：７［原子数比］）を有する構成が挙げられる。Ｉｎ−Ｇａ−Ｔｉ−Ｚｎ酸化物において、Ｔｉは、Ｉｎ、Ｇａ、及びＺｎよりも価数が多い。具体的には、Ｚｎが２価であり、Ｉｎ及びＧａが３価であり、Ｔｉが４価である。金属酸化物中に、Ｉｎ、Ｇａ、及びＺｎよりも価数の多い元素（ここではＴｉ）を用いることで、当該元素がキャリア供給源となり、金属酸化物のキャリア密度を高くすることができる。また、Ｉｎ、Ｇａ、及びＺｎは、イオン結合を有し、Ｔｉは共有結合を有する。したがって、金属酸化物中にＴｉを含有させる構成とすることで、酸素欠損の生成を抑制できる場合がある。したがって、本発明の一態様の金属酸化物をトランジスタの半導体層に用いる場合、トランジスタの電界効果移動度を高め、且つ酸素欠損を抑制することで信頼性の高い半導体装置とすることができる。
なお、第１の金属酸化物層２０８＿ｂｗ１の構成においては、Ｔｉについて説明したが、Ｔｉの代わりにＧｅ、Ｓｎ、Ｖ、Ｎｉ、Ｍｏ、Ｗ、及びＴａを用いてもよい。例えば、Ｉｎ：Ｇａ：Ｇｅ：Ｚｎ＝４：１：１：４［原子数比］、Ｉｎ：Ｇａ：Ｇｅ：Ｚｎ＝５：０．５：０．５：７［原子数比］、またはその近傍値の原子数比である金属酸化物ターゲットを用いてＩｎ−Ｇａ−Ｇｅ−Ｚｎ酸化物層を成膜すればよい。
また、第２の金属酸化物層２０８＿ｂｎ１の一例としては、ナローバンドギャップ材料であるＩｎ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ２（Ｍ２は、Ｔｉ、Ｇｅ、Ｓｎ、Ｖ、Ｎｉ、Ｍｏ、Ｗ、及びＴａから選ばれる一種または複数種）酸化物、またはＩｎ−Ｍ２−Ｚｎ酸化物が挙げられる。第２の金属酸化物層２０８＿ｂｎ１においてＭ２の成分は、０．０１乃至５ａｔｏｍｉｃ％有すると好ましい。中でも、Ｉｎ−Ｔｉ−Ｚｎ酸化物は、Ｉｎ酸化物、及びＩｎ−Ｚｎ酸化物よりも、さらにナローバンドギャップとなる場合がある。よって、Ｉｎ酸化物、またはＩｎ−Ｚｎ酸化物よりも、さらにキャリア密度を高くすることができる。なお、ここでナローバンドギャップ材料と呼んでいる第２の金属酸化物層２０８＿ｂｎ１のキャリア密度は、１×１０１８ｃｍ−３以上１×１０２１ｃｍ−３未満が好ましい。
図４のＺ−Ｚ’断面における酸化物の積層構造のバンド図の一例を図８に示す。
また、図４（Ｄ）の領域Ｐ７に示すように、領域２０８ｉ＿２ｎの側面と領域２０８ｎの側面とが接するため、接触抵抗を低減できる。また、金属酸化物２０８が有する領域２０８ｉ＿２ｎは、第２の金属酸化物層２０８＿ｂｎ１を有するため、すなわち、導電性が高い領域と領域２０８ｎ、すなわちソース領域とが接するため、さらに接触抵抗を低減できる。なお、図示していないが、領域２０８ｉ＿２ｎの他方の側面と、領域２０８ｎの側面との接続についても領域Ｐ７と同様である。
本発明の一態様の金属酸化物は、第２の金属酸化物層２０８＿ｂｎ１を有するため、ソース領域またはドレイン領域との接触抵抗が低減されている。したがって、当該金属酸化物を有するトランジスタの電界効果移動度を高めることができる。
また、領域２０８ｎは、絶縁膜２１６と接する。絶縁膜２１６は、窒素または水素を有する。そのため、絶縁膜２１６中の窒素または水素が領域２０８ｎ中に添加される。領域２０８ｎは、絶縁膜２１６から窒素または水素が添加されることで、キャリア密度が高くなる。
また、トランジスタ２００Ｃは、絶縁膜２１６上の絶縁膜２１８と、絶縁膜２１６、２１８に設けられた開口部２４１ａを介して、領域２０８ｎに電気的に接続される導電膜２２０ａと、絶縁膜２１６、２１８に設けられた開口部２４１ｂを介して、領域２０８ｎに電気的に接続される導電膜２２０ｂと、を有していてもよい。
また、図４（Ｃ）に示すように、絶縁膜２０４及び絶縁膜２１０には、開口部２４３が設けられる。また、導電膜２０６は、開口部２４３を介して導電膜２１２と、電気的に接続される。よって、導電膜２０６と導電膜２１２には、同じ電位が与えられる。また、開口部２４３を設けずに、導電膜２０６と、導電膜２１２と、に異なる電位を与えてもよい。
なお、導電膜２０６は、第１のゲート電極（ボトムゲート電極ともいう）としての機能を有し、導電膜２１２は、第２のゲート電極（トップゲート電極ともいう）としての機能を有する。また、絶縁膜２０４は、第１のゲート絶縁膜としての機能を有し、絶縁膜２１０は、第２のゲート絶縁膜としての機能を有する。
このように、図４（Ａ）（Ｂ）（Ｃ）に示すトランジスタ２００Ｃは、金属酸化物２０８の上下にゲート電極として機能する導電膜を有する構造である。トランジスタ２００Ｃに示すように、本発明の一態様の半導体装置には、２つ以上のゲート電極を設けてもよい。
また、図４（Ｃ）に示すように、金属酸化物２０８は、第１のゲート電極として機能する導電膜２０６と、第２のゲート電極として機能する導電膜２１２のそれぞれと対向するように位置し、２つのゲート電極として機能する導電膜に挟まれている。
また、導電膜２１２のチャネル幅方向の長さは、金属酸化物２０８のチャネル幅方向の長さよりも長く、金属酸化物２０８のチャネル幅方向全体は、絶縁膜２１０を介して導電膜２１２に覆われている。また、導電膜２１２と導電膜２０６とは、絶縁膜２０４及び絶縁膜２１０に設けられる開口部２４３において接続されるため、金属酸化物２０８のチャネル幅方向の側面の一方は、絶縁膜２１０を介して導電膜２１２と対向している。
別言すると、トランジスタ２００Ｃのチャネル幅方向において、導電膜２０６及び導電膜２１２は、絶縁膜２０４及び絶縁膜２１０に設けられる開口部２４３において接続すると共に、絶縁膜２０４及び絶縁膜２１０を介して金属酸化物２０８を取り囲む構成である。すなわち、トランジスタ２００Ｃは、先に示すＳ−ｃｈａｎｎｅｌ構造である。
以下では、本実施の形態の半導体装置に含まれる構成要素について、詳細に説明する。
［基板］
基板２０２の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板等を、基板２０２として用いてもよい。また、シリコンや炭化シリコンを材料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板等を適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板２０２として用いてもよい。なお、基板２０２として、ガラス基板を用いる場合、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の大面積基板を用いることで、大型の表示装置を作製することができる。
また、基板２０２として、可撓性基板を用い、可撓性基板上に直接、トランジスタを形成してもよい。または、基板２０２とトランジスタの間に剥離層を設けてもよい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板２０２より分離し、他の基板に転載するのに用いることができる。その際、トランジスタは耐熱性の劣る基板や可撓性の基板にも転載できる。
［導電膜］
第１のゲート電極として機能する導電膜２０６、ソース電極として機能する導電膜２２０ａ、ドレイン電極として機能する導電膜２２０ｂ、第２のゲート電極として機能する導電膜２１２としては、クロム（Ｃｒ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、亜鉛（Ｚｎ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）、マンガン（Ｍｎ）、ニッケル（Ｎｉ）、鉄（Ｆｅ）、コバルト（Ｃｏ）から選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いてそれぞれ形成することができる。
また、導電膜２０６、２２０ａ、２２０ｂ、２１２には、インジウムと錫とを有する酸化物、タングステンとインジウムとを有する酸化物、タングステンとインジウムと亜鉛とを有する酸化物、チタンとインジウムとを有する酸化物、チタンとインジウムと錫とを有する酸化物、インジウムと亜鉛とを有する酸化物、シリコンとインジウムと錫とを有する酸化物、インジウムとガリウムと亜鉛とを有する酸化物等の酸化物導電体を適用してもよい。
特に、導電膜２１２には、上述の酸化物導電体を好適に用いることができる。なお、本明細書等において、酸化物導電体をＯＣ（Ｏｘｉｄｅ Ｃｏｎｄｕｃｔｏｒ）と呼称してもよい。酸化物導電体としては、例えば、酸化物半導体に酸素欠損を形成し、該酸素欠損に水素を添加すると、伝導帯近傍にドナー準位が形成される。この結果、酸化物半導体は、導電性が高くなり導電体化する。導電体化された酸化物半導体を、酸化物導電体ということができる。一般に、酸化物半導体は、エネルギーギャップが大きいため、可視光に対して透光性を有する。一方、酸化物導電体は、伝導帯近傍にドナー準位を有する酸化物半導体である。したがって、酸化物導電体は、ドナー準位による吸収の影響は小さく、可視光に対して酸化物半導体と同程度の透光性を有する。
また、導電膜２０６、２２０ａ、２２０ｂ、２１２には、Ｃｕ−Ｘ合金膜（Ｘは、Ｍｎ、Ｎｉ、Ｃｒ、Ｆｅ、Ｃｏ、Ｍｏ、Ｔａ、またはＴｉ）を適用してもよい。Ｃｕ−Ｘ合金膜を用いることで、ウエットエッチングプロセスで加工できるため、製造コストを抑制することが可能となる。
特に、導電膜２２０ａ、２２０ｂには、上述のＣｕ−Ｘ合金膜を好適に用いることができる。Ｃｕ−Ｘ合金膜としては、Ｃｕ−Ｍｎ合金膜が特に好ましい。
［第１のゲート絶縁膜として機能する絶縁膜］
トランジスタの第１のゲート絶縁膜として機能する絶縁膜２０４としては、プラズマ化学気相堆積（ＰＥＣＶＤ：（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ））法、スパッタリング法等により、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜および酸化ネオジム膜を一種以上含む絶縁層を用いることができる。なお、絶縁膜２０４としては、上述の材料から選択された単層の絶縁膜、または２層以上の絶縁膜を用いてもよい。
なお、トランジスタのチャネル領域として機能する金属酸化物２０８と接する絶縁膜には、酸化物絶縁膜を用いることが好ましく、化学量論的組成よりも過剰に酸素を含有する領域（酸素過剰領域）を有することがより好ましい。
ただし、上記構成に限定されず、金属酸化物２０８と接する絶縁膜に、窒化物絶縁膜を用いる構成としてもよい。当該構成の一例としては、窒化シリコン膜を形成し、当該窒化シリコン膜の表面に酸素プラズマ処理などを行うことで、窒化シリコン膜の表面を酸化させる構成などが挙げられる。なお、窒化シリコン膜の表面に酸素プラズマなどを行った場合、窒化シリコン膜の表面は原子レベルで酸化されている場合があるため、トランジスタの断面の観察等を行っても、酸素が検出されない可能性がある。すなわち、トランジスタの断面の観察を行った場合、窒化シリコン膜と、金属酸化物とが、接しているように観察される場合がある。
なお、窒化シリコン膜は、酸化シリコン膜と比較して比誘電率が高く、酸化シリコン膜と同等の静電容量を得るのに必要な膜厚が大きいため、トランジスタのゲート絶縁膜として、窒化シリコン膜を含むことで絶縁膜を厚膜化することができる。よって、トランジスタの絶縁耐圧の低下を抑制、さらには絶縁耐圧を向上させて、トランジスタの静電破壊を抑制することができる。
また、絶縁膜２０４として、酸化ハフニウムを用いる場合、以下の効果を奏する。酸化ハフニウムは、酸化シリコンや酸化窒化シリコンと比べて比誘電率が高い。したがって、酸化シリコンを用いた場合と比べて、絶縁膜２０４の膜厚を大きくできるため、トンネル電流によるリーク電流を小さくすることができる。すなわち、オフ電流の小さいトランジスタを実現することができる。さらに、結晶構造を有する酸化ハフニウムは、非晶質構造を有する酸化ハフニウムと比べて高い比誘電率を備える。したがって、オフ電流の小さいトランジスタとするためには、結晶構造を有する酸化ハフニウムを用いることが好ましい。結晶構造の例としては、単斜晶系や立方晶系などが挙げられる。ただし、本発明の一態様は、これらに限定されない。
［金属酸化物］
金属酸化物２０８としては、本発明の一態様の金属酸化物層の多層構造を用いることができる。
なお、必要とするトランジスタの半導体特性を得るために、金属酸化物の多層構造を構成する各金属酸化物層、具体的には、第１の金属酸化物層２０８＿ｂｗ１、第２の金属酸化物層２０８＿ｂｎ１、第３の金属酸化物層２０８＿ｂｗ２のキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、密度等を適切なものとすることが好ましい。
［第２のゲート絶縁膜として機能する絶縁膜］
絶縁膜２１０は、トランジスタの第２のゲート絶縁膜として機能する。また、絶縁膜２１０は、金属酸化物２０８に酸素を供給する機能を有する。すなわち、絶縁膜２１０は、酸素を有する。
絶縁膜２１８は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用いて形成すると好適である。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、加熱により酸素の一部が脱離する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、ＴＤＳ分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１９ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物絶縁膜である。なお、上記ＴＤＳにおける膜の表面温度としては１００℃以上７００℃以下、または１００℃以上５００℃以下の範囲が好ましい。
絶縁膜２１８としては、厚さが３０ｎｍ以上５００ｎｍ以下、好ましくは５０ｎｍ以上４００ｎｍ以下の、酸化シリコン、酸化窒化シリコン等を用いることができる。
また、絶縁膜２１８は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が１．５×１０１８ｓｐｉｎｓ／ｃｍ３未満、さらには１×１０１８ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。
［保護絶縁膜として機能する絶縁膜］
絶縁膜２１６は、トランジスタの保護絶縁膜として機能する。
絶縁膜２１６は、水素及び窒素のいずれか一方または双方を有する。または、絶縁膜２１６は、窒素及びシリコンを有する。また、絶縁膜２１６は、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキングできる機能を有する。絶縁膜２１６を設けることで、金属酸化物２０８からの酸素の外部への拡散と、絶縁膜２１０に含まれる酸素の外部への拡散と、外部から金属酸化物２０８への水素、水等の入り込みを防ぐことができる。
絶縁膜２１６としては、例えば、窒化物絶縁膜を用いることができる。該窒化物絶縁膜としては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等がある。
なお、上記記載の、導電膜、絶縁膜、金属酸化物、金属膜などの様々な膜は、スパッタリング法やＰＥＣＶＤ法により形成することができるが、他の方法、例えば、熱ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成してもよい。熱ＣＶＤ法の例としてＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、またはＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法などが挙げられる。
熱ＣＶＤ法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生成されることが無いという利点を有する。
熱ＣＶＤ法は、原料ガスと酸化剤を同時にチャンバー内に送り、チャンバー内を大気圧または減圧下とし、基板近傍または基板上で反応させて基板上に堆積させることで成膜を行ってもよい。
また、ＡＬＤ法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスが順次チャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行ってもよい。
ＭＯＣＶＤ法、ＡＬＤ法などの熱ＣＶＤ法は、本実施形態の導電膜、絶縁膜、金属酸化物などの様々な膜を形成することができる。
＜半導体装置の作製方法＞
次に、本発明の一態様の半導体装置であるトランジスタ２００Ｃの作製方法について、図５乃至図７を用いて説明する。
なお、図５（Ａ）乃至図５（Ｄ）、図６（Ａ）乃至図６（Ｃ）、及び図７（Ａ）乃至図７（Ｃ）は、半導体装置の作製方法を説明する断面図である。また、図５（Ａ）乃至図５（Ｄ）、図６（Ａ）乃至図６（Ｃ）、及び図７（Ａ）乃至図７（Ｃ）において、左側がチャネル長方向の断面図であり、右側がチャネル幅方向の断面図である。
まず、基板２０２上に導電膜２０６を形成する。次に、基板２０２、及び導電膜２０６上に絶縁膜２０４を形成し、絶縁膜２０４上に第１の金属酸化物層と、第２の金属酸化物層と、第３の金属酸化物層とを形成する。その後、第１の金属酸化物層、第２の金属酸化物層、及び第３の金属酸化物層を島状に加工することで、金属酸化物層２０８＿１ａ、金属酸化物層２０８＿２ａ、及び金属酸化物層２０８＿３ａを形成する（図５（Ａ）参照）。なお、簡略化のため、図５（Ａ）においては、３層構造の金属酸化物層２０８＿２ａを１層で図示しているが、対応する図４（Ｄ）に示すように３層（２０８＿ｂｗ１、２０８＿ｂｎ１、２０８＿ｂｗ２）である。
導電膜２０６としては、先に記載の材料を選択することで形成できる。本実施の形態においては、導電膜２０６として、スパッタリング装置を用い、厚さ５０ｎｍのタングステン膜と、厚さ４００ｎｍの銅膜との積層膜を形成する。
なお、導電膜２０６となる導電膜の加工方法としては、ウエットエッチング法及びドライエッチング法のいずれか一方または双方を用いればよい。本実施の形態では、ウエットエッチング法にて銅膜をエッチングしたのち、ドライエッチング法にてタングステン膜をエッチングすることで導電膜を加工し、導電膜２０６を形成する。
絶縁膜２０４としては、スパッタリング法、ＣＶＤ法、蒸着法、パルスレーザー堆積（ＰＬＤ）法、印刷法、塗布法等を適宜用いて形成することができる。本実施の形態においては、絶縁膜２０４として、ＰＥＣＶＤ装置を用い、厚さ４００ｎｍの窒化シリコン膜と、厚さ５０ｎｍの酸化窒化シリコン膜とを形成する。
また、絶縁膜２０４を形成した後、絶縁膜２０４に酸素を添加してもよい。絶縁膜２０４に添加する酸素としては、酸素ラジカル、酸素原子、酸素原子イオン、酸素分子イオン等がある。また、添加方法としては、イオンドーピング法、イオン注入法、プラズマ処理法等がある。また、絶縁膜２０４上に酸素の脱離を抑制する膜を形成した後、該膜を介して絶縁膜２０４に酸素を添加してもよい。
上述の酸素の脱離を抑制する膜として、インジウム、亜鉛、ガリウム、錫、アルミニウム、クロム、タンタル、チタン、モリブデン、ニッケル、鉄、コバルト、またはタングステンの１以上を有する導電膜あるいは半導体膜を用いて形成することができる。
また、プラズマ処理で酸素の添加を行う場合、マイクロ波で酸素を励起し、高密度な酸素プラズマを発生させることで、絶縁膜２０４への酸素添加量を増加させることができる。
金属酸化物層２０８＿１ａ、金属酸化物層２０８＿２ａ、及び金属酸化物層２０８＿３ａは、スパッタリング装置を用いて真空中で連続して形成されると好ましい。金属酸化物層２０８＿１ａ、金属酸化物層２０８＿２ａ、及び金属酸化物層２０８＿３ａを、スパッタリング装置を用いて真空中で連続して形成することで、各界面に付着しうる不純物（例えば、水素、水など）を抑制することができる。
また、金属酸化物層２０８＿２ａの形成条件としては、金属酸化物層２０８＿１ａ及び金属酸化物層２０８＿３ａのいずれか一方または双方よりも、低い酸素分圧で形成されると好ましい。
また、金属酸化物層２０８＿１ａ、金属酸化物層２０８＿２ａ、及び金属酸化物層２０８＿３ａを形成する際に、酸素ガスの他に、不活性ガス（例えば、ヘリウムガス、アルゴンガス、キセノンガスなど）を混合させてもよい。なお、金属酸化物層２０８＿１ａを形成する際の成膜ガス全体に占める酸素ガスの割合（以下、酸素流量比ともいう）としては、７０％以上１００％以下、好ましくは８０％以上１００％以下、さらに好ましくは９０％以上１００％以下である。また、金属酸化物層２０８＿２ａを形成する際の酸素流量比としては、０％より大きく３０％以下、好ましくは５％以上１５％以下である。また、金属酸化物層２０８＿３ａを形成する際の酸素流量比としては、７０％以上１００％以下、好ましくは８０％以上１００％以下、さらに好ましくは９０％以上１００％以下である。
なお、金属酸化物層２０８＿２ａの形成条件としては、金属酸化物層２０８＿１ａ及び金属酸化物層２０８＿３ａのいずれか一方または双方よりも、低い基板温度で形成してもよい。
また、金属酸化物層２０８＿１ａの厚さとしては、１ｎｍ以上２０ｎｍ未満、好ましくは５ｎｍ以上１０ｎｍ以下とすればよい。また、金属酸化物層２０８＿３ａの厚さとしては、１ｎｍ以上２０ｎｍ未満、好ましくは５ｎｍ以上１５ｎｍ以下とすればよい。
金属酸化物層２０８＿２ａは、３層構造とする。３層を構成するそれぞれの層の膜厚は、０．１ｎｍ以上３０ｎｍ未満、好ましくは０．１ｎｍ以上１０ｎｍ以下、さらにこのましくは０．１ｎｍ以上３ｎｍ以下とする。
なお、金属酸化物２０８を加熱して成膜することで、金属酸化物２０８の結晶性を高めることができる。また、金属酸化物２０８の結晶構造は、非単結晶構造を有する酸化物半導体であれば、特に限定されない。一方で、基板２０２として、大型のガラス基板（例えば、第６世代乃至第１０世代）を用いる場合、金属酸化物２０８を成膜する際の基板温度を２００℃以上３００℃以下とした場合、基板２０２が変形する（歪むまたは反る）場合がある。よって、大型のガラス基板を用いる場合においては、金属酸化物２０８の成膜する際の基板温度を１００℃以上２００℃未満とすることで、ガラス基板の変形を抑制することができる。
また、スパッタリングガスの高純度化も必要である。例えば、スパッタリングガスとして用いる酸素ガスやアルゴンガスは、露点が−４０℃以下、好ましくは−８０℃以下、より好ましくは−１００℃以下、より好ましくは−１２０℃以下にまで高純度化したガスを用いることで金属酸化物に水分等が取り込まれることを可能な限り防ぐことができる。
また、スパッタリング法で金属酸化物を成膜する場合、スパッタリング装置におけるチャンバーは、金属酸化物にとって不純物となる水等を可能な限り除去すべくクライオポンプのような吸着式の真空排気ポンプを用いて、高真空（５×１０−７Ｐａから１×１０−４Ｐａ程度まで）に排気することが好ましい。特に、スパッタリング装置の待機時における、チャンバー内のＨ２Ｏに相当するガス分子（ｍ／ｚ＝１８に相当するガス分子）の分圧を１×１０−４Ｐａ以下、好ましく５×１０−５Ｐａ以下とすることが好ましい。
なお、第１の金属酸化物層、第２の金属酸化物、及び第３の金属酸化物層を、金属酸化物層２０８＿１ａ、金属酸化物層２０８＿２ａ、及び金属酸化物層２０８＿３ａに加工するには、ウエットエッチング法及びドライエッチング法のいずれか一方または双方を用いればよい。
また、金属酸化物層２０８＿１ａ、金属酸化物層２０８＿２ａ、及び金属酸化物層２０８＿３ａを形成した後、加熱処理を行い、金属酸化物層２０８＿１ａ、金属酸化物層２０８＿２ａ、及び金属酸化物層２０８＿３ａの脱水素化または脱水化をしてもよい。加熱処理の温度は、代表的には、１５０℃以上基板の歪み点未満、または２５０℃以上４５０℃以下、または３００℃以上４５０℃以下である。
加熱処理は、ヘリウム、ネオン、アルゴン、キセノン、クリプトン等の希ガス、または窒素を含む不活性ガス雰囲気で行うことができる。または、不活性ガス雰囲気で加熱した後、酸素雰囲気で加熱してもよい。なお、上記不活性ガス雰囲気及び酸素雰囲気に水素、水などが含まれないことが好ましい。処理時間は３分以上２４時間以下とすればよい。
該加熱処理は、電気炉、ＲＴＡ装置等を用いることができる。ＲＴＡ装置を用いることで、短時間に限り、基板の歪み点以上の温度で熱処理を行うことができる。そのため加熱処理時間を短縮することができる。
金属酸化物を加熱しながら成膜する、または金属酸化物を形成した後、加熱処理を行うことで、金属酸化物において、ＳＩＭＳにより得られる水素濃度を５×１０１９ａｔｏｍｓ／ｃｍ３以下、または１×１０１９ａｔｏｍｓ／ｃｍ３以下、５×１０１８ａｔｏｍｓ／ｃｍ３以下、または１×１０１８ａｔｏｍｓ／ｃｍ３以下、または５×１０１７ａｔｏｍｓ／ｃｍ３以下、または１×１０１６ａｔｏｍｓ／ｃｍ３以下とすることができる。
次に、絶縁膜２０４及び金属酸化物２０８上に絶縁膜２１０＿０を形成する。（図５（Ｂ）参照）。
絶縁膜２１０＿０としては、酸化シリコン膜、酸化窒化シリコン膜、または窒化シリコン膜を、プラズマ化学気相堆積装置（ＰＥＣＶＤ装置、または単にプラズマＣＶＤ装置という）を用いて形成することができる。この場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。
また、絶縁膜２１０＿０として、堆積性気体の流量に対する酸化性気体の流量を２０倍より大きく１００倍未満、または４０倍以上８０倍以下とし、処理室内の圧力を１００Ｐａ未満、または５０Ｐａ以下とするＰＥＣＶＤ装置を用いることで、欠陥量の少ない酸化窒化シリコン膜を形成することができる。
また、絶縁膜２１０＿０として、ＰＥＣＶＤ装置の真空排気された処理室内に載置された基板を２８０℃以上４００℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を２０Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２５０Ｐａ以下とし、処理室内に設けられる電極に高周波電力を供給する条件により、絶縁膜２１０＿０として、緻密である酸化シリコン膜または酸化窒化シリコン膜を形成することができる。
また、絶縁膜２１０＿０を、マイクロ波を用いたＰＥＣＶＤ法を用いて形成してもよい。マイクロ波とは３００ＭＨｚから３００ＧＨｚの周波数域を指す。マイクロ波は、電子温度が低く、電子エネルギーが小さい。また、供給された電力において、電子の加速に用いられる割合が少なく、より多くの分子の解離及び電離に用いられることが可能であり、密度の高いプラズマ（高密度プラズマ）を励起することができる。このため、被成膜面及び堆積物へのプラズマダメージが少なく、欠陥の少ない絶縁膜２１０＿０を形成することができる。
本実施の形態では絶縁膜２１０＿０として、ＰＥＣＶＤ装置を用い、厚さ１００ｎｍの酸化窒化シリコン膜を形成する。
次に、絶縁膜２１０＿０上の所望の位置に、リソグラフィによりマスクを形成した後、絶縁膜２１０＿０、及び絶縁膜２０４の一部をエッチングすることで、導電膜２０６に達する開口部２４３を形成する（図５（Ｃ）参照）。
開口部２４３の形成方法としては、ウエットエッチング法及びドライエッチング法のいずれか一方または双方を用いればよい。本実施の形態においては、ドライエッチング法を用い、開口部２４３を形成する。
次に、開口部２４３を覆うように、導電膜２０６及び絶縁膜２１０＿０上に導電膜２１２＿０を形成する。また、導電膜２１２＿０として、例えば金属酸化膜を用いる場合、導電膜２１２＿０の形成時に絶縁膜２１０＿０中に酸素が添加される場合がある（図５（Ｄ）参照）。
なお、図５（Ｄ）において、絶縁膜２１０＿０中に添加される酸素を矢印で模式的に表している。また、開口部２４３を覆うように、導電膜２１２＿０を形成することで、導電膜２０６と、導電膜２１２＿０とが電気的に接続される。
導電膜２１２＿０として、金属酸化膜を用いる場合、導電膜２１２＿０の形成方法としては、スパッタリング法を用い、形成時に酸素ガスを含む雰囲気で形成することが好ましい。形成時に酸素ガスを含む雰囲気で導電膜２１２＿０を形成することで、絶縁膜２１０＿０中に酸素を好適に添加することができる。なお、導電膜２１２＿０の形成方法としては、スパッタリング法に限定されず、その他の方法、例えばＡＬＤ法を用いてもよい。
本実施の形態においては、導電膜２１２＿０として、スパッタリング法を用いて、膜厚が１００ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１（原子数比））を成膜する。また、導電膜２１２＿０の形成前、または導電膜２１２＿０の形成後に、絶縁膜２１０＿０中に酸素添加処理を行ってもよい。当該酸素添加処理の方法としては、絶縁膜２０４の形成後に行うことのできる酸素の添加処理と同様とすればよい。
次に、導電膜２１２＿０上の所望の位置に、リソグラフィ工程によりマスク２４０を形成する（図６（Ａ）参照）。
次に、マスク２４０上から、エッチングを行い、導電膜２１２＿０、及び絶縁膜２１０＿０を加工する。また、導電膜２１２＿０及び絶縁膜２１０＿０の加工後に、マスク２４０を除去する。導電膜２１２＿０、及び絶縁膜２１０＿０を加工することで、島状の導電膜２１２、及び島状の絶縁膜２１０が形成される（図６（Ｂ）参照）。
本実施の形態においては、ドライエッチング法を用い、導電膜２１２＿０、及び絶縁膜２１０＿０を加工する。
なお、導電膜２１２＿０、及び絶縁膜２１０＿０の加工の際に、導電膜２１２が重畳しない領域の金属酸化物２０８の膜厚が薄くなる場合がある。または、導電膜２１２＿０、及び絶縁膜２１０＿０の加工の際に、金属酸化物２０８が重畳しない領域の絶縁膜２０４の膜厚が薄くなる場合がある。また、導電膜２１２＿０、及び絶縁膜２１０＿０の加工の際に、エッチャントまたはエッチングガス（例えば、塩素など）が金属酸化物２０８中に添加される、あるいは導電膜２１２＿０、または絶縁膜２１０＿０の構成元素が金属酸化物２０８中に添加される場合がある。
次に、絶縁膜２０４、金属酸化物２０８、及び導電膜２１２上に絶縁膜２１６を形成する。なお、絶縁膜２１６を形成することで、絶縁膜２１６と接する金属酸化物２０８は、領域２０８ｎとなる。また、導電膜２１２と重畳する金属酸化物２０８中には、領域２０８ｉ＿１、領域２０８ｉ＿２、及び領域２０８ｉ＿３が形成される。（図６（Ｃ）参照）。
絶縁膜２１６としては、先に記載の材料を選択することで形成できる。本実施の形態においては、絶縁膜２１６として、ＰＥＣＶＤ装置を用い、厚さ１００ｎｍの窒化酸化シリコン膜を形成する。また、当該窒化酸化シリコン膜の形成時において、プラズマ処理と、成膜処理との２つのステップを２２０℃の温度で行う。当該プラズマ処理としては、成膜前に流量１００ｓｃｃｍのアルゴンガスと、流量１０００ｓｃｃｍの窒素ガスとを、チャンバー内に導入し、チャンバー内の圧力を４０Ｐａとし、ＲＦ電源（２７．１２ＭＨｚ）に１０００Ｗの電力を供給する。また、成膜処理としては、流量５０ｓｃｃｍのシランガスと、流量５０００ｓｃｃｍの窒素ガスと、流量１００ｓｃｃｍのアンモニアガスとを、チャンバー内に導入し、チャンバー内の圧力を１００Ｐａとし、ＲＦ電源（２７．１２ＭＨｚ）に１０００Ｗの電力を供給する。
絶縁膜２１６として、窒化酸化シリコン膜を用いることで、絶縁膜２１６に接する領域２０８ｎに窒化酸化シリコン膜中の窒素または水素を供給することができる。また、絶縁膜２１６の形成時の温度を上述の温度とすることで、絶縁膜２１０に含まれる過剰酸素が外部に放出されるのを抑制することができる。
次に、絶縁膜２１６上に絶縁膜２１８を形成する（図７（Ａ）参照）。
絶縁膜２１８としては、先に記載の材料を選択することで形成できる。本実施の形態においては、絶縁膜２１８として、ＰＥＣＶＤ装置を用い、厚さ３００ｎｍの酸化窒化シリコン膜を形成する。
次に、絶縁膜２１８の所望の位置に、リソグラフィによりマスクを形成した後、絶縁膜２１８及び絶縁膜２１６の一部をエッチングすることで、領域２０８ｎに達する開口部２４１ａ、２４１ｂを形成する（図７（Ｂ）参照）。
絶縁膜２１８及び絶縁膜２１６をエッチングする方法としては、ウエットエッチング法及びドライエッチング法のいずれか一方または双方を用いればよい。本実施の形態においては、ドライエッチング法を用い、絶縁膜２１８、及び絶縁膜２１６を加工する。
次に、開口部２４１ａ、２４１ｂを覆うように、領域２０８ｎ及び絶縁膜２１８上に導電膜を形成し、当該導電膜を所望の形状に加工することで導電膜２２０ａ、２２０ｂを形成する（図７（Ｃ）参照）。
導電膜２２０ａ、２２０ｂとしては、先に記載の材料を選択することで形成できる。本実施の形態においては、導電膜２２０ａ、２２０ｂとして、スパッタリング装置を用い、厚さ５０ｎｍのタングステン膜と、厚さ４００ｎｍの銅膜との積層膜を形成する。
なお、導電膜２２０ａ、２２０ｂとなる導電膜の加工方法としては、ウエットエッチング法及びドライエッチング法のいずれか一方または双方を用いればよい。本実施の形態では、ウエットエッチング法にて銅膜をエッチングしたのち、ドライエッチング法にてタングステン膜をエッチングすることで導電膜を加工し、導電膜２２０ａ、２２０ｂを形成する。
以上の工程により、図４（Ａ）（Ｂ）（Ｃ）に示すトランジスタ２００Ｃを作製することができる。
なお、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、実施の形態１に示したトランジスタ２００Ｃの変形例について、図９を用いて説明する。
図９（Ａ）（Ｂ）（Ｃ）は、トランジスタ１００Ｃの上面図及び断面図である。また、図９（Ｄ）は、図９（Ｂ）に示す領域Ｐ３を拡大した断面拡大図に相当する。
図９（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１００Ｃは、金属酸化物１０８＿１と、金属酸化物１０８＿１上の金属酸化物１０８＿２ｎと、金属酸化物１０８＿２ｎ上の金属酸化物１０８＿３と、を有する。
例えば、金属酸化物１０８が有する金属酸化物１０８＿１に、エネルギーバンドの伝導帯下端のエネルギー準位が高い第１の金属酸化物層を用い、金属酸化物１０８＿２ｎの１層目に第１の金属酸化物層よりもエネルギーバンドの伝導帯下端のエネルギー準位が低い第２の金属酸化物層を用い、金属酸化物１０８＿２ｎの２層目に第２の金属酸化物層よりもエネルギーバンドの伝導帯下端のエネルギー準位が高く、且つ、第１の金属酸化物層よりもエネルギーバンドの伝導帯下端のエネルギー準位が低い第３の金属酸化物層を用い、金属酸化物１０８＿２ｎの３層目に第３の金属酸化物層よりもエネルギーバンドの伝導帯下端のエネルギー準位が低い第４の金属酸化物層を用い、金属酸化物１０８＿３にエネルギーバンドの伝導帯下端のエネルギー準位が高い第５の金属酸化物層を用いる。
上記積層とする場合、図９のＭ−Ｍ’断面における酸化物の積層構造のバンド図の一例を図１０に示す。
ここで、図８に示すバンド図と、図１０に示すバンド図との比較を行う。図８に示す２０８＿ｂｎ１に相当する金属酸化物層が、Ｓ２において、最も伝導帯下端のエネルギー準位が低い。一方で、図１０に示す１０８＿ｂｍに相当する金属酸化物層がＳ２において、最も伝導帯下端のエネルギー準位が低くならない。具体的には、図１０に示すバンド図の場合、１０８＿ｂｍに相当する金属酸化物層の伝導帯下端のエネルギー準位が、Ｓ１及びＳ３の伝導帯下端のエネルギー準位の位置と、１０８＿ｎｂ２及び１０８＿ｎｂ１に相当する金属酸化物層の伝導帯下端のエネルギー準位との、間に位置する。
例えば、図８に示すバンド図を有する多層構造の金属酸化物層を形成する場合、ＧＩ形成後に、Ｓ１を形成し、その後ワイドバンドギャップ材料である、２０８＿ｂｗ１に相当する金属酸化物層を形成する。その後、ナローバンドギャップ材料である２０８＿ｂｎ１に相当する金属酸化物層を形成し、その後ワイドバンドギャップ材料である、２０８＿ｂｗ２に相当する金属酸化物層を形成する。その後、Ｓ３を形成したあとにＧＩを形成するといった方法が挙げられる。当該方法の場合、ナローバンドギャップ材料である２０８＿ｂｎ１に相当する金属酸化物層に過剰酸素を供給できない場合がある。
一方で、図１０に示すバンド図を有する多層構造の金属酸化物層を形成する場合、１０８＿ｂｍに相当する金属酸化物層を形成するさいに、例えば、酸素流量比を高くした条件（例えば、成膜ガス全体に占める酸素流量比が７０％以上１００％未満の条件）で金属酸化物層を形成することで、１０８＿ｂｍに接する金属酸化物層、ここでは、１０８＿ｎｂ２及び１０８＿ｎｂ１に相当する金属酸化物層に過剰酸素を供給できる場合がある。
したがって、図１０に示すバンド図を有する多層構造の金属酸化物層とすることで、高い電界効果移動度を有する金属酸化物層と、酸素欠損が低減され信頼性の高い金属酸化物層と、の双方を得られる場合があるため、好ましい。
なお、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、実施の形態１に示したトランジスタ２００Ｃの変形例について、図１１を用いて説明する。
図１１（Ａ）（Ｂ）（Ｃ）は、図４（Ａ）（Ｂ）（Ｃ）に示すトランジスタ２００Ｃの変形例であるトランジスタ２００Ｄの上面図及び断面図である。また、図１１（Ｄ）は、図１１（Ｂ）に示す領域Ｐ８を拡大した断面拡大図に相当する。
なお、図１１（Ｄ）に示す領域Ｐ８については、図４（Ｄ）に示す領域Ｐ７と同様の構成のため、説明を省略する。
なお、トランジスタ２００Ｄが有する金属酸化物２０８は、トランジスタ２００Ｃが有する金属酸化物２０８と、領域２０８ｉ＿３の形状が異なる。具体的には、トランジスタ２００Ｄが有する金属酸化物２０８は、領域２０８ｉ＿１の側面、及び領域２０８ｉ＿２ｎの側面を領域２０８ｉ＿３によって、覆う形状である。当該形状とすることで、領域２０８ｉ＿１の側面及び領域２０８ｉ＿２ｎの側面と、絶縁膜２１０とが接しない構造となる。当該構造とすることで、領域２０８ｉ＿１及び領域２０８ｉ＿２ｎ中、特に領域２０８ｉ＿２ｎ中に入り込みうる不純物を抑制することができるため、信頼性の高い半導体装置を提供することができる。
なお、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態では、実施の形態１のトランジスタを用いる本発明の一態様の表示装置について、図１２乃至図１５を用いて説明を行う。
まず、表示装置の構成について、図１２を用いて説明する。図１２に示す表示装置５００は、画素部５０２と、画素部５０２の外側に配置されるゲートドライバ回路部５０４ａ、５０４ｂと、画素部５０２の外側に配置されるソースドライバ回路部５０６と、を有する。
画素部５０２は、Ｘ行（Ｘは２以上の自然数）、Ｙ列（Ｙは２以上の自然数）に配置される画素回路５０１（１，１）乃至５０１（Ｘ，Ｙ）を有する。また、画素回路５０１（１，１）乃至５０１（Ｘ，Ｙ）は、２つの表示素子を有し、当該２つの表示素子は、それぞれ異なる機能を有する。２つの表示素子の一方は、入射する光を反射する機能を有し、２つの表示素子の他方は、光を射出する機能を有する。なお、当該２つの表示素子の詳細については、後述する。
ゲートドライバ回路部５０４ａ、５０４ｂ及びソースドライバ回路部５０６の一部または全部は、画素部５０２と同一基板上に形成されていることが望ましい。これにより、部品数や端子数を減らすことが出来る。ゲートドライバ回路部５０４ａ、５０４ｂ及びソースドライバ回路部５０６の一部または全部が画素部５０２と同一基板上に形成されない場合には、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）またはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）によって、別途用意された駆動回路基板（例えば、単結晶半導体膜または多結晶半導体膜で形成された駆動回路基板）を、表示装置５００に形成してもよい。
また、ゲートドライバ回路部５０４ａ、５０４ｂは、画素回路５０１（１，１）乃至５０１（Ｘ，Ｙ）を選択する信号（走査信号）を出力する機能を有し、ソースドライバ回路部５０６は、画素回路５０１（１，１）乃至５０１（Ｘ，Ｙ）が有する表示素子を駆動するための信号（データ信号）を供給する機能を有する。
また、ゲートドライバ回路部５０４ａは、走査信号が与えられる配線（以下、走査線ＧＥ＿１乃至ＧＥ＿Ｘという）の電位を制御する機能、または初期化信号を供給する機能を有する。また、ゲートドライバ回路部５０４ｂは、走査信号が与えられる配線（以下、走査線ＧＬ＿１乃至ＧＬ＿Ｘという）の電位を制御する機能、または初期化信号を供給する機能を有する。ただし、これに限定されず、ゲートドライバ回路部５０４ａ、５０４ｂは、別の信号を制御または供給することも可能である。
なお、図１２においては、ゲートドライバ回路部として、ゲートドライバ回路部５０４ａと、ゲートドライバ回路部５０４ｂと、２つ設ける構成について例示したが、これに限定されず、１つのゲートドライバ回路部、または３つ以上のゲートドライバ回路部を設ける構成としてもよい。
ソースドライバ回路部５０６は、画像信号を元に画素回路５０１（１，１）乃至５０１（Ｘ，Ｙ）に書き込むデータ信号を生成する機能、データ信号が与えられる配線（以下、信号線ＳＬ＿１乃至ＳＬ＿Ｙ及び信号線ＳＥ＿１乃至ＳＥ＿Ｙという）の電位を制御する機能、または初期化信号を供給する機能を有する。ただし、これに限定されず、ソースドライバ回路部５０６は、別の信号を生成、制御、または供給する機能を有していてもよい。
また、ソースドライバ回路部５０６は、複数のアナログスイッチなどを用いて構成される。ソースドライバ回路部５０６は、複数のアナログスイッチを順次オン状態にすることにより、画像信号を時分割した信号をデータ信号として出力できる。
なお、図１２においては、ソースドライバ回路部５０６を１つ設ける構成について例示したが、これに限定されず、表示装置５００には、複数のソースドライバ回路部を設けてもよい。例えば、２つのソースドライバ回路部を設け、一方のソースドライバ回路部により信号線ＳＬ＿１乃至ＳＬ＿Ｙを制御し、他方のソースドライバ回路部により信号線ＳＥ＿１乃至ＳＥ＿Ｙを制御してもよい。
また、画素回路５０１（１，１）乃至５０１（Ｘ，Ｙ）は、走査線ＧＬ＿１乃至ＧＬ＿Ｘ及び走査線ＧＥ＿１乃至ＧＥ＿Ｘの一つを介してパルス信号が入力され、信号線ＳＬ＿１乃至ＳＬ＿Ｙ及び信号線ＳＥ＿１乃至ＳＥ＿Ｙの一つを介してデータ信号が入力される。
例えば、ｍ行ｎ列目（ｍはＸ以下の自然数を表し、ｎはＹ以下の自然数を表す）の画素回路５０１（ｍ，ｎ）は、走査線ＧＬ＿ｍ及び走査線ＧＥ＿ｍを介してゲートドライバ回路部５０４ａからパルス信号が入力され、走査線ＧＬ＿ｍ及び走査線ＧＥ＿ｍの電位に応じて信号線ＳＬ＿ｎ及び信号線ＳＥ＿ｎを介してソースドライバ回路部５０６からデータ信号が入力される。
また、画素回路５０１（ｍ，ｎ）は、先の説明の通り、２つの表示素子を有する。走査線ＧＬ＿１乃至ＧＬ＿Ｘは、２つの表示素子の一方に与えられるパルス信号の電位を制御する配線であり、走査線ＧＥ＿１乃至ＧＥ＿Ｘは、２つの表示素子の他方に与えられるパルス信号の電位を制御する配線である。
また、信号線ＳＬ＿１乃至ＳＬ＿Ｙは、２つの表示素子の一方に与えられるデータ信号の電位を制御する配線であり、信号線ＳＥ＿１乃至ＳＥ＿Ｙは、２つの表示素子の他方に与えられるデータ信号の電位を制御する配線である。
表示装置５００には、外部回路５０８ａ、５０８ｂが接続される。なお、外部回路５０８ａ、５０８ｂを、表示装置５００に形成する構成としてもよい。
また、外部回路５０８ａは、図１２に示すように、アノード電位が与えられる配線（以下、アノード線ＡＮＯ＿１乃至ＡＮＯ＿ｘという）と電気的に接続されており、外部回路５０８ｂは、共通電位が与えられる配線（以下、コモン線ＣＯＭ＿１乃至ＣＯＭ＿Ｘという）と、電気的に接続されている。
次に、画素回路５０１（ｍ，ｎ）の構成について、図１３を用いて説明する。
図１３は、本発明の一態様の表示装置５００が有する画素回路５０１（ｍ，ｎ）と、画素回路５０１（ｍ，ｎ）の列方向に隣接した画素回路５０１（ｍ，ｎ＋１）と、を説明する回路図である。なお、本明細書等においては、列方向とは信号線ＳＬ＿ｎ（または信号線ＳＥ＿ｎ）のｎの数値が増減する方向であり、行方向とは走査線ＧＬ＿ｍ（または走査線ＧＥ＿ｍ）のｍの数値が増減する方向である。
画素回路５０１（ｍ，ｎ）は、トランジスタＴｒ１と、トランジスタＴｒ２と、トランジスタＴｒ３と、容量素子Ｃ１と、容量素子Ｃ２と、表示素子４３０と、表示素子６３０と、を有する。なお、画素回路５０１（ｍ，ｎ＋１）も同様の構成を有する。
また、画素回路５０１（ｍ，ｎ）は、信号線ＳＬ＿ｎ、信号線ＳＥ＿ｎ、走査線ＧＬ＿ｍ、走査線ＧＥ＿ｍ、コモン線ＣＯＭ＿ｍ、コモン線ＶＣＯＭ１、コモン線ＶＣＯＭ２、及びアノード線ＡＮＯ＿ｍと、電気的に接続されている。また、画素回路５０１（ｍ，ｎ＋１）は、信号線ＳＬ＿ｎ＋１、信号線ＳＥ＿ｎ＋１、走査線ＧＬ＿ｍ、走査線ＧＥ＿ｍ、コモン線ＣＯＭ＿ｍ、コモン線ＶＣＯＭ１、コモン線ＶＣＯＭ２、及びアノード線ＡＮＯ＿ｍと、電気的に接続されている。
なお、信号線ＳＬ＿ｎ、信号線ＳＬ＿ｎ＋１、走査線ＧＬ＿ｍ、コモン線ＣＯＭ＿ｍ、及びコモン線ＶＣＯＭ１は、それぞれ表示素子４３０を駆動するための配線であり、信号線ＳＥ＿ｎ、信号線ＳＥ＿ｎ＋１、走査線ＧＥ＿ｍ、コモン線ＶＣＯＭ２、及びアノード線ＡＮＯ＿ｍは、それぞれ表示素子６３０を駆動するための配線である。
また、信号線ＳＥ＿ｎ及び信号線ＳＥ＿ｎ＋１に供給される電位と、信号線ＳＬ＿ｎ及び信号線ＳＬ＿ｎ＋１に供給される電位と、が異なる場合、図１３に示すように、信号線ＳＥ＿ｎと信号線ＳＬ＿ｎ＋１とを離間して配置すると好ましい。別言すると、信号線ＳＥ＿ｎと信号線ＳＥ＿ｎ＋１とを隣接するように配置すると好ましい。このような配置とすることで、信号線ＳＬ＿ｎ及び信号線ＳＬ＿ｎ＋１と、信号線ＳＥ＿ｎ及び信号線ＳＥ＿ｎ＋１と、の間に生じる電位差の影響を低減することができる。
表示素子４３０は、光の反射または光の透過を制御する機能を有する。特に、表示素子４３０を光の反射を制御する、所謂反射型の表示素子とすると好適である。表示素子４３０を反射型の表示素子とすることで、外光を用いて表示を行うことが可能となるため、表示装置の消費電力を抑制することができる。例えば、表示素子４３０としては、反射膜と液晶素子と偏光板とを組み合わせた構成、またはマイクロ・エレクトロ・メカニカル・システム（ＭＥＭＳ）を用いる構成等とすればよい。
表示素子６３０は、光を射出する機能、すなわち発光する機能を有する。よって、表示素子６３０を、発光素子として読み替えてもよい。例えば、表示素子６３０としては、エレクトロルミネッセンス素子（ＥＬ素子ともいう）を用いる構成、または発光ダイオードを用いる構成等とすればよい。
このように、本発明の一態様の表示装置では、表示素子４３０及び表示素子６３０に示すように、異なる機能を有する表示素子を用いる。例えば、表示素子の一方を反射型の液晶素子とし、他方を透過型のＥＬ素子を用いることで、利便性または信頼性に優れた新規な表示装置を提供することができる。また、外光が明るい環境下においては、反射型の液晶素子を利用し、外光が暗い環境下においては、透過型のＥＬ素子を用いることで、消費電力が低く、表示品位の高い表示装置を提供することができる。
次に、表示素子４３０及び表示素子６３０の駆動方法について説明する。なお、以下の説明においては、表示素子４３０に液晶素子を用い、表示素子６３０に発光素子を用いる構成とする。
画素回路５０１（ｍ，ｎ）において、トランジスタＴｒ１のゲート電極は、走査線ＧＬ＿ｍに電気的に接続される。また、トランジスタＴｒ１のソース電極またはドレイン電極の一方は、信号線ＳＬ＿ｎに電気的に接続され、他方は表示素子４３０の一対の電極の一方に電気的に接続される。トランジスタＴｒ１は、オン状態またはオフ状態になることにより、データ信号のデータの書き込みを制御する機能を有する。
また、表示素子４３０の一対の電極の他方は、コモン線ＶＣＯＭ１と電気的に接続される。
また、容量素子Ｃ１の一対の電極の一方は、コモン線ＣＯＭ＿ｍに電気的に接続され、他方は、トランジスタＴｒ１のソース電極またはドレイン電極の他方、及び表示素子４３０の一対の電極の一方に電気的に接続される。容量素子Ｃ１は、画素回路５０１（ｍ，ｎ）に書き込まれたデータを保持する機能を有する。
例えば、図１２に示すゲートドライバ回路部５０４ｂにより、各行の画素回路５０１（ｍ，１）乃至５０１（ｍ，Ｙ）を順次選択し、トランジスタＴｒ１をオン状態にしてデータ信号のデータを書き込む。データが書き込まれた画素回路５０１（ｍ，ｎ）は、トランジスタＴｒ１がオフ状態になることで保持状態になる。これを行毎に順次行うことにより、画像を表示できる。
画素回路５０１（ｍ，ｎ）において、トランジスタＴｒ２のゲート電極は、走査線ＧＥ＿ｍに電気的に接続される。また、トランジスタＴｒ２のソース電極またはドレイン電極の一方は、信号線ＳＥ＿ｎに電気的に接続され、他方はトランジスタＴｒ３のゲート電極に電気的に接続される。トランジスタＴｒ２は、オン状態またはオフ状態になることにより、データ信号のデータの書き込みを制御する機能を有する。
容量素子Ｃ２の一対の電極の一方は、アノード線ＡＮＯ＿ｍに電気的に接続され、他方は、トランジスタＴｒ２のソース電極及びドレイン電極の他方に電気的に接続される。容量素子Ｃ２は、画素回路５０１（ｍ，ｎ）に書き込まれたデータを保持する機能を有する。
また、トランジスタＴｒ３のゲート電極は、トランジスタＴｒ２のソース電極及びドレイン電極の他方に電気的に接続される。また、トランジスタＴｒ３のソース電極及びドレイン電極の一方は、アノード線ＡＮＯ＿ｍに電気的に接続され、他方は、表示素子６３０の一対の電極の一方に電気的に接続される。また、トランジスタＴｒ３には、バックゲート電極が設けられ、当該バックゲート電極は、トランジスタＴｒ３のゲート電極と、電気的に接続される。
また、表示素子６３０の一対の電極の他方は、コモン線ＶＣＯＭ２に電気的に接続される。
例えば、図１２に示すゲートドライバ回路部５０４ａにより、各行の画素回路５０１（ｍ，１）乃至５０１（ｍ，Ｙ）を順次選択し、トランジスタＴｒ２をオン状態にしてデータ信号のデータを書き込む。データが書き込まれた画素回路５０１（ｍ，ｎ）は、トランジスタＴｒ２がオフ状態になることで保持状態になる。さらに、書き込まれたデータ信号の電位に応じてトランジスタＴｒ３のソース電極とドレイン電極の間に流れる電流量が制御され、表示素子６３０は、流れる電流量に応じた輝度で発光する。これを行毎に順次行うことにより、画像を表示できる。
このように、本発明の一態様の表示装置においては、２つの表示素子を、異なるトランジスタを用いて、それぞれ独立に制御することができる。よって、表示品位の高い表示装置を提供することができる。
また、本発明の一態様の表示装置に用いるトランジスタ（トランジスタＴｒ１、及びトランジスタＴｒ２、及びトランジスタＴｒ３）は、金属酸化物を有する。金属酸化物を有するトランジスタは、比較的高い電界効果移動度が得られるため、高速駆動が可能となる。また、金属酸化物を有するトランジスタのオフ電流は、極めて小さい。したがって、表示装置のリフレッシュレートを下げても、表示装置の輝度の維持が可能となり、消費電力を抑制することができる。
また、表示素子４３０及び表示素子６３０の表示方式としては、プログレッシブ方式やインターレース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）が挙げられる。ただし、色要素としては、ＲＧＢの三色に限定されない。例えば、ＲＧＢに、イエロー、シアン、マゼンタ、ホワイト等を一色以上追加してもよい。また、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、本発明の一態様の表示装置は、カラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することもできる。
ここで、表示素子４３０及び表示素子６３０の画素回路５０１（ｍ，ｎ）における表示領域について、図１４（Ａ）（Ｂ）を用いて説明する。
図１４（Ａ）は、画素回路５０１（ｍ，ｎ）と、画素回路５０１（ｍ，ｎ）の列方向に隣接する画素回路５０１（ｍ，ｎ−１）及び画素回路５０１（ｍ，ｎ＋１）との表示領域を説明する模式図である。
図１４（Ａ）に示す、画素回路５０１（ｍ，ｎ）、画素回路５０１（ｍ，ｎ−１）、及び画素回路５０１（ｍ，ｎ＋１）のそれぞれは、表示素子４３０の表示領域として機能する表示領域４３０ｄと、表示素子６３０の表示領域として機能する表示領域６３０ｄと、を有する。
例えば、表示領域４３０ｄとしては、光を反射する領域を有し、表示領域６３０ｄとしては、光を透過する領域を有する。また、図１４（Ａ）に示すように、画素回路５０１（ｍ，ｎ）の列方向に隣接する、画素回路５０１（ｍ，ｎ−１）及び画素回路５０１（ｍ，ｎ＋１）は、画素回路５０１（ｍ，ｎ）と異なる位置に、表示領域６３０ｄを有すると好ましい。
図１４（Ａ）に示すような、表示領域６３０ｄの配置とすることで、表示素子６３０を作り分ける場合の製造歩留まりを高めることができる、または隣接する画素回路間での表示素子６３０から射出される光の干渉を抑制することができる。
なお、図１４（Ａ）においては、画素回路５０１（ｍ，ｎ−１）、画素回路５０１（ｍ，ｎ）、及び画素回路５０１（ｍ，ｎ＋１）の配置を、列方向のストライプ配列について例示したが、これに限定されない。例えば、図１４（Ｂ）に示すような行方向のストライプ配列としてもよい。あるいは、図示しないが、デルタ配列、またはペンタイル配列としてもよい。なお、図１４（Ｂ）は、画素回路５０１（ｍ，ｎ）と、画素回路５０１（ｍ，ｎ）の行方向に隣接する画素回路５０１（ｍ−１，ｎ）及び画素回路５０１（ｍ＋１，ｎ）との表示領域を説明する模式図である。
図１４（Ｂ）に示す、画素回路５０１（ｍ，ｎ）、画素回路５０１（ｍ−１，ｎ）、及び画素回路５０１（ｍ＋１，ｎ）のそれぞれは、表示素子４３０の表示領域として機能する表示領域４３０ｄと、表示素子６３０の表示領域として機能する表示領域６３０ｄと、を有する。表示領域４３０ｄと、表示領域６３０ｄの構成としては、図１４（Ａ）に示す構成と同様とすればよい。
次に、図１２に示す表示装置５００の具体的な構成例について、図１５及び図１６を用いて説明を行う。
図１５（Ａ）は、表示装置５００の上面図である。先の説明の通り、表示装置５００は、画素部５０２と、画素部５０２の外側に配置されるゲートドライバ回路部５０４ａ、５０４ｂと、画素部５０２の外側に配置されるソースドライバ回路部５０６と、を有する。また、図１５（Ａ）では、画素部５０２が有する画素回路５０１（ｍ，ｎ）を模式的に表している。また、図１５（Ａ）では、表示装置５００には、ＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）が電気的に接続されている。
また、図１５（Ｂ）は、図１５（Ａ）に示す画素回路５０１（ｍ，ｎ）と、画素回路５０１（ｍ，ｎ）に隣接して配置される、画素回路５０１（ｍ，ｎ＋１）を模式的に表した上面図である。図１５（Ｂ）に示す信号線ＳＬ＿ｎ、ＳＬ＿ｎ＋１、ＳＥ＿ｎ、ＳＥ＿ｎ＋１、走査線ＧＬ＿ｍ、ＧＥ＿ｍ、コモン線ＣＯＭ＿ｍ、及びトランジスタＴｒ１、Ｔｒ２、Ｔｒ３は、図１３に示す符号にそれぞれ対応する。また、図１５（Ｂ）において、表示領域４３０ｄと、表示領域６３０ｄは、図１４（Ａ）に示す符号にそれぞれ対応する。また、図１５（Ｂ）に示すコモン線ＣＯＭ＿ｍ＋１は、画素回路５０１（ｍ，ｎ）に隣接して配置される、画素回路５０１（ｍ＋１，ｎ）が有するコモン線を表している。
次に、表示装置５００の断面構造について、図１６を用いて説明する。
図１６は、図１５（Ａ）（Ｂ）に示す、一点鎖線Ａ１−Ａ２、Ａ３−Ａ４、Ａ５−Ａ６、Ａ７−Ａ８、Ａ９−Ａ１０、Ａ１１−Ａ１２の切断面に相当する断面図である。
なお、一点鎖線Ａ１−Ａ２の断面は、表示装置５００にＦＰＣが取り付けられた領域に、一点鎖線Ａ３−Ａ４の断面は、ゲートドライバ回路部５０４ａが設けられた領域に、一点鎖線Ａ５−Ａ６の断面は、表示素子４３０及び表示素子６３０が設けられた領域に、一点鎖線Ａ７−Ａ８の断面は、表示素子４３０が設けられた領域に、一点鎖線Ａ９−Ａ１０の断面は、表示装置５００の接続領域に、一点鎖線Ａ１１−Ａ１２の断面は、表示装置５００の端部近傍の領域に、それぞれ相当する。
図１６において、表示装置５００は、基板４５２と、基板６５２との間に、表示素子４３０と、表示素子６３０と、トランジスタＴｒ１と、トランジスタＴｒ３と、トランジスタＴｒ４と、を有する。
なお、先の説明の通り、表示素子４３０は、入射する光を反射する機能を有し、表示素子６３０は、光を射出する機能を有する。図１６において、表示素子４３０に入射する光が反射する光を破線の矢印で模式的に表している。また、表示素子６３０が射出する光を二点鎖線の矢印で模式的に表している。
まず、図１６に示す一点鎖線Ａ５−Ａ６、及び一点鎖線Ａ７−Ａ８の断面の詳細について、図１７を用いて説明する。図１７は、図１６に示す一点鎖線Ａ５−Ａ６及び一点鎖線Ａ７−Ａ８の一部の構成要素の断面を拡大し、且つ上下を反転した断面図に相当する。なお、図１７において、図面の煩雑さを避けるため、構成要素の一部を省略して図示する場合がある。
表示素子４３０は、導電膜４０３ｂと、液晶層６２０と、導電膜６０８と、を有する。なお、導電膜４０３ｂは画素電極としての機能を有し、導電膜６０８は対向電極としての機能を有する。また、導電膜４０３ｂは、トランジスタＴｒ１と、電気的に接続されている。
また、表示素子４３０は、導電膜４０３ｂと電気的に接続される導電膜４０５ｂ、４０５ｃを有する。導電膜４０５ｂ、４０５ｃは、入射する光を反射する機能を有する。すなわち、導電膜４０５ｂ、４０５ｃは、反射膜として機能する。また、当該反射膜には、入射する光を透過する開口部４５０が設けられる。図１７においては、開口部４５０によって、反射膜として機能する導電膜が島状に分離され、トランジスタＴｒ１の下方には導電膜４０５ｃが、トランジスタＴｒ３の下方には導電膜４０５ｂが配置される。なお、開口部４５０から表示素子６３０の光が射出されるため、開口部４５０が図１６に示す表示領域６３０ｄに相当する。
また、表示素子６３０は、開口部４５０に向けて光を射出する機能を有する。図１７において表示素子６３０は、所謂下方射出型（ボトムエミッション型）の発光素子となる。
また、表示素子６３０は、導電膜４１７と、ＥＬ層４１９と、導電膜４２０と、を有する。なお、導電膜４１７は、画素電極及びアノード電極としての機能を有し、導電膜４２０は対向電極及びカソード電極としての機能を有する。なお、本実施の形態においては、導電膜４１７がアノード電極として機能し、導電膜４２０がカソード電極としての機能を有する構成について説明するが、これに限定されない。例えば、導電膜４１７がカソード電極として機能し、導電膜４２０がアノード電極として機能してもよい。
また、導電膜４１７は、トランジスタＴｒ３と、電気的に接続されている。
トランジスタＴｒ１及びトランジスタＴｒ３は、金属酸化物を有する。また、画素電極として機能する導電膜４０３ｂ、４１７は、トランジスタＴｒ１、Ｔｒ３に含まれる金属酸化物が有する金属元素を、少なくとも１以上有する。
例えば、トランジスタＴｒ１及びトランジスタＴｒ３のチャネル領域に金属酸化物を用い、画素電極として機能する導電膜４０３ｂ、４１７にチャネル領域に用いる金属酸化物と同じ組成の金属酸化物を用いることで、製造コストを低減することが可能となる。図１７に示すように、複数の表示素子、及び複数のトランジスタを有する表示装置においては、絶縁膜、導電膜、または半導体膜等が複数必要となるため、異なる工程で材料を共通して用いることが重要となる。
また、トランジスタＴｒ１及びトランジスタＴｒ３は、図１７に示すように、スタガ型（トップゲート構造ともいう）であると好ましい。スタガ型構造のトランジスタとすることで、ゲート電極とソース電極及びドレイン電極との間に生じうる寄生容量を低減することができる。
また、トランジスタＴｒ１は、絶縁膜４０６及び絶縁膜４０８上に形成され、絶縁膜４０８上の金属酸化物膜４０９ｃと、金属酸化物膜４０９ｃ上の絶縁膜４１０ｃと、絶縁膜４１０ｃ上の金属酸化物膜４１１ｃと、を有する。絶縁膜４１０ｃは、ゲート絶縁膜としての機能を有し、金属酸化物膜４１１ｃはゲート電極としての機能を有する。
また、金属酸化物膜４０９ｃ及び金属酸化物膜４１１ｃ上には、絶縁膜４１２、４１３が設けられる。また、絶縁膜４１２、４１３には、金属酸化物膜４０９ｃに達する開口部が設けられ、当該開口部を介して、導電膜４１４ｆ、４１４ｇが金属酸化物膜４０９ｃに電気的に接続される。導電膜４１４ｆ、４１４ｇは、それぞれトランジスタＴｒ１のソース電極及びドレイン電極としての機能を有する。
また、トランジスタＴｒ１上には、絶縁膜４１６、４１８が設けられる。
また、トランジスタＴｒ３は、絶縁膜４０６上に形成され、絶縁膜４０６上の導電膜４０７ｂと、導電膜４０７ｂ上の絶縁膜４０８と、絶縁膜４０８上の金属酸化物膜４０９ｂと、金属酸化物膜４０９ｂ上の絶縁膜４１０ｂと、絶縁膜４１０ｂ上の金属酸化物膜４１１ｂと、を有する。導電膜４０７ｂは、第１のゲート電極としての機能を有し、絶縁膜４０８は、第１のゲート絶縁膜としての機能を有する。また、絶縁膜４１０ｂは、第２のゲート絶縁膜としての機能を有し、金属酸化物膜４１１ｂは第２のゲート電極としての機能を有する。
また、金属酸化物膜４０９ｂ及び金属酸化物膜４１１ｂ上には、絶縁膜４１２、４１３が設けられる。また、絶縁膜４１２、４１３には、金属酸化物膜４０９ｂに達する開口部が設けられ、当該開口部を介して、導電膜４１４ｄ、４１４ｅが金属酸化物膜４０９ｂに電気的に接続される。導電膜４１４ｄ、４１４ｅは、それぞれトランジスタＴｒ３のソース電極及びドレイン電極としての機能を有する。
また、導電膜４１４ｅは、絶縁膜４０８、４１２、４１３に設けられた開口部を介して導電膜４０７ｆと電気的に接続される。なお、導電膜４０７ｆは、導電膜４０７ｂと同じ工程で作製され、接続電極としての機能を有する。
また、トランジスタＴｒ３上には、絶縁膜４１６及び導電膜４１７が設けられる。なお、絶縁膜４１６には、導電膜４１４ｄに達する開口部が設けられ、当該開口部を介して、導電膜４１４ｄと導電膜４１７とが電気的に接続される。
また、導電膜４１７上には、絶縁膜４１８、ＥＬ層４１９、及び導電膜４２０が設けられる。なお、絶縁膜４１８には、導電膜４１７に達する開口部が設けられ、当該開口部を介して導電膜４１７と、ＥＬ層４１９とが電気的に接続される。
また、導電膜４２０は、封止材４５４を介して、基板４５２と接着されている。
また、基板４５２と対向する基板６５２上には、着色膜６０４、絶縁膜６０６、及び導電膜６０８が設けられる。また、基板６５２の下方には、機能膜６２６が設けられる。なお、表示素子４３０にて反射される光、及び表示素子６３０から射出される光は、着色膜６０４、機能膜６２６等を介して取り出される。
また、図１７に示すように、表示素子４３０は、液晶層６２０に接する配向膜６１８ａ、６１８ｂを有する。なお、配向膜６１８ａ、６１８ｂは、設けない構成としてもよい。
また、図１７に示すように、トランジスタＴｒ１と、トランジスタＴｒ３との構造を変えることで、回路面積を縮小させることができる。具体的には、トランジスタＴｒ１においては、ゲート電極として機能する金属酸化物膜４１１ｃが設けられたシングルゲートのトランジスタである。一方で、トランジスタＴｒ３においては、第１のゲート電極として機能する導電膜４０７ｂと、第２のゲート電極として機能する金属酸化物膜４１１ｂが設けられたマルチゲートのトランジスタである。なお、本発明の一態様の表示装置に用いるトランジスタ構造としては、上記に限定されない。例えば、トランジスタＴｒ１及びトランジスタＴｒ３ともに、シングルゲート構造またはマルチゲート構造としてもよい。
次に、図１６に示す一点鎖線Ａ１−Ａ２、及び一点鎖線Ａ３−Ａ４の断面の詳細について、図１８を用いて説明する。図１８は、図１６に示す一点鎖線Ａ１−Ａ２及び一点鎖線Ａ３−Ａ４の構成要素の断面を拡大し、且つ上下を反転した断面図に相当する。なお、図１８において、図面の煩雑さを避けるため、構成要素の一部を省略して図示する場合がある。
図１８に示すＦＰＣは、ＡＣＦ（異方性導電フィルム（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ））を介して導電膜４０３ａと電気的に接続されている。また、導電膜４０３ａ上には、絶縁膜４０４が設けられる。なお、絶縁膜４０４には、導電膜４０３ａに達する開口部が設けられ、当該開口部を介して導電膜４０３ａと、導電膜４０５ａとが電気的に接続されている。
また、導電膜４０５ａ上には絶縁膜４０６が設けられる。なお、絶縁膜４０６には、導電膜４０５ａに達する開口部が設けられ、当該開口部を介して、導電膜４０５ａと、導電膜４０７ａとが電気的に接続されている。また、導電膜４０７ａ上には、絶縁膜４０８、４１２、４１３が設けられる。なお、絶縁膜４０８、４１２、４１３には、導電膜４０７ａに達する開口部が設けられ、当該開口部を介して導電膜４０７ａと導電膜４１４ａとが電気的に接続されている。
また、絶縁膜４１３及び導電膜４１４ａ上には、絶縁膜４１６、４１８が設けられる。絶縁膜４１８は、封止材４５４を介して基板４５２と接着されている。
図１８に示すトランジスタＴｒ４は、ゲートドライバ回路部５０４ａが有するトランジスタに相当する。
トランジスタＴｒ４は、絶縁膜４０６上に形成され、絶縁膜４０６上の導電膜４０７ｅと、導電膜４０７ｅ上の絶縁膜４０８と、絶縁膜４０８上の金属酸化物膜４０９ａと、金属酸化物膜４０９ａ上の絶縁膜４１０ａと、絶縁膜４１０ａ上の金属酸化物膜４１１ａと、を有する。導電膜４０７ｅは、第１のゲート電極としての機能を有する。また、絶縁膜４１０ａは、第２のゲート絶縁膜としての機能を有し、金属酸化物膜４１１ａは第２のゲート電極としての機能を有する。
また、金属酸化物４０９ａ及び金属酸化物膜４１１ａ上には、絶縁膜４１２、４１３が設けられる。また、絶縁膜４１２、４１３には、金属酸化物膜４０９ａに達する開口部が設けられ、当該開口部を介して、導電膜４１４ｂ、４１４ｃが金属酸化物膜４０９ａに電気的に接続される。導電膜４１４ｂ、４１４ｃは、それぞれトランジスタＴｒ４のソース電極及びドレイン電極としての機能を有する。
また、トランジスタＴｒ４は、先に説明したトランジスタＴｒ３と同様にマルチゲート構造のトランジスタである。ゲートドライバ回路部５０４ａにマルチゲート構造のトランジスタを用いることで、電流駆動能力を向上させることができるため好適である。また、マルチゲート構造のトランジスタを用いることで、電流駆動能力が向上するため、駆動回路の幅を狭くすることが可能となる。
また、トランジスタＴｒ４上には、絶縁膜４１６、４１８が設けられる。また、絶縁膜４１８は、封止材４５４を介して、基板４５２と接着されている。
また、基板４５２と対向する、基板６５２上には、遮光膜６０２、絶縁膜６０６、及び導電膜６０８が設けられる。
また、導電膜６０８上のトランジスタＴｒ４と重畳する位置に、構造体６１０ａが形成されている。なお、構造体６１０ａは、液晶層６２０の厚さを制御する機能を有する。また、図１８においては、構造体６１０ａと絶縁膜４０４との間に、配向膜６１８ａ、６１８ｂを有する。ただし、構造体６１０ａと絶縁膜４０４との間に、配向膜６１８ａ、６１８ｂが形成されなくてもよい。
また、基板６５２の端部には、シール材６２２が設けられる。なお、シール材６２２は、基板６５２と、導電膜４０３ａとの間に設けられる。
次に、図１６乃至図１８に例示した表示装置５００に記載の各構成要素について、以下説明を行う。
基板４５２、６５２として、作製工程中の熱処理に耐えうる程度の耐熱性を有する材料を用いることができる。
具体的には、無アルカリガラス、ソーダ石灰ガラス、カリガラス、クリスタルガラス、石英またはサファイア等を用いることができる。また、無機絶縁膜を用いてもよい。当該無機絶縁膜としては、例えば、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、アルミナ膜等が挙げられる。
また、上記無アルカリガラスとしては、例えば、０．２ｍｍ以上０．７ｍｍ以下の厚さとすればよい。または、無アルカリガラスを研磨することで、上記の厚さとしてもよい。
また、基板４５２、６５２として、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の面積が大きなガラス基板を用いることができる。これにより、大型の表示装置を作製することができる。
また、基板４５２、６５２として、樹脂、樹脂フィルムまたはプラスチック等の有機材料を用いてもよい。当該樹脂フィルムとしては、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミド等）、ポリイミド、ポリカーボネート、ポリウレタン、アクリル樹脂、エポキシ樹脂、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）、またはシロキサン結合を有する樹脂等が挙げられる。
絶縁膜４０４、４０６、４０８、４１０ａ、４１０ｂ、４１０ｃ、４１２、４１３、４１６、４１８、６０６としては、絶縁性の無機材料、絶縁性の有機材料、または絶縁性の無機材料と絶縁性の有機材料とを含む絶縁性の複合材料を用いることができる。
上述の絶縁性の無機材料としては、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜等が挙げられる。また、上述の無機材料を複数積層してもよい。
また、上述の絶縁性の有機材料としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミド等）、ポリイミド、ポリカーボネート、ポリウレタン、アクリル系樹脂、エポキシ系樹脂、もしくはシロキサン結合を有する樹脂を含む材料が挙げられる。また、上述の絶縁性の有機材料としては、感光性を有する材料を用いてもよい。
金属酸化物膜４０９ａ、４０９ｂ、４０９ｃは、多層構造であり、少なくとも一層または全層にＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）−ＯＳを用いてもよい。
ＣＡＣ−ＯＳとは、例えば、酸化物半導体を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで偏在した材料の一構成である。なお、以下では、酸化物半導体において、一つあるいはそれ以上の金属元素が偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状ともいう。
なお、酸化物半導体は、少なくともインジウムを含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳ（ＣＡＣ−ＯＳの中でもＩｎ−Ｇａ−Ｚｎ酸化物を、特にＣＡＣ−ＩＧＺＯと呼称してもよい。）とは、インジウム酸化物（以下、ＩｎＯＸ１（Ｘ１は０よりも大きい実数）とする。）、またはインジウム亜鉛酸化物（以下、ＩｎＸ２ＺｎＹ２ＯＺ２（Ｘ２、Ｙ２、およびＺ２は０よりも大きい実数）とする。）と、ガリウム酸化物（以下、ＧａＯＸ３（Ｘ３は０よりも大きい実数）とする。）、またはガリウム亜鉛酸化物（以下、ＧａＸ４ＺｎＹ４ＯＺ４（Ｘ４、Ｙ４、およびＺ４は０よりも大きい実数）とする。）などと、に材料が分離することでモザイク状となり、モザイク状のＩｎＯＸ１、またはＩｎＸ２ＺｎＹ２ＯＺ２が、膜中に均一に分布した構成（以下、クラウド状ともいう。）である。
つまり、ＣＡＣ−ＯＳは、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、混合している構成を有する複合酸化物半導体である。なお、本明細書において、例えば、第１の領域の元素Ｍに対するＩｎの原子数比が、第２の領域の元素Ｍに対するＩｎの原子数比よりも大きいことを、第１の領域は、第２の領域と比較して、Ｉｎの濃度が高いとする。
なお、ＩＧＺＯは通称であり、Ｉｎ、Ｇａ、Ｚｎ、およびＯによる１つの化合物をいう場合がある。代表例として、ＩｎＧａＯ３（ＺｎＯ）ｍ１（ｍ１は自然数）、またはＩｎ（１＋ｘ０）Ｇａ（１−ｘ０）Ｏ３（ＺｎＯ）ｍ０（−１≦ｘ０≦１、ｍ０は任意数）で表される結晶性の化合物が挙げられる。
上記結晶性の化合物は、単結晶構造、多結晶構造、またはＣＡＡＣ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ）構造を有する。なお、ＣＡＡＣ構造とは、複数のＩＧＺＯのナノ結晶がｃ軸配向を有し、かつａ−ｂ面においては配向せずに連結した結晶構造である。
一方、ＣＡＣ−ＯＳは、酸化物半導体の材料構成に関する。ＣＡＣ−ＯＳとは、Ｉｎ、Ｇａ、Ｚｎ、およびＯを含む材料構成において、一部にＧａを主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。従って、ＣＡＣ−ＯＳにおいて、結晶構造は副次的な要素である。
なお、ＣＡＣ−ＯＳは、組成の異なる二種類以上の膜の積層構造は含まないものとする。例えば、Ｉｎを主成分とする膜と、Ｇａを主成分とする膜との２層からなる構造は、含まない。
なお、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とは、明確な境界が観察できない場合がある。
なお、ガリウムの代わりに、アルミニウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれている場合、ＣＡＣ−ＯＳは、一部に該金属元素を主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。
ＣＡＣ−ＯＳは、例えば基板を意図的に加熱しない条件で、スパッタリング法により形成することができる。また、ＣＡＣ−ＯＳをスパッタリング法で形成する場合、成膜ガスとして、不活性ガス（代表的にはアルゴン）、酸素ガス、及び窒素ガスの中から選ばれたいずれか一つまたは複数を用いればよい。また、成膜時の成膜ガスの総流量に対する酸素ガスの流量比は低いほど好ましく、例えば酸素ガスの流量比を０％以上３０％未満、好ましくは０％以上１０％以下とすることが好ましい。
ＣＡＣ−ＯＳは、Ｘ線回折（ＸＲＤ：Ｘ−ｒａｙ ｄｉｆｆｒａｃｔｉｏｎ）測定法のひとつであるＯｕｔ−ｏｆ−ｐｌａｎｅ法によるθ／２θスキャンを用いて測定したときに、明確なピークが観察されないという特徴を有する。すなわち、Ｘ線回折から、測定領域のａ−ｂ面方向、およびｃ軸方向の配向は見られないことが分かる。
またＣＡＣ−ＯＳは、プローブ径が１ｎｍの電子線（ナノビーム電子線ともいう。）を照射することで得られる電子線回折パターンにおいて、リング状に輝度の高い領域と、該リング領域に複数の輝点が観測される。従って、電子線回折パターンから、ＣＡＣ−ＯＳの結晶構造が、平面方向、および断面方向において、配向性を有さないｎｃ（ｎａｎｏ−ｃｒｙｓｔａｌ）構造を有することがわかる。
また例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳでは、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ−ｒａｙ ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、偏在し、混合している構造を有することが確認できる。
ＣＡＣ−ＯＳは、金属元素が均一に分布したＩＧＺＯ化合物とは異なる構造であり、ＩＧＺＯ化合物と異なる性質を有する。つまり、ＣＡＣ−ＯＳは、ＧａＯＸ３などが主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と、に互いに相分離し、各元素を主成分とする領域がモザイク状である構造を有する。
ここで、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域は、ＧａＯＸ３などが主成分である領域と比較して、導電性が高い領域である。つまり、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域を、キャリアが流れることにより、酸化物半導体としての導電性が発現する。従って、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域が、酸化物半導体中にクラウド状に分布することで、高い電界効果移動度（μ）が実現できる。
一方、ＧａＯＸ３などが主成分である領域は、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と比較して、絶縁性が高い領域である。つまり、ＧａＯＸ３などが主成分である領域が、酸化物半導体中に分布することで、リーク電流を抑制し、良好なスイッチング動作を実現できる。
従って、ＣＡＣ−ＯＳを半導体素子に用いた場合、ＧａＯＸ３などに起因する絶縁性と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１に起因する導電性とが、相補的に作用することにより、高いオン電流（Ｉｏｎ）、および高い電界効果移動度（μ）を実現することができる。
また、ＣＡＣ−ＯＳを用いた半導体素子は、信頼性が高い。従って、ＣＡＣ−ＯＳは、ディスプレイをはじめとするさまざまな半導体装置に最適である。
また、本実施の形態においては、金属酸化物膜４０９ａ、４０９ｂ、４０９ｃは、多層構造であり、少なくとも一層または全層にＣＡＣ−ＯＳを用いればよい。酸化物半導体膜が多層構造であるため、組成の異なる複数種類のＣＡＣ−ＯＳの積層構造とすることもできる。
液晶層６２０としては、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等が挙げられる。または、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す液晶材料を用いてもよい。または、ブルー相を示す液晶材料を用いてもよい。
また、液晶層６２０の駆動方法としては、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどが挙げられる。また、垂直配向（ＶＡ）モード、具体的には、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＣＰＡ（Ｃｏｎｔｉｎｕｏｕｓ Ｐｉｎｗｈｅｅｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ−Ｖｉｅｗ）モードなどの駆動方法を用いてもよい。
ＥＬ層４１９としては、少なくとも発光材料を有する。当該発光材料としては、有機化合物、または量子ドットなどの無機化合物が挙げられる。
上述の有機化合物、及び無機化合物としては、例えば、蒸着法（真空蒸着法を含む）、インクジェット法、塗布法、グラビア印刷法等の方法を用いて形成することができる。
有機化合物に用いることのできる材料としては、蛍光材料または燐光材料が挙げられる。寿命の観点からは、蛍光材料を用いればよく、効率の観点からは燐光材料を用いればよい。または、蛍光材料及び燐光材料の双方を有する構成としてもよい。
また、量子ドットは、数ｎｍサイズの半導体ナノ結晶であり、１×１０３個から１×１０６個程度の原子から構成されている。量子ドットはサイズに依存してエネルギーシフトするため、同じ物質から構成される量子ドットであっても、サイズによって発光波長が異なり、用いる量子ドットのサイズを変更することによって容易に発光波長を調整することができる。
また、量子ドットは、発光スペクトルのピーク幅が狭いため、色純度のよい発光を得ることができる。さらに、量子ドットの理論的な内部量子効率はほぼ１００％であると言われており、蛍光発光を呈する有機化合物の２５％を大きく上回り、燐光発光を呈する有機化合物と同等となっている。このことから、量子ドットを発光材料として用いることによって発光効率の高い発光素子を得ることができる。その上、無機化合物である量子ドットはその本質的な安定性にも優れているため、寿命の観点からも好ましい発光素子を得ることができる。
量子ドットを構成する材料としては、周期表第１４族元素、周期表第１５族元素、周期表第１６族元素、複数の周期表第１４族元素からなる化合物、周期表第４族から周期表第１４族に属する元素と周期表第１６族元素との化合物、周期表第２族元素と周期表第１６族元素との化合物、周期表第１３族元素と周期表第１５族元素との化合物、周期表第１３族元素と周期表第１７族元素との化合物、周期表第１４族元素と周期表第１５族元素との化合物、周期表第１１族元素と周期表第１７族元素との化合物、酸化鉄類、酸化チタン類、カルコゲナイドスピネル類、各種半導体クラスターなどを挙げることができる。
具体的には、セレン化カドミウム、硫化カドミウム、テルル化カドミウム、セレン化亜鉛、酸化亜鉛、硫化亜鉛、テルル化亜鉛、硫化水銀、セレン化水銀、テルル化水銀、砒化インジウム、リン化インジウム、砒化ガリウム、リン化ガリウム、窒化インジウム、窒化ガリウム、アンチモン化インジウム、アンチモン化ガリウム、リン化アルミニウム、砒化アルミニウム、アンチモン化アルミニウム、セレン化鉛、テルル化鉛、硫化鉛、セレン化インジウム、テルル化インジウム、硫化インジウム、セレン化ガリウム、硫化砒素、セレン化砒素、テルル化砒素、硫化アンチモン、セレン化アンチモン、テルル化アンチモン、硫化ビスマス、セレン化ビスマス、テルル化ビスマス、ケイ素、炭化ケイ素、ゲルマニウム、錫、セレン、テルル、ホウ素、炭素、リン、窒化ホウ素、リン化ホウ素、砒化ホウ素、窒化アルミニウム、硫化アルミニウム、硫化バリウム、セレン化バリウム、テルル化バリウム、硫化カルシウム、セレン化カルシウム、テルル化カルシウム、硫化ベリリウム、セレン化ベリリウム、テルル化ベリリウム、硫化マグネシウム、セレン化マグネシウム、硫化ゲルマニウム、セレン化ゲルマニウム、テルル化ゲルマニウム、硫化錫、セレン化錫、テルル化錫、酸化鉛、フッ化銅、塩化銅、臭化銅、ヨウ化銅、酸化銅、セレン化銅、酸化ニッケル、酸化コバルト、硫化コバルト、四酸化三鉄、硫化鉄、酸化マンガン、硫化モリブデン、酸化バナジウム、酸化タングステン、酸化タンタル、酸化チタン、酸化ジルコニウム、窒化ケイ素、窒化ゲルマニウム、酸化アルミニウム、チタン酸バリウム、セレンと亜鉛とカドミウムの化合物、インジウムと砒素とリンの化合物、カドミウムとセレンと硫黄の化合物、カドミウムとセレンとテルルの化合物、インジウムとガリウムと砒素の化合物、インジウムとガリウムとセレンの化合物、インジウムとセレンと硫黄の化合物、銅とインジウムと硫黄の化合物およびこれらの組合せなどを挙げることができるが、これらに限定されるものではない。また、組成が任意の比率で表される、いわゆる合金型量子ドットを用いても良い。例えば、カドミウムとセレンと硫黄の合金型量子ドットは、元素の含有比率を変化させることで発光波長を変えることができるため、青色発光を得るには有効な手段の一つである。
量子ドットの構造としては、コア型、コア−シェル型、コア−マルチシェル型などがあり、そのいずれを用いても良いが、コアを覆ってより広いバンドギャップを持つ別の無機材料でシェルを形成することによって、ナノ結晶表面に存在する欠陥やダングリングボンドの影響を低減することができる。これにより、発光の量子効率が大きく改善するためコア−シェル型やコア−マルチシェル型の量子ドットを用いることが好ましい。シェルの材料の例としては、硫化亜鉛や酸化亜鉛が挙げられる。
また、量子ドットは、表面原子の割合が高いことから、反応性が高く、凝集が起こりやすい。そのため、量子ドットの表面には保護剤が付着している又は保護基が設けられていることが好ましい。当該保護剤が付着している又は保護基が設けられていることによって、凝集を防ぎ、溶媒への溶解性を高めることができる。また、反応性を低減させ、電気的安定性を向上させることも可能である。保護剤（又は保護基）としては、例えば、ポリオキシエチレンラウリルエーテル、ポリオキシエチレンステアリルエーテル、ポリオキシエチレンオレイルエーテル等のポリオキシエチレンアルキルエーテル類、トリプロピルホスフィン、トリブチルホスフィン、トリヘキシルホスフィン、トリオクチルホスフィン等のトリアルキルホスフィン類、ポリオキシエチレンｎ−オクチルフェニルエーテル、ポリオキシエチレンｎ−ノニルフェニルエーテル等のポリオキシエチレンアルキルフェニルエーテル類、トリ（ｎ−ヘキシル）アミン、トリ（ｎ−オクチル）アミン、トリ（ｎ−デシル）アミン等の第３級アミン類、トリプロピルホスフィンオキシド、トリブチルホスフィンオキシド、トリヘキシルホスフィンオキシド、トリオクチルホスフィンオキシド、トリデシルホスフィンオキシド等の有機リン化合物、ポリエチレングリコールジラウレート、ポリエチレングリコールジステアレート等のポリエチレングリコールジエステル類、また、ピリジン、ルチジン、コリジン、キノリン類等の含窒素芳香族化合物等の有機窒素化合物、ヘキシルアミン、オクチルアミン、デシルアミン、ドデシルアミン、テトラデシルアミン、ヘキサデシルアミン、オクタデシルアミン等のアミノアルカン類、ジブチルスルフィド等のジアルキルスルフィド類、ジメチルスルホキシドやジブチルスルホキシド等のジアルキルスルホキシド類、チオフェン等の含硫黄芳香族化合物等の有機硫黄化合物、パルミチン酸、ステアリン酸、オレイン酸等の高級脂肪酸、アルコール類、ソルビタン脂肪酸エステル類、脂肪酸変性ポリエステル類、３級アミン変性ポリウレタン類、ポリエチレンイミン類等が挙げられる。
量子ドットは、サイズが小さくなるに従いバンドギャップが大きくなるため、所望の波長の光が得られるようにそのサイズを適宜調節する。結晶サイズが小さくなるにつれて、量子ドットの発光は青色側へ、つまり、高エネルギー側へとシフトするため、量子ドットのサイズを変化させることにより、紫外領域、可視領域、赤外領域のスペクトルの波長領域にわたって、その発光波長を調節することができる。量子ドットのサイズ（直径）は０．５ｎｍ乃至２０ｎｍ、好ましくは１ｎｍ乃至１０ｎｍの範囲のものが通常良く用いられる。なお、量子ドットはそのサイズ分布が狭いほど、より発光スペクトルが狭線化し、色純度の良好な発光を得ることができる。また、量子ドットの形状は特に限定されず、球状、棒状、円盤状、その他の形状であってもよい。なお、棒状の量子ドットである量子ロッドはｃ軸方向に偏光した指向性を有する光を呈するため、量子ロッドを発光材料として用いることにより、より外部量子効率が良好な発光素子を得ることができる。
また、ＥＬ素子では多くの場合、発光材料をホスト材料に分散することによって発光効率を高めるが、ホスト材料は発光材料以上の一重項励起エネルギー又は三重項励起エネルギーを有する物質であることが必要である。特に青色の燐光材料を用いる場合においては、それ以上の三重項励起エネルギーを有する材料であり、且つ、寿命の観点で優れたホスト材料の開発は困難を極めている。一方で、量子ドットはホスト材料を用いずに量子ドットのみで発光層を構成しても発光効率を保つことができるため、この点でも寿命という観点から好ましい発光素子を得ることができる。量子ドットのみで発光層を形成する場合には、量子ドットはコア−シェル構造（コア−マルチシェル構造を含む）であることが好ましい。
配向膜６１８ａ、６１８ｂとしては、ポリイミド等を含む材料を用いることができる。例えば、ポリイミド等を含む材料が、所定の方向に配向するようにラビング処理または光配向処理を行えばよい。
遮光膜６０２は、所謂ブラックマトリクスとしての機能を有する。遮光膜６０２としては、光の透過を妨げる材料を用いればよい。当該光の透過を妨げる材料としては、金属材料、または黒色顔料を含んだ有機樹脂材料等が挙げられる。
着色膜６０４は、所謂カラーフィルタとしての機能を有する。着色膜６０４としては、所定の色の光を透過する材料（例えば、青色の光を透過する材料、緑色の光を透過する材料、赤色の光を透過する材料、黄色の光を透過する材料または白色の光を透過する材料など）を用いればよい。
構造体６１０ａは、構造体６１０ａを挟む構成の間に所定の間隙を設ける機能を有する。構造体６１０ａとしては、有機材料、無機材料、または有機材料と無機材料との複合材料を用いることができる。当該無機材料及び当該有機材料としては、絶縁膜４０４、４０６、４０８、４１０ａ、４１０ｂ、４１０ｃ、４１２、４１３、４１６、４１８、６０６に列挙した材料を用いることができる。
機能膜６２６としては、偏光板、位相差板、拡散フィルム、反射防止フィルムまたは集光フィルム等を用いることができる。また、機能膜６２６として、ゴミの付着を抑制する帯電防止膜、汚れを付着しにくくする撥水性の膜、使用に伴う傷の発生を抑制するハードコート膜など用いてもよい。
封止材４５４としては、無機材料、有機材料、または無機材料と有機材料との複合材料等を用いることができる。上述の有機材料としては、例えば、熱溶融性の樹脂または硬化性の樹脂を含む有機材料が挙げられる。また、封止材４５４としては、樹脂材料を含む接着剤（反応硬化型の接着剤、光硬化型接着剤、熱硬化型接着剤、嫌気型接着剤等）を用いてもよい。また、上述の樹脂材料としては、エポキシ系樹脂、アクリル系樹脂、シリコーン系樹脂、フェノール系樹脂、ポリイミド系樹脂、イミド系樹脂、ＰＶＣ（ポリビニルクロライド）系樹脂、ＰＶＢ（ポリビニルブチラル）系樹脂、ＥＶＡ（エチレンビニルアセテート）系樹脂等が挙げられる。
シール材６２２としては、封止材４５４に列挙した材料を用いることができる。また、シール材６２２としては、上述の材料に加え、ガラスフリット等の材料を用いてもよい。シール材６２２に用いる材料としては、水分や酸素を透過しない材料を用いると好適である。
以上の説明のように、本発明の一態様の表示装置は、２つの表示素子を有する。また、当該２つの表示素子を駆動するための２つのトランジスタを有する。表示素子の一方を反射型の液晶素子とし、他方を透過型のＥＬ素子とすることで、利便性または信頼性に優れた新規な表示装置を提供することができる。また、上記表示素子を駆動するためのトランジスタのチャネル領域と、２つの表示素子が有する一方の電極とに、金属酸化物膜を用いることで、製造コストの抑制された新規な表示装置を提供することができる。また、トランジスタの構造をスタガ型構造とすることで、ゲート電極とソース電極及びドレイン電極との間の寄生容量を低減することができるため、消費電力が抑制された新規な表示装置を提供することができる。
なお、本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態５）
本実施の形態では、本発明の一態様である表示モジュールを有する携帯情報端末６０００について説明する。
図１９（Ａ）に示す表示モジュールを有する携帯情報端末６０００は、上部カバー６００１と下部カバー６００２との間に、ＦＰＣ６００５に接続された表示パネル６００６、フレーム６００９、プリント基板６０１０、及びバッテリ６０１１を有する。
例えば、上述した本発明の一態様を用いて作製された表示装置を、表示パネル６００６に用いることができる。これにより、高い歩留まりで携帯情報端末を作製することができる。
上部カバー６００１及び下部カバー６００２は、表示パネル６００６のサイズに合わせて、形状や寸法を適宜変更することができる。
また、表示パネル６００６に重ねてタッチパネルを設けてもよい。タッチパネルとしては、抵抗膜方式または静電容量方式のタッチパネルを表示パネル６００６に重畳して用いることができる。また、タッチパネルを設けず、表示パネル６００６に、タッチパネル機能を持たせるようにすることも可能である。
フレーム６００９は、表示パネル６００６の保護機能の他、プリント基板６０１０の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム６００９は、放熱板としての機能を有していてもよい。
プリント基板６０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であっても良いし、別途設けたバッテリ６０１１による電源であってもよい。バッテリ６０１１は、商用電源を用いる場合には、省略可能である。
また、表示モジュールを有する携帯情報端末６０００は、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。
図１９（Ｂ）は、光学式のタッチセンサを備える表示モジュールを有する携帯情報端末６０００の断面概略図である。
表示モジュールを有する携帯情報端末６０００は、プリント基板６０１０に設けられた発光部６０１５及び受光部６０１６を有する。また、上部カバー６００１と下部カバー６００２により囲まれた領域に一対の導光部（導光部６０１７ａ、導光部６０１７ｂ）を有する。
上部カバー６００１と下部カバー６００２は、例えばプラスチック等を用いることができる。また、上部カバー６００１と下部カバー６００２とは、それぞれ薄く（例えば０．５ｍｍ以上５ｍｍ以下）することが可能である。そのため、表示モジュールを有する携帯情報端末６０００を極めて軽量にすることが可能となる。また少ない材料で上部カバー６００１と下部カバー６００２を作製できるため、作製コストを低減できる。
表示パネル６００６は、フレーム６００９を間に介してプリント基板６０１０やバッテリ６０１１と重ねて設けられている。バッテリ６０１１はラミネート封止された薄型の蓄電池を用いている。表示パネル６００６とフレーム６００９は、導光部６０１７ａ、導光部６０１７ｂに固定されている。
発光部６０１５から発せられた光６０１８は、導光部６０１７ａにより表示パネル６００６の上部を経由し、導光部６０１７ｂを通って受光部６０１６に達する。例えば指やスタイラスなどの被検知体により、光６０１８が遮られることにより、タッチ操作を検出することができる。
発光部６０１５は、例えば表示パネル６００６の隣接する２辺に沿って複数設けられる。受光部６０１６は、発光部６０１５と対向する位置に複数設けられる。これにより、タッチ操作がなされた位置の情報を取得することができる。
発光部６０１５は、例えばＬＥＤ素子などの光源を用いることができる。特に、発光部６０１５として、使用者に視認されず、且つ使用者にとって無害である赤外線を発する光源を用いることが好ましい。
受光部６０１６は、発光部６０１５が発する光を受光し、電気信号に変換する光電素子を用いることができる。好適には、赤外線を受光可能なフォトダイオードを用いることができる。
導光部６０１７ａ、導光部６０１７ｂとしては、少なくとも光６０１８を透過する部材を用いることができる。導光部６０１７ａ及び導光部６０１７ｂを用いることで、発光部６０１５と受光部６０１６とを表示パネル６００６の下側に配置することができ、外光が受光部６０１６に到達してタッチセンサが誤動作することを抑制できる。特に、可視光を吸収し、赤外線を透過する樹脂を用いることが好ましい。これにより、タッチセンサの誤動作をより効果的に抑制できる。
（実施の形態６）
本実施の形態では、本発明の一態様に係る表示装置を用いた電子機器の一例について説明する。
図２０（Ａ）に、本発明の一態様に係る表示装置を用いた電子機器の一例を示す。図２０（Ａ）は、タブレット型の情報端末６２００であり、筐体６２２１、表示装置６２２２、操作ボタン６２２３、スピーカ６２２４を有する。また、本発明の一態様に係る表示装置６２２２に、位置入力装置としての機能を付加しても良い。
また、位置入力装置としての機能は、表示装置にタッチパネルを設けることで付加することができる。あるいは、位置入力装置としての機能は、フォトセンサとも呼ばれる光電変換素子を表示装置の画素部に設けることでも、付加することができる。また、操作ボタン６２２３に情報端末６２００を起動する電源スイッチ、情報端末６２００のアプリケーションを操作するボタン、音量調整ボタン、又は表示装置６２２２を点灯、あるいは消灯するスイッチなどのいずれかを備えることができる。また、図２０（Ａ）に示した情報端末６２００では、操作ボタン６２２３の数を３個示しているが、情報端末６２００の有する操作ボタンの数及び配置は、これに限定されない。情報端末６２００に本発明の一態様に係る表示装置６２２２を用いることで、低消費電力とすることができる。
また、図示していないが、図２０（Ａ）に示した情報端末６２００は、筐体６２２１の内部にセンサ（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線などを測定する機能を含むもの）を有する構成であってもよい。特に、ジャイロセンサ、加速度センサなどの傾きを測定するセンサを有する測定装置を設けることで、図２０（Ａ）に示す情報端末６２００の向き（鉛直方向に対して情報端末がどの向きに向いているか）を判断して、表示装置６２２２の画面表示を、情報端末６２００の向きに応じて自動的に切り替えるようにすることができる。
また、筐体６２２１の傾きの情報と、光センサから得た外光の入射角度、及び照度の情報を組み合わせることによって、より正確に表示装置６２２２に映す画像データの色の調整と階調の調整を行うことができる。この場合、筐体６２２１に撮像センサを設けて、情報端末６２００に対する使用者の眼の位置（あるいは視線の方向）の情報を取得し、筐体６２２１の傾き、外光の入射角度、及び照度の情報を組み合わせることによって、より更に正確に、表示装置６２２２に表示する画像の色の調整と階調の調整を行うことができる。
また、図示していないが、図２０（Ａ）に示した情報端末６２００は、スピーカに加えてマイクを有する構成であってもよい。この構成により、例えば、情報端末６２００に携帯電話のような通話機能を付することができる。また、図２０（Ａ）に示すように、情報端末６２００は、カメラ６２２６を有する構成であることが好ましい。また、図示していないが、図２０（Ａ）に示した情報端末６２００は、フラッシュライト、又は照明の用途として発光装置を有する構成であってもよい。
また、図示していないが、図２０（Ａ）に示した情報端末６２００は、指紋、静脈、虹彩、又は声紋など生体情報を取得する装置を有する構成であってもよい。この構成を適用することによって、生体認証機能を有する情報端末６２００を実現することができる。
また、図２０（Ａ）に示した情報端末６２００に音声解読機能を付することができる場合がある。情報端末６２００に音声解読機能を設けることで、音声認識によって情報端末６２００を操作する機能、更には、音声や会話を判読して会話録を作成する機能、などを情報端末６２００は有することができる。これにより、例えば、会議などの議事録作成として活用することができる。
図２０（Ｂ）は携帯電話であり、曲面を有する筐体５９０１に、本発明の一態様に係る表示装置５９０２、マイク５９０７、スピーカ５９０４、カメラ５９０３、外部接続部５９０６、操作用のボタン５９０５が設けられている。携帯電話に本発明の一態様に係る表示装置５９０２を用いることで、低消費電力とすることができる。
図２０（Ｃ）はタブレット型のパーソナルコンピュータであり、筐体５３０１、筐体５３０２、本発明の一態様に係る表示装置５３０３、光センサ５３０４、光センサ５３０５、スイッチ５３０６等を有する。表示装置５３０３は、筐体５３０１及び筐体５３０２によって支持されている。そして、表示装置５３０３は可撓性を有する基板を用いて形成されているため形状をフレキシブルに曲げることができる機能を有する。筐体５３０１と筐体５３０２の間の角度をヒンジ５３０７及び５３０８において変更することで、筐体５３０１と筐体５３０２が重なるように、表示装置５３０３を折りたたむことができる。図示してはいないが、開閉センサを内蔵させ、上記角度の変化を表示装置５３０３において使用条件の情報として用いても良い。また、光センサ５３０４は筐体５３０１に付いており、光センサ５３０５は筐体５３０２に付いている。上記構成により、筐体５３０１に支持されている領域における表示装置５３０３への外光の入射角の情報と、筐体５３０２に支持されている領域における表示装置５３０３への外光の入射角の情報とを、共に表示装置５３０３における使用条件の情報として用いることができる。タブレット型のパーソナルコンピュータに本発明の一態様に係る表示装置５３０３を用いることで、低消費電力とすることができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
１００Ｃ トランジスタ
１０８ 金属酸化物
２００Ｃ トランジスタ
２００Ｄ トランジスタ
２０２ 基板
２０４ 絶縁膜
２０６ 導電膜
２０８ 金属酸化物
２１０ 絶縁膜
２１６ 絶縁膜
２１８ 絶縁膜
２２０ａ 導電膜
２２０ｂ 導電膜
２４０ マスク
２４１ａ 開口部
２４１ｂ 開口部
２４３ 開口部

Claims (9)

  1. エネルギーバンドの伝導帯下端のエネルギー準位が高い第１の金属酸化物層と、
    前記第１の金属酸化物層よりもエネルギーバンドの伝導帯下端のエネルギー準位が低い第２の金属酸化物層と、
    エネルギーバンドの伝導帯下端のエネルギー準位が高い第３の金属酸化物層とを有し、
    前記第１の金属酸化物層と前記第２の金属酸化物層と前記第３の金属酸化物層が積層され、
    前記第２の金属酸化物層が前記第１の金属酸化物層及び前記第３の金属酸化物層で挟まれた積層を含み、
    前記第２の金属酸化物層の側面はソース電極またはドレイン電極と接するトランジスタを有する半導体装置。
  2. 請求項１において、前記第１の金属酸化物層及び前記第３の金属酸化物層は、Ｍ１（Ｍ１は、Ａｌ、Ｇａ、Ｓｉ、Ｍｇ、Ｚｒ、Ｂｅ、及びＢから選ばれる一種または複数種）酸化物、Ｉｎ−Ｍ１−Ｚｎ酸化物、またはＩｎ−Ｍ１−Ｍ２−Ｚｎ酸化物（Ｍ２は、Ｔｉ、Ｇｅ、Ｓｎ、Ｖ、Ｎｉ、Ｍｏ、Ｗ、及びＴａから選ばれる一種または複数種）である半導体装置。
  3. 請求項１または請求項２において、前記第２の金属酸化物層は、Ｉｎ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ２酸化物、またはＩｎ−Ｍ２−Ｚｎ酸化物である半導体装置。
  4. 請求項１乃至３のいずれか一において、さらに第１のゲート電極と、第２のゲート電極とを有し、
    前記第１のゲート電極と前記第２のゲート電極の間に前記第１の金属酸化物層乃至第３の金属酸化物層を有する半導体装置。
  5. エネルギーバンドの伝導帯下端のエネルギー準位が高い第１の金属酸化物層と、
    前記第１の金属酸化物層よりもエネルギーバンドの伝導帯下端のエネルギー準位が低い第２の金属酸化物層と、
    前記第２の金属酸化物層よりもエネルギーバンドの伝導帯下端のエネルギー準位が高く、且つ、前記第１の金属酸化物層よりもエネルギーバンドの伝導帯下端のエネルギー準位が低い第３の金属酸化物層と、
    前記第３の金属酸化物層よりもエネルギーバンドの伝導帯下端のエネルギー準位が低い第４の金属酸化物層と、
    エネルギーバンドの伝導帯下端のエネルギー準位が高い第５の金属酸化物層と、を有する半導体装置。
  6. 請求項５において、前記第１の金属酸化物層及び前記第５の金属酸化物層は同一材料であり、Ｍ１（Ｍ１は、Ａｌ、Ｇａ、Ｓｉ、Ｍｇ、Ｚｒ、Ｂｅ、及びＢから選ばれる一種または複数種）酸化物、Ｉｎ−Ｍ１−Ｚｎ酸化物、またはＩｎ−Ｍ１−Ｍ２−Ｚｎ酸化物（Ｍ２は、Ｔｉ、Ｇｅ、Ｓｎ、Ｖ、Ｎｉ、Ｍｏ、Ｗ、及びＴａから選ばれる一種または複数種）である半導体装置。
  7. 請求項５または請求項６において、前記第２の金属酸化物層、及び前記第４の金属酸化物層は同一材料であり、Ｉｎ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ２酸化物、またはＩｎ−Ｍ２−Ｚｎ酸化物である半導体装置。
  8. 請求項５乃至７のいずれか一において、前記第３の金属酸化物層は、前記第１の金属酸化物層とは異なる材料であり、Ｍ１（Ｍ１は、Ａｌ、Ｇａ、Ｓｉ、Ｍｇ、Ｚｒ、Ｂｅ、及びＢから選ばれる一種または複数種）酸化物、Ｉｎ−Ｍ１−Ｚｎ酸化物、またはＩｎ−Ｍ１−Ｍ２−Ｚｎ酸化物（Ｍ２は、Ｔｉ、Ｇｅ、Ｓｎ、Ｖ、Ｎｉ、Ｍｏ、Ｗ、及びＴａから選ばれる一種または複数種）である半導体装置。
  9. 請求項１乃至８のいずれか一において、前記第１の金属酸化物層の膜厚は、０．１ｎｍ以上３０ｎｍ未満、または０．１ｎｍ以上１０ｎｍ以下、または０．１ｎｍ以上３ｎｍ以下である半導体装置。
JP2017134557A 2016-07-11 2017-07-10 半導体装置 Active JP7032067B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016137191 2016-07-11
JP2016137191 2016-07-11

Publications (2)

Publication Number Publication Date
JP2018014496A true JP2018014496A (ja) 2018-01-25
JP7032067B2 JP7032067B2 (ja) 2022-03-08

Family

ID=60911034

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017134557A Active JP7032067B2 (ja) 2016-07-11 2017-07-10 半導体装置

Country Status (3)

Country Link
US (1) US20180013003A1 (ja)
JP (1) JP7032067B2 (ja)
TW (1) TW201813095A (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202343784A (zh) 2016-07-11 2023-11-01 日商半導體能源研究所股份有限公司 金屬氧化物及半導體裝置
TWI754542B (zh) 2016-07-11 2022-02-01 日商半導體能源研究所股份有限公司 濺射靶材及金屬氧化物
CN108878264B (zh) * 2018-06-29 2020-12-25 云南大学 一种金属氧化物叠层场效应材料的制备方法
CN109888019B (zh) * 2019-01-29 2021-04-02 中山大学 一种基于准调制掺杂效应的异质结构氧化物薄膜晶体管
CN110190066A (zh) * 2019-05-14 2019-08-30 深圳市华星光电技术有限公司 阵列基板和阵列基板的制备方法
US11721767B2 (en) * 2020-06-29 2023-08-08 Taiwan Semiconductor Manufacturing Company Limited Oxide semiconductor transistor structure in 3-D device and methods of forming the same
CN113809163B (zh) * 2021-09-17 2023-11-24 武汉天马微电子有限公司 金属氧化物晶体管、显示面板及显示装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011124360A (ja) * 2009-12-10 2011-06-23 Fujifilm Corp 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
JP2011138934A (ja) * 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
JP2013110401A (ja) * 2011-10-28 2013-06-06 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2013243352A (ja) * 2012-04-27 2013-12-05 Semiconductor Energy Lab Co Ltd 酸化物半導体膜および半導体装置
JP2014057049A (ja) * 2012-08-10 2014-03-27 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2014143408A (ja) * 2012-12-28 2014-08-07 Semiconductor Energy Lab Co Ltd 半導体装置及び測定装置
JP2014195063A (ja) * 2013-02-27 2014-10-09 Semiconductor Energy Lab Co Ltd 半導体装置
JP2015053477A (ja) * 2013-08-05 2015-03-19 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4362635B2 (ja) * 2007-02-02 2009-11-11 ローム株式会社 ＺｎＯ系半導体素子
KR20080088284A (ko) * 2007-03-29 2008-10-02 삼성전자주식회사 플래시 메모리 소자
KR20090038242A (ko) * 2007-10-15 2009-04-20 삼성전자주식회사 전하를 트랩하는 광전 발생부를 포함하는 이미지 센서
US20140027762A1 (en) * 2012-07-27 2014-01-30 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
KR102171650B1 (ko) * 2012-08-10 2020-10-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US9263531B2 (en) * 2012-11-28 2016-02-16 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film, film formation method thereof, and semiconductor device
TWI624949B (zh) * 2012-11-30 2018-05-21 半導體能源研究所股份有限公司 半導體裝置
JP6401483B2 (ja) * 2013-04-26 2018-10-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6386323B2 (ja) * 2013-10-04 2018-09-05 株式会社半導体エネルギー研究所 半導体装置
US9653487B2 (en) * 2014-02-05 2017-05-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, module, and electronic device
CN104916703B (zh) * 2015-05-07 2018-07-31 京东方科技集团股份有限公司 一种氧化物薄膜晶体管、阵列基板和显示装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011124360A (ja) * 2009-12-10 2011-06-23 Fujifilm Corp 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
JP2011138934A (ja) * 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
JP2013110401A (ja) * 2011-10-28 2013-06-06 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2013243352A (ja) * 2012-04-27 2013-12-05 Semiconductor Energy Lab Co Ltd 酸化物半導体膜および半導体装置
JP2014057049A (ja) * 2012-08-10 2014-03-27 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2014143408A (ja) * 2012-12-28 2014-08-07 Semiconductor Energy Lab Co Ltd 半導体装置及び測定装置
JP2014195063A (ja) * 2013-02-27 2014-10-09 Semiconductor Energy Lab Co Ltd 半導体装置
JP2015053477A (ja) * 2013-08-05 2015-03-19 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法

Also Published As

Publication number Publication date
US20180013003A1 (en) 2018-01-11
TW201813095A (zh) 2018-04-01
JP7032067B2 (ja) 2022-03-08

Similar Documents

Publication Publication Date Title
JP7032067B2 (ja) 半導体装置
JP6460610B2 (ja) 半導体装置
TWI565083B (zh) 半導體裝置和其製造方法
KR102153841B1 (ko) 반도체 장치 및 그 제조 방법
JP6220412B2 (ja) 半導体装置
TWI619228B (zh) 半導體裝置及其製造方法
TWI559552B (zh) 半導體裝置和其製造方法
TWI525832B (zh) 半導體裝置和其製造方法
JP2023015041A (ja) 半導体装置
JP6301600B2 (ja) 半導体装置
TWI471950B (zh) 包括電晶體的顯示裝置和其製造方法
TWI604594B (zh) 半導體裝置及包括該半導體裝置之電話、錶、和顯示裝置
KR20170031620A (ko) 표시 장치 및 그 제작 방법
JP6054474B2 (ja) 半導体装置
TW201027702A (en) Display device
TW201036166A (en) Semiconductor device and method for manufacturing the same
TW201104864A (en) Semiconductor device and method for manufacturing the same
JP2013102134A (ja) 半導体装置の作製方法及び半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200703

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210610

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210622

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220224

R150 Certificate of patent or registration of utility model

Ref document number: 7032067

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150