TWI695508B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI695508B
TWI695508B TW108110130A TW108110130A TWI695508B TW I695508 B TWI695508 B TW I695508B TW 108110130 A TW108110130 A TW 108110130A TW 108110130 A TW108110130 A TW 108110130A TW I695508 B TWI695508 B TW I695508B
Authority
TW
Taiwan
Prior art keywords
film
oxide semiconductor
semiconductor film
transistor
layer
Prior art date
Application number
TW108110130A
Other languages
English (en)
Other versions
TW201926713A (zh
Inventor
山崎舜平
秋元健吾
野中裕介
金村大志
Original Assignee
日商半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商半導體能源研究所股份有限公司 filed Critical 日商半導體能源研究所股份有限公司
Publication of TW201926713A publication Critical patent/TW201926713A/zh
Application granted granted Critical
Publication of TWI695508B publication Critical patent/TWI695508B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H01L29/247—Amorphous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Electroluminescent Light Sources (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Crystal (AREA)
  • Non-Volatile Memory (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本發明的一個方式的目的是對電晶體賦予穩定的電特性而製造高可靠性的半導體裝置。在使用多晶的濺射靶材並利用濺射法形成氧化物半導體膜時，將成膜前或成膜時的成膜處理室內的水分壓設定為10-3Pa以下，設定為10-4Pa以下較佳，設定為10-5Pa以下更佳。由此得到緻密的氧化物半導體膜。該氧化物半導體膜的密度高於6.0g/cm3且低於6.375g/cm3。

Description

半導體裝置及其製造方法
本發明係關於一種使用氧化物半導體的半導體裝置及其製造方法。
注意，在本說明書中，半導體裝置是指能夠藉由利用半導體特性而工作的所有裝置，因此，電光裝置、半導體電路及電子裝置都是半導體裝置。
如以液晶顯示裝置為典型那樣，形成在玻璃基板等上的電晶體大多由非晶矽、多晶矽等構成。雖然使用非晶矽的電晶體的場效應遷移率低，但是能夠應對玻璃基板的大面積化。另一方面，雖然使用多晶矽的電晶體的場效應遷移率高，但是卻有不適於玻璃基板的大面積化的缺點。
近年來，除了使用矽的電晶體之外，使用氧化物半導體製造電晶體，並將這種電晶體應用於電子裝置或光學裝置的技術受到注目。例如，專利文獻1及專利文獻2公開了作為氧化物半導體使用氧化鋅或In-Ga-Zn類氧化物來 製造電晶體並將該電晶體用作顯示裝置的像素的切換元件等的技術。
在氧化物半導體中，氫的一部分成為施體而釋放作為載流子的電子。當氧化物半導體中的載流子濃度變高時，即使不對閘極施加電壓，電晶體中也會形成通道。就是說，臨界電壓向負漂移而難以控制臨界電壓。
專利文獻3示出了當對氧化物半導體膜添加氫時導電率增加四到五位數左右。此外，示出了氫從與氧化物半導體膜接觸的絕緣膜擴散到氧化物半導體膜中。
此外，非專利文獻1公開了a-IGZO中的氧的擴散係數及氫的擴散係數。非專利文獻1公開了加熱處理溫度為100℃至400℃的情況下的氧的擴散係數是2×10-17cm2s-1至4×10-17cm2s-1，其比ZnO或SiO2大。另外，非專利文獻2公開了加熱處理溫度為300℃至450℃的情況下的a-IGZO中的氧的擴散。
另外，非專利文獻3公開了a-IGZO的密度為5.9g/cm3。
[專利文獻1]日本專利申請公開第2007-123861號公報
[專利文獻2]日本專利申請公開第2007-96055號公報
[專利文獻3]日本專利申請公開第2008-141119號公報
[非專利文獻1] Kenji Nomura et al., “Diffusion of oxygen and hydrogen in a-In-Ga-Zn-O” THIN FILM MATERIALS & DEVICES MEETINGS, 4004,November 2011,p.16-17
[非專利文獻2] Masashi Ono et al., “Novel High Performance IGZO-TFT with High Mobility over 40cm2/Vs and high Photostability Incorporated Oxygen Diffusion” The 18th International Display Workshops 2011,p.1689-1690
[非專利文獻3] Kenji Nomura et al., “Local Coordination structure and electronic structure of the large electron mobility amorphous oxide semiconductor In-Ga-Zn-O: Experiment and ab inito calculations” The American Physical Society 2007,PHYSICAL REVIEW B 75, 035212
本發明的一個方式的目的之一是對電晶體賦予穩定的電特性而製造高可靠性的半導體裝置。
在形成氧化物半導體膜時，根據成膜方法或成膜條件所得到的膜的品質大不相同。當將該氧化物半導體膜用於電晶體的半導體層時，剛成膜之後的氧化物半導體膜的膜質直接影響該電晶體的電特性及可靠性。
例如，當形成的氧化物半導體膜的密度低時，膜中存在較多的空洞(void)或變形而容易發生介面反應。此外，當膜密度低時，氧或氫的擴散量增加。當膜中的空洞中存在氫(或水)時，有可能導致進行性缺陷。
鑒於上述問題，本說明書所公開的本發明的一個方式是得到接近單晶的緻密的膜的方法以及具有藉由該方法得 到的氧化物半導體膜的半導體裝置。
在如下條件下形成氧化物半導體膜：使用多晶且相對密度(填充率)高的濺射靶材；將成膜時的濺射靶材充分冷卻至室溫；使被成膜基板的被形成面的溫度上升到室溫以上；成膜處理室內的氛圍幾乎不含有水分或氫。
濺射靶材的密度越高越好。藉由提高濺射靶材的密度，可以提高形成的膜的密度。明確而言，將靶材的相對密度(填充率)設定為90%以上且100%以下，設定為95%以上較佳，設定為99.9%以上更佳。另外，濺射靶材的相對密度是指濺射靶材的密度與沒有氣孔的與該濺射靶材具有相同組成的材料的密度的比。
另外，為了得到緻密的膜，降低留在成膜處理室內的雜質是十分重要的。將成膜處理室內的背壓(極限真空度：引入反應氣體之前的真空度)設定為5×10-3Pa以下，設定為6×10-5Pa較佳並將成膜時的壓力設定為低於2Pa，設定為0.4Pa以下較佳。藉由降低背壓來降低成膜處理室內的雜質。
另外，為了得到緻密的膜，降低引入到成膜處理室中的氣體(即，成膜時使用的氣體)中的雜質也是重要的。另外，增加成膜氣體中的氧的比率並進行電力的最優化也是重要的。藉由增加成膜氣體中的氧的比率(上限為氧100%)並進行電力的最優化，可以減輕成膜時的電漿損傷。由此容易得到緻密的膜。
另外，為了監視(monitor)氧化物半導體膜成膜前或進 行成膜時的成膜處理室內的水分量等，較佳為在使四極杆質譜儀(以下稱為Q-mass)連續工作的狀態下進行成膜。
本說明書所公開的發明的一個方式是一種半導體裝置的製造方法，其中在利用使用多晶的濺射靶材的濺射法形成氧化物半導體膜時，將成膜處理室內的水分壓設定為10-3Pa以下。
為了得到接近單晶的緻密的膜，將形成氧化物半導體膜時的成膜處理室內的水分壓設定為10-3Pa以下較佳，設定為10-4Pa以下更佳，設定為10-5Pa以下進一步較佳。另外，將成膜時的成膜處理室內的氫分壓設定為10-1Pa以下較佳，設定為10-2Pa以下更佳。
另外，為了得到接近單晶的緻密的膜，將形成氧化物半導體膜之前的成膜處理室內的水分壓設定為10-3Pa以下較佳，設定為10-4Pa以下更佳，設定為10-5Pa以下進一步較佳。
另外，藉由將被成膜基板加熱到不吸附水的溫度，較佳為加熱到200℃以上且500℃以下，容易得到緻密的膜。
另外，藉由採用上述方法得到的膜也是本發明的一個方式。本發明的一個方式是一種半導體裝置，該半導體裝置作為通道形成區包括非單晶的氧化物半導體膜，其中，該氧化物半導體膜的密度高於5.9g/cm3，較佳為高於6.0g/cm3且低於6.375g/cm3。
另外，上述密度數值6.375g/cm3是其組成為 In2O3：Ga2O3：ZnO=1：1：2[莫耳數比](In：Ga：Zn=1：1：1[原子數比])的In-Ga-Zn類氧化物的密度理論值。另外，氧化物半導體膜的組成可以利用X射線光電子能譜(XPS：X-ray Photoelectron Spectroscopy)測定。
另外，本發明的另一個方式是一種半導體裝置，該半導體裝置包括閘極電極層上的閘極絕緣層以及閘極絕緣層上的非單晶的氧化物半導體膜，其中，氧化物半導體膜的密度高於6.0g/cm3且低於6.375g/cm3。
另外，本發明的另一個方式是一種半導體裝置，該半導體裝置包括非單晶的氧化物半導體膜、氧化物半導體膜上的閘極絕緣層以及閘極絕緣層上的閘極電極層，其中，氧化物半導體膜的密度高於6.0g/cm3且低於6.375g/cm3。
藉由上述方法得到的非單晶的氧化物半導體膜是薄且接近單晶的緻密的膜。由此使用該緻密的氧化物半導體膜的半導體裝置的可靠性得到提高。
另外，氧化物半導體膜的密度可以利用盧瑟福背散射分析(RBS：Rutherford Backscattering Spectrometry)或X射線反射(XRR：X-Ray Reflectivity)測量法等測定。
另外，也可以藉由調節成膜條件，例如將被成膜基板的溫度設定為200℃以上，得到包含結晶部的緻密的氧化物半導體膜，即CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor：c軸配向結晶氧化物半導體)膜。該氧化物半導體膜中的結晶部的c軸在平行於氧化物半導體膜的被形成面的法線向量或氧化物半導體膜的表面的法線 向量的方向上一致。圖21示出CAAC-OS膜(In-Ga-Zn類氧化物)的高解析度剖面TEM像(亮視場像)。在該剖面TEM像中，橫方向平行於CAAC-OS膜的表面。該TEM像是在如下條件下進行觀察時得到的：利用株式會社日立高新技術(Hitachi High-Technologies Corporation)製造的H-9000NAR；加速電壓為300kV；倍率為800萬倍。
在成膜中，微小的濺射粒子從靶材飛濺到基板上，該微小的濺射粒子附著到基板上而形成膜。當將被成膜基板的溫度設定為200℃以上時，由於基板被加熱，濺射粒子進行重新排列，由此形成高密度的膜。
將在下面對進行成膜時的該現象進行進一步說明。當離子碰撞濺射靶材的表面時，濺射靶材中的結晶區沿a-b面劈開，沿著平行於a-b面的層的形狀(平板狀或顆粒狀)的濺射粒子剝離。當該平板狀的濺射粒子保持結晶狀態到達基板表面時，易於得到在從垂直於表面的方向看時具有c軸配向的結晶區的氧化物半導體膜。
在CAAC-OS膜中，2個以上且20個以下左右的銦原子橫向方向排列形成包含銦原子的層。另外，有時20個以上的銦原子橫向方向排列。例如，2個以上且50個以下、2個以上且100個以下或2個以上且500個以下的銦原子可以橫向方向排列。
另外，含有銦原子的層彼此重疊，層的數目為2層以上且20層以下、2層以上且10層以下或2層以上且4層以下。
如此，含有銦原子的層的疊層體經常被看作在橫向方向上含有若干銦原子並在縱向方向上具有若干層的簇。這是因為濺射粒子為平板狀的緣故。
另外，藉由提高被成膜基板的溫度，在基板表面容易發生濺射粒子的遷移。藉由該作用，平板狀的濺射粒子到達基板表面後稍微移動，然後以平坦的面(a-b面)朝向基板表面的方式附著於基板表面。因此，易於得到在從垂直於表面的方向看時具有c軸配向的結晶區的氧化物半導體膜。
另外，也可以在形成氧化物半導體膜之後進行200℃以上的加熱處理來形成更緻密的膜。注意，當降低氧化物半導體膜中的雜質元素(氫或水等)時有可能產生氧缺陷，所以較佳為在進行加熱處理之前在氧化物半導體膜上或氧化物半導體膜下設置含有過剩的氧的絕緣層。藉由加熱處理將含有過剩的氧的絕緣層中的氧供應到氧化物半導體膜中，由此可以減少氧化物半導體膜中的氧缺陷。
藉由提高剛成膜之後的氧化物半導體膜的密度，可以實現薄且接近單晶的緻密的膜，因此，藉由使用緻密的氧化物半導體膜，可以提高半導體裝置的可靠性。
400‧‧‧基板
402‧‧‧閘極絕緣層
403‧‧‧氧化物半導體膜
403a‧‧‧低電阻區
403b‧‧‧低電阻區
403c‧‧‧通道形成區
405a‧‧‧源極電極層
405b‧‧‧汲極電極層
406‧‧‧絕緣層
407‧‧‧絕緣層
412a‧‧‧側壁絕緣層
412b‧‧‧側壁絕緣層
413‧‧‧絕緣層
414‧‧‧絕緣層
415‧‧‧絕緣層
420‧‧‧電晶體
421‧‧‧電晶體
422‧‧‧電晶體
423‧‧‧電晶體
424‧‧‧電晶體
425‧‧‧電晶體
426‧‧‧電晶體
427‧‧‧電晶體
435a、435b‧‧‧開口
436‧‧‧基底絕緣層
465a‧‧‧源極佈線層
465b‧‧‧汲極佈線層
3000‧‧‧基板
3001‧‧‧電晶體
3003a‧‧‧電極
3003b‧‧‧電極
3003c‧‧‧電極
3004‧‧‧邏輯電路
3100a‧‧‧佈線
3100b‧‧‧佈線
3100c‧‧‧佈線
3100d‧‧‧佈線
3106‧‧‧元件隔離絕緣層
3140a‧‧‧絕緣膜
3140b‧‧‧絕緣膜
3141a‧‧‧絕緣膜
3141b‧‧‧絕緣膜
3142a‧‧‧絕緣膜
3142b‧‧‧絕緣膜
3170a‧‧‧記憶單元
3170b‧‧‧記憶單元
3171a‧‧‧電晶體
3171b‧‧‧電晶體
3200‧‧‧電晶體
3202‧‧‧電晶體
3204‧‧‧電容元件
3208‧‧‧電極
3210a‧‧‧導電層
3210b‧‧‧導電層
3212‧‧‧電極
3214‧‧‧電極
3216‧‧‧佈線
3220‧‧‧絕緣層
3222‧‧‧絕緣層
3224‧‧‧絕緣層
3303‧‧‧電極
3400a‧‧‧記憶單元陣列
3400b‧‧‧記憶單元陣列
3400n‧‧‧記憶單元陣列
3501a‧‧‧電極
3501b‧‧‧電極
3501c‧‧‧電極
3502a‧‧‧電極
3502b‧‧‧電極
3502c‧‧‧電極
3503a‧‧‧電極
3503b‧‧‧電極
3505‧‧‧電極
9033‧‧‧卡子
9034‧‧‧開關
9035‧‧‧電源開關
9036‧‧‧開關
9038‧‧‧操作開關
9630‧‧‧外殼
9631‧‧‧顯示部
9631a‧‧‧顯示部
9631b‧‧‧顯示部
9632a‧‧‧區域
9632b‧‧‧區域
9633‧‧‧太陽能電池
9634‧‧‧充放電控制電路
9635‧‧‧電池
9636‧‧‧DCDC轉換器
9637‧‧‧轉換器
9638‧‧‧操作鍵
9639‧‧‧按鈕
在圖式中：圖1A和圖1B是示出本發明的一個方式的XRR測定結果； 圖2A和圖2B是示出本發明的一個方式的XRR測定結果；圖3A至圖3D是示出本發明的一個方式的平面圖及剖面圖；圖4A至圖4D是示出本發明的一個方式的平面圖及剖面圖；圖5A至圖5E是示出本發明的一個方式的平面圖及剖面圖；圖6A至圖6C是示出本發明的一個方式的平面圖及剖面圖；圖7A至圖7C是說明半導體裝置的一個方式的平面圖；圖8A和圖8B是說明半導體裝置的一個方式的平面圖及剖面圖；圖9A和圖9B是示出半導體裝置的一個方式的剖面圖；圖10A和圖10B是示出半導體裝置的一個方式的剖面圖及俯視圖；圖11A和圖11B是示出半導體裝置的一個方式的剖面圖及電路圖；圖12是示出半導體裝置的一個方式的透視圖；圖13是示出半導體裝置的一個方式的剖面圖；圖14A至圖14C是示出電子裝置的圖；圖15A至圖15C是示出電子裝置的圖；圖16A至圖16D是示出成膜前或成膜時的各元素的分壓的圖表； 圖17A和圖17B是示出成膜前或成膜時的各元素的分壓的圖表；圖18A是示出樣本A的18O的擴散分佈的圖，圖18B是示出樣本B的18O的擴散分佈的圖；圖19A和圖19B是改變了圖18A和圖18B的縱軸的刻度的圖表；圖20A是示出樣本C的重氫的擴散分佈的圖，圖20B是示出樣本D的重氫的擴散分佈的圖；圖21是樣本B的CAAC-OS膜的表面附近的剖面TEM像；圖22是示出本發明的濺射靶材的製程的流程圖。
下面，關於本發明的實施方式將參照圖式給予詳細說明。但是，本發明不侷限於以下說明，所屬技術領域的普通技術人員可以很容易地理解一個事實，就是其方式和詳細內容可以被變換為各種各樣的形式。此外，本發明不應該被解釋為僅限定在以下實施方式所記載的內容中。
實施方式1
在本實施方式中，參照圖3A對半導體裝置及半導體裝置的製造方法的一個方式進行說明。
圖3A及圖3B示出半導體裝置的一個例子的電晶體420的平面圖及剖面圖。圖3A是電晶體420的平面圖， 圖3B是沿著圖3A的線A-B的剖面圖。另外，在圖3A中，為了簡化起見，省略電晶體420的構成要素的一部分(例如，絕緣層407)。
圖3A及圖3B所示的電晶體420包括：基板400上的基底絕緣層436；基底絕緣層436上的氧化物半導體膜403；設置在氧化物半導體膜403上的閘極絕緣層402；隔著閘極絕緣層402設置在氧化物半導體膜403上的閘極電極層401；設置在閘極電極層401上的絕緣層406和絕緣層407；藉由形成在閘極絕緣層402、絕緣層406及絕緣層407中的開口與氧化物半導體膜403電連接的源極電極層405a或汲極電極層405b。
另外，在電晶體420中，氧化物半導體膜403較佳為包括：與閘極電極層401重疊的通道形成區403c；夾著通道形成區403c的低電阻區403a及低電阻區403b。低電阻區403a及低電阻區403b比通道形成區403c電阻低且含有摻雜劑。在形成閘極電極層401之後，藉由以該閘極電極層401為掩模引入雜質元素，可以自對準地形成低電阻區403a及低電阻區403b。另外，有時低電阻區403a及低電阻區403b中的與汲極電極層405b或源極電極層405a接觸的部分及其附近的電阻比其他部分低，有時將上述電阻低的區域分別稱為源極區和汲極區。藉由設置低電阻區403a及低電阻區403b，可以緩和施加到設置在該一對低電阻區之間的通道形成區403c的電場。另外，藉由使源極電極層405a及汲極電極層405b分別與低電阻區 接觸，可以降低氧化物半導體膜403與源極電極層405a及汲極電極層405b之間的接觸電阻。
在本實施方式中，利用濺射法使用In-Ga-Zn類氧化物濺射靶材形成氧化物半導體膜403，該濺射靶材為多晶，密度為6.3g/cm3，並且原子數比為In：Ga：Zn=1：1：1。注意，雖然在本實施方式中，示出使用原子數比為In：Ga：Zn=1：1：1的In-Ga-Zn類氧化物濺射靶材的例子，但是不侷限於此。例如也可以使用如下濺射靶材：原子數比為In：Ga：Zn=3：1：2的In-Ga-Zn類氧化物濺射靶材；原子數比為In：Ga：Zn=2：2：1的In-Ga-Zn類氧化物濺射靶材；原子數比為In：Ga：Zn=1：1：2的In-Ga-Zn類氧化物濺射靶材；原子數比為In：Ga：Zn=2：1：4的In-Ga-Zn類氧化物濺射靶材。注意，當改變靶材的組成時，由於密度理論值不同，所以所得到的膜密度的上限也發生變化。
將成膜處理室內的背壓設定為5×10-3Pa以下，設定為6×10-5Pa較佳並將成膜時的壓力設定為低於2Pa，設定為0.4Pa以下較佳。
另外，將成膜之前或成膜時的成膜處理室內的水分壓設定為10-3Pa以下，設定為10-4Pa以下較佳，設定為10-5Pa以下更佳。上述水分壓是利用Q-mass測定的值。另外，將氫分壓設定為10-1Pa以下較佳，設定為10-2Pa以下更佳。
在本實施方式中，作為設置在成膜處理室內的Q- mass，使用愛發科(ULVAC,Inc.)製造的四極杆質譜儀Qulee CGM-051。
另外，較佳為在形成氧化物半導體膜403之前加熱基板400來去除附著在基板等的水分等。基板400可以使用以矽或碳化矽等為材料的單晶半導體基板或多晶半導體基板、以矽鍺等為材料的化合物半導體基板、SOI基板等，也可以使用玻璃基板、陶瓷基板、石英基板、藍寶石基板等。此外，也可以在形成基底絕緣層436之後進行去除附著在基底絕緣層436表面的水分等的加熱處理。
作為加熱處理，也可以使用利用被加熱的氣體等的介質的熱傳導或熱輻射來進行加熱(RTA，Rapid Thermal Anneal：快速熱退火)。作為RTA，例如可以利用GRTA(Gas Rapid Thermal Anneal：氣體快速熱退火)、LRTA(Lamp Rapid Thermal Anneal：燈快速熱退火)等。LRTA藉由鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈或者高壓汞燈等的燈發射的光(電磁波)輻射來加熱被處理物。GRTA利用高溫氣體進行加熱處理。作為氣體使用惰性氣體。在利用RTA的短時間的加熱處理中，即使以基板的應變點以上的溫度進行加熱基板也不會發生扭曲，所以可以高效地進行脫水化處理或脫氫化處理。
另外，加熱處理也可以採用電阻加熱方式，例如將基板溫度設定為500℃以上且650℃以下，將處理時間設定為1分鐘以上且10分鐘以下即可。將加熱處理的溫度設定為300℃以上且低於基板的應變點，設定為400℃以上 且650℃以下較佳，並在惰性氛圍、減壓氛圍或乾燥空氣氛圍中進行加熱處理。惰性氛圍是指以惰性氣體(氮、稀有氣體(氦、氖、氬、氪或氙)等)為主要成分的氛圍，較佳為不包含氫。例如，將引入的惰性氣體的純度設定為8N(99.999999%)以上，設定為9N(99.9999999%)以上較佳。或者，惰性氛圍是指以惰性氣體為主要成分的氛圍，其中反應性氣體的濃度低於0.1ppm。反應性氣體是指與半導體或金屬等發生反應的氣體。減壓氛圍是指壓力為10Pa以下的氛圍。乾燥空氣氛圍是指露點為-40℃以下，較佳為-50℃以下的氛圍。
另外，本實施方式的氧化物半導體膜403較佳為幾乎不含有銅、鋁、氯等雜質的高度純化了的膜。在電晶體的製程中，較佳為適當地選擇這些雜質不會混入或附著於氧化物半導體膜表面的製程。當這些雜質附著於氧化物半導體膜表面時，較佳為藉由進行將氧化物半導體膜表面暴露於草酸或稀氫氟酸等的處理或者電漿處理(N2O電漿處理等)來去除氧化物半導體膜表面的雜質。明確而言，將氧化物半導體膜中的銅濃度降低到1×1018atoms/cm3以下，較佳為降低到1×1017atoms/cm3以下。另外，將氧化物半導體膜中的鋁濃度降低到1×1018atoms/cm3以下。另外，將氧化物半導體膜中的氯濃度降低到2×1018atoms/cm3以下。
另外，由於較佳為剛成膜之後的氧化物半導體膜處於包含多於化學計量組成的氧的過飽和的狀態，所以較佳為 在濺射氣體中氧所占的比率大的條件下進行成膜，更佳為在氧氛圍(氧氣體為100%)下進行成膜。藉由在濺射氣體中氧所占的比率大的條件下，尤其是在氧氣體為100%的氛圍下進行成膜，即使將進行濺射成膜時的基板溫度設定為300℃以上，也可以抑制Zn的釋放從而可以得到緻密的膜。
另外，藉由調節成膜條件，例如將被成膜基板的溫度設定為200℃以上，可以得到包含結晶部的緻密的氧化物半導體膜。此外，也可以在形成氧化物半導體膜之後進行200℃以上的加熱處理來得到包含結晶部的緻密的氧化物半導體膜。
另外，在本實施方式中，作為氧化物半導體膜403的材料使用至少含有銦及鎵的材料。例如，可以使用In-Ga類氧化物；三元金屬氧化物的In-Ga-Zn類氧化物(IGZO)；四元金屬氧化物的In-Sn-Ga-Zn類氧化物、In-Hf-Ga-Zn類氧化物、In-Al-Ga-Zn類氧化物。此外，作為氧化物半導體，可以使用表示為InM1XM2(1-X)ZnYOZ(0<X<1，In>Zn，Z>1)的材料。明確而言，氧化物半導體膜403可以使用M1為Ga，M2為Ti，X=0.05的In：Ti：Ga：Zn=3：0.05：0.95：2的濺射靶材利用濺射法形成InTiGaZnO膜。例如，作為氧化物半導體膜403的材料，還可以使用二元金屬氧化物如In-Zn類氧化物、Sn-Zn類氧化物、Al-Zn類氧化物、Zn-Mg類氧化物、Sn-Mg類氧化物、In-Mg類氧化物；三元金屬氧化物如In- Al-Zn類氧化物、In-Sn-Zn類氧化物、Sn-Ga-Zn類氧化物、Al-Ga-Zn類氧化物、Sn-Al-Zn類氧化物、In-Hf-Zn類氧化物、In-La-Zn類氧化物、In-Ce-Zn類氧化物、In-Pr-Zn類氧化物、In-Nd-Zn類氧化物、In-Sm-Zn類氧化物、In-Eu-Zn類氧化物、In-Gd-Zn類氧化物、In-Tb-Zn類氧化物、In-Dy-Zn類氧化物、In-Ho-Zn類氧化物、In-Er-Zn類氧化物、In-Tm-Zn類氧化物、In-Yb-Zn類氧化物、In-Lu-Zn類氧化物；以及四元金屬氧化物如In-Sn-Al-Zn類氧化物、In-Sn-Hf-Zn類氧化物、In-Hf-Al-Zn類氧化物。
另外，在本實施方式中，氧化物半導體膜403使用CAAC-OS膜。
CAAC-OS膜不是完全的單晶，也不是完全的非晶。CAAC-OS膜是在非晶相中具有結晶部及非晶部的結晶-非晶混合相結構的氧化物半導體膜。另外，在大多情況下該結晶部分的尺寸為能夠容納於一個邊長小於100nm的立方體的尺寸。另外，在利用透射電子顯微鏡(TEM：Transmission Electron Microscope)觀察到的影像中，包括在CAAC-OS膜中的非晶部與結晶部的邊界不明確。另外，利用TEM在CAAC-OS膜中觀察不到晶界(grain boundary)。因此，在CAAC-OS膜中，起因於晶界的電子遷移率的降低得到抑制。
在包含於CAAC-OS膜中的結晶部中，c軸在平行於CAAC-OS膜的被形成面的法線向量或CAAC-OS膜的表面 的法線向量的方向上一致，在從垂直於ab面的方向看時形成有三角形或六角形的原子排列，且在從垂直於c軸的方向看時，金屬原子排列為層狀或者金屬原子和氧原子排列為層狀。另外，不同結晶部的a軸及b軸的方向也可以彼此不同。在本說明書中，在只記載“垂直”時，包括85°以上且95°以下的範圍。另外，當只記載“平行”時，包括-5°以上且5°以下的範圍。
另外，在CAAC-OS膜中，結晶部的分佈也可以不均勻。例如，在CAAC-OS膜的形成過程中，當從氧化物半導體膜的表面一側進行結晶生長時，有時與被形成面附近相比，在表面附近結晶部所占的比例高。另外，當對CAAC-OS膜添加雜質時，有時在該雜質添加區中結晶部非晶化。
因為包括在CAAC-OS膜中的結晶部的c軸在平行於CAAC-OS膜的被形成面的法線向量或CAAC-OS膜的表面的法線向量的方向上一致，所以有時根據CAAC-OS膜的形狀(被形成面的剖面形狀或表面的剖面形狀)c軸朝向彼此不同的方向。另外，結晶部的c軸方向是平行於形成CAAC-OS膜時的CAAC-OS膜的被形成面的法線向量或CAAC-OS膜的表面的法線向量的方向。結晶部藉由成膜或成膜後進行的加熱處理等的晶化處理來形成。
另外，為了對氧化物半導體膜403供應充分的氧而使其處於氧過飽和的狀態，較佳為以覆蓋氧化物半導體膜並與其接觸的方式設置包含過剩的氧的絕緣層(SiOX等)。作 為與氧化物半導體膜403接觸的基底絕緣層436及閘極絕緣層402使用包含過剩的氧的絕緣層(SiOX等)。
另外，因為包含過剩的氧的絕緣層中的氫濃度也影響到電晶體的特性，所以是重要的。
當包含過剩的氧的絕緣層中的氫濃度為7.2×1020atoms/cm3以上時，電晶體的初期特性的偏差增大，通道長度依賴性增大，並且在BT壓力測試中電晶體大幅度地劣化，所以使包含過剩的氧的絕緣層中的氫濃度低於7.2×1020atoms/cm3。就是說，較佳的是，氧化物半導體膜中的氫濃度為5×1019atoms/cm3以下，並且，包含過剩的氧的絕緣層中的氫濃度低於7.2×1020atoms/cm3。
再者，較佳的是，在包含過剩的氧的絕緣層的外側設置用來抑制從氧化物半導體膜釋放氧的阻擋層(AlOX等)。絕緣層406用作阻擋層。
藉由在氧化物半導體膜的上下設置包含過剩的氧的絕緣層或阻擋層，可以使氧化物半導體膜處於與化學計量組成大致一致的狀態或者包含多於化學計量組成的氧的過飽和的狀態。例如，當氧化物半導體膜的化學計量組成為In：Ga：Zn：O=1：1：1：4時，氧化物半導體膜(IGZO膜)中的氧的原子數比大於4。
藉由採用上述成膜條件或者進行成膜後的加熱處理，可以使氧化物半導體膜403的密度高於6.0g/cm3且低於6.375g/cm3。如此，當形成接近單晶的高密度的氧化物半導體膜時，半導體裝置的可靠性得到提高。
下面，採用不同的氧化物半導體膜的成膜條件形成不同膜質的氧化物半導體膜，並且利用XRR分別測定氧化物半導體膜的密度。
作為樣本1，在玻璃基板上利用濺射法形成100nm厚的氧化矽膜(SiOX)之後，將濺射成膜時的基板溫度設定為室溫並形成100nm厚的IGZO膜。其他成膜條件如下：使用密度為6.3g/cm3且原子數比為In：Ga：Zn=1：1：1的In-Ga-Zn類氧化物濺射靶材；利用DC濺射法；背壓為6×10-5Pa；成膜時的壓力為0.4Pa；氬氣流量為30sccm；氧氣流量為15sccm；功率為0.5kW；靶材與基板之間的距離為60mm。
樣本2的成膜條件除了將濺射成膜時的基板溫度設定為300℃之外與樣本1相同。另外，樣本3的成膜條件除了將濺射成膜時的基板溫度設定為400℃之外與樣本1相同。
圖1A示出各個樣本的X射線反射分佈(也稱為XRR測定曲線)，圖1B示出擴大全反射入射角附近的圖表。縱軸表示全反射強度，橫軸表示2θ。可以由X射線的全反射入射角算出膜密度。另外，根據干涉條紋間距決定膜厚度，粗糙度由密度分佈定義並由擬合決定。
根據上述結果算出了膜密度，樣本1的膜密度為6.0g/cm3，樣本2的膜密度為6.2g/cm3，樣本3的膜密度為6.3g/cm3。另外，利用TEM觀察得到的IGZO膜的狀態，樣本1處於非晶狀態，在樣本2及樣本3中觀察到結 晶部，所以這些膜為CAAC-OS膜。樣本1、樣本2及樣本3都是緻密的膜。
為了進行比較，形成含有氫的氧化物半導體膜。圖2A示出該膜的X射線反射分佈，圖2B示出擴大全反射入射角附近的圖表。
另外，在本說明書中，“氫”表示氫原子，例如在記載為“含有氫”的情況下，其包括包含於氫分子、烴、羥基及水等中的氫。
樣本4的成膜條件如下：使用密度為6.3g/cm3且原子數比為In：Ga：Zn=1：1：1的In-Ga-Zn類氧化物濺射靶材；利用DC濺射法；背壓為5×10-3Pa；成膜時的壓力為0.4Pa；將氬和氧的混合氣體中氧氣所占的比率設定為30%；功率為0.1kW；將濺射成膜時的基板溫度設定為室溫；靶材與基板之間的距離為110mm。
樣本5的成膜條件除了將成膜時的壓力設定為2Pa之外與樣本4相同。
根據上述結果算出了膜密度，樣本4的膜密度為5.9g/cm3，樣本5的膜密度為4.7g/cm3。另外，利用TEM觀察得到的IGZO膜的狀態，樣本4及樣本5都處於非晶狀態。
另外，圖16A示出利用Q-mass測定樣本4(膜密度為5.9g/cm3)的IGZO膜的成膜之前的成膜處理室內的水分壓、氫分壓、氮分壓、氧分壓及氬分壓。圖16B示出成膜時的水分壓、氫分壓、氮分壓、氧分壓及氬分壓。
另外，圖16C示出利用Q-mass測定樣本5(膜密度為4.7g/cm3)的IGZO膜的成膜之前的成膜處理室內的水分壓、氫分壓、氮分壓、氧分壓及氬分壓。圖16D示出成膜時的水分壓、氫分壓、氮分壓、氧分壓及氬分壓。
另外，圖17A示出利用Q-mass測定樣本2的IGZO膜(膜密度為6.2g/cm3)的成膜之前的成膜處理室內的水分壓、氫分壓、氮分壓、氧分壓及氬分壓。圖17B示出成膜時的水分壓、氫分壓、氮分壓、氧分壓及氬分壓(注意，這是基板溫度為200℃時的值)。
根據這些結果可知，膜密度為6.0g/cm3以下的低密度的膜(樣本4及樣本5)在如下條件下形成：成膜之前的水分壓高於10-4Pa；成膜時的水分壓高於10-3Pa。由此，可以說有如下傾向：當成膜前的水分壓或者成膜時的水分壓高時形成的膜密度低。另外，低密度的膜，尤其是膜密度為4.7g/cm3的樣本5的膜在成膜時吸收了水分的可能性高。實際上利用TDS分析(Thermal Desorption Spectroscopy：熱脫附譜分析法)測定了樣本5的水的釋放量，樣本5的水的釋放量是作為緻密的膜的樣本2的10倍以上。因此，當在以與樣本5同樣的條件形成膜之後又進行某種加熱處理或發生隨時間的變化時，該膜中的水分有可能擴散或者有可能發生水分的釋放吸收等而使特性發生變化。
另外，低密度的膜，尤其是膜密度為4.7g/cm3的樣本5的膜厚度方向上的膜質也有可能不均勻，或者膜厚度方 向上的組成有可能發生變化，所以當將低密度的氧化物半導體膜用於電晶體時，有可能增大電特性偏差。
其密度高於6.0g/cm3的氧化物半導體膜可以形成在大面積的玻璃基板上。另外，與低密度的膜相比緻密的膜的膜厚度方向上的膜質均勻，因此藉由將緻密的氧化物半導體膜用於電晶體，電特性偏差小，所以在使用大面積的玻璃基板進行大量生產上具有優勢。當形成大面積的緻密的膜時，為了抑制基板的收縮，較佳為將濺射成膜時的基板溫度設定為200℃以上以形成剛成膜之後的密度高的氧化物半導體膜。另外，較佳為使用基板的收縮小的玻璃基板，作為這種基板較佳為使用熱膨脹係數為25×10-7/℃以上且50×10-7/℃以下(更佳為30×10-7/℃以上且40×10-7/℃)且應變點為650℃以上且750℃以下(更佳為700℃以上且740℃以下)的基板。在使用第5代(1000mm×1200mm或1300mm×1500mm)、第6代(1500mm×1800mm)、第7代(1870mm×2200mm)、第8代(2200mm×2500mm)、第9代(2400mm×2800mm)、第10代(2880mm×3130mm)等大型玻璃基板的情況下，有時由於半導體裝置的製程中的加熱處理等引起的基板的收縮而微細加工變得困難。因此，當作為基板使用上述大型玻璃基板時，較佳為使用收縮小的基板。例如，作為基板可以使用在450℃，較佳為500℃的溫度下進行1小時的加熱處理之後的收縮量為20ppm以下，較佳為10ppm以下，更佳為5ppm以下的大型玻璃基板。
另外，進行如下實驗以得到擴散分佈：以同位素元素(18O或重氫(D))為示蹤劑檢測非晶狀態的IGZO膜和CAAC-OS膜中的氧及氫的行為。
在5英寸見方的單晶矽基板(0.7mm厚)上形成100nm厚的熱氧化膜，然後形成100nm厚的IGZO膜來製造樣本A、樣本B、樣本C、樣本D。樣本A及樣本C是以與樣本1相同的成膜條件(濺射成膜時的基板溫度為室溫)形成的非晶狀態的IGZO膜。所以，可以認為樣本A及樣本C具有與樣本1相同的膜密度。另外，樣本B及樣本D是以與樣本3相同的成膜條件(濺射成膜時的基板溫度為400℃)形成的CAAC-OS膜。圖21示出樣本B的CAAC-OS膜的表面附近的剖面TEM像。另外，可以認為樣本B及樣本D具有與樣本3相同的膜密度。注意，樣本3使用玻璃基板，而樣本B及樣本D使用單晶矽基板，所以濺射成膜時的基板溫度稍微不同。
將該樣本A放在顯微鏡加熱板上並在18O的氛圍下進行100℃、200℃、300℃、400℃、500℃、600℃的加熱處理(加熱處理時間為1小時)使18O擴散到IGZO膜中，然後利用SSDP-SIMS(從背面進行測定)測定18O的擴散分佈。圖18A示出其結果。同樣地，圖18B示出樣本B的18O的擴散分佈的測量結果。
另外，圖19A示出改變了圖18A的縱軸的刻度的圖表。另外，圖19B示出改變圖了圖18B的縱軸的刻度的圖表。
由圖18A及圖19A可知，樣本A的加熱處理溫度為400℃時的18O的擴散長度是6nm，加熱處理溫度為500℃時的18O的擴散長度是30nm。另外，樣本A的加熱處理溫度為400℃時的表面附近的18O的濃度是0.5%，由此算出擴散參數D0是6×10-6cm2/sec。
由圖18B及圖19B可知，樣本B的加熱處理溫度為400℃時的18O的擴散長度是5nm，加熱處理溫度為500℃時的18O的擴散長度是10nm。另外，樣本B的加熱處理溫度為400℃時的表面附近的18O的濃度是0.3%，由此算出擴散參數D0是1×10-13cm2/sec。
另外，在重氫(5重量%)和氬的混合氣體的氛圍下以與18O的擴散分佈測定實驗同樣的步驟分別測定樣本C及樣本D的重氫的擴散分佈。另外，將加熱處理溫度(加熱處理時間為1小時)設定為100℃、200℃、300℃、400℃來使重氫擴散到IGZO膜中，然後利用SSDP-SIMS測定重氫的擴散分佈。圖20A示出樣本C的重氫的擴散分佈，圖20B示出樣本D的重氫的擴散分佈。
由圖20A可知，樣本C的加熱處理溫度為200℃時的重氫的擴散長度是30nm。另外，樣本C的加熱處理溫度為200℃時的表面附近的D濃度(1/cm3)是2×10-19，由此算出擴散參數D0是3×10-12cm2/sec。
另外，由圖20B可知，樣本D的加熱處理溫度為200℃時的重氫的擴散長度是20nm。另外，樣本D的加熱處理溫度為200℃時的表面附近的D濃度(1/cm3)是6×10-18 ，由此算出擴散參數D0是6×10-15cm2/sec。
根據這些結果可知，比非晶狀態的IGZO膜(樣本A)緻密的CAAC-OS膜(樣本B)的18O的擴散長度及混入量被抑制。另外，同樣地，與樣本C相比，比樣本C緻密的樣本D的重氫的擴散長度及混入量被抑制。
因此，與低密度的膜相比，緻密的膜能夠保持穩定的狀態。因此，藉由使用緻密的氧化物半導體膜，可以提高半導體裝置的可靠性。
再者，在通道長度為30nm以下的電晶體或氧化物半導體膜的厚度為30nm以下的電晶體中，有效的是使用擴散長度短且雜質的混入量得到抑制的緻密的氧化物半導體膜。由於在緻密的氧化物半導體膜中空洞少或者即使存在空洞，氫或水也不會進入到空洞中，由此可以實現高可靠性的半導體裝置。
在此，說明由具有c軸平行於表面的法線向量的結晶區的氧化物半導體構成的濺射靶材的製造方法(參照圖22)。
首先，稱量濺射靶材的原料(步驟S101)。
這裏，作為濺射靶材的原料準備InOx原料(In的原料)、GaOY原料(Ga的原料)及ZnOZ原料(Zn的原料)。另外，X、Y及Z為任意正數，例如，可以將X設定為1.5，Y設定為1.5，Z設定為1。當然，上述原料僅為一個例子，為了獲得所希望的化合物可以適當地選擇原料。例如，也可以使用MOY原料代替GaOY原料。在此，M可 以為Sn、Hf或Al。或者，M也可以為鑭系元素的La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb或Lu。雖然在本實施方式中示出使用三種原料的例子，但是並不侷限於此。例如，本實施方式也可以應用於使用四種以上的原料的情況或使用一種或二種的原料的情況。
接著，將InOx原料、GaOY原料及ZnOZ原料以規定比率混合。
作為規定比率，例如可以將InOx原料、GaOY原料及ZnOZ原料的莫耳數比設定為2：2：1、8：4：3、3：1：1、1：1：1、4：2：3、1：1：2、3：1：4或3：1：2。藉由使用具有該比率的混合材料，可以易於形成由具有c軸平行於表面的法線向量的結晶區的氧化物半導體構成的濺射靶材。
明確而言，當製造具有In：Ga：Zn=1：1：1[原子數比]的組成的In-Ga-Zn類氧化物濺射靶材時，以滿足In2O3：Ga2O3：ZnO=1：1：2[莫耳數比]的方式稱量各個原料。
另外，當使用MOY原料代替GaOY原料時，也可以將InOX原料、MOY原料及ZnOZ原料的莫耳數比設定為2：2：1、8：4：3、3：1：1、1：1：1、4：2：3、1：1：2、3：1：4或3：1：2。
首先，說明利用濕式方式的濺射靶材的製造方法。在稱量濺射靶材的原料之後，利用球磨機等粉碎並混合該原料來製造化合物粉末。並且，對該化合物粉末混合離子交換水、有機添加物等來製造漿料(步驟S111)。
接著，將該漿料灌入鋪有能夠透過水分的過濾片的模子並去除水分。該模子可以使用頂面形狀為矩形或圓形的金屬製品或氧化物製品。另外，該模子的底部可以具有一個或多個孔。藉由設置該孔，可以迅速地去除漿料中的水分。該過濾片可以使用多孔樹脂、布等。
利用設置在灌入了漿料的模子的底部的孔進行減壓排水來去除漿料中的水分。接著，對經過減壓排水被去除水分的漿料進行自然乾燥。由此，被去除了水分的漿料成形為模子的內部的形狀(步驟S113)。
接著，在氧(O2)氛圍中以1400℃焙燒得到的成形體(步驟S114)。藉由上述步驟，可以利用濕式方式得到濺射靶材。
接著，說明利用乾處理的濺射靶材的製造方法。在稱量濺射靶材的原料之後，利用球磨機等粉碎並混合該原料來製造化合物粉末。(步驟S121)。
接著，將得到的化合物粉末灌入模子並利用加壓裝置進行加壓使該化合物粉末成形而形成成形體(步驟S122)。
將得到的成形體設置在電爐等的加熱裝置中並在氧(O2)氛圍中以1400℃進行焙燒(步驟S123)。另外，在本實施方式中，將步驟S122及步驟S123那樣分開進行成形製程和焙燒製程的方式稱為冷壓方式。作為冷壓方法的比較例，下面說明同時進行成形製程和焙燒製程的熱壓方式。
首先，進行到上述步驟S121為止的製程。接著，將得到的化合物粉末灌入模子並在氬(Ar)氛圍中以1000℃對 該模子進行加熱，同時利用加壓裝置對設置在模子內的化合物粉末進行加壓。如此，藉由在焙燒化合物粉末的同時進行加壓，可以使該化合物粉末成形而形成成形體(步驟S125)。
在上述方式中，與冷壓方式或熱壓方式相比，當使用利用濕式方式得到的濺射靶材進行成膜時，容易得到具有c軸平行於表面的法線向量的結晶區的氧化物半導體膜。當然，即使使用利用冷壓方式得到的濺射靶材，根據成膜條件也可以形成具有c軸平行於表面的法線向量的結晶區的氧化物半導體膜。
實施方式2
在本實施方式中，圖3C及圖3D示出與實施方式1不同的結構的例子。注意，與實施方式1相同的部分使用相同的符號，在此為了簡化起見省略詳細說明。
圖3C是電晶體421的平面圖，圖3D是沿著圖3C的線C-D的剖面圖。圖3C所示的電晶體421包括：基板400上的基底絕緣層436；基底絕緣層436上的氧化物半導體膜403；設置在氧化物半導體膜403上的閘極絕緣層402；隔著閘極絕緣層402設置在氧化物半導體膜403上的閘極電極層401；設置在閘極電極層401上的絕緣層406、絕緣層407；藉由設置在閘極絕緣層402、絕緣層406及絕緣層407中的開口與氧化物半導體膜403電連接的源極電極層405a或汲極電極層405b；在源極電極層 405a或汲極電極層405b上以與其接觸的方式設置的源極佈線層465a或汲極佈線層465b。
在電晶體421中，源極電極層405a及汲極電極層405b以嵌入設置在閘極絕緣層402、絕緣層406及絕緣層407中的開口中的方式設置，並分別與氧化物半導體膜403接觸。上述電極層藉由如下方法形成：以嵌入到達氧化物半導體膜403的閘極絕緣層402、絕緣層406及絕緣層407中的開口中的方式在絕緣層407上形成導電膜，藉由對該導電膜進行拋光處理去除設置在絕緣層407上的導電膜的一部分(包括至少與閘極電極層401重疊的區域)來斷開該導電膜。
另外，在電晶體421中，源極電極層405a與汲極電極層405b之間的通道長度方向上的距離比源極佈線層465a與汲極佈線層465b之間的通道長度方向上的距離短。此外，在電晶體421中，源極電極層405a與汲極電極層405b之間的通道長度方向上的距離比實施方式1所示的電晶體420中的源極電極層405a與汲極電極層405b之間的通道長度方向上的距離短，因此電晶體421比電晶體420小。
另外，閘極電極層401、源極電極層405a、汲極電極層405b、源極佈線層465a及汲極佈線層465b可以使用含有選自鉬、鈦、鉭、鎢、鋁、銅、鉻、釹、鈧中的元素的金屬膜或以上述元素為成分的金屬氮化物膜(氮化鈦膜、氮化鉬膜、氮化鎢膜)等。
在本實施方式中，利用濺射法使用In-Ga-Zn類氧化物濺射靶材形成氧化物半導體膜403，該濺射靶材為多晶，密度為6.3g/cm3，並且原子數比為In：Ga：Zn=1：1：1。將成膜處理室內的背壓設定為5×10-3Pa以下，設定為6×10-5Pa較佳，並將成膜時的壓力設定為低於2Pa，設定為0.4Pa以下較佳。另外，將成膜之前或成膜時的成膜處理室內的水分壓設定為10-3Pa以下，設定為10-4Pa以下更佳，設定為10-5Pa以下進一步較佳。上述水分壓是利用Q-mass測定的值。另外，將濺射成膜時的基板溫度設定為400℃形成密度為6.3g/cm3且包含結晶部的氧化物半導體膜作為氧化物半導體膜403。
如此，藉由作為氧化物半導體膜403使用接近單晶的高密度的氧化物半導體膜，可以提高半導體裝置的可靠性。
此外，本實施方式可以與實施方式1自由地組合。
實施方式3
在本實施方式中，圖4A及圖4B示出與實施方式1不同的結構的例子。注意，與實施方式1相同的部分使用相同的符號，在此為了簡化起見省略詳細說明。
圖4A是電晶體422的平面圖，圖4B是沿著圖4A的線E-F的剖面圖。
如作為通道長度方向上的剖面圖的圖4B所示，電晶體422在設置有基底絕緣層436的基板400上設置有：包 括通道形成區403c、低電阻區403a、403b的氧化物半導體膜403；源極電極層405a；汲極電極層405b；閘極絕緣層402；閘極電極層401；設置在閘極電極層401的側面的側壁絕緣層412a、412b；設置在閘極電極層401上的絕緣層413；設置在源極電極層405a及汲極電極層405b上的絕緣層406及絕緣層407；覆蓋電晶體422的絕緣層415。到達源極電極層405a或汲極電極層405b的開口形成在絕緣層406、絕緣層407及絕緣層415中，在絕緣層415上設置有源極佈線層465a及汲極佈線層465b。
源極電極層405a及汲極電極層405b藉由如下方法形成：以覆蓋側壁絕緣層412a、412b的方式在絕緣層413上形成導電膜，並對該導電膜進行拋光處理而去除設置在絕緣層413上的導電膜的一部分(包括至少與閘極電極層401重疊的區域)來斷開該導電膜。
另外，源極電極層405a及汲極電極層405b以與露出的氧化物半導體膜403的上表面及側壁絕緣層412a或側壁絕緣層412b接觸的方式設置。由此，源極電極層405a或汲極電極層405b及氧化物半導體膜403接觸的區域(接觸區域)與閘極電極層401之間的距離相當於側壁絕緣層412a、412b的通道長度方向上的寬度。由此，除了可以實現電晶體的微型化之外，還可以降低因製程導致的電晶體的電特性的偏差。
如此，由於可以縮短源極電極層405a或汲極電極層405b及氧化物半導體膜403接觸的區域(接觸區域)與閘極 電極層401之間的距離，所以源極電極層405a或汲極電極層405b及氧化物半導體膜403接觸的區域(接觸區域)與閘極電極層401之間的電阻變小，從而能夠使電晶體422的導通特性得到提高。
作為閘極絕緣層402的材料，可以使用氧化矽、氧化鎵、氧化鋁、氮化矽、氧氮化矽、氧氮化鋁或氮氧化矽等。較佳為閘極絕緣層402的與氧化物半導體膜403接觸的部分中含有氧。尤其是，較佳為閘極絕緣層402在其膜中(塊體中)至少含有超過化學計量組成的量的氧。例如，當將氧化矽膜用作閘極絕緣層402時，較佳為使用SiO2+α(注意，α>0)的膜。在本實施方式中，作為閘極絕緣層402使用為SiO2+α(注意，α>0)的氧化矽膜。藉由將該氧化矽膜用作閘極絕緣層402，可以向氧化物半導體膜403供應氧，從而能夠使特性優良。再者，較佳為考慮到所製造的電晶體的尺寸及閘極絕緣層402的臺階覆蓋性而形成閘極絕緣層402。
此外，藉由作為閘極絕緣層402的材料使用氧化鉿、氧化釔、矽酸鉿(HfSixOy(x>0，y>0))、添加有氮的矽酸鉿、鋁酸鉿(HfAlxOy(x>0、y>0))以及氧化鑭等high-k材料，可以降低閘極漏電流。而且，閘極絕緣層402既可以是單層結構，又可以是疊層結構。
另外，作為基底絕緣層436、絕緣層413、側壁絕緣層412a、412b、絕緣層406、407、415，可以使用選自用於閘極絕緣層的上述材料。此外，除了上述材料以外，絕 緣層407、415還可以使用聚醯亞胺樹脂、丙烯酸樹脂、苯並環丁烯類樹脂等有機材料。
在本實施方式中，利用濺射法使用In-Ga-Zn類氧化物濺射靶材形成氧化物半導體膜403，該濺射靶材為多晶，密度為6.3g/cm3，並且原子數比為In：Ga：Zn=1：1：1。將成膜處理室內的背壓設定為5×10-3Pa以下，設定為6×10-5Pa較佳，並將成膜時的壓力設定為低於2Pa，設定為0.4Pa以下較佳。另外，將成膜之前或成膜時的成膜處理室內的水分壓設定為10-3Pa以下，設定為10-4Pa以下更佳，設定為10-5Pa以下進一步較佳。上述水分壓是利用Q-mass測定的值。另外，將濺射成膜時的基板溫度設定為300℃形成密度為6.2g/cm3且包含結晶部的氧化物半導體膜作為氧化物半導體膜403。
如此，藉由作為氧化物半導體膜403使用高密度的氧化物半導體膜，可以提高半導體裝置的可靠性。
此外，本實施方式可以與實施方式1或實施方式2自由的組合。
實施方式4
在本實施方式中，圖4C及圖4D示出與實施方式2不同的結構的例子。注意，與實施方式2相同的部分使用相同的符號，在此為了簡化起見省略詳細說明。
圖4C是電晶體423的平面圖，圖4D是沿著圖4C的線G-H的剖面圖。
圖4C及圖4D所示的電晶體423包括：基板400上的基底絕緣層436；源極電極層405a及汲極電極層405b；包括夾在源極電極層405a與汲極電極層405b之間的通道形成區403c及低電阻區403a、403b的氧化物半導體膜403；與氧化物半導體膜403、源極電極層405a及汲極電極層405b的上表面接觸的閘極絕緣層402；隔著閘極絕緣層402設置在氧化物半導體膜403上的閘極電極層401；與閘極電極層401的通道長度方向上的側面中的一方接觸的側壁絕緣層412a；與閘極電極層401的通道長度方向上的側面中的另一方接觸的側壁絕緣層412b；覆蓋閘極電極層401的絕緣層406及絕緣層407；絕緣層407上的與源極電極層405a或汲極電極層405b接觸地設置的源極佈線層465a或汲極佈線層465b。
另外，也可以在氧化物半導體膜403中不設置低電阻區403a、403b。此時，通道形成區403c的通道長度方向上的側面與源極電極層405a接觸，通道形成區403c的通道長度方向上的另一個側面與汲極電極層405b接觸。
氧化物半導體膜403、源極電極層405a、汲極電極層405b的上表面的高度大致一致，在島狀的氧化物半導體膜上形成成為源極電極層及汲極電極層(也包括由與此相同的層形成的佈線)的導電膜，然後進行拋光(切削、研磨)處理以使氧化物半導體膜403的上表面露出的方式去除導電膜的一部分。
在本實施方式中，利用濺射法使用In-Ga-Zn類氧化 物濺射靶材形成氧化物半導體膜403，該濺射靶材為多晶，密度為6.3g/cm3，並且原子數比為In：Ga：Zn=1：1：1。將成膜處理室內的背壓設定為5×10-3Pa以下，設定為6×10-5Pa較佳，並將成膜時的壓力設定為低於2Pa，設定為0.4Pa以下較佳。另外，將成膜之前或成膜時的成膜處理室內的水分壓設定為10-3Pa以下，設定為10-4Pa以下更佳，設定為10-5Pa以下進一步較佳。上述水分壓是利用Q-mass測定的值。另外，將濺射成膜時的基板溫度設定為300℃形成密度為6.2g/cm3且包含結晶部的氧化物半導體膜作為氧化物半導體膜403。
如此，藉由作為氧化物半導體膜403使用高密度的氧化物半導體膜，可以提高半導體裝置的可靠性。
另外，本實施方式可以與實施方式1、實施方式2或實施方式3自由地組合。
實施方式5
雖然在實施方式1至4中示出了頂閘極型結構的例子，但是在本實施方式示出底閘極型結構(也稱為通道停止型)的例子。
圖5A是電晶體424的平面圖，圖5B是沿著圖5A的線I-J的剖面圖。
如為通道長度方向上的剖面圖的圖5B所示，電晶體424在設置有基底絕緣層436的基板400上包括閘極電極層401、閘極絕緣層402、氧化物半導體膜403、絕緣層 414、源極電極層405a、汲極電極層405b。
另外，作為基板400可以使用鋁矽酸鹽玻璃、鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃等用於電子工業的各種玻璃基板。另外，較佳為使用應變點為650℃以上且750℃以下的基板。
接觸於氧化物半導體膜403的絕緣層414設置在與閘極電極層401重疊的氧化物半導體膜403的通道形成區上，其一部分用作通道保護膜。再者，絕緣層414具有到達氧化物半導體膜403的開口435a、435b，並且該開口435a、435b的內壁被源極電極層405a或汲極電極層405b覆蓋。由此，氧化物半導體膜403的邊緣部被絕緣層414覆蓋，絕緣層414還用作層間絕緣膜。在閘極佈線與源極佈線的交叉部中，藉由作為層間絕緣膜除了閘極絕緣層402以外還設置絕緣層414，可以降低寄生電容。
作為絕緣層414的材料，可以使用氧化矽、氧化鎵、氧化鋁、氮化矽、氧氮化矽、氧氮化鋁或氮氧化矽等。
另外，絕緣層414既可以為單層又可以為疊層。此外，當採用疊層時，也可以利用多個蝕刻製程形成不同圖案形狀而使下層的端部與上層的端部不一致，即，與上層相比下層的端部突出的剖面結構。
在本實施方式中，利用濺射法使用In-Ga-Zn類氧化物濺射靶材形成氧化物半導體膜403，該濺射靶材為多晶，密度為6.3g/cm3，並且原子數比為In：Ga：Zn=1：1：1。將成膜處理室內的背壓設定為5×10-3Pa以下，設定 為6×10-5Pa較佳，並將成膜時的壓力設定為低於2Pa，設定為0.4Pa以下較佳。另外，將成膜之前或成膜時的成膜處理室內的水分壓設定為10-3Pa以下，設定為10-4Pa以下更佳，設定為10-5Pa以下進一步較佳。上述水分壓是利用Q-mass測定的值。另外，將濺射成膜時的基板溫度設定為300℃形成密度為6.2g/cm3且包含結晶部的氧化物半導體膜作為氧化物半導體膜403。
如此，藉由作為氧化物半導體膜403使用高密度的氧化物半導體膜，可以提高半導體裝置的可靠性。
另外，藉由作為顯示裝置的切換元件使用在高密度的氧化物半導體膜中形成通道形成區的電晶體，可以實現電特性偏差小的顯示裝置。
另外，本實施方式可以與實施方式1至實施方式4中的任一個自由的組合。
實施方式6
在本實施方式中，圖5C及圖5D示出其一部分與實施方式5不同的電晶體的例子。
圖5C是電晶體425的平面圖，圖5D是沿著圖5C的線K-L的剖面圖。
如作為通道長度方向上的剖面圖的圖5D所示，電晶體425在設置有基底絕緣層436的基板400上包括閘極電極層401、閘極絕緣層402、氧化物半導體膜403、絕緣層414、源極電極層405a、汲極電極層405b。
接觸於氧化物半導體膜403的絕緣層414設置在與閘極電極層401重疊的氧化物半導體膜403中的通道形成區上，其用作通道保護膜。
另外，在圖5C中示出了以覆蓋氧化物半導體膜403的邊緣部的方式設置源極電極層405a或汲極電極層405b的平面圖，但是不侷限於此，例如如平面圖的圖5E所示，也可以以使氧化物半導體膜403的邊緣部露出的方式設置源極電極層405a或汲極電極層405b。此時，在利用蝕刻形成源極電極層405a或汲極電極層405b時，氧化物半導體膜403的露出的部分有可能被蝕刻氣體等污染。當氧化物半導體膜403的露出的部分有可能被蝕刻氣體等污染時，較佳為在利用蝕刻形成源極電極層405a及汲極電極層405b之後，對氧化物半導體膜403的露出的部分進行電漿處理(N2O氣體及O2氣體)或洗滌(水、草酸或稀氫氟酸(將1%稀氫氟酸稀釋為100倍))。另外，圖5E與圖5C的區別僅在於氧化物半導體膜403的圖案形狀，其他的結構相同。
在本實施方式中，利用濺射法使用In-Ga-Zn類氧化物濺射靶材形成氧化物半導體膜403，該濺射靶材為多晶，密度為6.3g/cm3，並且原子數比為In：Ga：Zn=1：1：1。將成膜處理室內的背壓設定為5×10-3Pa以下，設定為6×10-5Pa較佳，並將成膜時的壓力設定為低於2Pa，設定為0.4Pa以下較佳。另外，將成膜之前或成膜時的成膜處理室內的水分壓設定為10-3Pa以下，設定為10-4Pa以 下更佳，設定為10-5Pa以下進一步較佳。上述水分壓是利用Q-mass測定的值。另外，將濺射成膜時的基板溫度設定為400℃形成密度為6.3g/cm3且包含結晶部的氧化物半導體膜作為氧化物半導體膜403。
如此，藉由作為氧化物半導體膜403使用高密度的氧化物半導體膜，可以提高半導體裝置的可靠性。
另外，藉由作為顯示裝置的切換元件使用在高密度的氧化物半導體膜中形成通道形成區的電晶體，可以實現電特性偏差小的顯示裝置。
另外，本實施方式可以與實施方式1至5中任一個自由地組合。
實施方式7
在本實施方式中，圖6A及圖6B示出其一部分與實施方式5不同的電晶體的例子。
在本實施方式中示出底閘極型結構(也稱為通道蝕刻型)的例子。
圖6B是電晶體426的平面圖，圖6A是沿著圖6B的線M-N的剖面圖。
如作為通道長度方向上的剖面圖的圖6A所示，電晶體426在設置有基底絕緣層436的基板400上包括閘極電極層401、閘極絕緣層402、氧化物半導體膜403、源極電極層405a、汲極電極層405b。
另外，在圖6B中示出了以覆蓋氧化物半導體膜403 的邊緣部的方式設置源極電極層405a或汲極電極層405b的平面圖，但是不侷限於此，例如如作為平面圖的圖6C所示，也可以以使氧化物半導體膜403的邊緣部露出的方式設置源極電極層405a或汲極電極層405b。此時，在利用蝕刻形成源極電極層405a及汲極電極層405b時，氧化物半導體膜403的露出的部分有可能被蝕刻氣體等污染。當氧化物半導體膜403的露出的部分有可能被蝕刻氣體等污染時，較佳為在利用蝕刻形成源極電極層405a及汲極電極層405b之後，對氧化物半導體膜403的露出的部分進行電漿處理(N2O氣體或O2氣體)或洗滌(水、草酸或稀氫氟酸(將1%稀氫氟酸稀釋為100倍))。另外，圖6C與圖6B的區別僅在於氧化物半導體膜403的圖案形狀，其他的結構相同。
在本實施方式中，利用濺射法使用In-Ga-Zn類氧化物濺射靶材形成氧化物半導體膜403，該濺射靶材為多晶，密度為6.3g/cm3，並且原子數比為In：Ga：Zn=1：1：1。將成膜處理室內的背壓設定為5×10-3Pa以下，設定為6×10-5Pa較佳，並將成膜時的壓力設定為低於2Pa，設定為0.4Pa以下較佳。另外，將成膜之前或成膜時的成膜處理室內的水分壓設定為10-3Pa以下，設定為10-4Pa以下更佳，設定為10-5Pa以下進一步較佳。上述水分壓是利用Q-mass測定的值。另外，將濺射成膜時的基板溫度設定為400℃形成密度為6.3g/cm3且包含結晶部的氧化物半導體膜作為氧化物半導體膜403。
如此，藉由作為氧化物半導體膜403使用高密度的氧化物半導體膜，可以提高半導體裝置的可靠性。
另外，藉由作為顯示裝置的切換元件使用在高密度的氧化物半導體膜中形成通道形成區的電晶體，可以實現電特性偏差小的顯示裝置。
另外，本實施方式可以與實施方式1至6中的任一個自由地組合。
實施方式8
藉由使用實施方式5、實施方式6或實施方式7所示的電晶體可以製造具有顯示功能的半導體裝置(也稱為顯示裝置)。此外，藉由將包括電晶體的驅動電路的一部分或全部形成在與像素部相同的基板上，可以形成面板系統(system-on-panel)。
在圖7A中，以圍繞設置在第一基板4001上的像素部4002的方式設置有密封材料4005，使用第二基板4006進行密封。在圖7A中，在第一基板4001上的與由密封材料4005圍繞的區域不同的區域中安裝有使用單晶半導體膜或多晶半導體膜形成在另行準備的基板上的掃描線驅動電路4004、信號線驅動電路4003。此外，分別供給到另行形成的信號線驅動電路4003、掃描線驅動電路4004或像素部4002的各種信號及電位由FPC(Flexible printed circuit：撓性印刷電路)4018a、4018b供給。
在圖7B和圖7C中，以圍繞設置在第一基板4001上 的像素部4002和掃描線驅動電路4004的方式設置有密封材料4005。此外，在像素部4002和掃描線驅動電路4004上設置有第二基板4006。因此，像素部4002、掃描線驅動電路4004與顯示元件一起由第一基板4001、密封材料4005以及第二基板4006密封。在圖7B和圖7C中，在第一基板4001上的與由密封材料4005圍繞的區域不同的區域中安裝有使用單晶半導體膜或多晶半導體膜形成在另行準備的基板上的信號線驅動電路4003。在圖7B和圖7C中，分別供給到另行形成的信號線驅動電路4003、掃描線驅動電路4004或像素部4002的各種信號及電位由FPC4018供給。
此外，雖然圖7B和圖7C示出另行形成信號線驅動電路4003並且將該信號線驅動電路4003安裝到第一基板4001的例子，但是不侷限於該結構。既可以另行形成掃描線驅動電路並進行安裝，又可以僅另行形成信號線驅動電路的一部分或者掃描線驅動電路的一部分並進行安裝。
另外，對另行形成的驅動電路的連接方法沒有特別的限制，而可以採用COG(Chip On Glass：玻璃覆晶封裝)方法、打線接合方法或者TAB(Tape Automated Bonding：卷帶式自動接合)方法等。圖7A是藉由COG方法安裝信號線驅動電路4003、掃描線驅動電路4004的例子，圖7B是藉由COG方法安裝信號線驅動電路4003的例子，圖7C是藉由TAB方法安裝信號線驅動電路4003的例子。
此外，顯示裝置包括顯示元件處於密封狀態的面板和 在該面板中安裝有包括控制器的IC等狀態的模組。
注意，本說明書中的顯示裝置是指影像顯示裝置、顯示裝置或光源(包括照明設備)。另外，顯示裝置還包括：安裝有諸如FPC或TCP的連接器的模組；在TCP的端部設置有印刷線路板的模組；或者藉由COG方式將IC(積體電路)直接安裝到顯示元件的模組。
此外，設置在第一基板上的像素部及掃描線驅動電路具有多個電晶體，並且可以應用實施方式5、實施方式6或實施方式7所示的電晶體。
作為設置在顯示裝置中的顯示元件，可以使用液晶元件(也稱為液晶顯示元件)、發光元件(也稱為發光顯示元件)。發光元件包括由電流或電壓控制亮度的元件，明確而言，包括無機EL(Electro Luminescence：電致發光)、有機EL等。此外，也可以應用電子墨水等的對比度因電作用而發生變化的顯示媒介。
另外，參照圖7A至圖9B對半導體裝置的一個方式進行說明。圖9A和圖9B是沿著圖7B的線M-N的剖面圖。
如圖7A至圖9B所示，半導體裝置包括連接端子電極4015及端子電極4016，連接端子電極4015及端子電極4016藉由各向異性導電膜4019電連接到FPC4018、4018a、4018b所具有的端子。
連接端子電極4015由與第一電極層4030相同的導電膜形成，並且，端子電極4016由與電晶體4010、4011的 閘極電極層相同的導電膜形成。
此外，設置在第一基板4001上的像素部4002、掃描線驅動電路4004具有多個電晶體，在圖7A至圖9B中例示出像素部4002所包括的電晶體4010、掃描線驅動電路4004所包括的電晶體4011。在圖9A中，在電晶體4010、電晶體4011上設置有絕緣膜4020，在圖9B中，還設置有絕緣膜4021。另外，絕緣膜4023是用作基底膜的絕緣膜。
作為電晶體4010、4011，可以使用實施方式5或實施方式6或實施方式7所示的電晶體。在本實施方式中，示出使用具有與實施方式7所示的電晶體426相同的結構的電晶體的例子。電晶體4010、4011是底閘極結構的電晶體。
作為具有與實施方式7所示的電晶體426相同的結構的電晶體4010、4011的氧化物半導體膜，利用濺射法使用In-Ga-Zn類氧化物濺射靶材形成氧化物半導體膜，該濺射靶材為多晶，其密度為6.3g/cm3，並且其原子數比為In：Ga：Zn=1：1：1。將成膜處理室內的背壓設定為5×10-3Pa以下，設定為6×10-5Pa較佳，並將成膜時的壓力設定為低於2Pa，設定為0.4Pa以下較佳。另外，將成膜之前或成膜時的成膜處理室內的水分壓設定為10-3Pa以下，設定為10-4Pa以下更佳，設定為10-5Pa以下進一步較佳。上述水分壓是利用Q-mass測定的值。另外，將濺射成膜時的基板溫度設定為400℃。由此形成密度為 6.3g/cm3且包含結晶部的氧化物半導體膜。
如此，藉由將高密度的氧化物半導體膜用於電晶體4011的通道形成區，可以提高半導體裝置的可靠性。
另外，藉由將高密度的氧化物半導體膜用於作為像素部4002的切換元件的電晶體4010的通道形成區，可以將多個電特性偏差小的電晶體設置在像素部4002中，所以可以實現幾乎不發生顯示不均勻的顯示裝置。
另外，也可以將與實施方式6所示的電晶體425相同的結構用於電晶體4010、4011。
另外，可以在與驅動電路用電晶體4011的氧化物半導體膜的通道形成區重疊的位置還設置導電層。藉由在與氧化物半導體膜中的通道形成區重疊的位置設置導電層，可以進一步降低偏壓溫度壓力測試(BT測試)前後的電晶體4011的臨界電壓的變化量。此外，導電層的電位既可以與電晶體4011的閘極電極層的電位相同又可以不同，也可以將該導電層用作第二閘極電極層。此外，導電層的電位可以是GND或0V，或者導電層可以處於浮動狀態。
此外，該導電層還具有遮蔽外部的電場的功能，即不使外部的電場作用到內部(包括電晶體的電路部)的功能(尤其是，遮蔽靜電的靜電遮蔽功能)。利用導電層的遮蔽功能，可以防止由於靜電等外部的電場的影響導致電晶體的電特性變動。
設置在像素部4002中的電晶體4010與顯示元件電連接，而構成顯示面板。顯示元件只要能夠進行顯示就沒有 特別的限制，而可以使用各種各樣的顯示元件。
圖9A示出作為顯示元件使用液晶元件的液晶顯示裝置的例子。在圖9A中，作為顯示元件的液晶元件4013包括第一電極層4030、第二電極層4031以及液晶層4008。另外，以夾持液晶層4008的方式設置有用作配向膜的絕緣膜4032、4033。第二電極層4031設置在第二基板4006一側，第一電極層4030和第二電極層4031夾著液晶層4008而層疊。
此外，間隔物4035是藉由對絕緣膜進行選擇性地蝕刻而獲得的柱狀間隔物，並且它是為了控制液晶層4008的膜厚(單元間隙(cell gap))而設置的。另外，也可以使用球狀間隔物。
當作為顯示元件使用液晶元件時，可以使用熱致液晶、低分子液晶、高分子液晶、高分子分散型液晶、鐵電液晶、反鐵電液晶等。上述液晶材料(液晶組成物)根據條件而呈現膽固醇相、近晶相、立方相、手性向列相、各向同性相等。
另外，作為液晶層4008也可以使用呈現藍相的液晶組成物。在此情況下，液晶層4008與第一電極層4030及第二電極層4031接觸。藍相是液晶相的一種，是指當使膽固醇相液晶的溫度上升時即將從膽固醇相轉變到各向同性相之前出現的相。使用混合了液晶和手性試劑的液晶組成物可以使藍相呈現。另外，為了擴大呈現藍相的溫度範圍，對呈現藍相的液晶組成物添加聚合性單體及聚合引發 劑等，可以進行高分子穩定化的處理來形成液晶層。由於呈現藍相的液晶組成物的回應時間短，並且其具有光學各向同性，所以不需要配向處理，並且視角依賴性小。另外，由於不需要設置配向膜而不需要摩擦處理，因此可以防止由於摩擦處理而引起的靜電破壞，並可以降低製程中的液晶顯示裝置的故障、破損。因此，可以提高液晶顯示裝置的生產率。在使用氧化物半導體膜的電晶體中，電晶體的電特性因靜電的影響而有可能顯著地變動而超出設計範圍。因此，將呈現藍相的液晶組成物用於具有使用氧化物半導體膜的電晶體的液晶顯示裝置是更有效的。
此外，液晶材料的固有電阻為1×109Ω．cm以上，較佳為1×1011Ω．cm以上，更佳為1×1012Ω．cm以上。另外，本說明書中的固有電阻值為在20℃下測量的值。
考慮到配置在像素部中的電晶體的洩漏電流等而以能夠在所定的期間中保持電荷的方式設定設置在液晶顯示裝置中的儲存電容器的大小。根據電晶體的截止電流等設定儲存電容器的大小即可。
液晶顯示裝置可以採用TN(Twisted Nematic：扭曲向列)模式、IPS(In-Plane-Switching：平面內轉換)模式、FFS(Fringe Field Switching：邊緣電場轉換)模式、ASM(Axially Symmetric aligned Micro-cell：軸對稱排列微單元)模式、OCB(Optical Compensated Birefringence：光學補償彎曲)模式、FLC(Ferroelectric Liquid Crystal：鐵電性液晶)模式、AFLC(Anti Ferroelectric Liquid Crystal：反鐵電性液晶)模式等。
此外，也可以使用常黑型液晶顯示裝置，例如採用垂直配向(VA)模式的透過型液晶顯示裝置。作為垂直配向模式，可以舉出幾個例子，例如可以使用MVA(Multi-Domain Vertical Alignment：多象限垂直配向)模式、PVA(Patterned Vertical Alignment：垂直配向構型)模式、ASV(Advanced Super View：高級超視覺)模式等。另外，也可以用於VA型液晶顯示裝置。VA型液晶顯示裝置是控制液晶顯示面板的液晶分子的排列的方式。VA型液晶顯示裝置是在不被施加電壓時液晶分子朝向垂直於面板的方向的方式之一。此外，也可以使用將像素(pixel)分成幾個區域(子像素)且使分子分別倒向不同方向的被稱為多疇化或多域設計的方法。
此外，在顯示裝置中，適當地設置黑矩陣(遮光層)、偏振構件、相位差構件、抗反射構件等光學構件(光學基板)等。例如，也可以使用利用偏振基板以及相位差基板的圓偏振。此外，作為光源，也可以使用背光、側光燈等。
此外，作為像素部中的顯示方式，可以採用逐行掃描方式或隔行掃描方式等。此外，作為當進行彩色顯示時在像素中控制的顏色因素，不侷限於RGB(R表示紅色，G表示綠色，B表示藍色)這三種顏色。例如，也可以採用RGBW(W表示白色)或對RGB追加黃色(yellow)、青色(cyan)、洋紅色(magenta)等中的一種以上的顏色。另外， 也可以按每個顏色因素的點使其顯示區域的大小不同。但是，所公開的發明不侷限於彩色顯示的顯示裝置，而也可以應用於單色顯示的顯示裝置。
此外，作為顯示裝置所包括的顯示元件，可以應用利用電致發光的發光元件。利用電致發光的發光元件根據發光材料是有機化合物還是無機化合物被區分，一般地，前者被稱為有機EL元件，而後者被稱為無機EL元件。
在有機EL元件中，藉由對發光元件施加電壓，電子及電洞分別從一對電極注入到包括具有發光有機化合物的層，以使電流流過。並且，藉由這些載流子(電子及電洞)重新結合，具有發光性的有機化合物形成激發態，當從該激發態回到基態時發光。由於這種機制，這種發光元件被稱為電流激發型發光元件。在本實施方式中，示出作為發光元件使用有機EL元件的例子。
為了取出發光，使發光元件的一對電極中的至少一個具有透光性即可。電晶體及發光元件形成在基板上。發光元件可以採用下述結構中的任何一個：從與基板相反一側的面取出發光的頂部發射結構；從基板一側的面取出發光的底部發射結構；以及從基板一側及與基板相反一側的面取出發光的雙面發射結構。
圖8A、圖8B及圖9B示出作為顯示元件使用發光元件的發光裝置的例子。
圖8A是發光裝置的平面圖，圖8B是沿著圖8A中的鎖鏈線V1-W1、V2-W2、V3-W3切斷的剖面。另外，在圖 8A的平面圖中，省略電致發光層542及第二電極層543而不對其圖示。
圖8A和圖8B所示的發光裝置在設置有用作基底膜的絕緣膜501的基板500上具有電晶體510、電容元件520、佈線層交叉部530，電晶體510與發光元件540電連接。另外，圖8A和圖8B示出透過基板500從發光元件540取光的底部發射結構的發光裝置。
作為電晶體510，可以使用實施方式5、實施方式6或實施方式7所示的電晶體。在本實施方式中，示出使用具有與實施方式5所示的電晶體424相同的結構的電晶體的例子。電晶體510是在氧化物半導體膜上設置有用作通道保護膜的絕緣層的底閘極結構的反交錯型電晶體。
電晶體510包括閘極電極層511a、511b、閘極絕緣膜502、氧化物半導體膜512、絕緣層503、用作源極電極層或汲極電極層的導電層513a、513b。
在具有與實施方式5所示的電晶體424相同的結構的電晶體510中，用作通道保護膜的絕緣層503設置在至少包括通道形成區的氧化物半導體膜512上，該通道形成區與閘極電極層511a、511b重疊，該絕緣層503具有到達氧化物半導體膜512的開口，該開口的內壁被用作源極電極層或汲極電極層的導電層513a、513b覆蓋。
另外，也可以將與實施方式6所示的電晶體425相同的結構用於電晶體510。
因此，作為包括圖8A和圖8B所示的本實施方式的 使用氧化物半導體膜512的具有穩定的電特性的電晶體510的半導體裝置，可以提供高可靠性的半導體裝置。另外，以高良率製造上述高可靠性的半導體裝置，而可以實現高生產化。
電容元件520包括導電層521a、521b、閘極絕緣膜502、氧化物半導體膜522、導電層523，藉由由導電層521a、521b和導電層523夾持閘極絕緣膜502及氧化物半導體膜522來形成容量。
佈線層交叉部530是閘極電極層511a、511b和導電層533的交叉部，閘極電極層511a、511b與導電層533隔著閘極絕緣膜502及絕緣層503交叉。當採用本實施方式所示的結構時，在佈線層交叉部530中在閘極電極層511a、511b和導電層533之間不僅可以設置閘極絕緣膜502而且可以設置絕緣層503，由此可以降低在閘極電極層511a、511b和導電層533之間產生的寄生電容。
在本實施方式中，作為閘極電極層511a及導電層521a使用30nm厚的鈦膜，作為閘極電極層511b及導電層521b使用厚度為200nm的銅薄膜。由此，閘極電極層為鈦膜與銅薄膜的疊層結構。
利用濺射法使用In-Ga-Zn類氧化物濺射靶材形成氧化物半導體膜512、522，該濺射靶材為多晶，密度為6.3g/cm3，並且原子數比為In：Ga：Zn=1：1：1。將成膜處理室內的背壓設定為5×10-3Pa以下，設定為6×10-5Pa較佳，並將成膜時的壓力設定為低於2Pa，設定為0.4Pa 以下較佳。另外，將成膜之前或成膜時的成膜處理室內的水分壓設定為10-3Pa以下，設定為10-4Pa以下更佳，設定為10-5Pa以下進一步較佳。上述水分壓是利用Q-mass測定的值。另外，將濺射成膜時的基板溫度設定為400℃形成密度為6.3g/cm3且包含結晶部的氧化物半導體膜作為氧化物半導體膜512、522，其厚度為25nm。
在電晶體510、電容元件520及佈線層交叉部530上形成有層間絕緣膜504，在層間絕緣膜504上的與發光元件540重疊的區域中設置有濾色片層505。在層間絕緣膜504及濾色片層505上設置有用作平坦化絕緣膜的絕緣膜506。
在絕緣膜506上設置有具有依次層疊第一電極層541、電致發光層542、第二電極層543的層疊結構的發光元件540。在到達導電層513a的形成於絕緣膜506及層間絕緣膜504中的開口中，由於第一電極層541與導電層513a接觸，所以發光元件540與電晶體510電連接。另外，以覆蓋第一電極層541的一部分及上述開口的方式設置有隔壁507。
可以將藉由電漿CVD法形成的200nm以上且600nm以下厚的氧氮化矽膜用作層間絕緣膜504。另外，作為絕緣膜506，可以使用1500nm厚的感光丙烯酸膜，作為隔壁507，可以使用1500nm厚的感光聚醯亞胺膜。
作為濾色片層505，例如可以使用彩色的透光樹脂。作為彩色的透光樹脂，可以使用感光性有機樹脂、非感光 性有機樹脂。當使用感光性有機樹脂層時，可以減少光阻掩模數量而簡化製程，所以是較佳的。
彩色是指如黑色、灰色和白色等無彩色以外的顏色。濾色片層由只使被著色的彩色光透過的材料形成。至於彩色，可以使用紅色、綠色、藍色等。另外，還可以使用青色(cyan)、洋紅色(magenta)、黃色(yellow)等。只使被著色的彩色的光透過意味著：透過濾色片層的光在其彩色的光的波長中具有峰值。可以根據所包含的著色材料的濃度與光的透過率的關係適當地決定濾色片層的厚度。例如，濾色片層505的厚度可以為1500nm以上且2000nm以下。
在圖9B所示的發光裝置中，作為顯示元件的發光元件4513電連接到設置在像素部4002中的電晶體4010。另外，發光元件4513的結構是第一電極層4030、電致發光層4511、第二電極層4031的疊層結構，但是，不侷限於所示的結構。根據從發光元件4513取出的光的方向等，可以適當地改變發光元件4513的結構。
隔壁4510、507使用有機絕緣材料或無機絕緣材料形成。尤其是，較佳為使用感光樹脂材料，在第一電極層4030、541上形成開口部，並且將該開口部的側壁形成為具有連續曲率的傾斜面。
電致發光層4511、542可以由單層構成，也可以由多個層的疊層構成。
為了防止氧、氫、水分、二氧化碳等侵入到發光元件 4513、540中，也可以在第二電極層4031、543及隔壁4510、507上形成保護膜。作為保護膜，可以形成氮化矽膜、氮氧化矽膜、DLC(Diamond Like Carbon：類金剛石碳)膜等。
另外，為了不使氧、氫、水分、二氧化碳等侵入到發光元件4513、540，也可以藉由蒸鍍法形成覆蓋發光元件4513、540的包含有機化合物的層。
此外，在由第一基板4001、第二基板4006以及密封材料4005密封的空間中設置有填充材料4514並被密封。如此，為了不暴露於外部氣體，較佳為使用氣密性高且脫氣少的保護薄膜(黏合薄膜、紫外線固化樹脂薄膜等)、覆蓋材料進行封裝(封入)。
作為填充材料4514，除了氮或氬等惰性氣體以外，也可以使用紫外線固化樹脂、熱固性樹脂，例如，可以使用PVC(聚氯乙烯)、丙烯酸樹脂、聚醯亞胺、環氧樹脂、矽酮樹脂、PVB(聚乙烯醇縮丁醛)或EVA(乙烯-醋酸乙烯酯)。例如，作為填充材料可以使用氮。
另外，如果需要，也可以在發光元件的射出面上適當地設置諸如偏光板、或者圓偏光板(包括橢圓偏光板)、相位差板(λ/4板、λ/2板)、濾色片等光學薄膜。此外，也可以在偏光板或者圓偏光板上設置防反射膜。例如，進行抗眩光處理，該處理可以利用表面的凹凸來擴散反射光降低眩光。
另外，在圖7A至圖9B中，作為第一基板4001、500 及第二基板4006，除了玻璃基板以外，也可以使用撓性基板。例如，可以使用具有透光性的塑膠基板等。作為塑膠，可以使用FRP(Fiberglass-Reinforced Plastics：玻璃纖維強化塑膠)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或丙烯酸樹脂薄膜。此外，若不需要透光性，則也可以使用鋁或不鏽鋼等的金屬基板(金屬薄膜)。例如，也可以使用具有由PVF薄膜或聚酯薄膜夾住鋁箔的結構的薄片。
在本實施方式中，作為絕緣膜4020使用氧化鋁膜。可以藉由濺射法和電漿CVD法形成絕緣膜4020。
作為絕緣膜4020設置在氧化物半導體膜上的氧化鋁膜具有不透過氫、水分等雜質以及氧的兩者的高遮斷效果(阻擋效果)。
從而，氧化鋁膜在製程中及製程之後，具有作為保護膜的功能，該保護膜防止成為變動原因的氫、水分等雜質混入到氧化物半導體膜中，並且防止構成氧化物半導體的主要成分材料的氧從氧化物半導體膜釋放。
另外，作為用作平坦化絕緣膜的絕緣膜4021、506，可以使用丙烯酸樹脂、聚醯亞胺樹脂、苯並環丁烯類樹脂、聚醯胺樹脂、環氧樹脂等具有耐熱性的有機材料。此外，除了上述有機材料以外，也可以使用低介電常數材料(low-k材料)、矽氧烷類樹脂、PSG(磷矽玻璃)、BPSG(硼磷矽玻璃)等。另外，也可以藉由層疊多個由這些材料形成的絕緣膜來形成絕緣膜。
對絕緣膜4021、506的形成法沒有特別的限制，可以 根據其材料利用濺射法、SOG法、旋塗、浸漬、噴塗、液滴噴射法(噴墨法等)、絲網印刷、膠版印刷等方法。
顯示裝置藉由透過來自光源或顯示元件的光來進行顯示。因此，設置在透過光的像素部中的基板、絕緣膜、導電膜等的薄膜全都對可見光的波長區域的光具有透光性。
作為對顯示元件施加電壓的第一電極層及第二電極層(也稱為像素電極層、共用電極層、反電極層等)，可以根據取出光的方向、設置電極層的位置以及電極層的圖案結構選擇透光性、反射性。
作為第一電極層4030、541及第二電極層4031、543，可以使用含有氧化鎢的銦氧化物、含有氧化鎢的銦鋅氧化物、含有氧化鈦的銦氧化物、含有氧化鈦的銦錫氧化物、銦錫氧化物(以下表示為ITO)、銦鋅氧化物、添加了氧化矽的銦錫氧化物、石墨烯等具有透光性的導電材料。
此外，第一電極層4030、541及第二電極層4031、543可以使用鎢(W)、鉬(Mo)、鋯(Zr)、鉿(Hf)、釩(V)、鈮(Nb)、鉭(Ta)、鉻(Cr)、鈷(Co)、鎳(Ni)、鈦(Ti)、鉑(Pt)、鋁(Al)、銅(Cu)、銀(Ag)等金屬、其合金或其金屬氮化物中的一種或多種來形成。
在本實施方式中，圖8A和圖8B所示的發光裝置為底部發射型，所以第一電極層541具有透光性，第二電極層543具有反射性。由此，當作為第一電極層541使用金屬膜時，可以將金屬膜形成得薄以使其具有透光性，當作 為第二電極層543使用具有透光性的導電膜時，可以層疊具有反射性的導電膜。
另外，第一電極層4030、541及第二電極層4031、543可以使用包括導電高分子(也稱為導電聚合體)的導電組成物來形成。作為導電高分子，可使用所謂的π電子共軛類導電高分子。例如，可以舉出：聚苯胺或其衍生物；聚吡咯或其衍生物；聚噻吩或其衍生物；或者由苯胺、吡咯和噻吩中的兩種以上而成的共聚物或其衍生物等。
另外，由於電晶體容易被靜電等破壞，所以較佳為設置用來保護驅動電路的保護電路。保護電路較佳為使用非線性元件構成。
如上該，藉由應用實施方式5、實施方式6或實施方式7所示的電晶體，可以提供具有各種各樣的功能的半導體裝置。
本實施方式所示的結構、方法等可以與其他本實施方式所示的結構、方法等適當地組合而實施。
實施方式9
在本實施方式中，參照圖10A和圖10B說明與上述實施方式不同的半導體裝置的一個方式。另外，省略對與上述實施方式相同的部分或者具有與上述實施方式相同的功能的部分的重複說明。
圖10B是電晶體427的俯視圖，而圖10A是沿著圖10B中的X-Y的剖面圖。
圖10A和圖10B所示的電晶體427包括：基板400上的基底絕緣層436；基底絕緣層436上的閘極電極層401；設置在閘極電極層401上的閘極絕緣層402；隔著閘極絕緣層402設置在閘極電極層401上的氧化物半導體膜403；汲極電極層及源極電極層；以及設置在氧化物半導體膜403上的絕緣層406、絕緣層407。
在電晶體427中，具有與上述汲極電極層相同的結構之汲極電極層405a由第一阻擋層405c和第一低電阻材料層的疊層構成，且具有與上述源極電極層相同的結構之源極電極層405b由第二阻擋層405d和第二低電阻材料層的疊層構成。
此外，在圖10A中，佈線474a及佈線474b填埋於基底絕緣層436中，且電容元件430由佈線474a和汲極電極層(第一阻擋層405c及第一低電阻材料層405a)形成。
第一阻擋層405c及第二阻擋層405d的與第一低電阻材料層及第二低電阻材料層重疊的區域的厚度比與其不重疊的區域大。
在本實施方式中，汲極電極層405a由第一阻擋層405c及第一阻擋層405c上的第一低電阻材料層構成。第一低電阻材料層使用鋁等形成，且第一阻擋層405c使用鈦、鎢、鉬、氮化鈦或氮化鉭等。第一阻擋層405c防止第一低電阻材料層與氧化物半導體膜403接觸而氧化。
另外，在本實施方式中，源極電極層405b由第二阻擋層405d及第二阻擋層405d上的第二低電阻材料層構成。第二低電阻材料層使用鋁等形成，第二阻擋層405d 使用鈦、鎢、鉬、氮化鈦或氮化鉭等。第二阻擋層405d防止第二低電阻材料層與氧化物半導體膜403接觸而氧化。
電晶體427的通道長度L取決於第一阻擋層405c和第二阻擋層405d之間的間隔，並且藉由以利用使用電子束的曝光得到的抗蝕劑為掩模進行蝕刻而決定第一阻擋層405c和第二阻擋層405d之間的間隔。藉由利用電子束精密地進行曝光及顯影可以實現精細的圖案，並將第一阻擋層405c和第二阻擋層405d之間的間隔，即通道長度L設定為短於50nm，例如20nm或30nm。
電子束的加速電壓越高，可以得到越微型的圖案。在能夠照射電子束的電子束光微影裝置中，例如加速電壓較佳為5kV至50kV。電流強度較佳為5×10-12A至1×10-11A。最小光束徑較佳為2nm以下。另外，能夠製造的圖案的最小線寬度較佳為8nm以下。根據上述條件，例如可以將圖案的寬度設定為30nm以下，較佳為20nm以下，更佳為8nm以下。
另外，藉由使用多電子束(multiple electron beams)可以縮減每個基板的處理時間。另外，關於決定通道長度L的區域以外的區域，可以藉由使用光掩模的蝕刻形成第一阻擋層405c及第二阻擋層405d。另外，第一阻擋層405c及第二阻擋層405d的厚度為5nm以上且30nm以下，較佳為10nm以下。
作為抗蝕劑材料，例如可以使用矽氧烷類抗蝕劑或聚 苯乙烯類抗蝕劑等。另外，因為所製造的圖案的寬度小，所以與負型抗蝕劑相比，使用正型抗蝕劑是較佳的。例如，當圖案的寬度為30nm時，可以將抗蝕劑的厚度設定為30nm。
在本實施方式中，利用濺射法使用In-Ga-Zn類氧化物濺射靶材形成氧化物半導體膜403，該濺射靶材為多晶，密度為6.3g/cm3，並且原子數比為In：Ga：Zn=1：1：1。將成膜處理室內的背壓設定為5×10-3Pa以下，設定為6×10-5Pa較佳，並將成膜時的壓力設定為低於2Pa，設定為0.4Pa以下較佳。另外，將成膜之前或成膜時的成膜處理室內的水分壓設定為10-3Pa以下，設定為10-4Pa以下更佳，設定為10-5Pa以下進一步較佳。上述水分壓是利用Q-mass測定的值。另外，將濺射成膜時的基板溫度設定為400℃形成密度為6.3g/cm3且包含結晶部的氧化物半導體膜作為氧化物半導體膜403。
如此，藉由作為氧化物半導體膜403使用高密度的氧化物半導體膜，可以提高半導體裝置的可靠性。
此外，在本實施方式中，絕緣層406較佳為包含過剩氧，使用適當地設定PECVD法或其他濺射法中的成膜條件來形成的包含多量的氧的SiOx膜或氧氮化矽膜。另外，為了使絕緣層包含更多量的過剩氧，藉由離子植入法、離子摻雜法或電漿處理適當地添加氧，即可。
此外，在本實施方式中，絕緣層407是抑制氧化物半導體膜的氧的釋放的阻擋層(AlOx等)。氧化鋁膜(AlOx)的 對於氫、水分等雜質和氧的兩者不使其透過膜的遮斷效果(阻擋效果)高。因此，氧化鋁膜用作保護膜，其中在製程中及製造之後防止成為特性變動的主要原因的氫、水分等雜質混入到氧化物半導體膜，並且防止構成氧化物半導體的主成分材料的氧。
本實施方式所示的電晶體的通道長度L取決於第一阻擋層405c和第二阻擋層405d之間的間隔，並且藉由以利用使用電子束的曝光得到的抗蝕劑為掩模進行蝕刻而決定第一阻擋層405c和第二阻擋層405d之間的間隔。藉由利用電子束精密地進行曝光及顯影可以實現精細的圖案，由此可以製造通道長度L短於50nm的微型的電晶體。
本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合而使用。
實施方式10
在本實施方式中，參照圖式說明如下半導體裝置(記憶體裝置)的一個例子，該半導體裝置(記憶體裝置)使用本說明書所示的電晶體，即使在沒有電力供應的情況下也能夠保持儲存資料，並且對寫入次數也沒有限制。
圖11A和圖11B示出半導體裝置的結構的一個例子。圖11A示出半導體裝置的剖面圖，圖11B示出半導體裝置的電路圖。
圖11A和圖11B所示的半導體裝置在其下部包括使用第一半導體材料的電晶體3200，並在其上部包括使用 第二半導體材料的電晶體3202。電晶體3202是應用實施方式9所示的電晶體427的結構的例子。
在此，第一半導體材料和第二半導體材料較佳為具有不同能隙的材料。例如，可以將氧化物半導體以外的半導體材料(矽等)用於第一半導體材料，並且將氧化物半導體用於第二半導體材料。使用氧化物半導體以外的材料的電晶體容易進行高速工作。另一方面，使用氧化物半導體的電晶體利用其特性而可以長時間地保持電荷。
另外，雖然說明上述電晶體都為n通道型電晶體的情況，但是當然可以使用p通道型電晶體。此外，除了為了保持資訊使用氧化物半導體的上述實施方式所示那樣的電晶體之外，用於半導體裝置的材料或半導體裝置的結構等的半導體裝置的具體結構不需要侷限於在此所示的結構。
圖11A中的電晶體3200包括：設置在包含半導體材料(例如，矽等)的基板3000中的通道形成區；以夾著通道形成區的方式設置的雜質區域；接觸於雜質區域的金屬間化合物區域；設置在通道形成區上的閘極絕緣膜；以及設置在閘極絕緣膜上的閘極電極層。注意，雖然有時在圖式中不明顯地具有源極電極層或汲極電極層，但是為了方便起見有時將這種狀態也稱為電晶體。此外，在此情況下，為了說明電晶體的連接關係，有時將源極區域或汲極區域也稱為源極電極層或汲極電極層。也就是說，在本說明書中，源極電極層可能包括源極區域。
在基板3000上以圍繞電晶體3200的方式設置有元件 隔離絕緣層3106，並且以覆蓋電晶體3200的方式設置有絕緣層3220。
使用單晶半導體基板的電晶體3200能夠進行高速工作。因此，藉由將該電晶體用作讀出用電晶體，可以高速地進行資訊的讀出。作為形成電晶體3202及電容元件3204之前的處理，對覆蓋電晶體3200的絕緣層3220進行CMP處理來使絕緣層3220平坦化並與其同時使電晶體3200的閘極電極層的頂面露出。
圖11A所示的電晶體3202是將氧化物半導體用於通道形成區的底閘極型電晶體。在此，包含在電晶體3202中的氧化物半導體膜較佳是高度純化的膜。藉由使用被高度純化的氧化物半導體，可以得到具有極為優異的截止特性的電晶體3202。
電晶體3202的截止電流小，所以藉由使用該電晶體能夠長期保持儲存資料。換言之，因為可以形成不需要更新工作或更新工作的頻率極少的半導體記憶體裝置，所以可以充分降低耗電量。
電晶體3202的源極電極層和汲極電極層中的一方藉由設置在閘極絕緣層中的開口與電極3208電連接，且藉由電極3208與電晶體3200的閘極電極層電連接。電極3208可以藉由與電晶體3202的閘極電極層同樣的製程製造。
此外，在電晶體3202上設置有單層或疊層的絕緣層3222。而且，在隔著絕緣層3222與電晶體3202的源極電 極層和汲極電極層中的一方重疊的區域中設置有導電層3210a，並且由電晶體3202的源極電極層和汲極電極層中的一方、絕緣層3222以及導電層3210a構成電容元件3204。換言之，電晶體3202的源極電極層和汲極電極層中的一方用作電容元件3204的一方電極，導電層3210a用作電容元件3204的另一方電極。另外，當不需要電容器時，也可以不設置電容元件3204。此外，也可以將電容元件3204另外設置在電晶體3202的上方。
在電容元件3204上設置有絕緣層3224。而且，在絕緣層3224上設置有用來使電晶體3202與其他電晶體連接的佈線3216。佈線3216藉由設置在形成在絕緣層3224的開口中的電極3214、設置在與導電層3210a相同的層中的導電層3210b以及設置在形成在絕緣層3222的開口中的電極3212，與電晶體3202的源極電極層和汲極電極層中的另一方電連接。
在圖11A和圖11B中，以至少彼此部分重疊的方式設置有電晶體3200及電晶體3202，並且較佳為以電晶體3200的源極區域或汲極區域與電晶體3202所包括的氧化物半導體膜的一部分重疊的方式設置電晶體3200及電晶體3202。另外，以與電晶體3200的至少一部分重疊的方式設置有電晶體3202及電容元件3204。例如，與電晶體3200的閘極電極層的至少一部分重疊的方式設置有電容元件3204的導電層3210a。藉由採用這樣平面佈局，可以減少半導體裝置的佔有面積，從而可以謀求高集體化。
接著，圖11B示出對應於圖11A的電路結構的一個例子。
在圖11B中，第一佈線(1st Line)與電晶體3200的源極電極層電連接，第二佈線(2nd Line)與電晶體3200的汲極電極層電連接。另外，第三佈線(3rd Line)與電晶體3202的源極電極層和汲極電極層中的一方電連接，第四佈線(4th Line)與電晶體3202的閘極電極層電連接。並且，電晶體3200的閘極電極層以及電晶體3202的源極電極層和汲極電極層中的一方與電容元件3204的一方的電極電連接，第五佈線(5th Line)與電容元件3204的另一方的電極電連接。
在圖11B所示的半導體裝置中，藉由有效地利用可以保持電晶體3200的閘極電極層的電位的特徵，如下所示那樣，可以進行資訊的寫入、保持以及讀出。
對資訊的寫入及保持進行說明。首先，將第四佈線的電位設定為使電晶體3202成為導通狀態的電位，使電晶體3202成為導通狀態。由此，對電晶體3200的閘極電極層和電容元件3204提供第三佈線的電位。也就是說，對電晶體3200的閘極電極層提供指定的電荷(寫入)。這裏，提供賦予兩種不同電位電平的電荷(以下，稱為Low電平電荷、High電平電荷)中的任一種。然後，藉由將第四佈線的電位設定為使電晶體3202成為截止狀態的電位，來使電晶體3202成為截止狀態，而保持提供到電晶體3200的閘極電極層的電荷(保持)。
因為電晶體3202的截止電流極小，所以電晶體3200的閘極電極層的電荷被長時間地保持。
接著，對資訊的讀出進行說明。當在對第一佈線提供指定的電位(恆電位)的狀態下，對第五佈線提供適當的電位(讀出電位)時，根據保持在電晶體3200中的閘極電極層的電荷量第二佈線具有不同的電位。一般而言，第二佈線具有不同的電位是因為如下緣故：在電晶體3200為n通道型的情況下，對電晶體3200的閘極電極層提供High電平電荷時的外觀上的閾值Vth_H低於對電晶體3200的閘極電極提供Low電平電荷時的外觀上的閾值Vth_L。在此，外觀上的臨界電壓是指為了使電晶體3200成為“導通狀態”所需要的第五佈線的電位。因此，藉由將第五佈線的電位設定為Vth_H和Vth_L之間的電位V0，可以辨別提供到電晶體3200的閘極電極層的電荷。例如，在寫入中，當被供應High電平電荷時，如果第五佈線的電位為V0(>Vth_H)，電晶體3200則成為“導通狀態”。當被供應Low電平電荷時，即使第五佈線的電位為V0(<Vth_L)，電晶體3200也維持“截止狀態”。因此，根據第二佈線的電位可以讀出所保持的資訊。
注意，當將記憶單元配置為陣列狀時，需要唯讀出所希望的記憶單元的資訊。像這樣，當不讀出資訊時，對第五佈線提供無論閘極電極層的狀態如何都使電晶體3200成為“截止狀態”的電位，也就是小於Vth_H的電位，即可。或者，無論閘極電極層的狀態任何都使電晶體3200 成為“導通狀態”的電位，也就是對第五佈線提供大於Vth_L的電位，即可。
在本實施方式所示的半導體裝置中，藉由使用將氧化物半導體用於通道形成區的截止電流極少的電晶體，可以極長期地保持儲存資料。就是說，因為不需要進行更新工作或者可以將更新工作的頻率降低到極低，所以可以充分降低耗電量。另外，即使沒有電力供應(注意，較佳為固定電位)，也可以長期間地保持儲存資料。
另外，在本實施方式所示的半導體裝置中，資訊的寫入時不需要高電壓，而且也沒有元件劣化的問題。例如，不像習知的非揮發性記憶體的情況那樣，不需要對浮動閘極注入電子或從浮動閘極抽出電子，所以根本不發生閘極絕緣膜的劣化等的問題。也就是說，在根據所公開的發明的半導體裝置中，對習知的非揮發性記憶體的問題的能夠重寫的次數沒有限制，而顯著提高可靠性。再者，因為根據電晶體的導通狀態或截止狀態而進行資訊的寫入，所以可以容易實現高速工作。
如上該，可以提供實現微型化及高集體化且賦予了高電特性的半導體裝置以及該半導體裝置的製造方法。
本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合而使用。
實施方式11
在本實施方式中，說明與實施方式10不同的記憶體 裝置的結構的一個方式。
圖12是記憶體裝置的透視圖。圖12所示的記憶體裝置在上部包括：多層的記憶單元陣列(記憶單元陣列3400_1至記憶單元陣列3400n(n是2以上的整數))，該記憶單元陣列包括多個記憶單元作為儲存電路；且在下部包括用來使記憶單元陣列工作而需要的邏輯電路3004。
圖13示出圖12所示的記憶體裝置的部分放大圖。在圖13中示出邏輯電路3004、記憶單元陣列3400_1及記憶單元陣列3400_2，作為記憶單元陣列3400_1和記憶單元陣列3400_2所包括的多個記憶單元的典型例子，示出記憶單元3170a及記憶單元3170b。記憶單元3170a及記憶單元3170b例如可以採用與在上述實施方式中說明的電路結構同樣的結構。
另外，典型地示出包含在記憶單元3170a中的電晶體3171a。典型地示出包含在記憶單元3170b中的電晶體3171b。電晶體3171a及電晶體3171b是將氧化物半導體膜用於通道形成區的電晶體。因為將氧化物半導體膜用於通道形成區的電晶體的結構與其他實施方式所示的結構同樣，所以省略其說明。在本實施方式中，說明使用具有與實施方式9所示的電晶體427同樣的結構的電晶體的情況。
形成在與電晶體3171a的閘極電極層相同的層中的電極3501a藉由電極3502a與電極3003a電連接。形成在與電晶體3171b的閘極電極層相同的層中的電極3501c藉由 電極3502c與電極3003c電連接。
另外，邏輯電路3004具有將氧化物半導體以外的半導體材料用作通道形成區的電晶體3001。電晶體3001可以為藉由如下步驟而得到的電晶體：在包含半導體材料(例如，矽等)的基板3000上設置元件隔離絕緣層3106，並且在被元件隔離絕緣層3106圍繞的區域中形成用作通道形成區的區域。另外，電晶體3001也可以為其通道形成區形成在形成在絕緣表面上的矽膜等的半導體膜中或SOI基板的矽膜中的電晶體。因為可以使用已知的結構作為電晶體3001的結構，所以省略其說明。
在形成有電晶體3171a的層與形成有電晶體3001的層之間形成有佈線3100a及佈線3100b。在佈線3100a與形成有電晶體3001的層之間設置有絕緣膜3140a，在佈線3100a與佈線3100b之間設置有絕緣膜3141a，並且在佈線3100b與形成有電晶體3171a的層之間設置有絕緣膜3142a。
與此同樣，在形成有電晶體3171b的層與形成有電晶體3171a的層之間形成有佈線3100c及佈線3100d。在佈線3100c與形成有電晶體3171a的層之間設置有絕緣膜3140b，在佈線3100c與佈線3100d之間設置有絕緣膜3141b，並且在佈線3100d與形成有電晶體3171b的層之間設置有絕緣膜3142b。
絕緣膜3140a、絕緣膜3141a、絕緣膜3142a、絕緣膜3140b、絕緣膜3141b以及絕緣膜3142b可以起到層間絕 緣膜的作用，並且其表面可以被平坦化。
藉由利用佈線3100a、佈線3100b、佈線3100c以及佈線3100d，可以實現記憶單元之間的電連接或邏輯電路3004與記憶單元陣列之間的電連接等。
包括在邏輯電路3004中的電極3303可以與設置在上部的電路電連接。
例如，如圖13所示，電極3303可以藉由電極3505電連接到佈線3100a。佈線3100a可以藉由電極3503a電連接到形成在與電晶體3171a的閘極電極層相同的層中的電極3501b。像這樣，可以將佈線3100a及電極3303電連接到電晶體3171a的源極或汲極。此外，電極3501b可以藉由電晶體3171a的源極或汲極及電極3502b電連接到電極3003b。電極3003b可以藉由電極3503b電連接到佈線3100c。
圖13示出電極3303和電晶體3171a藉由佈線3100a電連接的例子，但是不侷限於此。電極3303和電晶體3171a可以藉由佈線3100b電連接或藉由佈線3100a和佈線3100b的兩者電連接。或者，電極3303和電晶體3171a也可以藉由其他電極電連接而不藉由佈線3100a及佈線3100b。
另外，圖13示出在形成有電晶體3171a的層與形成有電晶體3001的層之間形成有兩個佈線層，即形成有佈線3100a的佈線層和形成有佈線3100b的佈線層的結構，但是不侷限於此。可以在形成有電晶體3171a的層與形成 有電晶體3001的層之間形成有一個佈線層或形成有三個以上的佈線層。
另外，圖13示出在形成有電晶體3171b的層與形成有電晶體3171a的層之間形成有兩個佈線層，即形成有佈線3100c的佈線層和形成有佈線3100d的佈線層的結構，但是不侷限於此。可以在形成有電晶體3171b的層與形成有電晶體3171a的層之間形成有一個佈線層或形成有三個以上的佈線層。
本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合而使用。
實施方式12
本說明書所公開的半導體裝置可以應用於各種電子裝置(也包括遊戲機)。作為電子裝置，可以舉出電視機(也稱為電視或電視接收機)、用於電腦等的監視器、數位相機、數位攝像機、數位相框、行動電話機、可攜式遊戲機、可攜式資訊終端、音頻再生裝置、遊戲機(彈珠機或投幣機(slot machine)等)、外殼遊戲機。圖14A至圖14C示出上述電子裝置的具體例子。
圖14A示出具有顯示部的桌子9000。在桌子9000中，外殼9001組裝有顯示部9003，利用顯示部9003可以顯示影像。另外，示出利用四個腿部9002支撐外殼9001的結構。另外，外殼9001具有用來供應電力的電源供應線9005。
實施方式1至實施方式8中的任一個所示的半導體裝置可以用於顯示部9003，由此可以對電子裝置賦予高可靠性。
顯示部9003具有觸屏輸入功能，而藉由用手指等接觸顯示於桌子9000的顯示部9003中的顯示按鈕9004來可以進行屏面操作或資訊輸入，並且顯示部9003也可以用作如下控制裝置，即藉由使其具有能夠與其他家電產品進行通訊的功能或能夠控制其他家電產品的功能，而藉由屏面操作控制其他家電產品。例如，藉由使用具有影像感測器功能的半導體裝置，可以使顯示部9003具有觸屏輸入功能。
另外，利用設置於外殼9001的鉸鏈也可以將顯示部9003的屏面以與地板垂直的方式立起來，從而也可以將桌子用作電視機。雖然在小房間裏設置大屏面的電視機會使自由使用的空間變小，但是若桌子安裝有顯示部則可以有效地利用房間的空間。
圖14B示出電視機9100。在電視機9100中，外殼9101組裝有顯示部9103，利用顯示部9103可以顯示影像。注意，在此示出利用支架9105支撐外殼9101的結構。
可以藉由利用外殼9101所具備的操作開關、另外提供的遙控器9110進行電視機9100的操作。藉由利用遙控器9110所具備的操作鍵9109，可以調節頻道及音量，並可以對在顯示部9103上顯示的影像進行操作。另外，也 可以採用在遙控器9110中設置顯示從該遙控器9110輸出的資訊的顯示部9107的結構。
圖14B所示的電視機9100具備接收機及數據機等。電視機9100可以藉由利用接收機，接收一般的電視廣播。再者，藉由數據機連接到有線或無線方式的通信網路，也可以進行單向(從發送者到接收者)或雙向(在發送者和接收者之間或在接收者之間等)的資訊通信。
實施方式1至實施方式8中的任一個所示的半導體裝置可以用於顯示部9103、9107，可以對電視機及遙控器賦予高可靠性。
圖14C示出電腦，該電腦包括主體9201、外殼9202、顯示部9203、鍵盤9204、外部連接埠9205、指向裝置9206等。該電腦藉由將使用本發明的一個方式製造的半導體裝置用於顯示部9203來製造。藉由使用上述實施方式所示的半導體裝置，可以製造高可靠性的電腦。
圖15A及圖15B是能夠進行折疊的平板終端。圖15A是打開的狀態，並且平板終端包括外殼9630、顯示部9631a、顯示部9631b、顯示模式切換開關9034、電源開關9035、省電模式切換開關9036、卡子9033以及操作開關9038。
在圖15A及圖15B所示的可攜式設備中，作為用來暫時儲存影像資料的記憶體使用SRAM或DRAM。例如，可以將實施方式9、實施方式10或實施方式11所說明的半導體裝置用作記憶體。藉由將上述實施方式所說明的半 導體裝置用於記憶體，能夠以高速進行資訊的寫入和讀出，能夠長期保持儲存資料，還能夠充分降低耗電量。
實施方式1至實施方式8中任一個所示的半導體裝置可以用於顯示部9631a、顯示部9631b，由此可以提供高可靠性的平板終端。
另外，在顯示部9631a中，可以將其一部分用作觸摸屏的區域9632a，並且可以藉由按觸所顯示的操作鍵9638來輸入資料。此外，作為一個例子，示出顯示部9631a的一半只具有顯示的功能，而另一半具有觸摸屏的功能的結構，但是不侷限於該結構。也可以採用顯示部9631a的整個區域具有觸摸屏的功能的結構。例如，可以使顯示部9631a的整個面顯示鍵盤按鈕來將其用作觸摸屏，並且將顯示部9631b用作顯示畫面。
此外，在顯示部9631b中與顯示部9631a同樣也可以將其一部分用作觸摸屏的區域9632b。此外，藉由使用手指或觸控筆等觸摸觸摸屏上的顯示有鍵盤顯示切換按鈕9639的位置，可以在顯示部9631b上顯示鍵盤按鈕。
此外，也可以對觸摸屏的區域9632a和觸摸屏的區域9632b同時進行觸摸輸入。
另外，顯示模式切換開關9034能夠進行豎屏顯示和橫屏顯示等顯示的方向的切換以及黑白顯示和彩色顯示的切換等。根據藉由平板終端所內置的光感測器檢測到的使用時的外光的光量，省電模式切換開關9036可以使顯示的亮度設定為最適合的亮度。平板終端除了光感測器以外 還可以內置陀螺儀和加速度感測器等檢測傾斜度的感測器等的其他檢測裝置。
此外，圖15A示出顯示部9631b的顯示面積與顯示部9631a的顯示面積相同的例子，但是不侷限於此，既可以使一方的尺寸和另一方的尺寸不同又可以使它們的顯示品質有差異。例如顯示部9631a和顯示部9631b中的一方與另一方相比可以進行高精細的顯示。
圖15B是合上的狀態，並且平板終端包括外殼9630、太陽能電池9633、充放電控制電路9634、電池9635以及DCDC轉換器9636。此外，在圖15B中，作為充放電控制電路9634的一個例子示出具有電池9635和DCDC轉換器9636的結構。
此外，平板終端能夠進行折疊，因此不使用時可以合上外殼9630。因此，可以保護顯示部9631a和顯示部9631b，而可以提供一種具有良好的耐久性且從長期使用的觀點來看具有良好的可靠性的平板終端。
此外，圖15A及圖15B所示的平板終端還可以具有如下功能：顯示各種各樣的資訊(靜態影像、動態影像、文字影像等)；將日曆、日期或時刻等顯示在顯示部上；對顯示在顯示部上的資訊進行操作或編輯的觸摸輸入；藉由各種各樣的軟體(程式)控制處理等。
藉由利用安裝在平板終端的表面上的太陽能電池9633，可以將電力供應到觸摸屏、顯示部或影像信號處理部等。另外，可以將太陽能電池9633設置在外殼9630的 單面或雙面，由此可以高效地對電池9635進行充電。另外，當作為電池9635使用鋰離子電池時，有可以實現小型化等的優點。
另外，參照圖15C所示的塊圖對圖15B所示的充放電控制電路9634的結構和工作進行說明。圖15C示出太陽能電池9633、電池9635、DCDC轉換器9636、轉換器9637、開關SW1至SW3以及顯示部9631，電池9635、DCDC轉換器9636、轉換器9637、開關SW1至SW3是相當於圖15B所示的充放電控制電路9634的部分。
首先，說明在利用外光由太陽能電池9633進行發電時的工作的例子。利用DCDC轉換器9636對太陽能電池9633所發的電力的電壓進行升壓或降壓以使其成為用來對電池9635進行充電的電壓。並且，當利用太陽能電池9633所發的電力使顯示部9631工作時，使開關SW1導通並利用轉換器9637將該電力的電壓升壓或降壓到顯示部9631所需要的電壓。另外，當不進行顯示部9631上的顯示時，可以使SW1截止並使SW2導通來對電池9635進行充電。
注意，作為發電單元的一個例子示出太陽能電池9633，但是不侷限於此，也可以使用壓電元件(piezoelectric element)或熱電轉換元件(珀耳帖元件(Peltier element))等其他發電單元進行電池9635的充電。例如，也可以使用以無線(不接觸)的方式能夠收發電力來進行充電的無線電力傳輸模組或組合其他充電手段進行充 電。
本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合來使用。

Claims (4)

  1. 一種氧化物半導體膜，為單層氧化物半導體膜，具有：第一結晶部、第二結晶部；該第一結晶部具有：沿著與該氧化物半導體膜的表面的法線向量平行的方向配向的c軸；該第二結晶部具有：沿著與該氧化物半導體膜的表面的法線向量平行的方向配向的c軸；該第一結晶部具有的a軸的方向，與該第二結晶部具有的a軸的方向不同；該第一結晶部具有的b軸的方向，與該第二結晶部具有的b軸的方向不同；該氧化物半導體膜的密度比6.0g/cm3還高，且未滿該氧化物半導體膜的密度之理論值。
  2. 一種氧化物半導體膜，為單層氧化物半導體膜，具有：第一結晶部、第二結晶部；該第一結晶部具有：沿著與該氧化物半導體膜的表面的法線向量平行的方向配向的c軸；該第二結晶部具有：沿著與該氧化物半導體膜的表面的法線向量平行的方向配向的c軸；該第一結晶部具有的a軸的方向，與該第二結晶部具有的a軸的方向不同；該第一結晶部具有的b軸的方向，與該第二結晶部具 有的b軸的方向不同；該氧化物半導體膜的密度比6.0g/cm3還高，且未滿該氧化物半導體膜的密度之理論值；該氧化物半導體膜的氫濃度為5×1019atoms/cm3以下。
  3. 如請求項1至2中任一項的氧化物半導體膜，其中，該氧化物半導體膜的銅濃度為1×1018atoms/cm3以下；該氧化物半導體膜的鋁濃度為1×1018atoms/cm3以下；該氧化物半導體膜的氯濃度為2×1018atoms/cm3以下。
  4. 一種半導體裝置，具有：包含通道形成區域的單層氧化物半導體膜；在該氧化物半導體膜之上或之下的絕緣層；該氧化物半導體膜，具有：第一結晶部、第二結晶部；該第一結晶部具有：沿著與該氧化物半導體膜的表面的法線向量平行的方向配向的c軸；該第二結晶部具有：沿著與該氧化物半導體膜的表面的法線向量平行的方向配向的c軸；該第一結晶部具有的a軸的方向，與該第二結晶部具有的a軸的方向不同；該第一結晶部具有的b軸的方向，與該第二結晶部具有的b軸的方向不同；該氧化物半導體膜的密度比6.0g/cm3還高，且未滿該 氧化物半導體膜的密度之理論值；該氧化物半導體膜的氫濃度為5×1019atoms/cm3以下；該絕緣層的氫濃度未滿7.2×1020atoms/cm3。
TW108110130A 2011-12-15 2012-12-13 半導體裝置及其製造方法 TWI695508B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-274919 2011-12-15
JP2011274919 2011-12-15

Publications (2)

Publication Number Publication Date
TW201926713A TW201926713A (zh) 2019-07-01
TWI695508B true TWI695508B (zh) 2020-06-01

Family

ID=48609208

Family Applications (4)

Application Number Title Priority Date Filing Date
TW107129667A TWI662706B (zh) 2011-12-15 2012-12-13 半導體裝置及其製造方法
TW101147157A TWI606585B (zh) 2011-12-15 2012-12-13 半導體裝置及其製造方法
TW106129434A TWI641137B (zh) 2011-12-15 2012-12-13 半導體裝置及其製造方法
TW108110130A TWI695508B (zh) 2011-12-15 2012-12-13 半導體裝置及其製造方法

Family Applications Before (3)

Application Number Title Priority Date Filing Date
TW107129667A TWI662706B (zh) 2011-12-15 2012-12-13 半導體裝置及其製造方法
TW101147157A TWI606585B (zh) 2011-12-15 2012-12-13 半導體裝置及其製造方法
TW106129434A TWI641137B (zh) 2011-12-15 2012-12-13 半導體裝置及其製造方法

Country Status (5)

Country Link
US (2) US9331156B2 (zh)
JP (3) JP2013145876A (zh)
KR (1) KR102084274B1 (zh)
TW (4) TWI662706B (zh)
WO (1) WO2013089115A1 (zh)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101057339B (zh) 2004-11-10 2012-12-26 佳能株式会社 无定形氧化物和场效应晶体管
WO2013042562A1 (en) * 2011-09-22 2013-03-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6059968B2 (ja) * 2011-11-25 2017-01-11 株式会社半導体エネルギー研究所 半導体装置、及び液晶表示装置
KR102161077B1 (ko) 2012-06-29 2020-09-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102220279B1 (ko) * 2012-10-19 2021-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막을 포함하는 다층막 및 반도체 장치의 제작 방법
US9343288B2 (en) * 2013-07-31 2016-05-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2015060318A1 (en) * 2013-10-22 2015-04-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US9455349B2 (en) * 2013-10-22 2016-09-27 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor with reduced impurity diffusion
JP6506545B2 (ja) 2013-12-27 2019-04-24 株式会社半導体エネルギー研究所 半導体装置
KR102317297B1 (ko) 2014-02-19 2021-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물, 반도체 장치, 모듈, 및 전자 장치
CN103915509B (zh) * 2014-03-25 2017-07-18 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及显示装置
JP6486712B2 (ja) * 2014-04-30 2019-03-20 株式会社半導体エネルギー研究所 酸化物半導体膜
KR20150126272A (ko) * 2014-05-02 2015-11-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물의 제작 방법
TWI672804B (zh) 2014-05-23 2019-09-21 日商半導體能源研究所股份有限公司 半導體裝置的製造方法
TWI652362B (zh) 2014-10-28 2019-03-01 日商半導體能源研究所股份有限公司 氧化物及其製造方法
JP6647841B2 (ja) 2014-12-01 2020-02-14 株式会社半導体エネルギー研究所 酸化物の作製方法
JP6505466B2 (ja) * 2015-02-24 2019-04-24 株式会社東芝 半導体装置及びその製造方法
US9837547B2 (en) 2015-05-22 2017-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide conductor and display device including the semiconductor device
JP6464042B2 (ja) * 2015-06-23 2019-02-06 株式会社カネカ 透明電極付き基板およびその製造方法
US11024725B2 (en) 2015-07-24 2021-06-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including metal oxide film
TWI649875B (zh) * 2015-08-28 2019-02-01 聯華電子股份有限公司 半導體元件及其製造方法
WO2017098369A1 (en) * 2015-12-11 2017-06-15 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film, semiconductor device, and display device
WO2017137864A1 (en) * 2016-02-12 2017-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9905579B2 (en) * 2016-03-18 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
WO2017212363A1 (en) * 2016-06-06 2017-12-14 Semiconductor Energy Laboratory Co., Ltd. Sputtering apparatus, sputtering target, and method for forming semiconductor film with the sputtering apparatus
US20160315163A1 (en) * 2016-06-30 2016-10-27 L'air Liquide, Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude Process for forming gate insulators for tft structures
US20160315168A1 (en) * 2016-06-30 2016-10-27 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Process for forming gate insulators for tft structures
US11417773B2 (en) 2018-05-25 2022-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
CN112334606A (zh) * 2018-06-26 2021-02-05 株式会社Flosfia 结晶性氧化物膜
US11426818B2 (en) 2018-08-10 2022-08-30 The Research Foundation for the State University Additive manufacturing processes and additively manufactured products
JP2020027882A (ja) * 2018-08-13 2020-02-20 株式会社アルバック 薄膜トランジスタ、薄膜トランジスタの製造方法、及び酸化物半導体膜
JP7315136B2 (ja) * 2018-12-26 2023-07-26 株式会社Flosfia 結晶性酸化物半導体
US20220320339A1 (en) * 2019-06-21 2022-10-06 Semiconductor Energy Laboratory Co., Ltd. Metal oxide, formation method of metal oxide, semiconductor device, and manufacturing method of semiconductor device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110284848A1 (en) * 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20120103804A1 (en) * 2009-06-05 2012-05-03 Jx Nippon Mining & Metals Corporation Oxide Sintered Compact, Its Production Method, and Raw Material Powder for Producing Oxide Sintered Compact

Family Cites Families (136)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
KR101019337B1 (ko) 2004-03-12 2011-03-07 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CN101057339B (zh) 2004-11-10 2012-12-26 佳能株式会社 无定形氧化物和场效应晶体管
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
WO2006051995A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
CN101258607B (zh) 2005-09-06 2011-01-05 佳能株式会社 使用非晶氧化物膜作为沟道层的场效应晶体管、使用非晶氧化物膜作为沟道层的场效应晶体管的制造方法、以及非晶氧化物膜的制造方法
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
JP5376750B2 (ja) 2005-11-18 2013-12-25 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル
US20070115219A1 (en) 2005-11-22 2007-05-24 Matsushita Electric Industrial Co., Ltd. Apparatus for driving plasma display panel and plasma display
US7998372B2 (en) 2005-11-18 2011-08-16 Idemitsu Kosan Co., Ltd. Semiconductor thin film, method for manufacturing the same, thin film transistor, and active-matrix-driven display panel
US20090237000A1 (en) 2005-11-22 2009-09-24 Matsushita Electric Industrial Co., Ltd. Pdp driving apparatus and plasma display
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5105842B2 (ja) 2006-12-05 2012-12-26 キヤノン株式会社 酸化物半導体を用いた表示装置及びその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
TWI478347B (zh) * 2007-02-09 2015-03-21 Idemitsu Kosan Co A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
JP2008277326A (ja) * 2007-04-25 2008-11-13 Canon Inc アモルファス酸化物半導体、半導体デバイス及び薄膜トランジスタ
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP2010103451A (ja) * 2007-11-26 2010-05-06 Fujifilm Corp 薄膜電界効果型トランジスタおよびそれを用いた電界発光装置
US8384077B2 (en) 2007-12-13 2013-02-26 Idemitsu Kosan Co., Ltd Field effect transistor using oxide semicondutor and method for manufacturing the same
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP2010222214A (ja) 2009-03-25 2010-10-07 Idemitsu Kosan Co Ltd 金属酸化物薄膜及びその製造方法
JP5528734B2 (ja) 2009-07-09 2014-06-25 富士フイルム株式会社 電子素子及びその製造方法、表示装置、並びにセンサー
CN102498553B (zh) 2009-09-16 2016-03-02 株式会社半导体能源研究所 晶体管及显示设备
WO2011052385A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011055631A1 (en) * 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN105140101B (zh) 2009-11-28 2018-11-16 株式会社半导体能源研究所 层叠的氧化物材料、半导体器件、以及用于制造该半导体器件的方法
WO2011070928A1 (en) 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101768433B1 (ko) 2009-12-18 2017-08-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
EP2517355B1 (en) 2009-12-25 2019-05-08 Semiconductor Energy Laboratory Co., Ltd. Memory device, semiconductor device, and electronic device
KR102008754B1 (ko) 2010-01-24 2019-08-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치와 이의 제조 방법
CN102782859B (zh) 2010-02-26 2015-07-29 株式会社半导体能源研究所 半导体装置的制造方法
JP5483704B2 (ja) * 2010-03-03 2014-05-07 富士フイルム株式会社 Ｉｇｚｏ系アモルファス酸化物半導体膜の製造方法及びそれを用いた電界効果型トランジスタの製造方法
JP5520084B2 (ja) 2010-03-03 2014-06-11 富士フイルム株式会社 電界効果型トランジスタの製造方法
JP5560064B2 (ja) * 2010-03-03 2014-07-23 富士フイルム株式会社 Ｉｇｚｏ系アモルファス酸化物薄膜の製造方法及びそれを用いた電界効果型トランジスタの製造方法
KR20130008037A (ko) * 2010-03-05 2013-01-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하는 방법
KR101867272B1 (ko) 2010-03-05 2018-06-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그의 제작 방법
JP5708910B2 (ja) * 2010-03-30 2015-04-30 ソニー株式会社 薄膜トランジスタおよびその製造方法、並びに表示装置
JP5689250B2 (ja) 2010-05-27 2015-03-25 出光興産株式会社 酸化物焼結体、それからなるターゲット及び酸化物半導体薄膜
JP2012015436A (ja) * 2010-07-05 2012-01-19 Sony Corp 薄膜トランジスタおよび表示装置
TWI605590B (zh) 2011-09-29 2017-11-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP6045285B2 (ja) 2011-10-24 2016-12-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI621183B (zh) 2011-12-01 2018-04-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120103804A1 (en) * 2009-06-05 2012-05-03 Jx Nippon Mining & Metals Corporation Oxide Sintered Compact, Its Production Method, and Raw Material Powder for Producing Oxide Sintered Compact
US20110284848A1 (en) * 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
TW201338156A (zh) 2013-09-16
JP2013145876A (ja) 2013-07-25
TWI662706B (zh) 2019-06-11
JP2017123483A (ja) 2017-07-13
TW201843837A (zh) 2018-12-16
TW201926713A (zh) 2019-07-01
JP2016029730A (ja) 2016-03-03
TW201804616A (zh) 2018-02-01
US20130153889A1 (en) 2013-06-20
US9331156B2 (en) 2016-05-03
WO2013089115A1 (en) 2013-06-20
JP6110917B2 (ja) 2017-04-05
US10153346B2 (en) 2018-12-11
KR20150028760A (ko) 2015-03-16
TWI641137B (zh) 2018-11-11
TWI606585B (zh) 2017-11-21
KR102084274B1 (ko) 2020-03-03
US20160204271A1 (en) 2016-07-14
JP6220470B2 (ja) 2017-10-25

Similar Documents

Publication Publication Date Title
TWI695508B (zh) 半導體裝置及其製造方法
KR102210220B1 (ko) 반도체 장치
KR102174289B1 (ko) 반도체 장치 및 반도체 장치의 제작 방법
CN107275411B (zh) 半导体装置及半导体装置的制造方法
TWI613822B (zh) 半導體裝置及其製造方法
TWI539599B (zh) 半導體裝置及其製造方法
TWI570925B (zh) 半導體裝置以及半導體裝置的製造方法
JP6523374B2 (ja) 半導体装置
JP6412549B2 (ja) 半導体装置の作製方法