JP6197087B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6197087B2
JP6197087B2 JP2016174554A JP2016174554A JP6197087B2 JP 6197087 B2 JP6197087 B2 JP 6197087B2 JP 2016174554 A JP2016174554 A JP 2016174554A JP 2016174554 A JP2016174554 A JP 2016174554A JP 6197087 B2 JP6197087 B2 JP 6197087B2
Authority
JP
Japan
Prior art keywords
transistor
insulating layer
region
oxide semiconductor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2016174554A
Other languages
English (en)
Other versions
JP2016213506A (ja
Inventor
山崎　舜平
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2016213506A publication Critical patent/JP2016213506A/ja
Application granted granted Critical
Publication of JP6197087B2 publication Critical patent/JP6197087B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/515—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on non-oxide ceramics
    • C04B35/58—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on non-oxide ceramics based on borides, nitrides, i.e. nitrides, oxynitrides, carbonitrides or oxycarbonitrides or silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3284—Zinc oxides, zincates, cadmium oxides, cadmiates, mercury oxides, mercurates or oxide forming salts thereof
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3286—Gallium oxides, gallates, indium oxides, indates, thallium oxides, thallates or oxide forming salts thereof, e.g. zinc gallate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors

Description

開示する発明は、半導体素子を利用した半導体装置およびその駆動方法に関するものであ
る。
半導体素子を利用した記憶装置は、電力の供給がなくなると記憶内容が失われる揮発性の
ものと、電力の供給がなくなっても記憶内容は保持される不揮発性のものとに大別される
。
揮発性記憶装置の代表的な例としては、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃ
ｃｅｓｓ Ｍｅｍｏｒｙ）がある。ＤＲＡＭは、記憶素子を構成するトランジスタを選択
してキャパシタに電荷を蓄積することで、情報を記憶する。
上述の原理から、ＤＲＡＭでは、情報を読み出すとキャパシタの電荷は失われるため、情
報の読み出しの度に、再度の書き込み動作が必要となる。また、記憶素子を構成するトラ
ンジスタにおいてはオフ状態でのソースとドレイン間のリーク電流（オフ電流）等によっ
て、トランジスタが選択されていない状況でも電荷が流出、または流入するため、情報の
保持期間が短い。このため、所定の周期で再度の書き込み動作（リフレッシュ動作）が必
要であり、消費電力を十分に低減することは困難である。また、電力の供給がなくなると
記憶内容が失われるため、長期間の記憶の保持には、磁性材料や光学材料を利用した別の
記憶装置が必要となる。
揮発性記憶装置の別の例としてはＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ
Ｍｅｍｏｒｙ）がある。ＳＲＡＭは、フリップフロップなどの回路を用いて記憶内容を
保持するため、リフレッシュ動作が不要であり、この点においてはＤＲＡＭより有利であ
る。しかし、フリップフロップなどの回路を用いているため、記憶容量あたりの単価が高
くなるという問題がある。また、電力の供給がなくなると記憶内容が失われるという点に
ついては、ＤＲＡＭと変わるところはない。
不揮発性記憶装置の代表例としては、フラッシュメモリがある。フラッシュメモリは、ト
ランジスタのゲート電極とチャネル形成領域との間にフローティングゲートを有し、当該
フローティングゲートに電荷を保持させることで記憶を行うため、情報の保持期間は極め
て長く（半永久的）、揮発性記憶装置で必要なリフレッシュ動作が不要であるという利点
を有している（例えば、特許文献１参照）。
しかし、書き込みの際に生じるトンネル電流によって記憶素子を構成するゲート絶縁層が
劣化するため、所定回数の書き込みによって記憶素子が機能しなくなるという問題が生じ
る。この問題の影響を緩和するために、例えば、各記憶素子の書き込み回数を均一化する
手法が採られるが、これを実現するためには、複雑な周辺回路が必要になってしまう。そ
して、このような手法を採用しても、根本的な寿命の問題が解消するわけではない。つま
り、フラッシュメモリは、情報の書き換え頻度が高い用途には不向きである。
また、フローティングゲートに電荷を注入させるため、または、その電荷を除去するため
には、高い電圧が必要であり、また、そのための回路も必要である。さらに、電荷の注入
、または除去のためには比較的長い時間を要し、書き込み、消去の高速化が容易ではない
という問題もある。
不揮発性記憶装置の別の例としては、磁性材料を用いた記憶装置であるＭＲＡＭ（Ｍａｇ
ｎｅｔｏｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）がある。Ｍ
ＲＡＭは、書き込み動作における消費電流が比較的高いため、多数のメモリセルに並列に
書き込み動作を行うことが難しいという問題がある。
特開昭５７−１０５８８９号公報
上述の問題に鑑み、本発明の一態様では、電力が供給されない状況でも記憶内容の保持が
可能で、かつ、書き込み回数にも制限が無い、新たな構造の半導体装置を提供することを
目的の一とする。また、新たな構造の半導体装置の高集積化を図り、単位面積あたりの記
憶容量を増加させることを目的の一とする。
本発明の一態様は、半導体基板に設けられた、第１のチャネル形成領域、並びに第１のチ
ャネル形成領域を挟むように設けられた第１の不純物領域及び第２の不純物領域と、第１
のチャネル形成領域上の第１のゲート絶縁層と、第１のゲート絶縁層上の第１のゲート電
極と、第１の不純物領域及び第２の不純物領域に接して設けられた第１のソース電極及び
第１のドレイン電極と、を有する第１のトランジスタと、第１のトランジスタに接し、第
１のゲート電極の上面が露出するように設けられた第１の絶縁層と、第１のゲート電極及
び第１の絶縁層上に設けられ、第２のチャネル形成領域と、第２のチャネル形成領域を挟
むように設けられた第１の低抵抗領域及び第２の低抵抗領域とを含む半導体層と、半導体
層と接して設けられた導電層と、半導体層を覆うように設けられた第２のゲート絶縁層と
、第２のチャネル形成領域上に第２のゲート絶縁層を介して設けられた第２のゲート電極
と、有する第２のトランジスタと、を有し、第１のゲート電極は、第２のトランジスタの
第２のソース電極及び第２のドレイン電極の一方として機能し、導電層は、第２のトラン
ジスタの第２のソース電極及び第２のドレイン電極の他方として機能する、半導体装置で
ある。
また、本発明の一態様は、半導体基板に設けられた、第１のチャネル形成領域、並びに第
１のチャネル形成領域を挟むように設けられた第１の不純物領域及び第２の不純物領域と
、第１のチャネル形成領域上の第１のゲート絶縁層と、第１のゲート絶縁層上の第１のゲ
ート電極と、第１の不純物領域及び第２の不純物領域に接して設けられた第１のソース電
極及び第１のドレイン電極と、を有する第１のトランジスタと、第１のトランジスタに接
し、第１のゲート電極の上面が露出するように設けられた第１の絶縁層と、第１のゲート
電極及び第１の絶縁層上に設けられ、第２のチャネル形成領域と、第２のチャネル形成領
域を挟むように設けられた第１の低抵抗領域及び第２の低抵抗領域とを含む半導体層と、
半導体層と接して設けられた第１の導電層と、半導体層を覆うように設けられた第２のゲ
ート絶縁層と、第２のチャネル形成領域上に第２のゲート絶縁層を介して設けられた第２
のゲート電極と、を有する第２のトランジスタと、第１のゲート電極上に、半導体層及び
第２のゲート絶縁層を介して重畳するように設けられた第２の導電層と、を有し、第１の
ゲート電極は、第２のトランジスタの第２のソース電極及び第２のドレイン電極の一方と
して機能し、第１の導電層は、第２のトランジスタの第２のソース電極及び第２のドレイ
ン電極の他方として機能し、第１のゲート電極、半導体層、第２のゲート絶縁層及び第２
の導電層の積層は、容量素子として機能する、半導体装置である。
また、上記構成において、半導体層は、酸化物半導体材料を含み、半導体基板は、酸化物
半導体以外の半導体材料を含む半導体装置である。
また、上記構成において、酸化物半導体材料は、ｃ軸配向し、かつａｂ面に垂直な方向か
ら見て三角形状または六角形状の原子配列を有し、ａｂ面において、ａ軸またはｂ軸の向
きが異なる結晶を含む半導体装置である。
また、上記構成において、第２のゲート電極は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ−Ｎ系化合物導電
体を含む半導体装置である。
なお、上記半導体装置において、酸化物半導体材料を用いてトランジスタを構成すること
があるが、開示する発明はこれに限定されない。酸化物半導体材料と同等のオフ電流特性
が実現できる材料、例えば、炭化シリコンをはじめとするワイドギャップ材料（より具体
的には、例えば、エネルギーギャップＥｇが３ｅＶより大きい半導体材料）などを適用し
ても良い。
なお、本明細書等において「上」や「下」の用語は、構成要素の位置関係が他の構成要素
の「直上」または「直下」であることを限定するものではない。例えば、「ゲート絶縁層
上のゲート電極」の表現であれば、ゲート絶縁層とゲート電極との間に他の構成要素を含
むものを除外しない。また、「上」「下」の用語は説明の便宜のために用いる表現に過ぎ
ない。
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限
定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、
その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配
線」が一体となって形成されている場合なども含む。
また、「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合や
、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため
、本明細書等においては、「ソース」や「ドレイン」の用語は、入れ替えて用いることが
できるものとする。
なお、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの
」を介して接続されている場合が含まれる。ここで、何らかの電気的作用を有するものは
、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。
酸化物半導体材料を用いたトランジスタはオフ電流が極めて小さいため、これを記憶装置
に用いることにより、極めて長期にわたり記憶内容を保持することが可能である。つまり
、リフレッシュ動作が不要となるか、または、リフレッシュ動作の頻度を極めて低くする
ことが可能となるため、消費電力を十分に低減することができる。また、電力の供給がな
い場合（ただし、電位は固定されていることが望ましい）であっても、長期にわたって記
憶内容を保持することが可能である。
また、酸化物半導体材料を用いたトランジスタを含む記憶装置は、情報の書き込みに高い
電圧を必要とせず、記憶素子の劣化の問題もない。例えば、従来の不揮発性記憶装置のよ
うに、フローティングゲートへの電子の注入や、フローティングゲートからの電子の引き
抜きを行う必要がないため、ゲート絶縁層の劣化といった問題が全く生じない。すなわち
、酸化物半導体材料を用いたトランジスタを含む記憶装置では、従来の不揮発性記憶装置
で問題となっている書き換え可能回数に制限はなく、信頼性が飛躍的に向上する。さらに
、トランジスタのオン状態、オフ状態によって、情報の書き込みが行われるため、高速な
動作も容易に実現しうる。また、情報を消去するための動作が不要であるというメリット
もある。
また、酸化物半導体以外の半導体材料を用いたトランジスタは、酸化物半導体材料を用い
たトランジスタよりも十分な高速動作が可能である。よって、酸化物半導体以外の半導体
材料を用いたトランジスタを周辺回路（制御回路、駆動回路など）に用いることにより、
高速動作を十分に確保した周辺回路を好適に実現することが可能である。したがって、こ
れを、酸化物半導体材料を用いたトランジスタを含む記憶装置と組み合わせて用いること
により、半導体装置の動作（例えば、情報の読み出し動作や書き込み動作など）の高速動
作を十分に確保することができる。
このように、酸化物半導体以外の半導体材料を用いたトランジスタ（換言すると、十分な
高速動作が可能なトランジスタ）を用いた周辺回路と、酸化物半導体材料を用いたトラン
ジスタ（より広義には、十分にオフ電流が小さいトランジスタ）を用いた記憶装置とを一
体に備えることで、これまでにない特徴を有する半導体装置を実現することができる。
また、本発明の一態様に係る半導体装置では、酸化物半導体以外の半導体材料を用いたト
ランジスタのゲート電極を、酸化物半導体を用いたトランジスタのソース電極又はドレイ
ン電極の一方とすることで、酸化物半導体を用いたトランジスタのソース電極またはドレ
イン電極の一方を、開口部を設けて、配線に別途接続する必要がない。よって、メモリセ
ルの占有面積を低減することができるので、半導体装置の高集積化を図り、単位面積あた
りの記憶容量を増加させることができる。
半導体装置の断面図及び回路図。 半導体装置の作製工程に係る断面図。 半導体装置の作製工程に係る断面図。 半導体装置の作製工程に係る断面図。 半導体装置の作製工程に係る断面図。 半導体装置の断面図及び回路図。 半導体装置の作製工程に係る断面図。 半導体装置の断面図。 半導体装置の作製工程に係る断面図。 半導体装置の回路図。 半導体装置のブロック図。 半導体装置のブロック図。 半導体装置のブロック図。 電子機器を示す図。
本発明の実施の形態の一例について、図面を用いて以下に説明する。但し、本発明は以下
の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および
詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下
に示す実施の形態の記載内容に限定して解釈されるものではない。
なお、図面等において示す各構成の、位置、大きさ、範囲などは、理解の簡単のため、実
際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必
ずしも、図面等に開示された位置、大きさ、範囲などに限定されない。
なお、本明細書等における「第１」、「第２」、「第３」などの序数は、構成要素の混同
を避けるために付すものであり、数的に限定するものではないことを付記する。
（実施の形態１）
本発明の一態様に係る半導体装置の構成及びその作製方法について、図１乃至図５を参照
して説明する。
〈半導体装置の構成例〉
図１は、半導体装置の構成の一例である。図１（Ａ）には半導体装置の断面を、図１（Ｂ
）には半導体装置の回路図を、それぞれ示す。図１に示す半導体装置は、記憶装置として
用いることができる。なお、図１に示す半導体装置は、所定の機能を有する半導体装置の
一例であって、本発明の一態様の半導体装置をもれなく表現したものではない。本発明の
一態様に係る半導体装置は、電極の接続関係等を適宜変更して、その他の機能を有するも
のとすることが可能である。
図１（Ａ）に示す半導体装置は、下部にトランジスタ１６０、１６１が設けられ、上部に
トランジスタ１６２、１６３が設けられている。また、トランジスタ１６０及びトランジ
スタ１６２によりメモリセル１７０を構成することができ、トランジスタ１６１及びトラ
ンジスタ１６３によりメモリセル１７１を構成することができる。
ここで、トランジスタ１６２、１６３の半導体材料とトランジスタ１６０、１６１の半導
体材料とは異なる材料とすることが望ましい。例えば、トランジスタ１６２、１６３の半
導体材料を酸化物半導体とし、トランジスタ１６０、１６１の半導体材料を酸化物半導体
以外の半導体材料（例えば、シリコンなど）とすることができる。酸化物半導体を用いた
トランジスタはオフ電流が極めて低いという特徴を有している。したがって、その特性に
より長時間の電荷保持を可能とする。一方で、酸化物半導体以外の半導体材料を用いたト
ランジスタは、高速動作が容易である。
図１（Ａ）におけるトランジスタ１６０は、半導体材料（例えば、シリコンなど）を含む
基板１００に設けられた、チャネル形成領域１１６ａ、及びチャネル形成領域１１６ａを
挟むように設けられた不純物領域１２０ａ、１２０ｂと、不純物領域１２０ａ、１２０ｂ
に接する金属化合物領域１２４ａ、１２４ｂと、チャネル形成領域１１６ａ上に設けられ
たゲート絶縁層１０８ａと、ゲート絶縁層１０８ａ上に設けられたゲート電極１１０ａと
、を有する。ここで、不純物領域１２０ａ、１２０ｂは、ソース領域及びドレイン領域と
して機能する。
同様に、トランジスタ１６１も、半導体材料を含む基板１００に設けられた、チャネル形
成領域１１６ｂ、及びチャネル形成領域１１６ｂを挟むように設けられた不純物領域１２
０ｃ、１２０ｄと、不純物領域１２０ｃ、１２０ｄに接する金属化合物領域１２４ｃ、１
２４ｄと、チャネル形成領域１１６ｂ上に設けられたゲート絶縁層１０８ｂと、ゲート絶
縁層１０８ｂ上に設けられたゲート電極１１０ｂと、を有する。ここで、不純物領域１２
０ｃ、１２０ｄは、ソース領域及びドレイン領域として機能する。
なお、図において、明示的にはソース電極やドレイン電極を有しない場合があるが、便宜
上、このような状態を含めてトランジスタと呼ぶ場合がある。また、この場合、トランジ
スタの接続関係を説明するために、ソース領域やドレイン領域を含めてソース電極やドレ
イン電極と表現することがある。つまり、本明細書において、ソース電極との記載には、
ソース領域が含まれうる。
また、基板１００上にはトランジスタ１６０を囲むように素子分離絶縁層１０６が設けら
れている。また、トランジスタ１６１も素子分離絶縁層１０６によって囲まれている。な
お、高集積化を実現するためには、図１（Ａ）に示すようにトランジスタ１６０がサイド
ウォール絶縁層を有しない構成とすることもできる。一方で、下部のトランジスタの特性
を重視する場合には、ゲート電極の側面にサイドウォール絶縁層を設け、不純物濃度が異
なる領域を含む不純物領域を設けても良い。
また、トランジスタ１６０及びトランジスタ１６１に接するように絶縁層１３０が設けら
れている。また、絶縁層１３０は、トランジスタ１６０のゲート電極１１０ａ及びトラン
ジスタ１６１のゲート電極１１０ｂの上面が露出するように設けられている。
図１（Ａ）におけるトランジスタ１６２は、絶縁層１３０及びゲート電極１１０ａ上に設
けられ、トランジスタ１６３は、絶縁層１３０及びゲート電極１１０ｂ上に設けられてい
る。
トランジスタ１６２は、チャネル形成領域１４４ａと、チャネル形成領域１４４ａを挟む
ように設けられた低抵抗領域１４５ａ、１４５ｂとを含む酸化物半導体層１４３と、酸化
物半導体層１４３と接して設けられた配線１５６と、酸化物半導体層１４３を覆うように
設けられたゲート絶縁層１４６と、チャネル形成領域１４４ａ上にゲート絶縁層１４６を
介して設けられたゲート電極１４８ａと、を有している。また、トランジスタ１６２にお
いて、低抵抗領域１４５ｂの上部にて配線１５６と接続されており、低抵抗領域１４５ａ
の下部にてゲート電極１１０ａと接続されている。つまり、配線１５６は、トランジスタ
１６２のソース電極又はドレイン電極の他方として機能し、ゲート電極１１０ａは、トラ
ンジスタ１６２のソース電極又はドレイン電極の一方として機能する。
また、トランジスタ１６３は、チャネル形成領域１４４ｂと、チャネル形成領域１４４ｂ
を挟むように設けられた低抵抗領域１４５ｂ、１４５ｃとを含む酸化物半導体層１４３と
、酸化物半導体層１４３と接して設けられた配線１５６と、酸化物半導体層１４３を覆う
ように設けられたゲート絶縁層１４６と、チャネル形成領域１４４ｂ上にゲート絶縁層１
４６を介して設けられたゲート電極１４８ｂと、を有している。また、トランジスタ１６
３において、低抵抗領域１４５ｂの上部にて配線１５６と接続されており、低抵抗領域１
４５ｃの下部にてゲート電極１１０ｂと接続されている。つまり、配線１５６は、トラン
ジスタ１６３のソース電極又はドレイン電極の他方として機能し、ゲート電極１１０ｂは
、トランジスタ１６３のソース電極又はドレイン電極の一方として機能する。
また、トランジスタ１６２及びトランジスタ１６３を覆うように、層間絶縁層１５０及び
層間絶縁層１５２が設けられている。
図示しないが、トランジスタ１６２及びトランジスタ１６３において、ゲート電極１４８
ａ、１４８ｂの側面にサイドウォール絶縁層を設け、不純物濃度が異なる領域を含む不純
物領域を設けても良い。
図１（Ａ）に示すように、トランジスタ１６０のゲート電極１１０ａを、トランジスタ１
６２のソース電極又はドレイン電極の一方とすることで、トランジスタ１６２のソース電
極又はドレイン電極の一方を、層間絶縁層１５２に開口部を設けて他の配線に別途接続す
る必要がなくなる。また、トランジスタ１６２及びトランジスタ１６３は、一つの酸化物
半導体層１４３で形成されている。また、トランジスタ１６２及びトランジスタ１６３は
、ソース電極及びドレイン電極としても機能する配線１５６を互いに共有して、接続され
ている。また、隣り合うメモリセルにおいて、酸化物半導体層１４３を用いたトランジス
タ１６２のソース電極又はドレイン電極の他方と、トランジスタ１６３のソース電極又は
ドレイン電極の他方とを互いに電気的に接続させることができる。
以上のような構成とすることにより、メモリセル１７０及びメモリセル１７１の占有面積
を低減することができるため、半導体装置の高集積化を図り、単位面積あたりの記憶容量
を増加させることができる。
次に、図１（Ａ）に示すメモリセル１７０の回路図を、図１（Ｂ）に示す。本明細書等に
おいて、酸化物半導体を用いたトランジスタには、ＯＳと付す場合がある。
図１（Ｂ）に示すメモリセル１７０において、第１の配線（１ｓｔ Ｌｉｎｅ：ソース線
とも記す）とトランジスタ１６０のソース電極とは、電気的に接続され、第２の配線（２
ｎｄ Ｌｉｎｅ：ビット線とも記す）とトランジスタ１６０のドレイン電極とは、電気的
に接続されている。また、第３の配線（３ｒｄ Ｌｉｎｅ：第１信号線とも記す）とトラ
ンジスタ１６２のソース電極またはドレイン電極の他方とは、電気的に接続され、第４の
配線（４ｔｈ Ｌｉｎｅ：第２信号線とも記す）と、トランジスタ１６２のゲート電極と
は、電気的に接続されている。そして、トランジスタ１６０のゲート電極と、トランジス
タ１６２のソース電極またはドレイン電極の一方とは、電気的に接続されている。
なお、トランジスタ１６２のソース電極またはドレイン電極の一方は、トランジスタ１６
０のゲート電極と電気的に接続されることにより、不揮発性メモリ素子として用いられる
フローティングゲート型トランジスタのフローティングゲートと同等の作用を奏する。こ
のため、図中、トランジスタ１６２のソース電極またはドレイン電極の一方とトランジス
タ１６０のゲート電極が電気的に接続される部位をフローティングゲート部ＦＧと呼ぶ場
合がある。トランジスタ１６２がオフの場合、当該フローティングゲート部ＦＧは絶縁体
中に埋設されたと見ることができ、フローティングゲート部ＦＧには電荷が保持される。
酸化物半導体を用いたトランジスタ１６２のオフ電流は、シリコンなどで形成されるトラ
ンジスタの１０万分の１以下であるため、トランジスタ１６２のリークによる、フローテ
ィングゲート部ＦＧに蓄積される電荷の消失を無視することが可能である。つまり、酸化
物半導体を用いたトランジスタ１６２により、電力の供給が無くても情報の保持が可能な
不揮発性の記憶装置を実現することが可能である。
酸化物半導体以外の材料を用いたトランジスタ１６０は十分な高速動作が可能なため、こ
れを用いることにより、記憶内容の読み出しなどを高速に行うことが可能である。また、
酸化物半導体を用いたトランジスタ１６２は、オフ電流が極めて小さいという特徴を有し
ている。このため、トランジスタ１６２をオフ状態とすることで、トランジスタ１６０の
ゲート電極の電位を極めて長時間にわたって保持することが可能である。
トランジスタ１６０のゲート電極の電位が保持可能という特徴を生かすことで、次のよう
に、情報の書き込み、保持、読み出しが可能である。以下に、メモリセル１７０の動作に
ついて説明する。
はじめに、情報の書き込みおよび保持について説明する。まず、第４の配線の電位を、ト
ランジスタ１６２がオン状態となる電位として、トランジスタ１６２をオン状態とする。
これにより、第３の配線の電位が、トランジスタ１６０のゲート電極に与えられる（書き
込み）。その後、第４の配線の電位を、トランジスタ１６２がオフ状態となる電位として
、トランジスタ１６２をオフ状態とすることにより、トランジスタ１６０のゲート電極の
電位が保持される（保持）。
トランジスタ１６２のオフ電流は極めて小さいから、トランジスタ１６０のゲート電極の
電位は長時間にわたって保持される。例えば、トランジスタ１６０のゲート電極の電位が
トランジスタ１６０をオン状態とする電位であれば、トランジスタ１６０のオン状態が長
時間にわたって保持されることになる。また、トランジスタ１６０のゲート電極の電位が
トランジスタ１６０をオフ状態とする電位であれば、トランジスタ１６０のオフ状態が長
時間にわたって保持される。
次に、情報の読み出しについて説明する。上述のように、トランジスタ１６０のオン状態
またはオフ状態が保持された状態において、第１の配線に所定の電位（定電位）が与えら
れると、トランジスタ１６０のオン状態またはオフ状態に応じて、第２の配線の電位は異
なる値をとる。例えば、トランジスタ１６０がオン状態の場合には、第１の配線の電位に
対して、第２の配線の電位が低下することになる。逆に、トランジスタ１６０がオフ状態
の場合には、第２の配線の電位は変化しない。
このように、情報が保持された状態において、第２の配線の電位と、所定の電位とを比較
することで、情報を読み出すことができる。
次に、情報の書き換えについて説明する。情報の書き換えは、上記情報の書き込みおよび
保持と同様に行われる。つまり、第４の配線の電位を、トランジスタ１６２がオン状態と
なる電位として、トランジスタ１６２をオン状態とする。これにより、第３の配線の電位
（新たな情報に係る電位）が、トランジスタ１６０のゲート電極に与えられる。その後、
第４の配線の電位を、トランジスタ１６２がオフ状態となる電位として、トランジスタ１
６２をオフ状態とすることにより、新たな情報が保持された状態となる。
このように、本発明の一態様に係る半導体装置は、再度の情報の書き込みによって直接的
に情報を書き換えることが可能である。このためフラッシュメモリなどにおいて必要とさ
れる消去動作が不要であり、消去動作に起因する動作速度の低下を抑制することができる
。つまり、半導体装置の高速動作が実現される。
なお、本実施の形態では、メモリセル１７０の動作について説明したが、メモリセル１７
１の動作についても同様である。
なお、上記説明は、電子を多数キャリアとするｎ型トランジスタ（ｎチャネル型トランジ
スタ）を用いる場合についてのものであるが、ｎ型トランジスタに代えて、正孔を多数キ
ャリアとするｐ型トランジスタを用いることができるのはいうまでもない。
なお、本発明の一態様に係る半導体装置の構成は、図１に示されるものに限定されない。
開示する発明の技術的思想は、酸化物半導体と、酸化物半導体以外の材料と、を用いた積
層構造を形成する点にあるから、電極の接続関係等の詳細については、適宜変更すること
ができる。
〈半導体装置の作製方法の例〉
次に、上記半導体装置の作製方法の一例について図２乃至図５を用いて説明する。まず、
下部のトランジスタ１６０及びトランジスタ１６１の作製方法について、図２及び図３を
参照して説明した後、上部のトランジスタ１６２及びトランジスタ１６３の作製方法につ
いて図４及び図５を参照して説明する。
〈下部のトランジスタの作製方法〉
まず、半導体材料を含む基板１００を用意する（図２（Ａ）参照）。半導体材料を含む基
板１００としては、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板
、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板などを適用することができ
る。ここでは、半導体材料を含む基板１００として、単結晶シリコン基板を用いる場合の
一例について示すものとする。なお、一般に「ＳＯＩ基板」は、絶縁表面上にシリコン半
導体層が設けられた構成の基板をいうが、本明細書等においては、絶縁表面上にシリコン
以外の材料からなる半導体層が設けられた構成の基板も含む概念として用いる。つまり、
「ＳＯＩ基板」が有する半導体層は、シリコン半導体層に限定されない。また、ＳＯＩ基
板には、ガラス基板などの絶縁基板上に絶縁層を介して半導体層が設けられた構成のもの
が含まれるものとする。
半導体材料を含む基板１００として、特に、シリコンなどの単結晶半導体基板を用いる場
合には、半導体装置の読み出し動作を高速化することができるため好適である。
なお、トランジスタのしきい値電圧を制御するために、後にトランジスタ１６０のチャネ
ル形成領域１１６ａ及びトランジスタ１６１のチャネル形成領域１１６ｂとなる領域に、
不純物元素を添加しても良い。ここでは、トランジスタ１６０及びトランジスタ１６１の
しきい値電圧が正となるように導電性を付与する不純物元素を添加する。半導体材料がシ
リコンの場合、該導電性を付与する不純物元素には、例えば、硼素、アルミニウム、ガリ
ウムなどがある。なお、不純物元素の添加後には、加熱処理を行い、不純物元素の活性化
や不純物元素の添加時に生じる欠陥の改善等を図るのが望ましい。
次いで、基板１００上に、素子分離絶縁層を形成するためのマスクとなる保護層１０２ａ
、１０２ｂを形成する（図２（Ａ）参照）。保護層１０２ａ、１０２ｂとしては、例えば
、酸化シリコンや窒化シリコン、酸化窒化シリコンなどを材料とする絶縁層を用いること
ができる。
次に、上記の保護層１０２ａ、１０２ｂをマスクとしてエッチングを行い、保護層１０２
ａ、１０２ｂに覆われていない領域（露出している領域）の、基板１００の一部を除去す
る。これにより他の半導体領域と分離された半導体領域１０４ａ、１０４ｂが形成される
（図２（Ｂ）参照）。当該エッチングには、ドライエッチングを用いるのが好適であるが
、ウェットエッチングを用いても良い。エッチングガスやエッチング液については被エッ
チング材料に応じて適宜選択することができる。半導体領域１０４ａ、１０４ｂの形成後
、上記保護層１０２ａ、１０２ｂを除去する。
次に、半導体領域１０４ａ、１０４ｂを覆うように絶縁層を形成し、半導体領域１０４ａ
、１０４ｂに重畳する領域の絶縁層を選択的に除去することで、素子分離絶縁層１０６を
形成する（図２（Ｃ）参照）。当該絶縁層は、酸化シリコン、窒化シリコン、酸化窒化シ
リコンなどを用いて形成される。絶縁層の除去方法としては、化学的機械的研磨（ＣＭＰ
：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）処理などの研磨処理
やエッチング処理などがあるが、そのいずれを用いても良い。
次に、半導体領域１０４ａ、１０４ｂの表面に絶縁層を形成し、当該絶縁層上に導電材料
を含む層を形成する。
絶縁層は後のゲート絶縁層となるものであり、例えば、半導体領域１０４ａ、１０４ｂ表
面の熱処理（熱酸化処理や熱窒化処理など）によって形成することができる。熱処理に代
えて、高密度プラズマ処理を適用しても良い。高密度プラズマ処理は、例えば、Ｈｅ、Ａ
ｒ、Ｋｒ、Ｘｅなどの希ガス、酸素、酸化窒素、アンモニア、窒素、水素などの混合ガス
を用いて行うことができる。もちろん、ＣＶＤ法やスパッタリング法等を用いて絶縁層を
形成しても良い。当該絶縁層は、酸化シリコン、酸窒化シリコン、窒化シリコン、酸化ハ
フニウム、酸化アルミニウム、酸化タンタル、酸化イットリウム、ハフニウムシリケート
（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケート（Ｈｆ
ＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムアルミネート（ＨｆＡｌ
ｘＯｙ（ｘ＞０、ｙ＞０））等を含む単層構造または積層構造とすることが望ましい。ま
た、絶縁層の厚さは、例えば、１ｎｍ以上１００ｎｍ以下、好ましくは１０ｎｍ以上５０
ｎｍ以下とすることができる。
導電材料を含む層は、アルミニウムや銅、チタン、タンタル、タングステン等の金属材料
を用いて形成することができる。また、多結晶シリコンなどの半導体材料を用いて、導電
材料を含む層を形成しても良い。形成方法も特に限定されず、蒸着法、ＣＶＤ法、スパッ
タリング法、スピンコート法などの各種成膜方法を用いることができる。なお、本実施の
形態では、導電材料を含む層を、金属材料を用いて形成する場合の一例について示すもの
とする。
その後、絶縁層および導電材料を含む層を選択的にエッチングして、ゲート絶縁層１０８
ａ、１０８ｂ、ゲート電極１１０ａ、１１０ｂを形成する（図２（Ｄ）参照）。
次に、半導体領域１０４ａ、１０４ｂにリン（Ｐ）やヒ素（Ａｓ）などを添加して、チャ
ネル形成領域１１６ａ、１１６ｂ、及び不純物領域１２０ａ、１２０ｂ、１２０ｃ、１２
０ｄを形成する（図３（Ａ）参照）。なお、ここではｎ型トランジスタを形成するために
リンやヒ素を添加しているが、ｐ型トランジスタを形成する場合には、硼素（Ｂ）やアル
ミニウム（Ａｌ）などの不純物元素を添加すればよい。
なお、ゲート電極１１０ａ、１１０ｂの側面にサイドウォール絶縁層を形成して、不純物
元素が異なる濃度で添加された不純物領域を形成しても良い。
次に、ゲート電極１１０ａ、１１０ｂ、不純物領域１２０ａ、１２０ｂ、１２０ｃ、１２
０ｄ等を覆うように金属層１２２を形成する（図３（Ｂ）参照）。当該金属層１２２は、
真空蒸着法やスパッタリング法、スピンコート法などの各種成膜方法を用いて形成するこ
とができる。金属層１２２は、半導体領域１０４ａ、１０４ｂを構成する半導体材料と反
応することによって低抵抗な金属化合物となる金属材料を用いて形成することが望ましい
。このような金属材料としては、例えば、チタン、タンタル、タングステン、ニッケル、
コバルト、白金等がある。
次に、熱処理を施して、上記金属層１２２と半導体材料とを反応させる。これにより、不
純物領域１２０ａ、１２０ｂ、１２０ｃ、１２０ｄに接する金属化合物領域１２４ａ、１
２４ｂ、１２４ｃ、１２４ｄが形成される（図３（Ｂ）参照）。なお、ゲート電極１１０
ａ、１１０ｂとして多結晶シリコンなどを用いる場合には、ゲート電極１１０ａ、１１０
ｂの金属層１２２と接触する部分にも、金属化合物領域が形成されることになる。
上記熱処理としては、例えば、フラッシュランプの照射による熱処理を用いることができ
る。もちろん、その他の熱処理方法を用いても良いが、金属化合物の形成に係る化学反応
の制御性を向上させるためには、ごく短時間の熱処理を実現できる方法を用いることが望
ましい。なお、上記の金属化合物領域は、金属材料と半導体材料との反応により形成され
るものであり、十分に導電性が高められた領域である。当該金属化合物領域を形成するこ
とで、電気抵抗を十分に低減し、素子特性を向上させることができる。なお、金属化合物
領域１２４ａ、１２４ｂ、１２４ｃ、１２４ｄを形成した後には、金属層１２２は除去す
る。
次に、上述の工程により形成された各構成を覆うように、絶縁層１３０を形成する（図３
（Ｃ）参照）。絶縁層１３０は、酸化シリコン、酸窒化シリコン、窒化シリコン、酸化ア
ルミニウム等の無機絶縁材料を含む材料を用いて形成することができる。特に、絶縁層１
３０に誘電率の低い（ｌｏｗ−ｋ）材料を用いることで、各種電極や配線の重なりに起因
する容量を十分に低減することが可能になるため好ましい。なお、絶縁層１３０には、こ
れらの材料を用いた多孔性の絶縁層を適用しても良い。多孔性の絶縁層では、密度の高い
絶縁層と比較して誘電率が低下するため、電極や配線に起因する容量をさらに低減するこ
とが可能である。また、絶縁層１３０は、ポリイミド、アクリル等の有機絶縁材料を用い
て形成することも可能である。なお、ここでは、絶縁層１３０の単層構造としているが、
本発明の一態様はこれに限定されず、２層以上の積層構造としても良い。
以上により、半導体材料を含む基板１００を用いたトランジスタ１６０、１６１が形成さ
れる（図３（Ｃ）参照）。このようなトランジスタ１６０、１６１は、高速動作が可能で
あるという特徴を有する。このため、当該トランジスタを、メモリセルの読み出し用のト
ランジスタとして用いることで、情報の読み出しを高速に行うことができる。
その後、トランジスタ１６２及びトランジスタ１６３の形成前の処理として、絶縁層１３
０にＣＭＰ処理を施して、ゲート電極１１０ａ、１１０ｂの上面を露出させる（図３（Ｄ
）参照）。ゲート電極１１０ａ、１１０ｂの上面を露出させる処理としては、ＣＭＰ処理
の他にエッチング処理などを適用することも可能であるが、トランジスタ１６２、１６３
の特性を向上させるために、絶縁層１３０の表面は可能な限り平坦にしておくことが望ま
しい。例えば、絶縁層１３０は、その表面の二乗平均平方根（ＲＭＳ）粗さが１ｎｍ以下
となるように平坦化する。このようにすることで、絶縁層１３０上に形成される酸化物半
導体膜表面を平坦にすることができる。該酸化物半導体膜を用いることにより、トランジ
スタ１６２及びトランジスタ１６３の特性を向上することができる。
なお、上記の各工程の前後には、さらに電極や配線、半導体層、絶縁層などを形成する工
程を含んでいても良い。例えば、配線の構造として、絶縁層および導電層の積層構造でな
る多層配線構造を採用して、高度に集積化した半導体装置を実現することも可能である。
〈上部のトランジスタの作製方法〉
絶縁層１３０の表面を可能な限り平坦化し、ゲート電極１１０ａ、１１０ｂの上面を露出
させた後、酸化物半導体層１４２を成膜する（図４（Ａ）参照）。
酸化物半導体層１４２は、スパッタリング法、分子線エピタキシー法、原子層堆積法、又
はパルスレーザー蒸着法などを適用して成膜することができる。
また、酸化物半導体層１４２として、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ
−Ｏ系酸化物半導体や、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体
、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−
Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ａｌ−Ｚ
ｎ−Ｏ系酸化物半導体や、二元系金属の酸化物であるＩｎ−Ｚｎ−Ｏ系酸化物半導体、Ｓ
ｎ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｚｎ−Ｍｇ−Ｏ系酸化物
半導体、Ｓｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｇａ−
Ｏ系酸化物半導体や、Ｉｎ−Ｏ系酸化物半導体、Ｓｎ−Ｏ系酸化物半導体、Ｚｎ−Ｏ系酸
化物半導体などを用いることができる。なお、本明細書においては、例えば、Ｉｎ−Ｓｎ
−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とは、インジウム（Ｉｎ）、錫（Ｓｎ）、ガリウム（Ｇ
ａ）、亜鉛（Ｚｎ）を有する金属酸化物、という意味であり、その化学量論的組成は特に
問わない。また、上記酸化物半導体は、珪素を含んでいてもよい。
或いは、酸化物半導体は、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、ｍは自然数であると
は限らない）で表記することができるものを用いてもよい。ここで、Ｍは、Ｇａ、Ａｌ、
Ｍｎ及びＣｏから選ばれた一又は複数の金属元素を示す。
酸化物半導体層１４２を成膜するためのターゲットとしては、Ｉｎ：Ｇａ：Ｚｎ＝１：ｘ
：ｙ（ｘは０以上、ｙは０．５以上５以下）の組成式で表されるものを用いるのが好適で
ある。例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］の組成比を
有するターゲットなどを用いることができる。また、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝
１：１：１［ｍｏｌ数比］の組成比を有するターゲットや、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：Ｚ
ｎＯ＝１：１：４［ｍｏｌ数比］の組成比を有するターゲットや、Ｉｎ２Ｏ３：Ｇａ２Ｏ
３：ＺｎＯ＝１：０：２［ｍｏｌ数比］の組成比を有するターゲットを用いることもでき
る。
ターゲット中の金属酸化物の相対密度は８０％以上、好ましくは９５％以上、さらに好ま
しくは９９．９％以上である。相対密度の高いターゲットを用いることにより、緻密な構
造の酸化物半導体層１４２を成膜することが可能である。
酸化物半導体層１４２の成膜雰囲気は、不活性雰囲気、酸化性雰囲気、又は不活性ガスと
酸化性ガスとの混合雰囲気とするのが好適である。酸化性雰囲気とは、酸素、オゾンまた
は二酸化窒素などの酸化性ガスを主成分とする雰囲気であって、水、水素などが含まれな
いことが好ましい。例えば、熱処理装置に導入する酸素、オゾン、二酸化窒素の純度は、
８Ｎ（９９．９９９９９９％）以上、好ましくは９Ｎ（９９．９９９９９９９％）以上（
即ち、不純物濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ未満）とする。酸化性雰囲気
は、酸化性ガスを不活性ガスと混合して用いてもよい。その場合、酸化性ガスが少なくと
も１０ｐｐｍ以上含まれるものとする。また、不活性雰囲気とは、窒素、希ガス（ヘリウ
ム、ネオン、アルゴン、クリプトン、キセノン）などの不活性ガスを主成分とする雰囲気
である。例えば、熱処理装置に導入する不活性ガスの純度は、６Ｎ（９９．９９９９％）
以上、好ましくは７Ｎ（９９．９９９９９％）以上（すなわち、不純物濃度が１ｐｐｍ以
下、好ましくは０．１ｐｐｍ以下）とする。具体的には、酸化性ガスなどの反応性ガスが
１０ｐｐｍ未満とする。
酸化物半導体層１４２をスパッタリング法により成膜する際には、例えば、減圧状態に保
持された処理室内に被処理物を保持し、被処理物の温度が１００℃以上５５０℃未満、好
ましくは２００℃以上４００℃以下となるように被処理物を熱する。または、酸化物半導
体層１４２の成膜の際の被処理物の温度は、室温としてもよい。そして、処理室内の水分
を除去しつつ、水素や水などが除去されたスパッタガスを導入し、上記ターゲットを用い
て酸化物半導体層１４２を成膜する。被処理物を熱しながら酸化物半導体層１４２を成膜
することにより、酸化物半導体層１４２に含まれる水素や水などの不純物を低減すること
ができる。また、スパッタによる損傷を軽減することができる。処理室内の水分を除去す
るためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イ
オンポンプ、チタンサブリメーションポンプなどを用いることができる。また、ターボ分
子ポンプにコールドトラップを加えたものを用いてもよい。クライオポンプなどを用いて
排気することで、処理室から水素や水などの不純物を除去することができるため、酸化物
半導体層１４２中の不純物濃度を低減できる。
酸化物半導体層１４２を、スパッタリング法を用いて成膜する場合には、例えば、被処理
物とターゲットの間との距離が１７０ｍｍ、圧力が０．４Ｐａ、直流（ＤＣ）電力が０．
５ｋＷ、雰囲気が酸素（酸素１００％）雰囲気、またはアルゴン（アルゴン１００％）雰
囲気、または酸素とアルゴンの混合雰囲気、といった条件を適用することができる。なお
、パルス直流（ＤＣ）電源を用いると、パーティクル（成膜時に形成される粉状の物質な
ど）を低減でき、膜厚分布も均一となるため好ましい。酸化物半導体層１４２の厚さは、
１ｎｍ以上５０ｎｍ以下、好ましくは１ｎｍ以上３０ｎｍ以下、より好ましくは１ｎｍ以
上１０ｎｍ以下とする。このような厚さの酸化物半導体層１４２を用いることで、微細化
に伴う短チャネル効果を抑制することが可能である。ただし、適用する酸化物半導体材料
や、半導体装置の用途などにより適切な厚さは異なるから、その厚さは、用いる材料や用
途などに応じて選択することもできる。
なお、酸化物半導体層１４２をスパッタリング法により成膜する前には、アルゴンガスを
導入してプラズマを発生させる逆スパッタを行い、成膜表面（例えば絶縁層１３０の表面
）の付着物を除去するのが好適である。ここで、逆スパッタとは、通常のスパッタにおい
ては、スパッタターゲットにイオンを衝突させるところを、逆に、処理表面にイオンを衝
突させることによってその表面を改質する方法のことをいう。処理表面にイオンを衝突さ
せる方法としては、アルゴン雰囲気下で処理表面側に高周波電圧を印加して、被処理物付
近にプラズマを生成する方法などがある。なお、アルゴン雰囲気に代えて窒素、ヘリウム
、酸素などによる雰囲気を適用してもよい。
酸化物半導体層１４２は、単結晶、多結晶（ポリクリスタルともいう。）または非晶質な
どの状態をとる。
また、酸化物半導体層１４２は、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒ
ｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）層であることが好まし
い。
ＣＡＡＣ−ＯＳ層は、完全な単結晶ではなく、完全な非晶質でもない。ＣＡＡＣ−ＯＳ層
は、非晶質相に結晶部を有する結晶−非晶質混相構造の酸化物半導体層である。なお、当
該結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであることが多い。また、
透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏ
ｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ層に含まれる非晶質部と結晶部との境界
は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ層には粒界（グレインバウンダリ
ーともいう。）は確認できない。そのため、ＣＡＡＣ−ＯＳ層は、粒界に起因する電子移
動度の低下が抑制される。
ＣＡＡＣ−ＯＳ層に含まれる結晶部は、ｃ軸がＣＡＡＣ−ＯＳ層の被形成面の法線ベクト
ルまたは表面の法線ベクトルに平行な方向に揃い、かつａｂ面に垂直な方向から見て三角
形状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状または
金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸お
よびｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８
５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−５
°以上５°以下の範囲も含まれることとする。
なお、ＣＡＡＣ−ＯＳ層において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡ
Ｃ−ＯＳ層の形成過程において、酸化物半導体層の表面側から結晶成長させる場合、被形
成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡ
ＡＣ−ＯＳ層へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶
質化することもある。
ＣＡＡＣ−ＯＳ層に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ層の被形成面の法線ベクト
ルまたは表面の法線ベクトルに平行な方向に揃うため、ＣＡＡＣ−ＯＳ層の形状（被形成
面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。な
お、結晶部のｃ軸の方向は、ＣＡＡＣ−ＯＳ層が形成されたときの被形成面の法線ベクト
ルまたは表面の法線ベクトルに平行な方向となる。結晶部は、成膜することにより、また
は成膜後に加熱処理などの結晶化処理を行うことにより形成される。
ＣＡＡＣ−ＯＳ層を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動
を低減することが可能である。よって、当該トランジスタは、信頼性が高い。
なお、酸化物半導体層を構成する酸素の一部は窒素で置換されてもよい。
酸化物半導体層１４２をＣＡＡＣ−ＯＳ層とする場合について説明する。酸化物半導体層
１４２を絶縁層１３０上にスパッタリング法、分子線エピタキシー法、原子層堆積法また
はパルスレーザー蒸着法によって成膜する。なお、成膜時に被処理物を加熱することで、
非晶質領域に対して結晶部の占める割合の多い酸化物半導体層１４２とすることができる
。例えば、基板温度を１５０℃以上４５０℃以下とすればよい。好ましくは、基板温度を
２００℃以上３５０℃以下とする。このように基板温度を高めることによって、酸化物半
導体層１４２に含まれる結晶部の占める割合を高くすることができる。
次に、酸化物半導体層１４２を成膜した後に、第１の熱処理を行ってもよい。第１の熱処
理を行うことによって、より非晶質領域に対して結晶部の割合の多い酸化物半導体層１４
２とすることができる。第１の熱処理は、例えば、２００℃以上基板の歪み点未満で行え
ばよい。好ましくは、２５０℃以上４５０℃以下とする。雰囲気は限定されないが、酸化
性雰囲気、不活性雰囲気または減圧雰囲気で行う。処理時間は３分〜２４時間とする。処
理時間を長くするほど非晶質領域に対して結晶部の割合の多い酸化物半導体層１４２を形
成することができるが、２４時間を超える熱処理は生産性の低下を招くため好ましくない
。また、酸化物半導体層１４２を成膜した後に、第１の熱処理を行うことにより、酸化物
半導体層中１４２の過剰な水素（水や水酸基を含む）を除去し、酸化物半導体層１４２の
構造を整え、エネルギーギャップ中の欠陥準位を低減することができる。
熱処理装置は電気炉に限られず、加熱されたガスなどの媒体からの熱伝導、または熱輻射
によって、被処理物を加熱する装置を用いても良い。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐ
ｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅ
ｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ
）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ
、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ラン
プなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。
ＧＲＴＡ装置は、高温のガスを用いて熱処理を行う装置である。ガスとしては、アルゴン
などの希ガス、または窒素のような、熱処理によって被処理物と反応しない不活性気体が
用いられる。
例えば、第１の熱処理として、熱せられた不活性雰囲気中に被処理物を投入し、数分間熱
した後、当該不活性雰囲気から被処理物を取り出すＧＲＴＡ処理を行ってもよい。ＧＲＴ
Ａ処理を用いると短時間での高温熱処理が可能となる。また、被処理物の耐熱温度を超え
る温度条件であっても適用が可能となる。なお、処理中に、不活性ガスを、酸素を含むガ
スに切り替えても良い。酸素を含む雰囲気において第１の熱処理を行うことで、酸素欠損
に起因するエネルギーギャップ中の欠陥準位を低減することができるためである。
いずれにしても、第１の熱処理を行うことによって不純物を低減し、ｉ型（真性半導体）
またはｉ型に限りなく近い酸化物半導体層１４２を形成することができる。また、非晶質
領域に対して結晶部の割合の多い酸化物半導体層１４２を形成することができる。このよ
うな酸化物半導体層１４２を用いることで、極めて優れた特性のトランジスタを実現する
ことができる。
次に、酸化物半導体層１４２を選択的にエッチングすることで、島状の酸化物半導体層１
４３を形成した後、酸化物半導体層１４３を覆うようにゲート絶縁層１４６を成膜する（
図４（Ｂ）参照）。
酸化物半導体層１４２のエッチングは、ウェットエッチング及びドライエッチングの少な
くとも一方を用いて行うことができる。
ゲート絶縁層１４６は、ＣＶＤ法やスパッタリング法等を用いて形成することができる。
また、ゲート絶縁層１４６は、酸化シリコン、窒化シリコン、酸化窒化シリコン、酸化ア
ルミニウム、酸化タンタル、酸化ハフニウム、酸化イットリウム、ハフニウムシリケート
（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケート（Ｈｆ
ＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムアルミネート（ＨｆＡｌ
ｘＯｙ（ｘ＞０、ｙ＞０））、などを含むように形成するのが好適である。ゲート絶縁層
１４６は、単層構造としても良いし、積層構造としても良い。また、その厚さは特に限定
されないが、半導体装置を微細化する場合には、トランジスタの動作を確保するために薄
くするのが望ましい。例えば、酸化シリコンを用いる場合には、１ｎｍ以上１００ｎｍ以
下、好ましくは１０ｎｍ以上５０ｎｍ以下とすることができる。
上述のように、ゲート絶縁層を薄くすると、トンネル効果などに起因するゲートリークが
問題となる。ゲートリークの問題を解消するには、ゲート絶縁層１４６に、酸化ハフニウ
ム、酸化タンタル、酸化イットリウム、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０
、ｙ＞０））、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞
０））、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙ（ｘ＞０、ｙ＞０）
）などの高誘電率（ｈｉｇｈ−ｋ）材料を用いると良い。ｈｉｇｈ−ｋ材料をゲート絶縁
層１４６に用いることで、電気的特性を確保しつつ、ゲートリークを抑制するために膜厚
を大きくすることが可能になる。なお、ｈｉｇｈ−ｋ材料を含む膜と、酸化シリコン、窒
化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウムなどのいずれかを
含む膜との積層構造としてもよい。
ゲート絶縁層１４６の形成後には、不活性雰囲気、酸素雰囲気、又は不活性ガスと酸化性
ガスとの混合雰囲気で第２の熱処理を行ってもよい。熱処理の温度は、２００℃以上４５
０℃以下、望ましくは２５０℃以上３５０℃以下である。例えば、窒素雰囲気下で２５０
℃、１時間の熱処理を行えばよい。第２の熱処理を行うことによって、トランジスタの電
気的特性のばらつきを軽減することができる。また、ゲート絶縁層１４６が酸素を含む場
合、酸化物半導体層１４３に酸素を供給し、該酸化物半導体層１４３の酸素欠損を補填し
て、ｉ型（真性半導体）またはｉ型に限りなく近い酸化物半導体層を形成することもでき
る。
なお、本実施の形態では、ゲート絶縁層１４６の形成後に第２の熱処理を行っているが、
第２の熱処理のタイミングはこれに特に限定されない。例えば、ゲート電極の形成後に第
２の熱処理を行っても良い。また、第１の熱処理に続けて第２の熱処理を行っても良いし
、第１の熱処理に第２の熱処理を兼ねさせても良いし、第２の熱処理に第１の熱処理を兼
ねさせても良い。
次に、ゲート絶縁層１４６上に導電材料を含む層を成膜した後、導電材料を含む層を選択
的にエッチングすることで、ゲート電極１４８ａ、１４８ｂを形成する（図４（Ｃ）参照
）。詳細については、ゲート電極１１０ａ、１１０ｂなどの場合と同様の方法又は材料を
用いて形成することができる。
さらに、ゲート電極１４８ａ、１４８ｂとして、Ｉｎ−Ｇａ−Ｚｎ−Ｏ−Ｎ系化合物導電
体を用いることができる。Ｉｎ−Ｇａ−Ｚｎ−Ｏ−Ｎ系化合物導電体層は、Ｉｎ−Ｇａ−
Ｚｎ−Ｏ−Ｎ系化合物導電体をスパッタリングターゲットとし、スパッタリングすること
により成膜することができる。
Ｉｎ−Ｇａ−Ｚｎ−Ｏ−Ｎ系化合物導電体の厚さは、１０ｎｍ以上５０ｎｍ以下とするこ
とが好ましい。Ｉｎ−Ｇａ−Ｚｎ−Ｏ−Ｎ系化合物導電体のスパッタリングターゲットと
しては、例えば、組成比として、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［ｍｏｌ数比］で、酸素
と窒素の比率が７：１のものを用いることができる。なお、スパッタリングターゲットの
組成を上述したものに限定する必要はない。例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：２［ｍ
ｏｌ数比］の組成比のスパッタリングターゲットを用いることもできる。
成膜の雰囲気は、希ガス（代表的にはアルゴン）のみ、あるいは希ガスと窒素の混合雰囲
気とするとよく、成膜レートを上げるために、雰囲気中のアルゴン、クリプトン、キセノ
ンの合計の比率を８０％以上含む雰囲気とするとよい。また、雰囲気中の酸素の濃度は５
％以下とすることが好ましい。
例えば、成膜条件の一例として、基板とスパッタリングターゲットの間との距離を６０ｍ
ｍ、圧力を０．４Ｐａ、直流（ＤＣ）電源を０．５ｋＷ、成膜雰囲気をアルゴンと窒素の
混合雰囲気（窒素流量比率１２．５％）とすることができる。
また、Ｉｎ−Ｇａ−Ｚｎ−Ｏ−Ｎ系化合物導電体をゲート電極１４８ａ、１４８ｂとして
用いる場合には、積層構造とすることが好ましい。例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ−Ｎ系
化合物導電体層上に、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅
、ネオジム、スカンジウムなどの金属材料、これらの窒化物、またはこれらを主成分とす
る合金材料のいずれか一又は複数を用いて導電層を成膜するとよい。
Ｉｎ−Ｇａ−Ｚｎ−Ｏ−Ｎ系化合物導電体層上に、上述の金属材料などを用いて導電層を
成膜した後、所望の形状にエッチングすることで、ゲート電極１４８ａ、１４８ｂを形成
することができる（図４（Ｃ）参照）。
次に、ゲート電極１４８ａ、１４８ｂをマスクとし、ゲート絶縁層１４６を介して酸化物
半導体層１４３に不純物元素を添加することで、自己整合的に低抵抗領域１４５ａ、１４
５ｂ、１４５ｃが形成される（図５（Ａ）参照）。また、不純物元素が添加されなかった
領域は、チャネル形成領域１４４ａ、１４４ｂとして機能する。不純物元素が添加された
領域は、不純物元素が添加されなかった領域と比較して抵抗が低くなるため、低抵抗領域
と呼ぶこととする。また、不純物元素が添加されることによって、不純物元素が添加され
た領域がｎ型を示す場合には、ｎ型領域とも記す。または、単に不純物領域とも記す。ま
た、不純物元素が添加された領域をソース領域又はドレイン領域と記す場合もある。
不純物元素としては、Ｖ族（第１５族）元素である窒素（Ｎ）、リン（Ｐ）、ヒ素（Ａｓ
）、アンチモン（Ｓｂ）、又はアルゴン（Ａｒ）などを用いることができる。本実施の形
態においては、窒素を注入する例について示す。
不純物元素の注入方法としては、イオン注入法またはイオンドーピング法などを用いるこ
とができる。イオン注入法は、ソースガスをプラズマ化し、このプラズマに含まれるイオ
ン種を引き出し、質量分離して、所定の質量を有するイオン種を加速して、イオンビーム
として、被処理物に注入する方法である。また、イオンドーピング法は、ソースガスをプ
ラズマ化し、所定の電界の作用によりプラズマからイオン種を引き出し、引き出したイオ
ン種を質量分離せずに加速して、イオンビームとして被処理物に注入する方法である。質
量分離を伴うイオン注入法を用いて窒素の注入を行うことで、所望の不純物元素（ここで
は窒素）以外の元素（例えば、金属元素等の）が酸化物半導体に添加されてしまうのを防
ぐことができる。また、イオンドーピング法はイオン注入法に比べてイオンビームの照射
される面積を大きくすることができるので、イオンドーピング法を用いて不純物元素の添
加を行うことで、タクトタイムを短縮することができる。
低抵抗領域１４５ａ、１４５ｂ、１４５ｃの窒素濃度は５×１０１８ａｔｏｍｓ／ｃｍ３
以上５×１０２１ａｔｏｍｓ／ｃｍ３未満であると好適である。なお、低抵抗領域１４５
ａ、１４５ｂ、１４５ｃの窒素濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄ
ａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）で測定したものである。
また、上記、低抵抗領域１４５ａ、１４５ｂ、１４５ｃの窒素濃度を５×１０２０ａｔｏ
ｍｓ／ｃｍ３以上７原子％未満として、３００℃以上６００℃以下の加熱処理を行うこと
で、低抵抗領域１４５ａ、１４５ｂ、１４５ｃの結晶構造はウルツ鉱型構造になりやすい
。
酸化物半導体を用いたトランジスタにおいて、ソース領域またはドレイン領域として機能
する不純物領域をセルフアラインプロセスにて作製する方法の一つとして、酸化物半導体
層の表面を露出させて、アルゴンプラズマ処理を行い、酸化物半導体層のプラズマにさら
された領域の抵抗率を低下させる方法が開示されている（Ｓ． Ｊｅｏｎ ｅｔ ａｌ．
”１８０ｎｍ Ｇａｔｅ Ｌｅｎｇｔｈ Ａｍｏｒｐｈｏｕｓ ＩｎＧａＺｎＯ Ｔｈ
ｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ ｆｏｒ Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｉｍａｇ
ｅ Ｓｅｎｓｏｒ Ａｐｐｌｉｃａｔｉｏｎ”， ＩＥＤＭ Ｔｅｃｈ． Ｄｉｇ．，
ｐ．５０４‐５０７， ２０１０．）。
しかしながら、上記作製方法では、ゲート絶縁層を形成した後に、ソース領域またはドレ
イン領域となるべき部分を露出するべく、ゲート絶縁層を部分的に除去する必要がある。
よって、ゲート絶縁層が除去される際に、下層の酸化物半導体層も部分的にオーバーエッ
チングされ、ソース領域またはドレイン領域となるべき部分の膜厚が小さくなってしまう
。その結果、ソース領域またはドレイン領域の抵抗が増加し、また、オーバーエッチング
によるトランジスタの特性不良が起こりやすくなる。
トランジスタの微細化を進めるには、加工精度の高いドライエッチング法を採用する必要
がある。しかし、上記オーバーエッチングは、酸化物半導体層とゲート絶縁層の選択比が
十分に確保できないドライエッチング法を採用する場合に、顕著に起こりやすい。
例えば、酸化物半導体層が十分な厚さであればオーバーエッチングも問題にはならないが
、チャネル長を２００ｎｍ以下とする場合には、短チャネル効果を防止する上で、チャネ
ル形成領域となる部分の酸化物半導体層の厚さは２０ｎｍ以下、好ましくは１０ｎｍ以下
であることが求められる。そのような薄い酸化物半導体層を扱う場合には、酸化物半導体
層のオーバーエッチングは、上述したような、ソース領域またはドレイン領域の抵抗が増
加、トランジスタの特性不良を生じさせるため、好ましくない。
しかし、本発明の一態様のように、酸化物半導体層１４３への不純物元素の添加を、酸化
物半導体層１４３を露出させず、ゲート絶縁層１４６を残したまま行うことで、酸化物半
導体層１４３のオーバーエッチングを防ぎ、酸化物半導体層１４３への過剰なダメージを
軽減することができる。また、加えて、酸化物半導体層１４３とゲート絶縁層１４６の界
面も清浄に保たれる。従って、トランジスタの特性及び信頼性を高めることができる。
次に、ゲート絶縁層１４６、ゲート電極１４８ａ、及びゲート電極１４８ｂ上に、層間絶
縁層１５０および層間絶縁層１５２を形成する（図５（Ｂ）参照）。層間絶縁層１５０お
よび層間絶縁層１５２は、ＰＶＤ法やＣＶＤ法などを用いて形成することができる。また
、酸化シリコン、酸化窒化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム
、酸化タンタル等の無機絶縁材料を含む材料を用いて形成することができる。なお、本実
施の形態では、層間絶縁層１５０と層間絶縁層１５２の積層構造としているが、本発明の
一態様はこれに限定されない。１層としても良いし、３層以上の積層構造としても良い。
また、層間絶縁層を設けない構成とすることも可能である。
なお、上記層間絶縁層１５２は、その表面が平坦になるように形成することが望ましい。
表面が平坦になるように層間絶縁層１５２を形成することで、半導体装置を微細化した場
合などにおいても、層間絶縁層１５２上に、電極や配線などを好適に形成することができ
るためである。なお、層間絶縁層１５２の平坦化は、ＣＭＰ（化学的機械的研磨）処理な
どの方法を用いて行うことができる。
次に、層間絶縁層１５０、層間絶縁層１５２、及びゲート絶縁層１４６を選択的にエッチ
ングすることで、酸化物半導体層１４３に達する開口を設ける。その後、層間絶縁層１５
２上に導電層を成膜し、選択的にエッチングすることで、配線１５６を形成する（図５（
Ｃ）参照）。これにより、配線１５６と酸化物半導体層１４３とを接続することができる
。配線１５６は、トランジスタ１６２のソース電極又はドレイン電極の他方として機能し
、トランジスタ１６３のソース電極又はドレイン電極の他方として機能する。
以上の工程により、トランジスタ１６０及びトランジスタ１６１上にトランジスタ１６２
及びトランジスタ１６３を形成することができる（図５（Ｃ）参照）。これにより、トラ
ンジスタ１６０及びトランジスタ１６２を有するメモリセル１７０、トランジスタ１６１
及びトランジスタ１６３を有するメモリセル１７１を形成することができる。
なお、本実施の形態では、２つのトランジスタを接続する場合について説明したが、本発
明の一態様はこれに限定されず、３つ以上のトランジスタを接続することもできる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、先の実施の形態に示す半導体装置とは、一部異なる半導体装置につい
て、図６及び図７を参照して説明する。なお、本実施の形態では、先の実施の形態と異な
る部分についてのみ説明する。
〈半導体装置の構成例〉
図６（Ａ）に半導体装置の断面を、図６（Ｂ）に半導体装置の回路図をそれぞれ示す。図
６に示す半導体装置も、記憶装置として用いることができる。
図６（Ａ）に示す半導体装置は、下部にトランジスタ１６０、１６１が設けられ、上部に
トランジスタ１６２、１６３、及び容量素子１６４、１６５が設けられている。また、ト
ランジスタ１６０、トランジスタ１６２、及び容量素子１６４により、メモリセル１７２
が構成され、トランジスタ１６１、トランジスタ１６３、及び容量素子１６５により、メ
モリセル１７３が構成されている。
容量素子１６４は、ゲート電極１１０ａ、酸化物半導体層１４３、ゲート絶縁層１４６、
及び電極１４８ｃによって構成されている。ここで、ゲート電極１１０ａが容量素子１６
４の電極の一方として機能し、電極１４８ｃが容量素子１６４の電極の他方として機能す
る。また、容量素子１６５は、ゲート電極１１０ｂ、酸化物半導体層１４３、ゲート絶縁
層１４６、及び電極１４８ｄによって構成されている。ここで、ゲート電極１１０ｂが容
量素子１６５の電極の一方として機能し、電極１４８ｄが容量素子１６５の電極の他方と
して機能する。
図６（Ａ）に示すように、トランジスタ１６０のゲート電極１１０ａを、トランジスタ１
６２のソース電極又はドレイン電極の一方とすることで、トランジスタ１６２のソース電
極又はドレイン電極の一方を、層間絶縁層１５２に開口部を設けて他の配線に別途接続す
る必要がなくなる。また、トランジスタ１６２及びトランジスタ１６３は、一つの酸化物
半導体層１４３で形成されている。また、トランジスタ１６２及びトランジスタ１６３は
、ソース電極及びドレイン電極としても機能する配線１５６を互いに共有して、接続され
ている。また、隣り合うメモリセルにおいて、酸化物半導体層１４３を用いたトランジス
タ１６２のソース電極またはドレイン電極の他方と、トランジスタ１６３のソース電極ま
たはドレイン電極の他方とを互いに電気的に接続させることができる。
以上により、メモリセル１７２及びメモリセル１７３の占有面積を低減することができる
ため、半導体装置の高集積化を図り、単位面積あたりの記憶容量を増加させることができ
る。
次に、図６（Ａ）に示すメモリセル１７２の回路図を、図６（Ｂ）に示す。
図６（Ｂ）に示すメモリセル１７２において、第１の配線（１ｓｔ Ｌｉｎｅ）とトラン
ジスタ１６０のソース電極とは電気的に接続され、第２の配線（２ｎｄ Ｌｉｎｅ）とト
ランジスタ１６０のドレイン電極とは電気的に接続されている。また、第３の配線（３ｒ
ｄ Ｌｉｎｅ）とトランジスタ１６２のソース電極またはドレイン電極の他方とは電気的
に接続され、第４の配線（４ｔｈ Ｌｉｎｅ）とトランジスタ１６２のゲート電極とは電
気的に接続されている。そして、トランジスタ１６０のゲート電極とトランジスタ１６２
のソース電極またはドレイン電極の一方は、容量素子１６４の電極の一方と電気的に接続
され、第５の配線（５ｔｈ Ｌｉｎｅ：第３信号線とも記す）と容量素子１６４の電極の
他方は電気的に接続されている。
トランジスタ１６０のゲート電極の電位が保持可能という特徴を生かすことで、次のよう
に、情報の書き込み、保持、読み出しが可能である。以下に、メモリセル１７２の動作に
ついて説明する。
はじめに、情報の書き込みおよび保持について説明する。まず、第４の配線の電位を、ト
ランジスタ１６２がオン状態となる電位にして、トランジスタ１６２をオン状態とする。
これにより、第３の配線の電位が、トランジスタ１６０のゲート電極、および容量素子１
６４に与えられる。すなわち、トランジスタ１６０のゲート電極には、所定の電荷が与え
られる（書き込み）。ここでは、異なる二つの電位を与える電荷（以下、低電位を与える
電荷を電荷ＱＬ、高電位を与える電荷を電荷ＱＨという）のいずれかが与えられるものと
する。なお、異なる三つまたはそれ以上の電位を与える電荷を適用して、記憶容量を向上
させても良い。その後、第４の配線の電位を、トランジスタ１６２がオフ状態となる電位
にして、トランジスタ１６２をオフ状態とすることにより、トランジスタ１６０のゲート
電極に与えられた電荷が保持される（保持）。
トランジスタ１６２のオフ電流は極めて小さいから、トランジスタ１６０のゲート電極の
電荷は長時間にわたって保持される。
次に、情報の読み出しについて説明する。第１の配線に所定の電位（定電位）を与えた状
態で、第５の配線に適切な電位（読み出し電位）を与えると、トランジスタ１６０のゲー
ト電極に保持された電荷量に応じて、第２の配線は異なる電位をとる。一般に、トランジ
スタ１６０をｎチャネル型とすると、ＱＨ＞ＱＬの場合、トランジスタ１６０のゲート電
極にＱＨが与えられている場合の見かけのしきい値Ｖｔｈ＿Ｈは、トランジスタ１６０の
ゲート電極にＱＬが与えられている場合の見かけのしきい値Ｖｔｈ＿Ｌより低くなるため
である。ここで、見かけのしきい値電圧とは、トランジスタ１６０を「オン状態」とする
ために必要な第５の配線の電位をいうものとする。したがって、第５の配線の電位をＶｔ
ｈ＿ＨとＶｔｈ＿Ｌの中間の電位Ｖ０とすることにより、トランジスタ１６０のゲート電
極に与えられた電荷を判別できる。例えば、書き込みにおいて、ＱＨが与えられていた場
合には、第５の配線の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ１６０は「オ
ン状態」となる。ＱＬが与えられていた場合には、第５の配線の電位がＶ０（＜Ｖｔｈ＿
Ｌ）となっても、トランジスタ１６０は「オフ状態」のままである。このため、第２の配
線の電位と所定の電位を比較することで、保持されている情報を読み出すことができる。
なお、メモリセルをアレイ状に配置して用いる場合には、所望のメモリセルの情報のみを
読み出せることが必要になる。このように、所定のメモリセルの情報を読み出し、それ以
外のメモリセルの情報を読み出さない場合には、読み出しの対象ではないメモリセルの第
５の配線に対して、ゲート電極の状態にかかわらずトランジスタ１６０が「オフ状態」と
なるような電位、つまり、Ｖｔｈ＿Ｈより小さい電位を与えればよい。または、ゲート電
極の状態にかかわらずトランジスタ１６０が「オン状態」となるような電位、つまり、Ｖ
ｔｈ＿Ｌより大きい電位を第５の配線に与えればよい。
次に、情報の書き換えについて説明する。情報の書き換えは、上記情報の書き込みおよび
保持と同様に行われる。つまり、第４の配線の電位を、トランジスタ１６２がオン状態と
なる電位にして、トランジスタ１６２をオン状態とする。これにより、第３の配線の電位
（新たな情報に係る電位）が、トランジスタ１６０のゲート電極および容量素子１６４に
与えられる。その後、第４の配線の電位を、トランジスタ１６２がオフ状態となる電位に
して、トランジスタ１６２をオフ状態とすることにより、トランジスタ１６０のゲート電
極は、新たな情報に係る電荷が与えられた状態となる。
このように、本発明の一態様に係る半導体装置は、再度の情報の書き込みによって直接的
に情報を書き換えることが可能である。このためフラッシュメモリなどにおいて必要とさ
れる高電圧を用いてのフローティングゲートからの電荷の引き抜きが不要であり、消去動
作に起因する動作速度の低下を抑制することができる。つまり、半導体装置の高速動作が
実現される。
なお、トランジスタ１６２のソース電極またはドレイン電極の一方は、トランジスタ１６
０のゲート電極と電気的に接続されることにより、不揮発性メモリ素子として用いられる
フローティングゲート型トランジスタのフローティングゲートと同等の作用を奏する。こ
のため、図中、トランジスタ１６２のソース電極またはドレイン電極の一方とトランジス
タ１６０のゲート電極が電気的に接続される部位をフローティングゲート部ＦＧと呼ぶ場
合がある。トランジスタ１６２がオフの場合、当該フローティングゲート部ＦＧは絶縁体
中に埋設されたと見ることができ、フローティングゲート部ＦＧには電荷が保持される。
酸化物半導体を用いたトランジスタ１６２のオフ電流は、シリコンなどで形成されるトラ
ンジスタの１０万分の１以下であるため、トランジスタ１６２のリークによる、フローテ
ィングゲート部ＦＧに蓄積される電荷の消失を無視することが可能である。つまり、酸化
物半導体を用いたトランジスタ１６２により、電力の供給が無くても情報の保持が可能な
不揮発性の記憶装置を実現することが可能である。
〈半導体装置の作製方法〉
次に、図６に示す半導体装置の作製方法について、図７を参照して説明する。絶縁層１３
０を形成する工程までは、実施の形態１と同様であるため、詳細な説明は省略する。
次に、絶縁層１３０、ゲート電極１１０ａ、１１０ｂ上に、酸化物半導体層１４２を成膜
する。その後、酸化物半導体層１４２を選択的にエッチングすることで、島状の酸化物半
導体層１４３を形成した後、酸化物半導体層１４３を覆うようにゲート絶縁層１４６を成
膜する（図７（Ａ）参照）。この工程までは、図４（Ｂ）に示す工程と同様であるため、
詳細な説明は省略する。
次に、ゲート絶縁層１４６上にマスク１２７ａ、１２７ｂを形成した後、ゲート絶縁層１
４６を介して酸化物半導体層１４３に不純物元素を添加することで、低抵抗領域１４５ａ
、１４５ｂ、１４５ｃを形成するとともに、チャネル形成領域１４４ａ、１４４ｂを形成
する（図７（Ｂ）参照）。ゲート絶縁層１４６上に形成するマスクとして、レジストマス
クなどを用いることができる。不純物元素を添加する方法等については、図５（Ａ）の記
載を参酌できる。なお、不純物元素を添加した後、マスク１２７ａ、１２７ｂは除去する
。
次に、ゲート絶縁層１４６上に導電材料を含む層を成膜した後、導電材料を含む層を選択
的にエッチングして、ゲート電極１４８ａ、１４８ｂ、電極１４８ｃ、１４８ｄを形成す
る（図７（Ｃ）参照）。電極１４８ｃは、容量素子１６４の電極として機能し、電極１４
８ｄは、容量素子１６５の電極として機能する。
次に、ゲート絶縁層１４６、ゲート電極１４８ａ、１４８ｂ、及び電極１４８ｃ、１４８
ｄを覆うように、層間絶縁層１５２を成膜する（図７（Ｄ）参照）。なお、図７（Ｄ）で
は、層間絶縁層１５２のみを成膜する場合について示すが、図５（Ｂ）に示すように、層
間絶縁層１５０及び層間絶縁層１５２を積層して成膜してもよい。
次に、層間絶縁層１５２及びゲート絶縁層１４６を選択的にエッチングすることで、酸化
物半導体層１４３に達する開口を形成する。その後、層間絶縁層１５２上に導電層を成膜
し、選択的にエッチングすることで、配線１５６を形成する（図７（Ｄ）参照）。配線１
５６は、トランジスタ１６２のソース電極又はドレイン電極の他方として機能し、トラン
ジスタ１６３のソース電極又はドレイン電極の他方として機能する。
以上の工程により、トランジスタ１６０及びトランジスタ１６１上に、トランジスタ１６
２、トランジスタ１６３、容量素子１６４、及び容量素子１６５を形成することができる
。これにより、トランジスタ１６０、トランジスタ１６２、及び容量素子１６４を有する
メモリセル１７２、並びにトランジスタ１６１、トランジスタ１６３、及び容量素子１６
５を有するメモリセル１７３を形成することができる。
（実施の形態３）
本実施の形態では、先の実施の形態に示す半導体装置とは、一部異なる半導体装置につい
て、図８及び図９を参照して説明する。なお、本実施の形態では、先の実施の形態と異な
る部分についてのみ説明する。
〈半導体装置の構成例〉
図８に示す半導体装置は、下部にトランジスタ１６０、１６１が設けられ、上部にトラン
ジスタ１６６、１６７、及び容量素子１６８、１６９が設けられている。また、トランジ
スタ１６０、１６６、及び容量素子１６８により、メモリセル１７４が構成され、トラン
ジスタ１６１、１６７、及び容量素子１６９により、メモリセル１７５が構成される。な
お、下部に設けられるトランジスタ１６０、１６１の構成については、図６（Ａ）に示す
トランジスタ１６０、１６１と同様であるため、詳細な説明は省略する。
容量素子１６８は、ゲート電極１１０ａ、酸化物半導体層１４３、及びゲート絶縁層１４
６、及び電極１４８ｃによって構成されている。また、容量素子１６８において、酸化物
半導体層１４３は、不純物元素が添加されていない領域１４４ｃを含む。同様に、容量素
子１６９は、ゲート電極１１０ｂ、酸化物半導体層１４３、及びゲート絶縁層１４６、及
び電極１４８ｄによって構成されている。また、容量素子１６９において、酸化物半導体
層１４３は、不純物元素が添加されていない領域１４４ｄを含む。
図示しないが、トランジスタ１６６及びトランジスタ１６７において、ゲート電極１４８
ａ、１４８ｂ、及び電極１４８ｃ、１４８ｄの側面にサイドウォール絶縁層を設け、不純
物濃度が異なる領域を含む不純物領域を設けても良い。
図８に示すように、トランジスタ１６０のゲート電極１１０ａを、トランジスタ１６６の
ソース電極又はドレイン電極の一方とすることで、トランジスタ１６６のソース電極又は
ドレイン電極の一方を、層間絶縁層１５２に開口部を設けて他の配線に別途接続する必要
がなくなる。また、トランジスタ１６６及びトランジスタ１６７は、一つの酸化物半導体
層１４３で形成されている。また、トランジスタ１６６及びトランジスタ１６７は、ソー
ス電極及びドレイン電極としても機能する配線１５６を互いに共有して、接続されている
。また、隣り合うメモリセルにおいて、酸化物半導体層１４３を用いたトランジスタ１６
６のソース電極又はドレイン電極の他方と、トランジスタ１６７のソース電極又はドレイ
ン電極の他方とを互いに電気的に接続させることができる。
以上により、メモリセル１７４及びメモリセル１７５の占有面積を低減することができる
ため、半導体装置の高集積化を図り、単位面積あたりの記憶容量を増加させることができ
る。
なお、図８に示すメモリセルの回路図は、図６（Ｂ）と同様であるため、詳細な説明は省
略する。
〈半導体装置の作製方法〉
次に、図８に示す半導体装置の作製方法について、図９を参照して説明する。ゲート絶縁
層１４６を成膜する工程までは、実施の形態１及び２と同様であるため、詳細な説明は省
略する。
次に、ゲート絶縁層１４６上に、ゲート電極１４８ａ、１４８ｂ、電極１４８ｃ、１４８
ｄを形成する（図９（Ａ）参照）。ゲート電極１４８ａ、１４８ｂ、電極１４８ｃ、１４
８ｄについては、図７（Ｃ）の記載を参酌できる。
次に、ゲート電極１４８ａ、１４８ｂ、電極１４８ｃ、１４８ｄをマスクとして、ゲート
絶縁層１４６を介して酸化物半導体層１４３に不純物元素を添加することで、低抵抗領域
１４５ａ、１４５ｂ、１４５ｃ、１４５ｄ、１４５ｅを形成する（図９（Ｂ）参照）。こ
れにより、チャネル形成領域１４４ａ、１４４ｂ、及び不純物元素が添加されなかった領
域１４４ｃ、領域１４４ｄが形成される。なお、チャネル形成領域１４４ａ、１４４ｂ、
不純物元素が添加されなかった領域１４４ｃ、領域１４４ｄは、低抵抗領域１４５ａ〜１
４５ｅと比較して高抵抗領域となる。不純物元素を添加する方法等については、図５（Ａ
）の記載を参酌できる。
次に、ゲート絶縁層１４６、ゲート電極１４８ａ、１４８ｂ、及び電極１４８ｃ、１４８
ｄを覆うように、層間絶縁層１５２を成膜した後、層間絶縁層１５２及びゲート絶縁層１
４６を選択的にエッチングすることで、酸化物半導体層１４３に達する開口を形成する。
その後、層間絶縁層１５２上に導電層を成膜し、選択的にエッチングすることで、配線１
５６を形成する（図９（Ｃ）参照）。配線１５６は、トランジスタ１６６のソース電極又
はドレイン電極の他方として機能し、トランジスタ１６７のソース電極又はドレイン電極
の他方として機能する。
以上の工程により、トランジスタ１６０及びトランジスタ１６１上に、トランジスタ１６
６、トランジスタ１６７、容量素子１６８、及び容量素子１６９を形成することができる
。これにより、トランジスタ１６０、トランジスタ１６６、及び容量素子１６８を有する
メモリセル１７４、並びにトランジスタ１６１、トランジスタ１６７、及び容量素子１６
９を有するメモリセル１７５を形成することができる。
本実施の形態の作製工程では、実施の形態２に示すマスク１２７ａ、１２７ｂを形成する
工程（図７（Ｂ）参照）を省くことができるため、半導体装置の作製工程を簡略化するこ
とができる。
（実施の形態４）
本発明の一形態に係る半導体装置を携帯電話、スマートフォン、電子書籍などの携帯機器
に応用した場合について、図１０乃至図１３を参照して説明する。
このような携帯機器においては、画像データの一時記憶などにＳＲＡＭまたはＤＲＡＭが
使用されている。ＳＲＡＭまたはＤＲＡＭが使用される理由としてはフラッシュメモリで
は応答が遅く、画像処理には不向きであるためである。
一方で、ＳＲＡＭまたはＤＲＡＭを画像データの一時記憶に用いた場合以下の欠点がある
。ＳＲＡＭは応答速度が速いという利点がある。通常のＳＲＡＭは図１０（Ａ）に示すよ
うに１つのメモリセルがトランジスタ５０１〜５０６の６個のトランジスタで構成されて
おり、それをＸデコーダー５０７、Ｙデコーダー５０８にて駆動している。トランジスタ
５０３とトランジスタ５０５、トランジスタ５０４とトランジスタ５０６はインバータを
構成し、高速駆動を可能としている。
しかし１つのメモリセルが６個のトランジスタで構成されているため、セル面積が大きい
という欠点がある。デザインルールの最小寸法をＦとしたときにＳＲＡＭのメモリセル面
積は通常１００〜１５０Ｆ２である。このためＳＲＡＭはビットあたりの単価が各種メモ
リの中で最も高いという課題がある。
それに対して、ＤＲＡＭはメモリセルが図１０（Ｂ）に示されるようにトランジスタ５１
１、保持容量５１２によって構成され、それをＸデコーダー５１３、Ｙデコーダー５１４
にて駆動している。１つのメモリセルが１つのトランジスタ及び１つの容量の構成になっ
ており、面積が小さい。ＤＲＡＭのメモリセル面積は通常１０Ｆ２以下である。しかし、
ＤＲＡＭは常にリフレッシュが必要であり、書き換えをおこなわない場合でも消費電力が
発生するという課題がある。
本発明の一態様に係るメモリセルの面積は１０Ｆ２前後であり、且つ頻繁なリフレッシュ
は不要である。
本発明の一態様に係るメモリセルを使用することによって、メモリセルの面積と消費電力
という２つの課題を解決することができる。
次に、図１１に携帯機器のブロック図を示す。図１１に示す携帯機器はＲＦ回路２０１、
アナログベースバンド回路２０２、デジタルベースバンド回路２０３、バッテリー２０４
、電源回路２０５、アプリケーションプロセッサ２０６、フラッシュメモリ２１０、ディ
スプレイコントローラ２１１、メモリ回路２１２、ディスプレイ２１３、タッチセンサ２
１９、音声回路２１７、キーボード２１８などより構成されている。ディスプレイ２１３
は表示部２１４、ソースドライバ２１５、ゲートドライバ２１６によって構成されている
。アプリケーションプロセッサ２０６はＣＰＵ２０７、ＤＳＰ２０８、インターフェース
（ＩＦ２０９）を有している。一般にメモリ回路２１２はＳＲＡＭまたはＤＲＡＭで構成
されており、メモリ回路２１２に本発明の一態様に係るメモリセルを採用することによっ
て１ビットあたりメモリ単価と消費電力を低減することが可能になる。
次に、図１２に、本発明の一態様に係る半導体装置を記憶装置としてメモリ回路に使用し
た例を示す。図１２において、メモリ回路３１２は、メモリ３０２、３０３、スイッチ３
０４、３０５およびメモリコントローラ３０１より構成されている。具体的には、メモリ
３０２、３０３に本発明の一態様に係る記憶装置が適用されている。
まず、ある画像データが受信され、またはアプリケーションプロセッサによって形成され
る。この形成された画像データはスイッチ３０４を介してメモリ３０２に記憶される。そ
してスイッチ３０５を介して、ディスプレイコントローラを介してディスプレイに送られ
、表示される。そのまま、画像データに変更が無ければ通常３０〜６０Ｈｚ程度の周期で
メモリ３０２からデータが読み出され、スイッチ３０５を介して、ディスプレイコントロ
ーラに送られ続ける。ユーザーが画面を書き換える操作をしたとき、アプリケーションプ
ロセッサは新たな画像データを形成し、その画像データはスイッチ３０４を介してメモリ
３０３に記憶される。この間も定期的にメモリ３０２からスイッチ３０５を介して画像デ
ータが読み出されている。メモリ３０３に新たな画像データが記憶し終わると、ディスプ
レイの次のフレームよりメモリ３０３に記憶されたデータは読み出され、スイッチ３０５
、ディスプレイコントローラを介して、ディスプレイに画像データが送られ、表示がおこ
なわれる。この読み出しはさらに次の画像データがメモリ３０２に記憶されるまで継続さ
れる。このようにメモリ３０２、３０３は交互にデータを書き込み、読み出すことによっ
て、ディスプレイの表示を行う。
メモリ３０２、３０３としてそれぞれ別のメモリチップを使用することには限定されず、
１つのメモリチップを分割して使用してもよい。
メモリ３０２、３０３に本発明の一態様に係る記憶装置を使用することにより、単価を下
げ、消費電力を削減することができる。
次に、図１３に電子書籍のブロック図を示す。図１３はバッテリー４０１、電源回路４０
２、マイクロプロセッサ４０３、フラッシュメモリ４０４、音声回路４０５、キーボード
４０６、メモリ回路４０７、タッチパネル４０８、ディスプレイ４０９、ディスプレイコ
ントローラ４１０によって構成される。本発明の一態様に係る記憶装置はメモリ回路４０
７に使用することができる。メモリ回路４０７は書籍の内容を一時的に保持する機能を持
つ。機能の例としては、ユーザーがハイライト機能を使用する場合などがある。ユーザー
が電子書籍を読んでいるときに、特定の箇所にマーキングをしたい場合がある。このマー
キング機能をハイライト機能と言い、表示の色を変える、アンダーラインを引く、文字を
太くする、文字の書体を変えるなどによって、周囲との違いを示すことである。ユーザー
が指定した箇所の情報を記憶し、保持する機能である。この情報を長期に保存する場合に
はフラッシュメモリ４０４にコピーしても良い。
このような場合においても、本発明の一態様に係る記憶装置を、メモリに採用することに
よってメモリ単価を下げ、消費電力を低減することが可能となる。
（実施の形態５）
本実施の形態では、上述の実施の形態で説明した半導体装置を電子機器に適用する場合に
ついて、図１４を用いて説明する。本実施の形態では、コンピュータ、携帯電話機（携帯
電話、携帯電話装置ともいう）、携帯情報端末（携帯型ゲーム機、音響再生装置なども含
む）、デジタルカメラ、デジタルビデオカメラ等のカメラ、電子ペーパー、テレビジョン
装置（テレビ、またはテレビジョン受信機ともいう）などの電子機器に、上述の半導体装
置を記憶装置として適用する場合について説明する。
図１４（Ａ）は、ノート型のパーソナルコンピュータであり、筐体７０１、筐体７０２、
表示部７０３、キーボード７０４などによって構成されている。筐体７０１と筐体７０２
の少なくとも一の内部には、メモリとして先の実施の形態に示す記憶装置が設けられてい
る。そのため、先の実施形態に示す記憶装置は高集積化されているので記憶装置を小型化
することができる。また、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が
可能で、且つ消費電力が十分に低減されたノート型のパーソナルコンピュータが実現され
る。
図１４（Ｂ）は、携帯情報端末（ＰＤＡ）であり、本体７１１には、表示部７１３と、外
部インターフェース７１５と、操作ボタン７１４等が設けられている。また、携帯情報端
末を操作するスタイラス７１２などを備えている。本体７１１内には、メモリとして先の
実施の形態に示す記憶装置が設けられている。そのため、先の実施形態に示す記憶装置は
高集積化されているので記憶装置を小型化することができる。また、情報の書き込みおよ
び読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力が十分に低減された携帯
情報端末が実現される。
図１４（Ｃ）は、電子ペーパーを実装した電子書籍であり、筐体７２１と筐体７２３の２
つの筐体で構成されている。筐体７２１および筐体７２３には、それぞれ表示部７２５お
よび表示部７２７が設けられている。筐体７２１と筐体７２３は、軸部７３７により接続
されており、該軸部７３７を軸として開閉動作を行うことができる。また、筐体７２１は
、電源７３１、操作キー７３３、スピーカー７３５などを備えている。筐体７２１、筐体
７２３の少なくとも一には、メモリとして先の実施の形態に示す記憶装置が設けられてい
る。そのため、先の実施形態に示す記憶装置は高集積化されているので記憶装置を小型化
することができる。また、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が
可能で、且つ消費電力が十分に低減された電子書籍が実現される。
図１４（Ｄ）は、携帯電話機であり、筐体７４０と筐体７４１の２つの筐体で構成されて
いる。さらに、筐体７４０と筐体７４１は、スライドし、図１４（Ｄ）のように展開して
いる状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。ま
た、筐体７４１は、表示パネル７４２、スピーカー７４３、マイクロフォン７４４、操作
キー７４５、ポインティングデバイス７４６、カメラ用レンズ７４７、外部接続端子７４
８などを備えている。また、筐体７４０は、携帯電話機の充電を行う太陽電池セル７４９
、外部メモリスロット７５０などを備えている。また、アンテナは、筐体７４１に内蔵さ
れている。筐体７４０と筐体７４１の少なくとも一には、メモリとして先の実施の形態に
示す記憶装置が設けられている。そのため、先の実施形態に示す記憶装置は高集積化され
ているので記憶装置を小型化することができる。また、情報の書き込みおよび読み出しが
高速で、長期間の記憶保持が可能で、且つ消費電力が十分に低減された携帯電話機が実現
される。
図１４（Ｅ）は、デジタルカメラであり、本体７６１、表示部７６７、接眼部７６３、操
作スイッチ７６４、表示部７６５、バッテリー７６６などによって構成されている。本体
７６１内には、メモリとして先の実施の形態に示す記憶装置が設けられている。そのため
、先の実施形態に示す記憶装置は高集積化されているので記憶装置を小型化することがで
きる。また、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ
消費電力が十分に低減されたデジタルカメラが実現される。
図１４（Ｆ）は、テレビジョン装置７７０であり、筐体７７１、表示部７７３、スタンド
７７５などで構成されている。テレビジョン装置７７０の操作は、筐体７７１が備えるス
イッチや、リモコン操作機７８０により行うことができる。筐体７７１およびリモコン操
作機７８０の内部には、メモリとして先の実施の形態に示す記憶装置が搭載されている。
そのため、先の実施形態に示す記憶装置は高集積化されているので記憶装置を小型化する
ことができる。また、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能
で、且つ消費電力が十分に低減されたテレビジョン装置が実現される。
以上のように、本実施の形態に示す電子機器には、先の実施の形態に係る半導体装置が搭
載されている。このため、消費電力を低減した電子機器が実現される。
１００ 基板
１０２ａ 保護層
１０２ｂ 保護層
１０４ａ 半導体領域
１０４ｂ 半導体領域
１０６ 素子分離絶縁層
１０８ａ ゲート絶縁層
１０８ｂ ゲート絶縁層
１１０ａ ゲート電極
１１０ｂ ゲート電極
１１６ａ チャネル形成領域
１１６ｂ チャネル形成領域
１２０ａ 不純物領域
１２０ｂ 不純物領域
１２０ｃ 不純物領域
１２０ｄ 不純物領域
１２２ 金属層
１２４ａ 金属化合物領域
１２４ｂ 金属化合物領域
１２４ｃ 金属化合物領域
１２４ｄ 金属化合物領域
１２７ａ マスク
１２７ｂ マスク
１３０ 絶縁層
１４２ 酸化物半導体層
１４３ 酸化物半導体層
１４４ａ チャネル形成領域
１４４ｂ チャネル形成領域
１４５ａ 低抵抗領域
１４５ｂ 低抵抗領域
１４５ｃ 低抵抗領域
１４５ｄ 低抵抗領域
１４５ｅ 低抵抗領域
１４６ ゲート絶縁層
１４８ａ ゲート電極
１４８ｂ ゲート電極
１４８ｃ 電極
１４８ｄ 電極
１５０ 層間絶縁層
１５２ 層間絶縁層
１５６ 配線
１６０ トランジスタ
１６１ トランジスタ
１６２ トランジスタ
１６３ トランジスタ
１６４ 容量素子
１６５ 容量素子
１６６ トランジスタ
１６７ トランジスタ
１６８ 容量素子
１６９ 容量素子
１７０ メモリセル
１７１ メモリセル
１７２ メモリセル
１７３ メモリセル
１７４ メモリセル
１７５ メモリセル
２０１ ＲＦ回路
２０２ アナログベースバンド回路
２０３ デジタルベースバンド回路
２０４ バッテリー
２０５ 電源回路
２０６ アプリケーションプロセッサ
２０７ ＣＰＵ
２０８ ＤＳＰ
２０９ インターフェース
２１０ フラッシュメモリ
２１１ ディスプレイコントローラ
２１２ メモリ回路
２１３ ディスプレイ
２１４ 表示部
２１５ ソースドライバ
２１６ ゲートドライバ
２１７ 音声回路
２１８ キーボード
２１９ タッチセンサ
３０１ メモリコントローラ
３０２ メモリ
３０３ メモリ
３０４ スイッチ
３０５ スイッチ
４０１ バッテリー
４０２ 電源回路
４０３ マイクロプロセッサ
４０４ フラッシュメモリ
４０５ 音声回路
４０６ キーボード
４０７ メモリ回路
４０８ タッチパネル
４０９ ディスプレイ
４１０ ディスプレイコントローラ
５０１ トランジスタ
５０２ トランジスタ
５０３ トランジスタ
５０４ トランジスタ
５０５ トランジスタ
５０６ トランジスタ
５０７ Ｘデコーダー
５０８ Ｙデコーダー
５１１ トランジスタ
５１２ 保持容量
５１３ Ｘデコーダー
５１４ Ｙデコーダー
７０１ 筐体
７０２ 筐体
７０３ 表示部
７０４ キーボード
７１１ 本体
７１２ スタイラス
７１３ 表示部
７１４ 操作ボタン
７１５ 外部インターフェース
７２１ 筐体
７２３ 筐体
７２５ 表示部
７２７ 表示部
７３１ 電源
７３３ 操作キー
７３５ スピーカー
７３７ 軸部
７４０ 筐体
７４１ 筐体
７４２ 表示パネル
７４３ スピーカー
７４４ マイクロフォン
７４５ 操作キー
７４６ ポインティングデバイス
７４７ カメラ用レンズ
７４８ 外部接続端子
７４９ 太陽電池セル
７５０ 外部メモリスロット
７６１ 本体
７６３ 接眼部
７６４ 操作スイッチ
７６５ 表示部
７６６ バッテリー
７６７ 表示部
７７０ テレビジョン装置
７７１ 筐体
７７３ 表示部
７７５ スタンド
７８０ リモコン操作機

Claims (3)

  1. 第１のトランジスタと、前記第１のトランジスタ上の絶縁層と、前記絶縁層上の第２のトランジスタと、を有し、
    前記第１のトランジスタは、
    半導体基板に設けられた、第１のチャネル形成領域、並びに前記第１のチャネル形成領域を挟むように設けられた第１の不純物領域及び第２の不純物領域と、
    前記第１のチャネル形成領域上の第１のゲート絶縁層と、
    前記第１のゲート絶縁層上の第１のゲート電極と、を有し、
    前記第２のトランジスタは、
    第２のチャネル形成領域、並びに前記第２のチャネル形成領域を挟むように設けられた第１の低抵抗領域及び第２の低抵抗領域を含む半導体層と、
    前記第１の低抵抗領域及び前記第２の低抵抗領域の一方と電気的に接続する配線と、
    前記半導体層上の第２のゲート絶縁層と、
    前記第２のゲート絶縁層上の第２のゲート電極と、を有し、
    前記第１の低抵抗領域は前記第２のチャネル形成領域よりも低抵抗な領域を有し、
    前記第２の低抵抗領域は前記第２のチャネル形成領域よりも低抵抗な領域を有し、
    前記第１のゲート電極は、前記第１の低抵抗領域及び前記第２の低抵抗領域の他方と電気的に接続し、
    前記半導体層は酸化物半導体材料を含み、
    前記第２のトランジスタと、隣り合う第２のトランジスタとは、前記半導体層を共有し、
    前記第２のトランジスタと、隣り合う第２のトランジスタとは、前記配線を共有し、
    前記第１の不純物領域上及び第２の不純物領域上に前記絶縁層を有し、
    前記第１のゲート電極の上面及び前記絶縁層の上面は平坦であり、かつ同一の平面にあり、
    前記半導体層の上面は平坦である、半導体装置。
  2. 前記酸化物半導体材料は、ｃ軸配向し、かつａｂ面に垂直な方向から見て三角形状または六角形状の原子配列を有し、ａｂ面において、ａ軸またはｂ軸の向きが異なる結晶を含む、請求項１に記載の半導体装置。
  3. 前記第１のゲート電極は、前記第２のトランジスタのソース電極及びドレイン電極の一方として機能する、請求項１または２に記載の半導体装置。
JP2016174554A 2010-12-28 2016-09-07 半導体装置 Expired - Fee Related JP6197087B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010293343 2010-12-28
JP2010293343 2010-12-28

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2011282898A Division JP6005356B2 (ja) 2010-12-28 2011-12-26 半導体装置

Publications (2)

Publication Number Publication Date
JP2016213506A JP2016213506A (ja) 2016-12-15
JP6197087B2 true JP6197087B2 (ja) 2017-09-13

Family

ID=46315594

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2011282898A Expired - Fee Related JP6005356B2 (ja) 2010-12-28 2011-12-26 半導体装置
JP2016174554A Expired - Fee Related JP6197087B2 (ja) 2010-12-28 2016-09-07 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2011282898A Expired - Fee Related JP6005356B2 (ja) 2010-12-28 2011-12-26 半導体装置

Country Status (3)

Country Link
US (4) US9048142B2 (ja)
JP (2) JP6005356B2 (ja)
KR (1) KR101905186B1 (ja)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2494594B1 (en) 2009-10-29 2020-02-19 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
US8780629B2 (en) 2010-01-15 2014-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
WO2011129233A1 (en) * 2010-04-16 2011-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8634228B2 (en) * 2010-09-02 2014-01-21 Semiconductor Energy Laboratory Co., Ltd. Driving method of semiconductor device
US9048142B2 (en) * 2010-12-28 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2014195243A (ja) 2013-02-28 2014-10-09 Semiconductor Energy Lab Co Ltd 半導体装置
US9612795B2 (en) 2013-03-14 2017-04-04 Semiconductor Energy Laboratory Co., Ltd. Data processing device, data processing method, and computer program
TWI618058B (zh) 2013-05-16 2018-03-11 半導體能源研究所股份有限公司 半導體裝置
US9607991B2 (en) * 2013-09-05 2017-03-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6570817B2 (ja) 2013-09-23 2019-09-04 株式会社半導体エネルギー研究所 半導体装置
JP2015084418A (ja) 2013-09-23 2015-04-30 株式会社半導体エネルギー研究所 半導体装置
JP6383616B2 (ja) * 2013-09-25 2018-08-29 株式会社半導体エネルギー研究所 半導体装置
US9349418B2 (en) 2013-12-27 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
JP6607681B2 (ja) 2014-03-07 2019-11-20 株式会社半導体エネルギー研究所 半導体装置
US9299848B2 (en) 2014-03-14 2016-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, RF tag, and electronic device
TWI735206B (zh) 2014-04-10 2021-08-01 日商半導體能源研究所股份有限公司 記憶體裝置及半導體裝置
WO2015170220A1 (en) 2014-05-09 2015-11-12 Semiconductor Energy Laboratory Co., Ltd. Memory device and electronic device
JP6570417B2 (ja) * 2014-10-24 2019-09-04 株式会社半導体エネルギー研究所 撮像装置および電子機器
JP6689062B2 (ja) 2014-12-10 2020-04-28 株式会社半導体エネルギー研究所 半導体装置
US10522693B2 (en) 2015-01-16 2019-12-31 Semiconductor Energy Laboratory Co., Ltd. Memory device and electronic device
JP6681117B2 (ja) 2015-03-13 2020-04-15 株式会社半導体エネルギー研究所 半導体装置
US9837547B2 (en) 2015-05-22 2017-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide conductor and display device including the semiconductor device
US9773787B2 (en) 2015-11-03 2017-09-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, memory device, electronic device, or method for driving the semiconductor device
US9741400B2 (en) 2015-11-05 2017-08-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, memory device, electronic device, and method for operating the semiconductor device
US9887010B2 (en) 2016-01-21 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, memory device, and driving method thereof
US10008502B2 (en) 2016-05-04 2018-06-26 Semiconductor Energy Laboratory Co., Ltd. Memory device
JP6736430B2 (ja) * 2016-09-05 2020-08-05 株式会社ジャパンディスプレイ 半導体装置
US10825839B2 (en) * 2016-12-02 2020-11-03 Innolux Corporation Touch display device
WO2018167588A1 (ja) * 2017-03-13 2018-09-20 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
WO2018197994A1 (en) 2017-04-28 2018-11-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
JP2019179885A (ja) * 2018-03-30 2019-10-17 ソニーセミコンダクタソリューションズ株式会社 半導体記憶装置、積和演算装置及び電子機器
US11289475B2 (en) 2019-01-25 2022-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
CN112530933B (zh) * 2019-09-18 2024-03-22 铠侠股份有限公司 半导体装置

Family Cites Families (181)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3171836D1 (en) 1980-12-08 1985-09-19 Toshiba Kk Semiconductor memory device
JPS6034199B2 (ja) 1980-12-20 1985-08-07 株式会社東芝 半導体記憶装置
US4870302A (en) 1984-03-12 1989-09-26 Xilinx, Inc. Configurable electrical circuit having configurable logic elements and configurable interconnects
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
US4609986A (en) 1984-06-14 1986-09-02 Altera Corporation Programmable logic array device using EPROM technology
US4642487A (en) 1984-09-26 1987-02-10 Xilinx, Inc. Special interconnect for configurable logic array
JPH0612799B2 (ja) * 1986-03-03 1994-02-16 三菱電機株式会社 積層型半導体装置およびその製造方法
JPS62274773A (ja) * 1986-05-23 1987-11-28 Hitachi Ltd 半導体記憶装置
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63268184A (ja) * 1987-04-24 1988-11-04 Sony Corp 半導体メモリ装置
EP0469217B1 (en) * 1990-07-31 1996-04-10 International Business Machines Corporation Method of forming stacked self-aligned polysilicon PFET devices and structures resulting therefrom
JP2784615B2 (ja) * 1991-10-16 1998-08-06 株式会社半導体エネルギー研究所 電気光学表示装置およびその駆動方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR0147352B1 (ko) 1995-05-17 1998-08-01 김주용 다이나믹 램의 셀 및 그 제조방법
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4103968B2 (ja) 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
DE69739633D1 (de) * 1996-11-28 2009-12-10 Casio Computer Co Ltd Anzeigevorrichtung
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
US6512504B1 (en) * 1999-04-27 2003-01-28 Semiconductor Energy Laborayory Co., Ltd. Electronic device and electronic apparatus
JP2001093988A (ja) 1999-07-22 2001-04-06 Sony Corp 半導体記憶装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP3749101B2 (ja) 2000-09-14 2006-02-22 株式会社ルネサステクノロジ 半導体装置
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
US6781865B2 (en) 2001-06-06 2004-08-24 Matsushita Electric Industrial Co., Ltd. Nonvolatile selector, and integrated circuit device
JP2002368226A (ja) * 2001-06-11 2002-12-20 Sharp Corp 半導体装置、半導体記憶装置及びその製造方法、並びに携帯情報機器
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP2002319682A (ja) * 2002-01-04 2002-10-31 Japan Science & Technology Corp トランジスタ及び半導体装置
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
US6787835B2 (en) 2002-06-11 2004-09-07 Hitachi, Ltd. Semiconductor memories
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
US6888373B2 (en) 2003-02-11 2005-05-03 Altera Corporation Fracturable incomplete look up table for area efficient logic elements
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
EP1733429A4 (en) 2004-04-09 2008-09-24 Semiconductor Energy Lab LIMITER AND SEMICONDUCTOR DEVICE USING THE SAME
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
CN102938420B (zh) 2004-11-10 2015-12-02 佳能株式会社 无定形氧化物和场效应晶体管
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
JP4849817B2 (ja) 2005-04-08 2012-01-11 ルネサスエレクトロニクス株式会社 半導体記憶装置
EP1880413B1 (en) * 2005-04-14 2017-10-18 Tallinn University of Technology Method of preparing zinc oxide nanorods on a substrate by chemical spray pyrolysis
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007053321A (ja) 2005-08-19 2007-03-01 Matsushita Electric Ind Co Ltd 半導体記憶装置
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
KR100786498B1 (ko) * 2005-09-27 2007-12-17 삼성에스디아이 주식회사 투명박막 트랜지스터 및 그 제조방법
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101707212B (zh) 2005-11-15 2012-07-11 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
US8008137B2 (en) 2006-03-15 2011-08-30 Marvell World Trade Ltd. Method for fabricating 1T-DRAM on bulk silicon
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP2008053288A (ja) 2006-08-22 2008-03-06 Sony Corp 半導体集積回路及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
WO2008105347A1 (en) 2007-02-20 2008-09-04 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
JP5196870B2 (ja) 2007-05-23 2013-05-15 キヤノン株式会社 酸化物半導体を用いた電子素子及びその製造方法
US8436349B2 (en) 2007-02-20 2013-05-07 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
JP5043499B2 (ja) * 2007-05-02 2012-10-10 財団法人高知県産業振興センター 電子素子及び電子素子の製造方法
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP2008300612A (ja) * 2007-05-31 2008-12-11 Panasonic Corp 表示装置及びその製造方法
US8247273B2 (en) * 2007-07-17 2012-08-21 Sharp Kabushiki Kaisha Semiconductor device provided with thin film transistor and method for manufacturing the semiconductor device
TW200921226A (en) * 2007-11-06 2009-05-16 Wintek Corp Panel structure and manufacture method thereof
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP5305731B2 (ja) * 2008-05-12 2013-10-02 キヤノン株式会社 半導体素子の閾値電圧の制御方法
TWI373097B (en) * 2008-07-09 2012-09-21 Au Optronics Corp Method for fabricating thin film transistor array substrate
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5430113B2 (ja) * 2008-10-08 2014-02-26 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5781720B2 (ja) 2008-12-15 2015-09-24 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
KR101007133B1 (ko) * 2009-06-08 2011-01-10 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
CN103794612B (zh) * 2009-10-21 2018-09-07 株式会社半导体能源研究所 半导体装置
SG10201910510UA (en) * 2009-10-29 2020-01-30 Semiconductor Energy Lab Semiconductor device
EP2494594B1 (en) 2009-10-29 2020-02-19 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
KR101861980B1 (ko) 2009-11-06 2018-05-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011058913A1 (en) * 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP2887395B1 (en) 2009-11-20 2019-05-08 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile latch circuit and logic circuit, and semiconductor device using the same
KR20200096317A (ko) 2009-11-20 2020-08-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101662359B1 (ko) 2009-11-24 2016-10-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 메모리 셀을 포함하는 반도체 장치
KR101803254B1 (ko) 2009-11-27 2017-11-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN104658598B (zh) 2009-12-11 2017-08-11 株式会社半导体能源研究所 半导体器件、逻辑电路和cpu
EP2513966B1 (en) 2009-12-18 2020-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011074408A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Non-volatile latch circuit and logic circuit, and semiconductor device using the same
CN103985760B (zh) 2009-12-25 2017-07-18 株式会社半导体能源研究所 半导体装置
KR101777624B1 (ko) 2009-12-25 2017-09-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102714184B (zh) 2009-12-28 2016-05-18 株式会社半导体能源研究所 半导体器件
KR102198144B1 (ko) 2009-12-28 2021-01-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억 장치와 반도체 장치
KR101762316B1 (ko) 2009-12-28 2017-07-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101848516B1 (ko) 2010-01-15 2018-04-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102714208B (zh) 2010-01-15 2015-05-20 株式会社半导体能源研究所 半导体装置
KR101698537B1 (ko) 2010-01-15 2017-01-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011086871A1 (en) 2010-01-15 2011-07-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8780629B2 (en) 2010-01-15 2014-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
IN2012DN05920A (ja) 2010-01-20 2015-09-18 Semiconductor Energy Lab
KR101791829B1 (ko) 2010-01-20 2017-10-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 휴대 전자 기기
US8415731B2 (en) 2010-01-20 2013-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor storage device with integrated capacitor and having transistor overlapping sections
WO2011089835A1 (en) 2010-01-20 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
WO2011089852A1 (en) 2010-01-22 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device and driving method thereof
KR101800850B1 (ko) 2010-01-29 2017-11-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기억 장치
WO2011096277A1 (en) 2010-02-05 2011-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of driving semiconductor device
KR102094131B1 (ko) 2010-02-05 2020-03-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 구동하는 방법
WO2011114867A1 (en) * 2010-03-19 2011-09-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method of semiconductor device
TWI511236B (zh) * 2010-05-14 2015-12-01 Semiconductor Energy Lab 半導體裝置
WO2011152254A1 (en) * 2010-06-04 2011-12-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9048142B2 (en) * 2010-12-28 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN103534950B (zh) 2011-05-16 2017-07-04 株式会社半导体能源研究所 可编程逻辑装置
TWI571058B (zh) 2011-05-18 2017-02-11 半導體能源研究所股份有限公司 半導體裝置與驅動半導體裝置之方法
US8581625B2 (en) 2011-05-19 2013-11-12 Semiconductor Energy Laboratory Co., Ltd. Programmable logic device
JP5892852B2 (ja) 2011-05-20 2016-03-23 株式会社半導体エネルギー研究所 プログラマブルロジックデバイス
JP5820336B2 (ja) 2011-05-20 2015-11-24 株式会社半導体エネルギー研究所 半導体装置
US9762246B2 (en) 2011-05-20 2017-09-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with a storage circuit having an oxide semiconductor
US8669781B2 (en) 2011-05-31 2014-03-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
US20220115411A1 (en) 2022-04-14
JP2012151463A (ja) 2012-08-09
US20180219028A1 (en) 2018-08-02
US9048142B2 (en) 2015-06-02
US20150279860A1 (en) 2015-10-01
JP6005356B2 (ja) 2016-10-12
US9954004B2 (en) 2018-04-24
JP2016213506A (ja) 2016-12-15
US20120161220A1 (en) 2012-06-28
KR101905186B1 (ko) 2018-10-05
KR20120092002A (ko) 2012-08-20

Similar Documents

Publication Publication Date Title
JP6197087B2 (ja) 半導体装置
JP7202435B2 (ja) 半導体装置
JP6628845B2 (ja) 半導体装置
JP6576488B2 (ja) 半導体装置
JP5651458B2 (ja) 半導体装置
JP5681570B2 (ja) 半導体装置
JP2017174491A (ja) 記憶装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170502

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170428

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20170607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170621

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170801

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170821

R150 Certificate of patent or registration of utility model

Ref document number: 6197087

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees