JP6125595B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP6125595B2
JP6125595B2 JP2015216373A JP2015216373A JP6125595B2 JP 6125595 B2 JP6125595 B2 JP 6125595B2 JP 2015216373 A JP2015216373 A JP 2015216373A JP 2015216373 A JP2015216373 A JP 2015216373A JP 6125595 B2 JP6125595 B2 JP 6125595B2
Authority
JP
Japan
Prior art keywords
film
insulating film
oxide semiconductor
oxide
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015216373A
Other languages
English (en)
Other versions
JP2016036046A (ja
Inventor
章広 石塚
章広 石塚
豊 米満
豊 米満
慎也 笹川
慎也 笹川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2015216373A priority Critical patent/JP6125595B2/ja
Publication of JP2016036046A publication Critical patent/JP2016036046A/ja
Application granted granted Critical
Publication of JP6125595B2 publication Critical patent/JP6125595B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)

Description

半導体装置および半導体装置の作製方法に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装
置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術
が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（表示装置）のよ
うな電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシ
リコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目され
ている。
例えば、トランジスタのチャネル形成領域に用いられる半導体層として、電子キャリア
濃度が１０１８／ｃｍ３未満であるインジウム（Ｉｎ）、ガリウム（Ｇａ）、および亜鉛
（Ｚｎ）を含む非晶質酸化物を用いたトランジスタが開示されている（特許文献１参照）
。
特開２００６−１６５５２８号公報
しかしながら、酸化物半導体は、酸素の不足などによる化学量論的組成からのずれや、
デバイス作製工程において電子供与体を形成する水素や水の混入などが生じると、その電
気伝導度が変化する恐れがある。このような現象は、酸化物半導体を用いたトランジスタ
などの半導体装置にとって、電気的特性の変動要因となる。
上述の問題に鑑み、電気的特性が向上した、酸化物半導体を用いた半導体装置の作製方
法を提供することを目的の一とする。
また、上記電気的特性が向上した、酸化物半導体を用いた半導体装置の作製において、
発生し得る不具合を解消することを目的の一つとする。
本発明の一態様では、酸化物半導体膜に含まれる成分元素（例えば、酸化ガリウム）を
含む絶縁膜を、酸化物半導体膜と接する態様で設け、且つ当該絶縁膜のエッチング工程に
おいて直接的な湿式処理を伴わないことにより、酸化物半導体膜と絶縁膜の界面の状態を
良好に保つ。より具体的には、例えば、次のような構成を採用することができる。
開示する発明の一態様は、酸化物半導体膜と、ゲート電極と、酸化物半導体膜と電気的
に接続するソース電極およびドレイン電極と、を有する半導体装置の作製方法であって、
ゲート電極上に重畳して酸化物半導体膜を形成し、酸化物半導体膜、ソース電極およびド
レイン電極上に接して、酸化ガリウムを含む第１の絶縁膜を形成し、第１の絶縁膜上に接
して第２の絶縁膜を形成し、第２の絶縁膜上にレジストマスクを形成し、第１の絶縁膜お
よび第２の絶縁膜にドライエッチングを行ってコンタクトホールを形成し、レジストマス
クを、酸素プラズマによるアッシングを用いて除去し、コンタクトホールを介して、ゲー
ト電極、ソース電極またはドレイン電極のいずれか一または複数と電気的に接続される配
線を形成する、半導体装置の作製方法である。
開示する発明の他の一態様は、酸化物半導体膜と、ゲート電極と、酸化物半導体膜と電
気的に接続するソース電極およびドレイン電極と、を有する半導体装置の作製方法であっ
て、酸化物半導体膜、ソース電極およびドレイン電極上に接して、酸化ガリウムを含む第
１の絶縁膜を形成し、酸化物半導体膜上に重畳して、第１の絶縁膜上に接してゲート電極
を形成し、第１の絶縁膜上に接して第２の絶縁膜を形成し、第２の絶縁膜上にレジストマ
スクを形成し、第１の絶縁膜および第２の絶縁膜にドライエッチングを行ってコンタクト
ホールを形成し、レジストマスクを、酸素プラズマによるアッシングを用いて除去し、コ
ンタクトホールを介して、ソース電極またはドレイン電極のいずれか一または複数と電気
的に接続される配線を形成する、半導体装置の作製方法である。
上記において、第１の絶縁膜におけるコンタクトホールの直径は、第２の絶縁膜におけ
るコンタクトホールの直径より小さくすることが好ましい。また、第２の絶縁膜の膜厚は
、第１の絶縁膜の膜厚より大きくすることが好ましい。
また、ドライエッチングにおいて、フッ素を含むガスを用いることが好ましい。
また、第１の絶縁膜がさらに酸化アルミニウムを含む場合、ドライエッチングにおいて
、塩素を含むガスを用いることが好ましい。
また、第１の絶縁膜は加熱しながら形成することが好ましい。
なお、酸化物半導体膜は、ｉ型化されたものであることが望ましい。ここで、ｉ型（真
性）の酸化物半導体とは、酸化物半導体にとってのｎ型不純物である水素を酸化物半導体
から除去し、酸化物半導体の主成分以外の不純物が極力含まれないように高純度化すると
共に、酸素を供給して酸素不足欠陥を低減した酸化物半導体をいう。ｉ型化された酸化物
半導体膜では、電子供与体である水素原子が十分に低減されており、また、酸素不足に起
因する欠陥が十分に低減されているため、これらに起因する界面特性の悪化を抑制するこ
とができる。
なお、酸化物半導体の高純度化には、トランジスタの電気的特性変動抑止の効果もある
。よって、酸化物半導体の高純度化は、トランジスタの諸特性の向上に極めて効果的であ
る。
本発明の一態様により、酸化物半導体膜と絶縁膜の界面の状態を良好に保つことができ
る半導体装置の作製方法を提供することができる。このため、電気的特性が向上した半導
体装置の作製方法を提供することができる。
半導体装置の作製工程の一例を示す図。 半導体装置の作製工程の一例を示す図。 半導体装置の作製工程の一例を示す図。 ＡＣスパッタリング法の放電状態を説明する図。 半導体装置の一形態を説明する図。 半導体装置の一形態を説明する図。 半導体装置の一形態を説明する図。 半導体装置の一形態を説明する図。 電子機器を示す図。 実施例１に係るサンプルのＳＥＭ写真。 実施例１に係るサンプルのＳＥＭ写真。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明
は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であ
れば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈
されるものではない。なお、以下の説明において、各図面間で共通する部位においては、
同じ符号を通して用い、重複する説明については省略する。
なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順または積層
順を示すものではない。また、本明細書において発明を特定するための事項として固有の
名称を示すものではない。
（実施の形態１）
本実施の形態では、半導体装置および半導体装置の作製方法の一形態を、図１乃至図４
を用いて説明する。
〈トランジスタ１１０の作製工程〉
図１（Ａ）乃至図１（Ｅ）に、開示する発明の一態様に係る半導体装置の作製方法の例
として、トランジスタ１１０の作製工程の断面図を示す。ここで、トランジスタ１１０は
、基板２００上の、ゲート電極２０２、絶縁膜２０４、酸化物半導体膜２０６、ソース電
極２０８ａ、ドレイン電極２０８ｂ、絶縁膜２１０、絶縁膜２１２および配線２１６を含
む。図１（Ｅ）に示すトランジスタにおいて、酸化ガリウムを含む絶縁膜２１０は、酸化
物半導体膜２０６に接して設けられており、酸化ガリウムを含む絶縁膜２１０上に接して
絶縁膜２１２が設けられている。また、配線２１６は絶縁膜２１２および絶縁膜２１０に
形成されたコンタクトホール２１８を介してソース電極２０８ａと電気的に接続されてい
る。
ここで、酸化物半導体膜２０６は水素や水などの不純物が十分に除去されることにより
、または、十分な酸素が供給されることにより、高純度化されたものであることが望まし
い。具体的には、例えば、酸化物半導体膜２０６の水素濃度は５×１０１９ａｔｏｍｓ／
ｃｍ３以下、望ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より望ましくは５×１０
１７ａｔｏｍｓ／ｃｍ３以下とする。なお、上述の酸化物半導体膜２０６中の水素濃度は
、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃ
ｔｒｏｍｅｔｒｙ）で測定されるものである。このように、水素濃度が十分に低減されて
高純度化され、十分な酸素の供給により酸素欠乏に起因するエネルギーギャップ中の欠陥
準位が低減された酸化物半導体膜２０６では、キャリア濃度が１×１０１２／ｃｍ３未満
、望ましくは、１×１０１１／ｃｍ３未満、より望ましくは１．４５×１０１０／ｃｍ３
未満となる。例えば、室温（２５℃）でのオフ電流（ここでは、単位チャネル幅（１μｍ
）あたりの値）は１００ｚＡ（１ｚＡ（ゼプトアンペア）は１×１０−２１Ａ）以下、望
ましくは１０ｚＡ以下となる。このように、ｉ型化された酸化物半導体を用いることで、
良好な電気特性のトランジスタを得ることができる。
ここで、酸化物半導体膜２０６に用いられる酸化物半導体材料には、ガリウムを含むも
のが多い。このため、酸化ガリウムを含む材料を用いて、酸化物半導体膜と接する絶縁膜
２０４または絶縁膜２１０を形成すると、酸化物半導体膜との界面の状態を良好に保つこ
とができる。例えば、酸化物半導体膜と酸化ガリウムを含む絶縁膜とを接して設けること
により、酸化物半導体膜と絶縁膜の界面における水素のパイルアップを低減することがで
きる。これは、酸化ガリウムを含む材料と、酸化物半導体材料との相性が良いことによる
。
なお、絶縁膜２０４または絶縁膜２１０に酸化物半導体の成分元素と同じ族の元素を用
いる場合には、同様の効果を得ることが可能である。つまり、酸化アルミニウムなどを含
む材料を加えて絶縁膜２０４または絶縁膜２１０を形成することも有効である。なお、酸
化アルミニウムは、水を透過させにくいという特性を有しているため、当該材料を用いる
ことは、酸化物半導体膜への水の侵入防止という点においても好ましい。例えば、上述の
ガリウムとアルミニウムを含有する酸化アルミニウムガリウム（または酸化ガリウムアル
ミニウム）などの材料を、絶縁膜２０４または絶縁膜２１０に用いても良い。この場合、
ガリウムを含有することに起因する効果と、アルミニウムを含有することに起因する効果
を合わせて得ることができるため、好適である。例えば、酸化物半導体膜と酸化アルミニ
ウムガリウムを含む絶縁膜とを接して設けることにより、酸化物半導体膜への水の侵入を
防ぎ、酸化物半導体膜と絶縁膜の界面における水素のパイルアップを十分に低減すること
ができる。
以下、図１（Ａ）乃至図１（Ｅ）を用いて、図１（Ｅ）に示すトランジスタ１１０の作
製工程の一例について説明する。
まず、基板２００上にゲート電極（これと同じ層で形成される配線を含む）を形成する
ための導電膜を形成し、当該導電膜を加工して、ゲート電極２０２を形成する。その後、
ゲート電極２０２を覆うように絶縁膜２０４を形成する（図１（Ａ）参照）。
基板２００の材質等に大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の
耐熱性を有していることが必要となる。例えば、ガラス基板、セラミック基板、石英基板
、サファイア基板などを、基板２００として用いることができる。また、シリコンや炭化
シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合
物半導体基板、ＳＯＩ基板などを適用することも可能であり、これらの基板上に半導体素
子が設けられたものを、基板２００として用いてもよい。
また、基板２００として、可撓性基板を用いてもよい。可撓性基板上にトランジスタを
設ける場合、例えば、可撓性基板上に直接的にトランジスタを作り込むことができる。
ゲート電極２０２に用いる導電膜としては、例えば、モリブデン、チタン、タンタル、
タングステン、アルミニウム、銅、ネオジム、スカンジウムから選ばれた元素を含む金属
膜、または上述した元素を主成分とする合金材料などを用いることができる。ゲート電極
２０２は、単層構造としても良いし、積層構造としてもよい。
導電膜の加工は、所望の形状のマスクを導電膜上に形成した後、当該導電膜をエッチン
グすることによって行うことができる。上述のマスクは、レジストマスクなどを用いるこ
とができる。
絶縁膜２０４は、トランジスタ１１０のゲート絶縁膜として機能する。絶縁膜２０４は
、例えば、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコンなどの材
料を用いて形成する。また、絶縁膜２０４は、酸化ガリウムを含む材料を用いて形成する
こともできる。また、酸化ガリウムを含む材料として、さらに酸化アルミニウムを加えた
、酸化アルミニウムガリウムまたは酸化ガリウムアルミニウムを含む材料などを用いても
よい。ここで、酸化アルミニウムガリウムとは、ガリウムの含有量（原子％）よりアルミ
ニウムの含有量（原子％）が多いものを示し、酸化ガリウムアルミニウムとは、ガリウム
の含有量（原子％）がアルミニウムの含有量（原子％）以上のものを示す。また、酸化ハ
フニウム、酸化タンタル、酸化イットリウム、ハフニウムシリケート（ＨｆＳｉｘＯｙ（
ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０
、ｙ＞０））、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙ（ｘ＞０、ｙ
＞０））、などの比誘電率が高い材料を採用しても良い。絶縁膜２０４は、上述の材料を
用いて単層構造または積層構造で形成することができる。
絶縁膜２０４として酸化ガリウム膜を用いた場合、Ｇａ２Ｏ３＋α（α＞０）とするこ
とが好ましい。αは、３．０４以上３．０９以下とすることが好ましい。または、絶縁膜
２０４として酸化アルミニウムガリウム膜を用いた場合、ＡｌｘＧａ２−ｘＯ３＋α（１
＜ｘ＜２、α＞０）とすることが好ましい。または、絶縁膜２０４として酸化ガリウムア
ルミニウム膜を用いた場合、酸素ドープを行うことにより、ＡｌｘＧａ２−ｘＯ３＋α（
０＜ｘ≦１、α＞０）とすることが好ましい。
なお、酸化物半導体膜に用いられる酸化物半導体材料には、ガリウムを含むものが多い
。このため、酸化ガリウムを含む材料を用いて、酸化物半導体膜と接する絶縁膜２０４を
形成する場合には、酸化物半導体膜との界面の状態を良好に保つことができる。例えば、
酸化物半導体膜と酸化ガリウムを含む絶縁膜とを接して設けることにより、酸化物半導体
膜と絶縁膜の界面における水素のパイルアップを低減することができる。これは、酸化ガ
リウムを含む材料と、酸化物半導体材料との相性が良いことによる。
なお、絶縁膜２０４に酸化物半導体の成分元素と同じ族の元素を用いる場合には、同様
の効果を得ることが可能である。つまり、酸化アルミニウムなどを含む材料を加えて絶縁
膜２０４を形成することも有効である。なお、酸化アルミニウムは、水を透過させにくい
という特性を有しているため、当該材料を用いることは、酸化物半導体膜への水の侵入防
止という点においても好ましい。例えば、上述のガリウムとアルミニウムを含有する酸化
アルミニウムガリウム（または酸化ガリウムアルミニウム）などの材料を、絶縁膜２０４
に用いても良い。この場合、ガリウムを含有することに起因する効果と、アルミニウムを
含有することに起因する効果を合わせて得ることができるため、好適である。例えば、酸
化物半導体膜と酸化アルミニウムガリウムを含む絶縁膜とを接して設けることにより、酸
化物半導体膜への水の侵入を防ぎ、酸化物半導体膜と絶縁膜の界面における水素のパイル
アップを十分に低減することができる。
絶縁膜２０４は、水素、水などの不純物を混入させない方法を用いて成膜することが好
ましい。絶縁膜２０４に水素、水などの不純物が含まれると、後に形成される酸化物半導
体膜に水素、水などの不純物の侵入や、水素、水などの不純物による酸化物半導体膜中の
酸素の引き抜き、などによって酸化物半導体膜のバックチャネルが低抵抗化（ｎ型化）し
てしまい、寄生チャネルが形成されるおそれがあるためである。よって、絶縁膜２０４は
できるだけ水素、水などの不純物が含まれないように作製することが好ましい。例えば、
スパッタリング法によって成膜するのが好ましく、成膜する際に用いるスパッタガスとし
ては、水素、水などの不純物が除去された高純度ガスを用いることが好ましい。
スパッタリング法としては、直流電源を用いるＤＣスパッタリング法、パルス的に直流
バイアスを加えるパルスＤＣスパッタリング法、又はＡＣスパッタリング法などを用いる
ことができる。
ここで、ＡＣ放電を用いるスパッタリング法について図４を用いて説明する。ＡＣ放電
は、隣接するターゲットが互いにカソード電位とアノード電位を繰り返す。図４（Ａ）に
示す期間Ａでは、図４（Ｂ１）に示すようにターゲット３０１がカソードとして機能し、
ターゲット３０２がアノードとして機能する。また、図４（Ａ）に示す期間Ｂでは、図４
（Ｂ２）に示すようにターゲット３０１がアノードとして機能し、ターゲット３０２がカ
ソードとして機能する。期間Ａと期間Ｂを合わせると２０〜５０μｓｅｃであり、期間Ａ
と期間Ｂを一定周期で繰り返している。このように、隣接して配置される２つのターゲッ
トのカソードとアノードを交互に入れ替えることで、放電を安定なものとすることができ
る。その結果、大面積の基板を用いた場合においても均一に放電が可能となるため、大面
積の基板に対しても均一な膜特性を得ることができる。また、大面積の基板を用いること
ができるため、量産性を向上させることができる。
例えば、ＡＣスパッタリング法において、ターゲット３０１に酸化アルミニウムを用い
、ターゲット３０２に酸化ガリウムを用いることにより、酸化ガリウムアルミニウム膜ま
たは酸化アルミニウムガリウム膜を形成することができる。また、ターゲット３０１およ
びターゲット３０２に、アルミニウムパーティクルが添加された酸化ガリウムターゲット
を用いてもよい。アルミニウム元素が添加された酸化ガリウムターゲットを用いることに
より、ターゲットの導電性を高めることができるため、ＡＣスパッタリング時の放電を容
易なものとすることができる。
次に、絶縁膜２０４に対して、酸素ドープ処理を行うことが好ましい。酸素ドープとは
、酸素（少なくとも、酸素ラジカル、酸素原子、酸素イオン、のいずれかを含む）をバル
クに添加することをいう。なお、当該バルクの用語は、酸素を薄膜表面のみでなく薄膜内
部に添加することを明確にする趣旨で用いている。また、酸素ドープには、プラズマ化し
た酸素をバルクに添加する酸素プラズマドープが含まれる。
絶縁膜２０４に対して、酸素ドープ処理を行うことにより、絶縁膜２０４には化学量論
的組成比より酸素が多い領域が形成される。このような領域を備えることにより、酸化物
半導体膜に酸素を供給し、酸化物半導体膜中の酸素不足欠陥を低減することができる。
なお、欠陥（酸素欠損）のない酸化物半導体を用いる場合であれば、絶縁膜２０４には
、化学量論的組成に一致した量の酸素が含まれていれば良いが、トランジスタのしきい値
電圧の変動を抑えるなどの信頼性を確保するためには、酸化物半導体膜に酸素欠損の状態
は生じ得ることを考慮して、絶縁膜２０４の酸素を化学量論的組成より多くしておくこと
が好ましい。
このように、酸素ドープ処理を行うことにより、絶縁膜２０４として酸化ガリウムを用
いた場合、Ｇａ２Ｏ３＋α（α＞０）とし、αは、３．０４以上３．０９以下とすること
が容易にできる。また、絶縁膜２０４として酸化アルミニウムガリウム膜を用いた場合、
ＡｌｘＧａ２−ｘＯ３＋α（１＜ｘ＜２、α＞０）とすることが容易にできる。また、絶
縁膜２０４として酸化ガリウムアルミニウム膜を用いた場合、ＡｌｘＧａ２−ｘＯ３＋α
（０＜ｘ≦１、α＞０）とすることが容易にできる。
次に、絶縁膜２０４上に酸化物半導体膜を成膜し、当該酸化物半導体膜を加工して島状
の酸化物半導体膜２０６を形成する（図１（Ｂ）参照）。
酸化物半導体膜２０６に用いる材料としては、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇ
ａ−Ｚｎ−Ｏ系の材料や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系の材料、Ｉｎ
−Ｓｎ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の
材料、Ａｌ−Ｇａ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系の材料や、二元系金属酸
化物であるＩｎ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ｚｎ−Ｏ系の材料、Ａｌ−Ｚｎ−Ｏ系の材料
、Ｚｎ−Ｍｇ−Ｏ系の材料、Ｓｎ−Ｍｇ−Ｏ系の材料、Ｉｎ−Ｍｇ−Ｏ系の材料、Ｉｎ−
Ｇａ−Ｏ系の材料や、単元系金属の酸化物であるＩｎ−Ｏ系の材料、Ｓｎ−Ｏ系の材料、
Ｚｎ−Ｏ系の材料などを用いることができる。また、上記の材料にＳｉＯ２を含ませても
よい。ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の材料とは、インジウム（Ｉｎ）、ガリ
ウム（Ｇａ）、亜鉛（Ｚｎ）を有する酸化物膜、という意味であり、その組成比は特に問
わない。また、ＩｎとＧａとＺｎ以外の元素を含んでいてもよい。
また、酸化物半導体膜２０６は、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記され
る材料を用いた薄膜とすることができる。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏか
ら選ばれた一または複数の金属元素を示す。例えば、Ｍとして、Ｇａ、ＧａおよびＡｌ、
ＧａおよびＭｎ、またはＧａおよびＣｏなどを用いることができる。
また、酸化物半導体膜２０６の厚さは、３ｎｍ以上３０ｎｍ以下とするのが望ましい。
酸化物半導体膜２０６を厚くしすぎると（例えば、膜厚を５０ｎｍ以上）、トランジスタ
がノーマリーオンとなってしまうおそれがあるためである。
酸化物半導体膜は、水素、水、水酸基又は水素化物などの不純物が混入しにくい方法で
作製するのが望ましい。例えば、スパッタリング法などを用いて作製することができる。
本実施の形態では、酸化物半導体膜を、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物ターゲットを
用いたスパッタリング法により形成する。
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物ターゲットとしては、例えば、組成比として、Ｉｎ２
Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］の酸化物ターゲットを用いること
ができる。なお、ターゲットの材料および組成を上述に限定する必要はない。例えば、Ｉ
ｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］の組成比の酸化物ターゲット
を用いることもできる。
また、酸化物半導体としてＩｎ−Ｚｎ−Ｏ系の材料を用いる場合、用いるターゲットの
組成比は、原子数比で、Ｉｎ：Ｚｎ＝５０：１〜１：２（モル数比に換算するとＩｎ２Ｏ
３：ＺｎＯ＝２５：１〜１：４）、好ましくはＩｎ：Ｚｎ＝２０：１〜１：１（モル数比
に換算するとＩｎ２Ｏ３：ＺｎＯ＝１０：１〜１：２）、さらに好ましくはＩｎ：Ｚｎ＝
１５：１〜１．５：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１５：２〜３：４）
とする。例えば、Ｉｎ−Ｚｎ−Ｏ系酸化物半導体の形成に用いるターゲットは、原子数比
がＩｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとする。
酸化物ターゲットの充填率は、９０％以上１００％以下、好ましくは９５％以上９９．
９％以下とする。充填率の高い金属酸化物ターゲットを用いることにより、成膜した酸化
物半導体膜を緻密な膜とすることができるためである。
成膜の雰囲気は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または、希
ガスと酸素の混合雰囲気下などとすればよい。また、酸化物半導体膜への水素、水などの
不純物の混入を防ぐために、水素、水などの不純物が十分に除去された高純度ガスを用い
た雰囲気とすることが望ましい。
例えば、酸化物半導体膜は、次のように形成することができる。
まず、減圧状態に保持された成膜室内に基板２００を保持し、基板温度が、２００℃を
超えて５００℃以下、好ましくは３００℃を超えて５００℃以下、より好ましくは３５０
℃以上４５０℃以下となるように加熱する。
次に、成膜室内の残留水分を除去しつつ、水素、水などの不純物が十分に除去された高
純度ガスを導入し、上記ターゲットを用いて絶縁膜２０４上に酸化物半導体膜を成膜する
。成膜室内の残留水分を除去するためには、排気手段として、クライオポンプ、イオンポ
ンプ、チタンサブリメーションポンプなどの吸着型の真空ポンプを用いることが望ましい
。また、排気手段は、ターボポンプにコールドトラップを加えたものであってもよい。ク
ライオポンプを用いて排気した成膜室は、例えば、水素、水などの不純物（より好ましく
は炭素原子を含む化合物も）などが除去されているため、当該成膜室で成膜した酸化物半
導体膜に含まれる水素、水などの不純物の濃度を低減することができる。
成膜中の基板温度が低温（例えば、１００℃以下）の場合、酸化物半導体膜に水素、水
などの不純物が混入するおそれがあるため、基板２００を上述の温度で加熱することが好
ましい。基板２００を上述の温度で加熱して、酸化物半導体膜の成膜を行うことにより、
基板は高温となるため、水素結合は熱により切断され、酸化物半導体膜に取り込まれにく
い。したがって、基板２００が上述の温度で加熱された状態で、酸化物半導体膜の成膜を
行うことにより、酸化物半導体膜に含まれる水素、水などの不純物の濃度を十分に低減す
ることができる。また、スパッタリングによる損傷を軽減することができる。
なお、酸化物半導体膜に含まれる水の含有量の測定法としては、昇温脱離分析法（ＴＤ
Ｓ：Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）が挙げられる
。例えば、室温から４００℃程度に温度を上げていくことにより、２００℃から３００℃
程度にかけて酸化物半導体膜に含まれる水、水素、水酸基などの脱離を観測することがで
きる。
成膜条件の一例として、基板とターゲットの間との距離を６０ｍｍ、圧力を０．４Ｐａ
、直流（ＤＣ）電源を０．５ｋＷ、基板温度を４００℃、成膜雰囲気を酸素（酸素流量比
率１００％）雰囲気とする。なお、パルス直流電源を用いると、成膜時に発生する粉状物
質（パーティクル、ごみともいう）が軽減でき、膜厚分布も均一となるため好ましい。
なお、酸化物半導体膜をスパッタリング法により形成する前に、アルゴンガスを導入し
てプラズマを発生させる逆スパッタを行い、絶縁膜２０４の表面に付着している粉状物質
（パーティクル、ごみともいう）を除去することが好ましい。逆スパッタとは、基板に電
圧を印加し、基板近傍にプラズマを形成して、基板側の表面を改質する方法である。なお
、アルゴンに代えて、窒素、ヘリウム、酸素などのガスを用いてもよい。
酸化物半導体膜の加工は、所望の形状のマスクを酸化物半導体膜上に形成した後、当該
酸化物半導体膜をエッチングすることによって行うことができる。上述のマスクは、フォ
トリソグラフィなどの方法を用いて形成することができる。または、インクジェット法な
どの方法を用いてマスクを形成しても良い。なお、酸化物半導体膜のエッチングは、ドラ
イエッチングでもウェットエッチングでもよい。もちろん、これらを組み合わせて用いて
もよい。
このようにして形成された酸化物半導体膜２０６に対して、熱処理（第１の熱処理）を
行ってもよい。熱処理を行うことによって、酸化物半導体膜２０６中に含まれる水素、水
などの不純物をさらに除去し、酸化物半導体膜２０６の構造を整え、エネルギーギャップ
中の欠陥準位を低減することができる。
熱処理の温度は、不活性ガス雰囲気下、２５０℃以上７００℃以下、好ましくは４５０
℃以上６００℃以下、または基板の歪み点未満とする。不活性ガス雰囲気としては、窒素
、または希ガス（ヘリウム、ネオン、アルゴン等）を主成分とする雰囲気であって、水素
、水などの不純物が含まれない雰囲気を適用するのが望ましい。例えば、熱処理装置に導
入する窒素や、ヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９
％）以上、好ましくは７Ｎ（９９．９９９９９％）以上（すなわち、不純物濃度が１ｐｐ
ｍ以下、好ましくは０．１ｐｐｍ以下）とする。
熱処理は、例えば、抵抗発熱体などを用いた電気炉に被処理物を導入し、窒素雰囲気下
、４５０℃、１時間の条件で行うことができる。この間、酸化物半導体膜２０６は大気に
触れさせず、水素、水などの不純物の混入が生じないようにする。
ところで、上述の熱処理には水素、水などの不純物を除去する効果があるから、当該熱
処理を、脱水化処理や脱水素化処理などと呼ぶこともできる。当該熱処理は、例えば、酸
化物半導体膜を成膜した後などのタイミングにおいて行うことも可能である。また、この
ような脱水化処理、脱水素化処理は、一回に限らず複数回行っても良い。
次に、酸化物半導体膜２０６に対して、酸素を供給する処理（酸素ドープ処理などとも
呼ぶ）を行うことが望ましい。酸素を供給する処理としては、酸素雰囲気における熱処理
（第２の熱処理）や、酸素プラズマによる処理などがある。また、電界で加速した酸素イ
オンを照射して、酸素を添加してもよい。
なお、酸素の添加をより好適に行うために、基板には電気的なバイアスを加えておいて
も良い。
酸化物半導体膜２０６に酸素ドープ処理を行うことにより、酸化物半導体膜２０６中、
酸化物半導体膜２０６界面近傍、または、酸化物半導体膜２０６中および該界面近傍に酸
素を含有させることができる。この場合、酸素の含有量は、酸化物半導体膜の化学量論比
を超える程度とするのが望ましい。
なお、酸素ドープ処理を行った酸化物半導体膜２０６に熱処理を行っても良い。当該熱
処理の温度は、２５０℃以上７００℃以下、好ましくは４００℃以上６００℃以下、また
は基板の歪み点未満とする。
当該熱処理により、酸素と酸化物半導体材料との反応によって生成された水、水酸化物
（ＯＨ）などを酸化物半導体膜から除去することができる。また、当該熱処理によって、
上述の酸素ドープ処理において酸化物半導体膜２０６などに混入した水素なども除去する
ことができる。熱処理は、水、水素などが十分に低減された窒素、酸素、超乾燥空気（Ｃ
ＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の
水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、好ましくは
１０ｐｐｂ以下の空気）、希ガス（アルゴン、ヘリウムなど）などの雰囲気下で行えばよ
く、特に酸素を含む雰囲気で行うことが好ましい。また、熱処理装置に導入する窒素、酸
素、または希ガスの純度は、６Ｎ（９９．９９９９％）以上（即ち不純物濃度を１ｐｐｍ
以下）とするのが好ましく、７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を０．１
ｐｐｍ以下）とすると、より好ましい。
なお、酸素ドープ処理のタイミングは、上記に限定されない。ただし、脱水化等を目的
とする熱処理以降に行うことが望ましい。
上述のように、脱水化等を目的とする熱処理と、酸素ドープ処理または加酸化を目的と
する熱処理とを適用することで、酸化物半導体膜２０６を、その主成分以外の元素（不純
物元素）が極力含まれないように高純度化することができる。高純度化された酸化物半導
体膜２０６中にはドナーに由来するキャリアが極めて少ない。
次に、絶縁膜２０４および酸化物半導体膜２０６上に、ソース電極およびドレイン電極
（これと同じ層で形成される配線を含む）を形成するための導電膜を形成し、当該導電膜
を加工して、ソース電極２０８ａおよびドレイン電極２０８ｂを形成する（図１（Ｂ）参
照）。なお、ここで形成されるソース電極２０８ａの端部とドレイン電極２０８ｂの端部
との間隔によって、トランジスタのチャネル長Ｌが決定されることになる。
ソース電極２０８ａおよびドレイン電極２０８ｂに用いる導電膜としては、例えば、ア
ルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた元
素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化チタン膜、窒化モ
リブデン膜、窒化タングステン膜）等を用いることができる。ソース電極２０８ａおよび
ドレイン電極２０８ｂは、単層構造としても良いし、積層構造としてもよい。また、アル
ミニウム、銅などの金属膜の下側または上側の一方または双方にチタン、モリブデン、タ
ングステンなどの高融点金属膜またはそれらの金属窒化物膜（窒化チタン膜、窒化モリブ
デン膜、窒化タングステン膜）を積層させた構成を用いても良い。
また、ソース電極２０８ａおよびドレイン電極２０８ｂに用いる導電膜は、導電性の金
属酸化物で形成しても良い。導電性の金属酸化物としては酸化インジウム（Ｉｎ２Ｏ３）
、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸化スズ合金（Ｉｎ２Ｏ
３−ＳｎＯ２、ＩＴＯと略記する）、酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ
）またはこれらの金属酸化物材料に酸化シリコンを含ませたものを用いることができる。
導電膜の加工は、所望の形状のマスクを導電膜上に形成した後、当該導電膜をエッチン
グすることによって行うことができる。上述のマスクは、レジストマスクなどを用いるこ
とができる。当該レジストマスク形成時の露光には、紫外線やＫｒＦレーザ光やＡｒＦレ
ーザ光などを用いるとよい。
なお、チャネル長Ｌ＝２５ｎｍ未満の露光を行う場合には、例えば、数ｎｍ〜数１０ｎ
ｍと極めて波長が短い超紫外線（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）を用いて、
レジストマスク形成時の露光を行うとよい。超紫外線による露光は、解像度が高く焦点深
度も大きい。したがって、後に形成されるトランジスタのチャネル長Ｌを微細化すること
が可能であり、回路の動作速度を高めることができる。
また、いわゆる多階調マスクによって形成されたレジストマスクを用いてエッチング工
程を行ってもよい。多階調マスクを用いて形成されたレジストマスクは、複数の膜厚を有
する形状となり、アッシングによってさらに形状を変形させることができるため、異なる
パターンに加工する複数のエッチング工程に用いることが可能である。このため、一枚の
多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマス
クを形成することができる。つまり、工程の簡略化が可能となる。
なお、導電膜のエッチングの際に、酸化物半導体膜２０６の一部がエッチングされ、溝
部（凹部）を有する酸化物半導体膜２０６となることもある。
その後、Ｎ２Ｏ、Ｎ２、またはＡｒなどのガスを用いたプラズマ処理を行い、露出して
いる酸化物半導体膜２０６の表面に付着した水素、水などの不純物を除去してもよい。
次に、ソース電極２０８ａおよびドレイン電極２０８ｂを覆い、かつ、酸化物半導体膜
２０６の一部と接するように絶縁膜２１０を形成し、絶縁膜２１０上に接して絶縁膜２１
２を形成し、それから絶縁膜２１２上にレジストマスク２１４を形成する（図１（Ｃ）参
照）。
絶縁膜２１０は、トランジスタ１１０の保護膜として機能する。絶縁膜２１０は、酸化
ガリウムを含む材料を用いて形成することができる。また、酸化ガリウムを含む材料とし
て、さらに酸化アルミニウムを加えた、酸化アルミニウムガリウムまたは酸化ガリウムア
ルミニウムを含む材料などを用いてもよい。また、絶縁膜２１０の膜厚は１０ｎｍ以上１
００ｎｍ未満とするのが好ましい。
ここで、絶縁膜２１０として酸化ガリウム膜を用いた場合、Ｇａ２Ｏ３＋α（α＞０）
とすることができる。αは、３．０４以上３．０９以下とすることが好ましい。または、
絶縁膜２１０として酸化アルミニウムガリウム膜を用いた場合、ＡｌｘＧａ２−ｘＯ３＋
α（１＜ｘ＜２、α＞０）とすることが好ましい。または、絶縁膜２１０として酸化ガリ
ウムアルミニウム膜を用いた場合、酸素ドープを行うことにより、ＡｌｘＧａ２−ｘＯ３
＋α（０＜ｘ≦１、α＞０）とすることが好ましい。
絶縁膜２１０は、水素、水などの不純物を混入させない方法を用いて成膜することが好
ましい。絶縁膜２１０に水素、水などの不純物が含まれると、後に形成される酸化物半導
体膜に水素、水などの不純物の侵入や、水素、水などの不純物による酸化物半導体膜中の
酸素の引き抜き、などによって酸化物半導体膜のバックチャネルが低抵抗化（ｎ型化）し
てしまい、寄生チャネルが形成されるおそれがあるためである。よって、絶縁膜２１０は
できるだけ水素、水などの不純物が含まれないように作製することが好ましい。例えば、
スパッタリング法によって成膜するのが好ましい。成膜する際に用いるスパッタガスとし
ては、水素、水などの不純物が除去された高純度ガスを用いることが好ましい。
スパッタリング法としては、直流電源を用いるＤＣスパッタリング法、パルス的に直流
バイアスを加えるパルスＤＣスパッタリング法、又はＡＣスパッタリング法などを用いる
ことができる。
なお、絶縁膜２１０を成膜する際に、基板２００を加熱しながら成膜を行うのが好まし
い。
なお、酸化物半導体膜に用いられる酸化物半導体材料には、ガリウムを含むものが多い
。このため、酸化ガリウムを含む材料を用いて、酸化物半導体膜と接する絶縁膜２１０を
形成することで、酸化物半導体膜との界面の状態を良好に保つことができる。例えば、酸
化物半導体膜と酸化ガリウムを含む絶縁膜２１０とを接して設けることにより、酸化物半
導体膜と絶縁膜の界面における水素のパイルアップを低減することができる。これは、酸
化ガリウムを含む材料と、酸化物半導体材料との相性が良いことによる。
なお、絶縁膜２１０に酸化物半導体の成分元素と同じ族の元素を用いる場合には、同様
の効果を得ることが可能である。つまり、酸化アルミニウムなどを含む材料を加えて絶縁
膜２１０を形成することも有効である。なお、酸化アルミニウムは、水を透過させにくい
という特性を有しているため、当該材料を用いることは、酸化物半導体膜への水の侵入防
止という点においても好ましい。例えば、上述のガリウムとアルミニウムを含有する酸化
アルミニウムガリウム（または酸化ガリウムアルミニウム）などの材料を、絶縁膜２１０
に用いても良い。この場合、ガリウムを含有することに起因する効果と、アルミニウムを
含有することに起因する効果を合わせて得ることができるため、好適である。例えば、酸
化物半導体膜と酸化アルミニウムガリウムを含む絶縁膜とを接して設けることにより、酸
化物半導体膜への水の侵入を防ぎ、酸化物半導体膜と絶縁膜の界面における水素のパイル
アップを十分に低減することができる。
なお、ここで絶縁膜２１０に対して、酸素ドープ処理を行ってもよい。酸素ドープとは
、酸素（少なくとも、酸素ラジカル、酸素原子、酸素イオン、のいずれかを含む）をバル
クに添加することをいう。なお、当該バルクの用語は、酸素を薄膜表面のみでなく薄膜内
部に添加することを明確にする趣旨で用いている。また、酸素ドープには、プラズマ化し
た酸素をバルクに添加する酸素プラズマドープが含まれる。
絶縁膜２１０に対して、酸素ドープ処理を行うことにより、絶縁膜２１０には化学量論
的組成比より酸素が多い領域が形成される。このような領域を備えることにより、酸化物
半導体膜に酸素を供給し、酸化物半導体膜中の酸素不足欠陥を低減することができる。
なお、欠陥（酸素欠損）のない酸化物半導体を用いる場合であれば、絶縁膜２１０には
、化学量論的組成に一致した量の酸素が含まれていれば良いが、トランジスタのしきい値
電圧の変動を抑えるなどの信頼性を確保するためには、酸化物半導体膜に酸素欠損の状態
は生じ得ることを考慮して、絶縁膜２１０の酸素を化学量論的組成より多くしておくこと
が好ましい。
このように、酸素ドープ処理を行うことにより、絶縁膜２１０として酸化ガリウム膜を
用いた場合、Ｇａ２Ｏ３＋α（α＞０）とし、αは、３．０４以上３．０９以下とするこ
とが容易にできる。また、絶縁膜２１０として酸化アルミニウムガリウム膜を用いた場合
、ＡｌｘＧａ２−ｘＯ３＋α（１＜ｘ＜２、α＞０）とすることが容易にできる。また、
絶縁膜２１０として酸化ガリウムアルミニウム膜を用いた場合、ＡｌｘＧａ２−ｘＯ３＋
α（０＜ｘ≦１、α＞０）とすることが容易にできる。
また、絶縁膜２１２も、トランジスタ１１０の保護膜として機能する。絶縁膜２１２は
、例えば、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコンなどの材
料を用いて、プラズマＣＶＤ法またはスパッタ法により形成することができる。また、絶
縁膜２１２の膜厚は絶縁膜２１０の膜厚より大きくし、好ましくは１００ｎｍ以上３００
ｎｍ以下とする。
このように絶縁膜２１０と、絶縁膜２１０より膜厚の大きい絶縁膜２１２とを積層する
ことにより、酸化ガリウムを含む絶縁膜２１０によって酸化物半導体膜との界面の状態を
良好に保ちつつ、絶縁膜２１２によってトランジスタ１１０の保護膜として十分な膜厚を
確保することができる。また、このようにトランジスタ１１０の保護膜として機能する、
絶縁膜２１０と絶縁膜２１２を積層した絶縁膜の膜厚を増加させることにより、トランジ
スタと後の工程で形成する配線との寄生容量を低減することができる。
また、レジストマスク２１４は、感光性樹脂などを材料として、フォトリソグラフィ法
を用いて形成することができる。ここで、酸化ガリウムを含む絶縁膜２１０は、現像液な
どによる湿式処理に曝されると、絶縁膜２１０の設計上必要な領域まで溶解してしまう危
険性がある。しかし、本実施の形態で示すように絶縁膜２１０と絶縁膜２１２を積層して
、絶縁膜２１２上にレジストマスク２１４を設けることにより、酸化ガリウムを含む絶縁
膜２１０が現像液と接することなく、レジストマスク２１４を形成することができる。よ
って、酸化ガリウムを含む絶縁膜２１０の設計上必要な領域が溶解する危険性を伴わずに
レジストマスク２１４を形成することができる。
次に、レジストマスク２１４を用いて、絶縁膜２１０および絶縁膜２１２のドライエッ
チングを行ってコンタクトホール２１８を形成する（図１（Ｄ）参照）。
ここで、酸化ガリウムを含む絶縁膜２１０は、ウェットエッチングなどの湿式処理を行
うと、設計上必要な領域まで溶解してしまう危険性がある。これにより、特に半導体装置
の微細化を図る場合には、酸化ガリウムを含む絶縁膜２１０を、ウェットエッチングで設
計寸法通りに加工することは非常に困難になる。
そこで、本実施の形態において、絶縁膜２１０および絶縁膜２１２はドライエッチング
を用いて加工する。ドライエッチングとしては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ
Ｉｏｎ Ｅｔｃｈｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐ
ｌａｓｍａ：誘導結合型プラズマ）エッチング法などを用いることができる。エッチング
条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の
電極温度等）は、所望の形状にエッチングできるように材料に合わせて適宜設定すればよ
い。
ドライエッチングに用いることができるエッチングガスとしては、フッ素を含むガス（
フッ素系ガス、例えば四フッ化炭素（ＣＦ４）、六フッ化硫黄（ＳＦ６）、三フッ化窒素
（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）など）、オクタフルオロシクロブタン（Ｃ
４Ｆ８）、もしくは、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガス
を添加したガス、などが挙げられる。このようなフッ素を含むガスを用いて絶縁膜２１０
および絶縁膜２１２のエッチングを行うことにより、ソース電極２０８ａと高いエッチン
グ選択比でエッチングを行うことができる。例えば、ＩＣＰエッチング法を用いたエッチ
ング条件の一例として、エッチングガスにトリフルオロメタンを７．５ｓｃｃｍ、ヘリウ
ムを１４２．５ｓｃｃｍ、コイル型の電極に印加される電力量４７５Ｗ、基板側の電極に
印加される電力量３００Ｗ、圧力５．５Ｐａ、下部電極温度７０℃とする。
また、塩素を含むガス（塩素系ガス、例えば塩素（Ｃｌ２）、三塩化硼素（ＢＣｌ３）
、四塩化珪素（ＳｉＣｌ４）、四塩化炭素（ＣＣｌ４）など）などを用いてもよい。絶縁
膜２１０として酸化ガリウムおよび酸化アルミニウムを含む絶縁膜を用いる場合には、こ
のような塩素を含むガスを用いることで、容易に絶縁膜２１０をエッチングすることがで
きる。
また、上記ドライエッチングを行う際、酸化ガリウムを含む絶縁膜２１０のエッチング
レートは、絶縁膜２１２のエッチングレートより小さくなる傾向があるので、図１（Ｄ）
に示すように、絶縁膜２１０におけるコンタクトホール２１８の直径を、絶縁膜２１２に
おけるコンタクトホール２１８の直径より小さくすることが容易である。つまり、コンタ
クトホール２１８を階段状に形成することができる。このように、コンタクトホール２１
８を階段状に形成することにより、後に形成する配線２１６の被覆性を向上させることが
できる。また、エッチング条件（エッチングガス、エッチング時間、温度等）を適宜設定
し、絶縁膜２１０と絶縁膜２１２のエッチングレートをほぼ同程度にして、絶縁膜２１０
におけるコンタクトホール２１８の直径と、絶縁膜２１２におけるコンタクトホール２１
８の直径が概略一致するような形状のコンタクトホール２１８を形成してもよい。
このように絶縁膜２１０および絶縁膜２１２のドライエッチングを行うことにより、酸
化ガリウムを含む絶縁膜２１０の設計上必要な領域が溶解する危険性を伴わずに絶縁膜２
１０および絶縁膜２１２にコンタクトホール２１８を形成することができる。
次に、レジストマスク２１４を酸素プラズマによるアッシングを用いて除去し、コンタ
クトホール２１８を介してソース電極２０８ａと電気的に接続するように配線２１６を形
成する（図１（Ｅ）参照）。
ここで、レジストマスク２１４の除去においてアルカリ性の剥離液を用いると、酸化ガ
リウムを含む絶縁膜２１０の設計上必要な領域が溶解してしまう危険性がある。そこで、
本実施の形態では、レジストマスク２１４を酸素プラズマによるアッシングを用いて除去
する。
酸素プラズマによるアッシング処理は、酸素雰囲気下において、高周波電力などにより
酸素をプラズマ化し、当該プラズマ化した酸素によりレジストマスク２１４の分解除去を
行う。このようにレジストマスク２１４を除去することにより、酸化ガリウムを含む絶縁
膜２１０の設計上必要な領域が溶解する危険性を伴わずにレジストマスク２１４を除去す
ることができる。例えば、ＩＣＰ装置を用いた、酸素プラズマによるアッシング処理の条
件の一例として、酸素ガス３００ｓｃｃｍ、ＲＦ電源の電力１８００Ｗ、圧力６６．５Ｐ
ａ、時間１８０秒とする。
また、酸素プラズマによるアッシング処理を行うことにより、レジストマスク２１４の
残渣や当該残渣の反応物を発生させることなくレジストマスク２１４を除去することがで
きる。よって、レジストマスク２１４の除去後も絶縁膜２１２の表面を清浄に保つことが
できる。
配線２１６は、トランジスタ１１０のソース電極２０８ａと電気的に接続され、所謂ソ
ース配線として機能する。配線２１６は、ソース電極２０８ａおよびドレイン電極２０８
ｂと同様の材料および方法で形成することができる。
以上の工程で、酸化ガリウムを含む材料を用いた絶縁膜を用いても、当該絶縁膜に対す
る直接的な湿式処理を伴わないことにより、酸化ガリウムを含む絶縁膜の設計上必要な領
域が溶解する危険性なく、トランジスタ１１０を形成することができる（図１（Ｅ）参照
）。
なお、図１に示すトランジスタ１１０の作製工程では、配線２１６とソース電極２０８
ａとを電気的に接続する工程について説明したが、開示する発明はこれに限られるもので
はない。例えば、同様の方法を用いて、絶縁膜２１２上に形成された配線とドレイン電極
２０８ｂと電気的に接続しても良いし、当該トランジスタを画素部に用いる場合、同様の
方法を用いて、画素電極とソース電極２０８ａまたはドレイン電極２０８ｂとを電気的に
接続しても良い。また、同様の方法を用いて、絶縁膜２１２上に形成された配線とゲート
電極（これと同じ層で形成される配線を含む）とを電気的に接続しても良い。
ここで、図２（Ａ）乃至図２（Ｃ）を用いて、図１で示したゲート電極２０２（これと
同じ層で形成される配線を含む）とコンタクトホール２２４を介して電気的に接続される
配線２２２を絶縁膜２１２上に形成する工程について説明する。ここで、ゲート電極２０
２と配線２２２との電気的な接続は、ゲート電極２０２が、酸化物半導体膜２０６、ソー
ス電極２０８ａまたはドレイン電極２０８ｂと重畳しない領域で行うものとする。
まず、図１（Ｃ）に示す工程まで上述のトランジスタ１１０の作製工程と同様に行い、
ゲート電極２０２が、酸化物半導体膜２０６、ソース電極２０８ａまたはドレイン電極２
０８ｂと重畳しない領域にコンタクトホール２２４が形成できるようにレジストマスク２
１４を形成する（図２（Ａ）参照）。
次に、図１（Ｄ）に示す工程と同様の方法を用いて、絶縁膜２０４、絶縁膜２１０およ
び絶縁膜２１２のドライエッチングを行って、コンタクトホール２２４を形成する（図２
（Ｂ）参照）。ここで、図１（Ｄ）に示す工程とは異なり、絶縁膜２０４も同じ工程でエ
ッチングを行うが、絶縁膜２０４を絶縁膜２１０または絶縁膜２１２と同様の材料を用い
て形成することで、同様にエッチングを行うことができる。
それから、図１（Ｅ）に示す工程と同様の方法を用いて、レジストマスク２１４を酸素
プラズマによるアッシングを用いて除去し、コンタクトホール２２４を介してゲート電極
２０２と電気的に接続するように配線２２２を形成する（図２（Ｃ）参照）。ここで、配
線２２２は、所謂ゲート配線として機能し、図１（Ｅ）に示す配線２１６と同様の方法お
よび材料を用いて形成することができる。
以上より、酸化ガリウムを含む材料を用いた絶縁膜を用いても、当該絶縁膜に対する直
接的な湿式処理を伴わないことにより、酸化ガリウムを含む絶縁膜の設計上必要な領域が
溶解する危険性なく、ゲート電極２０２（これと同じ層で形成される配線を含む）とコン
タクトホール２２４を介して電気的に接続される配線２２２を絶縁膜２１２上に形成する
ことができる。
また、図１に示すトランジスタ１１０の作製工程では、酸化物半導体膜２０６の下に重
畳してゲート電極２０２が設けられるボトムゲート型のトランジスタ１１０を作製する工
程について説明したが、開示する発明はこれに限られるものではない。例えば、同様の方
法を用いて、酸化物半導体膜の上に重畳してゲート電極が設けられるトップゲート型のト
ランジスタを作製しても良い。
ここで、図３（Ａ）乃至図３（Ｅ）を用いて、図３（Ｅ）に示すトップゲート型のトラ
ンジスタ３１０の作製工程の一例について説明する。ここで、トランジスタ３１０は、基
板４００上の、酸化物半導体膜４０６、ソース電極４０８ａ、ドレイン電極４０８ｂ、絶
縁膜４１０、ゲート電極４０２、絶縁膜４１２および配線４１６を含む。図３（Ｅ）に示
すトランジスタにおいて、酸化ガリウムを含む絶縁膜４１０は、酸化物半導体膜４０６に
接して設けられており、酸化ガリウムを含む絶縁膜４１０上に接して絶縁膜４１２が設け
られている。また、配線４１６は絶縁膜４１２および絶縁膜４１０に形成されたコンタク
トホール４１８を介してソース電極４０８ａと電気的に接続されている。
まず、基板４００上に酸化物半導体膜４０６を形成するための酸化物半導体膜を形成し
、当該酸化物半導体膜を島状に加工して、酸化物半導体膜４０６を形成する。その後、酸
化物半導体膜４０６上に接するように、ソース電極およびドレイン電極（これと同じ層で
形成される配線を含む）を形成するための導電膜を形成し、当該導電膜を加工して、ソー
ス電極４０８ａおよびドレイン電極４０８ｂを形成する（図３（Ａ）参照）。基板４００
、酸化物半導体膜４０６、ソース電極４０８ａおよびドレイン電極４０８ｂは、図１に示
す、基板２００、酸化物半導体膜２０６、ソース電極２０８ａおよびドレイン電極２０８
ｂと同様の材料および方法を用いて形成することができる。
なお、酸化物半導体膜４０６を形成する前に基板４００上に下地絶縁膜を形成しておく
のが好ましい。当該下地絶縁膜は、図１に示す絶縁膜２０４と同様の材料及び方法で形成
することができ、好ましくは、酸化ガリウムを含む材料または酸化ガリウムおよび酸化ア
ルミニウムを含む材料を用いて形成する。これにより、酸化物半導体膜と接する界面の状
態を良好に保つことができる。
次に、酸化物半導体膜４０６、ソース電極４０８ａおよびドレイン電極４０８ｂを覆う
ように絶縁膜４１０を形成する。それから、ゲート電極（これと同じ層で形成される配線
を含む）を形成するための導電膜を形成し、当該導電膜を加工して、酸化物半導体膜４０
６と重畳するようにゲート電極４０２を形成する（図３（Ｂ）参照）。ゲート電極４０２
は、図１に示すゲート電極２０２と同様の材料および方法で形成することができる。絶縁
膜４１０は、図１（Ｃ）乃至図１（Ｅ）に示す絶縁膜２１０と同様の材料および方法で形
成することができる。さらに、絶縁膜４１０は、図１に示す絶縁膜２０４と同様の材料か
らなる絶縁膜を積層するような構造としても良い。このように、絶縁膜４１０に酸化ガリ
ウムを含む材料を用いることにより、酸化物半導体膜と接する界面の状態を良好に保つこ
とができる。
次に、ゲート電極４０２および絶縁膜４１０を覆うように、絶縁膜４１２を形成し、そ
れから絶縁膜４１２上にレジストマスク４１４を形成する（図３（Ｃ）参照）。絶縁膜４
１２およびレジストマスク４１４は、図１（Ｃ）乃至図１（Ｅ）に示す、絶縁膜２１２お
よびレジストマスク２１４と同様の材料および方法を用いて形成することができる。
次に、レジストマスク４１４を用いて、絶縁膜４１０および絶縁膜４１２のドライエッ
チングを行ってコンタクトホール４１８を形成する（図３（Ｄ）参照）。コンタクトホー
ル４１８は、図１（Ｄ）および図１（Ｅ）に示す、コンタクトホール２１８と同様の方法
を用いて形成することができる。
それから、レジストマスク４１４を酸素プラズマによるアッシングを用いて除去し、コ
ンタクトホール４１８を介してソース電極４０８ａと電気的に接続するように配線４１６
を形成する（図３（Ｅ）参照）。レジストマスク４１４の除去は、図１（Ｃ）および図１
（Ｄ）に示す、レジストマスク２１４の除去と同様の方法で行うことができる。また、配
線４１６は、図１（Ｅ）に示す配線２１６と同様の材料および方法で形成することができ
る。
以上の工程で、酸化ガリウムを含む材料を用いた絶縁膜を用いても、当該絶縁膜に対す
る直接的な湿式処理を伴わないことにより、酸化ガリウムを含む絶縁膜の設計上必要な領
域が溶解する危険性なく、トランジスタ３１０を形成することができる（図３（Ｅ）参照
）。
また、図１または図３に示すトランジスタの作製工程では、少なくとも酸化物半導体膜
の上面においてソース電極またはドレイン電極が電気的に接続されるトランジスタを作製
する工程について説明したが、開示する発明はこれに限られるものではない。例えば、同
様の方法を用いて、少なくとも酸化物半導体膜の下面においてソース電極またはドレイン
電極が電気的に接続されるトランジスタを作製してもよい。
また、本実施の形態では酸化ガリウムを含む絶縁膜上に接して他の絶縁膜を設けて積層
された絶縁膜のエッチング処理を行ったが、開示する発明はこれに限られるものではない
。
以上、本実施の形態において示すように、酸化ガリウムを含む材料を用いて酸化物半導
体膜と接する絶縁膜を形成することにより、酸化物半導体膜との界面の状態を良好に保つ
ことができる。
また、酸化ガリウムを含む材料を用いた絶縁膜のエッチング工程において、当該絶縁膜
に対する直接的な湿式処理を伴わないことにより、酸化ガリウムを含む絶縁膜の設計上必
要な領域が溶解する危険性なく、当該絶縁膜をエッチングすることができる。
これにより、安定した電気的特性を有する酸化物半導体を用いた半導体装置を提供する
ことができる。よって、信頼性の高い半導体装置を提供することができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと
適宜組み合わせて用いることができる。
（実施の形態２）
実施の形態１で例示したトランジスタを用いて表示機能を有する半導体装置（表示装置
ともいう）を作製することができる。また、トランジスタを含む駆動回路の一部または全
体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。
図５（Ａ）において、第１の基板４００１上に設けられた画素部４００２を囲むように
して、シール材４００５が設けられ、第２の基板４００６によって封止されている。図５
（Ａ）においては、第１の基板４００１上のシール材４００５によって囲まれている領域
とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成さ
れた走査線駆動回路４００４、信号線駆動回路４００３が実装されている。また別途形成
された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４００２に与え
られる各種信号および電位は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕ
ｉｔ）４０１８ａ、４０１８ｂから供給されている。
図５（Ｂ）および図５（Ｃ）において、第１の基板４００１上に設けられた画素部４０
０２と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられてい
る。また画素部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けら
れている。よって画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１
とシール材４００５と第２の基板４００６とによって、表示素子と共に封止されている。
図５（Ｂ）および図５（Ｃ）においては、第１の基板４００１上のシール材４００５によ
って囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多
結晶半導体膜で形成された信号線駆動回路４００３が実装されている。図５（Ｂ）および
図５（Ｃ）においては、別途形成された信号線駆動回路４００３と、走査線駆動回路４０
０４または画素部４００２に与えられる各種信号および電位は、ＦＰＣ４０１８から供給
されている。
また図５（Ｂ）および図５（Ｃ）においては、信号線駆動回路４００３を別途形成し、
第１の基板４００１に実装している例を示しているが、この構成に限定されない。走査線
駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路
の一部のみを別途形成して実装しても良い。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃ
ｈｉｐ Ｏｎ Ｇｌａｓｓ）方法、ワイヤボンディング方法、或いはＴＡＢ（Ｔａｐｅ
Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方法などを用いることができる。図５（Ａ）は、
ＣＯＧ方法により信号線駆動回路４００３、走査線駆動回路４００４を実装する例であり
、図５（Ｂ）は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図５（
Ｃ）は、ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントロー
ラを含むＩＣ等を実装した状態にあるモジュールとを含む。
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは
光源（照明装置含む）を指す。また、コネクター、例えばＦＰＣもしくはＴＡＢテープも
しくはＴＣＰが取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板
が設けられたモジュール、または表示素子にＣＯＧ方式によりＩＣ（集積回路）が直接実
装されたモジュールも全て表示装置に含むものとする。
また第１の基板上に設けられた画素部および走査線駆動回路は、トランジスタを複数有
しており、実施の形態１で示したトランジスタを適用することができる。
表示装置に設けられる表示素子としては液晶素子（液晶表示素子ともいう）、発光素子
（発光表示素子ともいう）、を用いることができる。発光素子は、電流または電圧によっ
て輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ
Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気的
作用によりコントラストが変化する表示媒体も適用することができる。
半導体装置の一形態について、図６乃至図８を用いて説明する。図６乃至図８は、図５
（Ｂ）のＭ−Ｎにおける断面図に相当する。
図６乃至図８で示すように、半導体装置は接続端子電極４０１５および端子電極４０１
６を有しており、接続端子電極４０１５および端子電極４０１６はＦＰＣ４０１８が有す
る端子と異方性導電膜４０１９を介して、電気的に接続されている。
接続端子電極４０１５は、第１の電極層４０３０と同じ導電膜から形成され、端子電極
４０１６は、トランジスタ４０１０、トランジスタ４０１１のソース電極およびドレイン
電極と同じ導電膜で形成されている。
また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は
、トランジスタを複数有しており、図６乃至図８では、画素部４００２に含まれるトラン
ジスタ４０１０と、走査線駆動回路４００４に含まれるトランジスタ４０１１とを例示し
ている。
本実施の形態では、トランジスタ４０１０、トランジスタ４０１１として、実施の形態
１で示したトランジスタを適用することができる。トランジスタ４０１０、トランジスタ
４０１１は、電気的特性変動が抑制されており、電気的に安定である。よって、図６乃至
図８で示す本実施の形態の半導体装置として信頼性の高い半導体装置を提供することがで
きる。
画素部４００２に設けられたトランジスタ４０１０は表示素子と電気的に接続し、表示
パネルを構成する。表示素子は表示を行うことがでれば特に限定されず、様々な表示素子
を用いることができる。
図６に表示素子として液晶素子を用いた液晶表示装置の例を示す。図６において、表示
素子である液晶素子４０１３は、第１の電極層４０３０、第２の電極層４０３１、および
液晶層４００８を含む。なお、液晶層４００８を挟持するように配向膜として機能する絶
縁膜４０３２、絶縁膜４０３３が設けられている。第２の電極層４０３１は第２の基板４
００６側に設けられ、第１の電極層４０３０と第２の電極層４０３１とは液晶層４００８
を介して積層する構成となっている。
また、４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであ
り、液晶層４００８の膜厚（セルギャップ）を制御するために設けられている。なお球状
のスペーサを用いていても良い。
表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子
液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これ
らの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カ
イラルネマチック相、等方相等を示す。
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つ
であり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する
直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改
善するために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層に用いる
。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅｃ以下と
短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。また配向
膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起
こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減
することができる。よって液晶表示装置の生産性を向上させることが可能となる。
また、液晶材料の固有抵抗率は、１×１０９Ω・ｃｍ以上であり、好ましくは１×１０
１１Ω・ｃｍ以上であり、さらに好ましくは１×１０１２Ω・ｃｍ以上である。なお、本
明細書における固有抵抗率の値は、２０℃で測定した値とする。
液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリ
ーク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。高純度の酸
化物半導体膜を有するトランジスタを用いることにより、各画素における液晶容量に対し
て１／３以下、好ましくは１／５以下の容量の大きさを有する保持容量を設ければ充分で
ある。
本実施の形態で用いる高純度化された酸化物半導体膜を用いたトランジスタは、オフ状
態における電流値（オフ電流値）を低くすることができる。よって、画像信号等の電気信
号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。
よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効
果を奏する。
また、本実施の形態で用いる高純度化された酸化物半導体膜を用いたトランジスタは、
比較的高い電界効果移動度が得られるため、高速駆動が可能である。よって、液晶表示装
置の画素部に上記トランジスタを用いることで、高画質な画像を提供することができる。
また、上記トランジスタは、同一基板上に駆動回路部または画素部に作り分けて作製する
ことができるため、液晶表示装置の部品点数を削減することができる。
液晶表示装置には、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−
Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉ
ｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ
Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ
Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕ
ｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉ
ｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用し
た透過型の液晶表示装置としてもよい。ここで、垂直配向モードとは、液晶表示パネルの
液晶分子の配列を制御する方式の一種であり、電圧が印加されていないときにパネル面に
対して液晶分子が垂直方向を向く方式である。垂直配向モードとしては、いくつか挙げら
れるが、例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍ
ｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ
）モード、ＡＳＶモードなどを用いることができる。また、画素（ピクセル）をいくつか
の領域（サブピクセル）に分け、それぞれ別の方向に分子を倒すよう工夫されているマル
チドメイン化あるいはマルチドメイン設計といわれる方法を用いることができる。
また、表示装置において、ブラックマトリクス（遮光層）、偏光部材、位相差部材、反
射防止部材などの光学部材（光学基板）などは適宜設ける。例えば、偏光基板および位相
差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなど
を用いてもよい。
また、バックライトとして複数の発光ダイオード（ＬＥＤ）を用いて、時間分割表示方
式（フィールドシーケンシャル駆動方式）を行うことも可能である。フィールドシーケン
シャル駆動方式を適用することで、カラーフィルタを用いることなく、カラー表示を行う
ことができる。
また、画素部における表示方式は、プログレッシブ方式やインターレース方式等を用い
ることができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒ
は赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、ＲＧＢＷ（Ｗは白を表す
）、又はＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加したものがある。なお
、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、本発明はカ
ラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用すること
もできる。
また、表示装置に含まれる表示素子として、エレクトロルミネッセンスを利用する発光
素子を適用することができる。エレクトロルミネッセンスを利用する発光素子は、発光材
料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機
ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正
孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキ
ャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形
成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このよ
うな発光素子は、電流励起型の発光素子と呼ばれる。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに
分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を
有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−
アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み
、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を
利用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明
する。
発光素子は発光を取り出すために少なくとも一対の電極の一方が透明であればよい。そ
して、基板上にトランジスタおよび発光素子を形成し、基板とは逆側の面から発光を取り
出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側および基板とは反対
側の面から発光を取り出す両面射出構造の発光素子があり、どの射出構造の発光素子も適
用することができる。
図７に表示素子として発光素子を用いた発光装置の例を示す。表示素子である発光素子
４５１３は、画素部４００２に設けられたトランジスタ４０１０と電気的に接続している
。なお発光素子４５１３の構成は、第１の電極層４０３０、電界発光層４５１１、第２の
電極層４０３１の積層構造であるが、示した構成に限定されない。発光素子４５１３から
取り出す光の方向などに合わせて、発光素子４５１３の構成は適宜変えることができる。
隔壁４５１０は、有機絶縁材料、又は無機絶縁材料を用いて形成する。特に感光性の樹
脂材料を用い、第１の電極層４０３０上に開口部を形成し、その開口部の側壁が連続した
曲率を持って形成される傾斜面となるように形成することが好ましい。
電界発光層４５１１は、単数の層で構成されていても、複数の層が積層されるように構
成されていてもどちらでも良い。
発光素子４５１３に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極
層４０３１および隔壁４５１０上に保護膜を形成してもよい。保護膜としては、窒化シリ
コン膜、窒化酸化シリコン膜、ＤＬＣ膜等を形成することができる。また、第１の基板４
００１、第２の基板４００６、およびシール材４００５によって封止された空間には充填
材４５１４が設けられ密封されている。このように外気に曝されないように気密性が高く
、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカ
バー材でパッケージング（封入）することが好ましい。
充填材４５１４としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂ま
たは熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリ
イミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（
エチレンビニルアセテート）を用いることができる。例えば充填材として窒素を用いれば
よい。
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）
、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けても
よい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸によ
り反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
また、表示装置として、電子インクを駆動させる電子ペーパーを提供することも可能で
ある。電子ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）とも呼ばれており、
紙と同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能
という利点を有している。
電気泳動表示装置は、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒子
と、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒または溶質に複
数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロカ
プセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示する
ものである。なお、第１の粒子または第２の粒子は染料を含み、電界がない場合において
移動しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を含
む）とする。
このように、電気泳動表示装置は、誘電定数の高い物質が高い電界領域に移動する、い
わゆる誘電泳動的効果を利用したディスプレイである。
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、
この電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。ま
た、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
なお、マイクロカプセル中の第１の粒子および第２の粒子は、導電体材料、絶縁体材料
、半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレ
クトロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料
を用いればよい。
また、電子ペーパーとして、ツイストボール表示方式を用いる表示装置も適用すること
ができる。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に
用いる電極層である第１の電極層および第２の電極層の間に配置し、第１の電極層および
第２の電極層に電位差を生じさせての球形粒子の向きを制御することにより、表示を行う
方法である。
図８に、半導体装置の一形態としてアクティブマトリクス型の電子ペーパーを示す。図
８の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。
トランジスタ４０１０と接続する第１の電極層４０３０と、第２の基板４００６に設け
られた第２の電極層４０３１との間には黒色領域４６１５ａおよび白色領域４６１５ｂを
有し、周りに液体で満たされているキャビティ４６１２を含む球形粒子４６１３が設けら
れており、球形粒子４６１３の周囲は樹脂等の充填材４６１４で充填されている。第２の
電極層４０３１が共通電極（対向電極）に相当する。第２の電極層４０３１は、共通電位
線と電気的に接続される。
なお、図６乃至図８において、第１の基板４００１、第２の基板４００６としては、ガ
ラス基板の他、可撓性を有する基板も用いることができ、例えば透光性を有するプラスチ
ック基板などを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａ
ｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド
）フィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。
また、アルミニウムホイルをＰＶＦフィルムやポリエステルフィルムで挟んだ構造のシー
トを用いることもできる。
絶縁層４０２１は、無機絶縁材料又は有機絶縁材料を用いて形成することができる。な
お、アクリル樹脂、ポリイミド、ベンゾシクロブテン樹脂、ポリアミド、エポキシ樹脂等
の、耐熱性を有する有機絶縁材料を用いると、平坦化絶縁膜として好適である。また上記
有機絶縁材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リ
ンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材
料で形成される絶縁膜を複数積層させることで、絶縁層を形成してもよい。
絶縁層４０２１の形成法は、特に限定されず、その材料に応じて、スパッタリング法、
スピンコート法、ディッピング法、スプレー塗布、液滴吐出法（インクジェット法、スク
リーン印刷、オフセット印刷等）、ロールコーティング、カーテンコーティング、ナイフ
コーティング等を用いることができる。
表示装置は光源又は表示素子からの光を透過させて表示を行う。よって光が透過する画
素部に設けられる基板、絶縁膜、導電膜などの薄膜はすべて可視光の波長領域の光に対し
て透光性とする。
表示素子に電圧を印加する第１の電極層および第２の電極層（画素電極層、共通電極層
、対向電極層などともいう）においては、取り出す光の方向、電極層が設けられる場所、
および電極層のパターン構造によって透光性、反射性を選択すればよい。
第１の電極層４０３０、第２の電極層４０３１は、酸化タングステンを含むインジウム
酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸
化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す
。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を
有する導電性材料を用いることができる。
また、第１の電極層４０３０、第２の電極層４０３１はタングステン（Ｗ）、モリブデ
ン（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（
Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チ
タン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）等の金属
、又はその合金、若しくはその窒化物から一つ、又は複数種を用いて形成することができ
る。
また、第１の電極層４０３０、第２の電極層４０３１として、導電性高分子（導電性ポ
リマーともいう）を含む導電性組成物を用いて形成することができる。導電性高分子とし
ては、いわゆるπ電子共役系導電性高分子が用いることができる。例えば、ポリアニリン
またはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、
若しくはアニリン、ピロールおよびチオフェンの２種以上の共重合体またはその誘導体な
どがあげられる。
また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回
路を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
以上のように実施の形態１で例示したトランジスタを適用することで、信頼性の高い半
導体装置を提供することができる。なお、実施の形態１で例示したトランジスタは上述の
表示機能を有する半導体装置のみでなく、電源回路に搭載されるパワーデバイス、ＬＳＩ
等の半導体集積回路、対象物の情報を読み取るイメージセンサ機能を有する半導体装置な
ど様々な機能を有する半導体装置に適用することが可能である。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと
適宜組み合わせて用いることができる。
（実施の形態３）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用するこ
とができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョ
ン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカ
メラ等のカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともい
う）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機な
どが挙げられる。上記実施の形態で説明した液晶表示装置を具備する電子機器の例につい
て説明する。
図９（Ａ）は、ノート型のパーソナルコンピュータであり、本体３００１、筐体３００
２、表示部３００３、キーボード３００４などによって構成されている。実施の形態１ま
たは２で示した半導体装置を適用することにより、信頼性の高いノート型のパーソナルコ
ンピュータとすることができる。
図９（Ｂ）は、携帯情報端末（ＰＤＡ）であり、本体３０２１には表示部３０２３と、
外部インターフェイス３０２５と、操作ボタン３０２４等が設けられている。また操作用
の付属品としてスタイラス３０２２がある。実施の形態１または２で示した半導体装置を
適用することにより、より信頼性の高い携帯情報端末（ＰＤＡ）とすることができる。
図９（Ｃ）は、電子書籍の一例を示している。例えば、電子書籍２７００は、筐体２７
０１および筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐体２７０
３は、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動作を行う
ことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組
み込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成とし
てもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とする
ことで、例えば右側の表示部（図９（Ｃ）では表示部２７０５）に文章を表示し、左側の
表示部（図９（Ｃ）では表示部２７０７）に画像を表示することができる。実施の形態１
または２で示した半導体装置を適用することにより、信頼性の高い電子書籍２７００とす
ることができる。
また、図９（Ｃ）では、筐体２７０１に操作部などを備えた例を示している。例えば、
筐体２７０１において、電源２７２１、操作キー２７２３、スピーカー２７２５などを備
えている。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一
面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の
裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部など
を備える構成としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持た
せた構成としてもよい。
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により
、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とするこ
とも可能である。
図９（Ｄ）は、携帯電話であり、筐体２８００および筐体２８０１の二つの筐体で構成
されている。筐体２８０１には、表示パネル２８０２、スピーカー２８０３、マイクロフ
ォン２８０４、ポインティングデバイス２８０６、カメラ用レンズ２８０７、外部接続端
子２８０８などを備えている。また、筐体２８００には、携帯型情報端末の充電を行う太
陽電池セル２８１０、外部メモリスロット２８１１などを備えている。また、アンテナは
筐体２８０１内部に内蔵されている。実施の形態１または２で示した半導体装置を適用す
ることにより、信頼性の高い携帯電話とすることができる。
また、表示パネル２８０２はタッチパネルを備えており、図９（Ｄ）には映像表示され
ている複数の操作キー２８０５を点線で示している。なお、太陽電池セル２８１０で出力
される電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。
表示パネル２８０２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネ
ル２８０２と同一面上にカメラ用レンズ２８０７を備えているため、テレビ電話が可能で
ある。スピーカー２８０３およびマイクロフォン２８０４は音声通話に限らず、テレビ電
話、録音、再生などが可能である。さらに、筐体２８００と筐体２８０１は、スライドし
、図９（Ｄ）のように展開している状態から重なり合った状態とすることができ、携帯に
適した小型化が可能である。
外部接続端子２８０８はＡＣアダプタおよびＵＳＢケーブルなどの各種ケーブルと接続
可能であり、充電およびパーソナルコンピュータなどとのデータ通信が可能である。また
、外部メモリスロット２８１１に記録媒体を挿入し、より大量のデータ保存および移動に
対応できる。
また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであって
もよい。
図９（Ｅ）は、デジタルビデオカメラであり、本体３０５１、表示部（Ａ）３０５７、
接眼部３０５３、操作スイッチ３０５４、表示部（Ｂ）３０５５、バッテリー３０５６な
どによって構成されている。実施の形態１または２で示した半導体装置を適用することに
より、信頼性の高いデジタルビデオカメラとすることができる。
図９（Ｆ）は、テレビジョン装置の一例を示している。テレビジョン装置９６００は、
筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示
することが可能である。また、ここでは、スタンド９６０５により筐体９６０１を支持し
た構成を示している。実施の形態１または２で示した半導体装置を適用することにより、
信頼性の高いテレビジョン装置９６００とすることができる。
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリ
モコン操作機により行うことができる。また、リモコン操作機に、当該リモコン操作機か
ら出力する情報を表示する表示部を設ける構成としてもよい。
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機
により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線
による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方
向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である
。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと
適宜組み合わせて用いることができる。
本実施例では、実施の形態１に係る構成と同様に、第１の酸化シリコン（ＳｉＯｘ）膜
、酸化ガリウム（ＧａＯｘ）膜、第２の酸化シリコン（ＳｉＯｘ）膜の順番で積層した絶
縁膜を形成し、当該絶縁膜をフォトリソグラフィ工程を用いてドライエッチングすること
により形成されるコンタクトホールについて評価を行った。
まず、本実施例で用いた、第１の酸化シリコン膜、酸化ガリウム膜、第２の酸化シリコ
ン膜の順番で積層した絶縁膜の作製工程について説明する。
まず、タングステン基板上に第１の酸化シリコン膜を膜厚が１００ｎｍとなるように成
膜した。ここで、第１の酸化シリコン膜の成膜はスパッタ法を用いて行い、成膜条件は、
アルゴンガス流量２５ｓｃｃｍ、酸素ガス流量２５ｓｃｃｍ、ＲＦ電源の電力２ｋＷ、圧
力０．４Ｐａ、温度１００℃とした。
次に、第１の酸化シリコン膜上に接して酸化ガリウム膜を膜厚が１００ｎｍとなるよう
に成膜した。ここで、酸化ガリウムの成膜はスパッタ法を用いて行い、成膜条件は、アル
ゴンガス流量１０．５ｓｃｃｍ、酸素ガス流量４．５ｓｃｃｍ、ＲＦ電源の電力２００Ｗ
、圧力０．４Ｐａ、室温とした。
次に、酸化ガリウム膜上に第２の酸化シリコン膜を膜厚が３００ｎｍとなるように成膜
した。ここで、第２の酸化シリコン膜の成膜はスパッタ法を用いて行い、成膜条件は、ア
ルゴンガス流量４０ｓｃｃｍ、酸素ガス流量１０ｓｃｃｍ、ＲＦ電源の電力１．５ｋＷ、
圧力０．４Ｐａ、温度１００℃とした。以上の工程により、第１の酸化シリコン膜、酸化
ガリウム膜、第２の酸化シリコン膜の順番で積層した絶縁膜を形成した。
それから、当該絶縁膜にドライエッチングを行ってコンタクトホールの形成を行った。
ここで、第２の酸化シリコン膜上にレジストマスクを形成し、当該絶縁膜のドライエッチ
ングを行い、酸素プラズマによるアッシングのみでレジスト除去を行って、コンタクトホ
ールを形成したものをサンプルＡとする。また、第２の酸化シリコン膜上にレジストマス
クを形成し、リンス処理を行い、当該絶縁膜のドライエッチングを行い、酸素プラズマに
よるアッシングとレジスト剥離液による処理を用いてレジスト除去を行って、コンタクト
ホールを形成したものをサンプルＢとする。
サンプルＡの作製工程の詳細について説明する。まず、フォトリソグラフィ法を用いて
、第２の酸化シリコン膜上にレジストマスクを形成した。ここで、サンプルＡの作製にお
いては、レジストパターンを形成する際にリンス処理は行わなかった。
次に、レジストマスクを用いて、第１の酸化シリコン膜、酸化ガリウム膜、第２の酸化
シリコン膜の順番で積層した絶縁膜にドライエッチングを行って、コンタクトホールを形
成した。ここで、ドライエッチングはＩＣＰエッチング法を用いて行い、エッチング条件
は、トリフルオロメタンガス流量７．５ｓｃｃｍ、ヘリウムガス流量１４２．５ｓｃｃｍ
、コイル型の電極に印加される電力量４７５Ｗ、基板側の電極に印加される電力量３００
Ｗ、圧力５．５Ｐａ、下部電極温度７０℃とした。
それから、第２の酸化シリコン膜上に形成されたレジストマスクを酸素プラズマによる
アッシングのみで除去した。ここで酸素プラズマによるアッシング処理の条件は、酸素ガ
ス流量３００ｓｃｃｍ、ＲＦ電源の電力１８００Ｗ、圧力６６．５Ｐａ、時間１８０秒と
した。以上の工程により、第１の酸化シリコン膜、酸化ガリウム膜、第２の酸化シリコン
膜の順番で積層した絶縁膜にコンタクトホールを形成したサンプルＡを作製した。
次にサンプルＢの作製工程の詳細について説明する。サンプルＡとサンプルＢの作製工
程の相違点は、まず、サンプルＢの作製工程においては、レジストパターンを形成する際
にリンス処理を行った。また、サンプルＢの作製工程では、酸素プラズマによるアッシン
グとレジスト剥離液による処理を用いてレジストの除去を行った。当該アッシング処理の
条件は、酸素ガス流量１００ｓｃｃｍ、ＲＦ電源の電力２００Ｗ、圧力６６．５Ｐａ、時
間３００秒とした。また、レジスト剥離液としては、Ｎ３００剥離液（長瀬産業株式会社
製）を用いた。他の工程については、サンプルＡの作製工程と同様の方法を用いてサンプ
ルＢを作製した。
図１０（Ａ）にサンプルＡのＳＥＭ写真を、図１０（Ｂ）にサンプルＢのＳＥＭ写真を
示す。図１０（Ａ）と図１０（Ｂ）を比較すると、サンプルＡでは、第２の酸化シリコン
膜の表面が清浄に保たれているが、サンプルＢでは第２の酸化シリコン膜表面にレジスト
マスクの残渣や当該残渣の反応物などが残っている。
さらに、図１０（Ａ）および図１０（Ｂ）で示したＳＥＭ写真の絶縁膜の断面部分にお
ける拡大ＳＥＭ写真を、図１１（Ａ）および図１１（Ｂ）に示す。図１１（Ａ）と図１１
（Ｂ）を比較すると、サンプルＡでは、コンタクトホールの側壁が酸化ガリウム膜の部分
において、階段形状となるように張り出しているのに対し、サンプルＢでは、コンタクト
ホールの側壁が酸化ガリウム膜の部分において、抉れるように深く溶解されているのが分
かる。このように、サンプルＢではコンタクトホールに必要な側壁部分の酸化ガリウム膜
も抉れてしまう。
以上より、サンプルＢに示すように、酸化ガリウム膜はリンス処理やレジスト剥離液に
よる処理などの湿式処理によって、設計上必要な領域が溶解する危険性がある。よって、
サンプルＡに示すように、酸化ガリウムを含む絶縁膜にコンタクトホールを形成する工程
において、酸化ガリウム膜が直接的な湿式処理を伴わないような作製工程とすることで、
酸化ガリウム膜の設計上必要な領域が溶解する危険性を抑制することができる。
１１０ トランジスタ
２００ 基板
２０２ ゲート電極
２０４ 絶縁膜
２０６ 酸化物半導体膜
２０８ａ ソース電極
２０８ｂ ドレイン電極
２１０ 絶縁膜
２１２ 絶縁膜
２１４ レジストマスク
２１６ 配線
２１８ コンタクトホール
２２２ 配線
２２４ コンタクトホール
３０１ ターゲット
３０２ ターゲット
３１０ トランジスタ
４００ 基板
４０２ ゲート電極
４０６ 酸化物半導体膜
４０８ａ ソース電極
４０８ｂ ドレイン電極
４１０ 絶縁膜
４１２ 絶縁膜
４１４ レジストマスク
４１６ 配線
４１８ コンタクトホール
２７００ 電子書籍
２７０１ 筐体
２７０３ 筐体
２７０５ 表示部
２７０７ 表示部
２７１１ 軸部
２７２１ 電源
２７２３ 操作キー
２７２５ スピーカー
２８００ 筐体
２８０１ 筐体
２８０２ 表示パネル
２８０３ スピーカー
２８０４ マイクロフォン
２８０５ 操作キー
２８０６ ポインティングデバイス
２８０７ カメラ用レンズ
２８０８ 外部接続端子
２８１０ 太陽電池セル
２８１１ 外部メモリスロット
３００１ 本体
３００２ 筐体
３００３ 表示部
３００４ キーボード
３０２１ 本体
３０２２ スタイラス
３０２３ 表示部
３０２４ 操作ボタン
３０２５ 外部インターフェイス
３０５１ 本体
３０５３ 接眼部
３０５４ 操作スイッチ
３０５５ 表示部（Ｂ）
３０５６ バッテリー
３０５７ 表示部（Ａ）
４００１ 基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００５ シール材
４００６ 基板
４００８ 液晶層
４０１０ トランジスタ
４０１１ トランジスタ
４０１３ 液晶素子
４０１５ 接続端子電極
４０１６ 端子電極
４０１８ ＦＰＣ
４０１８ａ ＦＰＣ
４０１８ｂ ＦＰＣ
４０１９ 異方性導電膜
４０２１ 絶縁層
４０３０ 電極層
４０３１ 電極層
４０３２ 絶縁膜
４０３３ 絶縁膜
４５１０ 隔壁
４５１１ 電界発光層
４５１３ 発光素子
４５１４ 充填材
４６１２ キャビティ
４６１３ 球形粒子
４６１４ 充填材
４６１５ａ 黒色領域
４６１５ｂ 白色領域
９６００ テレビジョン装置
９６０１ 筐体
９６０３ 表示部
９６０５ スタンド

Claims (3)

  1. 酸化物半導体膜と、ゲート電極と、前記酸化物半導体膜と電気的に接続されるソース電極およびドレイン電極と、を有する半導体装置の作製方法であって、
    前記ゲート電極上に重畳して前記酸化物半導体膜を形成し、
    前記酸化物半導体膜、前記ソース電極および前記ドレイン電極上に接して、ガリウムと酸素とを有する膜を形成し、
    前記ガリウムと酸素とを有する膜上に接して絶縁膜を形成し、
    前記絶縁膜上にレジストマスクを形成し、
    前記ガリウムと酸素とを有する膜および前記絶縁膜にドライエッチングを行ってコンタクトホールを形成し、
    前記レジストマスクを、酸素プラズマによるアッシングを用いて除去し、
    前記コンタクトホールを介して、前記ゲート電極、前記ソース電極または前記ドレイン電極のいずれか一または複数と電気的に接続される配線を形成し、
    前記配線は、前記ガリウムと酸素とを有する膜の上面と接する領域と、前記絶縁膜と接する領域とを有し、
    前記ガリウムと酸素とを有する膜は、加熱しながら形成することを特徴とする半導体装置の作製方法。
  2. 酸化物半導体膜と、ゲート電極と、前記酸化物半導体膜と電気的に接続されるソース電極およびドレイン電極と、を有する半導体装置の作製方法であって、
    前記酸化物半導体膜、前記ソース電極および前記ドレイン電極上に接して、ガリウムと酸素とを有する膜を形成し、
    前記ガリウムと酸素とを有する膜上に前記ゲート電極を形成し、
    前記ゲート電極上に絶縁膜を形成し、
    前記絶縁膜上にレジストマスクを形成し、
    前記ガリウムと酸素とを有する膜および前記絶縁膜にドライエッチングを行ってコンタクトホールを形成し、
    前記レジストマスクを、酸素プラズマによるアッシングを用いて除去し、
    前記コンタクトホールを介して、前記ソース電極または前記ドレイン電極と電気的に接続される配線を形成し、
    前記配線は、前記ガリウムと酸素とを有する膜の上面と接する領域と、前記絶縁膜と接する領域とを有し、
    前記ガリウムと酸素とを有する膜は、加熱しながら形成することを特徴とする半導体装置の作製方法。
  3. 請求項１または２において、
    前記酸化物半導体膜は、水素、水、水酸基又は水素化物を低減する工程と、酸素を供給する工程と、を経て形成されたものであることを特徴とする半導体装置の作製方法。
JP2015216373A 2010-06-18 2015-11-04 半導体装置の作製方法 Active JP6125595B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015216373A JP6125595B2 (ja) 2010-06-18 2015-11-04 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010139715 2010-06-18
JP2010139715 2010-06-18
JP2015216373A JP6125595B2 (ja) 2010-06-18 2015-11-04 半導体装置の作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2011134102A Division JP2012023356A (ja) 2010-06-18 2011-06-16 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JP2016036046A JP2016036046A (ja) 2016-03-17
JP6125595B2 true JP6125595B2 (ja) 2017-05-10

Family

ID=45329036

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2011134102A Withdrawn JP2012023356A (ja) 2010-06-18 2011-06-16 半導体装置の作製方法
JP2015216373A Active JP6125595B2 (ja) 2010-06-18 2015-11-04 半導体装置の作製方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2011134102A Withdrawn JP2012023356A (ja) 2010-06-18 2011-06-16 半導体装置の作製方法

Country Status (4)

Country Link
US (2) US8906737B2 (ja)
JP (2) JP2012023356A (ja)
TW (1) TWI579927B (ja)
WO (1) WO2011158704A1 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107195686B (zh) 2010-07-02 2021-02-09 株式会社半导体能源研究所 半导体装置
US8883555B2 (en) 2010-08-25 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Electronic device, manufacturing method of electronic device, and sputtering target
KR102108572B1 (ko) 2011-09-26 2020-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US8716708B2 (en) 2011-09-29 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102295888B1 (ko) * 2012-01-25 2021-08-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP5906794B2 (ja) * 2012-02-20 2016-04-20 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP2013201428A (ja) * 2012-02-23 2013-10-03 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
TW201349297A (zh) * 2012-05-17 2013-12-01 Rexchip Electronics Corp 半導體側壁的離子植入方法
KR102100290B1 (ko) * 2012-08-14 2020-05-27 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법과 상기 박막 트랜지스터를 포함하는 표시 장치
TWI637517B (zh) 2012-10-24 2018-10-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP6300489B2 (ja) * 2012-10-24 2018-03-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2014103901A1 (en) 2012-12-25 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI664731B (zh) 2013-05-20 2019-07-01 半導體能源研究所股份有限公司 半導體裝置
JP6374221B2 (ja) 2013-06-05 2018-08-15 株式会社半導体エネルギー研究所 半導体装置
US9293480B2 (en) * 2013-07-10 2016-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
JP6488124B2 (ja) 2013-12-27 2019-03-20 株式会社半導体エネルギー研究所 半導体装置
DE112015005339T5 (de) 2014-11-28 2017-08-17 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung, Modul und elektronisches Gerät
US10109794B2 (en) * 2015-06-08 2018-10-23 SK Hynix Inc. Semiconductor device including an etching stop layer and method of manufacturing the same
KR102485799B1 (ko) * 2015-12-15 2023-01-06 삼성전자주식회사 필름형 반도체 패키지 및 이를 포함하는 디스플레이 장치
JP2017191183A (ja) * 2016-04-12 2017-10-19 株式会社ジャパンディスプレイ 表示装置及びその製造方法
CN109423690B (zh) 2017-08-21 2022-09-16 株式会社Flosfia 用于制造结晶膜的方法
US11502123B2 (en) 2020-04-17 2022-11-15 Taiwan Semiconductor Manufacturing Company Limited Methods for forming image sensor devices

Family Cites Families (143)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
US5451548A (en) * 1994-03-23 1995-09-19 At&T Corp. Electron beam deposition of gallium oxide thin films using a single high purity crystal source
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP2003243335A (ja) 2002-02-19 2003-08-29 Sony Corp レジスト除去方法およびレジスト除去装置
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP2004335848A (ja) * 2003-05-09 2004-11-25 Seiko Epson Corp 半導体装置及びその製造方法、電気光学装置及びその製造方法並びに電子機器
WO2005004198A2 (en) * 2003-06-13 2005-01-13 North Carolina State University Complex oxides for use in semiconductor devices and related methods
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7495644B2 (en) * 2003-12-26 2009-02-24 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing display device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
JP2006126255A (ja) 2004-10-26 2006-05-18 Mitsubishi Electric Corp 電気光学装置、液晶表示装置及びそれらの製造方法
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
CN102938420B (zh) 2004-11-10 2015-12-02 佳能株式会社 无定形氧化物和场效应晶体管
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
JP4780986B2 (ja) * 2005-03-23 2011-09-28 シャープ株式会社 回路基板の製造方法
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP5386058B2 (ja) * 2005-04-28 2014-01-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5234301B2 (ja) 2005-10-03 2013-07-10 Ｎｌｔテクノロジー株式会社 薄膜トランジスタ、薄膜トランジスタアレイ基板、液晶表示装置およびそれらの製造方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101707212B (zh) 2005-11-15 2012-07-11 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
JP5177954B2 (ja) 2006-01-30 2013-04-10 キヤノン株式会社 電界効果型トランジスタ
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP5326202B2 (ja) * 2006-11-24 2013-10-30 富士通株式会社 半導体装置及びその製造方法
JP5413549B2 (ja) * 2006-11-28 2014-02-12 カシオ計算機株式会社 薄膜トランジスタパネルおよびその製造方法
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
WO2008099843A1 (ja) 2007-02-14 2008-08-21 Rohm Co., Ltd. 窒化物半導体素子および窒化物半導体素子の製造方法
JP5121254B2 (ja) 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5512931B2 (ja) 2007-03-26 2014-06-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5512930B2 (ja) 2007-03-26 2014-06-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5320746B2 (ja) * 2007-03-28 2013-10-23 凸版印刷株式会社 薄膜トランジスタ
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP2009115992A (ja) 2007-11-06 2009-05-28 Sharp Corp 平坦化構造の製造方法、及び表示装置の製造方法
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
JP2009260329A (ja) * 2008-03-27 2009-11-05 Advanced Lcd Technologies Development Center Co Ltd 薄膜半導体装置およびその製造方法
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5704790B2 (ja) 2008-05-07 2015-04-22 キヤノン株式会社 薄膜トランジスタ、および、表示装置
JP5430248B2 (ja) 2008-06-24 2014-02-26 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963104B1 (ko) 2008-07-08 2010-06-14 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP2010045263A (ja) 2008-08-15 2010-02-25 Idemitsu Kosan Co Ltd 酸化物半導体、スパッタリングターゲット、及び薄膜トランジスタ
JP2010045309A (ja) * 2008-08-18 2010-02-25 Fujitsu Microelectronics Ltd 露光方法及び半導体装置の製造方法
JP5602390B2 (ja) 2008-08-19 2014-10-08 富士フイルム株式会社 薄膜トランジスタ、アクティブマトリクス基板、及び撮像装置
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP5339825B2 (ja) 2008-09-09 2013-11-13 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5308760B2 (ja) 2008-09-30 2013-10-09 株式会社日立製作所 表示装置
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101310473B1 (ko) * 2008-10-24 2013-09-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TW201033378A (en) 2008-11-05 2010-09-16 Kobe Steel Ltd Al alloy film for display device, display device, and sputtering target
JP2010134458A (ja) 2008-11-05 2010-06-17 Kobe Steel Ltd 表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
CN103456794B (zh) * 2008-12-19 2016-08-10 株式会社半导体能源研究所 晶体管的制造方法
US8278657B2 (en) * 2009-02-13 2012-10-02 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device including the transistor, and manufacturing method of the transistor and the semiconductor device
JP2010205987A (ja) * 2009-03-04 2010-09-16 Sony Corp 薄膜トランジスタおよびその製造方法並びに表示装置
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
CN102834922B (zh) 2010-04-02 2016-04-13 株式会社半导体能源研究所 半导体装置
WO2011122363A1 (en) 2010-04-02 2011-10-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
US9252103B2 (en) 2016-02-02
WO2011158704A1 (en) 2011-12-22
TWI579927B (zh) 2017-04-21
TW201207956A (en) 2012-02-16
US20150084049A1 (en) 2015-03-26
JP2012023356A (ja) 2012-02-02
US8906737B2 (en) 2014-12-09
US20110312127A1 (en) 2011-12-22
JP2016036046A (ja) 2016-03-17

Similar Documents

Publication Publication Date Title
JP6125595B2 (ja) 半導体装置の作製方法
JP6305581B2 (ja) 半導体装置
JP6336158B2 (ja) 半導体装置の作製方法
JP6049833B2 (ja) 半導体装置
JP5877653B2 (ja) 半導体装置の作製方法
JP5235243B2 (ja) 半導体装置の作製方法
JP5111636B2 (ja) 半導体装置の作製方法
JP5771451B2 (ja) 半導体装置
JP5731244B2 (ja) 半導体装置の作製方法
JP6212583B2 (ja) 半導体装置
JP2019009467A (ja) 表示装置の作製方法
JP2011228692A (ja) 半導体装置
JP2016042584A (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170328

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170405

R150 Certificate of patent or registration of utility model

Ref document number: 6125595

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250