JP5985697B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP5985697B2
JP5985697B2 JP2015082950A JP2015082950A JP5985697B2 JP 5985697 B2 JP5985697 B2 JP 5985697B2 JP 2015082950 A JP2015082950 A JP 2015082950A JP 2015082950 A JP2015082950 A JP 2015082950A JP 5985697 B2 JP5985697 B2 JP 5985697B2
Authority
JP
Japan
Prior art keywords
layer
oxide semiconductor
semiconductor layer
transistor
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015082950A
Other languages
English (en)
Other versions
JP2015159314A (ja
Inventor
山崎　舜平
舜平 山崎
穂高 丸山
穂高 丸山
欣聡 及川
欣聡 及川
克明 栃林
克明 栃林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2015082950A priority Critical patent/JP5985697B2/ja
Publication of JP2015159314A publication Critical patent/JP2015159314A/ja
Application granted granted Critical
Publication of JP5985697B2 publication Critical patent/JP5985697B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Recrystallisation Techniques (AREA)
  • Electroluminescent Light Sources (AREA)
  • Dram (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Physical Vapour Deposition (AREA)
  • Non-Volatile Memory (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

トランジスタなどの半導体素子を少なくとも一つの素子として含む回路を有する半導体装
置およびその作製方法に関する。例えば、電源回路に搭載されるパワーデバイスや、メモ
リ、サイリスタ、コンバータ、イメージセンサなどを含む半導体集積回路、液晶表示パネ
ルに代表される電気光学装置や有機発光素子を有する発光表示装置を部品として搭載した
電子機器に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
液晶表示装置に代表されるように、ガラス基板等に形成されるトランジスタはアモルファ
スシリコン、多結晶シリコンなどを用いて構成されている。アモルファスシリコンを用い
たトランジスタは電界効果移動度が低いものの、ガラス基板の大面積化に対応することが
できる。また、多結晶シリコンを用いたトランジスタの場合、電界効果移動度は高いがガ
ラス基板の大面積化には適していないという欠点を有している。
シリコンを用いたトランジスタに対して、酸化物半導体を用いてトランジスタを作製し、
電子デバイスや光デバイスに応用する技術が注目されている。例えば酸化物半導体として
、酸化亜鉛やＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物を用いてトランジスタを作製し、表示装置の
画素のスイッチング素子などに用いる技術が特許文献１及び特許文献２で開示されている
。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報
また、大型の表示装置が普及しつつある。家庭用のテレビにおいても表示画面の対角長が
４０インチから５０インチクラスのサイズが普及し始めている。
酸化物半導体を用いた絶縁ゲート型トランジスタでは、１０ｃｍ２／Ｖｓから２０ｃｍ２
／Ｖｓの電界効果移動度が得られる。酸化物半導体を用いた絶縁ゲート型トランジスタは
、アモルファスシリコンを用いた絶縁ゲート型トランジスタの１０倍以上の電界効果移動
度であるため、画素のスイッチング素子としての性能は大型の表示装置においても十分に
満足する。
しかし、酸化物半導体を用いた絶縁ゲート型トランジスタを半導体装置の駆動デバイス、
例えば大型の表示装置等の駆動回路用の素子として用いるには限界があり、更に高移動度
の素子が求められている。
本発明の一態様は、基板の大面積化を可能とするとともに、結晶性の優れた酸化物半導体
層を形成し、高い電界効果移動度を有するトランジスタを製造可能とし、大型の表示装置
や高性能の半導体装置等の実用化を図ることを課題の一つとする。
トランジスタの電界効果移動度を高める方法の一つとして、酸化物半導体層の結晶化を行
う。第１の酸化物半導体層の成膜後に加熱処理を行って結晶化し、その上面に第２の酸化
物半導体層の成膜を行い、その後、第１の酸化物半導体層と第２の酸化物半導体層の界面
から第２の酸化物半導体層の表面に向かって第２の酸化物半導体層を結晶成長させる。第
１の酸化物半導体層の結晶層（第１の結晶層）は、第２の酸化物半導体層にとっては種結
晶に相当する。その上側に第２の酸化物半導体層が結晶層（第２の結晶層）として形成さ
れることが重要である。この第１の結晶層を用いて第２の結晶層を形成する方法は、六方
晶を作る全ての酸化物半導体で有効である。なお、第１の結晶層及び第２の結晶層は板状
結晶（または、ＣＧ（Ｃｏ−ｇｒｏｗｉｎｇ）結晶とも呼ぶ）であり、チャネル形成領域
で各結晶のａ軸およびｂ軸が表面に対して平行に配向し、かつ、酸化物半導体層の表面に
対して略垂直にｃ軸配向した非単結晶体である。
また、トランジスタの電界効果移動度を高める方法の一つとして、酸化物半導体層の高純
度化及び高品質化も結晶化と同時、または別工程で行う。具体的には、酸化物半導体中で
ドナーとなる水素を含む水酸基や水分等を除去し、更に酸化物半導体層を構成する主成分
材料の酸素を十分に供給することにより酸素欠損を補填し、酸化物半導体層を高純度化及
び高品質化することである。
酸化物半導体層に酸素を供給する方法としては、酸化物半導体層の酸素を含む雰囲気での
熱処理、酸化物半導体層に接する酸化物絶縁層の形成、または酸化物絶縁層を形成した後
の熱処理などの手法を用いる。
そして、酸化物半導体層に酸素を供給した後、酸化物半導体層の上方に形成する層間膜と
して水素原子を含む窒化物絶縁層を形成し、加熱して窒化物絶縁層から酸化物半導体層の
界面（具体的にはＳｉＯｘ層との界面）または膜中に水素原子を拡散して特性改善を図る
。加熱により、窒化物絶縁層から拡散された水素原子は、酸化物半導体層とＳｉＯｘ層と
の界面のＳｉの未結合手や、酸化物半導体中の酸素などの未結合手などを終端させる。本
発明の一態様は、結晶化により、ｃ軸配向させた後の酸化物半導体層に対して意図的に適
量の水素原子を添加して、欠陥準位をなくすことを特徴の一つとしている。なお、本明細
書において、「水素原子を含む」とは、酸化物半導体層に接する他の絶縁層と比較して多
くの水素原子を含むことをいう。例えば、水素原子を含む窒化物絶縁層中の水素濃度は、
１×１０１９ａｔｏｍｓ／ｃｍ３以上１×１０２２ａｔｏｍｓ／ｃｍ３以下とすることが
好ましい。
本明細書で開示する本発明の一態様は、絶縁表面を有する基板上に第１の酸化物半導体層
を形成し、第１の酸化物半導体層を含む構造体に対して第１の加熱処理を行うことにより
、第１の酸化物半導体層の表面から内部に向かって成長し、第１の酸化物半導体層の表面
と略垂直な方向にｃ軸が配向する結晶領域を形成し、結晶領域を有する第１の酸化物半導
体層上に第２の酸化物半導体層を形成し、第１及び第２の酸化物半導体層を含む構造体に
対して酸素を含む雰囲気下での一定温度の加熱処理条件を含む第２の加熱処理を行うこと
により、結晶領域を種として第２の酸化物半導体層がｃ軸配向する結晶成長と、第１及び
第２の酸化物半導体層中への酸素供給を行い、第２の加熱処理が行われた第２の酸化物半
導体層上に導電層を形成し、導電層を選択的にエッチングすることにより、ソース電極層
及びドレイン電極層を形成し、ソース電極層、ドレイン電極層及び第２の酸化物半導体層
を覆うように酸化物絶縁層を形成し、酸化物絶縁層を含む構造体に対して第３の加熱処理
を行うことにより、第２の酸化物半導体層に酸素を供給し、酸素が供給された第２の酸化
物半導体と重畳する酸化物絶縁層上の領域にゲート電極層を形成し、ゲート電極層及び酸
化物絶縁層上に水素を含む窒化物絶縁層を形成し、窒化物絶縁層を含む構造体に第４の加
熱処理を行うことにより、少なくとも第１及び第２の酸化物半導体層の内部と、該酸化物
半導体層と接する酸化物絶縁層との界面に存在する未結合手を水素終端させることを特徴
とする半導体装置の作製方法である。
また、本明細書で開示する本発明の他の一態様は、絶縁表面を有する基板上にゲート電極
層を形成し、ゲート電極層を覆うように第１の酸化物絶縁層を形成し、ゲート電極層及び
第１の酸化物絶縁層上に第１の酸化物半導体層を形成し、第１の酸化物半導体層を含む構
造体に対して第１の加熱処理を行うことにより、第１の酸化物半導体層の表面から内部に
向かって成長し、第１の酸化物半導体層の表面と略垂直な方向にｃ軸が配向する結晶領域
を形成し、結晶領域を有する第１の酸化物半導体層上に第２の酸化物半導体層を形成し、
第１及び第２の酸化物半導体層を含む構造体に対して酸素を含む雰囲気下での一定温度の
加熱処理条件を含む第２の加熱処理を行うことにより、結晶領域を種として第２の酸化物
半導体層がｃ軸配向する結晶成長と、第１及び第２の酸化物半導体層中への酸素供給を行
い、第２の加熱処理が行われた第２の酸化物半導体層上に導電層を形成し、導電層を選択
的にエッチングすることにより、ソース電極層およびドレイン電極層を形成し、ソース電
極層、ドレイン電極層及び第２の酸化物半導体層を覆うように第２の酸化物絶縁層を形成
し第２の酸化物絶縁層を含む構造体に対して第３の加熱処理を行うことにより、第２の酸
化物半導体層に酸素を供給し、第３の加熱処理が行われた第２の酸化物絶縁層上に水素を
含む窒化物絶縁層を形成し、窒化物絶縁層を含む構造体に対して第４の加熱処理を行うこ
とにより、少なくとも第１及び第２の酸化物半導体層内部と、該酸化物半導体層と第１及
び第２の酸化物絶縁層との界面に存在する未結合手を水素終端させることを特徴とする半
導体装置の作製方法である。
ここで、第２の加熱処理に酸素を含む雰囲気下での一定温度の加熱処理条件が含まれるこ
とに大きな特徴があり、例えば、第１のステップとして高温の窒素雰囲気中で結晶化及び
脱水化または脱水素化を促進し、次に第２のステップとして一定温度で酸素を含む雰囲気
中で加熱することにより酸素を酸化物半導体中に供給し、酸素欠損を補填することができ
る。また、酸素を含む雰囲気のみを用いた加熱処理条件だけを用いても良い。ここで、脱
水化または脱水素化とは、加熱処理によってＨ２ＯやＨ２を脱離させていることのみでは
なく、Ｈ、ＯＨなどを脱離することを含めて脱水化または脱水素化と便宜上呼ぶこととす
る。また、一定温度とは機器が制御できない範囲での変化を許容するものである。また緩
やかな温度変化を生じさせるように機器を制御させても良く、その場合も一定温度という
ことができる。
上記各作製方法で構成された絶縁ゲート型トランジスタは、高い電界効果移動度を得られ
るだけでなく、電気特性のばらつきも抑えることができる。
高い電界効果移動度を有し、かつ電気特性のばらつきの少ない絶縁ゲート型トランジスタ
を作製し、大型の表示装置や高性能の半導体装置等を実現する。
本発明の一態様を示す断面図である。 本発明の一態様を示す断面工程図である。 本発明の一態様を示す断面工程図である。 本発明の一態様を示す断面工程図である。 本発明の一態様を示す断面工程図である。 本発明の一態様を示す断面図である。 本発明の一態様を示す断面図である。 本発明の一態様を示す等価回路図である。 本発明の一態様を示す上面図及び断面図である。 本発明の一態様を示す上面図及び断面図である。 本発明の一態様を示す断面図である。 電子機器の一例を示す図である。 電子機器の一例を示す図である。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれ
ば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈さ
れるものではない。
（実施の形態１）
本実施の形態では、本発明の一態様に係る半導体装置の構成および作製方法について、図
１乃至図４を参照して説明する。
図１は、半導体装置の構成の一例であるトップゲート型のトランジスタ１５０を示す断面
図である。なお、トランジスタ１５０は、キャリアが電子であるｎチャネル型の絶縁ゲー
ト型トランジスタ（ＩＧＦＥＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｆｉｅｌｄ Ｅｆｆｅ
ｃｔ Ｔｒａｎｓｉｓｔｏｒ）とも呼ぶ）であるものとして説明するが、ｐチャネル型の
絶縁ゲート型トランジスタを作製することも可能である。
トランジスタ１５０の作製方法について図２乃至図３を参照して以下に説明する。
まず、基板１００上に、絶縁層１０２を形成する。そして、絶縁層１０２上に酸化物半導
体層を成膜し、第１の加熱処理によって少なくとも酸化物半導体層の表面を含む領域を結
晶化させて、第１の酸化物半導体層１０４を形成する（図２（Ａ）参照）。
基板１００は、絶縁表面を有する基板であればよく、例えば、ガラス基板とすることがで
きる。特に大面積のガラス基板を用いた場合、本発明の一態様に係る半導体装置を低コス
トで大量生産することができるため、好ましい。また、ガラス基板は無アルカリガラス基
板であることが望ましい。無アルカリガラス基板には、例えば、アルミノシリケートガラ
ス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラス等のガラス材料が用いられる
。他にも、基板１００として、石英基板、サファイア基板等の絶縁体でなる絶縁性基板、
シリコン等の半導体材料でなる半導体基板の表面を絶縁材料で被覆したもの、金属やステ
ンレス等の導電体でなる導電性基板の表面を絶縁材料で被覆したものを用いることができ
る。
絶縁層１０２は下地として機能するものであり、ＣＶＤ法やスパッタ法等を用いて形成す
ることができる。また、絶縁層１０２は、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化
珪素、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどを用いて形成することが好
ましい。なお、絶縁層１０２は、単層構造としても良いし、積層構造としても良い。絶縁
層１０２の厚さは特に限定されないが、例えば、１０ｎｍ以上５００ｎｍ以下とすること
ができる。なお、絶縁層１０２は必須の構成要素ではないから、絶縁層１０２を設けない
構成とすることも可能である。
また、絶縁層１０２上に形成される酸化物半導体層は、三元系金属酸化物であり、Ｉｎ−
ＭＸ−ＺｎＹ−ＯＺ（Ｙ＝０．５〜５）で表現される酸化物半導体材料を用いても良い。
ここで、Ｍは、ガリウム（Ｇａ）やアルミニウム（Ａｌ）やボロン（Ｂ）などの１３族元
素から選択される一または複数種類の元素を表す。なお、Ｉｎ、Ｍ、Ｚｎ、及びＯの含有
量は任意であり、Ｍの含有量がゼロ（即ち、ｘ＝０）の場合を含む。一方、ＩｎおよびＺ
ｎの含有量はゼロではない。すなわち、上述の表記には、Ｉｎ−Ｇａ−Ｚｎ−ＯやＩｎ−
Ｚｎ−Ｏなどが含まれる。
また、酸化物半導体層は、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系金属酸
化物や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物、Ｉｎ−Ｓｎ−Ｚｎ
−Ｏ系金属酸化物、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系金属酸化物、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系金属酸
化物、Ａｌ−Ｇａ−Ｚｎ−Ｏ系金属酸化物、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系金属酸化物や、二元
系金属酸化物であるＩｎ−Ｚｎ−Ｏ系金属酸化物、Ｉｎ−Ｇａ−Ｏ系金属酸化物、Ｓｎ−
Ｚｎ−Ｏ系金属酸化物、Ａｌ−Ｚｎ−Ｏ系金属酸化物、Ｚｎ−Ｍｇ−Ｏ系金属酸化物、Ｓ
ｎ−Ｍｇ−Ｏ系金属酸化物、Ｉｎ−Ｍｇ−Ｏ系金属酸化物や、Ｉｎ−Ｏ系金属酸化物、Ｓ
ｎ−Ｏ系金属酸化物、Ｚｎ−Ｏ系金属酸化物などを用いて形成しても良い。
本実施の形態では、酸化物半導体層を、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体ターゲッ
トを用いて、スパッタ法により形成することとする。
酸化物半導体層をスパッタ法で作製するためのターゲットとしては、例えば、組成比とし
て、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］の金属酸化物ターゲッ
トを用いる。また、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］の金属
酸化物ターゲットを用いてもよい。本実施の形態では、形成した酸化物半導体層を後で加
熱処理し、意図的に結晶化させるため、結晶が生じやすい組成の酸化物半導体ターゲット
を用いることが好ましい。
酸化物半導体ターゲット中の酸化物半導体の相対密度は８０％以上、好ましくは９５％以
上、さらに好ましくは９９．９％以上とする。相対密度の高い酸化物半導体ターゲットを
用いることにより、緻密な酸化物半導体層が形成される。
酸化物半導体層の形成に用いるスパッタガスは、希ガス（代表的にはアルゴン）、酸素、
または、希ガス（代表的にはアルゴン）と酸素との混合ガスとするのが好適である。また
、水素、水、水酸基、水素化物などの不純物が、濃度ｐｐｍ程度（望ましくは濃度ｐｐｂ
程度）にまで除去された高純度ガスを用いることが好ましい。
酸化物半導体層の形成の際には、例えば、減圧状態に保持された処理室内に基板を保持し
、基板温度を１００℃以上６００℃以下、好ましくは２００℃以上４００℃以下にする。
そして、処理室内の残留水分を除去しつつ水素及び水が除去されたスパッタガスを導入し
、金属酸化物をターゲットとして酸化物半導体層を形成する。基板を熱しながら酸化物半
導体層を形成することにより、酸化物半導体層に含まれる不純物を低減することができる
。また、スパッタリングによる膜の損傷も軽減される。酸化物半導体層の成膜を行う前、
または成膜中、または成膜後に、スパッタ装置に残存している水分などを除去することが
好ましい。処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが
好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプなど
を用いることができる。また、ターボポンプにコールドトラップを加えたものを用いても
よい。上記ポンプを用いて排気した処理室は、水素や水などが除去されているため、酸化
物半導体層の不純物濃度を低減できる。
なお、酸化物半導体層の成膜を行う前、スパッタ装置に残存している水分などを除去する
ためにプリヒート処理を行うと良い。プリヒート処理としては処理室内を減圧下で２００
℃以上６００℃以下に加熱する方法や、加熱しながら窒素や不活性ガスの導入と排気を繰
り返す方法等がある。プリヒート処理を終えたら、基板またはスパッタ装置を冷却した後
、大気に触れさせることなく酸化物半導体層の成膜を行う。この場合のターゲット冷却液
は、水ではなく油脂等を用いるとよい。加熱せずに窒素の導入と排気を繰り返しても一定
の効果が得られるが、加熱しながら行うとなお良い。
酸化物半導体層の形成条件としては、例えば、基板とターゲットの間との距離が１７０ｍ
ｍ、圧力が０．４Ｐａ、直流（ＤＣ）電力が０．５ｋＷ、雰囲気が酸素（酸素流量比率１
００％）雰囲気、といった条件を適用することができる。なお、直流（ＤＣ）パルス電源
を用いると、ごみ（成膜時に形成される粉状もしくはフレーク状の物質）が軽減でき、膜
厚分布も均一となるため好ましい。酸化物半導体層の厚さは、３ｎｍ以上１５ｎｍ以下と
するのが好ましく、本実施の形態では一例として５ｎｍとする。ただし、適用する酸化物
半導体材料や用途などにより適切な厚さは異なるから、その厚さは、用いる材料や用途な
どに応じて選択すればよい。
次に、酸化物半導体層に第１の加熱処理を行い、少なくとも酸化物半導体層の表面を含む
領域を結晶化させ、第１の酸化物半導体層１０４を形成する。また、この第１の加熱処理
により、酸化物半導体層中の水（水酸基を含む）や水素などを除去することができる。第
１の加熱処理は、窒素、希ガス、酸素、窒素又は希ガスと酸素の混合ガス、または乾燥空
気から選ばれた雰囲気で行う。第１の加熱処理の温度は、４００℃以上８００℃以下、好
ましくは５５０℃以上７５０℃以下とする。また、加熱時間は１分以上２４時間以下とす
る。本実施の形態では、第１の加熱処理として、窒素雰囲気下で７００℃、１時間の熱処
理を行い、脱水または脱水素化が行われた後、雰囲気を切り替えて酸素雰囲気にすること
で酸化物半導体層内部に酸素を供給する。
なお、第１の加熱処理においては、窒素、酸素、またはヘリウム、ネオン、アルゴン等の
希ガスに、水及び水素などが含まれないことが好ましい。または、加熱処理装置に導入す
る窒素、酸素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９
９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐ
ｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。また、水が２０ｐｐｍ
以下の超乾燥空気中で、さらに好ましくは、水が１ｐｐｍ以下の超乾燥空気中で、第１の
加熱処理を行っても良い。このような第１の加熱処理によって第１の酸化物半導体層１０
４中の水（水酸基を含む）や水素などを除去することができる。
また、第１の加熱処理によって、第１の酸化物半導体層１０４の少なくとも表面を含む領
域に結晶領域を形成する。表面を含む領域に形成される結晶領域は、表面から内部に向か
って結晶成長することで形成される。当該結晶領域は、平均厚さが２ｎｍ以上１０ｎｍ以
下の板状結晶である。また、当該結晶領域は、該表面に対して略垂直な方向にｃ軸が配向
する結晶を有する領域である。ここで、略垂直とは、水平方向または垂直方向を基準とし
て−１０°以上＋１０°以下の傾きを有する範囲を言うものとする。
なお、第１の加熱処理に用いる加熱処理装置は特に限られず、抵抗発熱体などの発熱体か
らの熱伝導または熱輻射によって、被処理物を加熱する装置などを用いることができる。
例えば、電気炉や、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装
置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ
（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装
置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアーク
ランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の
輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱
処理を行う装置である。
次に、少なくとも表面を含む領域に結晶領域を有する第１の酸化物半導体層１０４上に、
酸化物半導体層１０５を形成する（図２（Ｂ）参照）。
酸化物半導体層１０５には、上述した酸化物半導体層と同様の材料を用いることができる
。例えば、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏや、三元系金属酸化物で
あるＩｎ−Ｇａ−Ｚｎ−Ｏ、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ、Ｉｎ−Ａｌ−Ｚｎ−Ｏ、Ｓｎ−Ｇａ
−Ｚｎ−Ｏ、Ａｌ−Ｇａ−Ｚｎ−Ｏ、Ｓｎ−Ａｌ−Ｚｎ−Ｏや、二元系金属酸化物である
Ｉｎ−Ｚｎ−Ｏ、Ｓｎ−Ｚｎ−Ｏ、Ａｌ−Ｚｎ−Ｏ、Ｚｎ−Ｍｇ−Ｏ、Ｓｎ−Ｍｇ−Ｏ、
Ｉｎ−Ｍｇ−Ｏや、Ｉｎ−Ｏ、Ｓｎ−Ｏ、Ｚｎ−Ｏなどを用いて形成することができる。
なお、酸化物半導体層１０５としては、第１の酸化物半導体層１０４と同一主成分の材料
を用いることが好ましい。ただし、同一の結晶構造かつ近接した格子定数（ミスマッチが
１％以下）を有していれば、異なる主成分の材料を用いて形成しても良い。
同一主成分の材料を用いる場合、後に行われる酸化物半導体層１０５の結晶化において、
第１の酸化物半導体層１０４の結晶領域を種として結晶成長を行いやすくなる。また、実
質的な膜厚を増加させることができるため、パワーデバイスなどの用途には好適である。
さらに、密着性などの界面物性や電気的特性も良好となる。
本実施の形態では、酸化物半導体層１０５を、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の金属酸化物ター
ゲットを用いて、スパッタ法により成膜する。酸化物半導体層１０５のスパッタ法による
成膜は、上述した酸化物半導体層のスパッタ法による成膜と同様に行えばよい。ただし、
酸化物半導体層１０５の厚さは、第１の酸化物半導体層１０４の厚さより厚くすることが
好ましい。例えば、第１の酸化物半導体層１０４と酸化物半導体層１０５の厚さの和が３
ｎｍ以上５０ｎｍ以下となるように、酸化物半導体層１０５を形成することが好ましい。
なお、適用する酸化物半導体材料や用途などにより適切な厚さは異なるから、その厚さは
、用いる材料や用途などに応じて選択すればよい。
次に、酸化物半導体層１０５に第２の加熱処理を行い、第１の酸化物半導体層１０４の結
晶領域を種として結晶成長させた第２の酸化物半導体層１０６を形成する（図２（Ｃ）参
照）。
第２の加熱処理は、４００℃以上８００℃以下の温度と、窒素、希ガス、酸素、窒素又は
希ガスと酸素の混合ガス、または乾燥空気からそれぞれ選ばれた温度と雰囲気の組み合わ
せからなる一つ又は複数の加熱処理条件で行う。第２の酸化物半導体層を結晶化させるた
めの加熱時間は１分以上２４時間以下とし、電気炉等の熱処理装置を用いる場合は、好ま
しくは５時間以上２０時間以下とし、代表的には１０時間とする。また、ＲＴＡ装置等の
急速熱処理装置を用いる場合は、１分以上３０分以下、好ましくは１分以上１０分以下と
し、代表的には５分とする。
本実施の形態では、第２の酸化物半導体層１０６の結晶化と脱水化または脱水素化を促進
させるための第１のステップと、結晶化した第２の酸化物半導体層１０６の酸素欠損を補
填するための第２のステップの２段階で第２の加熱処理を行う。この場合、第１のステッ
プの温度は５５０℃以上８００℃以下が好ましく、６００℃以上７５０℃以下がより好ま
しい。また、第２のステップの温度は４００℃以上６００℃以下が好ましく、４５０℃以
上５５０℃以下がより好ましい。
第１のステップでは、雰囲気を窒素とし、ＲＴＡ装置を用いて６５０℃で６分間の加熱処
理を行う。第２のステップでは酸素と窒素の混合ガス雰囲気下で４５０℃、６０分間の加
熱処理を行う。ステップ数は、この２回に限らず適宜条件を整えて増やしても良い。例え
ば、第１のステップ条件と第２のステップ条件を繰り返しても良い。ただし、窒素や希ガ
ス雰囲気での高温の加熱処理は酸素欠損を増加させることがあるため、酸素を含む雰囲気
を用いた加熱処理条件で終えると良い。また、酸素を含む雰囲気を用いた加熱処理条件で
は、雰囲気中の酸素濃度を加熱処理時間の経過とともに増加させても良い。また、第１の
ステップの雰囲気に酸素を含むガスを用い、酸素欠損を補いながら結晶化及び脱水化また
は脱水素化の促進を行っても良く、その場合は、第２のステップ以降を省いても良い。
この様に酸素を含む雰囲気下で一定温度での熱処理を行うことにより、酸化物半導体中の
酸素欠損に酸素を効率良く補填することができ、電気特性のばらつきを抑えることができ
る。
なお、第２の加熱処理においても、窒素、酸素、またはヘリウム、ネオン、アルゴン等の
希ガスに、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する
窒素、酸素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ以上、好まし
くは７Ｎ以上、とすることが好ましい。また、水が２０ｐｐｍ以下の超乾燥空気中で、さ
らに好ましくは、水が１ｐｐｍ以下の超乾燥空気中で、第２の加熱処理を行っても良い。
このような第２の加熱処理によって第２の酸化物半導体層１０６中の水（水酸基を含む）
や水素などを除去することができる。よって不純物を低減して高純度化し、ｉ型化または
実質的にｉ型化された第１の酸化物半導体層１０４及び第２の酸化物半導体層１０６を形
成できる。
また、第２の加熱処理の昇温時には炉の内部を窒素雰囲気とし、冷却時には炉の内部を酸
素又は酸素を含む雰囲気とする方法を用いても良い。窒素雰囲気で結晶化及び脱水又は脱
水化が行われた後、雰囲気を切り替えて酸素雰囲気にすることで第２の酸化物半導体層１
０６内部に酸素を供給することができる。
この様に、第２の加熱処理を行うことにより、第１の酸化物半導体層１０４を種結晶とし
て酸化物半導体層１０５全体を結晶化させ、第２の酸化物半導体層１０６を形成すること
ができる。また、第２の加熱処理によって、第１の酸化物半導体層１０４をさらに高い配
向性を有する結晶層とすることができる。
例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体材料を第２の酸化物半導体層１０６に用
いる場合、Ｉｎ２Ｇａ２ＺｎＯ７（Ｉｎ：Ｇａ：Ｚｎ：Ｏ＝２：２：１：７）で表される
結晶などが含まれ得る。このような結晶は、第２の加熱処理によって、そのｃ軸が、第２
の酸化物半導体層１０６の表面と略垂直な方向をとるように配向する。
ここで、上述の結晶は、Ｉｎ、Ｇａ、Ｚｎのいずれかを含有し、ａ軸（ａ−ａｘｉｓ）お
よびｂ軸（ｂ−ａｘｉｓ）に平行なレイヤーの積層構造として捉えることができる。具体
的には、上述の結晶は、Ｉｎを含有するレイヤーと、Ｉｎを含有しないレイヤー（Ｇａま
たはＺｎを含有するレイヤー）が、ｃ軸方向に積層された構造を有する。
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体結晶では、Ｉｎを含有するレイヤーの、ａ軸およ
びｂ軸に平行な方向に関する導電性は良好である。これは、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸
化物半導体結晶では電気伝導が主としてＩｎによって制御されること、および、一つのＩ
ｎの５ｓ軌道が、隣接するＩｎの５ｓ軌道と重なりを有することにより、キャリアパスが
形成されることによる。
また、第１の酸化物半導体層１０４が絶縁層１０２との界面に非晶質領域を有するような
構造の場合、第２の加熱処理を行うことにより、第１の酸化物半導体層１０４の表面に形
成されている結晶領域から第１の酸化物半導体層の下面に向かって結晶成長が行われ、該
非晶質領域が結晶化される場合もある。なお、絶縁層１０２を構成する材料や、熱処理の
条件などによっては、該非晶質領域が残存する場合もある。
第１の酸化物半導体層１０４と酸化物半導体層１０５に同一主成分の酸化物半導体材料を
用いる場合、図２（Ｃ）に示すように、第１の酸化物半導体層１０４を結晶成長の種とし
て、酸化物半導体層１０５の表面に向かって上方に結晶成長し、第２の酸化物半導体層１
０６が形成される。従って、第１の酸化物半導体層１０４と、第２の酸化物半導体層１０
６は、同一結晶構造を有するようになる。そのため、図２（Ｃ）では点線で示したが、第
１の酸化物半導体層１０４と第２の酸化物半導体層１０６の境界が判別できなくなり、第
１の酸化物半導体層１０４と第２の酸化物半導体層１０６を同一の層と見なせることもあ
る。
なお、第２の加熱処理に用いる加熱処理装置にも第１の加熱処理と同様の条件を用いるこ
とができる。
次に、フォトレジストマスクを用いたエッチングなどの方法によって第１の酸化物半導体
層１０４及び第２の酸化物半導体層１０６を加工して、島状の第１の酸化物半導体層１０
４ａ及び第２の酸化物半導体層１０６ａを形成する（図２（Ｄ）参照）。
酸化物半導体層のエッチングには、ドライエッチング、ウェットエッチングのいずれを用
いても良い。もちろん、その両方を組み合わせて用いることもできる。酸化物半導体層を
所望の形状にエッチングできるよう、材料に合わせてエッチング条件（エッチングガスや
エッチング液、エッチング時間、温度等）は適宜設定する。
ドライエッチングに用いることができるエッチングガスには、例えば、塩素を含むガス（
塩素系ガス、例えば塩素（Ｃｌ２）、三塩化硼素（ＢＣｌ３）、四塩化珪素（ＳｉＣｌ４
）、四塩化炭素（ＣＣｌ４）など）などがある。また、フッ素を含むガス（フッ素系ガス
、例えば四弗化炭素（ＣＦ４）、六弗化硫黄（ＳＦ６）、三弗化窒素（ＮＦ３）、トリフ
ルオロメタン（ＣＨＦ３）など）、臭化水素（ＨＢｒ）、酸素（Ｏ２）や、これらのガス
にヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスを添加したガス、などを用いても良
い。
また、ウェットエッチングに用いることができるエッチング液としては、燐酸と酢酸と硝
酸を混ぜた溶液、アンモニア過水（３１重量％過酸化水素水：２８重量％アンモニア水：
水＝５：２：２）などがある。また、ＩＴＯ−０７Ｎ（関東化学社製）などのエッチング
液を用いてもよい。
次に、第２の酸化物半導体層１０６ａに接するように導電層１０８を形成する（図２（Ｅ
）参照）。
導電層１０８は、スパッタ法などのＰＶＤ法や、プラズマＣＶＤ法などのＣＶＤ法を用い
て形成することができる。また、導電層１０８は、アルミニウム、クロム、銅、タンタル
、チタン、モリブデン、タングステンからから選ばれた元素や、上述した元素を成分とす
る合金等を用いて形成することができる。また、導電層１０８は、マンガン、マグネシウ
ム、ジルコニウム、ベリリウムのいずれか一つまたは複数を含む材料を用いてもよい。ま
た、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム
、スカンジウムから選ばれた元素を一つ又は複数含有させた材料を用いてもよい。また、
導電層１０８の他の材料として、窒化チタン、窒化タンタルなどのバリア性の高い材料を
用いてもよい。窒化チタン膜や窒化タンタル膜などのバリア性の高い材料を、第２の酸化
物半導体層１０６ａと接する部分に用いることで、第２の酸化物半導体層１０６ａへの不
純物の侵入を抑制し、トランジスタ特性への悪影響を抑えることができる。
また、導電層１０８は、導電性の金属酸化物を用いて形成しても良い。導電性の金属酸化
物としては酸化インジウム、酸化スズ、酸化亜鉛、インジウム錫酸化物（ＩＴＯと略記す
る場合がある）、インジウム亜鉛酸化物、または、これらの金属酸化物材料にシリコン若
しくは酸化シリコンを含有させたものを用いることができる。
導電層１０８は、チタン層上にアルミニウム層と、該アルミニウム層上にチタン層が積層
された三層の積層構造とすることが好ましい。また、導電層１０８はアルミニウム層とタ
ングステン層を積層した二層の積層構造、銅層とタングステン層を積層した二層の積層構
造、アルミニウム層とモリブデン層を積層した二層の積層構造とすることもできる。勿論
、導電層１０８として単層、または４層以上の積層構造としてもよい。ここでは、チタン
膜の単層構造を適用する。チタン膜の単層構造を用いると、後のエッチングの際に良好な
テーパー形状を形成するエッチングを実現することができる。
次に、導電層１０８を選択的にエッチングして、ソース電極層１０８ａ、及びドレイン電
極層１０８ｂを形成する（図３（Ａ）参照）。
エッチングに用いるフォトレジストマスク形成時の露光には、紫外線やＫｒＦレーザ光や
ＡｒＦレーザ光を用いるのが好適である。特に、チャネル長（Ｌ）が２５ｎｍ未満の露光
を行う場合には、数ｎｍ乃至数１０ｎｍと極めて波長が短い超紫外線（Ｅｘｔｒｅｍｅ
Ｕｌｔｒａｖｉｏｌｅｔ）を用いてマスク形成の露光を行うのが好適である。超紫外線に
よる露光は、解像度が高く焦点深度も大きい。従って、後に形成されるトランジスタのチ
ャネル長（Ｌ）を１０ｎｍ以上１０００ｎｍ（１μｍ）以下とすることも可能である。こ
のような方法でチャネル長を小さくすることにより、動作速度を向上させることもできる
。また、上記酸化物半導体を用いたトランジスタはオフ電流が極めて小さいため、微細化
による消費電力の増大を抑制できる。
導電層１０８のエッチングの際には、第２の酸化物半導体層１０６ａが除去されないよう
に、それぞれの材料およびエッチング条件を適宜調節する。なお、材料およびエッチング
条件によっては、当該工程において、第２の酸化物半導体層１０６ａの一部がエッチング
され、溝部（凹部）を有する酸化物半導体層となることもある。
また、第１の酸化物半導体層１０４ａおよび第２の酸化物半導体層１０６ａの側面におい
て、ソース電極層１０８ａ、またはドレイン電極層１０８ｂと接する結晶層が非晶質状態
となることもある。
次に、第２の酸化物半導体層１０６ａの一部に接するゲート絶縁層１１２を形成する（図
３（Ｂ）参照）。ゲート絶縁層１１２は、プラズマＣＶＤ法やスパッタ法等を用いて形成
することができる。また、ゲート絶縁層１１２は、酸化珪素、酸化窒化珪素、窒化酸化珪
素、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどを用いて形成することが好ま
しい。なお、ゲート絶縁層１１２は、単層構造としても良いし、積層構造としても良い。
積層構造とする場合は、酸化物半導体と接する層を上記材料とし、その上に窒化珪素膜を
積層することもできる。ゲート絶縁層１１２の厚さは特に限定されないが、例えば、１０
ｎｍ以上５００ｎｍ以下、好ましくは、５０ｎｍ以上２００ｎｍ以下とすることができる
。
本実施の形態では、スパッタ法により、酸素雰囲気下で酸化珪素膜を成膜してゲート絶縁
層１１２を形成する。ゲート絶縁層１１２の成膜時に第２の酸化物半導体層１０６ａの一
部に対して酸素を供給することができる。
また、１×１０１１／ｃｍ３以上のプラズマ密度を達成できる高密度プラズマ装置を用い
、緻密で絶縁耐圧の高い高品質なゲート絶縁層１１２を形成してもよい。
その後、不活性ガス雰囲気下、または酸素雰囲気下で第３の加熱処理を行うのが望ましい
。第３の加熱処理の温度は、２００℃以上４５０℃以下、望ましくは２５０℃以上３５０
℃以下とする。例えば、酸素を含む雰囲気下で２５０℃、１時間の熱処理を行えばよい。
第３の加熱処理を行うと、第２の酸化物半導体層１０６ａに酸素を供給し、第２の酸化物
半導体層１０６ａ中の酸素欠損を更に低減することができる。
次に、第１の酸化物半導体層１０４ａ及び第２の酸化物半導体層１０６ａと重畳するゲー
ト絶縁層１１２上の領域にゲート電極層１１４を形成する（図３（Ｃ）参照）。ゲート電
極層１１４は、ゲート絶縁層１１２上に導電層を形成した後に、当該導電層を選択的にエ
ッチングすることによって形成することができる。
上記導電層は、スパッタ法をはじめとするＰＶＤ法や、プラズマＣＶＤ法などのＣＶＤ法
を用いて形成することができる。また、導電層は、アルミニウム、クロム、銅、タンタル
、チタン、モリブデン、タングステンからから選ばれた元素や、上述した元素を成分とす
る合金等を用いて形成することができる。また、上述した元素の窒化物である、窒化チタ
ン、窒化タンタルなどを用いて形成しても良い。マンガン、マグネシウム、ジルコニウム
、ベリリウムのいずれか一つまたは複数を含む材料を用いてもよい。また、アルミニウム
に、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムか
ら選ばれた元素を一つまたは複数含有させた材料を用いてもよい。
次に、ゲート絶縁層１１２およびゲート電極層１１４上に、水素を含む層間絶縁層１１６
を形成した後、第４の加熱処理を行う（図３（Ｄ）参照）。水素を含む層間絶縁層１１６
は、プラズマＣＶＤ法などを用いて形成することができる。本実施の形態では、プラズマ
ＣＶＤ法により得られる窒化物絶縁層の一つである窒化珪素膜を用いる。
第４の加熱処理は、窒素雰囲気下、１５０℃以上４５０℃以下、好ましくは２５０℃以上
４４０℃以下で行う。また、第４の加熱処理は、窒素雰囲気下に限定されず、酸素雰囲気
、希ガス雰囲気、乾燥空気雰囲気で行えばよい。
水素を含む層間絶縁層１１６を形成した後の第４の加熱処理は、層間絶縁層１１６に含ま
れる水素を拡散させて、第１の酸化物半導体層１０４ａ、及び第２の酸化物半導体層１０
６ａの内部及び界面の欠陥（例えば、酸化物絶縁層界面のＳｉの未結合手や、酸化物半導
体中における酸素などの未結合手など）を終端する工程である。酸化珪素膜からなる絶縁
膜（ゲート絶縁層１１２）の存在に関係なく第１の酸化物半導体層１０４ａ、及び第２の
酸化物半導体層１０６ａの膜中またはこれらの酸化物半導体層と酸化物絶縁層の界面に水
素を拡散させることができる。
以上により、第１の酸化物半導体層１０４ａとその結晶領域から結晶成長させた第２の酸
化物半導体層１０６ａをチャネル形成領域とし、層間絶縁層１１６から拡散させた水素で
酸化物半導体内部や積層界面の欠陥を終端させたトランジスタ１５０が完成する。
次いで、層間絶縁層１１６上に層間絶縁層１１８を形成し、図１に示す断面構造とする。
層間絶縁層１１８は、ＰＶＤ法やＣＶＤ法などを用いて酸化珪素、窒化酸化珪素、窒化珪
素、酸化ハフニウム、酸化アルミニウム、酸化タンタル等の無機絶縁材料を含む材料を用
いて形成する。また、層間絶縁層１１８の材料として、ポリイミド、アクリル、ベンゾシ
クロブテン、ポリアミド、エポキシ等の有機樹脂を用いることもできる。なお、本実施の
形態では、層間絶縁層１１６と層間絶縁層１１８の積層構造としているが、本発明の一態
様はこれに限定されない。１層としても良いし、３層以上の積層構造としても良い。
なお、上記層間絶縁層１１８は、その表面が平坦になるように形成することが望ましい。
表面が平坦になるように層間絶縁層１１８を形成することで、層間絶縁層１１８上に、電
極や配線などを好適に形成することができるためである。
図１に示すトランジスタ１５０は、基板１００上に絶縁層１０２を介して設けられた第１
の酸化物半導体層１０４ａ、第１の酸化物半導体層１０４ａ上に設けられた第２の酸化物
半導体層１０６ａ、第２の酸化物半導体層１０６ａと電気的に接続するソース電極層１０
８ａ及びドレイン電極層１０８ｂ、第２の酸化物半導体層１０６ａと接するゲート絶縁層
１１２、ゲート絶縁層１１２上のゲート電極層１１４を有する。
また、第１の酸化物半導体層１０４ａおよび第２の酸化物半導体層１０６ａでは、一般的
なシリコンウェハにおけるキャリア濃度（１×１０１４／ｃｍ３程度）と比較して、十分
に小さいキャリア濃度の値（例えば、１×１０１２／ｃｍ３未満、より好ましくは、１．
４５×１０１０／ｃｍ３未満）をとる。また、ドレイン電圧が１Ｖから１０Ｖの範囲のい
ずれかの電圧において、オフ電流（ゲートソース間の電圧を０Ｖ以下としたときのソース
ドレイン間に流れる電流）が、チャネル長１０μｍであり、酸化物半導体層の合計膜厚３
０ｎｍの場合において、１×１０−１３Ａ以下、またはオフ電流密度（オフ電流をトラン
ジスタのチャネル幅で除した数値）は１０ａＡ（ａ（アト）は１０−１８倍を示す）／μ
ｍ以下、好ましくは１ａＡ／μｍ以下、更に好ましくは１００ｚＡ（ｚ（ゼプト）は１０
−２１倍を示す）／μｍ以下にすることができる。なお、オフ電流とドレイン電圧との値
が分かればオームの法則からトランジスタがオフのときの抵抗値（オフ抵抗Ｒ）を算出す
ることができ、チャネル形成領域の断面積Ａとチャネル長Ｌが分かればρ＝ＲＡ／Ｌの式
（Ｒはオフ抵抗）からオフ抵抗率ρを算出することもできる。オフ抵抗率は１×１０９Ω
・ｍ以上（又は１×１０１０Ω・ｍ）が好ましい。ここで、断面積Ａは、チャネル形成領
域の膜厚をｄとし、チャネル幅をＷとするとき、Ａ＝ｄＷから算出することができる。
また、加熱して層間絶縁層１１６に含まれる水素を第１の酸化物半導体層１０４ａおよび
第２の酸化物半導体層１０６ａに拡散させるため、水素の拡散する量によっては、キャリ
ア濃度の値が１×１０１４／ｃｍ３以上１×１０１８／ｃｍ３未満をとりうる。
アモルファスシリコンのトランジスタのオフ電流が１０−１２Ａ程度であるのに対し、酸
化物半導体を用いたトランジスタのオフ電流は、その１００００分の１以下である。この
ように、高品質化されたバンドギャップの広い酸化物半導体を用いることで、極めて優れ
たオフ電流特性のトランジスタ１５０を得ることができる。
また、第１の酸化物半導体層１０４ａと第２の酸化物半導体層１０６ａの材料を同じ物と
した場合（いわゆるホモエピタキシャル成長の場合）、第１の酸化物半導体層１０４ａと
第２の酸化物半導体層１０６ａの境界が判別できなくなるため図１では点線で示したが、
第１の酸化物半導体層１０４ａと第２の酸化物半導体層１０６ａを同一の層と見なせるこ
ともある。また、第１の酸化物半導体層１０４ａと第２の酸化物半導体層１０６ａは、い
ずれも非単結晶層となる。
もちろん、第１の酸化物半導体層１０４ａと第２の酸化物半導体層１０６ａの材料を異な
るものとしても良い。第１の酸化物半導体層１０４ａと第２の酸化物半導体層１０６ａの
材料を異なるものとする場合（いわゆるヘテロエピタキシャル成長の場合）には、例えば
、第１の酸化物半導体層１０４ａに二元系金属酸化物であるＩｎ−Ｚｎ−Ｏを用い、第２
の酸化物半導体層１０６ａに三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏを用いる構成
などを採用することができる。
また、酸化物半導体層のうち、チャネル形成領域となる領域は、少なくとも平坦面を有し
ていることが好ましい。また、第１の酸化物半導体層と第２の酸化物半導体層は、同じｃ
軸配向をしている非単結晶体である。なお、第２の酸化物半導体層表面の高低差は、ゲー
ト電極層と重畳する領域（チャネル形成領域）において、１ｎｍ以下（好ましくは０．２
ｎｍ以下）であることが好ましい。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態２）
実施の形態１ではトップゲート型のトランジスタの作製例を示したが、本実施の形態では
、ボトムゲート型のトランジスタの作製例について説明する。
まず、絶縁表面を有する基板上に、導電膜を形成した後、フォトマスクを用いてフォトリ
ソグラフィ工程によりゲート電極層４０１を設ける。
基板４００としては、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウム
ホウケイ酸ガラスなどのガラス材料や、シリコン基板、石英基板などを用いる。
本実施の形態では基板４００としてガラス基板を用い、後に形成する酸化物半導体層を結
晶化するための加熱を行うため、基板４００に対して６５０℃、６分の加熱処理を２回行
う。成膜前に基板の加熱を行うことにより、基板の収縮による膜剥がれや、フォトレジス
トマスクの位置ずれを抑える。
また、下地層となる絶縁層を基板４００とゲート電極層４０１の間に設けてもよい。下地
層は、基板４００からの不純物元素の拡散を防止する機能があり、窒化珪素層、酸化珪素
層、窒化酸化珪素層、または酸化窒化珪素層から選ばれた一つ又は複数の層による積層構
造により形成することができる。
ゲート電極層４０１としては、金属層を用いることができる。金属層の材料としては、ア
ルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた元
素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金等を用い
るのが好ましい。例えば、チタン層上にアルミニウム層と、該アルミニウム層上にチタン
層が積層された三層の積層構造とすることが好ましい。勿論、金属層は単層、または２層
構造、または４層以上の積層構造としてもよい。後に加熱処理を行う場合、ゲート電極層
４０１としてその加熱処理温度に耐えうる材料を選択することが好ましい、
次いで、ゲート電極層４０１上にゲート絶縁層４０２を形成する。ゲート絶縁層４０２は
、プラズマＣＶＤ法又はスパッタ法等を用いて、酸化珪素層、窒化珪素層、酸化ハフニウ
ム層、酸化窒化珪素層又は窒化酸化珪素層を単層で又は積層して形成することができる。
例えば、窒化珪素膜と酸化珪素膜の積層とする。ゲート絶縁層４０２の膜厚は５０ｎｍ以
上２００ｎｍ以下とする。
本実施の形態において、ゲート絶縁層４０２の形成は、高密度プラズマ装置により行う。
ここでは、高密度プラズマ装置は、１×１０１１／ｃｍ３以上のプラズマ密度を達成でき
る装置を指している。例えば、３ｋＷ〜６ｋＷのマイクロ波電力を印加してプラズマを発
生させて、絶縁膜の成膜を行う。
チャンバーに材料ガスとしてモノシランガス（ＳｉＨ４）と亜酸化窒素（Ｎ２Ｏ）と希ガ
スを導入し、１０Ｐａ以上３０Ｐａ以下の圧力で高密度プラズマを発生させてガラス等の
絶縁表面を有する基板上に絶縁膜を形成する。その後、モノシランガスの供給を停止し、
大気に曝すことなく亜酸化窒素（Ｎ２Ｏ）と希ガスとを導入して絶縁膜表面にプラズマ処
理を行ってもよい。少なくとも亜酸化窒素（Ｎ２Ｏ）と希ガスとを導入して絶縁膜表面に
行われるプラズマ処理は、絶縁膜の成膜より後に行う。上記プロセス順序を経た絶縁膜は
、例えば厚さが１００ｎｍ未満であっても信頼性を確保することができる絶縁膜である。
本実施の形態では、ゲート絶縁層４０２として高密度プラズマ装置による膜厚１００ｎｍ
の酸化窒化珪素膜（ＳｉＯｘＮｙとも呼ぶ、ただし、ｘ＞ｙ＞０）を用いる。
次いで、ゲート絶縁層４０２上に、厚さ２ｎｍ以上１５ｎｍ以下の第１の酸化物半導体層
を形成する。また、第１の酸化物半導体層は、希ガス（代表的にはアルゴン）雰囲気下、
酸素雰囲気下、又は希ガス（代表的にはアルゴン）及び酸素混合雰囲気下においてスパッ
タ法により形成することができる。本実施の形態では、形成した酸化物半導体層を後に加
熱処理し、意図的に結晶化させるため、結晶が生じやすい組成の酸化物半導体ターゲット
を用いることが好ましい。
次いで、第１の酸化物半導体層の第１の加熱処理を行い、少なくとも一部を結晶化させる
。第１の加熱処理の温度は、４００℃以上８００℃以下とする。また、加熱時間は１分以
上２４時間以下とする。第１の加熱処理は、窒素、希ガス、酸素、窒素又は希ガスと酸素
の混合ガス、または乾燥空気から選ばれた雰囲気で行う。第１の加熱処理によって表面か
ら結晶成長した結晶層である第１の酸化物半導体層４０４を形成する（図４（Ａ）参照）
。また、表面に形成される結晶層は、表面に対して略垂直方向にｃ軸配向をしている。
なお、第１の加熱処理においては、窒素、酸素、またはヘリウム、ネオン、アルゴン等の
希ガスに、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する
窒素、酸素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ以上、好まし
くは７Ｎ以上、とすることが好ましい。また、水が２０ｐｐｍ以下の超乾燥空気雰囲気下
で第１の加熱処理を行っても良い。
また、第１の加熱処理の昇温時には炉の内部を窒素雰囲気とし、冷却時には炉の内部を酸
素雰囲気として雰囲気を切り替えてもよく、窒素雰囲気で脱水または脱水化が行われた後
、雰囲気を切り替えて酸素雰囲気にすることで第１の酸化物半導体層内部に酸素を供給し
てｉ型とすることができる。
次いで、板状結晶である第１の酸化物半導体層４０４上に、少なくとも第１の酸化物半導
体層４０４よりも膜厚の厚い第２の酸化物半導体層を形成する。なお、第２の酸化物半導
体層の膜厚は、作製するデバイスによって最適な膜厚を実施者が決定すればよい。例えば
、ボトムゲート型トランジスタを作製する場合は、第１の酸化物半導体層４０４と第２の
酸化物半導体層の合計膜厚は１０ｎｍ以上２００ｎｍ以下とする。
また、第１の酸化物半導体層と第２の酸化物半導体層としては、同一成分を含む材料を用
いること、あるいは同一の結晶構造かつ近接した格子定数（ミスマッチが１％以下）を有
することが好ましい。同一成分を含む材料を用いる場合、後に行われる結晶化において第
１の酸化物半導体層の板状結晶を種として結晶成長を行いやすくなる。また、同一成分を
含む材料である場合には、密着性などの界面物性や電気的特性も良好となる。
次いで、第２の加熱処理を行い、第１の酸化物半導体層の結晶層を種として結晶成長を行
う。第２の加熱処理は、４００℃以上８００℃以下の温度と、窒素、希ガス、酸素、窒素
又は希ガスと酸素の混合ガス、または乾燥空気からそれぞれ選ばれた温度と雰囲気の組み
合わせからなる一つ又は複数の加熱処理条件で行う。第２の酸化物半導体層を結晶化させ
るための加熱時間は１分以上２４時間以下とし、電気炉等の熱処理装置を用いる場合は、
好ましくは５時間以上２０時間以下とし、代表的には１０時間とする。また、ＲＴＡ装置
等の急速熱処理装置を用いる場合は、１分以上３０分以下、好ましくは１分以上１０分以
下とし、代表的には５分とする。こうして結晶化した第２の酸化物半導体層４０６を得る
ことができる（図４（Ｂ）参照）。
本実施の形態では、第２の酸化物半導体層の結晶化と脱水化または脱水素化を促進させる
ための第１のステップと、結晶化した第２の酸化物半導体層４０６の酸素欠損を補填する
ための第２のステップの２段階で第２の加熱処理を行う。この場合、第１のステップの温
度は５５０℃以上８００℃以下が好ましく、６００℃以上７５０℃以下がより好ましい。
また、第２のステップの温度は４００℃以上６００℃以下が好ましく、４５０℃以上５５
０℃以下がより好ましい。
第１のステップでは、雰囲気を窒素とし、ＲＴＡ装置を用いて６５０℃で６分間の加熱処
理を行う。第２のステップでは酸素と窒素の混合ガス雰囲気下で４５０℃、６０分間の加
熱処理を行う。ステップ数は、この２回に限らず適宜条件を整えて増やしても良い。例え
ば、第１のステップ条件と第２のステップ条件を繰り返しても良い。ただし、窒素や希ガ
ス雰囲気での高温の加熱処理は酸素欠損を増加させることがあるため、酸素を含む雰囲気
を用いた加熱処理条件で終えると良い。また、酸素を含む雰囲気を用いた加熱処理条件で
は、雰囲気中の酸素濃度を加熱時間の経過とともに増加させても良い。また、第１のステ
ップの雰囲気を酸素を含むガスとし、酸素欠損を補いながら結晶化及び脱水化または脱水
素化の促進を行っても良く、その場合は第２のステップ以降を省いても良い。
この様に酸素を含む雰囲気下で一定温度での熱処理を行うことにより、酸化物半導体中の
酸素欠損に酸素を効率良く補填することができ、電気特性のばらつきを抑えることができ
る。
次いで、第１の酸化物半導体層４０４及び第２の酸化物半導体層４０６からなる酸化物半
導体層をフォトリソグラフィ工程及びエッチング工程により島状の第１の酸化物半導体層
４０４ａ及び島状の第２の酸化物半導体層４０６ａに加工する。次いで、ゲート絶縁層４
０２、及び第１の酸化物半導体層４０４ａ及び第２の酸化物半導体層４０６ａ上に、スパ
ッタ法などにより金属膜を形成した後、フォトリソグラフィ工程によりレジストマスクを
形成し、選択的にエッチングを行ってソース電極層及びドレイン電極層となる金属電極層
を形成する。
金属電極層（これと同じ層で形成される配線を含む）となる金属膜の材料としては、アル
ミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンなどの金属材料、
または該金属材料を成分とする合金材料を用いる。また、アルミニウム膜に生ずるヒロッ
クやウィスカーの発生を防止する元素、例えばシリコン、チタン、タンタル、タングステ
ン、モリブデン、クロム、ネオジム、スカンジウム、イットリウムなどが添加されている
アルミニウム材料を用いることで耐熱性を向上させることが可能となる。
例えば、金属膜は、チタン層上にアルミニウム層と、該アルミニウム層上にチタン層が積
層された三層の積層構造とすることが好ましい。また、金属膜はアルミニウム層とタング
ステン層を積層した二層の積層構造、銅層とタングステン層を積層した二層の積層構造、
アルミニウム層とモリブデン層を積層した二層の積層構造とすることもできる。勿論、金
属膜は単層、または４層以上の積層構造としてもよい。
次いで、レジストマスクを除去し、フォトリソグラフィ工程によりレジストマスクを形成
し、選択的にエッチングを行ってソース電極層４０８ａ、及びドレイン電極層４０８ｂを
形成した後、レジストマスクを除去する。なお、このフォトリソグラフィ工程では、島状
の第２の酸化物半導体層４０６ａの一部のみがエッチングされ、溝部（凹部）を有する酸
化物半導体層となることもある。
また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過
した光が複数の強度となる露光マスクである多階調マスクによって形成されたレジストマ
スクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマ
スクは複数の膜厚を有する形状となり、形状を変形することができるため、異なるパター
ンに加工する複数のエッチング工程に用いることができる。よって、一枚の多階調マスク
によって、少なくとも二種類以上の異なるパターンに対応するレジストマスクを形成する
ことができる。よって露光マスク数を削減することができ、対応するフォトリソグラフィ
工程も削減できるため、工程の簡略化が可能となる。
次いで、酸化物半導体層の一部に接する保護絶縁膜となる酸化物絶縁層４１２を形成した
後、第３の加熱処理を行う（図４（Ｃ）参照）。
本実施の形態では、酸化物絶縁層４１２として膜厚３００ｎｍの酸化珪素膜をスパッタ法
を用いて成膜する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の
形態では１００℃とする。酸化珪素膜のスパッタ法による成膜は、希ガス（代表的にはア
ルゴン）雰囲気下、酸素雰囲気下、または希ガス（代表的にはアルゴン）と酸素の混合雰
囲気下において行うことができる。また、ターゲットとして酸化珪素ターゲットまたは珪
素ターゲットを用いることができる。例えば、珪素ターゲットを用いて、酸素、及び窒素
雰囲気下でスパッタ法により酸化珪素を形成することができる。結晶化させた島状の第１
の酸化物半導体層４０４ａ及び、結晶化させた島状の第２の酸化物半導体層４０６ａに接
して形成する酸化物絶縁層４１２は、１０ｎｍ以上５００ｎｍ以下の膜厚とし、代表的に
は酸化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜な
どを用いる。
また、第３の加熱処理の温度は、２００℃以上４５０℃以下、望ましくは２５０℃以上３
５０℃以下である。例えば、酸素を含む雰囲気下で２５０℃、１時間の熱処理を行えばよ
い。第３の加熱処理を行うと、第１の酸化物半導体層４０４ａ及び、第２の酸化物半導体
層４０６ａに酸素が供給され、酸素欠損を更に低減することができる。
次いで、酸化物絶縁層４１２上に、水素を含む層間絶縁層４１６を形成した後、第４の加
熱処理を行う（図４（Ｄ）参照）。水素を含む層間絶縁層４１６は、プラズマＣＶＤ法な
どを用いて形成することができる。本実施の形態では、プラズマＣＶＤ法により得られる
水素を含む窒化物絶縁層の一つである窒化珪素膜を用いる。
第４の加熱処理は、窒素雰囲気下、１５０℃以上４５０℃以下、好ましくは２５０℃以上
４４０℃以下で行う。また、第４の加熱処理は、窒素雰囲気下に限定されず、酸素雰囲気
、希ガス雰囲気、乾燥空気雰囲気で行えばよい。
水素を含む層間絶縁層４１６を形成した後の第４の加熱処理は、層間絶縁層４１６に含ま
れる水素を拡散させて、第１の酸化物半導体層４０４ａ、及び第２の酸化物半導体層４０
６ａの欠陥を終端する工程である。酸化珪素膜からなる絶縁膜（酸化物絶縁層４１２）の
存在に関係なく第１の酸化物半導体層４０４ａ、及び第２の酸化物半導体層４０６ａの膜
中またはこれらの酸化物半導体層と酸化物絶縁層の界面に水素を拡散させることができる
。
以上により、第１の酸化物半導体層４０４ａとその結晶領域から結晶成長させた第２の酸
化物半導体層４０６ａをチャネル形成領域とし、層間絶縁層４１６から拡散させた水素で
酸化物半導体内部や積層界面の欠陥を終端させたトランジスタ４５０が完成する。
次いで、層間絶縁層４１６上に層間絶縁層４１８を形成し、図４（Ｅ）に示す断面構造と
する。層間絶縁層４１８は、ＰＶＤ法やＣＶＤ法などを用いて酸化珪素、窒化酸化珪素、
窒化珪素、酸化ハフニウム、酸化アルミニウム、酸化タンタル等の無機絶縁材料を含む材
料を用いて形成する。また、層間絶縁層４１８の材料として、アクリル等の有機樹脂を用
いることもできる。なお、本実施の形態では、層間絶縁層４１６と層間絶縁層４１８の積
層構造としているが、本発明の一態様はこれに限定されない。１層としても良いし、３層
以上の積層構造としても良い。
また、図４（Ｅ）に示すように、ゲート電極層４０１は、ソース電極層４０８ａ（または
ドレイン電極層４０８ｂ）と重なる領域を有することも特徴の一つである。ソース電極層
４０８ａの端部と、ゲート絶縁層４０２の段差、即ち断面図において、ゲート絶縁層の平
坦面からテーパー面となる変化点との間の領域（ここでは図４（Ｅ）中で示したＬＯＶ領
域）を有している。ＬＯＶ領域は、ゲート電極層の端部で生じる結晶粒界に、キャリアが
流れないようにするために重要である。
また、酸化物絶縁層４１２上にバックゲートとして機能する電極層を形成してもよい。そ
の場合の作製例を図５（Ａ）及び図５（Ｂ）に示す。図４（Ｃ）の状態を得た後、ゲート
電極層４０１に達するコンタクトホールを形成し、酸化物絶縁層４１２上に電極層４１４
を形成する（図５（Ａ）参照）。次いで、電極層４１４及び酸化物絶縁層４１２上に、水
素を含む層間絶縁層４１６を形成する。そして第４の加熱処理を行って図５（Ｂ）に示す
トランジスタ４５１を得ることができる。電極層４１４を酸化物半導体層のチャネル形成
領域と重なる位置に設けることによって、ＢＴ試験（バイアス−熱ストレス試験）前後に
おけるトランジスタ４５１のしきい値電圧の変化量を低減することができる。また、電極
層４１４は、電位がトランジスタ４５１のゲート電極層４０１と異なっていても良い。ま
た、電極層４１４の電位がＧＮＤ、０Ｖ、或いはフローティング状態であってもよい。
（実施の形態３）
本実施の形態では、チャネル保護型のトランジスタの例を図６を用いて示す。
本実施の形態は、実施の形態２と一部異なるだけであるため、詳細な説明はここでは省略
することとする。
以下に工程を順に説明する。実施の形態２と同様に、基板５００上にゲート電極層５０１
、ゲート絶縁層５０２を形成する。次いで、実施の形態２と同様に、第１の酸化物半導体
層を形成し、第１の加熱処理を行って第１の酸化物半導体層を結晶化させる。次いで、実
施の形態２と同様に、第２の酸化物半導体層を形成し、第２の加熱処理を行って第２の酸
化物半導体層を結晶化させる。
次いで、酸化物絶縁層を形成し、第３の加熱処理を行う。酸化物絶縁層には、実施の形態
２に示した酸化物絶縁層４１２と同じ材料を用いる。また、第３の加熱処理も実施の形態
２に示した第３の加熱処理と同じ条件とし、第１及び第２の酸化物半導体層に酸素を供給
し、第１及び第２の酸化物半導体層中の酸素欠損を低減する。
次いで、フォトリソグラフィ工程によりレジストマスクを酸化物絶縁層上に形成し、選択
的にエッチングを行って島状の第１の酸化物半導体層５０４ａ、及び島状の第２の酸化物
半導体層５０６ａを形成する。
次いで、レジストマスクを除去し、フォトリソグラフィ工程によりレジストマスクを形成
し、選択的にエッチングを行って島状の酸化物絶縁層５２０を形成する。
次いで、島状の酸化物絶縁層５２０、及び島状の第１の酸化物半導体層５０４ａ、及び島
状の第２の酸化物半導体層５０６ａ上に、スパッタ法などにより金属導電膜を形成した後
、フォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッチングを行って
ソース電極層５０８ａ及びドレイン電極層５０８ｂを形成する。
次いで、島状の酸化物絶縁層５２０、ソース電極層５０８ａ、及びドレイン電極層５０８
ｂ上に水素を含む層間絶縁層５１６を形成した後、第４の加熱処理を行う。また、第４の
加熱処理も実施の形態２に示した第４の加熱処理と同じ条件とし、第１及び第２の酸化物
半導体層に水素を供給し、第１及び第２の酸化物半導体層中の欠損を低減する。
以上により、第１の酸化物半導体層５０４ａの結晶領域から結晶成長させた第２の酸化物
半導体層５０６ａを用い、層間絶縁層５１６に含まれる水素を拡散させて欠陥を終端させ
たチャネル保護型のトランジスタ５５０が完成する。
次いで、層間絶縁層５１６上に平坦化のための層間絶縁層５１８を形成し、図６に示す断
面構造を得ることができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態４）
本実施の形態では、先の実施の形態において説明した半導体装置を半導体集積回路に用い
る場合の一例として、別の半導体材料を用いた半導体装置との積層構造による半導体装置
について、図７を参照して説明する。
図７は、本実施の形態にかかる半導体装置の構成の一例を示す断面図である。図７に示さ
れる半導体装置は、下部に、酸化物半導体以外の材料（例えば、シリコン）を用いたトラ
ンジスタ２５０を有し、上部に酸化物半導体を用いたトランジスタ１５０を有するもので
ある。酸化物半導体を用いたトランジスタ１５０は、図１に示したトランジスタ１５０で
ある。なお、トランジスタ２５０およびトランジスタ１５０は、いずれもｎ型トランジス
タとして説明するが、ｐ型トランジスタを採用しても良い。特に、トランジスタ２５０は
、ｐ型とすることが容易である。
トランジスタ２５０は、半導体材料を含む基板２００に設けられたチャネル形成領域２１
６と、チャネル形成領域２１６を挟むように設けられた不純物領域２１４および高濃度不
純物領域２２０（これらをあわせて単に不純物領域とも呼ぶ）と、チャネル形成領域２１
６上に設けられたゲート絶縁層２０８ａと、ゲート絶縁層２０８ａ上に設けられたゲート
電極層２１０ａと、不純物領域２１４と電気的に接続するソース電極層またはドレイン電
極層２３０ａ、および、ソース電極層またはドレイン電極層２３０ｂを有する（図７参照
）。
ここで、ゲート電極層２１０ａの側面にはサイドウォール絶縁層２１８が設けられている
。また、基板２００の主平面に垂直な方向から見てサイドウォール絶縁層２１８と重なら
ない領域には、高濃度不純物領域２２０を有し、高濃度不純物領域２２０と接する金属化
合物領域２２４を有する。また、基板２００上にはトランジスタ２５０を囲むように素子
分離絶縁層２０６が設けられており、トランジスタ２５０を覆うように、層間絶縁層２２
６および層間絶縁層２２８が設けられている。ソース電極層またはドレイン電極層２３０
ａ、ソース電極層またはドレイン電極層２３０ｂは、層間絶縁層２２６および層間絶縁層
２２８に形成された開口を通じて、金属化合物領域２２４と電気的に接続されている。つ
まり、ソース電極層またはドレイン電極層２３０ａ、ソース電極層またはドレイン電極層
２３０ｂは、金属化合物領域２２４を介して高濃度不純物領域２２０および不純物領域２
１４と電気的に接続されている。
トランジスタ１５０は、絶縁層１０２上に設けられた第１の酸化物半導体層１０４ａおよ
び第２の酸化物半導体層１０６ａと、第１の酸化物半導体層１０４ａおよび第２の酸化物
半導体層１０６ａ上に設けられ、第１の酸化物半導体層１０４ａおよび第２の酸化物半導
体層１０６ａと電気的に接続されているソース電極層１０８ａ、ドレイン電極層１０８ｂ
と、第１の酸化物半導体層１０４ａ、第２の酸化物半導体層１０６ａ、ソース電極層１０
８ａ、およびドレイン電極層１０８ｂを覆うように設けられたゲート絶縁層１１２と、ゲ
ート絶縁層１１２上の、第２の酸化物半導体層１０６ａと重畳する領域に設けられたゲー
ト電極層１１４と、を有する（図７参照）。
また、トランジスタ１５０上には、層間絶縁層１１６および層間絶縁層１１８が設けられ
ている。ここで、ゲート絶縁層１１２、層間絶縁層１１６、および層間絶縁層１１８には
、ソース電極層１０８ａ、ドレイン電極層１０８ｂにまで達する開口が設けられており、
当該開口を通じて、電極２５４ｄ、電極２５４ｅが、それぞれ、ソース電極層１０８ａ、
ドレイン電極層１０８ｂに接して形成されている。また、電極２５４ｄ、電極２５４ｅと
同様に、ゲート絶縁層１１２、層間絶縁層１１６、および層間絶縁層１１８に設けられた
開口を通じて、電極２３６ａ、電極２３６ｂ、電極２３６ｃに接する電極２５４ａ、電極
２５４ｂ、電極２５４ｃが形成されている。
また、層間絶縁層１１８上には絶縁層２５６が設けられており、当該絶縁層２５６に埋め
込まれるように、電極２５８ａ、電極２５８ｂ、電極２５８ｃ、電極２５８ｄが設けられ
ている。ここで、電極２５８ａは電極２５４ａと接しており、電極２５８ｂは電極２５４
ｂと接しており、電極２５８ｃは電極２５４ｃおよび電極２５４ｄと接しており、電極２
５８ｄは電極２５４ｅと接している。
つまり、トランジスタ１５０のソース電極層１０８ａまたはドレイン電極層１０８ｂは、
電極２３０ｃ、電極２３６ｃ、電極２５４ｃ、電極２５８ｃ、電極２５４ｄを介して、他
の要素（酸化物半導体以外の材料を用いたトランジスタなど）と電気的に接続されている
（図７参照）。さらに、トランジスタ１５０のソース電極層１０８ａまたはドレイン電極
層１０８ｂは、電極２５４ｅ、電極２５８ｄを介して、他の要素に電気的に接続されてい
る。なお、接続に係る電極（電極２３０ｃ、電極２３６ｃ、電極２５４ｃ、電極２５８ｃ
、電極２５４ｄ等）の構成は、上記に限定されず、適宜追加、省略等が可能である。
なお、各種電極（例えば、電極２５８ａ、電極２５８ｂ、電極２５８ｃ、電極２５８ｄな
ど）の一部には銅を含む材料を用いることが好ましい。これらの一部に銅を含む材料を用
いることで、導電性を向上させることができる。銅を含む電極や配線は、いわゆるダマシ
ンプロセスなどによって形成することが可能である。
以上、本実施の形態では、積層構造にかかる半導体装置の代表的な一例について説明した
が、本発明の一態様はこれに限定されない。例えば、トランジスタの構成、絶縁層の数や
配置、電極や配線の数や接続関係、などは適宜変更することが可能である。例えば、電極
の接続関係の一例として、トランジスタ２５０のゲート電極層２１０ａと、トランジスタ
１５０のソース電極層１０８ａまたはドレイン電極層１０８ｂとが電気的に接続される構
成を採用することもできる。
このように、酸化物半導体以外の材料を用いたトランジスタと、酸化物半導体を用いたト
ランジスタとを一体に備える構成とすることで、酸化物半導体を用いたトランジスタとは
異なる電気特性が要求される半導体装置を実現することができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
（実施の形態５）
本実施の形態では、本発明の一態様に係る半導体装置の具体例として、記憶装置として機
能する半導体装置の構成例を説明する。なお、ここでは、酸化物半導体を用いたトランジ
スタと、酸化物半導体以外の材料（例えば、シリコン）を用いたトランジスタと、を含む
半導体装置について説明する。
図８に示す半導体装置では、トランジスタ３００のゲート電極と、トランジスタ３０２の
ソース電極またはドレイン電極の一方とは、電気的に接続されている。また、第１の配線
（１ｓｔ Ｌｉｎｅ：ソース線とも呼ぶ）とトランジスタ３００のソース電極とは、電気
的に接続され、第２の配線（２ｎｄ Ｌｉｎｅ：ビット線とも呼ぶ）とトランジスタ３０
０のドレイン電極とは、電気的に接続されている。そして、第３の配線（３ｒｄ Ｌｉｎ
ｅ：第１信号線とも呼ぶ）とトランジスタ３０２のソース電極またはドレイン電極の他方
とは、電気的に接続され、第４の配線（４ｔｈ Ｌｉｎｅ：第２信号線とも呼ぶ）と、ト
ランジスタ３０２のゲート電極とは、電気的に接続されている。ここで、トランジスタ３
００には酸化物半導体以外の材料（例えば、シリコン）が用いられており、トランジスタ
３０２には酸化物半導体材料が用いられている。
酸化物半導体以外の材料を用いたトランジスタ３００は十分な高速動作が可能なため、こ
れを用いることにより、記憶内容の読み出しなどを高速に行うことが可能である。また、
酸化物半導体を用いたトランジスタ３０２は、オフ電流が極めて小さいという特徴を有し
ている。このため、トランジスタ３０２をオフ状態とすることで、トランジスタ３００の
ゲート電極の電位を極めて長時間にわたって保持することが可能である。
トランジスタ３０２のソース電極またはドレイン電極は、トランジスタ３００のゲート電
極と電気的に接続されることにより、不揮発性メモリ素子として用いられるフローティン
グゲート型トランジスタのフローティングゲートと同等の作用を奏する。このため、本実
施の形態においては、トランジスタ３０２のソース電極またはドレイン電極とトランジス
タ３００のゲート電極が電気的に接続される部位をフローティングゲート部ＦＧと呼ぶ。
当該フローティングゲート部ＦＧは絶縁物中に埋設されていることにより電荷を保持する
ことができる。トランジスタ３０２はシリコン半導体で形成されるトランジスタ３００と
比較して、オフ電流が１０万分の１以下であるため、フローティングゲート部ＦＧに蓄積
される電荷の、トランジスタ３０２のリークによる消失を無視することができる。
このような構成を採用することで、従来のフローティングゲート型トランジスタにおいて
指摘されているゲート絶縁膜（トンネル絶縁膜）の劣化という問題を回避することができ
る。すなわち電子をフローティングゲートに注入する際に生じるトンネル電流によってゲ
ート絶縁膜が劣化するという問題を解消することができる。このため、図８に示す半導体
装置では、原理的に書き込み回数の制限を無視することができる。
なお、フローティングゲート部ＦＧには容量素子を付加してもよい。フローティングゲー
ト部ＦＧに容量素子を付加することで、電荷の保持が容易になり、また、各配線の電位変
動に起因するフローティングゲート部ＦＧの電位変動を抑制することが容易になる。
図８に示す半導体装置では、トランジスタ３００のゲート電極の電位が保持可能という特
徴を生かすことで、次のように、情報の書き込み、保持、読み出しが可能である。
はじめに、情報の書き込みおよび保持について説明する。まず、第４の配線の電位を、ト
ランジスタ３０２がオン状態となる電位として、トランジスタ３０２をオン状態とする。
これにより、第３の配線の電位が、トランジスタ３００のゲート電極に与えられる（書き
込み）。その後、第４の配線の電位を、トランジスタ３０２がオフ状態となる電位として
、トランジスタ３０２をオフ状態とすることにより、トランジスタ３００のゲート電極の
電位が保持される（保持）。
トランジスタ３０２のオフ電流は極めて小さいから、トランジスタ３００のゲート電極の
電位は長時間にわたって保持される。例えば、トランジスタ３００のゲート電極の電位が
トランジスタ３００をオン状態とする電位であれば、トランジスタ３００のオン状態が長
時間にわたって保持されることになる。また、トランジスタ３００のゲート電極の電位が
トランジスタ３００をオフ状態とする電位であれば、トランジスタ３００のオフ状態が長
時間にわたって保持される。
次に、情報の読み出しについて説明する。上述のように、トランジスタ３００のオン状態
またはオフ状態が保持された状態において、第１の配線に所定の電位（低電位）が与えら
れると、トランジスタ３００のオン状態またはオフ状態に応じて、第２の配線の電位は異
なる値をとる。例えば、トランジスタ３００がオン状態の場合には、第１の配線の電位に
対して、第２の配線の電位が低下することになる。逆に、トランジスタ３００がオフ状態
の場合には、第２の配線の電位は変化しない。
このように、情報が保持された状態において、第１の配線の電位と第２の配線の電位とを
比較することで、情報を読み出すことができる。
次に、情報の書き換えについて説明する。情報の書き換えは、上記情報の書き込みおよび
保持と同様に行われる。つまり、第４の配線の電位を、トランジスタ３０２がオン状態と
なる電位として、トランジスタ３０２をオン状態とする。これにより、第３の配線の電位
（新たな情報に係る電位）が、トランジスタ３００のゲート電極に与えられる。その後、
第４の配線の電位を、トランジスタ３０２がオフ状態となる電位として、トランジスタ３
０２をオフ状態とすることにより、新たな情報が保持された状態となる。
このように、本発明に係る半導体装置は、再度の情報の書き込みによって直接的に情報を
書き換えることが可能である。このためフラッシュメモリなどにおいて必要とされる消去
動作が不要であり、消去動作に起因する動作速度の低下を抑制することができる。つまり
、半導体装置の高速動作が実現される。
また、本実施の形態に係る半導体装置は、トランジスタ３０２の低オフ電流特性により、
極めて長時間にわたり情報を保持することが可能である。つまり、ＤＲＡＭなどで必要と
されるリフレッシュ動作が不要であり、消費電力を抑制することができる。また、実質的
な不揮発性の半導体装置として用いることが可能である。
また、トランジスタ３０２のスイッチング動作によって情報の書き込みなどを行うため、
高い電圧を必要とせず、素子の劣化の問題もない。さらに、トランジスタのオン、オフに
よって、情報の書き込みや消去が行われるため、高速な動作も容易に実現しうる。
また、酸化物半導体以外の材料を用いたトランジスタは十分な高速動作が可能なため、こ
れを用いることにより、記憶内容の読み出しを高速に行うことが可能である。
なお、上記説明は、電子を多数キャリアとするｎ型トランジスタ（ｎチャネル型トランジ
スタ）を用いる場合についてのものであるが、ｎ型トランジスタに代えて、正孔を多数キ
ャリアとするｐ型トランジスタを用いることができるのは言うまでもない。
本実施の形態にかかる半導体装置は、例えば実施の形態４において説明したようなトラン
ジスタの積層構造によって形成することができる。もちろん、開示する発明をトランジス
タの積層構造に限定する必要はない。例えば、トランジスタ３００とトランジスタ３０２
を同一面上に形成しても良い。また、本実施の形態にかかる半導体装置は、トランジスタ
３０２のオフ電流が小さいことを利用するものであるから、トランジスタ３００について
は特に限定する必要はない。例えば、本実施の形態では酸化物半導体以外の材料を用いて
トランジスタ３００を形成しているが、酸化物半導体を用いても構わない。
また、本実施の形態では理解を容易にするため、最小単位の半導体装置について説明した
が、半導体装置の構成はこれに限られるものではない。複数の半導体装置を適当に接続し
て、より高度な半導体装置を構成することもできる。例えば、上記半導体装置を複数用い
て、ＮＡＮＤ型やＮＯＲ型の半導体装置を構成することが可能である。配線の構成も図８
に限定されず、適宜変更することができる。
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み
合わせて用いることができる。
（実施の形態６）
本実施の形態では、ｃ軸配向した酸化物半導体層を含むトランジスタを作製し、該トラン
ジスタを画素部、さらには駆動回路に用いて表示機能を有する半導体装置（表示装置とも
いう）を作製する場合について説明する。また、駆動回路の一部または全部を、画素部と
同じ基板上に一体形成し、システムオンパネルを形成することができる。
本実施の形態では、本発明の一形態である半導体装置として液晶表示装置の例を示す。ま
ず、半導体装置の一形態に相当する液晶表示パネルの外観及び断面について、図９を用い
て説明する。図９（Ａ）は、第１の基板４００１上に形成されたｃ軸配向した酸化物半導
体層を含むトランジスタ４０１０、４０１１、及び液晶素子４０１３を、第２の基板４０
０６との間にシール材４００５によって封止した、パネルの上面図であり、図９（Ｂ）は
、図９（Ａ）のＭ−Ｎにおける断面図に相当する。
第１の基板４００１上に設けられた画素部４００２と、信号線駆動回路４００３と、走査
線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。また画素
部４００２と、信号線駆動回路４００３と、走査線駆動回路４００４の上に第２の基板４
００６が設けられている。よって画素部４００２、信号線駆動回路４００３、及び走査線
駆動回路４００４は、第１の基板４００１とシール材４００５と第２の基板４００６とに
よって、液晶層４００８と共に封止されている。
また、第１の基板４００１上に設けられた画素部４００２と、信号線駆動回路４００３と
、走査線駆動回路４００４は、トランジスタを複数有しており、図９（Ｂ）では、画素部
４００２に含まれるトランジスタ４０１０と、走査線駆動回路４００４に含まれるトラン
ジスタ４０１１とを例示している。トランジスタ４０１０、４０１１上には絶縁層４０２
０、４０１４、４０２１が設けられている。
トランジスタ４０１０、４０１１は、実施の形態２で示したｃ軸配向した酸化物半導体層
を含むトランジスタを適用することができる。本実施の形態において、トランジスタ４０
１０、４０１１はｎチャネル型トランジスタである。
絶縁層４０２１上において、駆動回路用のトランジスタ４０１１の酸化物半導体層のチャ
ネル形成領域と重なる位置に導電層４０４０が設けられている。導電層４０４０を酸化物
半導体層のチャネル形成領域と重なる位置に設けることによって、ＢＴ試験前後における
トランジスタ４０１１のしきい値電圧の変化量を低減することができる。また、導電層４
０４０は、電位がトランジスタ４０１１のゲート電極層と同じでもよいし、異なっていて
も良く、第２のゲート電極層として機能させることもできる。また、導電層４０４０の電
位は、ＧＮＤ、０Ｖ、またはフローティング状態であってもよい。
また、液晶素子４０１３が有する画素電極層４０３０は、トランジスタ４０１０と電気的
に接続されている。そして液晶素子４０１３の対向電極層４０３１は第２の基板４００６
上に形成されている。画素電極層４０３０と対向電極層４０３１と液晶層４００８とが重
なっている部分が、液晶素子４０１３に相当する。なお、画素電極層４０３０、対向電極
層４０３１にはそれぞれ配向膜として機能する絶縁層４０３２、４０３３が設けられ、絶
縁層４０３２、４０３３を介して液晶層４００８を挟持している。
なお、第２の基板４００６としては、ガラス、プラスチックを用いることができる。
また、４０３５は絶縁層を選択的にエッチングすることで得られる柱状のスペーサであり
、画素電極層４０３０と対向電極層４０３１との間の距離（セルギャップ）を制御するた
めに設けられている。なお球状のスペーサを用いていても良い。また、対向電極層４０３
１は、トランジスタ４０１０と同一絶縁基板上に設けられる共通電位線と電気的に接続さ
れる。また、共通接続部を用いて、一対の基板間に配置される導電性粒子を介して対向電
極層４０３１と共通電位線とを電気的に接続することができる。なお、導電性粒子はシー
ル材４００５に含有させる。
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つで
あり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直
前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善
するために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層４００８に
用いると良い。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍ
ｓｅｃ以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さ
い。
また、ブルー相を示す液晶を用いると、配向膜へのラビング処理も不要となるため、ラビ
ング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示
装置の不良や破損を軽減することができる。よって液晶表示装置の生産性を向上させるこ
とが可能となる。特に、酸化物半導体層を用いるトランジスタでは、静電気の影響により
トランジスタの電気的な特性が著しく変動して設計範囲を逸脱する恐れがある。よって酸
化物半導体層を用いるトランジスタを有する液晶表示装置にブルー相の液晶材料を用いる
ことはより効果的である。なお、ブルー相を用いる場合は、図９の構成に限らず、対向電
極層４０３１に相当する電極層が画素電極層４０３０と同じ基板側に形成された構造の、
所謂横電界モードの構成を用いても良い。
なお、本実施の形態で示す液晶表示装置は透過型液晶表示装置の例であるが、反射型液晶
表示装置としても良いし、半透過型液晶表示装置としても良い。
また、本実施の形態で示す液晶表示装置では、基板の外側（視認側）に偏光板を設け、内
側に着色層、表示素子に用いる電極層という順に設ける例を示すが、偏光板は基板の内側
に設けてもよい。また、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光板
及び着色層の材料や作製工程条件によって適宜設定すればよい。また、必要に応じてブラ
ックマトリクスとして機能する遮光層を設けてもよい。
また、本実施の形態では、トランジスタの表面凹凸を低減するため、及びトランジスタの
信頼性を向上させるため、トランジスタを保護層や平坦化絶縁層として機能する絶縁層（
絶縁層４０２０、絶縁層４０１４、絶縁層４０２１）で覆う構成となっている。なお、保
護層は、大気中に浮遊する有機物や金属物、水蒸気などの汚染不純物の侵入を防ぐための
ものであり、緻密な膜が好ましい。保護層は、スパッタ法を用いて、酸化珪素層、窒化珪
素層、酸化窒化珪素層、窒化酸化珪素層、酸化アルミニウム層、窒化アルミニウム層、酸
化窒化アルミニウム層、又は窒化酸化アルミニウム層の単層、又は積層で形成すればよい
。
ここでは、保護層として積層の絶縁層を形成する。例えば、一層目の絶縁層４０２０とし
て、スパッタ法を用いて酸化珪素層を形成する。保護層として酸化珪素層を用いると、保
護層と接する酸化物半導体層に酸素を添加し、酸素欠損を低減することができる。
また、二層目の絶縁層４０１４として、プラズマＣＶＤ法を用いて水素を含む窒化物絶縁
層の一つである窒化珪素層を形成し、その後熱処理を行って酸化物半導体層に水素を拡散
させる。また、保護層として窒化珪素層を用いると、ナトリウム等のイオンが半導体領域
中に侵入して、トランジスタの電気特性を変化させることを抑制することができる。
また、平坦化絶縁層として絶縁層４０２１を形成する。絶縁層４０２１としては、アクリ
ル等の有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ
−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンシリケートガラス）、ＢＰＳＧ（リンホウ
素シリケートガラス）等を用いることができる。なお、これらの材料で形成される絶縁層
を複数積層させることで、絶縁層４０２１を形成してもよい。
画素電極層４０３０、対向電極層４０３１は、酸化タングステンを含むインジウム酸化物
、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、
酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す）、イ
ンジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導
電性材料を用いることができる。
また同一基板上に形成された信号線駆動回路４００３と、走査線駆動回路４００４または
画素部４００２に与えられる各種信号及び電位は、ＦＰＣ４０１８を介して供給されてい
る。
本実施の形態では、接続端子電極４０１５が、液晶素子４０１３が有する画素電極層４０
３０と同じ導電層から形成され、端子電極４０１６は、トランジスタ４０１０、４０１１
のソース電極層及びドレイン電極層と同じ導電層で形成されている。
接続端子電極４０１５は、ＦＰＣ４０１８が有する端子と、異方性導電層４０１９を介し
て電気的に接続されている。
また、必要であれば、カラーフィルタを各画素に対応して設ける。また、第１の基板４０
０１と第２の基板４００６の外側には偏光板や拡散板を設ける。また、バックライトの光
源は冷陰極管やＬＥＤにより構成されて液晶表示モジュールとなる。
液晶表示モジュールには、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉ
ｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓ
ｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａ
ｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇ
ｎｍｅｎｔ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ
Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂ
ｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉ
ｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（Ａｎｔｉｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑ
ｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
以上の工程により、液晶表示装置を作製することができる。
実施の形態２に示すｃ軸配向した酸化物半導体層を含むトランジスタは、結晶性の優れた
酸化物半導体層を有し、高い電界効果移動度を有するため、本実施の形態のように、これ
を用いて液晶表示装置を製造することで、優れた表示特性の液晶表示装置が実現される。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態７）
半導体装置の一形態に相当する発光表示パネル（発光パネルともいう）の外観及び断面に
ついて、図１０を用いて説明する。図１０（Ａ）は、第１の基板上に形成されたｃ軸配向
した酸化物半導体層を含むトランジスタ及び発光素子を、第２の基板との間にシール材に
よって封止した、パネルの平面図であり、図１０（Ｂ）は、図１０（Ａ）のＨ−Ｉにおけ
る断面図に相当する。
第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０
３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂを囲むようにして、シール材４５０５
が設けられている。また画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び
走査線駆動回路４５０４ａ、４５０４ｂの上に第２の基板４５０６が設けられている。よ
って画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５
０４ａ、４５０４ｂは、第１の基板４５０１とシール材４５０５と第２の基板４５０６と
によって、充填材４５０７と共に密封されている。このように外気に曝されないように気
密性が高く、脱ガスの少ない保護フィルムやカバー材でパッケージング（封入）すること
が好ましい。
また第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４
５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、トランジスタを複数有してお
り、図１０（Ｂ）では、画素部４５０２に含まれるトランジスタ４５１０と、信号線駆動
回路４５０３ａに含まれるトランジスタ４５０９とを例示している。
トランジスタ４５０９、４５１０は、実施の形態２で示したｃ軸配向した酸化物半導体層
を含む移動度の高いトランジスタを適用することができる。本実施の形態において、トラ
ンジスタ４５０９、４５１０はｎチャネル型トランジスタである。
駆動回路用のトランジスタ４５０９の酸化物半導体層のチャネル形成領域と重なる位置に
導電層４５４０が絶縁層４５４４上に設けられている。また、導電層４５４０は、電位が
トランジスタ４５０９のゲート電極層と同じでもよいし、異なっていても良く、第２のゲ
ート電極層として機能させることもできる。また、導電層４５４０の電位は、ＧＮＤ、０
Ｖ、またはフローティング状態であってもよい。
トランジスタ４５０９においては、保護絶縁層としてチャネル形成領域を含む半導体層に
接して絶縁層４５４１が形成されている。絶縁層４５４１は実施の形態２で示した酸化物
絶縁層４１２と同様な材料及び方法で形成すればよい。また、絶縁層４５４１上に保護絶
縁層４５１４が形成されている。保護絶縁層４５１４は実施の形態２で示した層間絶縁層
４１６と同様な材料及び方法で形成すればよい。ここでは、保護絶縁層４５１４として、
ＰＣＶＤ法により窒化珪素層を形成する。
また、保護絶縁層４５１４上に、トランジスタの表面凹凸を低減する平坦化絶縁層として
機能する絶縁層４５４４を形成する。絶縁層４５４４としては、実施の形態６で示した絶
縁層４０２１と同様な材料及び方法で形成すればよい。ここでは、絶縁層４５４４として
アクリルを用いる。
また４５１１は発光素子に相当し、発光素子４５１１が有する画素電極である第１の電極
層４５１７は、トランジスタ４５１０のソース電極層またはドレイン電極層と電気的に接
続されている。なお発光素子４５１１の構成は、第１の電極層４５１７、電界発光層４５
１２、第２の電極層４５１３の積層構造であるが、示した構成に限定されない。発光素子
４５１１から取り出す光の方向などに合わせて、発光素子４５１１の構成は適宜変えるこ
とができる。
隔壁４５２０は、有機樹脂層、または無機絶縁層を用いて形成する。特に感光性の材料を
用い、第１の電極層４５１７上に開口部を形成し、その開口部の側壁が連続した曲率を有
する傾斜面となるようにすることが好ましい。
電界発光層４５１２は、単数の層で構成されていても、複数の層が積層されるように構成
されていても良い。
発光素子４５１１に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層
４５１３及び隔壁４５２０上に保護層を形成してもよい。保護層としては、窒化珪素層、
窒化酸化珪素層、ＤＬＣ層等を形成することができる。
また、信号線駆動回路４５０３ａ、４５０３ｂ、走査線駆動回路４５０４ａ、４５０４ｂ
、または画素部４５０２に与えられる各種信号及び電位は、ＦＰＣ４５１８ａ、４５１８
ｂを介して供給されている。
接続端子電極４５１５が、発光素子４５１１が有する第１の電極層４５１７と同じ導電層
から形成され、端子電極４５１６は、トランジスタ４５０９、４５１０が有するソース電
極層及びドレイン電極層と同じ導電層で形成されている。
接続端子電極４５１５は、ＦＰＣ４５１８ａが有する端子と、異方性導電層４５１９を介
して電気的に接続されている。
発光素子４５１１からの光の取り出し方向に位置する基板として、第２の基板は透光性で
なければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムま
たはアクリルフィルムのような透光性を有する材料を用いる。
また、充填材４５０７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹
脂または熱硬化樹脂を用いることができ、アクリル、エポキシ樹脂などを用いることがで
きる。例えば充填材として窒素を用いればよい。
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、
位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよ
い。
以上の工程により、発光表示装置（表示パネル）を作製することができる。
実施の形態２に示すｃ軸配向した酸化物半導体層を用いたトランジスタは、結晶性の優れ
た酸化物半導体層を有し、高い電界効果移動度を有するため、本実施の形態のように、こ
れを用いて発光表示装置を製造することで、優れた表示特性の発光表示装置が実現される
。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態８）
半導体装置の一形態として電子ペーパーの例を示す。
実施の形態１乃至３に示す方法により得られるｃ軸配向した酸化物半導体層を含むトラン
ジスタは、スイッチング素子と電気的に接続する素子を利用して電子インクを駆動させる
電子ペーパーに用いてもよい。電子ペーパーは、電気泳動表示装置（電気泳動ディスプレ
イ）とも呼ばれており、紙と同じように読みやすく、他の表示装置に比べ低消費電力化、
薄型化、軽量化が可能という利点を有している。
電気泳動ディスプレイは、様々な形態が考えられ得るが、例えば、プラスの電荷を有する
第１の粒子と、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒また
は溶質に複数分散されたものであり、マイクロカプセルに電界を印加することによって、
マイクロカプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみ
を表示する構成とすることができる。なお、第１の粒子または第２の粒子は染料を含み、
電界がない場合において移動しないものである。また、第１の粒子の色と第２の粒子の色
は異なるもの（無色を含む）とする。
このように、電気泳動ディスプレイは、誘電定数の高い物質が高い電界領域に移動する、
いわゆる誘電泳動的効果を利用したディスプレイである。
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、こ
の電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また
、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
また、アクティブマトリクス基板上に適宜、二つの電極の間に挟まれるように上記マイク
ロカプセルを複数配置すればアクティブマトリクス型の表示装置が完成し、マイクロカプ
セルに電界を印加すれば表示を行うことができる。例えば、実施の形態２のｃ軸配向した
酸化物半導体層を含むトランジスタによって得られるアクティブマトリクス基板を用いる
ことができる。
なお、マイクロカプセル中の第１の粒子および第２の粒子は、導電体材料、絶縁体材料、
半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレク
トロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を
用いて形成することができる。
図１１には、半導体装置の例として、アクティブマトリクス型の電子ペーパーを示す。半
導体装置に用いられるトランジスタ５８１は、実施の形態２で示すトランジスタと同様に
作製でき、ｃ軸配向した酸化物半導体層を含む移動度の高いトランジスタである。また、
絶縁層５８４は、水素を含む窒化物絶縁層であり、ｃ軸配向した酸化物半導体層に水素を
供給するために設けられている。
図１１の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイス
トボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層であ
る第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の電極層に電位差
を生じさせての球形粒子の向きを制御することにより、表示を行う方法である。
第１の基板５８０上に形成されたトランジスタ５８１はボトムゲート構造のトランジスタ
であり、ソース電極層またはドレイン電極層によって第１の電極層５８７と、絶縁層５８
５に形成する開口で接しており電気的に接続している。第１の電極層５８７と第２の基板
５９６に設けられた第２の電極層５８８との間には球形粒子５８９が設けられており、球
形粒子５８９の周囲は樹脂等の充填材５９５で充填されている。球形粒子５８９内のキャ
ビティ５９４は液体で満たされており、かつ黒色領域５９０ａ及び白色領域５９０ｂを有
する粒子が存在している。
また、第１の電極層５８７が画素電極に相当し、第２の電極層５８８が共通電極に相当す
る。第２の電極層５８８は、トランジスタ５８１と同一絶縁基板上に設けられる共通電位
線と電気的に接続される。共通接続部を用いて、一対の基板間に配置される導電性粒子を
介して第２の電極層５８８と共通電位線とを電気的に接続することができる。
また、ツイストボールの代わりに、電気泳動素子を用いることも可能である。透明な液体
と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径１０μｍ〜２０
０μｍ程度のマイクロカプセルを用いる。第１の電極層と第２の電極層との間に設けられ
るマイクロカプセルは、第１の電極層と第２の電極層によって、電場が与えられると、白
い微粒子と、黒い微粒子が逆の方向に移動し、白または黒を表示することができる。この
原理を応用した表示素子が電気泳動表示素子であり、一般的に電子ペーパーとよばれてい
る。
以上の工程により、電子ペーパーを作製することができる。
本実施の形態では、実施の形態２に示すｃ軸配向した酸化物半導体層を含むトランジスタ
を用いて、いわゆる電子ペーパーを作製している。当該トランジスタは、結晶性の優れた
酸化物半導体層を有し、高い電界効果移動度を有するため、これを用いて電子ペーパーを
製造することで、優れた表示特性の電子ペーパーが実現される。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態９）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用すること
ができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン
受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメ
ラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型
ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられ
る。
本実施の形態では、実施の形態６乃至８のいずれか一つから得られる表示装置を搭載した
電子機器の例について図１２及び図１３を用いて説明する。
図１２（Ａ）は、少なくとも表示装置を一部品として実装して作製したノート型のパーソ
ナルコンピュータであり、本体３００１、筐体３００２、表示部３００３、キーボード３
００４などによって構成されている。なお、実施の形態６に示す液晶表示装置をノート型
のパーソナルコンピュータは有している。
図１２（Ｂ）は、少なくとも表示装置を一部品として実装して作製した携帯情報端末（Ｐ
ＤＡ）であり、本体３０２１には表示部３０２３と、外部インターフェイス３０２５と、
操作ボタン３０２４等が設けられている。また操作用の付属品としてスタイラス３０２２
がある。なお、実施の形態７に示す発光表示装置を携帯情報端末は有している。
図１２（Ｃ）は実施の形態８に示す電子ペーパーを一部品として実装して作製した電子書
籍である。図１２（Ｃ）は、電子書籍の一例を示している。例えば、電子書籍２７００は
、筐体２７０１および筐体２７０３の２つの筐体で構成されている。筐体２７０１および
筐体２７０３は、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉
動作を行うことができる。このような構成により、紙の書籍のように取り扱うことが可能
となる。
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み
込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成として
もよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とするこ
とで、例えば右側の表示部（図１２（Ｃ）では表示部２７０５）に文章を表示し、左側の
表示部（図１２（Ｃ）では表示部２７０７）に画像を表示することができる。
また、図１２（Ｃ）では、筐体２７０１に操作部などを備えた例を示している。例えば、
筐体２７０１において、電源２７２１、操作キー２７２３、スピーカー２７２５などを備
えている。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一
面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の
裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部など
を備える構成としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持た
せた構成としてもよい。
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、
電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすること
も可能である。
図１２（Ｄ）は、少なくとも表示装置を一部品として実装して作製した携帯電話であり、
筐体２８００及び筐体２８０１の二つの筐体で構成されている。筐体２８０１には、表示
パネル２８０２、スピーカー２８０３、マイクロフォン２８０４、ポインティングデバイ
ス２８０６、カメラ２８０７、外部接続端子２８０８などを備えている。また、筐体２８
００には、携帯電話の充電を行う太陽電池２８１０、外部メモリスロット２８１１などを
備えている。また、アンテナは筐体２８０１内部に内蔵されている。
また、表示パネル２８０２はタッチパネルを備えており、図１２（Ｄ）には映像表示され
ている複数の操作キー２８０５を点線で示している。なお、太陽電池２８１０で出力され
る電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。
表示パネル２８０２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル
２８０２と同一面上にカメラ２８０７を備えているため、テレビ電話が可能である。スピ
ーカー２８０３及びマイクロフォン２８０４は音声通話に限らず、テレビ電話、録音、再
生などが可能である。さらに、筐体２８００と筐体２８０１は、スライドし、図１２（Ｄ
）のように展開している状態から重なり合った状態とすることができ、携帯に適した小型
化が可能である。
外部接続端子２８０８はＡＣアダプタ及びＵＳＢケーブルなどの各種ケーブルと接続可能
であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部
メモリスロット２８１１に記録媒体を挿入することにより、より大量のデータ保存及び移
動に対応できる。
また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであっても
よい。
図１２（Ｅ）は少なくとも表示装置を一部品として実装して作製したデジタルカメラであ
り、本体３０５１、表示部（Ａ）３０５７、接眼部３０５３、操作スイッチ３０５４、表
示部（Ｂ）３０５５、バッテリー３０５６などによって構成されている。
図１３は、テレビジョン装置の一例を示している。テレビジョン装置９６００は、筐体９
６０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示するこ
とが可能である。また、ここでは、スタンド９６０５により筐体９６０１を支持した構成
を示している。
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモ
コン操作機９６１０により行うことができる。リモコン操作機９６１０が備える操作キー
９６０９により、チャンネルの切り替えや音量の操作を行うことができ、表示部９６０３
に表示される映像を操作することができる。また、リモコン操作機９６１０に、当該リモ
コン操作機９６１０から出力する情報を表示する表示部９６０７を設ける構成としてもよ
い。
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機に
より一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線に
よる通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向
（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
表示部９６０３には、画素のスイッチング素子として、実施の形態２に示すトランジスタ
を複数配置し、その表示部９６０３と同一絶縁基板上に形成する駆動回路として実施の形
態２に示す移動度の高いトランジスタを配置する。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
１００ 基板
１０２ 絶縁層
１０４ 第１の酸化物半導体層
１０４ａ 第１の酸化物半導体層
１０５ 酸化物半導体層
１０６ 第２の酸化物半導体層
１０６ａ 第２の酸化物半導体層
１０８ 導電層
１０８ａ ソース電極層
１０８ｂ ドレイン電極層
１１２ ゲート絶縁層
１１４ ゲート電極層
１１６ 層間絶縁層
１１８ 層間絶縁層
１５０ トランジスタ
２００ 基板
２０６ 素子分離絶縁層
２０８ａ ゲート絶縁層
２１０ａ ゲート電極層
２１４ 不純物領域
２１６ チャネル形成領域
２１８ サイドウォール絶縁層
２２０ 高濃度不純物領域
２２４ 金属化合物領域
２２６ 層間絶縁層
２２８ 層間絶縁層
２３０ａ ドレイン電極層
２３０ｂ ドレイン電極層
２３０ｃ 電極
２３４ 絶縁層
２３６ａ 電極
２３６ｂ 電極
２３６ｃ 電極
２５０ トランジスタ
２５４ａ 電極
２５４ｂ 電極
２５４ｃ 電極
２５４ｄ 電極
２５４ｅ 電極
２５６ 絶縁層
２５８ａ 電極
２５８ｂ 電極
２５８ｃ 電極
２５８ｄ 電極
３００ トランジスタ
３０２ トランジスタ
４００ 基板
４０１ ゲート電極層
４０２ ゲート絶縁層
４０４ 第１の酸化物半導体層
４０４ａ 第１の酸化物半導体層
４０６ 第２の酸化物半導体層
４０６ａ 第２の酸化物半導体層
４０８ａ ソース電極層
４０８ｂ ドレイン電極層
４１２ 酸化物絶縁層
４１４ 電極層
４１６ 層間絶縁層
４１８ 層間絶縁層
４５０ トランジスタ
４５１ トランジスタ
５００ 基板
５０１ ゲート電極層
５０２ ゲート絶縁層
５０４ａ 第１の酸化物半導体層
５０６ａ 第２の酸化物半導体層
５０８ａ ソース電極層
５０８ｂ ドレイン電極層
５１６ 層間絶縁層
５１８ 層間絶縁層
５２０ 酸化物絶縁層
５５０ トランジスタ
５８０ 第１の基板
５８１ トランジスタ
５８３ 絶縁層
５８４ 絶縁層
５８５ 絶縁層
５８７ 電極層
５８８ 電極層
５９０ａ 黒色領域
５９０ｂ 白色領域
５９４ キャビティ
５９５ 充填材
５９６ 第２の基板
２７００ 電子書籍
２７０１ 筐体
２７０３ 筐体
２７０５ 表示部
２７０７ 表示部
２７１１ 軸部
２７２１ 電源
２７２３ 操作キー
２７２５ スピーカー
２８００ 筐体
２８０１ 筐体
２８０２ 表示パネル
２８０３ スピーカー
２８０４ マイクロフォン
２８０５ 操作キー
２８０６ ポインティングデバイス
２８０７ カメラ
２８０８ 外部接続端子
２８１０ 太陽電池
２８１１ 外部メモリスロット
３００１ 本体
３００２ 筐体
３００３ 表示部
３００４ キーボード
３０２１ 本体
３０２２ スタイラス
３０２３ 表示部
３０２４ 操作ボタン
３０２５ 外部インターフェイス
３０５１ 本体
３０５３ 接眼部
３０５４ 操作スイッチ
３０５５ 表示部（Ｂ）
３０５６ バッテリー
３０５７ 表示部（Ａ）
４００１ 第１の基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００５ シール材
４００６ 第２の基板
４００８ 液晶層
４０１０ トランジスタ
４０１１ トランジスタ
４０１３ 液晶素子
４０１４ 絶縁層
４０１５ 接続端子電極
４０１６ 端子電極
４０１８ ＦＰＣ
４０１９ 異方性導電層
４０２０ 絶縁層
４０２１ 絶縁層
４０３０ 画素電極層
４０３１ 対向電極層
４０３２ 絶縁層
４０４０ 導電層
４５０１ 第１の基板
４５０２ 画素部
４５０３ａ 信号線駆動回路
４５０４ａ 走査線駆動回路
４５０５ シール材
４５０６ 第２の基板
４５０７ 充填材
４５０９ トランジスタ
４５１０ トランジスタ
４５１１ 発光素子
４５１２ 電界発光層
４５１３ 電極層
４５１４ 保護絶縁層
４５１５ 接続端子電極
４５１６ 端子電極
４５１７ 電極層
４５１８ａ ＦＰＣ
４５１９ 異方性導電層
４５２０ 隔壁
４５４０ 導電層
４５４１ 絶縁層
４５４４ 絶縁層
９６００ テレビジョン装置
９６０１ 筐体
９６０３ 表示部
９６０５ スタンド
９６０７ 表示部
９６０９ 操作キー
９６１０ リモコン操作機

Claims (1)

  1. ゲート電極と、ゲート絶縁膜と、酸化物半導体層と、第１の絶縁層と、第２の絶縁層と、を有する半導体装置の作製方法であって、
    前記酸化物半導体層に第１の加熱処理を行い、表面と略垂直な方向にｃ軸が配向する結晶領域を形成し、
    前記酸化物半導体層の上方に、前記第１の絶縁層を形成し、
    前記酸化物半導体層及び前記第１の絶縁層に第２の加熱処理を行い、前記第１の絶縁層から前記酸化物半導体層へ酸素を供給し、
    前記第１の加熱処理は、窒素雰囲気で熱処理を行った後、酸素雰囲気で熱処理を行い、
    前記第２の加熱処理は、窒素雰囲気で熱処理を行った後、酸素と窒素の混合ガス雰囲気で熱処理を行うことを特徴とする半導体装置の作製方法。
JP2015082950A 2009-12-18 2015-04-15 半導体装置の作製方法 Active JP5985697B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015082950A JP5985697B2 (ja) 2009-12-18 2015-04-15 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009288245 2009-12-18
JP2009288245 2009-12-18
JP2015082950A JP5985697B2 (ja) 2009-12-18 2015-04-15 半導体装置の作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2012246206A Division JP5759959B2 (ja) 2009-12-18 2012-11-08 半導体装置の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2016152451A Division JP6216420B2 (ja) 2009-12-18 2016-08-03 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JP2015159314A JP2015159314A (ja) 2015-09-03
JP5985697B2 true JP5985697B2 (ja) 2016-09-06

Family

ID=44151685

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2010280294A Active JP5134070B2 (ja) 2009-12-18 2010-12-16 半導体装置の作製方法
JP2012246206A Active JP5759959B2 (ja) 2009-12-18 2012-11-08 半導体装置の作製方法
JP2015082950A Active JP5985697B2 (ja) 2009-12-18 2015-04-15 半導体装置の作製方法
JP2016152451A Active JP6216420B2 (ja) 2009-12-18 2016-08-03 半導体装置の作製方法

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2010280294A Active JP5134070B2 (ja) 2009-12-18 2010-12-16 半導体装置の作製方法
JP2012246206A Active JP5759959B2 (ja) 2009-12-18 2012-11-08 半導体装置の作製方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2016152451A Active JP6216420B2 (ja) 2009-12-18 2016-08-03 半導体装置の作製方法

Country Status (5)

Country Link
US (2) US8664036B2 (ja)
JP (4) JP5134070B2 (ja)
KR (1) KR101768433B1 (ja)
TW (1) TWI509703B (ja)
WO (1) WO2011074409A1 (ja)

Families Citing this family (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2494692B1 (en) 2009-10-30 2016-11-23 Semiconductor Energy Laboratory Co. Ltd. Logic circuit and semiconductor device
WO2011065208A1 (en) 2009-11-27 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101835300B1 (ko) 2009-12-08 2018-03-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
CN102903758B (zh) 2009-12-28 2015-06-03 株式会社半导体能源研究所 半导体装置
KR20190093706A (ko) 2010-01-24 2019-08-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치와 이의 제조 방법
US8629438B2 (en) 2010-05-21 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI587405B (zh) 2010-08-16 2017-06-11 半導體能源研究所股份有限公司 半導體裝置之製造方法
US8883555B2 (en) 2010-08-25 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Electronic device, manufacturing method of electronic device, and sputtering target
KR101932576B1 (ko) 2010-09-13 2018-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8823092B2 (en) 2010-11-30 2014-09-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8809852B2 (en) 2010-11-30 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor element, semiconductor device, and method for manufacturing the same
TWI562379B (en) 2010-11-30 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing semiconductor device
US8629496B2 (en) 2010-11-30 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8916867B2 (en) * 2011-01-20 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor element and semiconductor device
US8878288B2 (en) 2011-04-22 2014-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8932913B2 (en) 2011-04-22 2015-01-13 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8916868B2 (en) 2011-04-22 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8809854B2 (en) 2011-04-22 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8847233B2 (en) 2011-05-12 2014-09-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a trenched insulating layer coated with an oxide semiconductor film
KR102492593B1 (ko) 2011-06-08 2023-01-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링 타겟, 스퍼터링 타겟의 제조 방법 및 박막의 형성 방법
JP4982620B1 (ja) * 2011-07-29 2012-07-25 富士フイルム株式会社 電界効果型トランジスタの製造方法、並びに、電界効果型トランジスタ、表示装置、イメージセンサ及びｘ線センサ
US8994019B2 (en) * 2011-08-05 2015-03-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5695535B2 (ja) 2011-09-27 2015-04-08 株式会社東芝 表示装置の製造方法
TWI613822B (zh) 2011-09-29 2018-02-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
DE112012004061B4 (de) 2011-09-29 2024-06-20 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
WO2013054933A1 (en) * 2011-10-14 2013-04-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2013058226A1 (ja) * 2011-10-21 2013-04-25 シャープ株式会社 半導体装置およびその製造方法
KR20130046357A (ko) * 2011-10-27 2013-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6122275B2 (ja) * 2011-11-11 2017-04-26 株式会社半導体エネルギー研究所 表示装置
US9057126B2 (en) * 2011-11-29 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing sputtering target and method for manufacturing semiconductor device
KR102072244B1 (ko) 2011-11-30 2020-01-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
TWI588910B (zh) 2011-11-30 2017-06-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
WO2013089115A1 (en) 2011-12-15 2013-06-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6053490B2 (ja) * 2011-12-23 2016-12-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8956912B2 (en) * 2012-01-26 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9196741B2 (en) 2012-02-03 2015-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102254731B1 (ko) 2012-04-13 2021-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8860022B2 (en) 2012-04-27 2014-10-14 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
CN104285302B (zh) 2012-05-10 2017-08-22 株式会社半导体能源研究所 半导体装置
JP5795551B2 (ja) * 2012-05-14 2015-10-14 富士フイルム株式会社 電界効果型トランジスタの製造方法
US20150171220A1 (en) * 2012-05-28 2015-06-18 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
US9059219B2 (en) * 2012-06-27 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR102213518B1 (ko) * 2012-06-29 2021-02-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9885108B2 (en) 2012-08-07 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Method for forming sputtering target
JP6021586B2 (ja) 2012-10-17 2016-11-09 株式会社半導体エネルギー研究所 半導体装置
JP2014082388A (ja) * 2012-10-17 2014-05-08 Semiconductor Energy Lab Co Ltd 半導体装置
US9166021B2 (en) * 2012-10-17 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6059501B2 (ja) * 2012-10-17 2017-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6204145B2 (ja) 2012-10-23 2017-09-27 株式会社半導体エネルギー研究所 半導体装置
WO2014065343A1 (en) 2012-10-24 2014-05-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20140151095A1 (en) * 2012-12-05 2014-06-05 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method for manufacturing the same
KR102712705B1 (ko) 2012-12-28 2024-10-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6370048B2 (ja) * 2013-01-21 2018-08-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI614813B (zh) 2013-01-21 2018-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
US9190527B2 (en) 2013-02-13 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
TWI611566B (zh) * 2013-02-25 2018-01-11 半導體能源研究所股份有限公司 顯示裝置和電子裝置
JP6141777B2 (ja) 2013-02-28 2017-06-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI664731B (zh) * 2013-05-20 2019-07-01 半導體能源研究所股份有限公司 半導體裝置
JP2015119174A (ja) * 2013-11-15 2015-06-25 株式会社半導体エネルギー研究所 半導体装置及び表示装置
JP2016027597A (ja) * 2013-12-06 2016-02-18 株式会社半導体エネルギー研究所 半導体装置
CN103676356B (zh) * 2013-12-10 2016-04-27 京东方科技集团股份有限公司 显示装置
US20150287831A1 (en) * 2014-04-08 2015-10-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device including semiconductor device
JP6537341B2 (ja) * 2014-05-07 2019-07-03 株式会社半導体エネルギー研究所 半導体装置
TWI663726B (zh) 2014-05-30 2019-06-21 Semiconductor Energy Laboratory Co., Ltd. 半導體裝置、模組及電子裝置
CN104319262B (zh) * 2014-11-13 2017-02-01 京东方科技集团股份有限公司 一种多晶氧化物薄膜晶体管阵列基板及其制备方法
KR102334986B1 (ko) * 2014-12-09 2021-12-06 엘지디스플레이 주식회사 산화물 반도체층의 결정화 방법, 이를 적용한 반도체 장치 및 이의 제조 방법
JP6705663B2 (ja) * 2015-03-06 2020-06-03 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
KR20160114511A (ko) 2015-03-24 2016-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US9806200B2 (en) 2015-03-27 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10714633B2 (en) 2015-12-15 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
CN115954389A (zh) 2016-03-04 2023-04-11 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置
KR20180123028A (ko) 2016-03-11 2018-11-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장비, 상기 반도체 장치의 제작 방법, 및 상기 반도체 장치를 포함하는 표시 장치
CN109075206B (zh) 2016-04-13 2022-08-16 株式会社半导体能源研究所 半导体装置及包括该半导体装置的显示装置
TWI730017B (zh) * 2016-08-09 2021-06-11 日商半導體能源研究所股份有限公司 顯示裝置的製造方法、顯示裝置、顯示模組及電子裝置
KR102652448B1 (ko) 2018-03-13 2024-03-29 삼성디스플레이 주식회사 디스플레이 장치
KR102591811B1 (ko) 2018-05-18 2023-10-23 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이의 제조 방법 및 이를 포함하는 표시 장치
US10340249B1 (en) 2018-06-25 2019-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
KR20230123128A (ko) 2022-02-16 2023-08-23 광주과학기술원 비탄소 소재를 이용한 산화물 반도체층의 저온 결정화 방법, 이를 적용한 반도체 장치 및 이의 제조방법

Family Cites Families (144)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
WO1995034916A1 (fr) * 1994-06-15 1995-12-21 Seiko Epson Corporation Fabrication d'un equipement a semi-conducteurs a couches minces, equipement a semi-conducteurs a couches minces, afficheur a cristaux liquides et equipement electronique
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP2000026119A (ja) 1998-07-09 2000-01-25 Hoya Corp 透明導電性酸化物薄膜を有する物品及びその製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2001053164A (ja) 1999-08-04 2001-02-23 Sony Corp 半導体記憶装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) * 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) * 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP2003298062A (ja) * 2002-03-29 2003-10-17 Sharp Corp 薄膜トランジスタ及びその製造方法
US7189992B2 (en) 2002-05-21 2007-03-13 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures having a transparent channel
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
TW594884B (en) * 2003-05-29 2004-06-21 Univ Nat Chiao Tung Laser re-crystallization method of low temperature polysilicon thin film transistor
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US20070194379A1 (en) 2004-03-12 2007-08-23 Japan Science And Technology Agency Amorphous Oxide And Thin Film Transistor
TWI231046B (en) * 2004-06-10 2005-04-11 Univ Nat Chiao Tung Laser recrystallization method of active layer for LTPS-TFTs
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
JP2006128506A (ja) 2004-10-29 2006-05-18 Sharp Corp トレンチ型ｍｏｓｆｅｔ及びその製造方法
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
WO2006051995A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7872259B2 (en) 2004-11-10 2011-01-18 Canon Kabushiki Kaisha Light-emitting device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
EP2453480A2 (en) 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI390735B (zh) 2005-01-28 2013-03-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
US7875959B2 (en) * 2005-08-31 2011-01-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure having selective silicide-induced stress and a method of producing same
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4560502B2 (ja) * 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
US7524713B2 (en) * 2005-11-09 2009-04-28 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
KR101103374B1 (ko) 2005-11-15 2012-01-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
US20070287221A1 (en) * 2006-06-12 2007-12-13 Xerox Corporation Fabrication process for crystalline zinc oxide semiconductor layer
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP5127183B2 (ja) * 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
US8058675B2 (en) * 2006-12-27 2011-11-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device using the same
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
TWI478347B (zh) 2007-02-09 2015-03-21 Idemitsu Kosan Co A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
WO2008126879A1 (en) * 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR20080099084A (ko) 2007-05-08 2008-11-12 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100873081B1 (ko) 2007-05-29 2008-12-09 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP4759598B2 (ja) 2007-09-28 2011-08-31 キヤノン株式会社 薄膜トランジスタ、その製造方法及びそれを用いた表示装置
JP2009099847A (ja) * 2007-10-18 2009-05-07 Canon Inc 薄膜トランジスタとその製造方法及び表示装置
KR101518091B1 (ko) * 2007-12-13 2015-05-06 이데미쓰 고산 가부시키가이샤 산화물 반도체를 이용한 전계 효과형 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
WO2009081862A1 (ja) * 2007-12-26 2009-07-02 Konica Minolta Holdings, Inc. 金属酸化物半導体およびその製造方法、半導体素子、薄膜トランジスタ
JP4555358B2 (ja) * 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
US8106474B2 (en) * 2008-04-18 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5704790B2 (ja) 2008-05-07 2015-04-22 キヤノン株式会社 薄膜トランジスタ、および、表示装置
JP5331382B2 (ja) * 2008-05-30 2013-10-30 富士フイルム株式会社 半導体素子の製造方法
US8314765B2 (en) * 2008-06-17 2012-11-20 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, display device, and electronic device
KR100963027B1 (ko) * 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5345456B2 (ja) * 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
US8129718B2 (en) * 2008-08-28 2012-03-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor and thin film transistor using the same
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
TWI656645B (zh) * 2008-11-13 2019-04-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP2010153802A (ja) * 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
EP2202802B1 (en) * 2008-12-24 2012-09-26 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device
US8367486B2 (en) * 2009-02-05 2013-02-05 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the transistor
WO2010114529A1 (en) * 2009-03-31 2010-10-07 Hewlett-Packard Development Company, L.P. Thin-film transistor (tft) with a bi-layer channel
TWI397184B (zh) * 2009-04-29 2013-05-21 Ind Tech Res Inst 氧化物半導體薄膜電晶體
JP2010280294A (ja) * 2009-06-04 2010-12-16 Toyota Motor Corp 燃料電池車両
JP4571221B1 (ja) * 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
TWI380455B (en) * 2009-09-09 2012-12-21 Univ Nat Taiwan Thin film transistor
KR101835300B1 (ko) * 2009-12-08 2018-03-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법

Also Published As

Publication number Publication date
TWI509703B (zh) 2015-11-21
JP6216420B2 (ja) 2017-10-18
US9391095B2 (en) 2016-07-12
JP5759959B2 (ja) 2015-08-05
JP5134070B2 (ja) 2013-01-30
US20110151618A1 (en) 2011-06-23
JP2013070070A (ja) 2013-04-18
WO2011074409A1 (en) 2011-06-23
JP2015159314A (ja) 2015-09-03
US8664036B2 (en) 2014-03-04
JP2016219826A (ja) 2016-12-22
US20140099752A1 (en) 2014-04-10
KR20120094513A (ko) 2012-08-24
JP2011146697A (ja) 2011-07-28
KR101768433B1 (ko) 2017-08-16
TW201137991A (en) 2011-11-01

Similar Documents

Publication Publication Date Title
JP6216420B2 (ja) 半導体装置の作製方法
JP6302584B2 (ja) 半導体装置
JP7305834B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160627

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160726

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160803

R150 Certificate of patent or registration of utility model

Ref document number: 5985697

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250