TWI509703B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI509703B
TWI509703B TW099143230A TW99143230A TWI509703B TW I509703 B TWI509703 B TW I509703B TW 099143230 A TW099143230 A TW 099143230A TW 99143230 A TW99143230 A TW 99143230A TW I509703 B TWI509703 B TW I509703B
Authority
TW
Taiwan
Prior art keywords
layer
oxide semiconductor
semiconductor layer
heat treatment
oxide
Prior art date
Application number
TW099143230A
Other languages
English (en)
Other versions
TW201137991A (en
Inventor
Shunpei Yamazaki
Hotaka Maruyama
Yoshiaki Oikawa
Katsuaki Tochibayashi
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201137991A publication Critical patent/TW201137991A/zh
Application granted granted Critical
Publication of TWI509703B publication Critical patent/TWI509703B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Recrystallisation Techniques (AREA)
  • Electroluminescent Light Sources (AREA)
  • Dram (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Physical Vapour Deposition (AREA)
  • Non-Volatile Memory (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

半導體裝置及其製造方法
本發明關於一種具有一電路包括至少一半導體元件例如電晶體當作一個元件的半導體裝置，及其製造方法。例如，本發明關於一種安裝在電源供應電路上之電源裝置；包括記憶體、閘流體、轉換器、影像感測器、或類似物之半導體積體電路；以及藉由液晶顯示面板或包括有機發光元件之發光顯示裝置所代表的電光學裝置係安裝在一電子裝置上而作為組件。
要注意的是在本說明書中之半導體裝置所涉及的所有裝置能藉由利用半導體特性而操作，且電光學裝置、半導體電路、及電子裝置全部為半導體裝置。
正如典型地在液晶顯示裝置中所見，形成在玻璃基材或類似物之上的電晶體是利用非晶質矽、多晶矽、或類似物而形成。雖然包括有非晶質矽的電晶體具有低場效遷移率，但它們能形成在較大玻璃基材之上。相較之下，包括有多晶矽之電晶體具有高場效遷移率，但它們具有不適用於大型玻璃基材的缺點。
與利用矽所製造的電晶體相比，利用氧化物半導體所製造的電晶體及應用於電子裝置或光學裝置的技術已引起注意。例如，專利文件1及專利文件2揭露一種利用鋅氧化物或In-Ga-Zn-O基氧化物當作一氧化物半導體而製造的電晶體以及利用作為影像顯示裝置之像素或類似物之切換元件的技術。
[參考文獻]
[專利文件1]日本已公開專利申請案第2007-123861號
[專利文件2]日本已公開專利申請案第2007-96055號
此外，大型顯示裝置已經普及化。具有40英寸級至50英寸級之對角線尺寸的顯示螢幕的電視已開始推廣成家用電視。
包括有氧化物半導體之閘極-絕緣電晶體具有10cm2 /Vs至20cm2 /Vs的場效遷移率。包括有氧化物半導體之閘極-絕緣電晶體具有大於或等於包括有非晶質矽之閘極-絕緣電晶體的10倍場效遷移率，該包括有氧化物半導體之閘極-絕緣電晶體甚至在大型顯示裝置中滿足作為一像素的切換元件。
然而，包括有氧化物半導體之閘極-絕緣電晶體作為一半導體裝置之驅動元件，例如在大型顯示裝置或類似裝置之驅動電路中之元件的利用上已出現限制。因此需要具有較高遷移率的元件。
本發明之一個實施例之一目的不但用以製造包括一具有優良結晶度的氧化物半導體層以及具有高場效遷移率的電晶體，而且也用以增加基材尺寸，以便可實現大型顯示裝置、高效能半導體裝置、或類似裝置之實際應用。
利用氧化物半導體層之結晶作為增加電晶體之場效遷移率的一個方法。在形成第一氧化物半導體層之後，針對結晶執行熱處理。在那之上形成第二氧化物半導體層。然後，自第一氧化物半導體層及第二氧化物半導體層之間的界面向第二氧化物半導體層之一表面引起第二氧化物半導體層之結晶生長。在第一氧化物半導體層中之結晶層(第一結晶層)係為第二氧化物半導體層之晶種。在第一氧化物半導體層之上形成第二氧化物半導體層作為結晶層(第二結晶層)是重要的。用以形成第一結晶層及第二結晶層之方法對於所有具有六方晶體之氧化物半導體是有效的。要注意的是第一結晶層及第二結晶層具有片狀結晶(也被稱作為共同生長(CG)結晶)。它們係為每個結晶之a軸及b軸以平行於通道成形區域中之表面的方向為方向以及每個結晶之c軸係在實質上垂直於第一氧化物半導體層之一表面的方向而定向之非單結晶。
再者，作為用以增加電晶體之場效遷移率的另一方法，在與該結晶步驟相同或不同的步驟中高度純化該氧化物半導體層及提升其品質。具體地，移除包含在一氧化物半導體中提供作為一施體的氫之羥基、水分、及類似物，且充分地提供係為氧化物半導體層之主要組成的氧以填補氧空位，藉此氧化物半導體層被高度純化且具有提升的品質。
作為用以提供氧至氧化物半導體層之另一方法，例如，利用在一包含氧的氛圍中於氧化物半導體層上的熱處理、氧化物絕緣層接觸氧化物半導體層的成形、或者在氧化物絕緣層之成形之後的熱處理。
然後，在氧提供至氧化物半導體層之後，在氧化物半導體層之上形成一包含氫原子的氮化物絕緣層而作為一中間層膜。為了提升特性，氫原子係藉由加熱而自氮化物絕緣膜擴散至氧化物半導體層之一界面(具體地，一SiOx 層的界面)或者擴散至該膜。藉由加熱，自氮化物絕緣層擴散的氫原子去除在氧化物半導體層及SiOx 層之間的界面的矽之懸鍵、在氧化物半導體中的氧或類似物之懸鍵、或類似。根據本發明之一個實施例，故意增加藉由結晶化而c軸定向之氧化物半導體層的氫原子之一適當數量以消除缺陷能階。要注意在本說明書中，“包含氫原子”意謂著比與一氧化物半導體層接觸的另一絕緣層還含有更多的氫原子。例如，包含氫原子的氮化物絕緣層之氫濃度最好係為1×1019 atoms/cm3 到1×1022 atoms/cm3 之內。
根據本發明揭露在說明書中的一個實施例係為一種用以製造一半導體裝置的方法，包括這些步驟：在具有絕緣表面的基材之上形成第一氧化物半導體層；在包括第一氧化物半導體層之結構上執行第一熱處理以形成自一表面朝向第一氧化物半導體層之內側生長的結晶區，該結晶區具有實質上垂直於第一氧化物半導體層之表面的方向而定向的c軸；在包括有結晶區之第一氧化物半導體層之上形成一第二氧化物半導體層；在包括第一及第二氧化物半導體層之結構上執行具有條件包括一包括氧的氛圍及一恆溫的第二熱處理，以在該利用結晶區作為一晶種之第二氧化物半導體層中生長c軸定向結晶並且提供氧至第一及第二氧化物半導體層；在執行第二熱處理之第二氧化物半導體層之上形成一導電層；藉由選擇地蝕刻導電層而形成一源極電極層及一汲極電極層；形成一氧化物絕緣層以覆蓋源極電極層、汲極電極層、及第二氧化物半導體層；在一包括氧化物絕緣層之結構上執行第三熱處理以提供氧至第二氧化物半導體層；在氧化物絕緣層之一區域之上形成一閘極電極層，該區域係與被提供氧的第二氧化物半導體層部分重疊；在該閘極電極層與氧化物絕緣層之上形成一包括氫的氮化物絕緣層；以及在一包括氮化物絕緣層之結構上執行第四熱處理以至少在第一及第二氧化物半導體層中及在第一及第二氧化物半導體層之間的一界面以及接觸第一及第二氧化物半導體層之氧化物絕緣層中去除與氫之懸鍵。
根據本發明揭露在本說明書中的另一實施例係為一種用以製造一半導體裝置的方法，包括這些步驟：在具有絕緣表面之基材之上形成閘極電極層；形成第一氧化物絕緣層以覆蓋閘極電極層；在閘極電極層及第一氧化物絕緣層之上形成第一氧化物半導體層；在包括第一氧化物半導體層之結構上執行第一熱處理以形成自一表面朝向第一氧化物半導體層之內側所生長的結晶區，該結晶區具有實質上垂直於第一氧化物半導體層之表面的方向而定向之c軸；在包括結晶區之第一氧化物半導體層之上形成第二氧化物半導體層；在包括第一及第二氧化物半導體層之結構上執行具有條件包括一包括氧的氛圍及一恆溫的第二熱處理，以在該利用結晶區作為一晶種之第二氧化物半導體層中生長c軸定向結晶並且提供氧至第一及第二氧化物半導體層；在執行第二熱處理之第二氧化物半導體層之上形成一導電層；藉由選擇地蝕刻導電層而形成源極電極層及汲極電極層；形成第二氧化物絕緣層以覆蓋源極電極層、汲極電極層、及第二氧化物半導體層；在包括第二氧化物絕緣層之結構上執行第三熱處理以提供氧至第二氧化物半導體層；在執行第三熱處理之第二氧化物絕緣層之上形成一包括氫的氮化物絕緣層；以及在包括氮化物絕緣層之結構上執行第四熱處理以至少在第一及第二氧化物半導體層中及在第一氧化物絕緣層及第一與第二氧化物半導體層之間的界面以及在第二氧化物絕緣層及第一及第二氧化物半導體層之間去除與氫之懸鍵。
包括一恆溫及一包含氧的氛圍之第二熱處理之一條件係為其中一個重要的特性。例如，在第一步驟中，於氮氛圍之高溫下能促進結晶化及脫水或脫氫，接著，藉由在第二步驟中之包含氧的氛圍的恆溫下的熱處理，能提供氧至氧化物半導體以填補氧空位。或者，第二熱處理之一條件可只包括一包含氧的氛圍。在此，為了方便的目的，“脫水或脫氫”藉由熱處理不僅涉及H2 O或H2 的釋放，而且也涉及H、OH、及類似物的釋放。再者，“恆溫”允許裝置不能控制的溫度變化。再者，可控制裝置以適度地改變該溫度，故在此一情況下的溫度也能被歸類作“恆溫”。
藉由任何上述方法製造的閘極-絕緣電晶體不僅能具有高場效遷移率，而且也能具有在電特性中較小的變化。
製造具有高場效遷移率及在電特性中較小變化的閘極-絕緣電晶體以實現一大型顯示裝置、一高效能半導體裝置、及類似裝置。
在下文中，將參照隨附圖式詳細地說明本發明之實施例。要注意的是本發明並非限制在下列的說明而那些在所屬領域熟習此項技藝者應當理解到能以不同方式修改其模式及細節。因此，本發明並不應該被解釋為限制在以下的實施例之說明中。
(實施例1)
在本實施例中，將參照圖1、圖2A至2E、圖3A至3D、及圖4A至4E說明根據本發明之一個實施例之一半導體裝置之一結構及一製造方法。
圖1係顯示一半導體裝置之結構之一範例之一頂部-閘極電晶體150之剖視圖。要注意的是雖然在此所描述的電晶體150係為一其載子為電子的n-通道閘極-絕緣電晶體(也被歸類成絕緣閘極場效電晶體(IGFET))，但電晶體150也可為一p-通道閘極-絕緣電晶體。
將參照圖2A至2E以及圖3A至3D描述關於製造電晶體150之方法。
首先，在一基材100之上形成一絕緣層102。然後，在絕緣層102之上形成一第一氧化物半導體層，且執行第一熱處理以使至少一包括第一氧化物半導體層之表面的區域結晶化，藉此形成一第一氧化物半導體層104(看圖2A)。
例如玻璃基材之任何具有絕緣表面的基材能夠被利用作為基材100。尤其，最好使用大型玻璃基材，因為能夠以低成本而大量生產根據本發明之一個實施例之半導體裝置。再者，玻璃基材最好為一非鹼性玻璃基材。舉例來說，作為非鹼性玻璃基材的材料，利用例如鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃、鋇硼矽酸鹽玻璃、或類似物之玻璃材料。或者，作為基材100，能利用下列基材：利用例如石英基材或藍寶石基材之類的絕緣體所形成的一絕緣基材、利用例如矽之類的半導體材料所形成的一半導體基材且其表面係覆蓋一絕緣材料、或利用例如金屬或不鏽鋼之類的導體所形成的一導電基材且其表面係覆蓋一絕緣材料。
絕緣層102當作一基體且能藉由CVD方法、濺鍍方法、或類似方法而形成。最好利用矽氧化物、矽氮化物、矽氮氧化物、矽氮化氧化物、鋁氧化物、鉿氧化物、鉭氧化物、或類似物形成絕緣層102。要注意的是絕緣層102可具有一單層結構或一堆疊層結構。在絕緣層102的厚度上並沒有特別限制；例如，絕緣層102能具有10nm至500m之內的厚度。要注意的是絕緣層102不是一必要組成故可省略。
在絕緣層102之上形成的第一氧化物半導體層可利用一屬於三元金屬氧化物且由In-MX -ZnY -OZ (Y=0.5至5)代表的氧化物半導體材料而形成。在此，M代表一或多種選自例如鎵(Ga)、鋁(Al)、及硼(B)的13族元素的元素。要注意的是能夠包含任何數量的In、M、Zn、O，且M含量可為零(即，x=0)。另一方面，每個In含量與Zn含量並非為零。換言之，上述式可代表In-Ga-Zn-O、In-Zn-O、及類似物。
利用係為四元金屬氧化物之In-Sn-Ga-Zn-O基金屬氧化物；係為三元金屬氧化物之In-Ga-Zn-O基金屬氧化物、In-Sn-Zn-O基金屬氧化物、In-Al-Zn-O基金屬氧化物、Sn-Ga-Zn-O基金屬氧化物、Al-Ga-Zn-O基金屬氧化物、或Sn-Al-Zn-O基金屬氧化物；係為二元金屬氧化物之In-Zn-O基金屬氧化物、In-Ga-O基金屬氧化物、Sn-Zn-O基金屬氧化物、Al-Zn-O基金屬氧化物、Zn-Mg-O基金屬氧化物、Sn-Mg-O基金屬氧化物、或In-Mg-O基金屬氧化物；或In-O基金屬氧化物、Sn-O基金屬氧化物、Zn-O基金屬氧化物、或類似物而能形成第一氧化物半導體層。
在本實施例中，藉由一利用In-Ga-Zn-O基氧化物半導體靶之濺鍍方法形成第一氧化物半導體層。
藉由一濺鍍方法形成第一氧化物半導體層的靶係為，例如，一包含組成比(莫耳比)為1比1比1之In2 O3 、Ga2 O3 、及ZnO之金屬氧化物靶。或者，金屬氧化物靶可包含組成比(莫耳比)為1比1比2之In2 O3 、Ga2 O3 、及ZnO。在本實施例中，由於在後面的步驟中為了故意結晶而使該形成的氧化物半導體層受到熱處理，最好使用其組成便於產生結晶的氧化物半導體靶。
在氧化物半導體靶中之氧化物半導體的相對密度最好為80%或更高、較佳地為95%或更高，甚至最好為99.9%或更高。利用具有高相對密度之氧化物半導體靶，能形成一密集第一氧化物半導體層。
用以成形第一氧化物半導體層之濺鍍氣體最好為一稀有氣體(典型地為氬)、氧、或稀有氣體(典型地為氬)及氧之混合氣體。此外，最好使用一高純度氣體，其中例如氫、水、羥基、或氫化物之雜質係降低至此一程度，該程度能夠藉由單位ppm(較佳地，ppb)表示其濃度。
在第一氧化物半導體層之成形的時間，例如，該基材係放置於一保持在降壓的處理腔室中且該基材溫度係設在100℃至600℃之內，較佳地為200℃至400℃之內。當移除殘留在處理腔室中之水分時，係導入一移除氫及水之濺鍍氣體以形成利用金屬氧化物之第一氧化物半導體層而作為一靶。在加熱基材時形成第一氧化物半導體層，藉此能降低在第一氧化物半導體膜中的雜質。此外，降低該膜由於濺鍍之損壞。最好在第一氧化物半導體層沉積之前、期間、及/或之後移除殘留在濺鍍裝置中的水分或類似物。為了移除殘留在處理腔室中之水分，最好利用擷取式真空泵。例如，能利用低溫泵、離子泵、或鈦昇華泵。可利用一提供有冷凝阱之渦輪泵。當由那些泵抽空的處理腔室移除氫、水、或類似物時，能降低第一氧化物半導體層之雜質濃度。
要注意的是為了移除殘留在濺鍍裝置中的水分及類似物，可在第一氧化物半導體層成形之前執行預熱處理。關於預熱處理，能夠採用一在降壓下處理腔室之內側加熱至200℃到400℃之內的方法、一在加熱處理腔室之內側時重複氮或惰性氣體之導入及排出之方法、以及類似方法。在預熱處理之後，冷卻基材或濺鍍裝置。之後，不暴露於空氣中而形成氧化物半導體層。在這樣的情況中，可利用不是水而是油或類似物作為該靶之冷卻劑。雖然當重複氮之導入及排出時不加熱能獲得一定程度的效果，但最好於加熱的處理腔室之內側執行該處理。
在下列條件下能形成第一氧化物半導體層，例如：基材及靶之間的距離為170mm；壓力為0.4Pa；直流電(DC)電源為0.5kW；以及氛圍為氧氛圍(氧流量的比例為100%)。要注意的是最好為脈衝直流電(DC)電源供應，因為能降低灰塵(形成在該膜成形中的粉末或片狀物質)以及能使膜厚度均勻。第一氧化物半導體層之厚度最好為3nm到15nm之內，並在本實施例之一範例中係為5nm。要注意是一適當厚度根據氧化物半導體材料、使用目的、或類似而不同，且可依照材料、使用目的、或類似而設定成適當的厚度。
接著，在第一氧化物半導體層上執行第一熱處理以使至少一包括第一氧化物半導體層之表面的區域結晶化，藉此形成第一氧化物半導體層104。藉由第一熱處理能移除在第一氧化物半導體層中之水(包括羥基)、氫、或類似物。在自氮、稀有氣體、氧、氮或稀有氣體及氧之混合物、及乾空氣所選擇的一氛圍中執行第一熱處理。在400℃至800℃之內、較佳地為550℃至750℃之內執行第一熱處理。加熱時間為1分鐘到24小時之內。在本實施例中，作為第一熱處理，在藉由於氮氛圍中、700℃下的熱處理執行一小時的脫水或脫氫之後，改變該氛圍為一氧氛圍以提供氧至第一氧化物半導體層中。
要注意的是在第一熱處理中，水、氫、或類似物最好不要包含在氮、氧、或例如氦、氖、或氬的稀有氣體中。除此之外，導入至熱處理裝置之氮、氧、或例如氦、氖、或氬的稀有氣體最好具有純淨的6N(99.9999%)或更高，較佳地，7N(99.9999%)或更高(意即，雜質濃度為1ppm或較低，較佳地，0.1ppm或較低)。可在一以20ppm或低的水濃度之超乾空氣中、甚至最好在一以1ppm或低的水濃度之超乾空氣中執行第一熱處理。藉由上述的第一熱處理能移除在第一氧化物半導體層104中的水(包括羥基)、氫、或類似物。
藉由第一熱處理，包括至少第一氧化物半導體層104之表面的一於第一氧化物半導體層104中的區域係變成一結晶區。形成在包括該表面之區域的結晶區係藉由自該表面朝向該內側的結晶生長而形成。結晶區包括片狀結晶，其平均厚度為2nm到10nm之內。該結晶區係為一包括結晶具有c軸係在實質上垂直於該表面的方向之區域。於此，“實質上垂直”之用詞包括自該垂直方向正負10°之內的偏差。
要注意的是並未對關於第一熱處理之熱處理裝置特別地限制，因此該裝置可提供有藉由自例如電阻加熱器之加熱器的熱傳導或熱輻射而加熱物件的裝置。例如，能夠利用一電爐、或例如一氣體快速加熱退火(GRTA)裝置或一燈具快速加熱退火(LRTA)裝置之快速加熱退火(RTA)裝置。LRTA裝置係為一藉由自例如鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈、或高壓水銀燈的燈具發射光的輻射(電磁波)以加熱物件的裝置。GRTA裝置係為利用高溫氣體執行熱處理的裝置。
接著，在包括於該區域包括至少該表面的結晶區之第一氧化物半導體層104之上形成第二氧化物半導體層105(看圖2B)。
關於第二氧化物半導體層105，能夠利用一類似第一氧化物半導體層之材料的材料。例如，利用係為四元金屬氧化物之In-Sn-Ga-Zn-O；係為三元金屬氧化物之In-Ga-Zn-O、In-Sn-Zn-O、In-Al-Zn-O、Sn-Ga-Zn-O、Al-Ga-Zn-O、或Sn-Al-Zn-O；係為二元金屬氧化物之In-Zn-O、Sn-Zn-O、Al-Zn-O、Zn-Mg-O、Sn-Mg-O、或In-Mg-O；或In-O、Sn-O、Zn-O、或類似物而能形成第二氧化物半導體層。
要注意的是最好利用包括相同主要成分之材料形成第一氧化物半導體層104以及第二氧化物半導體層105。然而，假如它們具有相同結晶結構及相互接近的晶格常數(1%或更低的晶格常數失配)，則可利用具有不同主要成分的材料形成第一氧化物半導體層104以及第二氧化物半導體層105。
在利用包括相同主要成分之材料的情況中，因為在第一氧化物半導體層104中之結晶區作為一晶種，所以容易在第二氧化物半導體層105之後續結晶中造成結晶生長。除此之外，因為能增加膜的有效厚度，所以包括有相同主要成分之材料的利用係適用於電源裝置或類似裝置的應用。再者，能獲得例如黏著性或適合的電特性之合適界面特性。
在本實施例中，藉由一利用In-Ga-Zn-O基金屬氧化物靶之濺鍍方法形成第二氧化物半導體層105。能以類似於第一氧化物半導體層藉由一濺鍍方法之上述沉積處理第二氧化物半導體105層藉由一濺鍍方法之沉積。要注意的是第二氧化物半導體層105之厚度最好大於第一氧化物半導體層104之厚度。例如，最好形成第二氧化物半導體層105以使第一氧化物半導體層104及第二氧化物半導體層105之總厚度可為3nm到50nm之內。要注意是一適當厚度根據氧化物半導體材料、使用目的、或類似而不同，且可依照材料、使用目的、或類似而設定成適當的厚度。
接著，在第二氧化物半導體層105上執行第二熱處理以使利用在第一氧化物半導體層104中之結晶區作為晶種的結晶生長。因此，形成第二氧化物半導體層106(看圖2C)。
第二熱處理在包括溫度與氛圍的一或多種組合的條件下執行，其中該溫度係選自400℃至800℃之內以及該氛圍係選自氮、稀有氣體、氧、氮或稀有氣體及氧之混合物、及乾空氣。關於第二氧化物半導體層之結晶的加熱時間為1分鐘到24小時之內。假使利用一例如電爐之熱處理裝置，加熱時間最好為5小時到20小時之內(典型地，10小時)。假使利用一例如RTA裝置之快速加熱退火裝置，加熱時間為1分鐘到30分鐘之內、或最好為1分鐘到10分鐘之內(典型地，5分鐘)。
在本實施例中，第二熱處理包括二個步驟：促使第二氧化物半導體層106之結晶及脫水或脫氫的第一步驟，以及於結晶的第二氧化物半導體層106中填滿氧空位的第二步驟。在此情況中，在第一步驟中的溫度最好為550℃至800℃之內，且最好為600℃至750℃之內；在第二步驟中的溫度最好為400℃至600℃之內，且最好為450℃至550℃之內。
在第一步驟中，在650℃之氮氛圍中以RTA裝置執行6分鐘的熱處理。在第二步驟中，在450℃之氧及氮之一混合氣體氛圍中執行60分鐘的熱處理。步驟的數量並非限制於二個而是能根據適當的調整條件增加步驟的數量。例如，可重複地利用關於第一步驟的條件以及第二步驟的條件。要注意的是由於在氮或稀有氣體氛圍下之高溫熱處理可能導致氧空位的增加，故最好在包括一包含氧的氛圍之熱處理條件下完成第二熱處理。除此之外，在包含氧之氛圍中之熱處理，可在熱處理時間之期間增加該氛圍之氧濃度。再者，為了促使結晶及脫水或脫氫與填滿氧空位一樣，可利用包含氧的氣體作為在第一步驟中之氛圍；在此情況中，可省略第二及後續的步驟。
藉由這樣於恆溫下在一包含氧的氛圍中執行熱處理，有效地提供氧以填滿在氧化半導體中之氧空位，藉此能抑制在電特性中的變化。
要注意的是同樣在第二熱處理中，在氮、氧、或例如氦、氖、或氬的稀有氣體中最好不要包含水、氫、或類似物。此外，導入至熱處理裝置之氮、氧、或例如氦、氖、或氬的稀有氣體最好具有純淨的6N或更高，較佳地，7N或更高。可在以20ppm或低的水濃度之一超乾空氣中、甚至最好在以1ppm或低的水濃度之一超乾空氣中執行第二熱處理。藉由上述的第二熱處理能移除在第二氧化物半導體層106中的水(包括羥基)、氫、或類似物。因此，能形成藉由降低雜質而高度淨化以及成為i型或實質上為i型氧化物半導體層之第一氧化物半導體層104及第二氧化物半導體層106。
除此之外，能以當溫度升高時，在加熱爐中之氛圍為氮氛圍以及當溫度降低時，該氛圍為氧或包含氧的氛圍之此方式執行第二熱處理。藉由在氮氛圍中之結晶及脫水或脫氫之後改變該氛圍為氮氛圍，能提供氧至第二氧化物半導體層106中。
在此方式中，第二熱處理能結晶化整個利用第一氧化物半導體層104之第二氧化物半導體層105作為一晶種結晶，藉此能形成第二氧化物半導體層106。再者，藉由第二熱處理，第一氧化物半導體層104能為一具有高定向之結晶層。
例如，在第二氧化物半導體層106利用一In-Ga-Zn-O基氧化物半導體材料的情況中，第二氧化物半導體層106能包括由In2 Ga2 ZnO7 (In：Ga：Zn：O：=2：2：1：7)代表的結晶或類似物。由於第二熱處理，此結晶的c軸係實質上垂直於氧化物半導體層106之表面的方向而定向。
於此，上述結晶包括任一的In、Ga、及Zn，且能考慮具有一平行於a軸及b軸的層堆疊結構。具體地，上述結晶具有一堆疊在c軸方向之包括In的層及不包括In的層(一層包括Ga或Zn)之結構。
在In-Ga-Zn-O基氧化物半導體結晶中，包括有In的該層的導電性係適合在一平行於a軸及b軸的方向。這是因為電子導電性主要係藉由在In-Ga-Zn-O基氧化物半導體結晶中的In而確定以及一個In原子的5s軌域與一相鄰的In原子的5s軌域部分重疊，因此，形成一載子路徑。
在第一氧化物半導體層104包括一在該界面與絕緣層102之附近的非晶質區域的情況中，第二熱處理可能導致自第一氧化物半導體層104之表面朝向第一氧化物半導體層之底部表面所形成的結晶區結晶生長以及可能在某些情況中使非晶質區域結晶化。要注意的是根據形成絕緣層102之材料或熱處理的條件，可能會殘留非晶質區域。
在利用包括相同主要成分之氧化物半導體材料形成第一氧化物半導體層104及第二氧化物半導體層105的情況中，如同在圖2C中所顯示，結晶生長利用第一氧化物半導體層104當作一晶種結晶而向上發生至第二氧化物半導體層105之表面，藉此形成第二氧化物半導體層106。第一氧化物半導體層104及第二氧化物半導體層106因此具有相同結晶結構。雖然藉由在圖2C中的虛線指示出第一氧化物半導體層104及第二氧化物半導體層106之間的範圍，但有時候不能識別出，且有時候第一氧化物半導體層104及第二氧化物半導體層106被視作為一層。
要注意的是第二熱處理利用的熱處理裝置能在類似於第一熱處理的條件下使用。
接著，藉由一例如利用光阻遮罩的蝕刻的方法處理第一氧化物半導體層104及第二氧化物半導體層106，藉此形成一島狀第一氧化物.半導體層104a及一島狀第二氧化物半導體層106a(看圖2D)。
關於蝕刻氧化物半導體層，可使用不是乾蝕刻就是濕蝕刻。不需要說明，乾蝕刻及濕蝕刻能合併利用。根據該材料設定適當的蝕刻條件(例如蝕刻液、蝕刻時間、及溫度)，以便氧化物半導體層可以被蝕刻成一所需形狀。
乾蝕刻能利用的蝕刻氣體之範例包括一包含氯(一例如氯氣(Cl2 )之氯基氣體)、三氯化硼(BCl3 )、四氯化矽(SiCl4 )、四氯化碳(CCl4 )的氣體。再者，可利用一包含氟之氣體(例如四氟化碳(CF4 )之氟基氣體)、六氟化硫(SF6 )、三氟化氮(NF3 )、三氟甲烷(CHF3 ))、溴化氫(HBr)、氧氣(O2 )、任一這些氣體中添加有例如氦(He)或氬(Ar)之稀有氣體、或類似氣體。
濕蝕刻能利用一蝕刻液之範例為磷酸、醋酸、及硝酸之一混合溶液；以及一過氧化氨混合物(31wt%之過氧化氫溶液：28wt%之氨水：水=5：2：2)。再者，可利用一例如ITO-07N的蝕刻液(由日商關東化学株式会社製造)。
然後，導電層108係形成接觸於第二氧化物半導體層106a(看圖2E)。
能藉由一例如濺鍍方法之PVD方法、或一例如電漿CVD方法之CVD方法形成導電層108。能利用自鋁、鉻、銅、鉭、鈦、鉬、及鎢、關於上述之合金、或類似物所選擇的元素形成導電層108。可利用包括一個或多個錳、鎂、鋯、及鈹之材料形成導電層108。再者，可利用包括鋁及一個或多個自鈦、鉭、鎢、鉬、鉻、釹、及鈧所選擇之元素的材料。作為導電層108之其他材料，可利用具有高阻隔性之材料，例如鈦氮化物或鉭氮化物之材料。一具有高阻隔性之材料的利用，例如鈦氮化物膜或鉭氮化物膜，接觸在第二氧化物半導體層106a之一部分能抑制雜質進入第二氧化物半導體層106a以及防止在電晶體特性上之不良反應。
或者，可利用導電金屬氧化物形成導電層108。導電金屬氧化物之例子包括銦氧化物、錫氧化物、鋅氧化物、銦錫氧化物(縮寫為ITO)、銦鋅氧化物、及任一這些包含矽或矽氧化物之金屬氧化物材料。
導電層108較佳地具有鈦層、鋁層、及鈦層依序堆疊之三層結構。或者，導電層108能具有鋁層及鎢層堆疊之二層結構、銅層及鎢層堆疊之二層結構、或鋁層及鉬層堆疊之二層結構。不用說，導電層108可具有單層結構或包括四個或更多層之堆疊層結構。在此，係利用單層鈦膜。在利用單層鈦膜的情況中，能藉由之後執行的蝕刻獲得一合適的錐形形狀。
然後，選擇性的蝕刻導電層108以形成源極電極層108a及汲極電極層108b(看圖3A)。
用於形成蝕刻用之一光阻遮罩之曝光最好利用紫外光、KrF雷射光、或ArF雷射光。具體地，當執行小於25nm之通道長度(L)之曝光時，用於形成遮罩之曝光最好利用具有幾奈米至幾十奈米的極短波長之極端紫外光。具有極端紫外光之曝光導致一高解析及一大焦距深度。因此，之後形成電晶體之通道長度(L)能為10nm至1000nm(1μm)之內。因此藉由降低通道長度，能改善操作速度。除此之外，一包括上述氧化物半導體之電晶體之關閉狀態的電流係極小；因此，能抑制由於小型化在電力消耗的增加。
適當的調整導電層108及第二氧化物半導體層106a之材料及蝕刻條件，以便可防止第二氧化物半導體層106a在導電層108之蝕刻中被移除。要注意的是在某些情況下根據該材料及蝕刻條件，在該步驟中係部分地蝕刻第二氧化物半導體層106a以成為具有溝槽(一抑制部)之氧化物半導體層。
再者，在某些情況中，與源極電極層108a及汲極電極層108b接觸的結晶層在第一氧化物半導體層104a及第二氧化物半導體層106a之側表面之附近可為一非晶質狀態。
接著，閘極絕緣層112係形成而與部分的第二氧化物半導體層106a(看圖3B)相接觸。藉由電漿CVD方法、濺鍍方法、或類似方法能形成閘極絕緣層112。最好利用矽氧化物、矽氮氧化物、矽氮化氧化物、鋁氧化物、鉿氧化物、鉭氧化物、或類似物形成閘極絕緣層112。要注意的是閘極絕緣層112可具有一單層結構或一堆疊層結構。在利用堆疊層結構的情況中，接觸氧化物半導體之一層係利用任一上述材料並且能在其之上形成一矽氮化物膜。在閘極絕緣層112之厚度上並無特別的限制；例如，閘極絕緣層112能具有10nm至500nm之內的厚度、最好為50nm至200nm之內。
在本實施例中，藉由在一氧氛圍中之一濺鍍方法形成一矽氧化物膜以形成閘極絕緣層112。在閘極絕緣層112之成形時間，能提供氧至部分的第二氧化物半導體層106a。
再者，以能實現1×1011 /cm3 或更高電漿密度之高密度電漿裝置可形成一具有高崩潰電壓之密集及高品質的閘極絕緣層作為該閘極絕緣層112。
然後，最好在一惰性氣體氛圍或一氧氛圍中執行第三熱處理。在200℃至450℃之內、最好為250℃至350℃之內執行第三熱處理。例如，可在250℃之包含氧的氛圍中執行1小時的第三熱處理。藉由第三熱處理，氧係提供至第二氧化物半導體層106a以及更能減少在第二氧化物半導體層106a中的氧空位。
然後，在與第一氧化物半導體層104a及第二氧化物半導體層106a部分重疊之閘極絕緣層112之一區域之上形成閘極電極層114(看圖3C)。藉由在閘極絕緣層112之上形成一導電層且接著選擇地圖形化該導電層而能形成閘極電極層114。
藉由例如濺鍍方法之PVD方法、或例如電漿CVD方法之CVD方法能形成導電層。能利用自鋁、鉻、銅、鉭、鈦、鉬、及鎢、關於上述之合金、或類似物所選擇的元素形成導電層。再者，可利用那些元素之氮化物例如鈦氮化物、或鉭氮化物。再者，可利用包括一個或多個錳、鎂、鋯、及鈹之材料。再者，可利用包括鋁及一個或多個自鈦、鉭、鎢、鉬、鉻、釹、及鈧所選擇之元素的材料。
在閘極絕緣層112及閘極電極層114之上形成一包含氫的中間層絕緣層116之後，執行第四熱處理(看圖3D)。藉由電漿CVD方法或類似方法能形成包含氫的中間層絕緣層116。在本實施例中，矽氮化物膜係為藉由利用電漿CVD方法而獲得之其中一個氮化物絕緣層。
在150℃至450℃之內、最好在250℃至440℃之內的一氮氛圍中執行第四熱處理。第四熱處理可在一氧氛圍、一稀有氣體氛圍、或一乾空氣氛圍中執行而不是非得限制於氮氛圍中。
在包含氫的中間層絕緣層116之成形之後的第四熱處理係為擴散包含在中間層絕緣層116中的氫以去除在第一氧化物半導體層104a及第二氧化物半導體層106a之界面及內側之缺陷(例如，在氧化物絕緣層及氧化物半導體層之間的界面的矽之懸鍵，或者在氧化物半導體中的氧或類似物之懸鍵)的一步驟。儘管矽氧化物膜形成的絕緣膜(閘極絕緣層112)存在，氫能被擴散至第一氧化物半導體層104a及第二氧化物半導體層106a中或在這些氧化物半導體層及氧化物絕緣層之間的界面。
如同上述，藉由自第一氧化物半導體層104a中之結晶區之結晶生長而形成的第一氧化物半導體層104a及第二氧化物半導體層106a係作為一通道成形區域，且藉由自中間層絕緣層116擴散的氫而去除在該氧化半導體及在這些層之間的界面中的缺陷。因此，完成電晶體150。
然後，在中間層絕緣層116之上形成中間層絕緣層118。係獲得在圖1中所顯示之一剖視結構。藉由利用一包括無機絕緣材料，例如矽氧化物、矽氮化氧化物、矽氮化物、鉿氧化物、鋁氧化物、或鉭氧化物之材料的PVD方法、CVD方法、或類似方法而形成中間層絕緣層118。再者，中間層絕緣層118之材料能利用一例如聚醯亞胺、壓克力、苯並環丁烯、聚醯胺、或環氧樹脂之有機樹脂。要注意的是在本實施例中係利用中間層絕緣層116及118之堆疊層結構，但本發明之一實施例並非限制於此範例。也能利用包括三個或更多層之單層結構或堆疊層結構。
要注意的是最好形成中間層絕緣層118具有平面。這是因為當形成中間層絕緣層118具有平面時，能順利地在中間層絕緣層118之上形成電極、接線、或類似物。
在圖1中所顯示的電晶體150包括第一氧化物半導體層104a提供在基材100之上且在其二者之間有絕緣層102；第二氧化物半導體層106a提供在第一氧化物半導體層104a之上；源極電極層108a及汲極電極層108b係電性連接第二氧化物半導體層106a；閘極絕緣層112接觸於第二氧化物半導體層106a；以及閘極電極層114在閘極絕緣層112之上。
在第一氧化物半導體層104a及第二氧化物半導體層106a中，載子濃度(例如，低於1×1012 /cm3 ，較佳地，低於1.45×1010 /cm3 )比一般的矽晶片(大約1×1014 /cm3 )要來的低。在通道長度為10μm以及氧化半導體層之總厚度為30nm的情況中，在自1V至10V之範圍中的汲極電壓，該關閉狀態的電流(當閘極-源極電壓為0V或更低時，在源極及汲極之間的電流流動)係為1×10-13 A或更低或者該關閉狀態的電流密度(藉由一電晶體之通道寬度劃分一關閉狀態的電流而獲得的值)係為10 aA/μm(“a”代表“一萬億分之一”以及表示10-18 的因數)或更低，較佳地，1 aA/μm或更低，且更進一步最好為100 zA/μm(“z”代表”zepto”以及表示10-21 的因數)或更低。要注意的是能利用自關閉狀態的電流及汲極電壓之歐姆定律計算在關閉電晶體時之電阻(關閉狀態電阻R)。再者，自通道成形區域的截面積A及通道長度L，能利用公式：ρ=RA/L(R為關閉狀態電阻)計算關閉狀態電阻係數ρ。關閉狀態電阻係數最好為1×109 Ω‧m或更高(或1×1010 Ω‧m)。在此，在d為通道成形區域之厚度以及W為通道寬度下，能根據公式A=dW獲得截面積A。
當包含在中間層絕緣層116中的氫係藉由加熱而擴散至第一氧化物半導體層104a及第二氧化物半導體層106a時，依據該擴散氫的數量，載子濃度可為1×1014 /cm3 或更高且低於1×1018 /cm3 。
包括非晶矽之電晶體之關閉狀態電流大約為10-12 A，而包括氧化物半導體之電晶體之關閉狀態電流大約為1/10000或低於包括非晶矽之電晶體之關閉狀態電流。利用具有寬能帶間隙之氧化半導體能因此獲得具有極優良關閉狀態電流特性之電晶體150且改善品質。
在利用相同材料形成第一氧化物半導體層104a及第二氧化物半導體層106a的情況下(即，在同質磊晶生長的情況中)，不能確定第一氧化物半導體層104a及第二氧化物半導體層106a之間的範圍，雖然在圖1中藉由虛線顯示該範圍。在該情況中，第一氧化物半導體層104a及第二氧化物半導體層106a能被視作為一層。除此之外，第一氧化物半導體層104a及第二氧化物半導體層106a二者皆為非單結晶層。
可利用不同材料形成第一氧化物半導體層104a及第二氧化物半導體層106a。在利用不同材料形成第一氧化物半導體層104a及第二氧化物半導體層106a的情況中(即，在異質外延生長的情況中)，例如，能利用二元金屬氧化物之In-Zn-O形成第一氧化物半導體層104a，以及能利用三元金屬氧化物之In-Ga-Zn-O形成第二氧化物半導體層106a。
作為在氧化物半導體層中之通道成形區域之一區域最好具有至少一平面。此外，第一氧化物半導體層及第二氧化物半導體層係為c軸定向非單結晶層。要注意的是第二氧化物半導體層之表面的高度變化最好在一與閘極電極層部分重疊之區域中(通道成形區域)為1nm或更低(進一步最好為0.2nm或更低)。
能夠適當的合併在其他實施例中所述的任何結構而實施本實施例。
(實施例2)
在實施例1中描述製造一頂部-閘極電晶體之範例，而在本實施例中將描述製造一底部-閘極電晶體之範例。
首先，在具有絕緣表面之基材之上形成一導電膜，接著，藉由利用光罩之光微影步驟形成閘極電極層401。
作為基材400，係利用玻璃材料例如鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃、或鋇硼矽酸鹽玻璃之基材、矽基材、石英基材、或類似基材。
在本實施例中，玻璃基材係利用作為該基材400，且因為將在之後執行關於形成氧化物半導體層之結晶的熱處理，故在基材400上執行二次6分鐘於650℃的熱處理。藉由在膜成形之前加熱該基材，能夠抑制光阻遮罩由於基材收縮的膜剝落或失準。
可在基材400及閘極電極層401之間提供一當作基層之絕緣層。該基層具有防止雜質元素自基材400擴散的功能，且能形成該基層具有包括一個或多個矽氮化物層、矽氧化物層、矽氮化氧化物層、及矽氮氧化層之單層或堆疊層結構。
能利用金屬層作為閘極電極層401。作為金屬層的材料，最好利用自鋁、鉻、銅、鉭、鈦、鉬、及鎢所選擇的元素、包含任何這些元素作為組成的合金、包含合併任何這些元素的合金、或類似物。例如，金屬層最好具有依序堆疊鈦層、鋁層、及鈦層之三層結構。不用說，金屬層能具有單層、二層、或包括四個或更多層之堆疊層結構。在之後執行熱處理的情況中，閘極電極層401最好能選擇一能抵抗熱處理的溫度之材料。
接著，在閘極電極層401之上形成閘極絕緣層402。閘極絕緣層402能藉由CVD方法、濺鍍方法或類似方法而形成具有矽氧化物層、矽氮化物層、鉿氧化物層、矽氮氧化層、或矽氮化氧化物層之單層或堆疊層結構。例如，利用包括矽氮化物膜及矽氧化物膜之堆疊層。閘極絕緣層402之膜厚度為50nm到200nm之內。
在本實施例中，以一高密度電漿裝置形成閘極絕緣層402。在此，高密度電漿裝置歸類成一能實現1×1011 /cm3 或更高電漿密度之裝置。例如，絕緣膜的成形藉由施加3kW至6kW的微波功率而產生電漿。
導入單矽烷氣體(SiH4 )、氮氧化物(N2 O)、及稀有氣體至一腔室當作一來源氣體，且在10Pa至30Pa的壓力之內產生高密度電漿以在具有絕緣表面之基材例如玻璃基材之上形成一絕緣膜。在那之後，停止單矽烷氣體的提供且在不暴露於空氣下導入氧化氮(N2 O)及稀有氣體，而因此可在絕緣膜的表面上執行電漿處理。在形成絕緣膜之後，執行藉由導入至少氧化氮(N2 O)及稀有氣體而在絕緣膜表面上實行的電漿處理。例如，雖然絕緣膜具有小於100nm的厚度，但經由上述處理步驟形成的絕緣膜具有可靠性。
在本實施例中，以高密度電漿裝置形成的100nm厚的矽氮氧化膜(也被稱作為SiOx Ny ，其x>y>0)係用作為閘極絕緣層402。
然後，在閘極絕緣層402之上形成一具有2nm到15nm之內的厚度的第一氧化物半導體層。能在一稀有氣體氛圍(典型地，氬)、一氧氛圍、或一稀有氣體(典型地，氬)及氧的混合氛圍中藉由濺鍍方法形成第一氧化物半導體層。在本實施例中，由於在後面的步驟中針對故意結晶而使該形成的氧化物半導體層受到熱處理，故最好使用組成便於產生結晶的氧化物半導體靶。
然後，第一氧化物半導體層係受到第一熱處理以結晶至少部分的第一氧化物半導體層。第一熱處理的溫度為400℃至800℃之內。加熱時間為1分鐘到24小時之內。在自氮、稀有氣體、氧、氮或稀有氣體及氧的混合氣體、及乾空氣的氛圍中執行第一熱處理。藉由第一熱處理，形成其為藉由自一表面進行結晶生長所獲得的一結晶層的第一氧化物半導體層404(看圖4A)。形成在表面的結晶層具有以一方向實質上垂直於表面方向的c軸。
要注意的是在第一熱處理中，水、氫、或類似物最好不要包含在氮、氧、或一例如氦、氖、或氬的稀有氣體中。除此之外，導入至熱處理裝置之氮、氧、或例如氦、氖、或氬的稀有氣體最好具有6N或更高，最好7N或更高的純度。再者，可在20ppm或低的水濃度之一超乾空氣氛圍中執行第一熱處理。
除此之外，能以當溫度升高時加熱爐中之氛圍為氮氛圍以及當溫度降低時將氛圍變更為氧氛圍之此一方式執行第一熱處理。藉由在氮氛圍中脫水或脫氫之後改變該氛圍為氧氛圍，能提供氧至第一氧化物半導體層中，以使該第一氧化物半導體層可具有i型導電性。
然後，第二氧化物半導體層之厚度係大於至少在具有盤狀結晶的第一氧化物半導體層404之上形成的第一氧化物半導體層404的厚度。要注意的是藉由實施人員，可適當的根據一描準裝置確定第二氧化物半導體層之厚度的形成。例如，在製造底部-閘極電晶體的情況中，第一氧化物半導體層404及第二氧化物半導體層之總厚度係為10nm至200nm之內。
第一氧化物半導體層及第二氧化物半導體層最好利用包括相同主要成分或具有相同結晶結構及相互接近的晶格常數(1%或更低的晶格常數失配)之材料而形成。在利用包括相同主要成分的材料的情況中，由於在第一氧化物半導體層中之盤狀結晶提供作為一晶種，故在之後的結晶中容易造成結晶生長。再者，當材料具有相同成分時，能獲得例如黏著性或適合的電特性之界面特性。
然後，利用在第一氧化物半導體層中的結晶層作為一晶種結構執行關於結晶生長的第二熱處理。在包括一個或多個合併一溫度及一氛圍，其中該溫度係自400℃至800℃之內所選擇以及該氛圍係自氮、稀有氣體、氧、氮或稀有氣體及氧之混合物、及乾空氣所選擇的條件下執行第二熱處理。關於第二氧化物半導體層之結晶的加熱時間為1分鐘到24小時之內。假使利用例如電爐之熱處理裝置，加熱時間最好為5小時到20小時之內(典型地，10小時)。假使利用例如RTA裝置之快速加熱退火裝置，加熱時間為1分鐘到30分鐘之內、最好為1分鐘到10分鐘之內(典型地，5分鐘)。因此，能獲得結晶的第二氧化物半導體層406(看圖4B)。
在本實施例中，第二熱處理包括二個步驟：促使第二氧化物半導體層之結晶及脫水或脫氫的第一步驟，以及於結晶的第二氧化物半導體層406中填滿氧空位的第二步驟。在此情況中，在第一步驟中的溫度最好為550℃至800℃之內，且最好為600℃至750℃之內；在第二步驟中的溫度最好為400℃至600℃之內，且最好為450℃至550℃之內。
在第一步驟中，在650℃之氮氛圍中以RTA裝置執行6分鐘的熱處理。在第二步驟中，在450℃之氧及氮之混合氣體氛圍中執行60分鐘的熱處理。步驟的數量並非限制於二個而能根據適當的調整條件增加步驟的數量。例如，可重複地利用關於第一步驟的條件以及第二步驟的條件。要注意的是由於在氮或稀有氣體氛圍下之高溫熱處理可能導致氧空位的增加，故最好在包括一包含氧的氛圍之熱處理條件下完成第二熱處理。除此之外，在包含氧之氛圍中之熱處理，可在熱處理時間之期間增加該氛圍之氧濃度。再者，為了促使結晶及脫水或脫氫與填滿氧空位一樣，可利用包含氧的氣體作為在第一步驟中之氛圍；在此情況中，可省略第二及後續的步驟。
因此藉由於恆溫下在包含氧的氛圍中執行熱處理，係有效地提供氧以填滿在氧化物半導體中之空位，藉此能抑制在電特性中的變化。
然後，經由光微影步驟及蝕刻步驟加工第一氧化物半導體層404及第二氧化物半導體層406形成的氧化物半導體層至一島狀第一氧化物半導體層404a及一島狀第二氧化物半導體層406a。然後，藉由濺鍍方法或類似方法在閘極絕緣層402、第一氧化物半導體層404a、及第二氧化物半導體層406a之上形成一金屬導電膜。在那之後，執行光微影步驟，藉此形成光阻遮罩且執行選擇的蝕刻以形成當作源極電極層及汲極電極層之金屬電極層。
作為適合金屬電極層(以及利用相同層形成的接線)之金屬導電膜的材料，係利用例如鋁、鉻、銅、鉭、鈦、鉬、或鎢的金屬材料、包含任何這些金屬材料的合金材料作為成分。再者，當添加防止在鋁膜中凸起(hillocks)及鬚晶(whiskers)之元素例如矽、鈦、鉭、鎢、鉬、鉻、釹、鈧、或釔至一鋁材料而利用時，能增加熱電阻。
例如，金屬膜最好具有依序堆疊鈦層、鋁層、及鈦層的三層結構。或者，金屬膜能具有堆疊鋁層及鎢層的二層結構、堆疊銅層及鎢層的二層結構、或堆疊鋁層及鉬層的二層結構。不用說，金屬膜可具單層結構或包括四個或多層的堆疊層結構。
然後，移除光阻遮罩，且藉由光微影步驟，形成光阻遮罩以及執行選擇的蝕刻；因此，形成源極電極層408a及汲極電極層408b。然後，移除光阻遮罩。要注意的是在這光微影步驟中，在某些情況中可部分地蝕刻島狀第二氧化物半導體層406a成為具有溝槽(凹陷部)之氧化物半導體層。
再者，為了降低在光微影步驟中利用的光罩數量以及降低處理步驟的數目，利用經由曝光遮罩發光之多段式調整光罩以具有多重強度而可執行一蝕刻步驟。利用多段式調整光罩形成的光阻遮罩具有複數個厚度並且能改變形狀，因此，能被利用在複數個蝕刻步驟中以提供不同的圖型。因此，能利用一個多段式調整光罩形成一對應至少二種不同圖型的光阻遮罩。因此，能降低曝光遮罩的數量且也能降低對應的光微影步驟的數目，藉此能簡化過程。
在一提供作為保護絕緣膜之氧化物絕緣層412形成接觸於部分的氧化物半導體層之後，執行第三熱處理(看圖4C)。
在本實施例中，藉由濺鍍方法形成300nm厚的矽氧化物膜當作氧化物絕緣層412。在膜成形中之基材溫度可為室溫到300℃之內。在本實施例中，基材溫度為100℃。在稀有氣體(典型地，氬)氛圍、氧氛圍、或稀有氣體(典型地，氬)及氧之混合氛圍中能執行該矽氧化物膜藉由濺鍍方法的成形。作為靶，能利用矽氧化物靶或矽靶。例如，利用矽靶，能在氧及氮的氛圍中藉由濺鍍方法沉積矽氧化物。形成接觸於結晶化的島狀第一氧化物半導體層404a及島狀第二氧化物半導體層406a之氧化物絕緣層412具有10nm至500nm之內的厚度且典型地為矽氧化物膜、矽氮化氧化物膜、鋁氧化物膜、鋁氮氧化物膜、或類似膜。
在200℃至450℃之內，較佳地，250℃至350℃之內執行第三熱處理。例如，可在250℃下，於包含氧的氛圍中執行一小時的第三熱處理。經由第三熱處理，氧係提供至第一氧化物半導體層404a及第二氧化物半導體層406a以進一步降低氧空位。
在氧化物絕緣層412之上形成一包含氧的中間層絕緣層416之後，執行第四熱處理(看圖4D)。藉由電漿CVD方法或類似方法能形成包含氫的中間層絕緣層416。在本實施例中，利用藉由電漿CVD方法獲得其中一個包含氫的氮化物絕緣層之矽氮化物膜。
在150℃至450℃之內，較佳地在250℃至440℃之內的氮氛圍中執行第四熱處理。可在沒有限制於氮氛圍的氧氛圍、稀有氣體氛圍、或乾空氣中執行第四熱處理。
在包含氫的中間層絕緣層416成形之後的第四熱處理係為擴散包含在中間層絕緣層416中的氫以去除在第一氧化物半導體層404a及第二氧化物半導體層406a之缺陷的一步驟。儘管矽氧化物膜形成的絕緣膜(氧化絕緣層412)存在，氫能被擴散至第一氧化物半導體層404a及第二氧化物半導體層406a中或在這些氧化物半導體層及氧化物絕緣層之間的界面。
如同上述，藉由自第一氧化物半導體層404a中之結晶區結晶生長而形成的第一氧化物半導體層404a及第二氧化物半導體層406a係作為一通道成形區域，且藉由氫自中間層絕緣層416擴散而去除在氧化半導體及在這些層之間的界面中之缺陷。因此，完成該電晶體450。
然後，在中間層絕緣層416之上形成中間層絕緣層418。獲得在圖4E中所顯示之一剖視結構。藉由利用包括無機絕緣材料，例如矽氧化物、矽氮化氧化物、矽氮化物、鉿氧化物、鋁氧化物、或鉭氧化物之材料的PVD方法、CVD方法、或類似方法而形成中間層絕緣層418。再者，中間層絕緣層418之材料能利用例如壓克力之有機樹脂。要注意的是在本實施例中係利用中間層絕緣層416及418之堆疊層結構，也能利用單層結構或包括三個或更多層之堆疊層結構。
如圖4E所顯示，閘極電極層401包括一與源極電極層408a(或汲極電極層408b)部分重疊的區域。包括在源極電極層408a之邊緣及閘極絕緣層402之階部之間的一區域(在圖4E中的Lov 區域)，換句話說，在源極電極層408a之邊緣與閘極絕緣層在剖視圖中自平面改變成錐形表面之處的一區域。重要的是Lov 區域防止載子流動至閘極電極層之邊緣中所產生的晶粒邊界。
再者，在氧化物絕緣層412之上可形成一提供作為背閘極之電極層。圖5A及5B顯示此一情況的製造範例。在獲得圖4C的狀態之後，形成一延伸到閘極電極層401之接觸孔以及在氧化物絕緣層412之上形成一電極層414(看圖5A)。接著，在電極層414及氧化物絕緣層412之上形成包含氫的中間層絕緣層416。然後，執行第四熱處理，且能獲得在圖5B中所顯示的電晶體451。電極層414係位在該與氧化物半導體層中之通道成形區域部分重疊之位置，藉此能降低在BT試驗(偏壓-溫度壓力試驗)之前及之後之間的電晶體451在臨界電壓中的變化數量。電極層414可具有一不同於電晶體451之閘極電極層401之電位。或者，電極層414之電位可為接地(GND)或0V，或者電極層414可在一浮動狀態。
(實施例3)
在本實施例中，係參考圖6描述通道保護電晶體之範例。
由於本實施例僅部分與實施例2不同，故在此省略詳細的描述。
將在下文描述一過程。類似於實施例2，在基材500之上形成閘極電極層501及閘極絕緣層502。然後，類似於實施例2，形成第一氧化物半導體層及受到第一熱處理而結晶化；以及形成第二氧化物半導體層及受到第二熱處理而結晶化。
接著，形成氧化物絕緣層且執行第三熱處理。利用如同在實施例2中所描述的形成氧化物絕緣層412之相同材料而形成該氧化物絕緣層。除此之外，該第三熱處理的條件係與在實施例2中所描述的第三熱處理的條件相同，且係提供氧至第一氧化物半導體層及第二氧化物半導體層以減少第一氧化物半導體層及第二氧化物半導體層中之氧空位。
然後，執行光微影步驟，藉此在氧化物絕緣層之上形成一光阻遮罩以及執行選擇性蝕刻以形成一島狀第一氧化物半導體層504a及一島狀第二氧化物半導體層506a。
然後，移除光阻遮罩。接著，執行光微影步驟，藉此形成一光阻遮罩以及執行選擇的蝕刻以形成一島狀氧化物絕緣層520。
藉由濺鍍方法或類似方法在島狀氧化物絕緣層520、島狀第一氧化物半導體層504a、及島狀第二氧化物半導體層506a之上形成金屬導電膜。然後，執行光微影步驟，藉此形成光阻遮罩以及執行選擇的蝕刻以形成源極電極層508a及汲極電極層805b。
然後，在島狀氧化物絕緣層520、源極電極層508a及汲極電極層508b之上形成一包含氫的中間層絕緣層516，且接著執行第四熱處理。該第四熱處理的條件係與在實施例2中所描述的第四熱處理的條件相同，且係提供氫至第一氧化物半導體層及第二氧化物半導體層以減少在第一氧化物半導體層及第二氧化物半導體層中之空位。
如同上述，藉由目第一氧化物半導體層504a中之結晶區的結晶生長形成第二氧化物半導體層506a以及擴散包含在中間層絕緣層516的氫以去除缺陷。因此，完成一通道保護電晶體550。
然後，在中間層絕緣層516之上形成平面化的中間層絕緣層518。能因此獲得在圖6中所描述的剖視結構。
能適當的合併在其他實施例中所描述的任何結構而實施本實施例。
(實施例4)
在本實施例中，作為一包括有任何上述實施例中所描述的半導體裝置的半導體積體電路，將參考圖7描述一具有堆疊結構之半導體裝置也包括利用其他半導體材料的半導體裝置之範例。
圖7係為根據本實施例顯示一半導體裝置之一結構之一範例之剖視圖。在圖7中所顯示的半導體裝置在下部中包括一電晶體250包括並非為一氧化物半導體(例如，矽)之材料以及電晶體150在上部中包括一氧化物半導體。包括一氧化物半導體之電晶體150係為在圖1中所顯示的電晶體150。雖然電晶體250及150在此係為n-通道電晶體，但可利用p-通道電晶體。具體地，容易利用p-通道電晶體當作電晶體250。
電晶體250包括一位在包含半導體材料之基材200中的通道成形區216，通道成形區216係夾在雜質區214及高濃度雜質區220(其也共同地被稱作雜質區)之間，閘極絕緣層208a位在通道成形區216之上，閘極電極層210a位在閘極絕緣層208a之上，且源極或汲極電極層230a與源極或汲極電極層230b係電性連接雜質區214(看圖7)。
在此，側壁絕緣層218係位在閘極電極層210a之側表面上。除此之外，當以一垂直於基材200之主要表面的方向看去時，高濃度雜質區220係位在基材200沒有與側壁絕緣層218部分重疊的區域中，且金屬化合物區224係位在接觸高濃度雜質區220。元件隔離絕緣層206係位在基材200之上以圍繞電晶體250。提供中間層絕緣層226及中間層絕緣層228以覆蓋電晶體250。源極或汲極電極層230a以及源極或汲極電極層230b係通過形成在中間層絕緣層226及228之開口而電性連接於金屬化合物區224。換句話說，源極或汲極電極層230a以及源極或汲極電極層230b係通過金屬化合物區224而電性連接於高濃度雜質區220及雜質區214。
電晶體150包括位在絕緣層102之上的第一氧化物半導體層104a及第二氧化物半導體層106a；源極電極層108a及汲極電極層108b係位在第一氧化物半導體層104a及第二氧化物半導體層106a之上且電性連接第一氧化物半導體層104a及第二氧化物半導體層106a；提供閘極絕緣層112以覆蓋第一氧化物半導體層104a、第二氧化物半導體層106a、源極電極層108a、及汲極電極層108b；以及在一與第二氧化物半導體層106a部分重疊的區域中，閘極電極層114位在閘極絕緣層112之上(看圖7)。
除此之外，中間層絕緣層116及中間層絕緣層118係位在電晶體150之上。在此，延伸到源極電極層108a及汲極電極層108b之開口係位在閘極絕緣層112、中間層絕緣層116、及中間層絕緣層118中。形成電極254d與電極254e以通過該開口而分別接觸於源極電極層108a及汲極電極層108b。類似於電極254d與電極254e，形成電極254a、電極254b與電極254c以通過位在閘極絕緣層112、中間層絕緣層116、及中間層絕緣層118中之開口而分別接觸於電極236a、電極236b與電極236c。
絕緣層256係位在中間層絕緣層118之上。提供電極258a、電極258b、電極258c、與電極258d以嵌入於絕緣層256中。在此，電極258a接觸於電極254a；電極258b接觸於電極254b；電極258c接觸於電極254c及電極254d；以及電極258d接觸於電極254e。
換句話說，電晶體150的源極電極層108a或汲極電極層108b經由電極230c、電極236c、電極254c、電極258c、及電極254d電性連接另一元件(例如電晶體包括一不是氧化物半導體的材料)(看圖7)。除此之外，電晶體150的源極電極層108a或汲極電極層108b經由電極254e及電極258d電性連接另一元件。要注意的是連接電極(例如電極230c、電極236c、電極254c、電極258c、及電極254d)的結構並非限制於上述結構，適當的增加、省略、或類似情況是可能的。
要注意的是關於部分電極(例如：電極258a、電極258b、電極258c、及電極258d)；最好利用一包含銅的材料。當利用一包含銅的材料於部分電極時，能改善導電性。藉由一所謂的鑲嵌製程或類似製程能形成包含銅的電極或接線。
如同上述，在本實施例中，描述具有堆疊結構之半導體裝置的典型範例；然而，本發明的一個實施例並非限制於此。例如，能適當的改變電晶體的結構、絕緣層的數量及其排列、電極及接線的數量及其二者之間的連接關係、以及類似情況。作為在電極之間的連接關係的範例，能利用其中電晶體250的閘極電極層210a以及電晶體150的源極電極層108a及汲極電極層180b相互電性連接的結構。
如同上述，藉由合併一包括不是氧化物半導體材料的電晶體以及一包括氧化物半導體的電晶體能了解到半導體裝置具有不同於一包括氧化物半導體之電晶體的電特性。
在本實施例中所描述的結構、方法、及類似情況能適當的與在其他實施例中所描述的結構、方法、及類似情況合併。
(實施例5)
在本實施例中，根據本發明的一個實施例係描述半導體裝置作為記憶體裝置的結構範例而當作半導體裝置的具體範例。要注意的是在此描述包括有一包括氧化物半導體的電晶體與包括不是氧化物半導體(例如：矽)的材料的電晶體的半導體裝置。
在圖8的半導體裝置中，電晶體300的閘極電極及電晶體302之源極電極及汲極電極之其中一個係互相電性連接。第一接線(第一線，也被稱作為源極線)係電性連接於電晶體300之一源極電極。第二接線(第二線，也被稱作為位元線)係電性連接於電晶體300之汲極電極。第三接線(第三線，也被稱作為第一訊號線)係電性連接於電晶體302之其他的源極電極及汲極電極。第四接線(第四線，也被稱作為第二訊號線)係電性連接於電晶體302之閘極電極。在此，在電晶體300中係利用一不是氧化物半導體(例如：矽)的材料以及在電晶體302中係利用氧化物半導體材料。
由於能在夠高的速度下操作包括一不是氧化物半導體材料的電晶體300，故藉由利用電晶體300能在高速下讀取儲存的資料。此外，包括氧化物半導體的電晶體302具有極低的關閉狀態電流。出於這個原因，當電晶體302係在一關閉狀態時，電晶體300之閘極電極的電位能保持在一極長的時間。
電晶體302之源極電極或汲極電極電性連接電晶體300的閘極電極，因而具有類似在非揮發性記憶體元件中之浮動閘極電晶體之浮動閘極的效果。因此，在本實施例中，在電晶體302之源極電極或汲極電極電性連接電晶體300之閘極電極的部分係被稱為浮動閘極部FG。浮動閘極部FG嵌入在絕緣體中且因此能儲存電荷。電晶體302的關閉狀態電流係等於或小於利用矽半導體形成的電晶體300的關閉狀態電流的1/100000，故因此能忽略由於電晶體302之漏電而在浮動閘極部FG儲存的電荷的損失。
以此一結構，能避免閘極絕緣膜(隧道絕緣膜)之劣化已經是習用浮動閘極電晶體的問題。即，此結構能解決當電子注入至浮動閘極時由於產生的隧道電流而使閘極絕緣膜劣化的問題。出於這個原因，在圖8顯示的半導體裝置中，理論上沒有寫入的數量限制。
要注意的是可添加電容於浮動閘極部FG。由於接線的電位改變，於浮動閘極部FG加入電容係幫助保存電荷以及抑制浮動閘極部FG的電位改變。
在圖8中的半導體裝置利用能保持電晶體300之閘極電極的電位的優點，因而如同下述能寫入、保存、及讀取資料。
第一，將描述資料的寫入及保存。首先，第四接線的電位係設定成電晶體302在一開啟狀態下的電位，並開啟電晶體302。因此，施加第三接線之電位至電晶體300的閘極電極(寫入)。在那之後，第四接線的電位係設定成電晶體302在一關閉狀態下的電位，並關閉電晶體302，藉此保持電晶體300之閘極電極的電位(保存)。
由於電晶體302之關閉狀態電流極低，故電晶體300之閘極電極之電位係保持在一長時間下。例如，當電晶體300之閘極電極之電位係為電晶體300在開啟狀態下的電位時，電晶體300之開啟狀態係維持在長時間下。當電晶體300之閘極電極之電位係為電晶體300在關閉狀態下的電位時，電晶體300之關閉狀態係維持在長時間下。
第二，將描述資料的讀取。當提供一預定電位至如同上述在維持電晶體300的開啟狀態或關閉狀態的狀態中之第一接線時，根據電晶體300的開啟狀態或關閉狀態改變第二接線的電位。例如，當電晶體300係在開啟狀態時，第二接線的電位變成低於第一接線的電位。相比之下，當電晶體300係在關閉狀態時，第二接線的電位不會改變。
在此一方式下，第一接線的電位與第二接線的電位在保存資料的狀態中相互比較，藉此能讀出資料。
第三，將描述資料的重寫。資料的重寫係在類似於資料的寫入及保存的方式下執行。換句話說，第四接線的電位係設定成電晶體302在開啟狀態下的電位，並開啟電晶體302。因此，第三接線的電位(關於新資料的電位)係提供至電晶體300的閘極電極。在那之後，第四接線的電位係設定成電晶體302在關閉狀態下的電位，藉此保存該新資料。
根據本發明之一個實施例在該半導體裝置中，藉由如同上述其他資料的寫入能直接地重寫資料。出於這個原因，在一快閃記憶體及類似物中的必要抹除作業是不需要的，藉此能防止由於抹除作業而使作業速度降低。換句話說，能實現半導體裝置的高速作業。
根據本實施例之半導體裝置因為電晶體302具有低關閉狀態電流，故能以一極長時間儲存資料。換句話說，在動態隨機存取記憶體(DRAM)及類似物中的必要更新作業是不需要的，藉此能抑制電力消耗。此外，能實質利用根據本實施例之半導體裝置當作一非揮發性半導體裝置。
再者，由於藉由電晶體302之切換操作執行資料寫入或類似作業，故高電壓不是必須的且不會發生元件的劣化。此外，藉由電晶體的開啟或關閉而寫入及抹除資料，藉此能輕易的實現高速作業。
由於能在夠高的速度下操作一包括不是氧化物半導體材料的電晶體，故藉由包括不是氧化物半導體材料的電晶體能在高速下讀取儲存的資料。
要注意的是在上述中，當電子為多數載子係利用在一n-型電晶體(n-通道電晶體)時，不用說能利用電洞為多數載子的p-型電晶體代替n-型電晶體。
能以例如在實施例4中所描述的電晶體的堆疊結構形成根據本實施例之半導體裝置。不用說，本揭露的發明不是必需得限制於電晶體的堆疊結構。例如，可在相同的表面上形成電晶體300及電晶體302。再者，當根據本實施例之半導體裝置利用電晶體302之低關閉狀態電流時，在電晶體300上沒有特別的限制。例如，在本實施例中當利用不是氧化物半導體的材料形成電晶體300時，可利用一氧化物半導體形成電晶體300。
在本實施例中，簡化描述具有最小單位的半導體裝置，但並非限制於半導體裝置的結構。藉由適當的連接複數個半導體裝置能形成一更高階的半導體裝置。例如，藉由利用複數個前述的半導體裝置能形成一NAND-型或NOR-型半導體裝置。該接線的結構並非限制於在圖8中所顯示的結構而是能適當的變化。
在本實施例中所描述的結構、方法、及類似情況能適當的合併任何其他實施例中所描述的結構、方法、及類似情況。
(實施例6)
在本實施例中，製造包括c軸定向氧化物半導體層之電晶體，且藉由利用一關於像素部的電晶體、甚至一驅動電路，製造一具有顯示功能的半導體裝置(也被稱作為顯示裝置)。再者，一些或全部的驅動電路能形成在相同表面之上作為像素部以提供一系統面板(system-on-panel)。
在本實施例中，將描述液晶顯示裝置的範例作為本發明之一個實施例之半導體裝置。首先，將參考圖9A及9B描述係為一半導體裝置的一個實施例之一液晶顯示面板之外觀及截面。圖9A係為一面板的頂視圖，其中電晶體4010及4011包括c軸定向氧化物半導體層及液晶元件4013，其係形成在第一基材4001之上，係以密封劑4005密封在第一基材4001及第二基材4006之間。圖9B係為圖9A沿著M-N線之剖視圖。
提供密封劑4005以圍住位在第一基材4001之上的像素部4002、訊號線驅動電路4003、及掃描線驅動電路4004。第二基材4006係位在像素部4002、訊號線驅動電路4003、及掃描線驅動電路4004之上。因此，藉由第一基材4001、密封劑4005、及第二基材4006，像素部4002、訊號線驅動電路4003、及掃描線驅動電路4004係與液晶層4008一起密封住。
位在第一基材4001之上的像素部4002、訊號線驅動電路4003、及掃描線驅動電路4004包括複數個電晶體。圖9B顯示包括在像素部4002之電晶體4010及包括在掃描線驅動電路4004之電晶體4011而作為一範例。絕緣層4020、4014、及4021係位在電晶體4010及4011之上。
關於電晶體4010及4011，能利用在實施例2中包括一c軸定向氧化物半導體層之電晶體。在本實施例中，電晶體4010及4011為n-通道電晶體。
導電層4040係位在與驅動電路之電晶體4011中之氧化物半導體層中之通道成形區域重疊的一部分絕緣層4021之上。提供導電層4040以與氧化物半導體層之通道成形區域部分重疊，藉此能降低在BT試驗之前及之後之間的電晶體4011在臨界電壓中的變化數量。導電層4040之電位可為相同或不同於電晶體4011之閘極電極層之電位。導電層4040也能提供作為一第二閘極電極層。或者，導電層4040之電位可為接地(GND)或0V，或者導電層4040可在一浮動狀態。
包括在液晶元件4013中之像素電極層4030電性連接電晶體4010。液晶元件4013之對向電極層4031係位在第二基材4006上。像素電極層4030、對向電極層4031、及液晶層4008互相重疊之部分對應液晶元件4013。要注意的是像素電極層4030及對向電極層4031係分別提供有作為配向膜之絕緣層4032及絕緣層4033，且液晶層4008係夾置在分別位在液晶層4008及像素電極層4030之間、及液晶層4008及對向電極層4031之間的絕緣層4032及4033之間。
要注意的是能利用玻璃或塑膠當作第二基材4006。
參考數字4035表示一藉由絕緣層的選擇性蝕刻而獲得以及提供為了控制像素電極層4030及對向電極層4031之間的距離(晶格間隙)之柱狀間隔物。或者，可利用一球形間隔物。對向電極層4031電性連接一形成在絕緣基材之上的共同電位線而在該處係形成電晶體4010。除此之外，利用共同連接部，對向電極層4031及共同電位線能經由位在該對基材之間的導電粒子相互電性連接。要注意的是導電粒子係包括在密封劑4005中。
或者，可利用配向膜對於顯示出藍相是多餘的液晶。藍相是液晶相的其中一種，其係當膽固醇狀液晶的溫度增加時，在膽固醇相剛好改變成均質相之前產生。由於藍相僅僅在一狹小溫度範圍之內產生，為了改善溫度範圍，液晶層4008利用一包含在5wt%或更多的手性分子(chiral agent)之液晶成分。包括液晶顯示一藍相及一手性分子之液晶成分具有1 msec或更少的短反應時間且係為光學等向性；因此，配向處理不是必要的且視角相依性係為小的。
當利用顯示一藍相的液晶時，在一配向膜上的摩擦處理不是必需的；因此，能防止藉由摩擦處理所造成的靜電放電損壞以及能降低在製造過程中的液晶顯示裝置的缺陷及損壞。因此，能增加液晶顯示裝置的產量。尤其包括氧化物半導體層之電晶體具有一藉由自設計範圍之靜電及偏離的影響而可顯著的改變電晶體的電特性之可能性。因此，係更有效的利用一藍相液晶材料於一包括一氧化物半導體層之電晶體之液晶顯示裝置。要注意的是在利用藍相的情況中，本發明之一實施例並非限制於在圖9A及9B中的結構，且可利用一所謂的水平電場模式之結構，其中一對應於對向電極層4031之電極層係形成在相同基材側上而當作像素電極層4030。
雖然在本實施例中描述一傳輸液晶顯示裝置，但本發明之一實施例也能應用於一反射液晶顯示裝置或一傳輸反射型液晶顯示裝置。
雖然在本實施例之液晶顯示裝置之範例中，偏光板係位在基材之外表面上(在觀察者側上)以及用於顯示元件之色層及電極層係自基材的內表面依序提供，但偏光板可位在基材之內表面。偏光板及色層之堆疊結構並非限制於本實施例中之結構而是可根據偏光板及色層的材料或製造過程的條件適當地設定。此外，視需要可提供一作為黑色矩陣的遮光層。
在本實施例中，為了降低電晶體之表面的不均勻性以及改善電晶體的可靠度，電晶體係覆蓋有提供作為平面化絕緣層之保護層或絕緣層(絕緣層4020、絕緣層4014、及絕緣層4021)。要注意的是係提供保護層以防止污染物雜質例如：有機物質、金屬物質、或漂浮在空氣中的水分進入且係最好為一密集膜。可藉由濺鍍方法形成保護層以具有包括任一的矽氧化物層、矽氮化物層、矽氮氧化物層、矽氮化氧化物層、鋁氧化物層、鋁氮化物層、鋁氮氧化物層、及鋁氮化氧化物層之單層結構或堆疊層結構。
在此，形成一具有堆疊結構之絕緣層當作保護層。例如，藉由濺鍍方法形成矽氧化物層作為第一層之絕緣層4020。當矽氧化物層係利用當作一保護層時，氧係添加至接觸於保護層之氧化物半導體層，藉此能減少氧空位。
在此，作為絕緣層4014之第二層，藉由電漿CVD方法形成包含氫之氮化物絕緣層之其中一個為矽氮化物層，然後執行熱處理以便氫被擴散至氧化物半導體層。利用矽氮化物層作為保護層能防止例如鈉離子之離子進入一半導體區域，藉此能抑制電晶體之電特性的變化。
形成絕緣層4021當作平面絕緣層。作為絕緣層4021，能利用例如壓克力的有機材料。作為替代這種有機材料，可能利用低介電常數材料(低k材料)、矽氧烷基樹脂、磷矽玻璃(PSG)、硼磷矽玻璃(BPSG)、或類似物。要注意的是藉由堆疊這些材料形成的複數個絕緣層可形成絕緣層4021。
能利用透光導電材料例如包含鎢氧化物的銦氧化物、包含鎢氧化物的銦鋅氧化物、包含鈦氧化物的銦氧化物、包含鈦氧化物的銦錫氧化物、銦錫氧化物(在下文中被稱作為ITO)、銦鋅氧化物、或添加有矽氧化物之銦錫氧化物形成像素電極層4030及對向電極層4031。
再者，不同的訊號及電位係經由軟性電路板4018提供至訊號線驅動電路4003、掃描線驅動電路4004、或像素部4002，其係形成在相同基材之上。
在本實施例中，利用如同包括在液晶元件4013中的像素電極層4030之相同導電層形成連接端子電極4015。利用如同包括在電晶體4010及4011中的源極及汲極電極層之相同導電層形成端子電極4016。
連接端子電極4015經由異向導電層4019電性連接包括在軟性電路板4018中的端子。
除此之外，假使需要，提供每個像素一彩色濾光片。此外，偏光板或擴散板係位在第一基材4001及第二基材4006之外側上。背光之光源包括冷陰極管或LED。因此，獲得液晶顯示模組。
關於液晶顯示模組，能利用扭轉向列型(TN)模式、平面切換(IPS)模式、邊界電場切換(FFS)模式、多象限垂直配向(MVA)模式、圖像垂直配向(PVA)模式、軸對稱排列微胞型(ASM)模式、光學補償彎曲排列型(OCB)模式、鐵電液晶(FLC)模式、反鐵電液晶(AFLC)模式、或類似模式。
經由上述過程，能製造一液晶顯示裝置。
在實施例2中所描述包括c軸定向氧化物半導體層之電晶體包括一具有優良結晶度的氧化物半導體層且具有高場效遷移率。當作為在本實施例中利用這樣的電晶體製造液晶顯示裝置時，係實現一具有優良顯示特性之液晶顯示裝置。
能適當的合併在其他實施例中所描述的任何結構而實施本實施例。
(實施例7)
將參考圖10A及10B描述一半導體裝置之一個實施例之一發光顯示面板(也稱作為一發光面板)的外觀及截面。圖10A係為面板的平面圖，其中電晶體包括在第一基材之上形成的c軸定向氧化物半導體層及發光元件係以密封劑密封在該第一基材及一第二基材之間。圖10B係為圖10A沿著H-I線之剖面圖。
提供密封劑4505以圍住位在第一基材4501之上的像素部4502、訊號線驅動電路4503a及4503b、及掃描線驅動電路4504a及4504b。第二基材4506係位在像素部4502、訊號線驅動電路4503a及4503b、及掃描線驅動電路4504a及4504b之上。因此，像素部4502、訊號線驅動電路4503a及4503b、及掃描線驅動電路4504a及4504b係藉由第一基材4501、密封劑4505、及第二基材4506與填充物4507一起密封。最好面板係因此與具有高氣密性及低脫氣之保護膜或覆蓋材料封裝(密封)，以便像素部4502、訊號線驅動電路4503a及4503b、掃描線驅動電路4504a及4504b不會暴露於空氣中。
位在第一基材4501之上的像素部4502、訊號線驅動電路4503a及4503b、掃描線驅動電路4504a及4504b包括複數個電晶體。作為一範例，圖10B顯示包括在像素部4502中之電晶體4510以及包括在訊號線驅動電路4503a中之電晶體4509。
對於電晶體4509及4510，能利用在實施例2中包括c軸定向半導體層之具有高遷移率之電晶體。在本實施例中，電晶體4509及4510為n-通道電晶體。
導電層4540係位在與驅動電路之電晶體4509中之氧化物半導體層中之通道成形區域重疊的部分絕緣層4544之上。導電層4540之電位可與電晶體4509之閘極電極層之電位相同或不同。導電層4540也能提供作為一第二閘極電極層。或者，導電層4540之電位可為接地(GND)或0V，或者導電層4540可在一浮動狀態。
在電晶體4509中，形成絕緣層4541作為一接觸包括有通道成形區域之半導體層的保護絕緣膜。可利用類似於在實施例2中所描述的氧化物絕緣層412之材料及方法形成絕緣層4541。再者，在絕緣層4541之上形成一保護絕緣層4514。可利用類似於在實施例2中所描述的中間層絕緣層416之材料及方法形成保護絕緣層4514。在此，藉由PCVD方法形成一矽氮化物層當作保護絕緣層4514。
再者，一提供作為降低電晶體之表面粗糙度之平面絕緣層之絕緣層4544係形成在保護絕緣層4514之上。可利用類似於在實施例6中所描述的絕緣層4021之材料及方法形成絕緣層4544。在此，絕緣層4544係利用壓克力。
此外，參考數字4511表示一發光元件。為包括在發光元件4511中之像素電極之第一電極層4517係電性連接電晶體4510之源極或汲極電極層。要注意的是雖然發光元件4511具有包括第一電極層4517、電激發光層4512、及第二電極層4513之堆疊層結構，但發光元件4511之結構並非限制於此。發光元件4511之結構能根據，例如，自發光元件4511發出的光透出的方向而適當地改變。
利用有機樹脂層或無機絕緣層形成隔板4520。具體地最好為利用感光材料形成隔板、在第一電極層4517之上形成開口、以及開口的側壁具有連續彎曲的傾斜側表面。
可利用不是單層就是堆疊的複數層形成電激發光層4512。
為了防止氧、氫、水分、二氧化碳、或類似物質進入至發光元件4511，可在第二電極層4513及隔板4520之上形成一保護層。作為保護層，能形成矽氮化物層、矽氮化氧化物層、DLC層、或類似層。
除此之外，不同的信號及電位係經由軟性電路板4518a及4518b提供至訊號線驅動電路4503a及4503b、掃描線驅動電路4504a及4504b、或像素部4502。
利用如同包括在發光元件4511中的第一電極層4517的相同導電層形成一連接端子電極4515。利用如同包括在電晶體4509及4510中的源極及汲極電極層的相同導電層形成一端子電極4516。
連接端子電極4515係經由異向導電層4519電性連接一包括在軟性電路板4518a中的端子。
位在自發光元件4511發出的光透出的方向上的第二基材需要具有一透光性質。在該情況中，利用例如玻璃板、塑膠板、聚酯膜、或壓克力樹脂膜的一透光材料。
作為填充物4507，除了能利用例如氮或氬的惰性氣體、紫外線硬化樹脂或熱固性樹脂之外，也能利用壓克力、環氧樹脂、或類似物。例如，氮可利用作為填充物。
除此之外，假使需要，例如偏光板、圓形偏光板(包括一橢圓偏光板)、延遲板(四分之一波板或二分之一波板)、或彩色濾光片之光學膜可適當地提供在發光元件的發射表面上。
經由上述處理，能製造出一發光顯示裝置(顯示面板)液相。
包括在實施例2中所描述的c軸定向氧化物半導體層之電晶體包括一具有優良晶度的氧化物半導體層及具有高場效遷移率。當利用如同在本實施例中這樣的一電晶體製造一發光顯示裝置時，係實現一具有優良顯示特性的發光顯示裝置。
能夠適當的合併在其他實施例中所述的任何結構而實施本實施例。
(實施例8)
在本實施例中，將描述電子紙當作半導體裝置的範例。
一包括藉由在實施例1至3中所描述的方法而獲得c軸定向氧化物半導體層之電晶體可以利用於一藉由元件電性連接切換元件而驅動電子墨水的電子紙。電子紙也被稱作為電泳顯示裝置(電泳顯示器)且有利的在於其具有與普通紙張相同程度的可讀性，其具有低於其他顯示裝置的電力消耗且其能被做成薄的及輕型。
電泳顯示器能具有不同的模式。例如，電泳顯示器包含複數個分散在溶劑或溶解物中的微膠囊，且每個微膠囊包含為正電荷的第一粒子及為負電荷的第二粒子。藉由微膠囊的電場的應用，在微膠囊中的粒子係互相以相對方向移動且僅顯示粒子聚集在一側上的顏色。要注意的是每個第一粒子或第二粒子包括一色素，且只在電場下移動。第一粒子及第二粒子具有不同顏色(其可能無色)。
因此，電泳顯示器利用所謂的藉由具有高介電常數的物質移動至高電場區域之介電泳效應。
上述微膠囊分散在一溶劑中之溶液係被稱作為電子墨水。電子墨水能被印刷在玻璃、塑膠、織物、紙、或類似物的表面。此外，藉由利用彩色濾光片或具有色素的粒子，也能實現彩色顯示。
除此之外，假使複數個上述的微膠囊係適當的排列在一主動矩陣基材之上以便插入在二個電極之間時，則能完成一主動矩陣顯示裝置，且能藉由微膠囊的電場的應用顯示影像。例如，能使用一利用在實施例2中所描述包括c軸定向氧化物半導體層的電晶體形成的主動矩陣基材。
要注意的是能自任何一個導電材料、絕緣材料、半導體材料、磁性材料、液晶材料、鐵電材料、電激發光材料、電致變色材料、及磁泳材料形成在微膠囊中的第一粒子及第二粒子、或由其組成材料而形成。
圖11顯示一主動矩陣電子紙當作半導體裝置的範例。在半導體裝置中的電晶體581能以類似於實施例2中所描述的電晶體的方式而被製造且其係為具高遷移率包括c軸定向氧化物半導體層的電晶體。除此之外，絕緣層584係為包含氫的氮化物絕緣層且提供用以供應氫至c軸定向氧化物半導體層。
圖11的電子紙係為在一顯示裝置中應用扭轉球顯示系統的範例。扭轉球顯示系統涉及一種方法，其中各著色為黑與白的球形粒子排列在係為使用於顯示元件中的電極層的第一電極層及第二電極層之間，且在第一電極層及第二電極層之間產生不同電位以控制球形粒子的定向，以便執行顯示。
在第一基材580之上形成的電晶體581係為一底部-閘極電晶體且其源極或汲極電極層係經由一形成在絕緣層585中的開口接觸第一電極層587，藉此電晶體581係電性連接第一電極層587。球形粒子589係位在第一電極層587及一設在第二基材596上的第二電極層588之間。藉由一材料例如樹脂形成的填充物595圍繞球形粒子589。在球形粒子589中的孔穴594係填有液體且也包括具有黑色區590a及白色區590b的粒子。
第一電極層587相當於像素電極，且第二電極層588相當於共同電極。第二電極層588電性連接一位在與電晶體581相同絕緣基材之上的共同電位線。利用一共同連接部，第二電極層588能經由位在該對基材之間的導電粒子而電性連接共同電位線。
再者，除了扭轉球之外，能利用電泳元件。利用一具有大約10μm至200μm直徑且其中封裝有透明液體、正電荷白微粒子、及負電荷黑微粒子的微膠囊。在該位於第一電極層及第二電極層之間的微膠囊中，當藉由第一電極層及第二電極層施加一電場時，白微粒子及黑微粒子相互移動至相對側，以便能顯示白色或黑色。利用此原理的顯示元件為電泳顯示元件且通常被稱作為電子紙。
經由上述步驟，能製造出電子紙。
在本實施例中，利用在實施例2中所描述的包括c軸定向氧化物半導體層的電晶體，製造出一所謂的電子紙。電晶體包括一具有優良晶度的氧化物半導體層及具有高場效遷移率。當利用該電晶體製造電子紙時，能實現一具有優良顯示特性的電子紙。
能夠適當的合併在其他實施例中所述的任何結構而實施本實施例。
(實施例9)
在本說明書中所揭露的半導體裝置能被應用在不同的電子裝置中(包括遊戲機)。這樣的電子裝置的範例係為電視裝置(也被稱作為電視或電視接收器)、電腦或類似物的顯示器、數位攝影機、數位影音攝影機、數位相框、行動電話手機(也被稱作為行動電話或行動電話裝置)、掌上型遊戲機、可攜式資訊終端機、聲音播放裝置、例如彈珠台的大型遊戲機、以及類似裝置。
在本實施例中，將參考圖12A至12E及圖13描述包括能在任何一個實施例6至8中獲得顯示裝置之電子裝置的範例。
圖12A顯示筆記型個人電腦，其至少包括顯示裝置當作組件且也包括主體3001、殼體3002、顯示部3003、鍵盤3004、及類似物。要注意的是此筆記型個人電腦包括在實施例6中所描述的液晶顯示裝置。
圖12B顯示可攜式資訊終端機(個人數位助理，PDA)，其至少包括顯示裝置當作組件。主體3021係提供顯示部3023、外部界面3025、操作鈕3024、及類似物。除此之外，指示筆3022係提供作為一操作配件。要注意的是此可攜式資訊終端裝置包括在實施例7中所描述的發光顯示裝置。
圖12C係為包括在實施例8中所描述的電子紙當作一組件的e-book讀取器。圖12C顯示e-book讀取器的範例。例如，e-book讀取器2700包括二個殼體，殼體2701及殼體2703。殼體2701及殼體2703以一樞紐2711結合，以便e-book讀取器2700能沿著樞紐2711開啟及閉合。藉由這樣的結構，能像書本一樣操作e-book讀取器2700。
顯示部2705及顯示部2707係分別結合在殼體2701及殼體2703內。顯示部2705及顯示部2707可顯示一個影像或不同的影像。在不同影像顯示在顯示部2705及顯示部2707的結構中，例如，右顯示部(在圖12C中的顯示部2705)能顯示文字而左顯示部(在圖12C中的顯示部2707)能顯示影像。
圖12C顯示殼體2701提供操作部及類似組成的範例。例如，殼體2701係提供有電源開關2721、操作鍵2723、揚聲器2725、及類似組成。能藉由操作鍵2723而翻頁。要注意的是鍵盤、指向裝置、及類似裝置可提供在相同表面上當作殼體的顯示部。此外，外部連接端子(例如，耳機端子或USB端子)、儲存媒體插入部、及類似物可提供在殼體的背表面或側表面上。此外，e-book讀取器2700可具有電子辭典的功能。
e-book讀取器2700可以安裝無線發射及接收資料。經由無線通訊，可自e-book伺服器購買及下載所需的書籍資料或類似資訊。
圖12D顯示行動電話，其包括至少一顯示裝置當作組件以及其包括二個殼體，殼體2800及殼體2801。殼體2801包括顯示板2802、揚聲器2803、麥克風2804、指向裝置2806、照相機2807、外部連接端子2808、及類似組成。殼體2800提供一用以對行動電話充電之太陽能電池2810、一外部記憶體插槽2811、及類似組成。除此之外，天線係結合在殼體2801中。
再者，顯示板2802提供一觸控螢幕。藉由在圖12D中的虛線表示顯示的複數個操作鍵2805。要注意的是安裝增壓電路以將自太陽能電池2810輸出的電壓提高至每個電路所需的電壓。
在顯示板2802中，能適當地根據使用模式改變顯示方向。再者，照相機2807係位在如同顯示板2802的相同平面，故因此行動電話能被利用於視訊電話通話。揚聲器2803及麥克風2804能被利用於視訊電話通話、記錄及撥放聲音，且類似裝置不會僅限制於聲音通話。此外，在圖12D中展開的殼體2800及殼體2801能滑動而使一個重疊另一個，因此，能減少可攜式資訊終端機的尺寸，使得行動電話便於攜帶。
外部連接端子2808能連接AC轉接器及不同型式的排線，例如USB排線，以便能對個人電腦或類似裝置充電及資料傳輸。再者，能儲存及移動大量的資訊於一插入在外部記憶體插槽2811的儲存媒體。
除了上述功能之外，行動電話可具有紅外線傳輸功能、電視接收功能、及類似的功能。
圖12E顯示一包括至少一顯示裝置當作組件以及包括主體3051、顯示部(A)3057、目鏡3053、操作開關3054、顯示部(B)3055、電池3056、及類似組件的數位攝影機。
圖13顯示電視機的範例。在電視裝置9600中，顯示部9603係結合在殼體9601中。顯示部9603能顯示影像。在此，藉由支架9605支撐殼體9601。
能以殼體9601的操作開關或遙控器9610操作電視裝置9600。能以遙控器9610之操作鍵9609切換頻道及控制音量，藉此能控制顯示在顯示部9603上的影像。此外，遙控器9610可提供顯示部9607以顯示自遙控器9610輸出的資料。
要注意的是電視裝置9600提供接收器、數據機、及類似物。經由接收器，能接收一般TV播送。此外，當顯示裝置以或不以導線經由數據機連接至通訊網路時，能執行單向(自發送器至接收器)或雙向(例如，發送器及接收器之間或者接收器之間)的資訊通訊。
在顯示部9603中，於實施例2中所描述的複數個電晶體係提供當作像素的切換元件。在一與顯示部9603之相同絕緣基材之上形成的驅動電路中，係提供在實施例2中所描述具有高遷移率之電晶體。
能夠適當的合併在其他實施例中所述的任何結構而實施本實施例。
本申請案為基於在2009年12月18日向日本專利局提出申請的日本專利申請案序號2009-288245，其全文內容茲以提述方式納入。
100．．．基材
102．．．絕緣層
104．．．氧化物半導體層
105．．．氧化物半導體層
106．．．氧化物半導體層
108．．．導電層
112．．．閘極絕緣層
114．．．閘極電極層
116．．．中間層絕緣層
118．．．中間層絕緣層
150．．．電晶體
200．．．基材
206．．．元件隔離絕緣層
214．．．雜質區
216．．．通道成形區
218．．．側壁絕緣層
220．．．高濃度雜質區
224．．．金屬化合物區
226．．．中間層絕緣層
228．．．中間層絕緣層
234．．．絕緣層
250．．．電晶體
256．．．絕緣層
300．．．電晶體
302．．．電晶體
400．．．基材
401．．．閘極電極層
402．．．閘極絕緣層
404．．．氧化物半導體層
406．．．氧化物半導體層
412．．．氧化物絕緣層
414．．．電極層
416．．．中間層絕緣層
418．．．中間層絕緣層
450．．．電晶體
451．．．電晶體
500．．．基材
501．．．閘極電極層
502．．．閘極絕緣層
516．．．中間層絕緣層
518．．．中間層絕緣層
520．．．氧化物絕緣層
550．．．電晶體
580．．．基材
581．．．電晶體
583．．．絕緣層
584．．．絕緣層
585．．．絕緣層
587．．．電極層
588．．．電極層
589．．．粒子
594．．．孔穴
595．．．填充物
596．．．基材
104a．．．第一氧化物半導體層
106a．．．第二氧化物半導體層
108a．．．源極電極層
108b．．．汲極電極層
208a．．．閘極絕緣層
210a．．．閘極電極層
230a．．．汲極電極層
230b．．．汲極電極層
230c．．．電極
236a．．．電極
236b．．．電極
236c．．．電極
254a．．．電極
254b．．．電極
254c．．．電極
254d．．．電極
254e．．．電極
258a．．．電極
258b．．．電極
258c．．．電極
258d．．．電極
404a．．．第一氧化物半導體層
406a．．．第二氧化物半導體層
408a．．．源極電極層
408b．．．汲極電極層
504a．．．第一氧化物半導體層
506a．．．第二氧化物半導體層
508a．．．源極電極層
508b．．．汲極電極層
590a．．．黑色區
590b．．．白色區
2700．．．讀取器
2701．．．殼體
2703．．．殼體
2705．．．顯示部
2707．．．顯示部
2711．．．樞紐
2721．．．電源開關
2723．．．操作鍵
2725．．．揚聲器
2800．．．殼體
2801．．．殼體
2802．．．顯示板
2803．．．揚聲器
2804．．．麥克風
2805．．．操作鍵
2806．．．指向裝置
2807．．．照相機
2808．．．外部連接端子
2810．．．太陽能電池
2811．．．外部記憶體插槽
3001．．．主體
3002．．．殼體
3003．．．顯示部
3004．．．鍵盤
3021．．．主體
3022．．．指示筆
3023．．．顯示部
3024．．．操作鈕
3025．．．外部界面
3051．．．主體
3053．．．目鏡
3054．．．操作開關
3055．．．顯示部(B)
3056．．．電池
3057．．．顯示部(A)
4001．．．第一基材
4002．．．像素部
4003．．．訊號線驅動電路
4004．．．掃描線驅動電路
4005．．．密封劑
4006．．．第二基材
4008．．．液晶層
4010．．．電晶體
4011．．．電晶體
4013．．．液晶元件
4014．．．絕緣層
4015．．．連接端子電極
4016．．．端子電極
4018．．．軟性電路板
4019．．．異向導電層
4020．．．絕緣層
4021．．．絕緣層
4030．．．像素電極層
4031．．．對向電極層
4032．．．絕緣層
4033．．．絕緣層
4040．．．導電層
4501．．．基材
4502．．．像素部
4505．．．密封劑
4506．．．基材
4507．．．填充物
4509．．．電晶體
4510．．．電晶體
4511．．．發光元件
4512．．．電激發光層
4513．．．電極層
4514．．．保護絕緣層
4515．．．連接端子電極
4516．．．端子電極
4517．．．電極層
4519．．．異向導電層
4520．．．隔板
4540．．．導電層
4541．．．絕緣層
4544．．．絕緣層
4503a．．．訊號線驅動電路
4504a．．．掃描線驅動電路
4518a．．．軟性電路板
9600．．．電視裝置
9601．．．殼體
9603．．．顯示部
9605．．．支架
9607．．．顯示部
9609．．．操作鍵
9610．．．遙控器
圖1係為本發明之一個實施例之剖視圖。
圖2A至2E係為顯示本發明之一個實施例之步驟的剖視圖。
圖3A至3D係為顯示本發明之一個實施例之步驟的剖視圖。
圖4A至4E係為顯示本發明之一個實施例之步驟的剖視圖。
圖5A及5B係為顯示本發明之一個實施例之步驟的剖視圖。
圖6係為本發明之一個實施例之剖視圖。
圖7係為本發明之一個實施例之剖視圖。
圖8係為本發明之一個實施例之等效電路圖。
圖9A及9B係分別為本發明之一個實施例之頂視圖及剖視圖。
圖10A及10B係分別為本發明之一個實施例之頂視圖及剖視圖。
圖11係為本發明之一個實施例之剖視圖。
圖12A至12E顯示電子裝置之範例。
圖13顯示一電子裝置之一範例。
100．．．基材
102．．．絕緣層
112．．．閘極絕緣層
114．．．閘極電極層
116．．．中間層絕緣層
118．．．中間層絕緣層
150．．．電晶體
104a．．．第一氧化物半導體層
106a．．．第二氧化物半導體層
108a．．．源極電極層
108b．．．汲極電極層

Claims (24)

  1. 一種半導體裝置之製造方法，包含：形成一第一氧化物半導體層；對該第一氧化物半導體層執行第一熱處理以形成一自一表面朝向該第一氧化物半導體層之內側生長的結晶區，其中該結晶區包括一其c軸係在實質上垂直於該第一氧化物半導體層之表面的方向而定向的晶體；在包括該結晶區之第一氧化物半導體層之上形成一第二氧化物半導體層；於恆溫下一包括氧的氛圍中，對該第一氧化物半導體層及該第二氧化物半導體層執行第二熱處理，以在該第二氧化物半導體層中形成自該結晶區所生長的c軸定向結晶以及以提供氧至該第一氧化物半導體層及該第二氧化物半導體層；在執行該第二熱處理之該第二氧化物半導體層之上形成一導電層；藉由選擇地蝕刻該導電層而形成一源極電極層及一汲極電極層；形成一氧化物絕緣層以覆蓋該源極電極層、該汲極電極層、及該第二氧化物半導體層，其中該氧化物絕緣層接觸該第二氧化物半導體層；對該氧化物絕緣層執行第三熱處理以提供氧至該第二氧化物半導體層；在該氧化物絕緣層之上形成一閘極電極層，該閘極電 極層與該被提供氧的第二氧化物半導體層重疊；在該閘極電極層及該氧化物絕緣層之上形成一包括氫之氮化物絕緣層；以及對該氮化物絕緣層執行第四熱處理以用氫終結懸鍵，該懸鍵至少存在於該第一氧化物半導體層與該第二氧化物半導體層中以及該第二氧化物半導體層與該氧化物絕緣層之間的界面。
  2. 如申請專利範圍第1項所述之半導體裝置之製造方法，其中該第一熱處理係在一選自氮、稀有氣體、氧、氧與氮及稀有氣體之其中一個的混合氣體、及乾空氣的氛圍中，於大於或等於400℃且小於或等於800℃的溫度下執行。
  3. 如申請專利範圍第1項所述之半導體裝置之製造方法，其中該第二熱處理係在大於或等於400℃且小於或等於800℃的溫度下以及一選自氮、稀有氣體、氧、氧與氮及稀有氣體之其中一個的混合氣體、及乾空氣的氛圍中執行。
  4. 如申請專利範圍第1項所述之半導體裝置之製造方法，其中該第二熱處理係在一包括氧的氛圍中完成。
  5. 如申請專利範圍第4項所述之半導體裝置之製造方法，其中該氛圍之氧濃度係在熱處理時間之期間增加。
  6. 如申請專利範圍第1項所述之半導體裝置之製造方 法，其中該第三熱處理係在一大於或等於200℃且小於或等於450℃的溫度下執行。
  7. 如申請專利範圍第1項所述之半導體裝置之製造方法，其中該第四熱處理係在一大於或等於150℃且小於或等於450℃的溫度下執行。
  8. 一種半導體裝置之製造方法，包含：形成一閘極電極層；在該閘極電極層之上形成一第一氧化物絕緣層；在該閘極電極層及該第一氧化物絕緣層之上形成一第一氧化物半導體層；對該第一氧化物半導體層執行第一熱處理以形成一自一表面朝向該第一氧化物半導體層之一內側生長的結晶區，其中該結晶區包括一其c軸係在實質上垂直於該第一氧化物半導體層之表面的方向而定向的晶體；在包括該結晶區之該第一氧化物半導體層之上形成一第二氧化物半導體層；於恆溫下一包括氧的氛圍中，對該第一氧化物半導體層及該第二氧化物半導體層執行第二熱處理，以在該第二氧化物半導體層中形成自該結晶區所生長的c軸定向結晶以及以提供氧至該第一氧化物半導體層及該第二氧化物半導體層；在執行該第二熱處理之第二氧化物半導體層之上形成一導電層；藉由選擇地蝕刻該導電層而形成一源極電極層及一汲 極電極層；形成一第二氧化物絕緣層以覆蓋該源極電極層、該汲極電極層、及該第二氧化物半導體層，其中該第二氧化物絕緣層接觸該第二氧化物半導體層；對該第二氧化物絕緣層執行第三熱處理以提供氧至該第二氧化物半導體層；在執行該第三熱處理之第二氧化物絕緣層之上形成一包括氫之氮化物絕緣膜；以及對該氮化物絕緣層執行第四熱處理以用氫終結懸鍵，該懸鍵至少存在於該第一氧化物半導體層與該第二氧化物半導體層中以及該第一氧化物絕緣層與該第一氧化物半導體層之間以及該第二氧化物絕緣層與該第二氧化物半導體層之間的界面。
  9. 如申請專利範圍第8項所述之半導體裝置之製造方法，其中該第一熱處理係在一選自氮、稀有氣體、氧、氧與氮及稀有氣體之其中一個的混合氣體、及乾空氣所選擇的氛圍中，於大於或等於400℃且小於或等於800℃的溫度下執行。
  10. 如申請專利範圍第8項所述之半導體裝置之製造方法，其中該第二熱處理係在大於或等於400℃且小於或等於800℃的溫度下以及一選自氮、稀有氣體、氧、氧與氮及稀有氣體之其中一個的混合氣體、及乾空氣的氛圍中執 行。
  11. 如申請專利範圍第8項所述之半導體裝置之製造方法，其中該第二熱處理係在一包括氧的氛圍中完成。
  12. 如申請專利範圍第11項所述之半導體裝置之製造方法，其中該氛圍之氧濃度係在熱處理時間之期間增加。
  13. 如申請專利範圍第8項所述之半導體裝置之製造方法，其中該第三熱處理係在一大於或等於200℃且小於或等於450℃的溫度下執行。
  14. 如申請專利範圍第8項所述之半導體裝置之製造方法，其中該第四熱處理係在一大於或等於150℃且小於或等於450℃的溫度下執行。
  15. 一種半導體裝置之製造方法，包含：形成一第一氧化物半導體層；執行第一熱處理以在該第一氧化物半導體層中形成一自該第一氧化物半導體層之表面生長的結晶區；在包括該結晶區之該第一氧化物半導體層之上形成一第二氧化物半導體層；在包括氧的氛圍中執行第二熱處理以在該第二氧化物半導體層中形成自該結晶區生長的結晶；在執行該第二熱處理之後，在該第二氧化物半導體層之上形成一包括氫之中間層絕緣層；以及對該中間層絕緣層執行第三熱處理。
  16. 如申請專利範圍第15項所述之半導體裝置之製造方法，更包含： 形成一閘極電極層；以及在該閘極電極層之上形成一氧化物絕緣層，其中該第一氧化物半導體層係形成在該氧化物絕緣層之上。
  17. 如申請專利範圍第15項所述之半導體裝置之製造方法，更包含：在該第二氧化物半導體層之上形成一氧化物絕緣層；以及在該氧化物絕緣層之上形成一閘極電極層，其中該中間層絕緣層係位在該閘極電極層之上。
  18. 如申請專利範圍第15項所述之半導體裝置之製造方法，其中該第二氧化物半導體層係藉由利用一具有In：Ga：Zn=1：x：y之組成比率的靶之濺鍍方法所形成，以及其中x大於或等於0且小於或等於2，而y大於或等於1且小於或等於5。
  19. 如申請專利範圍第15項所述之半導體裝置之製造方法，其中x係為1以及y係為1。
  20. 如申請專利範圍第15項所述之半導體裝置之製造方法，其中該第二氧化物半導體層之載子濃度小於1×1012 cm-3 。
  21. 如申請專利範圍第15項所述之半導體裝置之製造 方法，其中該第二熱處理係在一大於或等於400℃且小於或等於800℃的溫度下執行。
  22. 如申請專利範圍第15項所述之半導體裝置之製造方法，其中該第一氧化物半導體層包括In-Zn-O，以及其中該第二氧化物半導體層包括In-Ga-Zn-O。
  23. 如申請專利範圍第15項所述之半導體裝置之製造方法，更包含：形成一閘極電極層；以及在該第二氧化物半導體層之上形成一源極電極層及一汲極電極層，其中該閘極電極層與該源極電極層及該汲極電極層重疊。
  24. 如申請專利範圍第15項所述之半導體裝置之製造方法，其中該第三熱處理係執行以用氫終結懸鍵，該懸鍵至少存在於該第一氧化物半導體層與該第二氧化物半導體層中。
TW099143230A 2009-12-18 2010-12-10 半導體裝置及其製造方法 TWI509703B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009288245 2009-12-18

Publications (2)

Publication Number Publication Date
TW201137991A TW201137991A (en) 2011-11-01
TWI509703B true TWI509703B (zh) 2015-11-21

Family

ID=44151685

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099143230A TWI509703B (zh) 2009-12-18 2010-12-10 半導體裝置及其製造方法

Country Status (5)

Country Link
US (2) US8664036B2 (zh)
JP (4) JP5134070B2 (zh)
KR (1) KR101768433B1 (zh)
TW (1) TWI509703B (zh)
WO (1) WO2011074409A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI685936B (zh) * 2018-06-25 2020-02-21 台灣積體電路製造股份有限公司 半導體裝置及其形成方法

Families Citing this family (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2494692B1 (en) 2009-10-30 2016-11-23 Semiconductor Energy Laboratory Co. Ltd. Logic circuit and semiconductor device
WO2011065208A1 (en) 2009-11-27 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101835300B1 (ko) 2009-12-08 2018-03-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
CN102903758B (zh) 2009-12-28 2015-06-03 株式会社半导体能源研究所 半导体装置
KR20190093706A (ko) 2010-01-24 2019-08-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치와 이의 제조 방법
US8629438B2 (en) 2010-05-21 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI587405B (zh) 2010-08-16 2017-06-11 半導體能源研究所股份有限公司 半導體裝置之製造方法
US8883555B2 (en) 2010-08-25 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Electronic device, manufacturing method of electronic device, and sputtering target
KR101932576B1 (ko) 2010-09-13 2018-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8823092B2 (en) 2010-11-30 2014-09-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8809852B2 (en) 2010-11-30 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor element, semiconductor device, and method for manufacturing the same
TWI562379B (en) 2010-11-30 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing semiconductor device
US8629496B2 (en) 2010-11-30 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8916867B2 (en) * 2011-01-20 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor element and semiconductor device
US8878288B2 (en) 2011-04-22 2014-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8932913B2 (en) 2011-04-22 2015-01-13 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8916868B2 (en) 2011-04-22 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8809854B2 (en) 2011-04-22 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8847233B2 (en) 2011-05-12 2014-09-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a trenched insulating layer coated with an oxide semiconductor film
KR102492593B1 (ko) 2011-06-08 2023-01-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링 타겟, 스퍼터링 타겟의 제조 방법 및 박막의 형성 방법
JP4982620B1 (ja) * 2011-07-29 2012-07-25 富士フイルム株式会社 電界効果型トランジスタの製造方法、並びに、電界効果型トランジスタ、表示装置、イメージセンサ及びｘ線センサ
US8994019B2 (en) * 2011-08-05 2015-03-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5695535B2 (ja) 2011-09-27 2015-04-08 株式会社東芝 表示装置の製造方法
TWI613822B (zh) 2011-09-29 2018-02-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
DE112012004061B4 (de) 2011-09-29 2024-06-20 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
WO2013054933A1 (en) * 2011-10-14 2013-04-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2013058226A1 (ja) * 2011-10-21 2013-04-25 シャープ株式会社 半導体装置およびその製造方法
KR20130046357A (ko) * 2011-10-27 2013-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6122275B2 (ja) * 2011-11-11 2017-04-26 株式会社半導体エネルギー研究所 表示装置
US9057126B2 (en) * 2011-11-29 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing sputtering target and method for manufacturing semiconductor device
KR102072244B1 (ko) 2011-11-30 2020-01-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
TWI588910B (zh) 2011-11-30 2017-06-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
WO2013089115A1 (en) 2011-12-15 2013-06-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6053490B2 (ja) * 2011-12-23 2016-12-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8956912B2 (en) * 2012-01-26 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9196741B2 (en) 2012-02-03 2015-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102254731B1 (ko) 2012-04-13 2021-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8860022B2 (en) 2012-04-27 2014-10-14 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
CN104285302B (zh) 2012-05-10 2017-08-22 株式会社半导体能源研究所 半导体装置
JP5795551B2 (ja) * 2012-05-14 2015-10-14 富士フイルム株式会社 電界効果型トランジスタの製造方法
US20150171220A1 (en) * 2012-05-28 2015-06-18 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
US9059219B2 (en) * 2012-06-27 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR102213518B1 (ko) * 2012-06-29 2021-02-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9885108B2 (en) 2012-08-07 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Method for forming sputtering target
JP6021586B2 (ja) 2012-10-17 2016-11-09 株式会社半導体エネルギー研究所 半導体装置
JP2014082388A (ja) * 2012-10-17 2014-05-08 Semiconductor Energy Lab Co Ltd 半導体装置
US9166021B2 (en) * 2012-10-17 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6059501B2 (ja) * 2012-10-17 2017-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6204145B2 (ja) 2012-10-23 2017-09-27 株式会社半導体エネルギー研究所 半導体装置
WO2014065343A1 (en) 2012-10-24 2014-05-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20140151095A1 (en) * 2012-12-05 2014-06-05 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method for manufacturing the same
KR102712705B1 (ko) 2012-12-28 2024-10-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6370048B2 (ja) * 2013-01-21 2018-08-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI614813B (zh) 2013-01-21 2018-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
US9190527B2 (en) 2013-02-13 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
TWI611566B (zh) * 2013-02-25 2018-01-11 半導體能源研究所股份有限公司 顯示裝置和電子裝置
JP6141777B2 (ja) 2013-02-28 2017-06-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI664731B (zh) * 2013-05-20 2019-07-01 半導體能源研究所股份有限公司 半導體裝置
JP2015119174A (ja) * 2013-11-15 2015-06-25 株式会社半導体エネルギー研究所 半導体装置及び表示装置
JP2016027597A (ja) * 2013-12-06 2016-02-18 株式会社半導体エネルギー研究所 半導体装置
CN103676356B (zh) * 2013-12-10 2016-04-27 京东方科技集团股份有限公司 显示装置
US20150287831A1 (en) * 2014-04-08 2015-10-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device including semiconductor device
JP6537341B2 (ja) * 2014-05-07 2019-07-03 株式会社半導体エネルギー研究所 半導体装置
TWI663726B (zh) 2014-05-30 2019-06-21 Semiconductor Energy Laboratory Co., Ltd. 半導體裝置、模組及電子裝置
CN104319262B (zh) * 2014-11-13 2017-02-01 京东方科技集团股份有限公司 一种多晶氧化物薄膜晶体管阵列基板及其制备方法
KR102334986B1 (ko) * 2014-12-09 2021-12-06 엘지디스플레이 주식회사 산화물 반도체층의 결정화 방법, 이를 적용한 반도체 장치 및 이의 제조 방법
JP6705663B2 (ja) * 2015-03-06 2020-06-03 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
KR20160114511A (ko) 2015-03-24 2016-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US9806200B2 (en) 2015-03-27 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10714633B2 (en) 2015-12-15 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
CN115954389A (zh) 2016-03-04 2023-04-11 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置
KR20180123028A (ko) 2016-03-11 2018-11-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장비, 상기 반도체 장치의 제작 방법, 및 상기 반도체 장치를 포함하는 표시 장치
CN109075206B (zh) 2016-04-13 2022-08-16 株式会社半导体能源研究所 半导体装置及包括该半导体装置的显示装置
TWI730017B (zh) * 2016-08-09 2021-06-11 日商半導體能源研究所股份有限公司 顯示裝置的製造方法、顯示裝置、顯示模組及電子裝置
KR102652448B1 (ko) 2018-03-13 2024-03-29 삼성디스플레이 주식회사 디스플레이 장치
KR102591811B1 (ko) 2018-05-18 2023-10-23 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이의 제조 방법 및 이를 포함하는 표시 장치
KR20230123128A (ko) 2022-02-16 2023-08-23 광주과학기술원 비탄소 소재를 이용한 산화물 반도체층의 저온 결정화 방법, 이를 적용한 반도체 장치 및 이의 제조방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6294274B1 (en) * 1998-11-16 2001-09-25 Tdk Corporation Oxide thin film
US6727522B1 (en) * 1998-11-17 2004-04-27 Japan Science And Technology Corporation Transistor and semiconductor device
TW594884B (en) * 2003-05-29 2004-06-21 Univ Nat Chiao Tung Laser re-crystallization method of low temperature polysilicon thin film transistor
TWI231046B (en) * 2004-06-10 2005-04-11 Univ Nat Chiao Tung Laser recrystallization method of active layer for LTPS-TFTs
US7049190B2 (en) * 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
TW200729497A (en) * 2005-08-31 2007-08-01 Taiwan Semiconductor Mfg Co Ltd Semiconductor structure, field effect transistor structure and method of forming MOS device, method of producing semiconductor device
TWI289355B (en) * 2004-10-29 2007-11-01 Sharp Kk Trench MOSFET and method of manufacturing same

Family Cites Families (137)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
WO1995034916A1 (fr) * 1994-06-15 1995-12-21 Seiko Epson Corporation Fabrication d'un equipement a semi-conducteurs a couches minces, equipement a semi-conducteurs a couches minces, afficheur a cristaux liquides et equipement electronique
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP2000026119A (ja) 1998-07-09 2000-01-25 Hoya Corp 透明導電性酸化物薄膜を有する物品及びその製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2001053164A (ja) 1999-08-04 2001-02-23 Sony Corp 半導体記憶装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) * 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP2003298062A (ja) * 2002-03-29 2003-10-17 Sharp Corp 薄膜トランジスタ及びその製造方法
US7189992B2 (en) 2002-05-21 2007-03-13 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures having a transparent channel
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US20070194379A1 (en) 2004-03-12 2007-08-23 Japan Science And Technology Agency Amorphous Oxide And Thin Film Transistor
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
WO2006051995A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7872259B2 (en) 2004-11-10 2011-01-18 Canon Kabushiki Kaisha Light-emitting device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
EP2453480A2 (en) 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI390735B (zh) 2005-01-28 2013-03-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4560502B2 (ja) * 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
US7524713B2 (en) * 2005-11-09 2009-04-28 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
KR101103374B1 (ko) 2005-11-15 2012-01-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
US20070287221A1 (en) * 2006-06-12 2007-12-13 Xerox Corporation Fabrication process for crystalline zinc oxide semiconductor layer
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP5127183B2 (ja) * 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
US8058675B2 (en) * 2006-12-27 2011-11-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device using the same
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
TWI478347B (zh) 2007-02-09 2015-03-21 Idemitsu Kosan Co A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
WO2008126879A1 (en) * 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR20080099084A (ko) 2007-05-08 2008-11-12 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100873081B1 (ko) 2007-05-29 2008-12-09 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP4759598B2 (ja) 2007-09-28 2011-08-31 キヤノン株式会社 薄膜トランジスタ、その製造方法及びそれを用いた表示装置
JP2009099847A (ja) * 2007-10-18 2009-05-07 Canon Inc 薄膜トランジスタとその製造方法及び表示装置
KR101518091B1 (ko) * 2007-12-13 2015-05-06 이데미쓰 고산 가부시키가이샤 산화물 반도체를 이용한 전계 효과형 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
WO2009081862A1 (ja) * 2007-12-26 2009-07-02 Konica Minolta Holdings, Inc. 金属酸化物半導体およびその製造方法、半導体素子、薄膜トランジスタ
JP4555358B2 (ja) * 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
US8106474B2 (en) * 2008-04-18 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5704790B2 (ja) 2008-05-07 2015-04-22 キヤノン株式会社 薄膜トランジスタ、および、表示装置
JP5331382B2 (ja) * 2008-05-30 2013-10-30 富士フイルム株式会社 半導体素子の製造方法
US8314765B2 (en) * 2008-06-17 2012-11-20 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, display device, and electronic device
KR100963027B1 (ko) * 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5345456B2 (ja) * 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
US8129718B2 (en) * 2008-08-28 2012-03-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor and thin film transistor using the same
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
TWI656645B (zh) * 2008-11-13 2019-04-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP2010153802A (ja) * 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
EP2202802B1 (en) * 2008-12-24 2012-09-26 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device
US8367486B2 (en) * 2009-02-05 2013-02-05 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the transistor
WO2010114529A1 (en) * 2009-03-31 2010-10-07 Hewlett-Packard Development Company, L.P. Thin-film transistor (tft) with a bi-layer channel
TWI397184B (zh) * 2009-04-29 2013-05-21 Ind Tech Res Inst 氧化物半導體薄膜電晶體
JP2010280294A (ja) * 2009-06-04 2010-12-16 Toyota Motor Corp 燃料電池車両
JP4571221B1 (ja) * 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
TWI380455B (en) * 2009-09-09 2012-12-21 Univ Nat Taiwan Thin film transistor
KR101835300B1 (ko) * 2009-12-08 2018-03-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6294274B1 (en) * 1998-11-16 2001-09-25 Tdk Corporation Oxide thin film
US6727522B1 (en) * 1998-11-17 2004-04-27 Japan Science And Technology Corporation Transistor and semiconductor device
US7049190B2 (en) * 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
TW594884B (en) * 2003-05-29 2004-06-21 Univ Nat Chiao Tung Laser re-crystallization method of low temperature polysilicon thin film transistor
TWI231046B (en) * 2004-06-10 2005-04-11 Univ Nat Chiao Tung Laser recrystallization method of active layer for LTPS-TFTs
TWI289355B (en) * 2004-10-29 2007-11-01 Sharp Kk Trench MOSFET and method of manufacturing same
TW200729497A (en) * 2005-08-31 2007-08-01 Taiwan Semiconductor Mfg Co Ltd Semiconductor structure, field effect transistor structure and method of forming MOS device, method of producing semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI685936B (zh) * 2018-06-25 2020-02-21 台灣積體電路製造股份有限公司 半導體裝置及其形成方法
US10770428B2 (en) 2018-06-25 2020-09-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US11929345B2 (en) 2018-06-25 2024-03-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device including binding agent adhering an integrated circuit device to an interposer

Also Published As

Publication number Publication date
JP6216420B2 (ja) 2017-10-18
US9391095B2 (en) 2016-07-12
JP5759959B2 (ja) 2015-08-05
JP5134070B2 (ja) 2013-01-30
US20110151618A1 (en) 2011-06-23
JP2013070070A (ja) 2013-04-18
WO2011074409A1 (en) 2011-06-23
JP2015159314A (ja) 2015-09-03
US8664036B2 (en) 2014-03-04
JP2016219826A (ja) 2016-12-22
US20140099752A1 (en) 2014-04-10
KR20120094513A (ko) 2012-08-24
JP2011146697A (ja) 2011-07-28
JP5985697B2 (ja) 2016-09-06
KR101768433B1 (ko) 2017-08-16
TW201137991A (en) 2011-11-01

Similar Documents

Publication Publication Date Title
TWI509703B (zh) 半導體裝置及其製造方法
JP6302584B2 (ja) 半導体装置
JP2020014014A (ja) 半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees