JP5479446B2 - 窒化物および炭化シリコンをベースとする集積デバイス、および窒化物をベースとする集積デバイスを製造する方法 - Google Patents

窒化物および炭化シリコンをベースとする集積デバイス、および窒化物をベースとする集積デバイスを製造する方法 Download PDF

Info

Publication number
JP5479446B2
JP5479446B2 JP2011500766A JP2011500766A JP5479446B2 JP 5479446 B2 JP5479446 B2 JP 5479446B2 JP 2011500766 A JP2011500766 A JP 2011500766A JP 2011500766 A JP2011500766 A JP 2011500766A JP 5479446 B2 JP5479446 B2 JP 5479446B2
Authority
JP
Japan
Prior art keywords
nitride
layer
type
ion
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011500766A
Other languages
English (en)
Other versions
JP2011514689A5 (ja
JP2011514689A (ja
Inventor
ティー． シェパード、スコット
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=40638004&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP5479446(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Cree Inc filed Critical Cree Inc
Publication of JP2011514689A publication Critical patent/JP2011514689A/ja
Publication of JP2011514689A5 publication Critical patent/JP2011514689A5/ja
Application granted granted Critical
Publication of JP5479446B2 publication Critical patent/JP5479446B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8213—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using SiC technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02228—Guided bulk acoustic wave devices or Lamb wave devices having interdigital transducers situated in parallel planes on either side of a piezoelectric layer
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02543—Characteristics of substrate, e.g. cutting angles
    • H03H9/02574—Characteristics of substrate, e.g. cutting angles of combined substrates, multilayered substrates, piezoelectrical layers on not-piezoelectrical substrate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/0296—Surface acoustic wave [SAW] devices having both acoustic and non-acoustic properties
    • H03H9/02976—Surface acoustic wave [SAW] devices having both acoustic and non-acoustic properties with semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0542—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a lateral arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N39/00—Integrated devices, or assemblies of multiple devices, comprising at least one piezoelectric, electrostrictive or magnetostrictive element covered by groups H10N30/00 – H10N35/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Acoustics & Sound (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

（優先権の主張）
本願は２００３年３月３日に出願された米国特許出願第10/378,331号、および２００６年４月２５日に出願された米国特許出願第11/410,768号の一部継続出願として、米国特許法第１２０条に基づく優先権を主張するものであり、これら米国特許出願の開示全体が本願に記載されているものとして、本明細書でこれら米国特許出願を参考例として援用する。
本発明は、窒化物をベースとするデバイスに関する。より詳細には、本発明は、共通基板の上で異なるタイプの、窒化物をベースとするデバイスをモノリシック集積化することに関する。
III族の窒化物、例えば窒化ガリウム、窒化アルミニウムガリウム、窒化インジウムおよびそれらの合金、並びに窒化シリコンを含む、バンドギャップの広い半導体材料は、大電力で高温の、および／または高周波のデバイスを製造するための好ましい材料である。これらバンドギャップの広い材料は、他の半導体材料、例えば砒化ガリウムおよびシリコンと比較した場合、電界ブレークダウン(破壊)強度が大きく、電子飽和速度も高い。
例えばＳバンド（２〜４ＧＨｚ）およびＸバンド（８〜１２ＧＨｚ）を含む無線周波数のような高周波で作動しながら大電力の取り扱い能力（＞２０ワット）を必要とする電気回路は、近年、次第に普及している。電力の増加によって、それに対応し、高周波回路では、より高い電力負荷を取り扱うことができるようにしながら、無線周波数およびそれ以上で、信頼できる状態で作動できるトランジスタに対する要求が高まっている。これまで大電力用途に対してはバイポーラトランジスタおよび電力金属酸化膜半導体の電界効果トランジスタ（ＭＯＳＦＥＴ）が使用されているが、より高い作動周波数では、かかるデバイスの電力取り扱い能力は限られている。高周波用途に対して、一般に接合型電界効果トランジスタ（ＪＦＥＴ）が使用されているが、これまで知られているＪＦＥＴも電力取り扱い能力が限られている。
最近、高周波用途のために金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）が開発された。このＭＥＳＦＥＴ構造は主要キャリアしか電流を運ばないので、高周波用途に対して好ましい。このＭＥＳＦＥＴ構造は、ゲート容量が小さいため、ゲート入力のスイッチング時間をより短くできるので、現在のＭＯＳＦＥＴ構造よりも好ましい。従って、すべての電界効果トランジスタは、電流を運ぶのに主要キャリアしか利用しないが、ＭＥＳＦＥＴのショットキーゲート構造は、ＭＥＳＦＥＴを高周波用途に対してより望ましいものにできる。
構造のタイプの外に、恐らくより基本的には、トランジスタを形成する半導体材料の特性も作動パラメータに影響する。トランジスタの作動パラメータに影響する特性のうちで、電子移動度、飽和電子ドリフト速度、電気ブレークダウン電界および熱伝導度がトランジスタの高周波特性および大電力特性に最も大きい影響を与え得る。
電子移動度とは半導体媒体内部での電子の移動の容易さの目安のことであり、所定の電界における電界に対する電子ドリフト速度の変化率として定義される。過去において、電子移動度が高い半導体材料が好ましいとされてきた。その理由は、電界が弱くなればなるほど、より大きい電流を発生でき、その結果、電界を加えたときの応答時間をより短くできるからであった。飽和電子ドリフト速度とは半導体材料内で電子が得ることのできる最大速度のことである。より速い速度は、ソースからドレインまでの、より短い遷移時間に変換できるので、高周波用途に対しては、より速い飽和電子ドリフト速度の材料が好ましい。
ブレークダウン電界とは、ショットキー接合部のブレークダウンが生じ、デバイスのゲートを通過する電流が急激に増加するときの電界強度のことである。大電力の、高周波のトランジスタに対しては、ブレークダウン電界が高い材料が好ましい。その理由は、材料の所定の大きさにより、一般に、より大きい電界をサポートできるからである。より小さい電界よりも、より大きい電界によって電子をより急速に加速できるので、より大きい電界は、より高速の遷移を可能にする。
熱伝導度とは、熱を散逸できる半導体材料の能力のことである。一般的な動作では、すべてのトランジスタは熱を発生する。次に、大電力および高い周波数のトランジスタは、通常、小電力のトランジスタよりも大量の熱を発生する。半導体材料の温度が高くなるにつれ、接合部のリーク電流が一般に増加し、温度上昇と共にキャリアの移動度が低下することに起因し、電界効果トランジスタを通過する電流は一般に減少する。従って、半導体から熱が散逸すれば、半導体材料はより低い温度のままに維持され、より小さいリーク電流でより大きい電流を搬送できる。信頼性に関する物理学は、より低い動作温度で作動するデバイスでは、寿命がより長くなることも予想している。
過去において、より高い電子移動度のためにｎタイプのIII−Ｖ族化合物、例えば砒化ガリウム（ＧａＡｓ）から高周波のＭＥＳＦＥＴが製造されてきた。これらデバイスは、より高い動作周波数および適度に大きい電力取り扱い能力を提供するが、これら材料のブレークダウン電圧が比較的低いことおよび熱伝導度がより小さいことが大電力用途における有効性を限定していた。
炭化シリコン（ＳｉＣ）は、シリコン（Ｓｉ）またはＧａＡｓから製造したデバイスよりも高い温度、より大きい電力およびより高い周波数で作動できる電子デバイスの製造を理論的に可能にする、優れた物理的および電子的特性を有すると、何年もの間、知られてきた。約４×１０６Ｖ／ｃｍの高いブレークダウン電界、約２.０×１０７ｃｍ／ｓｅｃの高い飽和電子ドリフト速度、および約４.９Ｗ／ｃｍ−Ｋの高い熱伝導度は、このＳｉＣが高周波の大電力用途に適していることを示している。
パルモア外に付与された米国特許第5,270,554号およびスリラム外に付与された米国特許第5,925,895号には、ＳｉＣをベースとするＭＥＳＦＥＴ構造およびそれらの製造方法が記載されており、双方の米国特許の内容が本明細書に完全に記載されているものとして、本明細書では、これら米国特許を参考例として援用する。更にアレン外により２０００年３月１０日に出願された米国特許第09/567,717号にも、ＳｉＣ ＭＥＳＦＥＴ構造およびその製造方法が記載されており、この米国特許出願の開示が本明細書に完全に記載されているものとして、この米国特許出願を参考例として援用する。
III族窒化物材料系では、大電力および／または高周波用途のための当該デバイスとして、大きい電子移動度のトランジスタ（ＨＥＭＴ）があり、このトランジスタはヘテロ構造の電界効果トランジスタ（ＨＦＥＴ）としても知られている。これらデバイスは、多数の状況で種々の作動上の利点を提供できる。その理由は、異なるバンドギャップエネルギーを有する２つの半導体材料のヘテロ接合部に二次元の電子ガス（２ＤＥＧ）が形成され、より小さいバンドギャップの材料がより高い電子親和性を有するからである。この２ＤＥＧは、バンドギャップが狭い、ドープされていない材料における累積層であり、例えば１０１３キャリア／ｃｍ２を超える極めて高いシート状の電子濃度を有することができる。更に、より広いバンドギャップの半導体内で生じた電子は、２ＤＥＧに移り、よって、より小さいイオン化された不純物の散乱に起因し、高い電子移動度を可能にする。
高いキャリア濃度と高いキャリア移動度とのこのような組み合わせは、ＨＥＭＴに対して極めて大きいトランスコンダクタンスを与え、高周波用の金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）よりも強力な性能上の利点を提供し得る。
窒化ガリウム／窒化アルミニウムガリウム（ＧａＮ／ＡｌＧａＮ）材料系で製造された高い電子移動度のトランジスタは、上記高いブレークダウン電界、広いバンドギャップ、大きい導電帯のオフセットおよび／または高い飽和電子ドリフト速度を含む材料特性の組み合わせにより、大ＲＦ電力を発生するためのポテンシャルを有する。
電子通信システムでは、送信（電力増幅器）の前、または受信（低ノイズ増幅器）の後で信号を増幅することが通常望ましい。また、増幅の直前または直後で、かかる信号をフィルタにかけることも望ましいことが多い。多機能チップの特定部分にＲＦ信号を向けることは、低損失で高いアイソレーションを提供できるモノリシックＲＦスイッチで達成できる。電力増幅回路とのモノリシック集積化から利点を得ることができる他のタイプの非電力増幅回路として、リミッター回路および位相シフターがある。高周波通信システムでは、かかる増幅はＳｉＣ ＭＥＳＦＥＴまたはIII族窒化物をベースとするトランジスタを内蔵する増幅回路を使って効率的に行うことができる。ＳＡＷフィルタを使ってフィルタリングを効率的に行うことができる。
通信システムを実現し、その構造を簡略化するのに必要な回路素子の数を最少にするためには、１つのチップ上にできるだけ多くのコンポーネントを集積化することが望ましい。ＳＡＷデバイスと他のデバイスとを集積化する試みは、これまで行われている。しかしながらかかるデバイスは、一般的にアクティブな電子コンポーネントが形成されている半導体基板、例えばシリコン上に、ピエゾ電気結晶を接合しなければならない。
音響波デバイスは、ピエゾ電気結晶内を進行する音響（すなわち音または圧縮）波として存在する信号を処理する、ある種の電子デバイスを形成する。このピエゾ電気結晶は、材料に機械的な応力を加えたとき（すなわち圧縮または張力を加えたとき）に、関連する電界が誘導されることを特徴とする。同様に、ピエゾ電気結晶に電界を加えると、この材料には所定の態様で機械的な応力が加えられた状態となる。ピエゾ電気結晶による異なる多くの機能を実行するために、これら特性を利用することが可能である。
例えばピエゾ電気マイクロフォンは、空気中を通って進む音響波を電子的な信号に変換する。ピエゾ電気スピーカーおよびブザーは、逆の機能を奏する。ピエゾ電気センサは圧力、温度、トルク、湿度および／または広範な範囲のその他の現象の変化を検出する。
一般的なピエゾ電気材料として、石英（ＳｉＯ２）、酸化亜鉛（ＺｎＯ）、チタン酸バリウム（ＢａＴｉＯ３）、タンタル酸リチウム（ＬｉＴａＯ３）およびニオブ酸リチウム（ＬｉＮｂＯ３）を含む。しかしながらその他の材料、最も知られている炭化シリコン（ＳｉＣ）およびIII族窒化物材料、例えば窒化アルミニウム（ＡｌＮ）および窒化ガリウム（ＧａＮ）もピエゾ電気特性があり、音響波デバイスを形成するのに使用できる。
ピエゾ電気結晶の一部に時間と共に変化する電界を加えると、この加えられた電界は結晶を通って伝搬する音響波を誘導する。これら音響波は多数のモードでピエゾ電気材料を通過するように移動し得る。例えば音響波はいわゆるバルク波として材料本体を通過するように移動したり、または材料の表面上を移動できる。ピエゾ電気材料の表面に沿って移動する波は、一般に表面音響波（すなわちＳＡＷ）と称され、表面音響波を処理するデバイスは、表面音響波デバイス、すなわちＳＡＷデバイスと称される。
単純な表面音響波デバイスは、基板上にピエゾ電気結晶またはピエゾ電気材料の薄膜を含む。この結晶の表面上に互い違い（交差指状）に配置された金属ストライプは、送信電極と受信電極とを形成する。金属電極は結晶内で電気エネルギーを機械応力に変換したり、逆に機械応力を電気エネルギーに変換したりする。従って、ピエゾ電気材料上に形成された交差指状電極は、交差指状トランスジューサまたはＩＤＴと称される。
図１０の斜視図には簡単な表面音響波デバイスが示されている。ＳＡＷデバイスは基板１上に形成されたピエゾ電気膜２を備える。標準的なフォトリソグラフィ技術、すなわちリフトオフ技術を使って、膜上に金属（通常、アルミ）がデポジットされ、パターン化され、入力ＩＤＴ３および出力ＩＤＴ４を形成する。ピエゾ電気膜の厚さは一般に１つのＳＡＷ波長の大きさとなっている。
作動時に入力ＩＤＴ３に電気信号を加えることができる。この入力信号は、ピエゾ電気膜２内に表面音響波を誘導し、膜２の表面に沿って出力ＩＤＴ４に向けて、この音響波を伝搬させる。発生する波の形状は入力ＩＤＴに印加される電気信号、ＩＤＴフィンガーの構造および配向、並びに使用されるピエゾ電気材料に応じて決まる。波が出力ＩＤＴ４に達すると、ＩＤＴ４のフィンガーの両端に電圧が誘導され、この電圧はデバイスから出力される。出力波の形状は、出力ＩＤＴ４の構造によって影響を受ける。
図１１は、ＩＤＴにおける一部の設計パラメータを示す。フィンガー周期Ｄは、ＩＤＴが発生するＳＡＱの波長λを決定し、これらフィンガーのライン幅ＬおよびスペースＳは、一般にλ／４に等しい。フィンガーの数がＩＤＴの結合効率を決定し、フィンガーのオーバーラップ部の幅Ｗは、フィンガーペアの周波数応答に影響する。ＩＤＴ内のフィンガーペアのオーバーラップ部を変えることにより、種々のフィルタの機能を実現できる。
表面音響波デバイスは、デジタル電子工学およびアナログ電子工学において異なる多数の用途を有する。例えば表面音響波デバイスは、特にバンドパスフィルタまたはバンドストップフィルタ、デュプレクサー、遅延ライン、共振器および／またはインピーダンス素子として使用できる。表面音響波デバイスは、デバイスの構造に応じ、特に交差指状トランスジューサのレイアウトに応じ、たたみ込み、相関化、パルス圧縮および／または（例えばスペクトル拡散通信システムにおける）デジタルフィルタリングのようなデジタル機能を実行するのにも使用できる。ケイ・ニュング氏著、「半導体デバイスへの完全ガイド」、マックグロウヒル社（１９９５年）の第６６章には、表面音響波デバイスの構造および製造方法が記載されている。
デバイスにおける表面音響波の速度は、このデバイスを構成する材料およびＳＡＷの伝搬モードに応じて決まる。例えばＧａＮにおける一次ラレイモードの音響波の伝搬速度（ＳＡＷ速度とも称される）は、約３６００ｍ／ｓであるが、ＡｌＮにおける対応するＳＡＷ速度は、約５８００ｍ／ｓであり、ＳｉＣでは６８００ｍ／ｓを超える。ＲＦデバイスでは、ＳＡＷ速度はデバイスが処理できる信号のバンド幅を決定する。ＳＡＷデバイスの基本作動周波数（ｆｏ）は、次の式で示される。
Figure 0005479446
ここで、νは、ＳＡＷの速度であり、λは、波長である。これまで説明したように、デバイスの波長は、ＩＤＴのフィンガー周期によって決定される。ＩＤＴフィンガーの幅およびスペース（従ってフィンガー周期）は、フォトリソグラフィ技術の解像度によって制限される。従って、所定のフィンガー周期に対し、ＳＡＷ速度を増加すると、デバイスの基本作動周波数が高くなる。別の表現をすれば、ＳＡＷ速度を高めると、デバイスが所定のデバイスの幾何学的形状でより高い周波数の信号を処理することが可能となる。従って、III族窒化物およびＳiＣがＳＡＷデバイスを製造するための望ましいピエゾ電気材料となり得る。
ＳＡＱデバイスと窒化デバイスとを集積化する他に、より効率的に製造し、および／または作動させるために、単一基板上で他のタイプの窒化物デバイスを集積することが望ましい。しかしながら、過去において異なるタイプのデバイスに必要とされるエピタキシャル半導体構造が異なることに起因し、共通基板上に多数のデバイスタイプを設けることが困難であることが証明されている。
本発明の一部の実施形態は、共通する窒化物エピタキシャル層と、共通する窒化物エピタキシャル層上に第１のエピタキシャル窒化物構造を含む第１タイプの窒化物デバイスと、共通する窒化物エピタキシャル層上に第２のエピタキシャル窒化物構造を含む第１のタイプの窒化物デバイスと異なる第２のタイプの窒化物デバイスとを備えるモノリシック電子デバイスを提供する。第１エピタキシャル窒化物構造の上には第１の複数の電気コンタクトが位置し、これら電気コンタクトは、第１のタイプの窒化物デバイスの第１電気デバイスを構成し、第２エピタキシャル窒化物構造の上には第２の複数の電気コンタクトが位置し、これら電気コンタクトは、第２のタイプの窒化物デバイスの第１電気デバイスを構成する。
共通する窒化物エピタキシャル構造は、窒化物チャンネル層と、窒化物チャンネル層の上に設けられた窒化物バリア層とを備え、窒化物バリア層は、窒化物チャンネル層よりも高いバンドギャップを有し、窒化物バリア層と窒化物チャンネルとは、窒化物チャンネル層と窒化物バリア層との間の境界部に二次元電子ガスを協働して誘導するようになっている。
モノリシック電子デバイスは、前記バリア層上の高バンドギャップ層と、前記高バンドギャップ層上の窒化シリコン層とを更に含むことができる。
第２窒化物エピタキシャル構造は、約３００Å〜約１０００Åの厚さを有するＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）の層を含むことができる。
第１電子デバイスは、高電子移動度トランジスタを含むことができる。この第２電子デバイスは、表面音響波デバイス、ダイオードおよび／または電界効果トランジスタを含むことができる。特に第２電子デバイスは、ソースコンタクト、ドレインコンタクトおよびゲートコンタクトを含むことができ、第２電子デバイスのゲートコンタクトとドレインコンタクトは、アノードを形成するように電気的に結合できる。
第２エピタキシャル窒化物構造は、第１エピタキシャル窒化物構造上のｎ−のタイプのＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）の第１層と、このｎタイプのＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）の第１層上のｎタイプのＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）の第２層とを含むことができる。ｎタイプのＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）の第１層は、約１×１０１４ｃｍ−２の表面電荷密度を有することができ、ｎタイプのＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）の第２層は、約１×１０１６ｃｍ−３未満のドーピング濃度を有することができる。
共通するエピタキシャル層は、半絶縁性のＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）の層を含むことができる。
本発明の別の実施形態にかかわるモノリシック電子デバイスは、窒化物チャンネル層を含む窒化物エピタキシャル構造と、窒化物チャンネル層上に設けられた窒化物バリア層とを含む。窒化物バリア層は、窒化物チャンネル層よりも高いバンドギャップを有し、窒化物バリア層と窒化物チャンネルとは、窒化物チャンネル層と窒化物バリア層との間の境界部に二次元電子ガスを協働して誘導するようになっている。バリア層の上にはＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）の層が位置し、ＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）の層を通過するように、第１ゲート電極が下方に引き込まれ、この第１ゲート電極は、第１トランジスタデバイスを構成する。ＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）の層の上には第２トランジスタデバイスを構成する第２ゲートトランジスタが位置する。
モノリシック電子デバイスは、更にＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）の層の上に窒化シリコンの層を含むことができる。この窒化シリコン層を通過するように第１ゲート電極と第２ゲート電極の双方が下方に引き込まれる。窒化シリコン層は高純度の窒化シリコン層を含むことができる。
モノリシック電子デバイスは、第１ゲート電極と第２ゲート電極との間にソース電極／ドレイン電極を更に含むことができる。ソース電極／ドレイン電極は、ＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）の層を通過するように下方に引き込まれ、この電極は、第１電子デバイスと第２電子デバイスの双方のためのソースコンタクト／ドレインコンタクトを提供している。
本発明の更に別の実施形態に係わるモノリシック電子デバイスは、バルク半絶縁性炭化シリコン基板と、この炭化シリコン基板の表面内に設けられたソース領域およびドレイン領域と、ソース領域とドレイン領域との間で炭化シリコン基板内に設けられたチャンネル領域と、炭化シリコン基板の表面に設けられた窒化物エピタキシャル構造を含む。ソース領域、ドレイン領域およびチャンネル領域は、イオン注入された領域を含むことができる。
モノリシック電子デバイスは、イオン注入されたチャンネル領域上の第１パッシベーション層と、窒化シリコン基板のイオン注入されたソース領域およびドレイン領域と、イオン注入されたソース領域とドレイン領域との間の窒化シリコン基板上に設けられた第１ゲートコンタクトと、窒化物エピタキシャル層上に設けられた第２ゲートコンタクトとを更に含むことができる。第１ゲートコンタクトは、パッシベーション層を貫通する。
第１パッシベーション層は、窒化物エピタキシャル層まで延びることができ、第２ゲートコンタクトは、第１パッシベーション層を貫通できる。
モノリシック電子デバイスは、窒化物エピタキシャル構造上に第２パッシベーション層を更に含むことができ、この第２パッシベーション層は、第１パッシベーション層と異なる材料を含む。第２ゲートコンタクトは第２パッシベーション層を貫通できる。
第１ゲートコンタクトは、窒化シリコンをベースとするトランジスタデバイスのための制御コンタクトとすることができ、第２ゲートコンタクトは、窒化物をベースとするトランジスタデバイスのための制御コンタクトとすることができ、電子デバイスが窒化シリコンに基づくトランジスタデバイスと窒化物に基づくトランジスタデバイスとを接続する相互接続金属被覆も更に含むことができる。
本発明の一部の実施形態に係わるモノリシック電子デバイスを形成する方法は、少なくとも１つの共通する窒化物エピタキシャル層を含む複数の窒化物エピタキシャル層を備える第１窒化物エピタキシャル構造を形成するステップと、第１窒化物エピタキシャル構造のうちの共通する窒化物エピタキシャル層上に第２窒化物エピタキシャル構造を形成するステップと、第１窒化物エピタキシャル構造内に第１電子デバイスを構成する、第１の複数の電気コンタクトを第１エピタキシャル窒化物構造上に形成するステップと、第２窒化物エピタキシャル構造内に第２電子デバイスを構成する第２の複数の電気コンタクトを第１エピタキシャル窒化物構造上に形成するステップとを備える。
第１窒化物エピタキシャル構造を形成する前記ステップは、窒化物チャンネル層を形成するステップと、この窒化物チャンネル層よりも高いバンドギャップを有する窒化物バリア層を窒化物チャンネル層上に形成するステップとを含むことができる。窒化物バリア層と窒化物チャンネルとは、窒化物チャンネル層と窒化物バリア層の間の境界部に二次元の電子ガスを協働して誘導するようになっている。
本方法は、バリア層上に高バンドギャップ層を形成するステップと、この高バンドギャップ層上に窒化物の層、例えば窒化シリコンおよび／または窒化ガリウムの層を形成するステップを更に含むことができる。
第２エピタキシャル窒化物構造を形成するステップは、第１エピタキシャル窒化物構造上にｎ−タイプのＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）の第１層形成するステップと、このｎタイプのＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）の第１層上にｎタイプのＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）の第２層を形成するステップとを含むことができる。ｎタイプのＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）の第１層は、約１×１０１４ｃｍ−２の表面電荷密度を有することができ、ｎタイプのＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）の第２層は、約１×１０１６ｃｍ−３未満のドーピング濃度を有することができる。
本発明の更に別の実施形態に係わるモノリシック電子デバイスを製造する方法は、バルク半絶縁性炭化シリコン基板の表面内のソースおよびドレイン領域にイオンを注入するステップと、イオンが注入されたソース領域とドレイン領域との間の窒化シリコン基板内のチャンネル領域にイオンを注入するステップと、炭化シリコン基板の表面上に窒化物エピタキシャル構造を形成するステップとを含む。
この方法は、炭化シリコン基板のイオン注入されたチャンネル領域、イオン注入されたソース領域およびドレイン領域上に、第１パッシベーション層を形成するステップと、イオン注入されたソース領域とドレイン領域との間の炭化シリコン基板上に第１ゲートコンタクトを形成するステップと、窒化物エピタキシャル層上に第２ゲートコンタクトを形成するステップとを更に含むことができる。第１ゲートコンタクトはパッシベーション層を貫通する。
第１パッシベーション層は、窒化物エピタキシャル層まで延びることができ、第２ゲートコンタクトは、この第１パッシベーション層を貫通できる。
本方法は、第１パッシベーション層と異なる材料を含む第２パッシベーション層を窒化物エピタキシャル構造上に形成するステップを更に含むことができる。この第２ゲートコンタクトは第２パッシベーション層を貫通できる。
第１ゲートコンタクトは、炭化シリコンに基づくトランジスタデバイスのための制御コンタクトとすることができ、第２コンタクトは、窒化物をベースとするトランジスタデバイスのための制御コンタクトとすることができ、本方法は、炭化シリコンをベースとするトランジスタデバイスと窒化物をベースとするトランジスタデバイスとを接続するための相互接続金属被覆を形成するステップを更に含むことができる。
本発明の一部の実施形態は、共通する窒化物エピタキシャル層を含むモノリシック電子デバイスを提供する。共通する窒化物エピタキシャル層上には、第１の少なくとも１つのイオン注入されたｎタイプ領域を含む第１タイプの窒化物電子デバイスが設けられる。第１の少なくとも１つのイオン注入されたｎタイプ領域は、共通する窒化物エピタキシャル層のドーピング濃度よりも高い第１のドーピング濃度を有する。共通する窒化物エピタキシャル層上には第２の少なくとも１つのイオン注入されたｎタイプ領域を含む、第１のタイプの窒化物デバイスと異なる第２タイプの窒化物デバイスが設けられる。第２の少なくとも１つのイオン注入されたｎタイプ領域は、第１の少なくとも１つのイオン注入されたｎタイプ領域と異なり、共通する窒化物エピタキシャル層のドーピング濃度よりも高い第２のドーピング濃度を有する。第１の少なくとも１つのイオン注入されたｎタイプ領域の上には、第１の複数の電気コンタクトが設けられる。第１の複数のコンタクトは、第１のタイプの窒化物デバイスの第１電子デバイスを構成する。第２の少なくとも１つのｎタイプのイオン注入された領域上には、第２の複数の電気コンタクトが設けられる。この第２の複数のコンタクトは、第２のタイプの電子デバイスの第２の電子デバイスを構成する。
本発明の更に別の実施形態では、第１の少なくとも１つのイオン注入されたｎタイプ領域は、第１電子デバイスのためのソース領域およびドレイン領域を含むことができる。第１の複数の電気コンタクトは、ソース領域上のソースコンタクトと、ドレイン領域上のドレインコンタクトと、ソースコンタクトとドレインコンタクトの間のゲートコンタクトとを含むことができる。
本発明の更に別の実施形態では、少なくとも１つの第２のイオン注入されたｎタイプ領域は、高導電性のｎタイプ領域を含むことができ、第２の複数の電気コンタクトは、高導電性のｎタイプ領域上にソースコンタクト、ドレインコンタクトおよびソースコンタクトとドレインコンタクトとの間のゲートコンタクトを含むことができる。
本発明の一部の実施形態では、高導電性のｎタイプの領域は、約５.０×１０１８〜約６.０×１０１８ｃｍ−３のドーピング濃度および約０.１〜約１.０μｍの深さを有することができる。
本発明の別の実施形態では、第２電子デバイスのゲートコンタクトとドレインコンタクトとは、アノードを形成するように電気的に結合できる。
本発明の更に別の実施形態では、共通する窒化物エピタキシャル構造は、窒化物チャンネル層を含むことができる。この窒化物チャンネル層上に窒化物バリア層を設けることができる。この窒化物バリア層は、窒化物チャンネル層よりも高いバンドギャップ層を有することができ、窒化物バリア層と窒化物チャンネル層とは、これら窒化物チャンネル層と窒化物バリア層との間の境界部に二次元電子ガスを協働して誘導する。
本発明の一部の実施形態では、バリア層の上に高バンドギャップ層を設けることができ、高バンドギャップ層の上に窒化シリコン層を設けることができる。
本発明の別の実施形態では、高導電性のｎタイプの領域を、高バンドギャップ層内に設けられたｎタイプのＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）のイオン注入された領域とすることができる。第２電子デバイスは、約１×１０１６ｃｍ−３未満のドーピング濃度を有する高導電性のｎタイプの領域上に、ｎタイプのＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）の層を含むことができる。
本発明の更に別の実施形態では、第１電子デバイスを高電子移動度トランジスタとすることができる。第２電子デバイスは、表面音響波デバイス、ダイオード、電界効果トランジスタ、またはＭＩＳＨＦＥＴを含むことができる。
本発明の一部の実施形態は、窒化物チャンネル層と、この窒化物チャンネル層上に設けられた窒化物バリア層とを備えた窒化物エピタキシャル構造を含む、モノリシック電子デバイスを提供する。窒化物バリア層は、窒化物チャンネル層よりも高いバンドギャップを有し、窒化物バリア層と窒化物チャンネル層とは、これら窒化物チャンネル層と窒化物バリア層との間の境界部に二次元電子ガスを協働して誘導する。ソース領域およびドレイン領域を構成するバリア層の上には、それぞれ第１および第２のｎタイプのイオン注入された領域が設けられる。ソース領域とドレイン領域との間に、第１ゲート電極が設けられ、この第１ゲート電極は、第１トランジスタデバイスを構成する。バリア層の上には、イオン注入された高導電性のｎタイプ領域を構成する第３のｎタイプのイオン注入された領域が設けられる。イオン注入された高導電性のｎタイプの領域上には、第２トランジスタデバイスを構成する第２ゲート電極が設けられる。
図示したデバイスを製造する際の中間ステップであるデバイスプリカーサと共に、本発明の実施形態を示す略図である。 図示したデバイスを製造する際の中間ステップであるデバイスプリカーサと共に、本発明の実施形態を示す略図である。 図示したデバイスを製造する際の中間ステップであるデバイスプリカーサと共に、本発明の実施形態を示す略図である。
図示したデバイスを製造する際の中間ステップであるデバイスプリカーサと共に、本発明の実施形態を示す略図である。 図示したデバイスを製造する際の中間ステップであるデバイスプリカーサと共に、本発明の実施形態を示す略図である。
図示したデバイスを製造する際の中間ステップであるデバイスプリカーサと共に、本発明の実施形態を示す略図である。 図示したデバイスを製造する際の中間ステップであるデバイスプリカーサと共に、本発明の実施形態を示す略図である。
本発明の実施形態を示す略図である。
本発明の実施形態を示す略図である。
図示したデバイスを製造する際の中間ステップであるデバイスプリカーサと共に、本発明の実施形態を示す略図である。 図示したデバイスを製造する際の中間ステップであるデバイスプリカーサと共に、本発明の実施形態を示す略図である。 図示したデバイスを製造する際の中間ステップであるデバイスプリカーサと共に、本発明の実施形態を示す略図である。
本発明の実施形態を示す略図である。
本発明の実施形態を示す略図である。
本発明の実施形態を示す略図である。
従来の表面弾性波デバイスを示す斜視図である。
従来の表面弾性波デバイスの交差指状トランスジューサのレイアウトを示す略図である。
２つのデバイスのエピタキシャル構造を示す略図である。 ２つのデバイスのエピタキシャル構造を示す略図である。
本発明の実施形態を示す略図である。
本発明の一部の実施形態に係わる、１つの共通基板上に形成された２つのデバイスの等価的回路図である。
本発明の実施形態を示す略図である。 本発明の実施形態を示す略図である。
本発明の実施形態を示す略図である。
本発明の実施形態を示す略図である。
本発明の実施形態を示す略図である。 本発明の実施形態を示す略図である。
図示したデバイスを製造する際の中間ステップであるデバイスプリカーサと共に、本発明の一部の実施形態を示す略図である。
図示したデバイスを製造する際の中間ステップであるデバイスプリカーサと共に、本発明の一部の実施形態を示す略図である。
本発明の一部の実施形態に係わるデバイスの製造におけるプロセスステップを示す略図である。 本発明の一部の実施形態に係わるデバイスの製造におけるプロセスステップを示す略図である。 本発明の一部の実施形態に係わるデバイスの製造におけるプロセスステップを示す略図である。
本発明の種々の実施形態を示す添付図面を参照し、以下、本発明についてより詳細に説明する。しかしながら本発明は、多くの異なる形態で実施でき、本明細書に記載の実施形態だけに限定されると見なしてはならない。むしろこれら実施形態は、発明の開示を完全にし、当業者に発明の範囲を伝えるように記載したものである。図面全体にわたり、同様な番号は同様な要素を示す。更に、これら図に示された種々の層および領域は略図で示されている。従って、本発明は添付図面に示された相対的サイズおよびスペースに限定されない。当業者であれば理解できるように、基板またはその他の層の「上に」形成された層に関する本発明における記載は、基板またはその他の層に直接形成されるか、または基板またはその他の層に形成された介在層（単数または複数）に直接形成された層を意味する。更に、第１要素または層を第２要素または層に「電気的に接触する」ものとして記載したとき、第１要素または層と第２要素または層とは、互いに直接物理的に接触していなくてもよく、第１要素または層と第２要素または層との間の電流の流れを可能にする導電性要素または層を介在させることによって接続できればよいことが理解できよう。
本明細書で使用する用語は、単に特定の実施形態を説明するためのものであり、発明を限定するものではない。本明細書で使用するような、単数の形態である「ある」、「１つの」および「この」なる用語は、特に文脈が明瞭に示さない限り、複数の形態も含むものである。「備える」、「含む」、または「有する」および／または「具備する」なる用語が本明細書で使用されるとき、これら用語は説明した特徴、整数、ステップ、作動、要素および／またはコンポーネントが存在することを特定するものであるが、その他の１つ以上の特徴、整数、ステップ、作動、要素、コンポーネントおよび／またはそれらの群が存在すること、またはそれらを追加することを排除するものではない。
本明細書で使用する（科学技術用語を含む）すべての用語は、特に定義しない限り、発明が属す技術分野の当業者が共通に理解するものと同じ意味を有する。本明細書で使用する用語は、本明細書の文脈および対応する技術におけるこれらの意味と一貫した意味を有するものと解釈すべきであり、本明細書に明瞭に定義しない限り、理想化された意味、または過度にフォーマルな意味に解釈すべきでないと理解できよう。
本発明の実施形態は、図１Ａの横断面図では、集積化されたＳＡＷデバイス／トランジスタ１０として略図で示されている。図１Ａに示されている実施形態では、デバイス１０のトランジスタ構造１０Ａは、高電子移動度トランジスタ（ＨＥＭＴ）を備える。しかしながら当業者であれば、トランジスタ構造体１０Ａ（以下説明する本発明の他の実施形態に関連して示されるトランジスタ構造）もＨＥＭＴの代わりに、またはＨＥＭＴに加えて、他のタイプの１つ以上のデバイスも含むことが理解できよう。例えばトランジスタ構造１０ＡはＭＥＳＦＥＴ、ＭＯＳＦＥＴ、ＪＦＥＴまたは他のデバイスも含むことができる。
集積デバイス１０は基板１２を含み、この基板１２は４Ｈポリタイプの半絶縁性炭化シリコンのような炭化シリコン（ＳｉＣ）とすることができる。その他のシリコンカーバイドの候補のポリタイプとして３Ｃ、６Ｈおよび１５Ｒポリタイプを挙げることができる。「半絶縁性」なる用語は、絶対的な意味ではなく、単に記述のために使用したものである。本発明の特定の実施形態では、シリコンカーバイドのバルク結晶は室温にて１×１０５Ω−ｃｍ以上の抵抗率を有する。
基板１２上の窒化アルミバッファ層１４は、炭化シリコンの基板と、このデバイスの他の部分との間の適当な結晶構造体の移行部となっている。図１Ａに示された実施形態では、窒化アルミバッファ層１４は、ピエゾ電気膜も形成し、このピエゾ電気膜の上に、以下により詳細に説明するように、ＳＡＷデバイス１０Ｂが製造されている。ＭＯＣＶＤ、ＭＢＥまたは高品位のエピタキシャル層を形成するための他の任意の適当な成長技術により、バッファ層１４およびその後のＧａＮをベースとする層を形成できる。
シリコンカーバイドは、III族窒化物デバイスに対する極めて一般的な基板材料であるサファイア（Ａｌ２Ｏ３）よりもIII族窒化物に対して、より近い結晶ラティス整合性を有する。より密にラティス整合している結果、III族窒化物の膜は、サファイアの上で一般に得られる質よりも高い質となり得る。炭化シリコンは、極めて高い熱伝導度も有するので、炭化シリコン上のIII族窒化物デバイスの総出力電力は、サファイア上に形成される同じデバイスの場合のような基板の熱散逸によって一般に制限されることはない。また、半絶縁性炭化シリコン基板の利用可能性は、デバイスをアイソレーションし、寄生容量を小さくできる。
炭化シリコンは、好ましい基板材料であるが、本発明の実施形態は任意の適当な基板、サファイア、窒化アルミ、窒化アルミガリウム、窒化ガリウム、シリコン、ＧａＡｓ、ＬＧＯ、ＺｎＯ、ＬＡＯ、ＩｎＰなども利用できる。一部の実施形態では、適当なバッファ層を形成してもよい。
本明細書で使用する「III族窒化物」なる用語は、窒素と周期率表のIII族内の元素、通常アルミ（Ａｌ）、ガリウム（Ｇａ）および／またはインジウム（Ｉｎ）との間に形成される半導体化合物を意味する。この用語は、三元化合物および四元化合物、例えばＡｌＧａＮおよびＡｌＩｎＧａＮも意味する。当業者であれば理解できるようにIII族元素は、窒素と結合し、二元化合物（例えばＧａＮ）、三元化合物（例えばＡｌＧａＮ、ＡｌＩｎＮ）および四元化合物（例えばＡｌＩｎＧａＮ）を形成できる。これら化合物は、１モルの窒素と総計１モルのIII族元素とが結合する経験的な式を有する。従って、これら化合物を記述するのに、ＡｌｘＧａ１−ｘＮ（ここで、０≦ｘ≦１）またはＩｎｙＡｌｘＧａ１−ｘ−ｙＮ（ここで０≦ｘ≦１、０≦ｙ≦１およびｘ＋ｙ≦１）なる式が使用されることが多い。
適当な半絶縁ＳiＣ基板は、例えば本願の出願人である米国ノースカロライナ州、ダーハムのクリー社によって製造されており、例えば米国再発行特許第34,861号；米国特許第4,946,547号；第5,200,022号；第6,218,680号；第6,403,982号および第6,396,080号には製造方法が記載されており、本明細書ではこれら米国特許の内容全体を参考例として援用する。同様に、米国特許第5,210,051号；第5,393,993号；第5,523,589号および第5,292,501号には、III族窒化物をエピタキシャル成長させるための技術が記載されており、本明細書では、これら米国特許の内容全体を参考例として援用する。
ＧａＮをベースとするＨＥＭＴのための適当な構造は、例えば本願出願人を共同出願人とする米国特許第6,316,793号および「窒化ガリウムをベースとするキャップセグメント上にゲートコンタクトを有する窒化アルミガリウム／窒化ガリウムの高電子移動度トランジスタおよびそれを製造するための方法」を発明の名称とし、２００１年７月１２日に出願された米国特許出願第09/904,333号、「バリア／スペーサ層を有するIII族窒化物をベースとする高電子移動度のトランジスタ（ＨＥＭＴ）」を発明の名称とし、２００１年５月１１日に出願された米国仮特許出願第60/290,195号および「バリア／スペーサ層を有するIII族窒化物をベースとする高電子移動度トランジスタ（ＨＥＭＴ）」を発明の名称とし、スモルコーバ外を発明者とする米国特許出願第10/102,272号に記載されており、これら特許および出願の開示を本明細書で参考例として援用する。
図１Ａの説明を続けると、一部の実施形態では、ＧａＮとなっているチャンネル層１６がバッファ層１４の上に形成される。このチャンネル層１６は、ドープしないことが好ましいが、シート電荷領域における電子濃度すなわちシート電化領域より下の領域内の導電帯Ｅｃおよび価電子帯Ｅｖのふるまいを変えるように、種々の物質でドープしてもよい。一部の実施形態では、このチャンネル層１６は、約１〜５μｍの厚さであり、一部の実施形態ではチャンネル層１６は、上部に薄い（約１００Å）の高品位のチャンネル領域が形成された薄い（１〜５μｍ）ＧａＮをベースとするバッファ層も含むことができる。
チャンネル層１６の上にはバリア層１８が形成される。一部の実施形態では、チャンネル層１６と、このバリア層１８との間にヘテロ接合層を形成するＡｌＧａＮを含むことができる。このバリア層１８は、２０％〜４０％のアルミ組成物を有することが好ましく、このバリア層は、約２×１０１８ｃｍ−３のドーピング濃度でシリコンによりドープできる。このバリア層１８の厚さは約１５ｎｍ〜４０ｎｍの間とすることができ、約２５ｎｍの厚さとすることが好ましい。
上記のように、チャンネル層１６とバリア層１８との間の境界部にあるＡｌＧａＮ／ＧａＮヘテロバリア層により、この境界部に二次元の電子ガスが誘導される。バリア層１８の表面の上にはオーミックソース電極２２およびオーミックドレイン電極２３が形成される。これらソース２２およびドレイン２３のオーミック電極はＴｉ／Ｓｉ／Ｎｉ、Ｔｉ／Ａｌ／Ｎｉ、Ｔｉ／Ａｌ／Ｎｉ／Ａｕ、またはＮタイプのＡｌＧａＮに対するオーミック接触を形成する他の任意の適当な材料とすることができる。ＡｌＧａＮ／ＧａＮ ＨＥＭＴデバイスに対する適当なオーミック接触については、Ｓ.Ｔ.シェパード、Ｗ.Ｌ.プリブル、Ｂ.Ｔ.エマーソン、Ｚ.リング、Ｒ.Ｐ.スミス、Ｓ.Ｔ.アレンおよびＪ.Ｗ.パルモア氏による論文「ＧａＮ／ＡｌＧａＮ ＨＥＭＴハイブリッド増幅器による１０ＧＨｚにおける大電力の実証」（２０００年６月、コロラド州デンバーにおける第58回デバイスリサーチ会議で提出）およびＳ.Ｔ.シェパード、Ｋ.ドーバースパイク、Ｍ.レオナード、Ｗ.Ｌ.プリブル、Ｓ.Ｔ.アレンおよびＪ.Ｗ.パルモアによる論文「炭化シリコン上のＧａＮ／ＡｌＧａＮ ＨＥＭＴの改善された１０ＧＨｚでの動作」（マテリアルサイエンスフォーラム、第338〜342巻（２０００年）１６４３〜１６４６ページ）に記載されている。
ソース電極２２とドレイン電極２３との間の距離は、一般に約２〜４μｍである。
一部の実施形態では、ソースオーミック電極２２とドレインオーミック電極２３との間のバリア層１８の表面上に薄い（２０〜４０Å）のドープされていないＧａＮキャップ層（図示せず）を形成できる。かかるキャップ層の構造および効果については、「窒化ガリウムをベースとするキャップセグメント上にゲートコンタクトを有する窒化アルミガリウム／窒化ガリウムの高電子移動度トランジスタおよびそれらを製造する方法」を発明の名称とし、スミスを発明者とする米国特許出願第09/904,333号に詳細に記載されており、この米国特許出願の開示内容を本願で参考例として援用する。
ソース電極２２とドレイン電極２３との間にゲート電極２４が形成される。所定の実施形態では、このゲート電極２４は、白金、ニッケルまたはｎタイプのＡｌｘＧａ１−ｘＮに対する非オーミック接触を形成する他の任意の適当な金属から形成される。このゲート電極２４は、Ｔゲートの構造をした別の金属層でキャッピングしてもよいし、１つのプロセスステップでＴゲートを形成してもよい。当技術分野で知られているように、Ｔゲート構造は特にＲＦおよびマイクロウェーブデバイスに適す。
バリア層１８には、スモルコーバー外を発明者とする上記に引用した米国特許出願第10/102,272号に記載されているようなマルチ層を設けてもよい。従って、本発明の実施形態は、バリア層を単一層に限定するものと見なしてはならず、実施形態は例えばＧａＮ、ＡｌＧａＮおよび／またはＡｌＮ層の組み合わせを有するバリア層を含むことができる。合金の散乱を低減または防止するのに、例えばＧａＮ、ＡｌＮ構造を利用できる。
図１Ａに示されるように、バッファ層１４、例えばＡｌＮのバッファ層の表面２５の一部が露出している。第１の複数の金属フィンガー２６が、この露出した表面２５上に入力ＩＤＴを形成し、第２の複数の金属フィンガー２８が、出力ＩＤＴを形成している。入力ＩＤＴ２６と、出力ＩＤＴ２８と、ＡｌＮバッファ層１４とは、トランジスタ１０Ａと同じ基板上に集積化された表面音響波デバイス１０Ｂを形成している。ＩＤＴ２６、２８は、アルミまたは他の任意の適当な金属から形成でき、これらＩＤＴ２６、２８は、バッファ層１４とオーミックまた他の電気接触部を形成する必要がないので、（必要とされる金属被覆ステップの数を低減するよう、ゲート、ソース２２およびドレイン２３のオーミック接触および／または金属相互接続部に使用されるのと同じ金属を含む）多くの異なる金属を使用できる。
バッファ層１４の厚さは、ＳＡＷ構造１０ＢのＳＡＷ伝搬特性に影響する。一般に、デバイス内を伝搬する表面音響波は、構造体への約１波長の距離だけ延びる。一部の実施形態では、バッファ層は、約２５０ｎｍ以下である。この場合、伝搬する波のＳＡＷ速度は、ＡｌＮよりも速いＳＡＷ速度を有するＳｉＣ基板によって決定され得る。更にＳＡＷ ＩＤＴフィンガー２６、２８の配向はデバイスの性能を最適にするように選択できる。ＡｌＮおよびＳｉＣのｃ−平面において、ＳＡＷ伝搬は等方的であるとレポートされているが、オフ軸カットされたＳｉＣ基板を使用するデバイスを製造することが可能であり、このことにより表面音響波の伝搬を配向依存にすることができる。例えばＳｉＣ ＭＥＳＦＥＴは、一般に８°のオフ軸ウェーハを使って製造される。
トランジスタ１０ＡからＳＡＷデバイス１００Ｂ、更にＳＡＷデバイス１００Ｂからトランジスタ１０Ａへ電気信号を伝送できるよう、金属オーバーレイヤー（図示せず）またはワイヤー接合もしくはその他の任意の適当な技術により、トランジスタ１０Ａのソース２２、ドレイン２３および／またはゲート２４に入力ＩＤＴ２６または出力ＩＤＴ２８を接続できる。
トランジスタ１０Ａからの望ましくない反射および干渉を低減するか、および／または最小にするために、図９に示されるようにＩＤＴフィンガー２６、２８の配向とは異なる角度にダイをカットすることができる。更に望ましくない干渉を最小にするよう、入力ＩＤＴ２６および／または出力ＩＤＴ２８に隣接するデバイス上にＳＡＷレフレクタおよび／またはアブゾーバ１９を形成してよい。これらＳＡＷレフレクタおよびアブゾーバの構造は、ＳＡＷデバイスの設計に精通している当業者には周知のものである。
図１Ｂおよび１Ｃには、デバイス１０を製造するための別の方法を示すプリカーサ構造が示されている。図１Ｂに示されるように、バッファ層１４、チャンネル層１６およびバリア層１８を形成するように、基板１２上にエピタキシャル層をデポジットすることによりプリカーサデバイス１１を形成できる。金属被覆の前にバリア層１８の表面にエッチングマスク３２を形成する。このエッチングマスク３２は、フォトレジスト、二酸化シリコン、窒化シリコンまたは下方の窒化物エピタキシャル層を選択的にエッチングできるようにする他の任意の適当なマスクを含むことができる。標準的フォトリソグラフィ技術を使ってエッチングマスク３２をパターン化し、部分的に除去する。代表的なフォトリソグラフィプロセスは、半導体構造にフォトレジスト（一般に感光性ポリマー樹脂）の層を添加するステップと、このフォトレジストを覆うようにマスクを位置決めするステップと、（化学的変化、通常、特定の溶剤内で可溶性を生じさせることにより）フォトレジストが応答するある周波数の光をフォトレジストに露光するステップと、（選択されたレジストに応じて）露光されたパターンまたは露光していないパターンを除去するように、フォトレジストをエッチングするステップと、次に、残りのパターンで次の所望するステップを実行するステップとを含むことができる。
次に、ＩＤＴ２６、２８を上部に形成できるＡｌＮバッファ層１４の一部を露出させるように、バリア層１６およびチャンネル層１８をエッチングする。次にエッチングマスク３２を除去し、コンタクト２２、２３、２４並びにＩＤＴ２６、２８を形成するよう、金属被覆ステップを実行する。
ドライエッチングプロセス、例えば反応性イオンエッチング（ＲＩＥ）を使ってバリア層１６およびチャンネル層１８をエッチングできる。メサ部をドライエッチングするための適当な条件は、ＢＣｌ３エッチング剤を使ってＡｒ環境内でドライエッチングするステップを含むことができる。例えば代表的なプロセスは５〜５０ｍＴｏｒｒの圧力で、かつ５０〜３００ＷのＲＦ電力で、ＲＩＥ反応器内で２０〜１００ｓｃｃｍのＡｒおよび１０〜２０ｓｃｃｍのＢＣｌ３を流すステップを含むことができる。実際のパラメータは、使用するシステムに応じて、当業者が決定できる。エッチングはＧａＮをエッチングするが、ＡｌＮはエッチングしないように高度に選択的なものにすべきである。
図１Ｃに示されたプリカーサ構造１３を参照すれば、デバイス１０を製造する別の方法を理解できよう。上記のように成長反応器内に基板１２を入れ、基板１２の上にＡｌＮバッファ層１４をデポジットすることによってデバイス１０を製造できる。バッファ層１４を形成した後に、成長反応器から基板１２を取り出し、（二酸化シリコン、窒化シリコンまたは別の適当な材料を含むことができる）成長マスク３４をバッファ層の表面に形成する。バッファ層１４の表面の一部が露出するように、上記の標準フォトリソグラフィ技術を使ってマスク層３４をパターン化する。マスク層３４を形成し、パターン化した後に、チャンネルおよびバリア層１６並びにチャンネル層１８（およびデバイス内に存在し得る他の任意の層）を再成長させるために再び成長反応器内に基板１２を入れる。次に、マスク層３４を除去した後に、構造体上にコンタクト２２、２３、２４およびＩＤＴ２６、２８を形成できる。
図２Ａおよび２Ｂに示されるように、デバイス２０はＳＡＷ構造２０Ｂを含む。このＳＡＷ構造は、バッファ層１４を貫通する構造の間にトレンチ３６を形成することによって、トランジスタ構造２０Ａからアイソレートされる。トランチ３６は、バッファ層１４の厚さおよびデバイスの波長によっては基板１２内まで進入できる。上記のように、ＳＡＷは、約１波長の距離だけ伝搬媒体まで進入する。従って、トレンチ３６は、ＳＡＷデバイス２０Ｂを物理的にアイソレートするように、少なくとも約１波長の距離だけ進入できる。
図２Ａに示されるように、トランジスタを形成する前、形成する間、または形成後に、トレンチ３６を形成できる。例えばトランジスタのメサ部に隣接するバッファ層１４の一部を露出するように、構造体にエッチングマスク３８を形成し、パターン化できる。次にデバイスをアイソレートするように、上記の態様で露出した領域をエッチングする。エッチング後、図２Ｂに示されるようにエッチングマスクを除去し、金属被覆を実行する。図３Ａ−３Ｂは、本発明の別の実施形態を示す。図３Ａは略図で示しているので、デバイス３０は、共通基板に形成されたトランジスタ構造３０ＡおよびＳＡＷデバイス構造３０Ｂを含む。しかしながらこの実施形態では、トランジスタ電極と同じエピタキシャル層の表面にＳＡＷデバイス３０ＢのＩＤＴ２６、２８が形成されるので、再成長またはメサエッチングを不要にできる。
ＳＡＷデバイス３０Ｂをトランジスタ構造３０Ａから電気的にアイソレートし、ＳＡＷデバイス自体における損失を低減するために、デバイスの領域４２内に窒素またはリンのようなイオン４３を注入し（打ち込み）、領域４２の抵抗を十分大きくし、領域４２を電気的に非アクティブにする。
図３Ｂに示されるように、エピタキシャルプリカーサ構造３１を形成するよう、トランジスタ構造３０Ａのエピタキシャル層の成長後に、プリカーサ構造３１の表面の上に（フォトレジストを含むことができる）パターン化されたインプラントマスク４４を形成し、露出した表面４５に窒素イオン４３を注入し、領域４２内に窒素イオン４３を注入する。水素、ヘリウム、アルミ、窒素、マグネシウム、亜鉛および／またはカルシウムを含む他のイオンを使って、注入により領域の抵抗率を高めることもできる。
このイオン注入は、従来の態様で室温にて実行できる。（特定の理論によって制限されることなく）現時点で最良と理解されるように、イオンを注入すると、ＧａＮ内に損傷が生じ、バンドギャップ内の深いレベルを生じさせる。このことは、ＧａＮ内に自由キャリアをトラップするので、かかるイオン注入を行わないＧａＮ層または領域よりも材料の抵抗を大きくする。ＨＥＭＴ構造では、注入されたイオンは、バリア層とチャンネル層との間の境界部にある導電性の２ＤＥＧチャンネルを効果的に中性にする。
所定の実施形態では、１０〜４００ｋｅＶのエネルギーにて、１平方センチ当たり（ｃｍ−２）１０１３〜１０１４個のイオンの照射量で、露出している領域に窒素原子注入を行う。かかるイオン照射量は、領域４２を中性化するのに、または領域４２を十分に非導電性とするのに十分であり、よってトランジスタ構造３０Ａは、ＳＡＷデバイス３０Ｂから電気的にアイソレートされるので、トランジスタ構造３０ＡまたはＳＡＷデバイス３０Ｂのいずれかの電気的性能が他のデバイスによって実質的に損なわれることはない。
図４は、本発明の別の実施形態に係わるデバイス４０を示す。図３および３Ａを参照して説明した実施形態と同じように、トランジスタ構造４０Ａと同じエピタキシャル表面上にＳＡＷデバイス４０Ｂが形成される。しかしながら、ＳＡＷデバイス４０Ｂを形成する層のイオン注入による中性化の他に、図２Ａおよび２Ｂを参照してこれまで説明したマスキングおよびエッチング技術を使って、ＳＡＷ構造４０Ｂとトランジスタ構造４０Ａとの間にアイソレーショントレンチ５６を形成する。上記のように、トレンチ５６の深さを少なくとも１つのＳＡＷ波長に等しくすることができる。
図５には、本発明の更に別の実施形態が示されている。図５に示された実施形態では、バリア層とチャンネル層との間の２ＤＥＧ領域を除去するために、厚いＧａＮ層１６内まで下方にトランジスタ構造５０Ａのバリア層とチャンネル層とがエッチングされる。ＧａＮ層の露出した表面にＳＡＷ ＩＤＴを形成するが、ＧａＮ層は、成長するにつれ、半絶縁性となる。上記技術を使ってトランジスタ構造５０ＡとＳＡＷデバイス構造５０Ｂとの間にオプションのアイソレーショントレンチ６６をエッチングできる。
図６Ａ〜６Ｃに示された実施形態では、ＳｉＣ ＭＥＳＦＥＴ構造６０Ａと同じ基板上にＡｌＮをベースとするＳＡＷ構造６０Ｂが集積化されている。米国特許第6,063,186号、第6,297,522号、第6,217,662号、第5,155,062号、第4,946,547号、第4,912,063号、第4,912,064号および第5,011,549号には、炭化シリコンのエッチング層を成長させるための技術が開示されており、これら米国特許の開示を本明細書で参考例として援用する。２０００年１１月１７日に「炭化シリコン薄膜のためのサセプター設計」を発明の名称として出願された米国特許出願第09/715,576号、２００１年２月２１日に「炭化シリコン薄膜のためのサセプター設計」を発明の名称として出願された米国特許出願第09/790,169号、２００２年１１月２１日に「炭化シリコン結晶を製造するためのシード結晶ホルダーおよびシード結晶、および炭化シリコン結晶を製造するための方法」を発明の名称として公開された、米国公開特許第2001/0170491号、２００２年７月１１日に「ガス駆動回転装置および炭化シリコン層を形成するための方法」を発明の名称として公開された米国公開特許第2002/0090454号、２００１年１０月３０日に「誘導加熱デバイスおよび物品を制御自在に加熱するための方法」を発明の名称として出願された米国特許出願第10/017,492号、および２００２年８月８日に「ガス駆動遊星回転装置および炭化シリコン層を形成するための方法」を発明の名称として出願された米国特許出願第10/117,858号にも、炭化シリコンのエピタキシャル層を成長させるための技術が開示されており、上記出願の開示内容を本明細書で参考例として援用する。
図６Ｂに示されるようなプリカーサ構造６１を形成するのに、上記特許および特許出願に記載された技術を使ってＳｉＣエピタキシャル層７２を成長させることができる。ＳｉＣエピタキシャル層７２の表面にエッチングマスク７３を形成し、ＳｉＣエピタキシャル層７２の表面７４の一部を露出させるように、エッチングマスクをパターン化する。次に、半絶縁性ＳｉＣ基板の一部を露出させるように、プリカーサ構造６１をエッチングする。次に、図６Ｃに示される成長マスク７７により、残りのＳｉＣエピタキシャル層をマスクする。この成長マスク７７は、成長マスク７７の厚さに応じて決まる所定の長さだけ、ＳｉＣエピタキシャル層７２のエッジを超えるように延びる。成長マスク７７を形成する前に、エッチングマスク７３を除去してもよいし、除去しなくてもよい。
露出した基板上で結晶質ＡｌＮ１４の層を再成長させ、マスク７７を除く。ＡｌＮ層１４は、ＳｉＣエピタキシャル層７２から分離されているので、構造体７０ＢとＭＥＳＦＥＴ構造６０Ａは、成長するにつれアイソレートされる。ＳｉＣエピタキシャル層７２の上に金属コンタクト２２、２３、２４を形成し、次にデバイスを完成するようにＡｌＮ層の上にＳＡＷ ＩＤＴ２６、２８を形成する。
図７に示されるように、上記技術を拡張して、１つ以上のＳＡＷデバイスと同じ基板上に２つ以上のタイプのデバイスを集積化するように拡張できる。例えばデバイス７０は、同一基板１２上に集積化されたトランジスタ構造７０Ａ、ＳＡＷデバイス７０Ｂおよび光検出構造７０Ｃを含む。かかるデバイスは、例えば光情報信号を受信し、増幅し、フィルタリングできるモノリシック素子として使用できる。同様に、図８に示された実施形態は、同じ基板１２上に集積化されたトランジスタ構造８０Ａ、ＳＡＷデバイス８０Ｂ、光検出構造８０Ｃおよび発光構造８０Ｄを含む。かかるデバイスは、光情報信号を受信し、増幅し、フィルタにかけ、情報信号を送ることができるモノリシック素子として使用できる。ＧａＮをベースとする発光器および光検出器の構造は、当業者には周知である。本明細書で参考例として援用する米国特許第6,495,852号および第6,265,727号には、ＧａＮをベースとする光検出器の例が示されている。本明細書で参考例として援用する米国特許第5,523,589号および第5,739,554号には、ＧａＮをベースとするエミッタの例が示されている。
ＳＡＷデバイスおよび電子デバイスと同じ基板上に、他の回路素子を集積化してもよい。例えばデバイス内にコンデンサ、インダクタ、抵抗器、遅延ラインなどを組み込むことができる
共通する基板に異なるタイプの窒化物デバイスを集積化することには課題がある。その理由は、多くのタイプのデバイス、例えばトランジスタ、発光器、リミターなどは、特定のタイプのデバイスの動作に仕様を合わせた複雑なエピタキシャル構造を有しているからである。本発明の実施形態は、所定のデバイスは異なるエピタキシャル構造を有するが、これら構造の一部の特徴は類似しており、共通する基板に形成された異なるタイプのデバイス内で使用できるとの認識から生じている。
例えば図１２Ａおよび図１２Ｂは、２つの異なるタイプのデバイスを形成するのに使用できるエピタキシャルプリカーサ構造の例を示す。図１２Ａに示されたエピタキシャル構造（タイプＩ）は、低ノイズ増幅器または電力増幅器を製造するのに使用できるが、図１２Ｂに示されたエピタキシャル構造（タイプＩＩ）はリミターまたはＲＦスイッチングトランジスタのためのベースとして使用できる。特に図１２ＡのタイプＩのエピタキシャル構造は、基板１００を備え、この基板１００上にバッファ層１０２およびチャンネル層１０４が形成されている。基板１００は、半絶縁性の６Ｈまたは４Ｈの炭化シリコン基板を含むことができる。バッファ層１０２は、窒化アルミ層を含むことができ、この層は、デバイスの炭化シリコン基板１００と残りの部分との間の適当な結晶構造遷移部を提供できる。特にバッファ層１０２は、金属−有機化学的気相法によって形成でき、約１００Å〜約１００００Åの厚さを有することができる。特定の実施形態では、このバッファ層１０２は、約１０００Åの厚さを有することができる。
バッファ層１０２の上にチャンネル層１０４（この層は一部の実施形態では半絶縁性ＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）である）を形成する。一部の実施形態では、チャンネル層１０４はドープしないが、別の実施形態では、シート電荷領域における電子濃度またはシート電荷領域より下方の領域における導電帯Ｅｃおよび価電子帯Ｅｖのふるまいを変えるように、種々の不純物でドープしてもよい。一部の実施形態では、チャンネル層１０４は約１〜５μｍの厚さである。一部の実施形態では、チャンネル層１０４は、上部に薄い（約１００Å）の高品位のチャンネル領域（図示せず）が形成された１μｍの厚さのＧａＮをベースとするバッファ層を含むことができる。
チャンネル層１０４の上にバリア層１０６が形成されている。一部の実施形態では、このバリア層１０６はＡｌＮを含み、よってチャンネル層１０４とバリア層１０６との間にヘテロ接合部を形成することができる。バリア層１０６の上には高バンドギャップ層１０８が形成されている。この高バンドギャップ層１０８は、２０％〜４０％の間のアルミ組成物を有するＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）を含むことができる。この高バンドギャップ層１０８は、チャンネル層１０４よりも高いバンドギャップを有することができる。この高バンドギャップ層１０８は、約２×１０１８ｃｍ−３のドーピング濃度で、シリコンによってドープできる。この高バンドギャップ層１０８は約１５ｎｍ〜４０ｎｍの厚さとすることができ、一部の実施形態では、約２５ｎｍの厚さである。
上記のように、チャンネル層１０４とバリア層１０６との間の境界部に設けられたＡｌＧａＮ／ＧａＮヘテロバリアにより、この境界部に二次元の電子ガスを誘導できる。
高バンドギャップ層１０８の上に高純度の窒化シリコン層１１０を形成できる。「窒化シリコン層を有するIII族窒化物半導体デバイスおよびかかるデバイスを製造する方法」を発明の名称とし、２００５年１１月２３日に出願された本願出願人を共同出願人とする米国特許出願第11/286,805号に記載されているように、高純度の窒化シリコン層を形成できる。本明細書では、この特許出願の開示内容が本明細書に完全に記載されているものとして、この米国特許出願を参考例として援用する。
図１２ＡのタイプＩのエピタキシャル構造は、低ノイズ増幅器および／または大電力増幅器のためのＨＥＭＴデバイスを形成するのに有効である。例えばこのタイプＩのエピタキシャル構造は、高電力増幅器の出力トランジスタに有効な適当なピーク電流、トランスコンダクタンス、および／またはブレークダウン電圧特性を提供できる。低ノイズ増幅器用の適当な特性を提供できるように、高バンドギャップ層１０８の厚さおよび／またはアルミのパーセントを調節できる。
タイプＩＩのエピタキシャル構造が高バンドギャップ層１０８と高純度窒化シリコン層１１０との間に追加エピタキシャル層１１２を含む点を除けば、図１２Ｂに示されたエピタキシャル構造（タイプＩＩ）は、図１２Ａに示されたタイプＩのエピタキシャル構造に類似する。特に高バンドギャップ層１０８、バリア層１０６およびチャンネル層１０４は、タイプＩのエピタキシャル構造内のものと同じでよい。追加エピタキシャル層１１２は、約３００Å〜約１０００Åの厚さを有するドープされたＧａＮおよび／またはグレーディッドＡｌＧａＮの層を含むことができる。ＲＦスイッチングデバイスおよび／またはリミターデバイス用の追加エピタキシャル層１１２は、チャンネル層１０４とバリア層１０６との間の境界部で誘導された２ＤＥＧチャンネル内の電荷と、デバイスの頂部表面との間の距離を増してもよい。これによって低チャンネル抵抗を維持しながら、デバイスのゲート・ソース間容量を低減できる。
図１３Ａに示されるように、共通基板上に、タイプＩのエピタキシャル構造を有するデバイスとタイプＩＩのエピタキシャル構造を有するデバイスとを集積化してよい。本書に示すように、タイプＩＩのエピタキシャル構造は、例えば従来のＭＯＣＶＤ成長技術を使って形成できる。ソース／ドレインオーミックコンタクト１２２、１２４、１２８は、高純度窒化シリコン層１１０および追加エピタキシャル層１１２を通過するよう下方へ引き込むことができる。図１３Ａには示されていないが、これらソース／ドレインオーミックコンタクト１２２、１２４、１２８の全体または一部は、高バンドギャップ層１０８および／またはバリア層１０６内、またはこれら層を通過するよう下方に引き込むことができる。
隣接するソースコンタクト１２２とドレインコンタクト１２４との間に位置するゲート１２０により、第１トランジスタＱ１を構成する。このトランジスタＱ１は、例えば大電力もしくは低ノイズトランジスタとすることができる。従って、第１トランジスタＱ１では、図１３Ａに示されるように、高純度窒化シリコン層１１０と、追加エピタキシャル層１１２の双方を通過するリセスがゲートコンタクト１２０に設けられている。
従って、第１トランジスタＱ１に対して、高純度窒化シリコン層１１０の下方の追加エピタキシャル層１１２の一部またはすべてを除くように、ゲートエッチングを使用する。追加エピタキシャル層１１２が存在していることにより、第１トランジスタＱ１の非ゲート領域内に低チャンネルまたはアクセス抵抗を維持でき、この追加エピタキシャル層１１２は、電子材料ジャーナル第３３巻第５号（２００４年）、またはＩＥＥＥ電子デバイスレターズ第２５巻第１号（２００４年１月）、または応用物理学ジャーナル第９４巻８号（２００３年１０月１５日）に記載されているように比較的厚いＧＡＮキャップおよび／またはグレーディッド／ドープされた、ＡｌＧａＮとすることができる。
ソースコンタクト１２４とドレインコンタクト１２８との間に位置する第２ゲートコンタクト１２６により、第２トランジスタＱ２が構成される。この第２トランジスタＱ２は、例えばリミターおよび／またはＲＦスイッチとして構成できる。第２ゲートコンタクト１２６は、高純度窒化シリコン層だけを通過するよう下方に引き込んでもよいし、追加エピタキシャル層１１２を通過しないよう下方に引き込むか、またはこのエピタキシャル層１１２だけを部分的に通過するよう引き込んでもよい。この追加エピタキシャル層１１２が存在することによって、第２トランジスタＱ２のゲート容量を低減できる。従って、単一エピタキシャル構造を形成し、この構造を適当にエッチングすることによって、同一の基板上に異なるエピタキシャル構造および／または異なる作動特性を有する２つのトランジスタＱ１およびＱ２を設けることができる。
図１３Ｂには、第１トランジスタＱ１および第２トランジスタＱ２によって形成し得る回路の略図が示されている。この図に示されるように、第１トランジスタと第２トランジスタとは、共通するソース／ドレインコンタクト１２４を共用し得る。
図１４Ａおよび１４Ｂには、本発明の実施形態に係わる更に別の方法および構造が示されている。これら図に示されるように、図１２Ａに示された構造に類似するタイプＩのエピタキシャル構造が設けられている。特に図１４Ａに示された構造は、基板１００の上に設けられたバッファ層１０２を含む。更に、このバッファ層１０２には、チャンネル層１０４、バッファ層１０６、高バンドギャップ層１０８および高純度窒化シリコン層１１０が形成されている。高純度窒化シリコン層１１０の一部には、フォトレジストマスク２１０が形成されており、マスク２１０によって露出された（すなわちマスク２１０によってカバーされていない）高純度窒化層の一部は、例えば従来のドライエッチング技術を使ってエッチングにより除去できる。例えば高純度窒化シリコン層１１０の下方の高バンドギャップ層１０８を露出させるように、高純度窒化シリコン層１１０の露出した部分をエッチングによって除去できる。
高純度窒化シリコン層を選択的にエッチングした後に、フォトレジストマスク２１０を除去し、露出した高バンドギャップ層１０８の上でエピタキシャル層１２５をエピタキシャル再成長できる。このエピタキシャル層１２５は、図１３Ａに示されたエピタキシャル層１１２に類似していてもよい。例えばエピタキシャル層１２５は、ドープされたＧａＮおよび／またはグレーディッドＡｌＧａＮを含むことができ、約３０Å〜１００００Åの厚さを有することができる。
高純度窒化シリコン層１１０は、エピタキシャル層１２５を成長させるための成長マスクとして作動できる。すなわち例えばＭＯＣＶＤを使ってエピタキシャル層１２５を再成長させるとき、高純度窒化シリコン層１１０は、エピタキシャル成長のための適当なテンプレートを提供できないので、高純度窒化シリコン層１１０上で結晶質材料の核形成が生じることはないし、および／または結晶質材料が成長することもない。
しかしながら一部の実施形態では、窒化シリコン層１１２上での漂遊核形成を低減および／または防止するためにエピタキシャル層１２５を再成長させる際に、高純度窒化シリコン層１１０の上に別個の成長マスクを設けることが望ましい。高純度窒化シリコン層１１０をエッチングするときのエッチングマスクとして使用されるフォトレジストマスク２１０は、成長マスクとしては有効となり得ないことがある。その理由は、フォトレジスト内で使用されるポリマーをベースとする材料が、窒化材料のエピタキシャル成長に必要とされる高温に耐えることができない場合があるからである。従って、高純度窒化シリコン層１１０上に別個の成長マスクを設けることができる。例えば図１４Ｂを参照すると、高純度窒化シリコン層１１０の上に成長マスク１６０を形成することができる。この成長マスクは、例えば二酸化シリコンおよび／または窒化アルミを含むことができる。高純度窒化シリコン層１１０をエッチングする前に、高純度窒化シリコン層１１０の上に成長マスクを形成でき、従来のリソグラフィ技術を使って成長マスクをパターン化できる。二酸化シリコンの成長マスクに対し、二酸化シリコンは１０００Åより厚い厚さを有していなければならない。
エッチングマスク１６０および高純度窒化シリコン層１１０の双方をパターン化するのに同じエッチングマスク２１０を使用できる。別の実施形態では、成長マスク１６０をパターン化するのにエッチングマスク２１０を使用し、高純度窒化シリコン層１１０をエッチングするだけでなく、エピタキシャル層１２５のエピタキシャル再成長の間の高純度窒化シリコン層１１０上での不要な核形成も防止および／または低減するためのエッチングマスクとして、成長マスク１６０を使用できる。
図１４Ｂに示されるように、エピタキシャル層１２５のエピタキシャル再成長の間、成長マスク１６０の上でランダムな結晶質および／または多結晶質材料１６３が核形成したり、および／または成長することがある。この不要な材料１６３は、高純度窒化シリコン層１１０から成長マスク１６０を除くことによって除去でき、成長マスク１６０が二酸化シリコンである場合、この除去は、例えばバッファ化された酸化物エッチング（ＢＯＥ）を実行することによって行うことができる。ＢＯＥは、二酸化シリコンをエッチングできるが、高純度窒化シリコン１１０をエッチングすることはできない。
エピタキシャル層１２５の再成長に続き、エピタキシャル構造上に１つ以上の電気コンタクトを形成することにより、エピタキシャル構造内に複数のデバイスを構成できる。例えば図１５に示されるように、高バンドギャップ層１０８上にソースコンタクト１３２／ドレインコンタクト１３４を形成することにより、第１トランジスタＱ３（このトランジスタは低ノイズ増幅器および／または大電力増幅器とすることができる）を構成できる。高バンドギャップ層１０８を通過するよう、ソースコンタクト１３２／ドレインコンタクト１３４の一部および／または全体を下方へ引き込むことができる。高純度窒化シリコン層１１０を通過するよう第１トランジスタＱ３のためのゲートコンタクト１３０が下方に引き込まれている。一部の実施形態では、「絶縁性ゲートのＡｌＧａＮ／ＧａＮ ＨＥＭＴ」を発明の名称とする、許可前の米国公開特許出願第2003/0020092号、「保護層および低損傷リセスを有する、窒化物をベースとするトランジスタおよびその製造方法」を発明の名称とする、許可前の米国公開特許出願第2005/0170504号、「窒化物をベースとするトランジスタおよびエッチングストップ層による製造方法」を発明の名称とし、２００５年７月２０日に出願された米国特許出願第11/185,398号、および／または「フィールドプレート拡張部を有するＭＩＳ ＨＥＭＴを使用する、スイッチングモードの電力増幅器」を発明の名称とし、２００５年７月２１日に出願された米国特許出願第11/187,171号のいずれかに示されるように、トランジスタＱ３は、絶縁性ゲート構造（例えば金属−絶縁体−半導体ヘテロジャンクション電界効果トランジスタ、すなわちＭＩＳＨＦＥＴ）を有することができ、これら米国特許出願の開示内容が、本明細書に記載されているものとしてこれら米国特許出願を参考例として援用する。
エピタキシャル層１２５が再成長された構造の領域内に第２トランジスタＱ４を形成できる。特にこの第２トランジスタＱ４はエピタキシャル層１２５上に形成できる窒化シリコン層１７０を通過するよう下方に引き込まれたゲートコンタクト１４０によって構成できる。ソースコンタクト１４２およびドレインコンタクト１４４が第２トランジスタＱ４を完成する。
ソースコンタクト１４２とドレインコンタクト１４４とを電気的に接続することにより、第２トランジスタＱ４を２ターミナルデバイス、例えばリミターダイオードとして構成できることが理解できよう。このように構成したとき、ソースコンタクト１４２とドレインコンタクト１４４とは、共にデバイスカソードとして機能するが、他方、ゲートコンタクト１４０はデバイスアノードとして機能し得る。リミターダイオードは、例えば増幅器用トランジスタ、例えば第１トランジスＱ３への入力として使用できる。
第１トランジスタＱ３のエピタキシャル層は、第２トランジスタＱ４のエピタキシャル層が上に形成された基板として作動できることが更に理解できよう。従って、本発明の一部の実施形態は、第１の窒化物をベースとするエピタキシャル構造を含む第１の窒化物をベースとする電子デバイス、および第１の窒化物をベースとするエピタキシャル構造上に形成された第２の窒化物をベースとするエピタキシャル構造を有する第２の窒化物をベースとする電子デバイスを提供できる。図１５に示された構造の場合、バッファ層１０２、チャンネル層１０４、バリア層１０６および高バンドギャップ層１０８は、第１トランジスタＱ３のための第１エピタキシャル構造を形成するが、他方、エピタキシャル層１２５は第２トランジスタＱ４のための、第１エピタキシャル構造に形成された第２エピタキシャル構造を形成する。
図１６を参照すると、リミターダイオードが形成される一部の実施形態では、高バンドギャップ層１０８上にｎ＋のＧａＮの第１のエピタキシャル再成長された層１２７を設け、この第１の再成長された層１２７の上に、ｎ−のＧａＮの第２のエピタキシャル再成長された層１２９を設けることが望ましい。第１の再成長された層１２７は約０.５μｍの厚さ、および約２×１０１８ｃｍ−３以上のドーピング濃度を有することができ、これら値によって少なくとも約１×１０１４ｃｍ−２の表面電荷密度とすることができる。第２の再成長された層１２９は、少なくとも１０００Åの厚さを有することができ、ゼロバイアスで完全に空乏状態となるよう、わずかにドープすることができる。特に第２成長層１２９は、約１×１０１６ｃｍ−３のドーピング濃度を有することができる。
本発明の実施形態は、１つの共通基板の上にエンハンスメントモードとデプレッションモードの双方の窒化物をベースとするトランジスタデバイスを提供できる。例えばデプレッションモードのデバイスは、エピタキシャル構造、例えば図１２Ａに示されたタイプＩのエピタキシャル構造を設け、これに図１４Ｃを参照して説明したようなオーミックコンタクトを形成することによって形成できる。一方、同じエピタキシャル構造を使用するが、下方の高いバンドギャップ層１０８まで下方にゲートコンタクトを引き込むか、または負のイオンを使用してスレッショルド電圧シフトを実行し、イオン注入またはプラズマ浸漬ドーピングにより、デバイス内に負のイオンを注入することにより、エンハンスメントモードのデバイスを形成できる。
本発明の一部の実施形態は、１つの共通基板の上で炭化シリコンデバイスおよび窒化デバイスの双方を集積化することを考慮したものである。例えば図６Ａに示されるように、１つの共通基板の上に炭化シリコンＭＥＳＦＥＴデバイスと窒化物をベースとするＳＡＷデバイスを集積化できる。図６Ａを参照してこれまで説明したように、窒化アルミの層１６も形成されている基板の上に、炭化シリコンのエピタキシャル層７２を形成することも可能である。
しかしながら、従来オン軸の基板上に窒化物ガリウムをベースとするエピタキシャル層を成長させ、他方、従来オフ軸基板の上に炭化物エピタキシャル層を形成するので、１つの共通基板上に炭化シリコンのエピタキシャル層と窒化ガリウムをベースとするエピタキシャル層の双方を形成することは困難であるが、オン軸の基板上に炭化物シリコンの比較的薄い（＜１００ｎｍ）のエピタキシャル層を成長させることは可能である。
本発明の一部の実施形態によれば、図１７Ａおよび１７Ｂに示されるように、ソース／ドレイン領域にイオン注入をするだけでなく、オン軸の半絶縁性炭化シリコン基板内のチャンネル領域にイオン注入をすることにより、オン軸基板に炭化シリコンのＭＥＳＦＥＴを形成することができる。本明細書で示されるように、イオン注入によりオン軸の半絶縁性４Ｈ−ＳｉＣ基板内に１つ以上のイオン注入領域を形成できる。例えば図１７Ａに示されるように、窒素および／またはリンイオンを選択的に注入することにより、基板２００内にｎタイプのチャンネル領域２１６を形成できる。更に、イオン注入により、基板２００内にｎ＋のソース領域２１２／ドレイン領域２１４を形成できる。所望するドーピングプロフィルを提供するように、異なるイオン注入エネルギー／投入量の多数のイオン注入ステップを実行できる。当技術分野では、バルクの炭化シリコン層へドーパントを注入することは公知である。ドーパント注入後、約５分〜約３０分の間、約１４００℃〜約１７００℃の温度で、ドーパント注入構造をアニールすることによってドーパントを活性化できる。特に炭化シリコン内に注入されたドーパントを活性化するのに必要な温度は、窒化物をベースとするエピタキシャル層にとって有害となり得るので、基板２００上での窒化物の層のエピタキシャル成長前に、注入されたドーパントを活性化することが望ましい。
図１７Ａに更に示されるように、次に、基板２００のイオン注入の完了した領域を成長マスク２０５でマスクできる。この成長マスク２０５は、例えば基板２００の表面に形成されたＳｉＮおよび／またはＳｉＯ２パターンを含むことができる。従来のエピタキシャル成長技術を使って、基板２００の露出した部分の上でエピタキシャル構造２１０を成長させることができる。例えばエピタキシャル構造２１０は、バッファ層と、チャンネル層と、バリア層と、高バンドギャップ層とを含むことができ、これら層は、ＨＥＭＴデバイス用のエピタキシャルプリカーサを提供するために、例えば図１２Ａに示されている対応する層に類似した構造を有することができる。しかしながら、所望する窒化物デバイスのタイプ／特性によっては、他のエピタキシャル構造も使用できることが理解できよう。
図１７Ｂを参照する。成長マスク２０５を取り除き、基板２００およびエピタキシャル構造２１０の露出した部分の上に、二酸化シリコンおよび／または窒化シリコンのパッシベーション層２２８を形成できる。これとは異なり、基板上にパッシベーション層として成長マスクを残し、窒化エピタキシャル層上に第２のパッシベーション層を形成してもよい。従って、図１７Ｂには１つのパッシベーション層２２８が示されているが、窒化物エピタキシャル構造２１０上のパッシベーション層は、炭化シリコン基板２００上のパッシベーション層と異なっていてもよい。更に、パッシベーション層２２８は、互いにスタックされた同一および／または異なるタイプの材料の多数のパッシベーション層を含むことができる。
ＨＥＭＴトランジスタデバイスＱ５を構成するように、エピタキシャル構造２１０上に第１ゲートコンタクト２３０および対応するソース／ドレインコンタクト２３２、２３４を形成し、基板２００内に炭化シリコンのＭＥＳＦＥＴデバイスＱ６を構成するように、対応するソースコンタクト２４２／ドレインコンタクト２４４に沿って、イオン注入されたチャンネル領域２１６上に第２ゲートコンタクト２４０を形成できる。１つ以上のレベルの相互接続金属被覆により、共通基板２００上で窒化物デバイスＱ５と炭化物シリコンデバイスＱ６とを相互に接続できる。例えば窒化物デバイスＱ５および例えばシリコンデバイスＱ６の上に誘電層２６０を形成できる。この誘電層２６０を介し、窒化物デバイスＱ５の電気コンタクトおよび炭化シリコンデバイスＱ６の電気コンタクトにそれぞれ接触するように、金属コンタクトプラグ２６１、２６２を形成できる。これらコンタクトプラグ２６１、２６２は、例えば誘電層２６０上に形成されたオーバーレイヤー金属層２６６によって電気的に接続できる。窒化物デバイスＱ５と炭化シリコンデバイスＱ６との間の他の接続も可能である。
従って、本発明の一部の実施形態では、モノリシックに集積化されたデバイス構造を形成するよう、窒化物をベースとするトランジスタと同じ基板上に炭化シリコントランジスタデバイスを形成できる。モノリシックに集積化された窒化物デバイスと、モノリシックに集積化された炭化シリコン／窒化シリコンデバイスは、モノリシックマイクロウェーブ集積回路に特別な用途を有することができ、このマイクロウェーブ集積回路では、かかるデバイスが処理する信号の周波数が高く、および／または電力が大きいことに起因し、デバイスの配向、設置および／または相互接続を注意深く制御することが望ましい。例えばデバイスがモノリシックに集積化されていないとき、電気トレースおよび／またはワイヤーを使ってかかるデバイスを相互に接続する必要があり、このような相互接続は回路に対する不要なインダクタンス、容量および／または抵抗を更に追加し得る。かかる相互接続は、回路設計も更に困難にし得る。その理由は、回路設計者はチップ間の相互接続に関連する別の信号遅延および／または信号分散も考慮しなければならないからである。
上記のように、本発明の一部の実施形態は、デバイスタイプのうちの１つに対し、高導電性の注入層が必要とされるときに２つ以上の半導体デバイスのタイプのモノリシック集積化を行う。換言すれば、上記本発明の一部の実施形態に従い、第２のエピタキシャル構造（タイプＩＩ）を有する第２デバイス、例えばリミターダイオードと共に第１のエピタキシャル構造（タイプＩ）を有する第１デバイス、例えば低ノイズおよび／または大電力増幅器（ＬＮＡ）を集積化できる。特にタイプＩのエピタキシャル構造の頂部で上記のようなフルのｎ＋／ｎ−のＧａＮエピタキシャル構造を含むタイプＩＩの構造を選択的に成長させることができる場合、これまで詳細に説明したように、タイプＩＩを必要とするウェーハの領域内でエクストラ層を成長させながら、タイプＩの構造を維持するようにウェーハの領域をスクリーニングすることが可能であろう。
本発明の別の実施形態では、図１８〜２０Ｃを参照して以下説明するように、まず選択的なイオン注入により高導電性領域を形成することによって、イオン注入された高導電性領域を含むデバイスを形成できる。従って、図１８〜２０Ｃを参照して以下説明する本発明の一部の実施形態によれば、高バンドギャップ層１０８上に厚いｎ＋の層、例えば図１６の層１２７を成長させなくてもよいので、全体の再成長の厚さを薄くすることが可能となる。従って、材料の品位をより高くし、成長時間をより短くできる。
次に図１８を参照し、本発明の一部の実施形態に係わるイオン注入された高導電性領域を有する集積デバイスについて説明する。同様な番号は同様な要素を示すので、これまで説明した層に関する詳細については、簡潔にするために繰り返して説明はしない。図１８に示すように、基板１００の上にはバッファ層１０２が設けられている。このバッファ層１０２の上にはチャンネル層１０４と、バリア層１０６と、高バンドギャップ層１０８とが順次設けられている。
更に図１８に示されるように、集積デバイスのタイプＩ側にて、高バンドギャップ層１０８内にイオン注入ソース領域８０１およびイオン注入ドレイン領域８０２が設けられる。本発明の一部の実施形態では、ソース領域８０１をＮ＋のソース領域とし、ドレイン領域８０２をＮ＋のドレイン領域とすることができる。「イオン注入領域および保護層を含む半導体デバイスおよびその半導体デバイスを形成する方法」を発明の名称とし、シェパード外により２００５年１２月１３日に出願された、本願出願人を共同出願人とする米国特許出願第11/302,062号には、これら領域に対するドーピング濃度の詳細が記載されており、本明細書では、この米国特許出願の開示内容全体が本明細書に記載されているものとし、参考例として援用する。
図１８に更に示されるように、集積デバイスのタイプＩＩ側において、高バンドギャップ層１０８内に本発明の一部の実施形態に係わるイオン注入された高導電性領域８０５が設けられている。この高導電性領域８０５は、約５.０×１０２０ｃｍ−３のピークドーピング濃度を有するイオン注入されたｎ＋の領域とすることができる。
図１８内に更に示されるように、ｎ＋のイオン注入された領域８０５の上に、ｎ−のＧａＮのエピタキシャル再成長された層１２９が設けられている。この再成長された層１２９は、ゼロバイアスで完全に空乏状態となるように十分軽くドープできる。特に第２の再成長された層１２９は、約１×１０１６ｃｍ−３未満のドーピング濃度を有することができる。
エピタキシャル層１２９の再成長の後に、エピタキシャル構造の上に１つ以上の電気コンタクトを形成することにより、エピタキシャル構造内に複数のデバイスを構成できる。例えば図１８に示されるように、高バンドギャップ層１０８において、イオン注入されたｎ＋のソース領域８０１およびイオン注入されたｎ＋のドレイン領域８０２の上にそれぞれソースコンタクト１３２／ドレインコンタクト１３４を形成することによって、第１のトランジスタ、例えば低ノイズ増幅器および／または高電力増幅器を構成できる。第１トランジスタのためのゲートコンタクト１３０は、高純度窒化シリコン層１１０を通過するよう下方に引き込まれている。
エピタキシャル層１２９が再成長された構造の領域内に第２トランジスタを形成できる。特にエピタキシャル層１２９の上に形成できる窒化シリコン層１７０を通過するよう下方に引き込まれたゲートコンタクト１４０により、この第２トランジスタを構成できる。ソースコンタクト１４２とドレインコンタクト１４４とが、第２トランジスタを完成する。
ソースコンタクト１４２とドレインコンタクト１４４とを電気的に接続することにより、図１９に示されるような２端子デバイスとして、例えばリミターダイオードとして第２トランジスタを構成できることが理解できよう。このように構成したとき、ソースコンタクト１４２とドレインコンタクト１４４とが共にデバイスのカソードとして機能するが、ゲートコンタクト１４０はデバイスアノードとして機能し得る。
従って、図１８に示された本発明の実施形態によれば、バンドギャップ層１０８内にｎ＋のイオン注入された領域８０５が包含されることにより、図１６に示された再成長領域１２９を縮小することが可能となる。上記のように、図１８に示されたデバイスは、図１９に示された２端子デバイスとして構成できる。本発明の一部の実施形態に係わるｎ＋のイオン注入された領域８０５がない場合、再成長されたｎ＋層の上にアノードコンタクト（１４０）が載せられることになるが、このことは、六角形ピットの欠陥を生じさせ得る。
次に、図１９を参照し、２端子デバイスを含む本発明の一部の実施形態について説明する。同様な参照番号は、同様な要素を示すので、本明細書では、図１９に関連し、これら同様な要素に関する詳細については繰り返して説明しない。図１９に示されるように、ｎ＋の注入領域８０５に設けられるｎ−のＧａＮのエピタキシャル再成長された層１２９には、アノード９０１が設けられる。更に図１９に示されるように、ｎ＋の注入領域８０５の上には２端子デバイスのカソード９０２が設けられる。
次に、図２０Ａ〜２０Ｃを参照し、本発明の一部の実施形態に係わる集積デバイスの製造における処理ステップについて説明する。これら図に関する説明は、図２０Ａ〜２０Ｃの残りの素子の形成については、既に本発明で完全に説明済みであるので、イオン注入されたソース領域８０１およびドレイン領域８０２、ｎ＋の領域８０５およびｎ−のＧａＮ層１２９の形成だけに限定する。
まず、図２０Ａを参照すると、高バンドギャップ層１０８の上にマスク１０００、例えばＳｉＯ２のマスクをデポジットし、パターン化できる。ｎ＋のソース領域８０１およびｎ＋のドレイン領域８０２にイオン注入をするよう、マスク１０００を通して露出した高バンドギャップ層の部分にイオンを注入する。
図２０Ｂに示されるように、マスク１０００を取り除き、高バンドギャップ層１０８に第２マスク１０１０、例えばＳｉＯ２のマスクをデポジットし、パターン化できる。本発明の一部の実施形態に従い、高導電性領域８０５にイオンを注入するよう、マスク１０１０を通して露出した高バンドギャップ層の部分にイオンを注入する。高導電性領域８０５をイオン注入されたｎ＋の領域とすることができ、この領域は約５.０×１０２０ｃｍ−３のピークドーピング濃度を有することができる。
図２０Ｃに示されるように、マスク１０１０を除去し、高バンドギャップ層１０８に第３マスク１０２０、例えばＳｉＯ２のマスクをデポジットし、パターン化できる。従来のリソグラフィ技術を使って高純度窒化シリコン膜１０８上に成長マスク１０２０を形成し、パターン化できる。二酸化シリコンは、二酸化成長膜の場合、約１０００Åよりも厚い厚さを有することができる。図２０Ｃでは既にマスク１０１０が除去されているが、本発明の一部の実施形態では、本発明の範囲から逸脱することなく、成長マスク１０２０の所定の場所にマスク１０１０を形成できる。
ｎ＋の注入領域８０５上に、ｎ−のＧａＮのエピタキシャル再成長された層１２９が設けられる。この再成長された層１２９は、約１０００Å未満の厚さを有することができ、ゼロバイアスにて完全に空乏状態となるよう、十分軽くドープできる。特に再成長された層１２９は、一部の実施形態では約１.０×１０１６ｃｍ−３のドーピングノードを有することができる。マスク１０２０および１０１０が存在する場合には、これを剥離し、従来の技術を使ってデバイスを仕上げることができる。
本明細書に示されているデバイス構造は、より大きいデバイス内でレプリケートされる代表的なユニットセル構造とすることができ、このユニットセル構造は、多数のアクティブ領域の上に多数のゲートフィンガーを有することができる。更に本発明の一部の実施形態は、半絶縁性炭化シリコン基板を使用しているが、他のタイプおよび／または導電タイプの物質も利用できる。
以上で、エッチングプロセスおよび／または選択的成長プロセスを使用することにより、１つの共通基板の上でデバイスを別のデバイスからアイソレートすることを参照しながら、本発明の実施形態について説明したが、かかるアイソレーショントレンチを設けるのに、トレンチ形成の他の技術、例えばソーイング、レーザーアブレーションまたは当業者に知られている他の技術も利用できる。アイソレーション注入または他の手段により、デバイスのアイソレーションを行うこともできる。
以上で、添付図面および明細書に本発明の実施形態について説明した。ここで、特定の用語を使用したが、本発明の範囲は特許請求の範囲に記載されているので、これら用語は単に包括的かつ説明のために使用したものであり、発明を限定するために使用したものではない。

Claims (37)

  1. 共通する窒化物エピタキシャル層と、
    前記共通する窒化物エピタキシャル層上に第１の少なくとも１つのイオン注入されたｎタイプの領域を含む、前記共通する窒化物エピタキシャル層に設けられた第１タイプの窒化物デバイスとを備え、前記第１の少なくとも１つのイオン注入されたｎタイプの領域は、前記共通する窒化物エピタキシャル層のドーピング濃度よりも高い第１のドーピング濃度を有し、
    前記共通する窒化物エピタキシャル層上に第２の少なくとも１つのイオン注入されたｎタイプの領域を含む、前記第１のタイプの窒化物デバイスと異なる第２のタイプの窒化物デバイスを備え、前記第２の少なくとも１つのイオン注入されたｎタイプの領域は、前記少なくとも１つのイオン注入されたｎタイプの第１の領域と異なり、前記共通する窒化物エピタキシャル層のドーピング濃度よりも高い第２のドーピング濃度を有し、
    前記第１の少なくとも１つのイオン注入されたｎタイプの領域に設けられ、前記第１のタイプの窒化物デバイスの第１の電子デバイスを構成する複数の第１の電気コンタクトと、
    前記第２の少なくとも１つのイオン注入されたｎタイプの領域に設けられ、前記第２のタイプの電子デバイスの第２の電子デバイスを構成する複数の第２の電気コンタクトとを備え、
    前記共通する窒化物エピタキシャル層上の前記第２の少なくとも１つのイオン注入されたｎタイプの領域は前記複数の第２の電気コンタクトの下側全体に延在する、モノリシック電子デバイス。
  2. 前記第１の少なくとも１つのイオン注入されたｎタイプの領域は、前記第１の電子デバイスのためのソース領域およびドレイン領域を備え、前記第１の複数の電気コンタクトは、前記ソース領域のソースコンタクトと、前記ドレイン領域上のドレインコンタクトと、前記ソースコンタクトと前記ドレインコンタクトとの間のゲートコンタクトとを備え、
    前記第２の少なくとも１つのイオン注入されたｎタイプの領域は、高導電性のｎタイプの領域を備え、前記第２の複数の電気コンタクトは、前記高導電性のｎタイプ領域上に設けられたソースコンタクトと、ドレインコンタクトと、前記ソースコンタクトと前記ドレインコンタクトとの間のゲートコンタクトとを備える、請求項１に記載のモノリシック電子デバイス。
  3. 前記共通する窒化物エピタキシャル構造は、
    窒化物チャンネル層と、
    前記窒化物チャンネル層の上に設けられた窒化物バリア層とを備え、前記窒化物バリア層は、前記窒化物チャンネル層よりも高いバンドギャップを有し、
    前記窒化物バリア層と前記窒化物チャンネルとは、前記窒化物チャンネル層と前記窒化物バリア層との間の境界部に二次元電子ガスを協働して誘導する、請求項２に記載のモノリシック電子デバイス。
  4. 前記バリア層上の高バンドギャップ層と、前記高バンドギャップ層上の窒化シリコン層とを更に含む、請求項３に記載のモノリシック電子デバイス。
  5. 前記高導電性のｎタイプの領域は、前記高バンドギャップ層内にｎタイプのＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）のイオン注入された領域を備え、前記第２の電子デバイスは１×１０ １６ ｃｍ −３ 未満のドーピング濃度を有する高導電性のｎタイプの領域上に、ｎタイプのＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）の層を備える、請求項４に記載のモノリシック電子デバイス。
  6. 前記第２電子デバイスのゲートコンタクトとドレインコンタクトとは、アノードを形成するように電気的に結合されている、請求項５に記載のモノリシックデバイス。
  7. 前記高導電性のｎタイプの領域は５.０×１０ １８ 〜６.０×１０ １８ ｃｍ−３のドーピング濃度および０.１〜１.０μｍの深さを有する、請求項１に記載のモノリシックデバイス。
  8. 前記第１の電子デバイスは、高電子移動度トランジスタを備える、請求項１に記載のモノリシック電子デバイス。
  9. 前記第２の電子デバイスは、表面音響波デバイスを備える、請求項８に記載のモノリシック電子デバイス。
  10. 前記第２の電子デバイスは、ダイオードを備える、請求項８に記載のモノリシック電子デバイス。
  11. 前記第２の電子デバイスは、電界効果トランジスタを備える、請求項８に記載のモノリシック電子デバイス。
  12. 前記第２の電子デバイスは、ＭＩＳＨＦＥＴを備える、請求項８に記載のモノリシック電子デバイス。
  13. 窒化物チャンネル層と、
    前記窒化物チャンネル層の上に設けられ、前記窒化物チャンネル層よりも高いバンドギャップを有する窒化物バリア層とを備え、
    前記窒化物バリア層と前記窒化物チャンネル層とは、前記窒化物チャンネル層と前記窒化物バリア層との間の境界部に二次元電子ガスを協働して誘導し、
    更にソース領域およびドレイン領域をそれぞれ構成する前記バリア層上に設けられた第１および第２のｎタイプのイオン注入された領域と、
    前記ソース領域と前記ドレイン領域との間に設けられ、第１トランジスタデバイスを構成する第１ゲート電極と、
    前記バリア層上に設けられ、イオン注入された高導電性のｎタイプ領域を構成する第３のｎタイプのイオン注入された領域と、
    前記イオン注入された高導電性のｎタイプ領域上に設けられ、第２のトランジスタデバイスを構成する第２ゲート電極とを備え、
    前記イオン注入された高導電性のｎタイプの領域は、前記第２のトランジスタデバイスの下側全体に延在する、窒化物エピタキシャル構造を含むモノリシック電子デバイス。
  14. 共通する窒化物エピタキシャル層を形成するステップと、
    前記共通する窒化物エピタキシャル層上に第１の少なくとも１つのイオン注入されたｎタイプの領域を含む、前記共通する窒化物エピタキシャル層に設けられた第１タイプの窒化物デバイスを形成するステップとを備え、前記第１の少なくとも１つのイオン注入されたｎタイプの領域は、前記共通する窒化物エピタキシャル層のドーピング濃度よりも高い第１のドーピング濃度を有し、
    前記共通する窒化物エピタキシャル層上に第２の少なくとも１つのイオン注入されたｎタイプの領域を含む、前記第１のタイプの窒化物デバイスと異なる第２のタイプの窒化物デバイスを形成するステップとを備え、前記第２の少なくとも１つのイオン注入されたｎタイプの領域は、前記少なくとも１つのイオン注入されたｎタイプの第１の領域と異なり、前記共通する窒化物エピタキシャル層のドーピング濃度よりも高い第２のドーピング濃度を有し、
    前記第２の少なくとも１つのイオン注入されたｎタイプの領域に設けられ、前記第１のタイプの電子デバイスの第１の電子デバイスを構成する複数の第１の電気コンタクトを形成するステップと、
    前記第１の少なくとも１つのイオン注入されたｎタイプの領域に設けられ、前記第２のタイプの窒化物デバイスの第２の電子デバイスを構成する複数の第２の電気コンタクトを形成するステップとを備え、
    前記第２の複数の電気コンタクトを形成するステップは、前記第２の少なくとも１つのイオン注入されたｎタイプの領域が前記第２の複数の電気コンタクトの下側全体に延在するように、当該第２の複数の電気コンタクトを前記第２の少なくとも１つのイオン注入されたｎタイプの領域上に形成する、モノリシック電子デバイスを形成する方法。
  15. 前記第１の少なくとも１つのイオン注入されたｎタイプ領域を形成するステップは、前記第１電子デバイスのためのソース領域およびドレイン領域にイオンを注入するステップを備え、前記第１の複数の電気コンタクトを形成するステップは、前記ソース領域上のソースコンタクト、前記ドレイン領域上のドレインコンタクトおよび前記ソースコンタクトと前記ドレインコンタクトとの間のゲートコンタクトを形成することを含み、
    前記第２の少なくとも１つのイオン注入されたｎタイプの領域を形成するステップは、高導電性のｎタイプの領域にイオンを注入することを含み、前記第２の複数の電気接点を形成するステップは、前記高導電性ｎタイプの領域上でソースコンタクト、ドレインコンタクトおよび前記ソースコンタクトと前記ドレインコンタクトの間のゲートコンタクトを形成することを含む、請求項１４に記載の方法。
  16. 前記高導電性のｎタイプの領域を形成するステップは、５.０×１０ １８ 〜６.０×１０ １８ ｃｍ−３のドーピング濃度および０.１〜１.０μｍの深さを有する高導電性のｎタイプの領域を形成することを含む、請求項１４に記載の方法。
  17. 前記第２の電子デバイスのゲートコンタクトおよびドレインコンタクトを形成するステップは、前記ソースコンタクトと前記ドレインコンタクトとが電気的に結合されてカソードを形成するようにゲートコンタクトおよびドレインコンタクトを形成することを含む、請求項１４に記載の方法。
  18. 前記共通する窒化物エピタキシャル構造を形成するステップは、
    窒化物チャンネル層を形成するステップと、
    前記窒化物チャンネル層の上に設けられた窒化物バリア層を形成するステップとを備え、前記窒化物バリア層は、前記窒化物チャンネル層よりも高いバンドギャップを有し、前記窒化物バリア層と前記窒化物チャンネルとは、前記窒化物チャンネル層と前記窒化物バリア層との間の境界部に二次元電子ガスを協働して誘導する、請求項１５に記載の方法。
  19. 前記バリア層上に高バンドギャップ層と、前記高バンドギャップ層上の窒化シリコン層とを形成するステップを更に含む、請求項１８に記載の方法。
  20. 前記高導電性のｎタイプの領域を形成するステップは、前記高バンドギャップ層内にｎタイプのＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）の領域にイオン注入するステップを備え、１×１０ １６ ｃｍ−３未満のドーピング濃度を有する高導電性のｎタイプの領域上に、ｎタイプのＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）の層を形成するステップを備える、請求項１９に記載の方法。
  21. 高いバンドギャップ層と、
    前記高いバンドギャップ層の第１の部分上の第１のタイプの窒化物デバイスであって、当該第１のタイプの窒化物デバイスは前記第１のタイプの窒化物デバイスのソースおよびドレイン領域を各々規定する第１および第２のイオン注入領域を備え、
    前記高いバンドギャップ層の第２の部分上で、前記第１のタイプの窒化物デバイスとは異なる第２のタイプの窒化物デバイスであって、当該第２のタイプの窒化物デバイスはイオン注入された高導電領域を備え、
    前記第２のタイプの窒化物デバイスの前記イオン注入された高導電領域の少なくとも一部は、前記第１のタイプの窒化物デバイスの前記第１および第２のイオン注入領域の少なくとも一部と同一平面上にある、モノリシック電子デバイス。
  22. 前記第１および第２のイオン注入領域は第１および第２のイオン注入されたｎタイプの領域であり、および
    前記イオン注入された高導電領域はイオン注入された高導電ｎタイプの領域である、請求項２１に記載のモノリシック電子デバイス。
  23. 前記第１および第２のイオン注入領域は前記高いバンドギャップ層の前記第１の部分に配置され、
    前記イオン注入された高導電領域は前記高いバンドギャップ層の第２の部分に配置された、請求項２１に記載のモノリシック電子デバイス。
  24. 前記高導電領域は５.０×１０ １８ 〜６.０×１０ １８ ｃｍ −３ のドーピング濃度および０.１〜１.０μｍの深さを有する、請求項２１に記載のモノリシック電子デバイス。
  25. 前記第１および第２の領域は前記高いバンドギャップ層のドーピング濃度よりも大きな第１のドーピング濃度を有し、および
    前記高導電領域は前記高いバンドギャップ層のドーピング濃度よりも大きな第２のドーピング濃度を有する、請求項２１に記載のモノリシック電子デバイス。
  26. さらに、前記第１および第２のイオン注入領域上の第１の複数の電気コンタクトを備え、当該第１の複数の電気コンタクトは前記第１タイプの窒化物の第１電子デバイスを規定し、および
    前記イオン注入された高導電イオン注入領域上の第２の複数の電気コンタクトであって、当該第２の複数の電気コンタクトは前記第２のタイプの電子デバイスの第２の電子デバイスを規定する、請求項２１に記載のモノリシック電子デバイス。
  27. 前記高いバンドギャップ層上の上記イオン注入された高導電領域は、前記第２の複数の電気コンタクトの下側全体に延在する、請求項２６に記載のモノリシック電子デバイス。
  28. さらに前記イオン注入された高導電領域上の再成長エピタキシャル層を備える、請求項２１に記載のモノリシック電子デバイス。
  29. 前記再成長エピタキシャル層はｎタイプ・ガリウム窒化物を含む、請求項２８に記載のモノリシック電子デバイス。
  30. 高いバンドギャップ層と、
    前記高いバンドギャップ層の第１の部分上の第１のタイプの窒化物デバイスであって、当該第１のタイプの窒化物デバイスは前記第１のタイプの窒化物デバイスのソースおよびドレイン領域を各々規定する第１および第２のイオン注入領域を備え、
    前記第１および第２のイオン注入領域上の少なくとも第１および第２の電気コンタクトと、
    前記高いバンドギャップ層の第２の部分上で、前記第１のタイプの窒化物デバイスとは異なる第２のタイプの窒化物デバイスであって、当該第２のタイプの窒化物デバイスはイオン注入された高導電領域を備え、
    前記イオン注入高導電領域上の少なくとも第３の電気コンタクトと、
    前記第１および第２イオン注入領域と前記第１および第２の電気コンタクト間の第１のインターフェースと、前記イオン注入された高導電領域と第３の電気コンタクトとの間の第２のインターフェースは同一平面上にある、モノリシック電子デバイス。
  31. 前記第１および第２のイオン注入領域は第１および第２のイオン注入ｎタイプの領域であり、および
    前記イオン注入された高導電領域はイオン注入された高導電ｎタイプ領域である、請求項３０に記載のモノリシック電子デバイス。
  32. 前記第１および第２のイオン注入領域は前記高いバンドギャップ層の前記第１の部分に配置され、
    前記イオン注入された高導電領域は前記高いバンドギャップ層の第２の部分に配置された、請求項３０に記載のモノリシック電子デバイス。
  33. 前記高導電領域は５.０×１０ １８ 〜６.０×１０ １８ ｃｍ −３ のドーピング濃度および０.１〜１.０μｍの深さを有する、請求項３０に記載のモノリシック電子デバイス。
  34. 前記第１および第２のイオン注入された領域は前記高いバンドギャップ層のドーピング濃度よりも大きな第１のドーピング濃度を有し、および
    前記イオン注入された高導電領域は前記高いバンドギャップ層のドーピング濃度よりも大きな第２のドーピング濃度を有する、請求項３０に記載のモノリシック電子デバイス。
  35. 前記高いバンドギャップ層上のイオン注入された高導電領域は、前記第２の複数の電気コンタクトの下側全てに延在する、請求項３０に記載のモノリシック電子デバイス。
  36. さらに、前記イオン注入された高導電領域上の再成長エピタキシャル層を含む、請求項３０に記載のモノリシック電子デバイス。
  37. 前記再成長エピタキシャル層はｎタイプ・ガリウム窒化物を含む請求項３６に記載のモノリシック電子デバイス。
JP2011500766A 2008-03-19 2009-02-09 窒化物および炭化シリコンをベースとする集積デバイス、および窒化物をベースとする集積デバイスを製造する方法 Active JP5479446B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/051,303 US7898047B2 (en) 2003-03-03 2008-03-19 Integrated nitride and silicon carbide-based devices and methods of fabricating integrated nitride-based devices
US12/051,303 2008-03-19
PCT/US2009/000802 WO2009117045A1 (en) 2008-03-19 2009-02-09 Integrated nitride and silicon carbide-based devices and methods of fabricating integrated nitride-based devices

Publications (3)

Publication Number Publication Date
JP2011514689A JP2011514689A (ja) 2011-05-06
JP2011514689A5 JP2011514689A5 (ja) 2012-05-24
JP5479446B2 true JP5479446B2 (ja) 2014-04-23

Family

ID=40638004

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011500766A Active JP5479446B2 (ja) 2008-03-19 2009-02-09 窒化物および炭化シリコンをベースとする集積デバイス、および窒化物をベースとする集積デバイスを製造する方法

Country Status (6)

Country Link
US (2) US7898047B2 (ja)
EP (2) EP2255387B1 (ja)
JP (1) JP5479446B2 (ja)
KR (1) KR101645740B1 (ja)
CN (1) CN101978489B (ja)
WO (1) WO2009117045A1 (ja)

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5306266A (en) * 1992-12-21 1994-04-26 The Procter & Gamble Company Flexible spacers for use in disposable absorbent articles
US7898047B2 (en) 2003-03-03 2011-03-01 Samsung Electronics Co., Ltd. Integrated nitride and silicon carbide-based devices and methods of fabricating integrated nitride-based devices
US7112860B2 (en) * 2003-03-03 2006-09-26 Cree, Inc. Integrated nitride-based acoustic wave devices and methods of fabricating integrated nitride-based acoustic wave devices
JP2008311355A (ja) * 2007-06-13 2008-12-25 Rohm Co Ltd 窒化物半導体素子
KR101666910B1 (ko) * 2009-04-08 2016-10-17 이피션트 파워 컨버젼 코퍼레이션 증가형 ＧａＮ ＨＥＭＴ 장치 및 그 제조 방법
US8748244B1 (en) * 2010-01-13 2014-06-10 Hrl Laboratories, Llc Enhancement and depletion mode GaN HMETs on the same substrate
US9449833B1 (en) 2010-06-02 2016-09-20 Hrl Laboratories, Llc Methods of fabricating self-aligned FETS using multiple sidewall spacers
US8946724B1 (en) * 2010-06-02 2015-02-03 Hrl Laboratories, Llc Monolithically integrated self-aligned GaN-HEMTs and Schottky diodes and method of fabricating the same
JP5584090B2 (ja) * 2010-10-22 2014-09-03 トランスフォーム・ジャパン株式会社 Ｄｃ−ｄｃコンバータ
US8470652B1 (en) 2011-05-11 2013-06-25 Hrl Laboratories, Llc Monolithic integration of group III nitride enhancement layers
US20120313111A1 (en) * 2011-06-07 2012-12-13 Raytheon Company DIE ALIGNMENT WITH CRYSTALLOGRAPHIC AXES IN GaN-ON-SiC AND OTHER NON-CUBIC MATERIAL SUBSTRATES
JP5494622B2 (ja) * 2011-11-17 2014-05-21 株式会社豊田中央研究所 半導体装置
US10002957B2 (en) 2011-12-21 2018-06-19 Power Integrations, Inc. Shield wrap for a heterostructure field effect transistor
US8614447B2 (en) * 2012-01-30 2013-12-24 International Business Machines Corporation Semiconductor substrates using bandgap material between III-V channel material and insulator layer
US8901606B2 (en) 2012-04-30 2014-12-02 Avago Technologies General Ip (Singapore) Pte. Ltd. Pseudomorphic high electron mobility transistor (pHEMT) comprising low temperature buffer layer
US8946776B2 (en) 2012-06-26 2015-02-03 Freescale Semiconductor, Inc. Semiconductor device with selectively etched surface passivation
US10522670B2 (en) 2012-06-26 2019-12-31 Nxp Usa, Inc. Semiconductor device with selectively etched surface passivation
US10825924B2 (en) 2012-06-26 2020-11-03 Nxp Usa, Inc. Semiconductor device with selectively etched surface passivation
US9111868B2 (en) 2012-06-26 2015-08-18 Freescale Semiconductor, Inc. Semiconductor device with selectively etched surface passivation
JP2014086673A (ja) * 2012-10-26 2014-05-12 Mitsubishi Electric Corp モノリシック集積回路
US9337799B2 (en) 2012-11-02 2016-05-10 Qualcomm Mems Technologies, Inc. Selective tuning of acoustic devices
US8853743B2 (en) 2012-11-16 2014-10-07 Avago Technologies General Ip (Singapore) Pte. Ltd. Pseudomorphic high electron mobility transistor comprising doped low temperature buffer layer
KR101736277B1 (ko) * 2012-12-12 2017-05-17 한국전자통신연구원 전계 효과 트랜지스터 및 그 제조 방법
US8946779B2 (en) * 2013-02-26 2015-02-03 Freescale Semiconductor, Inc. MISHFET and Schottky device integration
US9590048B2 (en) * 2013-10-31 2017-03-07 Infineon Technologies Austria Ag Electronic device
JP2015177067A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体装置
US20150372096A1 (en) * 2014-06-20 2015-12-24 Ishiang Shih High Electron Mobility Transistors and Integrated Circuits with Improved Feature Uniformity and Reduced defects for Microwave and Millimetre Wave Applications
US9385224B2 (en) * 2014-08-13 2016-07-05 Northrop Grumman Systems Corporation Method of forming an integrated multichannel device and single channel device structure
KR101750158B1 (ko) * 2014-12-26 2017-06-22 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 Hemt-호환가능 측면 정류기 구조물
US9653516B2 (en) * 2014-12-30 2017-05-16 Win Semiconductors Corp. Acoustic wave device structure, integrated structure of power amplifier and acoustic wave device, and fabrication methods thereof
TWI572034B (zh) * 2015-03-26 2017-02-21 wen-zhang Jiang III / nitride semiconductor device and method for producing the same
US9627473B2 (en) * 2015-09-08 2017-04-18 Macom Technology Solutions Holdings, Inc. Parasitic channel mitigation in III-nitride material semiconductor structures
US20170069721A1 (en) 2015-09-08 2017-03-09 M/A-Com Technology Solutions Holdings, Inc. Parasitic channel mitigation using silicon carbide diffusion barrier regions
WO2017071635A1 (en) * 2015-10-30 2017-05-04 The Hong Kong University Of Science And Technology Semiconductor device with iii-nitride channel region and silicon carbide drift region
CN105609499B (zh) * 2016-03-11 2018-12-25 成都海威华芯科技有限公司 一种GaN集成器件
CN105655335A (zh) * 2016-03-11 2016-06-08 成都海威华芯科技有限公司 GaAs微电子集成器件
US10170611B1 (en) 2016-06-24 2019-01-01 Hrl Laboratories, Llc T-gate field effect transistor with non-linear channel layer and/or gate foot face
CN106898547A (zh) * 2017-03-31 2017-06-27 成都海威华芯科技有限公司 一种GaN声电集成器件的制作方法
KR102381395B1 (ko) * 2017-09-18 2022-04-01 한국전기연구원 절연 또는 반절연 ６Ｈ-ＳｉＣ 기판에 구현된 ＳｉＣ 반도체 소자 및 그 제조 방법
CN108091657B (zh) * 2017-12-27 2020-05-12 中国科学院长春光学精密机械与物理研究所 一种非易失性存储器单元、其制备方法及非易失性存储器
US10950598B2 (en) * 2018-01-19 2021-03-16 Macom Technology Solutions Holdings, Inc. Heterolithic microwave integrated circuits including gallium-nitride devices formed on highly doped semiconductor
US11056483B2 (en) 2018-01-19 2021-07-06 Macom Technology Solutions Holdings, Inc. Heterolithic microwave integrated circuits including gallium-nitride devices on intrinsic semiconductor
CN108111142B (zh) * 2018-01-24 2020-11-10 清华大学 一种基于碳化硅衬底/氧化锌或掺杂氧化锌薄膜的声表面波器件及其制备方法
JP7316757B2 (ja) * 2018-02-23 2023-07-28 ローム株式会社 半導体装置
CN108682734B (zh) * 2018-04-04 2019-04-26 华南理工大学 一种集成外围电路的氮化镓基传感器及其制备方法
US11038023B2 (en) 2018-07-19 2021-06-15 Macom Technology Solutions Holdings, Inc. III-nitride material semiconductor structures on conductive silicon substrates
US10868162B1 (en) 2018-08-31 2020-12-15 Hrl Laboratories, Llc Self-aligned gallium nitride FinFET and method of fabricating the same
EP3624179A1 (en) * 2018-09-13 2020-03-18 IMEC vzw Integration of a iii-v device on a si substrate
KR102607899B1 (ko) * 2018-09-20 2023-11-29 가부시키가이샤 무라타 세이사쿠쇼 탄성파 장치
CN111371429B (zh) * 2018-12-26 2022-07-12 中芯集成电路（宁波）有限公司上海分公司 控制电路与声波滤波器的集成方法和集成结构
CN109742143A (zh) * 2018-12-29 2019-05-10 苏州汉骅半导体有限公司 集成增强型和耗尽型的hemt及其制造方法
CN110380702B (zh) * 2019-07-25 2020-04-10 深圳市汇芯通信技术有限公司 集成器件制造方法及相关产品
CN110676272A (zh) * 2019-09-18 2020-01-10 深圳第三代半导体研究院 一种半导体紫外光电探测器
KR20210041931A (ko) * 2019-10-08 2021-04-16 삼성전자주식회사 반도체 장치, 그 제조 방법 및 이를 포함하는 디스플레이 장치
EP3809457A1 (en) 2019-10-16 2021-04-21 IMEC vzw Co-integration of iii-v devices with group iv devices
WO2021195506A1 (en) 2020-03-26 2021-09-30 Macom Technology Solutions Holdings, Inc. Microwave integrated circuits including gallium-nitride devices on silicon
US11437367B2 (en) * 2020-04-21 2022-09-06 Qualcomm Incorporated Heterogeneous integrated wideband high electron mobility transistor power amplifier with a single-crystal acoustic resonator/filter
US11769768B2 (en) * 2020-06-01 2023-09-26 Wolfspeed, Inc. Methods for pillar connection on frontside and passive device integration on backside of die
US11417644B2 (en) * 2020-06-17 2022-08-16 Macom Technology Solutions Holdings, Inc. Integration of multiple discrete GaN devices
CN112713183B (zh) * 2020-12-28 2022-06-10 光华临港工程应用技术研发(上海)有限公司 气体传感器的制备方法及气体传感器
US20230078017A1 (en) * 2021-09-16 2023-03-16 Wolfspeed, Inc. Semiconductor device incorporating a substrate recess
CN117712124B (zh) * 2024-02-05 2024-04-26 中国科学院长春光学精密机械与物理研究所 一种基于4H-SiC衬底的高性能CMOS器件

Family Cites Families (84)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US526267A (en) * 1894-09-18 Island
US1749201A (en) 1928-05-28 1930-03-04 Paul W Prutzman Mercury-bromin derivative of fluorescein
US3955160A (en) 1975-04-30 1976-05-04 Rca Corporation Surface acoustic wave device
JPS58197910A (ja) 1982-05-14 1983-11-17 Hitachi Ltd 弾性表面波素子
JPS62260420A (ja) 1986-04-28 1987-11-12 シ−メンス、アクチエンゲゼルシヤフト 集積ｎｍｏｓ回路装置
US4912064A (en) 1987-10-26 1990-03-27 North Carolina State University Homoepitaxial growth of alpha-SiC thin films and semiconductor devices fabricated thereon
US5011549A (en) 1987-10-26 1991-04-30 North Carolina State University Homoepitaxial growth of Alpha-SiC thin films and semiconductor devices fabricated thereon
US4912063A (en) 1987-10-26 1990-03-27 North Carolina State University Growth of beta-sic thin films and semiconductor devices fabricated thereon
US4866005A (en) 1987-10-26 1989-09-12 North Carolina State University Sublimation of silicon carbide to produce large, device quality single crystals of silicon carbide
US4884001A (en) 1988-12-13 1989-11-28 United Technologies Corporation Monolithic electro-acoustic device having an acoustic charge transport device integrated with a transistor
US4946547A (en) 1989-10-13 1990-08-07 Cree Research, Inc. Method of preparing silicon carbide surfaces for crystal growth
US5210051A (en) 1990-03-27 1993-05-11 Cree Research, Inc. High efficiency light emitting diodes from bipolar gallium nitride
US5292501A (en) 1990-06-25 1994-03-08 Degenhardt Charles R Use of a carboxy-substituted polymer to inhibit plaque formation without tooth staining
US5200022A (en) 1990-10-03 1993-04-06 Cree Research, Inc. Method of improving mechanically prepared substrate surfaces of alpha silicon carbide for deposition of beta silicon carbide thereon and resulting product
US5155062A (en) 1990-12-20 1992-10-13 Cree Research, Inc. Method for silicon carbide chemical vapor deposition using levitated wafer system
US5270554A (en) 1991-06-14 1993-12-14 Cree Research, Inc. High power high frequency metal-semiconductor field-effect transistor formed in silicon carbide
US5265267A (en) 1991-08-29 1993-11-23 Motorola, Inc. Integrated circuit including a surface acoustic wave transformer and a balanced mixer
JPH05183381A (ja) 1991-12-27 1993-07-23 Nippon Steel Corp 高周波回路基板および高周波回路素子
DE4219523A1 (de) 1992-06-15 1993-12-16 Daimler Benz Ag Monolithisch integrierter Millimeterwellenschaltkreis und Verfahren zu dessen Herstellung
JPH0770736B2 (ja) * 1993-03-26 1995-07-31 株式会社ミリウェイブ 可変容量回路
JPH06303088A (ja) 1993-04-13 1994-10-28 Nippon Steel Corp 高周波回路素子
US5925895A (en) 1993-10-18 1999-07-20 Northrop Grumman Corporation Silicon carbide power MESFET with surface effect supressive layer
US5393993A (en) 1993-12-13 1995-02-28 Cree Research, Inc. Buffer structure between silicon carbide and gallium nitride and resulting semiconductor devices
US5523589A (en) 1994-09-20 1996-06-04 Cree Research, Inc. Vertical geometry light emitting diode with group III nitride active layer and extended lifetime
US5592501A (en) 1994-09-20 1997-01-07 Cree Research, Inc. Low-strain laser structures with group III nitride active layers
US5576589A (en) 1994-10-13 1996-11-19 Kobe Steel Usa, Inc. Diamond surface acoustic wave devices
JPH10284762A (ja) 1995-02-16 1998-10-23 Asahi Chem Ind Co Ltd 表面弾性波を増幅するための積層構造及び増幅器
US5739554A (en) 1995-05-08 1998-04-14 Cree Research, Inc. Double heterojunction light emitting diode with gallium nitride active layer
US6217662B1 (en) 1997-03-24 2001-04-17 Cree, Inc. Susceptor designs for silicon carbide thin films
JP3047852B2 (ja) * 1997-04-04 2000-06-05 松下電器産業株式会社 半導体装置
US6377138B1 (en) 1997-07-28 2002-04-23 Kabushiki Kaisha Toshiba Surface acoustic wave device with a layered conductive film and method of producing the same
US6063186A (en) 1997-12-17 2000-05-16 Cree, Inc. Growth of very uniform silicon carbide epitaxial layers
TW398084B (en) 1998-06-05 2000-07-11 Hewlett Packard Co Multilayered indium-containing nitride buffer layer for nitride epitaxy
US6316793B1 (en) 1998-06-12 2001-11-13 Cree, Inc. Nitride based transistors on semi-insulating silicon carbide substrates
US6968514B2 (en) * 1998-09-30 2005-11-22 Cadence Design Systems, Inc. Block based design methodology with programmable components
EE200100189A (et) * 1998-09-30 2002-08-15 Cadence Design Systems, Inc. Plokkidel põhineva väljatöötamise metodoloogia
KR100316383B1 (ko) 1998-10-30 2002-02-19 윤덕용 모노리딕직접회로위에박막또는후막단결정압전소자를집적한단일칩라디오구조및그제조방법
JP3996282B2 (ja) 1998-11-11 2007-10-24 三洋電機株式会社 炭化珪素半導体装置の製造方法
US6518637B1 (en) 1999-04-08 2003-02-11 Wayne State University Cubic (zinc-blende) aluminum nitride
US6396080B2 (en) 1999-05-18 2002-05-28 Cree, Inc Semi-insulating silicon carbide without vanadium domination
US6218680B1 (en) 1999-05-18 2001-04-17 Cree, Inc. Semi-insulating silicon carbide without vanadium domination
US6265727B1 (en) 1999-06-09 2001-07-24 Cree Lighting Company Solar blind photodiode having an active region with a larger bandgap than one or both if its surrounding doped regions
JP2001007379A (ja) 1999-06-24 2001-01-12 Sharp Corp 窒化ガリウム系化合物半導体受光素子
US6300706B1 (en) 1999-07-14 2001-10-09 The United States Of America As Represented By The Secretary Of The Army Compound semiconductor monolithic frequency sources and actuators
JP4850993B2 (ja) * 2000-01-25 2012-01-11 古河電気工業株式会社 半導体装置およびその製造方法
US6596079B1 (en) 2000-03-13 2003-07-22 Advanced Technology Materials, Inc. III-V nitride substrate boule and method of making and using the same
JP2001267555A (ja) 2000-03-22 2001-09-28 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
GB2366104B (en) 2000-05-01 2002-10-23 Murata Manufacturing Co Surface acoustic wave device, shear bulk wave transducer, and longitudinal bulk wave transducer
US6686616B1 (en) * 2000-05-10 2004-02-03 Cree, Inc. Silicon carbide metal-semiconductor field effect transistors
US6555946B1 (en) 2000-07-24 2003-04-29 Motorola, Inc. Acoustic wave device and process for forming the same
US6548333B2 (en) 2000-12-01 2003-04-15 Cree, Inc. Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment
US6569250B2 (en) 2001-01-08 2003-05-27 Cree, Inc. Gas-driven rotation apparatus and method for forming silicon carbide layers
US6828879B2 (en) 2001-02-16 2004-12-07 Sanyo Electric Co., Ltd. Longitudinal coupled multiple mode surface acoustic wave filter
JP3648462B2 (ja) 2001-04-27 2005-05-18 沖電気工業株式会社 弾性表面波分波器
US6849882B2 (en) 2001-05-11 2005-02-01 Cree Inc. Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer
US6706114B2 (en) 2001-05-21 2004-03-16 Cree, Inc. Methods of fabricating silicon carbide crystals
EP1278120A1 (de) * 2001-07-18 2003-01-22 Infineon Technologies AG Controller und Verfahren zum Ansteuern einer zentralen Verarbeitungseinheit für eine Speicheradressierung
WO2003032397A2 (en) * 2001-07-24 2003-04-17 Cree, Inc. INSULTING GATE AlGaN/GaN HEMT
US20030022412A1 (en) 2001-07-25 2003-01-30 Motorola, Inc. Monolithic semiconductor-piezoelectric device structures and electroacoustic charge transport devices
US20030030119A1 (en) 2001-08-13 2003-02-13 Motorola, Inc. Structure and method for improved piezo electric coupled component integrated devices
JP3733420B2 (ja) * 2002-03-01 2006-01-11 独立行政法人産業技術総合研究所 窒化物半導体材料を用いたヘテロ接合電界効果型トランジスタ
US6797069B2 (en) 2002-04-08 2004-09-28 Cree, Inc. Gas driven planetary rotation apparatus and methods for forming silicon carbide layers
US6936869B2 (en) 2002-07-09 2005-08-30 International Rectifier Corporation Heterojunction field effect transistors using silicon-germanium and silicon-carbon alloys
US7987341B2 (en) * 2002-10-31 2011-07-26 Lockheed Martin Corporation Computing machine using software objects for transferring data that includes no destination information
US7112860B2 (en) 2003-03-03 2006-09-26 Cree, Inc. Integrated nitride-based acoustic wave devices and methods of fabricating integrated nitride-based acoustic wave devices
US7898047B2 (en) 2003-03-03 2011-03-01 Samsung Electronics Co., Ltd. Integrated nitride and silicon carbide-based devices and methods of fabricating integrated nitride-based devices
US7064359B2 (en) 2003-08-20 2006-06-20 Matsushita Electric Industrial Co., Ltd. Switching semiconductor device and switching circuit
US7045404B2 (en) 2004-01-16 2006-05-16 Cree, Inc. Nitride-based transistors with a protective layer and a low-damage recess and methods of fabrication thereof
US7975094B2 (en) * 2004-04-15 2011-07-05 Marvell International Technology Ltd. Programmable I/O interface
US7202528B2 (en) * 2004-12-01 2007-04-10 Semisouth Laboratories, Inc. Normally-off integrated JFET power switches in wide bandgap semiconductors and methods of making
US7436031B2 (en) 2004-08-26 2008-10-14 Matsushita Electric Industrial Co., Ltd. Device for implementing an inverter having a reduced size
KR100616621B1 (ko) 2004-09-24 2006-08-28 삼성전기주식회사 질화물계 반도체 장치 및 그 제조 방법
JP2006100645A (ja) 2004-09-30 2006-04-13 Furukawa Electric Co Ltd:The ＧａＮ系半導体集積回路
US7265399B2 (en) * 2004-10-29 2007-09-04 Cree, Inc. Asymetric layout structures for transistors and methods of fabricating the same
JP2006148546A (ja) 2004-11-19 2006-06-08 Eudyna Devices Inc 増幅回路及びその制御方法、並びに増幅回路モジュール
US20070018199A1 (en) 2005-07-20 2007-01-25 Cree, Inc. Nitride-based transistors and fabrication methods with an etch stop layer
US7548112B2 (en) 2005-07-21 2009-06-16 Cree, Inc. Switch mode power amplifier using MIS-HEMT with field plate extension
US7419892B2 (en) 2005-12-13 2008-09-02 Cree, Inc. Semiconductor devices including implanted regions and protective layers and methods of forming the same
US7569466B2 (en) * 2005-12-16 2009-08-04 International Business Machines Corporation Dual metal gate self-aligned integration
US20070221953A1 (en) * 2006-03-24 2007-09-27 Kozo Sakamoto Semiconductor device
JP5040170B2 (ja) * 2006-05-17 2012-10-03 三菱電機株式会社 半導体装置の製造方法
US20080197422A1 (en) * 2007-02-20 2008-08-21 National Central University Planar combined structure of a bipolar junction transistor and N-type/P-type metal semiconductor field-effect transistors and method for forming the same
RU2660295C2 (ru) 2015-10-16 2018-07-05 Авент, Инк. Способ и система для отрезания и размещения проволоки для носа в процессе изготовления масок для лица
CN111370594B (zh) 2020-03-19 2023-04-07 重庆京东方显示技术有限公司 显示面板和显示装置

Also Published As

Publication number Publication date
EP2255387A1 (en) 2010-12-01
US20110147762A1 (en) 2011-06-23
EP2495759A1 (en) 2012-09-05
EP2255387B1 (en) 2012-07-11
CN101978489A (zh) 2011-02-16
KR101645740B1 (ko) 2016-08-04
US7898047B2 (en) 2011-03-01
US8035111B2 (en) 2011-10-11
KR20110002033A (ko) 2011-01-06
CN101978489B (zh) 2014-07-02
EP2495759B1 (en) 2014-05-14
JP2011514689A (ja) 2011-05-06
WO2009117045A1 (en) 2009-09-24
US20080169474A1 (en) 2008-07-17

Similar Documents

Publication Publication Date Title
JP5479446B2 (ja) 窒化物および炭化シリコンをベースとする集積デバイス、および窒化物をベースとする集積デバイスを製造する方法
US8502235B2 (en) Integrated nitride and silicon carbide-based devices
KR101202497B1 (ko) 보호층 및 저손상 리세스를 갖는 질화물계 트랜지스터 및 그의 제조 방법
JP5325930B2 (ja) Ｉｉｉ族窒化物系高電子移動度トランジスタを含む低雑音増幅器
KR20120027987A (ko) 질화갈륨계 반도체소자 및 그 제조방법
JPWO2012063329A1 (ja) 半導体装置、および半導体装置の製造方法
JP2016213478A (ja) ＧａＮ系ＨＥＭＴアクティブデバイスのためのリークバリヤ
WO2019176434A1 (ja) 半導体装置および半導体装置の製造方法、並びに電子機器
WO2022049983A1 (ja) 半導体装置、半導体モジュール、及び無線通信装置
JP4843651B2 (ja) 半導体装置
JP2011210785A (ja) 電界効果トランジスタ、およびその製造方法
KR20190027700A (ko) 전계효과 트랜지스터
WO2023286307A1 (ja) 半導体装置、半導体モジュール及び電子機器
WO2023276275A1 (ja) 半導体装置、半導体モジュール、および無線通信装置
WO2021100625A1 (ja) 半導体装置、電気回路、及び無線通信装置
US20220109064A1 (en) Semiconductor materials and devices including iii-nitride layers integrated with scandium aluminum nitride
JP2005101565A (ja) スイッチ用半導体装置及びスイッチ回路
KR20040046479A (ko) 반도체 소자의 제조 방법
JP2012174848A (ja) トランジスタ装置及びトランジスタ装置製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120330

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130329

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130701

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130708

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130729

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130805

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130829

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130905

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130927

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140212

R150 Certificate of patent or registration of utility model

Ref document number: 5479446

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250