JP5158737B2 - フラッシュメモリ素子のフローティングゲート電極形成方法 - Google Patents

フラッシュメモリ素子のフローティングゲート電極形成方法 Download PDF

Info

Publication number
JP5158737B2
JP5158737B2 JP2005176207A JP2005176207A JP5158737B2 JP 5158737 B2 JP5158737 B2 JP 5158737B2 JP 2005176207 A JP2005176207 A JP 2005176207A JP 2005176207 A JP2005176207 A JP 2005176207A JP 5158737 B2 JP5158737 B2 JP 5158737B2
Authority
JP
Japan
Prior art keywords
film
gate electrode
floating gate
forming
organic barc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005176207A
Other languages
English (en)
Other versions
JP2006253626A (ja
Inventor
載 憲 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of JP2006253626A publication Critical patent/JP2006253626A/ja
Application granted granted Critical
Publication of JP5158737B2 publication Critical patent/JP5158737B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は、フラッシュメモリ素子の製造方法に係り、さらに詳しくは、フラッシュメモリ素子のフローティングゲート電極形成方法に関する。
一般に、フラッシュメモリ素子において、フローティングゲート形成工程は、素子のデザインルールが小さくなるにつれて、重要な工程中の一つとして浮き彫りになっている。すなわち、フローティングゲート電極形成工程は、ショート(short)現象、およびオーバーレイマージン(overlay margin)の不足による活性領域の損傷を考慮しなければならず、素子の駆動に必要な最小限のカップリング比を確保するための努力が必要であるなど、素子のサイズおよび特性を決定付ける工程中の一つである。
したがって、素子の大きさおよび特性を決定付けるためには、前記ショート現象、前記活性領域の損傷および前記カップリング比の確保といった問題などを解決することが可能なフローティングゲート電極形成工程が要求されている。
本発明は、かかる問題点を解決するためのもので、その目的は、ショート現象、およびオーバーレイマージンの不足による活性領域の損傷を考慮し、素子の駆動に必要な最小限のカップリング比を確保することができるようにする、フラッシュメモリ素子のフローティングゲート電極形成方法を提供することにある。
上記目的を達成するための本発明の思想は、半導体基板に画定された活性領域と非活性領域との間に所定の厚さの段差が発生するように前記非活性領域に素子分離膜を形成する段階と、前記素子分離膜が形成された結果物上にトンネル酸化膜、フローティングゲート電極用ポリシリコン膜および有機ＢＡＲＣ膜を順次形成した後、前記有機ＢＡＲＣ膜の所定の領域にフォトレジストパターンを形成する段階と、前記フォトレジストパターンをエッチングマスクとしてＨＢｒ ガスを用いるエッチング工程で前記有機ＢＡＲＣ膜の側壁が傾斜するように前記有機ＢＡＲＣ膜をパターニングし、上部面より下部面が広く且つ側壁にスロープを有する、パターニングされた有機ＢＡＲＣ膜を形成する段階と、前記パターニングされた有機ＢＡＲＣ膜をエッチングマスクとして下部のフローティングゲート電極用ポリシリコン膜、前記トンネル酸化膜および前記素子分離膜の所定の厚さをパターニングし、側壁にスロープを有するフローティングゲート電極を形成する段階とを含むことを特徴とするフラッシュメモリ素子のフローティングゲート電極形成方法を提供する。
前記側壁にスロープを有するフローティングゲート電極はＣｌ２、Ｏ２、ＨＢｒおよびＮ２ガスが混合されたガスを使用するエッチング工程によって形成してもよい。
本発明の他の思想は、半導体基板に画定された活性領域と非活性領域との間に所定の厚さの段差が発生するように、前記非活性領域に素子分離膜を形成する段階と、前記素子分離膜の形成された結果物上にフローティングゲート電極用ポリシリコン膜を形成し、前記ポリシリコン膜上の前記活性領域に、上部面より下部面が広く且つ側壁にスロープを有する、パターニングされた反射防止膜を形成する段階と、前記パターニングされた反射防止膜をマスクとして前記フローティングゲート電極用ポリシリコン膜および前記素子分離膜の所定の厚さをパターニングし、側壁にスロープを有するフローティングゲート電極を形成する段階とを含むことを特徴とする、フラッシュメモリ素子のフローティングゲート電極形成方法を提供する。
前記上部面より下部面が広く且つ側壁にスロープを有する、パターニングされた反射防止膜は、前記ポリシリコン膜上に反射防止膜を形成し、前記反射防止膜上にフォトレジストパターンを形成した後、前記フォトレジストパターンをエッチングマスクとして、ＨＢｒガスが用いられるエッチング工程を行うことにより形成される。
本発明によれば、前記フローティングゲート電極形成のためのエッチング工程の際に前記効率的な素子分離膜の高さが維持されるまでポリシリコン膜をエッチングすることにより、前記エッチング工程の際にオーバーレイシフトが発生しても、一定のマージン範囲内では前記ポリシリコン膜と半導体基板の活性領域間のショートが発生することを防止することができるという効果がある。
また、本発明によれば、スロープを有する、パターニングされた有機ＢＡＲＣ膜をエッチングマスクとしてフローティングゲート電極をパターニングすることにより、フローティングゲート電極の現像後の臨界寸法（development inspection critical dimension：ＤＩＣＤ）を増大させる。したがって、フローティングゲート電極の現像後の臨界寸法が増大することにより、素子駆動で要求される最小限のカップリング比を確保できるようにする効果がある。
また、本発明によれば、有機ＢＡＲＣ膜とフォトレジストパターンを用いてフローティングゲート電極をパターニングすることにより、ハードマスクおよびスペーサなどが使用される従来の工程より製造時間の短縮および費用の減少を図ると共にフローティングゲート電極の上部面積を増加させるという効果がある。
以下、添付図面を参照して本発明の好適な実施例を詳細に説明する。ところが、これらの実施例は様々な形に変形できるが、本発明の範囲を限定するものではない。これらの実施例は当該技術分野で通常の知識を有する者に本発明の範疇をより完全に知らせるために提供されるものである。一方、ある膜が他の膜あるいは半導体基板の‘上’にあるまたは接触していると記載される場合、前記ある膜は前記他の膜、あるいは半導体基板に直接的に接触して存在することもでき、あるいは、それらの間に第３の膜が挟まれることもできる。
図１〜図４は本発明の好適な実施例に係るフラッシュメモリ素子のフローティングゲート電極形成方法を説明するための断面図である。
図１を参照すると、素子分離膜１２の備えられた半導体基板上にトンネル酸化膜１４およびフローティングゲート電極用ポリシリコン膜１６を順次形成する。
この際、前記トンネル酸化膜１４および前記ポリシリコン膜１６を形成する前、半導体基板１０上にゲート酸化膜（図示せず）、パッド窒化膜（図示せず）、パッド酸化膜（図示せず）を順次形成する。次に、前記パッド酸化膜上の所定の領域にトレンチ定義用フォトレジストパターン（図示せず）を形成する。その後、前記フォトレジストパターン（図示せず）をエッチングマスクとして前記パッド酸化膜にエッチング工程を行うと、パッド酸化膜がパターニングされる。前記パターニングされたパッド酸化膜が含まれた結果物の前記フォトレジストパターン（図示せず）を除去するアッシング工程を行う。次いで、前記パターニングされたパッド酸化膜をエッチングマスクとして前記パッド窒化膜、ゲート酸化膜および半導体基板の所定の深さまでエッチングすると、トレンチが形成される。
次に、前記トレンチが含まれた結果物の全面にＨＤＰ酸化膜のようなトレンチ埋め込み用絶縁膜が形成される。その後、前記パッド酸化膜が露出するまでＣＭＰ工程のような平坦化工程を行うと、素子分離膜１２が形成される。次いで、前記パッド酸化膜、パッド窒化膜、ゲート絶縁膜を除去するエッチング工程を行うことにより、素子分離膜１２の形成工程が完了する。
前記素子分離膜１２の形成により、素子分離膜が形成された領域、すなわち非活性領域と、素子分離膜が形成されていない領域、すなわち活性領域との間には段差が発生する。この段差を効率的な素子分離膜の高さ（Effective Field oxide layer Height：ＥＦＨ）とする。この効率的な素子分離膜（ＥＦＨ）の高さがフローティングゲート電極形成のためのエッチング工程後にも維持できるようにしなければならない。したがって、本工程の素子分離膜の形成工程の際に効率的な素子分離膜の高さ（ＥＦＨ）より高く、すなわち図１のＡだけの高さに形成されるようにする。この効率的な素子分離膜の高さより高く形成されるようにすることは、以後行われるフローティングゲート電極形成のためのエッチング工程の際に所定の厚さが除去されても、効率的な素子分離膜の高さが維持できるためである。
前記効率的な素子分離膜の高さ（ＥＦＨ）が１００Å程度の厚さであり、前記Ａだけの高さは５０Å程度の厚さである。
前記効率的な素子分離膜の高さが維持されるようにするため、以後行われる前記フローティングゲート電極形成のためのエッチング工程が行われると、オーバーレイシフトが発生しても、一定のマージンの範囲内では前記ポリシリコン膜と半導体基板の活性領域間のショートが発生することを防止することができる。
図２を参照すると、前記フローティングゲート電極用ポリシリコン膜１６の上に有機ＢＡＲＣ(Organic Bottom anti reflection coating)膜１８を形成し、前記有機ＢＡＲＣ膜上の所定の領域にフローティングゲート電極定義用フォトレジストパターンＰＲを形成する。
通常、ハードマスクおよびハードマスクの側壁に形成されたスペーサなどによりフローティングゲート電極をパターニングし、フローティングゲート電極の上部面積を増加させたが、これは多くの工程段階が追加されて製造時間およびコストが増加するという欠点があった。したがって、本実施例では、有機ＢＡＲＣ膜１８とフォトレジストパターンＰＲでフローティングゲート電極をパターニングして以前より製造時間の短縮およびコストの減少を図るとともに、フローティングゲート電極の上部面積を増加させる。
図３を参照すると、前記フォトレジストパターンＰＲをエッチングマスクとして有機ＢＡＲＣ膜をエッチングし、パターニングされた有機ＢＡＲＣ膜１８Ｐを形成する。
前記パターニングされた有機ＢＡＲＣ膜１８Ｐの形成のためのエッチング工程は、ＨＢｒガスを用いて行われる。
前記ＨＢｒガスを用いて有機ＢＡＲＣ膜にエッチング工程が行われると、前記フォトレジストパターンＰＲのロースが最小化される。
また、前記エッチング工程の際に発生するポリマーが、パターニングされている有機ＢＡＲＣ膜の下部に蒸着されることにより、上部面より下部面が広く且つ側壁にスロープを有する、パターニングされた有機ＢＡＲＣ膜１８Ｐが形成される。
前記スロープを有する、パターニングされた有機ＢＡＲＣ膜１８Ｐを以後行われるフローティングゲート電極の形成のためのエッチング工程にエッチングマスクとして用いると、側壁にスロープを有するフローティングゲート電極を形成する。前記側壁にスロープを有するフローティングゲート電極を形成することにより、バーティカル(vertical)な側壁を有するフローティングゲート電極よりフローティングゲート電極の現像後の臨界寸法が増大する。
図４を参照すると、前記フォトレジストパターンＰＲを除去するアッシング工程を行った後、前記パターニングされた有機ＢＡＲＣ膜１８Ｐのみをエッチングマスクとして前記ポリシリコン膜をエッチングすると、側壁にスロープを有するフローティングゲート電極１６Ｐが形成される。
次に、前記パターニングされた有機ＢＡＲＣ膜を除去する工程を行うことにより、本工程が完了する。
前記ポリシリコン膜のエッチング工程は、Ｃｌ２、Ｏ２、ＨＢｒおよびＮ２ガスが混合されたガスを使用することにより、エッチングターゲットを均一に維持させるためのＥＰＤ（End point detect）システムを導入して行われる。
前記エッチング工程の遂行後、前記ポリシリコン膜のエッチング工程の際に発生するポリマーによる工程の安定性および再現性のためにＷＡＣ(waferless auto clean)工程が行われる。
前記ＷＡＣ工程は、ＳＦ６およびＯ２ガスが混合されたガスによって行われる。
前記ポリシリコン膜のエッチング工程の際に前記ポリシリコン膜の下部に位置したトンネル酸化膜１４および素子分離膜の所定の厚さが除去されるが、前記素子分離膜の所定の厚さが除去されても、効率的な素子分離膜の高さ（ＥＦＨ）が維持できるようにしなければならない。すなわち、前記エッチング工程の際に前記効率的な素子分離膜の高さが維持されるまでのみポリシリコン膜がエッチングされると、前記エッチング工程の際にオーバーレイシフトが発生しても、一定のマージン範囲内では前記ポリシリコン膜と半導体基板の活性領域間のショートが発生することを防止することができる。
本発明によれば、前記フローティングゲート電極の形成のためのエッチング工程の際に前記効率的な素子分離膜の高さが維持されるまでのみポリシリコン膜をエッチングすることにより、前記エッチング工程の際にオーバーレイシフトが発生しても、一定のマージン範囲内では前記ポリシリコン膜と半導体基板の活性領域間のショートが発生することを防止することができる。
また、本発明によれば、スロープを有する、パターニングされた有機ＢＡＲＣ膜をエッチングマスクとしてフローティングゲート電極をパターニングすることにより、フローティングゲート電極の現像後の臨界寸法させ、素子駆動で要求される最小限のカップリング比を確保可能とする。
また、本発明によれば、有機ＢＡＲＣ膜とフォトレジストパターンでフローティングゲート電極をパターニングすることにより、ハードマスクおよびスペーサなどが使用される従来の工程より製造時間の短縮およびコストの減少を図ると共に、フローティングゲート電極の上部面積を増加させる。
本発明は、具体的な実施例についてのみ詳細に説明したが、本発明の技術的思想の範囲内で変形または変更することが可能なのは、本発明の属する分野の当業者には明らかなことである。また、このような変形または変更は本発明の特許請求の範囲に属すると言える。
本発明に係るフラッシュメモリ素子のフローティングゲート電極形成方法を説明するための断面図である。 本発明に係るフラッシュメモリ素子のフローティングゲート電極形成方法を説明するための断面図である。 本発明に係るフラッシュメモリ素子のフローティングゲート電極形成方法を説明するための断面図である。 本発明に係るフラッシュメモリ素子のフローティングゲート電極形成方法を説明するための断面図である。
符号の説明
１０ 半導体基板
１２ 素子分離膜
１４ トンネル酸化膜
１６ ポリシリコン膜
１８ 有機ＢＡＲＣ膜
ＰＲ フォトレジストパターン

Claims (4)

  1. 半導体基板に画定された活性領域と非活性領域との間に所定の厚さの段差が発生するように前記非活性領域に素子分離膜を形成する段階と、
    前記素子分離膜が形成された結果物上にトンネル酸化膜、フローティングゲート電極用ポリシリコン膜および有機ＢＡＲＣ膜を順次形成した後、前記有機ＢＡＲＣ膜の所定の領域にフォトレジストパターンを形成する段階と、
    前記フォトレジストパターンをエッチングマスクとしてＨＢｒ ガスを用いるエッチング工程で前記有機ＢＡＲＣ膜の側壁が傾斜するように前記有機ＢＡＲＣ膜をパターニングし、上部面より下部面が広く且つ側壁にスロープを有する、パターニングされた有機ＢＡＲＣ膜を形成する段階と、
    前記パターニングされた有機ＢＡＲＣ膜をエッチングマスクとして下部のフローティングゲート電極用ポリシリコン膜、前記トンネル酸化膜および前記素子分離膜の所定の厚さをパターニングし、側壁にスロープを有するフローティングゲート電極を形成する段階とを含むことを特徴とするフラッシュメモリ素子のフローティングゲート電極形成方法。
  2. 前記側壁にスロープを有するフローティングゲート電極は、Ｃｌ２、Ｏ２、ＨＢｒおよびＮ２ガスが混合されたガスを使用するエッチング工程によって形成されることを特徴とする請求項１記載のフラッシュメモリ素子のフローティングゲート電極形成方法。
  3. 半導体基板に画定された活性領域と非活性領域との間に所定の厚さの段差が発生するように前記非活性領域に素子分離膜を形成する段階と、
    前記素子分離膜が形成された結果物上にフローティングゲート電極用ポリシリコン膜を形成し、前記ポリシリコン膜上の前記活性領域に、上部面より下部面が広く且つ側壁にスロープを有する、パターニングされた有機ＢＡＲＣ膜を形成する段階と、
    前記パターニングされた有機ＢＡＲＣ膜をマスクとして前記フローティングゲート電極用ポリシリコン膜および前記素子分離膜の所定の厚さをパターニングし、側壁にスロープを有するフローティングゲート電極を形成する段階とを含むことを特徴とするフラッシュメモリ素子のフローティングゲート電極形成方法。
  4. 前記上部面より下部面が広く且つ側壁にスロープを有する、パターニングされた有機ＢＡＲＣ膜は、前記ポリシリコン膜上に有機ＢＡＲＣ膜を形成し、前記有機ＢＡＲＣ膜上にフォトレジストパターンを形成した後、前記フォトレジストパターンをエッチングマスクとして、ＨＢｒガスが用いられるエッチング工程を行うことにより形成されることを特徴とする請求項３記載のフラッシュメモリ素子のフローティングゲート電極形成方法。
JP2005176207A 2005-03-09 2005-06-16 フラッシュメモリ素子のフローティングゲート電極形成方法 Expired - Fee Related JP5158737B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050019633A KR100647001B1 (ko) 2005-03-09 2005-03-09 플래쉬 메모리 소자의 플로팅 게이트 전극 형성방법
KR10-2005-0019633 2005-03-09

Publications (2)

Publication Number Publication Date
JP2006253626A JP2006253626A (ja) 2006-09-21
JP5158737B2 true JP5158737B2 (ja) 2013-03-06

Family

ID=36933994

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005176207A Expired - Fee Related JP5158737B2 (ja) 2005-03-09 2005-06-16 フラッシュメモリ素子のフローティングゲート電極形成方法

Country Status (6)

Country Link
US (1) US7413960B2 (ja)
JP (1) JP5158737B2 (ja)
KR (1) KR100647001B1 (ja)
CN (1) CN100431104C (ja)
DE (1) DE102005030449B4 (ja)
TW (1) TWI290373B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100965047B1 (ko) * 2007-03-27 2010-06-21 주식회사 하이닉스반도체 플래시 메모리 소자의 게이트 패턴 형성 방법
JP5266672B2 (ja) 2007-06-28 2013-08-21 富士通セミコンダクター株式会社 半導体装置の製造方法
KR100881136B1 (ko) * 2007-10-31 2009-02-02 주식회사 하이닉스반도체 향상된 리텐션 특성을 갖는 전하트랩소자의 제조방법
KR100976798B1 (ko) 2008-08-11 2010-08-20 주식회사 동부하이텍 반도체 소자의 제조 방법
US8853796B2 (en) * 2011-05-19 2014-10-07 GLOBALFOUNDIERS Singapore Pte. Ltd. High-K metal gate device
CN103515391A (zh) * 2012-06-29 2014-01-15 南亚科技股份有限公司 非易失性存储器单元及其制造方法
US9034564B1 (en) * 2013-07-26 2015-05-19 Western Digital (Fremont), Llc Reader fabrication method employing developable bottom anti-reflective coating

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04298035A (ja) * 1991-03-27 1992-10-21 Sumitomo Metal Ind Ltd プラズマエッチング方法
JP3326663B2 (ja) * 1994-04-05 2002-09-24 ソニー株式会社 半導体装置の製造方法
JP3435318B2 (ja) * 1996-08-22 2003-08-11 株式会社東芝 パターン形成方法
JP3991383B2 (ja) * 1997-03-07 2007-10-17 ソニー株式会社 半導体記憶装置及びその製造方法
KR100230816B1 (ko) * 1997-03-18 1999-11-15 김영환 반도체 소자 격리방법
JPH11163304A (ja) * 1997-11-28 1999-06-18 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
US5973353A (en) * 1997-12-18 1999-10-26 Advanced Micro Devices, Inc. Methods and arrangements for forming a tapered floating gate in non-volatile memory semiconductor devices
JP4237344B2 (ja) * 1998-09-29 2009-03-11 株式会社東芝 半導体装置及びその製造方法
JP2000164865A (ja) * 1998-11-27 2000-06-16 Sharp Corp 半導体装置の製造方法
US6309928B1 (en) * 1998-12-10 2001-10-30 Taiwan Semiconductor Manufacturing Company Split-gate flash cell
US6284637B1 (en) * 1999-03-29 2001-09-04 Chartered Semiconductor Manufacturing Ltd. Method to fabricate a floating gate with a sloping sidewall for a flash memory
JP2000353804A (ja) * 1999-06-11 2000-12-19 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2001168306A (ja) * 1999-12-09 2001-06-22 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
DE69938664D1 (de) 1999-12-31 2008-06-19 St Microelectronics Srl Verfahren zum Herstellen nichtflüchtiger Speicherzellen
JP2001326287A (ja) * 2000-05-17 2001-11-22 Nec Corp 半導体装置の製造方法
KR100357692B1 (ko) * 2000-10-27 2002-10-25 삼성전자 주식회사 비휘발성 메모리소자 및 그 제조방법
KR100439025B1 (ko) * 2001-01-18 2004-07-03 삼성전자주식회사 플래쉬 메모리의 부유 전극의 형성 방법
US6514868B1 (en) * 2001-03-26 2003-02-04 Advanced Micro Devices, Inc. Method of creating a smaller contact using hard mask
JP2002359308A (ja) * 2001-06-01 2002-12-13 Toshiba Corp 半導体記憶装置及びその製造方法
CN1204620C (zh) * 2001-07-16 2005-06-01 世界先进积体电路股份有限公司 叠层栅式快闪存储器的制造方法
US6809033B1 (en) * 2001-11-07 2004-10-26 Fasl, Llc Innovative method of hard mask removal
KR100426485B1 (ko) * 2001-12-22 2004-04-14 주식회사 하이닉스반도체 플래쉬 메모리 셀의 제조 방법
KR100464659B1 (ko) * 2002-04-23 2005-01-03 매그나칩 반도체 유한회사 플레시 메모리소자 및 그 제조방법
TW556352B (en) 2002-07-26 2003-10-01 Nanya Technology Corp Floating gate and the forming method thereof
TW550827B (en) 2002-08-15 2003-09-01 Nanya Technology Corp Floating gate and method thereof
US6720235B2 (en) * 2002-09-10 2004-04-13 Silicon Integrated System Corp. Method of forming shallow trench isolation in a semiconductor substrate
US6743675B2 (en) * 2002-10-01 2004-06-01 Mosel Vitelic, Inc. Floating gate memory fabrication methods comprising a field dielectric etch with a horizontal etch component
KR100537277B1 (ko) * 2002-11-27 2005-12-19 주식회사 하이닉스반도체 반도체 소자의 제조 방법
JP2004228358A (ja) * 2003-01-23 2004-08-12 Fujitsu Ltd 半導体装置の製造方法
KR20040076982A (ko) * 2003-02-27 2004-09-04 주식회사 하이닉스반도체 플래시 메모리 소자의 제조 방법
KR100490288B1 (ko) * 2003-06-30 2005-05-18 주식회사 하이닉스반도체 플래쉬 메모리 소자 제조 방법
KR100490299B1 (ko) * 2003-06-30 2005-05-18 주식회사 하이닉스반도체 플래시 메모리 소자의 제조 방법
KR100490301B1 (ko) * 2003-06-30 2005-05-18 주식회사 하이닉스반도체 난드 플래시 메모리 소자의 제조 방법
KR100520684B1 (ko) * 2003-11-19 2005-10-11 주식회사 하이닉스반도체 플래쉬 메모리 소자의 제조 방법
US6849531B1 (en) * 2003-11-21 2005-02-01 Taiwan Semiconductor Manufacturing Company, Ltd. Phosphoric acid free process for polysilicon gate definition
KR100507703B1 (ko) * 2003-12-29 2005-08-09 주식회사 하이닉스반도체 플래쉬 메모리소자의 제조방법
KR100533772B1 (ko) * 2004-01-09 2005-12-06 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR20060007983A (ko) * 2004-07-23 2006-01-26 주식회사 하이닉스반도체 플래시 메모리 소자의 플로팅 게이트 형성방법
US7153755B2 (en) * 2005-01-26 2006-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Process to improve programming of memory cells

Also Published As

Publication number Publication date
CN100431104C (zh) 2008-11-05
DE102005030449A1 (de) 2006-09-21
DE102005030449B4 (de) 2011-01-20
US20060205158A1 (en) 2006-09-14
TW200633233A (en) 2006-09-16
CN1905133A (zh) 2007-01-31
KR100647001B1 (ko) 2006-11-23
KR20060097082A (ko) 2006-09-13
JP2006253626A (ja) 2006-09-21
US7413960B2 (en) 2008-08-19
TWI290373B (en) 2007-11-21

Similar Documents

Publication Publication Date Title
KR100781033B1 (ko) 반도체 소자의 제조방법
JP4567530B2 (ja) フラッシュメモリ素子のフローティングゲート電極形成方法
JP2006303022A (ja) 半導体装置の製造方法
JP5158737B2 (ja) フラッシュメモリ素子のフローティングゲート電極形成方法
US20080160747A1 (en) Method of forming a gate of a semiconductor device
US7396738B1 (en) Method of forming isolation structure of flash memory device
JP2007013074A (ja) 半導体素子の製造方法
JP2006190939A (ja) 半導体素子の製造方法
KR101572482B1 (ko) 플래시 메모리 소자의 제조방법
JP2011082476A (ja) 半導体素子及びその形成方法
JP2006253643A (ja) 半導体素子のゲート電極パターン形成方法
US8026139B2 (en) Method of fabricating a non-volatile memory device
US20100055922A1 (en) Method for fabricating semiconductor device
KR100898659B1 (ko) 플래쉬 메모리 소자의 제조방법
JP2007150236A (ja) フラッシュメモリ素子の製造方法
JP2010103228A (ja) 不揮発性半導体記憶装置の製造方法および不揮発性半導体記憶装置
JP2010272703A (ja) 不揮発性メモリの構造および製造プロセス
KR20110077380A (ko) 반도체 소자의 제조 방법
KR100591150B1 (ko) 트랜치 아이솔레이션을 갖는 플래시 메모리 소자의 제조방법
KR100863421B1 (ko) 반도체 메모리 장치의 워드라인 형성 방법
KR20010064598A (ko) 플래시 메모리 장치의 필드 절연막 형성 방법
KR100788588B1 (ko) 반도체 소자의 소자분리막 형성 방법
KR100990936B1 (ko) 플래쉬 메모리 소자의 게이트 형성방법
KR100705938B1 (ko) 플래쉬 메모리 소자의 플로팅 게이트 형성 방법
KR20060068224A (ko) 플래쉬 메모리 소자의 소자 분리막 형성 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080417

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120130

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120424

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120823

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120830

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121206

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151221

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees