JP5156825B2 - 電気部品 - Google Patents

電気部品 Download PDF

Info

Publication number
JP5156825B2
JP5156825B2 JP2010504733A JP2010504733A JP5156825B2 JP 5156825 B2 JP5156825 B2 JP 5156825B2 JP 2010504733 A JP2010504733 A JP 2010504733A JP 2010504733 A JP2010504733 A JP 2010504733A JP 5156825 B2 JP5156825 B2 JP 5156825B2
Authority
JP
Japan
Prior art keywords
carrier substrate
chip
electrical component
coil
reactance element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010504733A
Other languages
English (en)
Other versions
JP2010526456A (ja
Inventor
キウィット、ユルゲン
ピッチ、マクシミリアン
バウエル、クリスティアン
コック、ロベルト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Electronics AG
Original Assignee
Epcos AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epcos AG filed Critical Epcos AG
Publication of JP2010526456A publication Critical patent/JP2010526456A/ja
Application granted granted Critical
Publication of JP5156825B2 publication Critical patent/JP5156825B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
    • H03H9/0561—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement consisting of a multilayered structure
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
    • H03H9/0557—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement the other elements being buried in the substrate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/70—Multiple-port networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/70—Multiple-port networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H03H9/703—Networks using bulk acoustic wave devices
    • H03H9/706—Duplexers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/70—Multiple-port networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H03H9/72—Networks using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/70—Multiple-port networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H03H9/72—Networks using surface acoustic waves
    • H03H9/725—Duplexers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6672—High-frequency adaptations for passive devices for integrated passive components, e.g. semiconductor device with passive components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

集積受動素子を備える電気部品が、例えば、特許文献１から知られている。
米国特許出願公開第２００６／０１５１２０３号明細書
達成されるべき一つの目的は、抵抗損失の小さい集積受動素子を備える安定した電気部品を特定することである。
キャリア基板およびその上に装着された少なくとも一つのチップを備える電気部品が特定される。部品は、支持素子およびリアクタンス素子を有し、それらは少なくとも部分的には、キャリア基板とチップの間に配置される。ここで、リアクタンス素子は導体路によって部分的に実現される。リアクタンス素子は、少なくとも一つのコイル、少なくとも一つのコンデンサおよび少なくとも一つの伝送線より選択される、少なくとも一つの素子を備える。前記伝送線は、部品の通過周波数において少なくとも３０度の位相差を引き起こす線を意味するものとする。リアクタンス素子がチップに電気的に接続されてもよい。しかし、チップとの接触は、リアクタンス素子を介してよりも、直接基板を介して行うのが好ましい。
一つの変形例では、チップは、音波によって作動し、チップのキャリア基板に面する側に配置された部品構造体を有する。この部品構造体は、音響共振器（例えば、ＳＡＷまたはＢＡＷ共振器)、電気音響変換器および音響反射器より選択される少なくとも一つの構成要素を備える。
一つの変形例では、チップは音響経路を有し、その中には少なくとも一つの変換器が配置され、またその中を表面弾性波が伝播することができる。経路は、反射器によって両側が閉じられていて、表面弾性波で作動する共振器を形成するのが好ましい。この場合、部品構造体は、圧電性基板の上に配置されるのが好ましい。
チップは、さらに、バルク弾性波によって作動する音響共振器を備えることができる。この場合、共振器は、２つの電極層間に配置された、少なくとも一つの圧電層を含んだ上下に配置されている層を有する。バルク波は、垂直方向に伝播することができる。
複数の電気的に相互接続された音響共振器がチップ中に実現され、前記共振器が、共同して少なくとも一つの無線周波フィルタを実現されるのが好ましい。
このようにして、周波数分離ネットワークを共同して形成する少なくとも２つのフィルタを、チップ中に実現することができる。一つの変形例では、第１のフィルタは送信フィルタとして備えられ、第２のフィルタは受信フィルタとして備えられる。第１のフィルタは、好ましくは第２のフィルタの通過帯域において通過を遮断し、またその逆も行なわれる。送信フィルタおよび受信フィルタを備える周波数分離ネットワークは、通常デュプレクサと呼ばれる。異なる伝送帯域に割り当てられた２つのフィルタを備える周波数分離ネットワークは、通常ダイプレクサと呼ばれる。
支持素子は、チップとキャリア基板の間に、機械的に支持する接続を形成する。特に成型プロセスの間に、チップは強い力の負荷を受ける。支持素子は、前記の力がキャリア基板中へ加えられるようにして、チップの不利な変形を減少させるか、または特に高い応力の場合の破断を防止する。支持素子は、チップと基板の間に直接に、またはそうでなければ、チップと基板上に配置された部品構造体の間に配置されることが可能である。後者の場合、支持素子は、力を部品構造体に直接伝達し、それにより、力を間接的にキャリア基板に伝達する。
支持素子は、機械的機能とともに電気的機能を有することもできる。この目的のため、支持素子は電気伝導性であり、リアクタンス素子および／またはキャリア基板に電気的に接続されることができる。支持素子は、キャリア基板中の電線を介して接地されることができる。リアクタンス素子も、支持素子を介して接地されることができる。
電気的接続機能は、しかし絶対に必要なものではない。支持素子はまた、キャリア基板またはリアクタンス素子とチップとの電気的接続を形成することなく、チップを支持することもできる。
リアクタンス素子は、直接キャリア基板を介して電気的に接続されるのが好ましい。上述したように、リアクタンス素子のさらなる電気的接続が、好ましくは接地が、支持素子を介して達成されることができる。一つの実施形態では、リアクタンス素子は、支持素子を介してチップに電気的に接続されることもできる。
チップのキャリア基板への電気的接続は、バンプによって、例えば、はんだまたはスタッドバンプによって達成されることができる。しかし材質特性のために、前記バンプは、この目的のために特に備えられる支持素子ほどには、チップの機械的支持に適していない。その上、チップに対するバンプの相対的な位置は任意に選択されることができないため、バンプのみによってはチップに対する最適の支持機能が保証されることはできない。しかし、バンプに加えてチップとキャリア基板の間の電気的接続はまた、一つまたは複数の支持素子により、特に支柱によっても行なうことができる。
一つの変形例では、部品は、それぞれのフィルタのまたは周波数分離ネットワークのインピーダンスマッチングのためのマッチングネットワークを備える。マッチングネットワークは、アンテナと周波数分離ネットワークの間に配置されるのが好ましく、例えば、第１のフィルタの通過帯域中における第２のフィルタの高い入力インピーダンスを、およびその逆を、保証することができる。共通のアンテナ接続に接続された互いに分離されるべき２つの信号経路が、このようにして高い精度で分離されることになる。マッチングネットワークは、少なくとも１つのリアクタンス素子、例えば、少なくとも一つのコンデンサ、少なくとも一つのコイル、少なくとも一つの伝送線、カプラおよび／または変圧器を備える。伝送線は、位相シフタとして備えられるのが好ましい。マッチングネットワークの素子、および特にコイルのそれぞれのインダクタンス値は、チップ上に実現されたそれぞれの回路のマッチングされるべき入力インピーダンスに依存して選択される。マッチングネットワークの素子の幾何学形状の変更によって、マッチングネットワークを調整することが可能である。これについて、後に、コイルの例に基づいて説明する。
一つの変形例では、リアクタンス素子が、特にコイルが、分路中に配置されるのが好ましい。一つの変形例では、分路はアンテナ接続とアースの間に接続される。
分路中のコイルは、フィルタまたは周波数分離ネットワークの伝達関数中に追加の電磁極を作ることができ、これによって選択または分離を改善することができる。
リアクタンス素子は、直列分岐中に配置されることもできる。直列分岐は、送信経路、受信経路または送信／受信経路中に配置されることができる。直列インダクタンスもまた、部品の電気的特性を改善することを可能にする。一つの変形例では、少なくとも一つのコイルが、並列インダクタンスとしても直列インダクタンスとしても具体化されることができる。
リアクタンス素子は、いずれの場合にも、チップとキャリア基板の間に、キャリア基板の上面に配置されるのが好ましく、導体路または導電性領域によって実現されることができる。
リアクタンス素子上に配置された支持素子は、例えば、リアクタンス素子の局所的な厚板化または隆起から形成することができる。
チップは、キャリア基板と間隔を置いて配置されるのが好ましい。即ち、中間に隙間が置かれる。チップは、フリップチップ技術によってキャリア基板に搭載されるのが好ましい。適当な場合には、間隔は、支持素子の上方または下方に配置されるさらなる構造体に関連して、支持素子の高さによって決定される。
一つの有利な変形例では、支持素子として、周辺閉鎖枠が、チップとキャリア基板の間のチップの縁部領域に配置され、その枠はリアクタンス素子に電気伝導的に接続されることができる。閉じた空洞が、枠、チップおよびキャリア基板の間に形成され、その空洞中に、リアクタンス素子の部品構造体またはコイルを形成するために備えられる少なくとも一つの導体路が配置される。前記導体路は、（さらに詳細に特定されなければ）以後、単に導体路と呼ばれる。
したがって、空洞で囲まれたリアクタンス素子、例えばコイルは、環境の影響から、またさらに、腐食から保護される。結果として、インダクタンス値の組は、部品の寿命のあいだ中、高度に安定に保たれると考えられる。コイルの導体路は、有機または無機保護層あるいは自然酸化層によって被膜保護されることができる。
コイルは、渦巻状またはループ状に具体化されるのが好ましく、少なくとも４分の３回転かまたは少なくとも完全な１回転を有する、少なくとも一つの導体路区分を有する。渦巻は、回転の端数を有してもよく、例えば１回転半でもよい。
巻線間の間隔は、導体路の幅より狭く、等しく、またはそれより広くなるように選択されることができる。コイル内では、渦巻の異なる巻き目については、導体路の幅がある状況下では、異なるように選択することができる。巻き目間の間隔も異なるように選択することができる。したがって、渦巻のピッチおよび渦巻の厚さもまた、巻き目ごとにその都度変化することができる。異なる幅を有する領域の間の変化は、階段のように、または連続的に起こることができる。
導体路の高さの幅に対する比は、１：２であるのが好ましい。別の変形例では、導体路の高さの幅に対する比は１：１である。導体路の高さは、少なくとも２５μｍであるのが好ましい。このため、支持素子は、これに関連して、２５μｍより大きい高さを有するのが有利である。
導体路が比較的大きな高さであることは、特にキャリア基板の表面が粗い場合（それは例えば、セラミック基板に当てはまる）に有利である。キャリア基板の粗い表面は、導体路との間の粗い界面、即ち導体路の粗い下面をもたらし、それはコイルの線質係数に不利になり得る。比較的高い導体路の結果、コイルを流れる電流のかなりの割合が、導体路の表面および側方領域へ、即ち粗い界面から離れたところへ移される。小さな導体路幅（導体路の高さに対して相対的に）もまた有利である。粗い界面の割合は、特に導体路がキャリア基板の上方に浮いている領域、即ち支持されていない、または張り出している領域を有する場合には減少され得る。
一つの変形例では、導体路の浮いた領域は、断面（Ｌ形状またはＴ形状）の1つの側面のみが支持される。しかし浮いた領域は、相互に離れた少なくとも２つの領域で支持され、１種の橋を形成することもできる。橋は、その支持された領域以外は、キャリア基板の上方に浮いている。そのような橋に、チップを支持する素子を配置するための対策が講じられる場合には、橋の前記支持された領域（いわば「橋脚」）が、導体路上に支持素子を配置するための適切な位置として用いられることができる。
シード層が、キャリア基板の上面に配置されるのが好ましい。シード層は、金属ＴｉまたはＴｉ合金を含む接着層を備えるのが好ましい。接着層の厚さは、例えば、５０ｎｍまで、またはそれ以上である。シード層はさらに、接着層上に作られた少なくとも一つのさらなる層を備えるのが好ましい。シード層の部分層は、例えば、スパッタリングにより付加される。シード層の上部部分層（好ましくは、高々１μｍの厚さを有する）は、ＣｕまたはＮｉを含むことができる。シード層はパターン形成されることもできる。
シード層の構造は、例えば、高品質の導体路を作るための支持体として役立つ。導体路は、シード層上に配置され、シード層上で成長した少なくとも一つの導電層、好ましくは金属層を有する。金属層は、例えば、電解法または無電解法などの析出法で作成されるのが好ましい。
析出法によって、特に電析によって作成された金属被覆は、高い再現性、パターン形成度および低い粗さにより特徴づけられる。金属層の低い粗さは、表面における高い導電率のために重要である。
金属層は、金属銅または銅合金を含む少なくとも一つの層を備えるのが好ましい。銅と共に、例えば次の材料Ｎｉ、Ａｇ、Ａｕ、Ａｌが用いられることができる。
原理的に、導体路に用いられるものと同じ材料、特に銅がシード層の最上部分層に用いられることができる。相当な高さの差異（シード層の場合の数μｍに対して、導体路の場合の少なくとも１０μｍ）のために、シード層のエッチング中に、ほんの些細な程度しか導体路の表面が侵されずに、プロセスが遂行されることができる。
さらなる変形例では、シード層のそれぞれの部分層の材料は、シード層の選択的エッチングを可能にするために導体路および第１の枠構造体の材料と異なる。これにより、導体路の材料がプロセスによって侵されることなく、シード層の導体路によって覆われていない領域が除去されることができる。一つの変形例では、銅含有導体路に面するシード層の、好ましくは銅を含まない部分層は、ニッケルを含む。さらなる変形例では、ニッケル含有導体路に面するシード層の、好ましくはニッケルを含まない部分層は、銅を含む。
あるいは、例えば、エッチングマスクとして用いられたフォトレジスト層が実際に除去される前に、導体路の表面が、金メッキされるかまたはシード層の選択エッチングを可能にする他のなんらかの有機または無機材料によって覆われることができる。
導体路の覆われていない表面、即ち上面は、高度に平坦であるのが好ましい。好ましくは導体路の上面の少なくとも８０％について、１００ｎｍ以上の粗さが存在しないと言える。導体路の上面は、その上に配置される支持素子を考慮して、適当な場合には、平坦化される。
枠は、少なくとも一つの枠構造体、または上下に配置された複数の枠構造体を有する。少なくともキャリア基板上に配置された第１の（最も下の）枠構造体は、導体路自体と同じ方法で、同じ材料から作成されるのが好ましい。したがって、導体路の少なくとも一つの部分と少なくとも一つの枠構造体が、１つの、かつ同一の材料を含むことができる。
枠は、導電性であるのが好ましい。枠は、シード層とその上に配置された導体路を含む層構造体の全高より高いのが好ましい。フリップチップ技術が用いられる場合は、望ましいバンプの高さに依存して、枠および支持素子の高さが選択される。導体路と支持素子の間の高さの差は、少なくとも５μｍであるのが好ましい。高さの差を、導体路とともに作成される第１の枠構造体を厚くすることにより、または続いて第２の枠構造体を付加することにより得ることができる。第２の枠構造体および支持素子は、好ましくはチップに面した、はんだ付け可能な層を備えることができる。
この場合、支持素子は、枠または導体路とともに、同じ製造工程の間にパターン形成されることができる。
チップ下面の縁部領域の、支持素子への接続が行われることが意図されている場所に、枠状または面状、あるいは単に点状でさえある金属構造体を配置し、それを例えば、はんだ付けまたは溶接接合によって、枠または支持素子に固定して接続してもよい。
リアクタンス素子を形成するために備えられる導体路は、チップの部品構造体を封入するために提供される方法（例えば、周辺枠およびそれのチップへの接続の作成方法など）を用いて、有利に、かつ費用効率良く作成されることができる
部品は、以下に述べる方法で作成されることができる。
接着層がキャリア基板の上面に作成される。さらなるシード層、好ましくは導電性の層が、接着層上に作成される。フォトレジスト層が、前記のさらなる層の上に付加され、レーザ光線による直接露光によってパターン形成されて、マスクを形成する。あるいは、マスク露光またはスクリーン印刷法のような他のパターン形成法を用いることもできる。開口部がフォトレジスト中に作成される。この際、シード層領域が、リアクタンス素子の、そして適当な場合には、接触領域および／または枠ならびに支持素子の所定の幾何学形状に従って露出される。枠、支持素子およびリアクタンス素子の構造体のための深溝または溝が、このようにして形成される。それぞれの非貫通孔凹み、およびそれぞれの深溝の底部は、シード層によって形成される。非貫通孔凹みおよび深溝の壁は、フォトレジスト層中に形成された開口部の内壁によって形成される。
導体路の形成において、レーザ光線による直接露光によって、比較的高いアスペクト比を実現することができる。アスペクト比とは、それぞれの構造の高さの幅に対する比を意味すると理解される。特に、ほぼ１：１または２：１、およびそれ以上のアスペクト比を実現することが可能である。
次の方法で、非貫通孔凹みおよび深溝が充填される。即ち、これらの領域では金属層がシード層上に作成される。金属層は、成長させられるか、または析出されるのが好ましい。例として、電析または無電解析出が適当である。
非貫通孔は、フォトレジスト層の高さより低い、特定の高さまでのみ充填されるのが好ましい。充填された非貫通孔を有するフォトレジスト層は、機械的方法によって平坦化されるのが好ましい。この場合、フォトレジスト層の部分が除去されるだけでなく、金属層の構造体の表面も研磨される。ダイヤモンド研磨法が、この目的に特によく適する。
表面の粗さが低い結果、表皮効果による損失が減少されることができる。
フォトレジスト層が除去された後に、シード層の元々フォトレジスト層によって覆われていた領域がエッチングされてしまう。エッチングプロセスによって導体路の表面が粗くされた場合には、エッチング後に再び平坦化されることができる。
接触領域として備えられる金属層の構造体は、リアクタンス素子を形成するために配置される金属層の構造体より小さな高さを有することができる。枠、支持素子および接触領域を形成するために備えられる金属層の構造体は、リアクタンス素子の構造体より高くされてもよい。追加のリソグラフィー工程によって高さの差を得ることができる。この場合、接触領域の部分またはコイルを形成するために備えられる導体路の領域には、追加のフォトレジスト層が付加され、それが材料のさらなる析出を防止する。それぞれの覆われていない金属層の領域では、高さが増大する。
はんだ付け用組成物が、接触領域に、あるいはチップの接続部に付加されることができる。はんだ用組成物は、枠、支持素子に、またはチップの下面縁部領域に配置された枠形の金属構造体にも付加されることができる。あるいは、スタッドバンプまたはＣｕ支柱などの機械的または電気的接続のためのさらなる技術を用いることも、また可能である。
チップが、枠および支持素子によって支持されるようにキャリア基板上に配置される。この配置物が加熱され、はんだ付け用組成物が溶融する。冷却後にチップは、バンプによって基板の接触領域に、およびはんだ付け枠によって枠および支持素子に、固定して接続される。
方法の１つの変形例では、少なくとも２つのリソグラフィー工程を含む多層プロセスによって、「浮いた」コイルを実現することが可能である。第１の金属層および第１のフォトレジスト層によって形成された層の表面の平坦化の後に、フォトレジスト層のいくつかの領域上に、さらなるパターン形成されたフォトレジスト層が作成される。この際に、新しい非貫通孔が形成され、その底部は、ある部分は下側のフォトレジスト層の表面によって、および、ある部分は第１の金属層の表面によって形成される。前記非貫通孔は、第１の非貫通孔と同じ材料で充填されるのが好ましい。すると第２の金属層が生じ、それは、１つの変形例では、第１の金属層より幅広い構造体を有する。第２の金属層の構造体は、ある部分は第１の金属層の構造体上に支持され、ある部分は第１のフォトレジスト層上に配置される。これらの寸法は、その後の機械的負荷に合わせて、パターン形成の間に決められるべきである。次に、第２の金属層および第２のフォトレジスト層によって形成された層の表面が平担化されるのが好ましい。それから、フォトレジスト層が除去される。そして、シード層がエッチングされてしまう。この際、元々第１のフォトレジスト層上に配置されていた第２の金属層領域は、いわば浮いた状態で、即ち空隙によってキャリア基板と離れて残る。
チップを据え付ける前に導体路の幾何学形状を変更することにより、コイルの所望のインダクタンス値を設定することができる。導体路は、薄くすることができる。あるいは、導体路を厚くすることができる。例としては、導電性構造体を印刷するためのインクジェット法がこの目的に適当である。電解、無電解またはレーザ支援析出法もまた適当である。
導体路は、機械的圧力によって締めつけられるか、または異なる方法で変形されることができる。導体路の幅も変更されることができ、特に縮小されることができ、１つの有利な変形例では、それはレーザ光線によって実現されることができる。
導体路を適切に構成すると、チップ中に実現されたそれぞれのフィルタの温度ドリフトを、コイルの幾何学形状が温度変化によって変形されることによって減少させることができる。この場合、コイルが使用されるのが好ましく、温度が上昇すると下方へドリフトする傾向があるフィルタの通過帯域のそれぞれの端部が、コイルの温度応答によって反対方向にシフトされるようにする。
コイルは、後の幾何学的形状の変更によっても調整され得る。
例として、直列分岐中に配置された直列共振器および分路中に配置された並列共振器を備える梯子型または格子型フィルタの場合には、コイルを、直列共振器の少なくとも１つと並列に接続することができる。これは、関連する共振器の反共振を、従ってフィルタの伝達関数の右端部をも、高い周波数へシフトさせる。部品が加熱されると、最初はフィルタの右端部が低い周波数へシフトするであろう。しかし同時に、熱膨張の結果、コイルが幾何学的に大きくなり、したがって、より大きなインダクタンス値も獲得する。これは、右端部を再びさらに右方向へ多少シフトさせる、即ち通過帯域の右端部の温度ドリフトを少なくとも部分的に補正するのに役立つ。
反共振ω０(Ｌ,Ｔ) については、Ｌが温度Ｔに関して一定な場合には、次の関係が成立する。
Figure 0005156825
コイルが温度依存性のインダクタンスＬ（Ｔ）を有する場合は、反共振の次のような温度依存性が生ずる。
Figure 0005156825
この場合、第２の加数は、ＳＡＷおよびＢＡＷの場合には、通常いつでも負である。ここで述べる例示的な回路については、しかし∂ω０（Ｌ,Ｔ）/∂Ｌは正であり、インダクタンスはコイルによって囲まれた面積に比例するので、温度が上昇すると拡張するコイル基板については、∂ω０（Ｌ,Ｔ）/∂Ｌも同様に正である。したがって、原理的には共振器とコイルの寸法を、
Figure 0005156825
が成立するように決めることが可能である。特に、ｄＬ／ｄＴを比較的大きく選択することが好ましい。コイルが大きな膨張係数を有するような基板あるいはコイルと基板の間の層を用いることにより、これを行うことができる。コイルは中間層へ埋め込まれることもできる。
並行コンデンサを用いる場合にも、類似の方法が可能である。
キャリア基板は、例えば、セラミックまたは何か他の適当な材料から成る少なくとも１つの誘電体層を有する。ＬＴＣＣセラミックおよびＨＴＣＣセラミックの両方がここでは適当である。ＬＴＣＣは低温焼結多層セラミックのことである。ＨＴＣＣは高温焼結多層セラミックのことである。
チップと電気的接触をするために備えられる接触領域が基板の上面に配置される。部品の外部接続部が基板の下面側に配置される。１つの有利な変形では、キャリア基板は複数の誘電体層および金属配線平面を有する。誘電体層と金属配線平面は、上下に交互に配置される。
メッキスルーホールがキャリア基板中に配置され、異なる金属配線平面間の垂直方向の電気的接続部として働く。第１に、チップを部品の外部接続部へ配線するために働く素子、特にメッキスルーホールおよびそれぞれの金属配線平面中を走る導体路が、キャリア基板中に配置される。
導体路区域および導電性領域を形成するために、金属配線平面にパターン形成がされる。導体路区域および導電性領域の助けを借りて、様々な受動的電気的要素を、特に伝送線、コンデンサおよびコイルを模倣することができる。
原理的には、種々の機能ブロック、特に少なくとも一つの低域フィルタ、少なくとも一つの高域フィルタ、少なくとも一つの変圧器、少なくとも一つのストリップラインその他を、受動的要素によってキャリア基板中に実現することができる。部品の少なくとも一つの機能ブロックを、一部分はキャリア基板内に、および一部分はキャリア基板の上面に、好ましくは空洞中に実現することが可能である。
空洞中のキャリア基板の上面に配置されるコイルが、キャリア基板内部の金属配線平面中の導体路によって部分的に実現される多層コイルの一部を形成することができる。
少なくとも一つの接地された導電性領域が、キャリア基板中に配置されることができる。この領域は接地平面と呼ばれる。比較的広い領域に形成されるような場合の接地平面は、好ましくはリアクタンス素子の下方の領域中に配置された少なくとも一つの切り抜き部分を有する。一つの変形例では、キャリア基板のリアクタンス素子の下方にあたる領域には、好ましくは少なくとも下方へ２００μｍの深さまで、例えば、導体路または１３０μｍより幅広い金属領域がない。深さは、リアクタンス素子の下面から下方へ測られる。
あるいは、接地平面は、投射平面中で好ましくはコイルの導体路を少なくとも１回横断する少なくとも１つの溝穴の形状の切り抜き部分を有することができる。溝穴は、少なくともコイルが占める領域の直径の半分の長さであることが好ましい。
あるいは、接地平面には、コイルの下方にあたる領域中に穴を開けてもよい。穴または溝穴は周期的配列を形成することができる。
一つの変形例では、導体路は第１の導電層および第２の導電層を有し、第２の導電層は部分的には第１の導電層上に配置されており、第１の導電層より広い幅を有する。一つの変形例では、第２の導電層の少なくとも１つの領域は、好ましくは隙間によってキャリア基板と隔離されており、浮いた状態になっている。隙間は、特に空隙であり得る。あるいは、キャリア基板の材料とは異なる材料で隙間を充填することができる。
少なくともコイルの一つの部分が、キャリア基板中に配置されることができる。あるいは、キャリア基板の上面に実現されたコイルが、キャリア基板中に配置されたコイルに接続される。
一つの変形例では、伝送線の少なくとも１区分またはコンデンサの少なくとも一つの極板を実現する少なくとも一つの導電性構造体が、空洞中に、即ちチップとキャリア基板の間に配置される。一つの変形例では、少なくとも一つの伝送線および少なくとも一つのコンデンサの両方が、少なくとも一つのコイルと並んで空洞中に実現される。
コイルは、部品中の隣接した導電性構造体に対する寄生並列容量および容量結合を有する。その結果、対応して高周波で共振する有効な並列共振回路が形成される。コイルのインダクタンス値および空間的配向は、並列共振回路の共振振動数が、部品の動作周波数の上方に位置するように選択される。共振振動数は、好ましくは動作周波数より少なくとも１．５倍高い。このようにしてコイルの特に高い品質係数を、部品の動作周波数において得ることができる。
上に説明した方法で実現された２つのインダクタンスによって、変圧器が実現され得る。
共同して変圧器を形成する２つのコイルの回転方向は、反対方向でよい。しかし２つのコイルの回転方向は、同じ方向でもよい。
コンデンサは、上下に配置された２つの導電性区域によって実現されることができる。これらの区域の少なくとも一つは、キャリア基板の内部平面に配置される。他方の導電性区域も基板内部に配置されることができる。しかし、それはキャリア基板の表面上に配置されることもできる。第２の導電性区域は、好ましくはチップの下方の閉じた空洞内に配置される。
あるいは、コンデンサは一つの平面中に形成されることができる。この場合、コンデンサは２つの互いに噛み合う櫛状の電極を有する。
特定の部品およびその有利な構成が、尺度が正確ではない模式的な図面を参照して以下に説明される。
キャリア基板、ならびにキャリア基板の上面側にチップおよびリアクタンス素子を有する部品を示す。 キャリア基板、ならびにキャリア基板の上面側にチップおよびリアクタンス素子を有する部品を示す。 キャリア基板、ならびにキャリア基板の上面側にチップおよびリアクタンス素子を有する部品を示す。 キャリア基板、ならびにキャリア基板の上面側にチップおよびリアクタンス素子を有する部品を示す。 キャリア基板、ならびにキャリア基板の上面側にチップおよびリアクタンス素子を有する部品を示す。 キャリア基板、ならびにキャリア基板の上面側にチップおよびリアクタンス素子を有する部品を示す。 橋状の浮いた領域を有するコイルを示す。 渦巻状導体路として具体化されたリアクタンス素子の図を示す。 蛇行状に具体化された導体路の図を示す。 1つの平面中に形成された、互いに噛み合う櫛状電極を備えたコンデンサの図を示す。 キャリア基板の上面にコイルを作成するための方法を示す。 キャリア基板の上面にコイルを作成するための方法を示す。 キャリア基板の上面にコイルを作成するための方法を示す。 キャリア基板の上面にコイルを作成するための方法を示す。 キャリア基板の上面にコイルを作成するための方法を示す。 キャリア基板の上面にコイルを作成するための方法を示す。 浮いたインダクタンスを作成するための方法を示す。 浮いたインダクタンスを作成するための方法を示す。 浮いたインダクタンスを作成するための方法を示す。 浮いたインダクタンスを作成するための方法を示す。 浮いたインダクタンスを作成するための方法を示す。 浮いたインダクタンスを作成するための方法を示す。 浮いたインダクタンスを作成するための方法を示す。 浮いた領域を有するコイルのさらなる例を示す。
図１Ａ、２および３はそれぞれ、キャリア基板１およびフリップチップ技術によってその上に装着されたチップ２を備えた部品を示す。チップ２の周縁部領域は、基板の上面に配置された周辺枠３上に支持される。
チップ２は、少なくとも一つのＳＡＷまたはＢＡＷ共振器を備える音響作動性部品構造体２１を有する。ＳＡＷは表面弾性波のことである。ＢＡＷはバルク弾性波のことである。部品構造体２１との接触は、チップ２の電気的接触部２２を介してすることができる。部品構造体２１および接触部２２はチップ２の下面に配置される。
キャリア基板１は、複数の誘電体層を有する。図１Ａ〜３には２層のみが示されている。各誘電体層は２つの金属配線平面間に配置される。
接触領域３２、少なくとも一つの渦巻状導体路３１および枠３が、基板１の上面に配置された最上部金属配線平面中に形成される。導体路３１によって、コイルが「水平コイル」として実現される。接触領域３２は、個別の金属被覆（図２を参照のこと）によって、またはメッキスルーホールの表面によって、形成されることができる。
コイルを上方から見た図が図５Ａに示されている。部品の外部接続部３５が、最下部の金属配線平面中にＳＭＤ接触部として形成されている。ＳＭＤは、表面実装素子（設計）のことである。導体路３７および接地平面が、内部金属配線平面中に配置される。接地平面はコイルの下方では省かれる。構造化導体路によるような占有密度の場合には、空間的な理由により、基板領域の上に従来の支持素子（例えば、「支柱」）が配置されることはできない。したがって、導体路の上に本発明の支持素子を配置することが有利である。閉じた空洞８が、キャリア基板１、チップ２および枠３の間に配置される。部品構造体２１、チップの電気的接触部２２、接触領域３２および導体路３１が前記空洞中に配置され、それによって腐食から保護される。さらに、表面は有機または無機保護層によって不動態化されることができる。枠の高さは、バンプ４、導体路３１および部品構造体２１の所与の高さのために、例えば、少なくとも５μｍの十分に幅広い隙間がコイルと構造体２１の間に保証されるように選択される。
図１Ａに従う変形例では、一端ではメッキスルーホール３６を介して、他端ではメッキスルーホール３８を介して、コイルとの接触がなされる。コイルは接触涼気３２に、メッキスルーホール３８、接続部３４およびメッキスルーホール３３を介して導電的に接続される。接触領域３２は、バンプ４を介してチップ２の電気的接触部２２に接続される。
図１Ｂに従う変形例では、枠３は、少なくとも一つのメッキスルーホール３６の上に直接形成され、したがって基板に内蔵された接地平面および／または部品の接地接続に連結される。この例示的な実施形態では、導体路３１が枠３に接続される。支持素子９５が、導体路３１とチップ２の間に配置される。
図２に従う変形例では、接触領域３２とコイルの、この場合ではアース側の端が、キャリア基板１の上面に形成された接続用導体路によって接続されている。一つの変形例では、これがコイルの他端にも対応する形で当てはまる。接続用導体路の表面は、好ましくははんだレジスト、またははんだレジストとして適当な何か他の材料によって覆われる。
図３に従う変形例におけるように、バンプを、コイルのそれぞれの端の上方に直接配置することも可能である。この場合もまた、はんだレジスト層の使用が、導体路３１中の接触領域として提供される領域を限定するために好都合である。
図３では、異なるバンプが、導体路３１と接触領域３２の間の高さの差のため、互いに異なる高さを有する。
シード層５が基板１の上面に配置される。枠３、接触領域３２および導体路３１が、シード層５の上に形成される。
接触区域３２および導体路３１はそれぞれ、シード層５上に配置された導電層７を備える。枠３は、シード層５上に配置され、導電層７によって実現された第１の枠構造体、およびその上に配置され、さらなる導電層７３によって実現された第２の枠構造体を有する。
コイルを実現するために用いられる導体路３１は、図５Ａによれば、渦巻形に具体化されることができる。図５Ｂによれば、導体路は蛇行形に具体化されることもできる。キャリア基板中に組み込まれた導体路も渦巻または蛇行として具体化されることができる。
コンデンサを形成するための種々の変形が、図１Ｃ、１Ｄおよび５Ｃに示される。
図１Ｃ、１Ｄでは、上下に配置された２つの電気伝導性区域９１および９３によってコンデンサが実現される。
図１Ｃによる変形例では、領域９３はキャリア基板１の内部平面に配置される。この変形例では、他方の導電性領域９１はキャリア基板の表面上に配置される。それはチップ２の下方の閉じた空洞８内に置かれる。コンデンサの誘電体は、領域９１と９３の間に配置されたキャリア基板１の誘電材料によって形成される。
図１Ｄによる変形例では、コンデンサは、閉じた空洞８内のキャリア基板１の表面上に実現される。導電性領域９１がキャリア基板１の表面上に配置される。誘電体層９２
が導電性領域９１上に配置される。導電層９３が誘電体層９２上に配置される。
一つの有利な変形例では、誘電体層９２は、ＢＣＢ（ベンゾシクロブテン）から、またはなにか他の好ましい有機または無機材料から導かれるポリマーを含む。
図５Ｃは、一つの平面中に形成された、互いに噛み合う櫛状の電極９１および９３を備えたコンデンサを示す。一つの変形例では、このコンデンサは基板内に配置される。しかしそれは、キャリア基板の表面上にも配置されることができる。それは、チップの下方の閉じた空洞内に配置されるのが好ましい。
特に滑らかな表面を有するむきだしのコイルを備えたキャリア基板を作成する方法が、図６Ａ〜６Ｆで説明される。
シード層５がキャリア基板１上に作成される（図６Ａ）。パターン形成されたフォトレジスト層６がシード層５上に作成される。フォトレジスト層は、接触区域３２、導体路３１および枠３のために用意された領域に開口６１を有する（図６Ｂ）。
開口部６１は少なくとも部分的に金属で充填されて、第１の導電層７を形成する。金属は、好ましくは電解析出または無電解析出により、シード層５のむきだしの領域に付加される（図６Ｃ）。充填された開口部６１を有するフォトレジスト層６の表面が平坦化される（図６Ｄ）。フォトレジスト層６が除去される（図６Ｅ）。次に、シード層５がエッチングされる。
図４は、「浮いた」コイルとして具体化されたコイルを示す。導体路３１は、第１の導電層７およびさらなる導電層７１によって形成される。第１の導電層７の構造体は、第２の導電層７１と基板１の間のスペーサーとして備えられる。その構造体は、橋のように浮いた導電層７１の構造体を保持し、チップを支持する格納用素子のための好ましい場所を構成する。平面空心コイルがこのようにして模倣される。
浮いたコイルを作成するための方法が、図７Ａ〜７Ｇで説明される。図７Ａ〜７Ｄによる方法は、図６Ａ〜６Ｄに関連して既に説明した方法に対応する。
平坦化の後に、開口部を備えた第２のフォトレジスト層６２が、導電層７の構造体を備えた第１のフォトレジスト層６上に作成される。前記開口部が導電性材料で充填されて、第２の導電層７１が形成される。次に、平坦化が実行される（図７Ｅを参照）。今、ここに記述された方法は、概ね図６Ｂ〜６Ｄに対応する。
導体路３１の、第２の導電層７１によって実現される部分は、その下にある第１の導電層７の構造体より幅広いかまたはより長い。第２の導電層７１の、フォトレジスト層６に最初は支持されていた領域は、フォトレジスト層の除去の後では、浮いていることになる（図７Ｆ）。
次に、シード層５がエッチングされてしまう（図７Ｇ）。
図７Ｇに示す「空心コイル」は、Ｌ字型の断面形状を有する。図８による「空心コイル」は、断面がＴ字形状を有する。
１ キャリア基板
２ チップ
２１ 音響部品構造体
２２ チップの接続部
３ 枠
３１ インダクタンスを形成するための導体路
３２ キャリア基板上の接触領域
３３、３６、３８ メッキスルーホール
３４ 内部導体路
３５ キャリア基板の下面の、部品の接続部
４ バンプ
５ シード層
６、６２ フォトレジスト層
６１ 開口部
７ 第１の導電層
７１ 第２の導電層
７３ さらなる導電層
８ 空洞
８１ 空隙
９１、９３ コンデンサの電極
９２ コンデンサの誘電体
９５ 支持素子

Claims (26)

  1. キャリア基板（１）およびその上に装着されたチップ（２）を備え、前記チップ（２）は音波で作動する部品構造体（２１）を有し、
    支持素子を、前記チップ（２）と前記キャリア基板（１）の間に備え、
    少なくとも部分的に前記キャリア基板（１）と前記チップ（２）の間に配置され、少なくとも一つの導体路（３１）によって少なくとも部分的に実現された少なくとも一つのリアクタンス素子を備え、
    前記リアクタンス素子は、コイル、コンデンサおよび伝送線より選択される少なくとも一つの素子を備え、
    前記支持素子が前記リアクタンス素子と前記チップ（２）の間に配置される、
    電気部品。
  2. キャリア基板（１）およびその上に装着されたチップ（２）を備え、前記チップ（２）は音波で作動する部品構造体（２１）を有し、
    支持素子を、前記チップ（２）と前記キャリア基板（１）の間に備え、
    少なくとも部分的に前記キャリア基板（１）と前記チップ（２）の間に配置され、少なくとも一つの導体路（３１）によって少なくとも部分的に実現された少なくとも一つのリアクタンス素子を備え、
    前記リアクタンス素子は、コイル、コンデンサおよび伝送線より選択される少なくとも一つの素子を備え、
    接地された導電性領域が前記キャリア基板（１）中に配置され、前記導電性領域は前記リアクタンス素子の前記導体路（３１）の下方に配置された領域中に少なくとも一つの切り抜き部分を有する、
    電気部品。
  3. キャリア基板（１）およびその上に装着されたチップ（２）を備え、前記チップ（２）は音波で作動する部品構造体（２１）を有し、
    支持素子を、前記チップ（２）と前記キャリア基板（１）の間に備え、
    少なくとも部分的に前記キャリア基板（１）と前記チップ（２）の間に配置され、少なくとも一つの導体路（３１）によって少なくとも部分的に実現された少なくとも一つのリアクタンス素子を備え、
    前記リアクタンス素子は、少なくとも一つのコイルの素子を備え、
    前記コイルとして具体化された前記リアクタンス素子の少なくとも一つの前記導体路（３１）が、少なくとも一つの渦巻形の区分を有し、
    少なくとも一つの前記導体路（３１）が、第１の導電層（７）および前記第１の導電層（７）上に部分的に配置された第２の導電層（７１）を有し、
    前記第２の導電層（７１）は前記第１の導電層（７）より広い幅を有し、
    接着およびシード層は高度に導電性であり、
    前記接着およびシード層は平坦化された前記キャリア基板（１）上に析出され、
    前記接着およびシード層は前記リアクタンス素子の材料に対して選択的にパターン形成される、
    電気部品。
  4. キャリア基板（１）およびその上に装着されたチップ（２）を備え、前記チップ（２）は音波で作動する部品構造体（２１）を有し、
    支持素子を、前記チップ（２）と前記キャリア基板（１）の間に備え、
    少なくとも部分的に前記キャリア基板（１）と前記チップ（２）の間に配置され、少なくとも一つの導体路（３１）によって少なくとも部分的に実現された少なくとも一つのリアクタンス素子を備え、
    前記リアクタンス素子は、コイルおよびコンデンサより選択される少なくとも一つの素子を備え、
    部品特性の温度ドリフトが、前記コイルとして具体化された前記リアクタンス素子の対応する大きさに設定されたインダクタンス値の、または前記コンデンサとして具体化された前記リアクタンス素子の対応する大きさに設定された容量値の、反対方向の温度ドリフトによって補正される、
    電気部品。
  5. 前記支持素子が、前記リアクタンス素子の局所的厚板化によって実現される、請求項１に記載の電気部品。
  6. 前記支持素子が、前記リアクタンス素子および前記チップ（２）および／または前記キャリア基板（１）に電気伝導的に接続される、請求項１または５に記載の電気部品。
  7. 前記部品構造体（２１）は、前記チップ（２）の前記キャリア基板（１）に面する側に配置されており、音響共振器、電気音響変換器および音響反射器より選択される少なくとも一つの構成要素を備える、
    請求項１〜６のいずれか１項に記載の電気部品。
  8. 周辺枠（３）が、前記チップ（２）の縁部領域中の前記チップ（２）と前記キャリア基板（１）の間に配置され、
    閉じた空洞（８）が前記周辺枠（３）、前記チップ（２）および前記キャリア基板（１）の間に形成され、その空洞中に前記部品構造体（２１）および前記リアクタンス素子の少なくとも一つの前記導体路（３１）が配置される、
    請求項７に記載の電気部品。
  9. 前記キャリア基板（１）が、ＬＴＣＣ層またはＨＴＣＣ層を有する、請求項１〜８のいずれか１項に記載の電気部品。
  10. 前記キャリア基板（１）が多層状に構築される、請求項１〜９のいずれか１項に記載の電気部品。
  11. 前記コイルとして具体化された前記リアクタンス素子の少なくとも一つの前記導体路（３１）が、少なくとも一つの渦巻形の区分を有する、請求項１，２または４に記載の電気部品。
  12. 前記リアクタンス素子の少なくとも一つの前記導体路（３１）については、高さの幅に対する比が少なくとも１：２である、請求項１〜１１のいずれか１項に記載の電気部品。
  13. 前記リアクタンス素子の少なくとも一つの前記導体路（３１）の高さが少なくとも５μｍである、請求項１〜１２のいずれか１項に記載の電気部品。
  14. 少なくとも一つのシード層（５）が前記キャリア基板（１）の上面に配置され、
    前記リアクタンス素子の少なくとも一つの前記導体路（３１）が、少なくとも一つの前記シード層（５）上に成長した少なくとも一つの金属層（７、７１）を有する、
    請求項１〜１３のいずれか１項に記載の電気部品。
  15. 前記シード層（５）が Ｔｉ、ＴｉＷまたはＣｕを含む接着層を備える、請求項１４に記載の電気部品。
  16. 少なくとも一つの前記導体路（３１）の上面が平坦化されている、請求項１〜１５のいずれか１項に記載の電気部品。
  17. 少なくとも一つの前記導体路（３１）の上面の少なくとも８０％が、平面であるかまたは１００ｎｍ未満の高さの粗さを有する、請求項１６に記載の電気部品。
  18. 前記導電性領域が、前記リアクタンス素子の前記導体路（３１）が配置された平面へ投射されたときに前記導体路（３１）と少なくとも一度は交叉する少なくとも一つの溝穴を有する、請求項２に記載の電気部品。
  19. 前記第２の導電層（７１）の少なくとも一つの領域が、空隙（８１）によって前記キャリア基板（１）から間隔を置いて配置される、請求項３に記載の電気部品。
  20. 前記第１の導電層（７）の構造体が、橋状に浮いた前記第２の導電層（７１）の構造体を支持するスペーサーとして備えられる、請求項３または１９に記載の電気部品。
  21. 少なくとも一つの前記導体路（３１）の少なくとも一つの部分と、前記支持素子または前記周辺枠（３）の少なくとも一つの部分とが同じ構成を有する同一材料を含む、請求項８に記載の電気部品。
  22. 前記支持素子が、前記コイルの少なくとも一つの前記導体路（３１）より高い、請求項１〜２１のいずれか１項に記載の電気部品。
  23. 前記リアクタンス素子の少なくとも一つの部分が前記キャリア基板（１）中に配置される、請求項１〜２２のいずれか１項に記載の電気部品。
  24. 前記リアクタンス素子が、前記電気部品内の周囲の導電性構造体に対して容量結合を有するコイルを備え、その結果並列共振回路が形成され、
    前記容量結合を有するコイルのインダクタンス値および空間的配向が、前記並列共振回路の共振周波数が前記電気部品の動作周波数より上方に位置するように選択される、
    請求項１〜２３のいずれか１項に記載の電気部品。
  25. 前記周辺枠（３）がメッキスルーホール（３６）に導電的に接続される、請求項８または２１に記載の電気部品。
  26. 前記周辺枠（３）が導電的に前記リアクタンス素子に接続される、請求項８，２１および２５のいずれか１項に記載の電気部品。
JP2010504733A 2007-04-30 2008-04-29 電気部品 Active JP5156825B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102007020288.3 2007-04-30
DE102007020288A DE102007020288B4 (de) 2007-04-30 2007-04-30 Elektrisches Bauelement
PCT/EP2008/055255 WO2008132212A2 (de) 2007-04-30 2008-04-29 Elektrisches bauelement

Publications (2)

Publication Number Publication Date
JP2010526456A JP2010526456A (ja) 2010-07-29
JP5156825B2 true JP5156825B2 (ja) 2013-03-06

Family

ID=39542761

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010504733A Active JP5156825B2 (ja) 2007-04-30 2008-04-29 電気部品

Country Status (5)

Country Link
US (1) US8558356B2 (ja)
JP (1) JP5156825B2 (ja)
KR (1) KR101531723B1 (ja)
DE (1) DE102007020288B4 (ja)
WO (1) WO2008132212A2 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8941395B2 (en) * 2010-04-27 2015-01-27 3M Innovative Properties Company Integrated passive circuit elements for sensing devices
DE102010032506A1 (de) * 2010-07-28 2012-02-02 Epcos Ag Modul und Herstellungsverfahren
DE102010055649B4 (de) * 2010-12-22 2015-07-16 Epcos Ag Duplexer und Verfahren zum Herstellen eines Duplexers
JP5050111B1 (ja) * 2011-03-30 2012-10-17 株式会社東芝 テレビジョン装置および電子機器
EP2607974A1 (fr) * 2011-12-22 2013-06-26 The Swatch Group Research and Development Ltd. Procede de realisation d'un résonateur
WO2013114918A1 (ja) 2012-01-30 2013-08-08 株式会社村田製作所 弾性波装置
US9391010B2 (en) * 2012-04-02 2016-07-12 Taiwan Semiconductor Manufacturing Co., Ltd. Power line filter for multidimensional integrated circuits
JP2014135448A (ja) * 2013-01-11 2014-07-24 Taiyo Yuden Co Ltd 電子部品
US9443758B2 (en) 2013-12-11 2016-09-13 Taiwan Semiconductor Manufacturing Co., Ltd. Connecting techniques for stacked CMOS devices
DE102014216767A1 (de) * 2014-08-22 2016-02-25 Zf Friedrichshafen Ag Anordnung zur Kontaktierung einer Leiterplatte
JP6310371B2 (ja) * 2014-09-11 2018-04-11 太陽誘電株式会社 弾性波デバイス
JP6451744B2 (ja) * 2014-10-29 2019-01-16 株式会社村田製作所 圧電モジュール
JP6669429B2 (ja) * 2014-12-25 2020-03-18 京セラ株式会社 弾性波素子および通信装置
US10218334B2 (en) * 2015-03-18 2019-02-26 Taiyo Yuden Co., Ltd. Acoustic wave device
US11063575B2 (en) 2016-02-24 2021-07-13 Telefonaktiebolaget Lm Ericsson (Publ) Band reject filters
DE102016111914A1 (de) 2016-06-29 2018-01-04 Snaptrack, Inc. Bauelement mit Dünnschicht-Abdeckung und Verfahren zur Herstellung
US11201125B2 (en) 2017-02-24 2021-12-14 Advanced Semiconductor Engineering, Inc. Semiconductor package and semiconductor process
JP7084739B2 (ja) 2018-02-21 2022-06-15 太陽誘電株式会社 マルチプレクサ
JP7068902B2 (ja) 2018-04-09 2022-05-17 太陽誘電株式会社 マルチプレクサ
DE102018118701B3 (de) * 2018-08-01 2019-10-17 RF360 Europe GmbH BAW-Resonator mit verbesserter Verbindung der oberen Elektrode
DE102019120312A1 (de) * 2019-07-26 2021-01-28 RF360 Europe GmbH Filtervorrichtung umfassend zwei verbundene Filterschaltungen
US20210036682A1 (en) * 2019-07-30 2021-02-04 Intel Corporation Integrated radio frequency (rf) front-end module (fem)

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2673993B2 (ja) * 1990-07-02 1997-11-05 日本無線株式会社 表面弾性波装置
US5438305A (en) 1991-08-12 1995-08-01 Hitachi, Ltd. High frequency module including a flexible substrate
JP3267049B2 (ja) * 1994-05-25 2002-03-18 株式会社村田製作所 エアブリッジ配線を有するスパイラルインダクタの製造方法
JPH08274575A (ja) * 1995-04-03 1996-10-18 Kokusai Electric Co Ltd 素子複合搭載回路基板
JPH10270975A (ja) * 1996-03-08 1998-10-09 Matsushita Electric Ind Co Ltd 電子部品とその製造方法
EP0794616B1 (en) 1996-03-08 2003-01-29 Matsushita Electric Industrial Co., Ltd. An electronic part and a method of production thereof
JPH11163218A (ja) * 1997-11-21 1999-06-18 Japan Radio Co Ltd パッケージ構造
US6218729B1 (en) * 1999-03-11 2001-04-17 Atmel Corporation Apparatus and method for an integrated circuit having high Q reactive components
US6362525B1 (en) * 1999-11-09 2002-03-26 Cypress Semiconductor Corp. Circuit structure including a passive element formed within a grid array substrate and method for making the same
DE10104574A1 (de) * 2001-02-01 2002-08-08 Epcos Ag Substrat für ein elektrisches Bauelement und Verfahren zur Herstellung
JP3744828B2 (ja) * 2001-09-14 2006-02-15 ユーディナデバイス株式会社 半導体装置
DE10164494B9 (de) * 2001-12-28 2014-08-21 Epcos Ag Verkapseltes Bauelement mit geringer Bauhöhe sowie Verfahren zur Herstellung
DE10228328A1 (de) * 2002-06-25 2004-01-22 Epcos Ag Elektronisches Bauelement mit einem Mehrlagensubstrat und Herstellungsverfahren
DE10238523B4 (de) * 2002-08-22 2014-10-02 Epcos Ag Verkapseltes elektronisches Bauelement und Verfahren zur Herstellung
DE10243511A1 (de) * 2002-09-19 2004-04-01 Robert Bosch Gmbh Verfahren und mikromechanische Vorrichtung
US7213270B2 (en) * 2003-09-25 2007-05-08 Dada Corp. Headband with inserted lining tape for headwear
JP4381113B2 (ja) * 2003-11-27 2009-12-09 三洋電機株式会社 アンテナ共用器
KR100552482B1 (ko) * 2003-11-28 2006-02-15 삼성전자주식회사 Ｒｆ 듀플렉서
JP4291164B2 (ja) * 2004-01-08 2009-07-08 富士通メディアデバイス株式会社 弾性表面波装置
DE102004005668B4 (de) 2004-02-05 2021-09-16 Snaptrack, Inc. Elektrisches Bauelement und Herstellungsverfahren
DE102004020204A1 (de) 2004-04-22 2005-11-10 Epcos Ag Verkapseltes elektrisches Bauelement und Verfahren zur Herstellung
JP3998658B2 (ja) * 2004-04-28 2007-10-31 富士通メディアデバイス株式会社 弾性波デバイスおよびパッケージ基板
JP2006060563A (ja) * 2004-08-20 2006-03-02 Alps Electric Co Ltd Ｓａｗフィルタ
KR100760780B1 (ko) * 2004-09-28 2007-09-21 후지쓰 메디아 데바이스 가부시키가이샤 분파기
JP2006211620A (ja) * 2005-01-31 2006-08-10 Tdk Corp フィルタ及びデュプレクサ
JP2006311183A (ja) * 2005-04-28 2006-11-09 Sony Corp 半導体装置およびその製造方法
DE102005029453B4 (de) * 2005-06-24 2022-03-17 Snaptrack, Inc. Chipbauelement mit verbesserter thermischer Beständigkeit
US20070035364A1 (en) * 2005-08-11 2007-02-15 Uppili Sridhar Titanium-tungsten alloy based mirrors and electrodes in bulk acoustic wave devices
DE102005050398A1 (de) * 2005-10-20 2007-04-26 Epcos Ag Gehäuse mit Hohlraum für ein mechanisch empfindliches elektronisches Bauelement und Verfahren zur Herstellung
DE102006025162B3 (de) 2006-05-30 2008-01-31 Epcos Ag Flip-Chip-Bauelement und Verfahren zur Herstellung

Also Published As

Publication number Publication date
US8558356B2 (en) 2013-10-15
WO2008132212A2 (de) 2008-11-06
KR101531723B1 (ko) 2015-06-25
DE102007020288B4 (de) 2013-12-12
US20100091473A1 (en) 2010-04-15
DE102007020288A1 (de) 2008-11-06
KR20100023816A (ko) 2010-03-04
JP2010526456A (ja) 2010-07-29
WO2008132212A3 (de) 2009-02-05

Similar Documents

Publication Publication Date Title
JP5156825B2 (ja) 電気部品
EP1760731B1 (en) Integrated electronic device
US20090309673A1 (en) Branching filter and method for manufacturing the same
US8461940B2 (en) Elastic wave device and method for manufacturing the same
JP5090117B2 (ja) 電子部品
US20060001519A1 (en) High-frequency coil device and method of manufacturing the same
US7498919B2 (en) Thin film device
CN109687835B (zh) 薄膜体声波谐振器及其制作方法、滤波器
KR100766213B1 (ko) 전자 부품
JP2000252125A (ja) 特に高周波回路への組み込みを意図したインダクタ要素、集積変圧器、及びそのようなインダクタ要素又は集積変圧器を組み込まれた集積回路
US20170359049A1 (en) Surface acoustic wave device
US20200358423A1 (en) Piezoelectric film cavity structure for a bulk acoustic wave (baw) resonator and method therefor
KR20170073080A (ko) 음향 공진기 및 그 제조 방법
JP2004328338A (ja) 水晶振動子及びその実装構造
JPH0864422A (ja) インダクター装置
JP4935828B2 (ja) チップ素子およびその製造方法
US20080116762A1 (en) Acoustic wave device
JP2001291615A (ja) ３端子型可変インダクタンス素子
JP2004187204A (ja) 音響共振器および信号処理装置
EP1528037A1 (en) Micromachine and production method therefor
JP4722204B2 (ja) 弾性表面波装置及び弾性表面波装置の製造方法
JP5937471B2 (ja) 静磁波素子および静磁波装置
JP2004104449A (ja) フィルタ、フィルタ装置及びその製造方法
JP2010268304A (ja) 樹脂多層デバイスおよびその製造方法
KR100636780B1 (ko) 글래스 기판을 이용한 패키징 제조방법 및 그 방법으로제조된 패키징 기판

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110303

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120626

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120926

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20121003

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121025

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121210

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151214

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5156825

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250