DE102007020288A1 - Elektrisches Bauelement - Google Patents

Elektrisches Bauelement Download PDF

Info

Publication number
DE102007020288A1
DE102007020288A1 DE102007020288A DE102007020288A DE102007020288A1 DE 102007020288 A1 DE102007020288 A1 DE 102007020288A1 DE 102007020288 A DE102007020288 A DE 102007020288A DE 102007020288 A DE102007020288 A DE 102007020288A DE 102007020288 A1 DE102007020288 A1 DE 102007020288A1
Authority
DE
Germany
Prior art keywords
component according
layer
carrier substrate
coil
reactance element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102007020288A
Other languages
English (en)
Other versions
DE102007020288B4 (de
Inventor
Jürgen Dr. Kiwitt
Maximilian Dr. Pitschi
Christian Bauer
Robert Koch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SnapTrack Inc
Original Assignee
Epcos AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epcos AG filed Critical Epcos AG
Priority to DE102007020288A priority Critical patent/DE102007020288B4/de
Priority to JP2010504733A priority patent/JP5156825B2/ja
Priority to KR1020097024503A priority patent/KR101531723B1/ko
Priority to PCT/EP2008/055255 priority patent/WO2008132212A2/de
Publication of DE102007020288A1 publication Critical patent/DE102007020288A1/de
Priority to US12/606,417 priority patent/US8558356B2/en
Application granted granted Critical
Publication of DE102007020288B4 publication Critical patent/DE102007020288B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/05Holders; Supports
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/05Holders; Supports
    • H03H9/0538Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
    • H03H9/0561Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement consisting of a multilayered structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/40Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/05Holders; Supports
    • H03H9/0538Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/05Holders; Supports
    • H03H9/0538Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
    • H03H9/0557Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement the other elements being buried in the substrate
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/70Multiple-port networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/70Multiple-port networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H03H9/703Networks using bulk acoustic wave devices
    • H03H9/706Duplexers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/70Multiple-port networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H03H9/72Networks using surface acoustic waves
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/70Multiple-port networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H03H9/72Networks using surface acoustic waves
    • H03H9/725Duplexers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64Impedance arrangements
    • H01L2223/66High-frequency adaptations
    • H01L2223/6661High-frequency adaptations for passive devices
    • H01L2223/6672High-frequency adaptations for passive devices for integrated passive components, e.g. semiconductor device with passive components only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05568Disposition the whole external layer protruding from the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05573Single external layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112Aligning
    • H01L2224/81136Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00013Fully indexed content
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19041Component type being a capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19042Component type being an inductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30105Capacitance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

Es wird ein elektrisches Bauelement mit einem Trägersubstrat (1) und einem auf diesem montierten Chip (2) angegeben. Das Bauelement weist ein Reaktanzelement auf, das zumindest teilweise zwischen dem Trägersubstrat (1) und dem Chip (2) angeordnet und zumindest teilweise mittels mindestens einer Leiterbahn (31) realisiert ist. Das Reaktanzelement umfasst mindestens ein Element, ausgewählt aus mindestens einer Spule, mindestens einem Kondensator und mindestens einer Übertragungsleitung. Als Übertragungsleitung wird eine Leitung bezeichnet, die bei einer Durchlassfrequenz des Bauelements eine Phasendrehung von mindestens 30° bewirkt.

Description

  • Ein elektrisches Bauelement mit integrierten passiven Elementen ist z. B. aus der Druckschrift US 2006/0151203 A1 bekannt.
  • Eine zu lösende Aufgabe besteht darin, ein elektrisches Bauelement anzugeben, das integrierte passive Elemente mit geringen ohmschen Verlusten enthält.
  • Es wird ein elektrisches Bauelement mit einem Trägersubstrat und mindestens einem auf diesem montierten Chip angegeben. Das Bauelement weist ein Reaktanzelement auf, das zumindest teilweise zwischen dem Trägersubstrat und dem Chip angeordnet und zumindest teilweise mittels Leiterbahnen realisiert ist. Das Reaktanzelement umfasst mindestens ein Element, ausgewählt aus mindestens einer Spule, mindestens einem Kondensator und mindestens einer Übertragungsleitung. Als Übertragungsleitung wird eine Leitung bezeichnet, die bei einer Durchlassfrequenz des Bauelements eine Phasendrehung von mindestens 30 Grad bewirkt.
  • Der Chip weist in einer Variante mit akustischen Wellen arbeitende Bauelement-Strukturen auf, die auf der zum Trägersubstrat gewandten Seite des Chips angeordnet sind. Die Bauelement-Strukturen umfassen zumindest eine Komponente, ausgewählt aus einem akustischen Resonator (z. B. SAW oder BAW Resonator), einem elektroakustischen Wandler, und einem akustischen Reflektor.
  • Der Chip weist in einer Variante eine akustische Spur auf, in der mindestens ein Wandler angeordnet ist und in der eine akustische Oberflächenwelle ausbreitungsfähig ist. Die Spur ist zur Bildung eines mit akustischen Oberflächenwellen arbeitenden Resonators vorzugsweise beidseitig durch Reflektoren begrenzt. Die Bauelement-Strukturen sind in diesem Fall vorzugsweise auf einem piezoelektrischen Substrat angeordnet.
  • Der Chip kann auch einen mit akustischen Volumenwellen arbeitenden akustischen Resonator umfassen. Der Resonator weist dabei übereinander angeordnete Schichten, darunter mindestens eine zwischen zwei Elektrodenschichten angeordnete piezoelektrische Schicht, auf. Die Volumenwelle ist in Vertikalrichtung ausbreitungsfähig.
  • Im Chip sind vorzugsweise mehrere elektrisch miteinander verbundene akustische Resonatoren realisiert, die zusammen mindestens ein Hochfrequenzfilter realisieren.
  • Im Chip können auf diese Weise mindestens zwei Filter realisiert sein, die zusammen eine Frequenzweiche bilden. Das erste Filter ist in einer Variante als Sendefilter und das zweite Filter als Empfangsfilter vorgesehen. Das erste Filter sperrt vorzugsweise im Durchlassbereich des zweiten Filters, und umgekehrt. Die Frequenzweiche, die ein Sendefilter und ein Empfangsfilter umfasst, wird üblicherweise als Duplexer bezeichnet. Die Frequenzweiche, die zwei verschiedenen Übertragungsbändern zugeordnete Filter umfasst, wird üblicherweise als Diplexer bezeichnet.
  • Das Bauelement umfasst in einer Variante ein Anpassnetzwerk zur Impedanzanpassung des jeweiligen Filters bzw. der Frequenzweiche. Das Anpassnetzwerk ist vorzugsweise zwischen einer Antenne und der Frequenzweiche angeordnet und kann beispielsweise im Durchlassbereich des ersten Filters eine hohe Eingangsimpedanz des zweiten Filters gewährleisten, und umgekehrt. Somit kann eine hohe Isolation zwischen zwei voneinander zu trennenden, an einen gemeinsamen Antennenanschluss angeschlossenen Signalpfaden erzielt werden. Das Anpassnetzwerk umfasst mindestens ein Reaktanzelement, z. B. mindestens einen Kondensator, mindestens eine Spule, mindestens eine Übertragungsleitung, einen Koppler und/oder einen Transformator. Die Übertragungsleitung ist vorzugsweise als Phasenschieber vorgesehen. Die Elemente des Anpassnetzwerkes und insbesondere der jeweilige Induktivitätswert der Spule sind abhängig von der anzupassenden Eingangsimpedanz der jeweiligen auf dem Chip realisierten Schaltung gewählt.
  • In einer Variante ist das Reaktanzelement, insbesondere die Spule, vorzugsweise in einem Querzweig angeordnet. Der Querzweig ist in einer Variante zwischen dem Antennenanschluss und Masse geschaltet.
  • Mittels einer Spule in einem Querzweig gelingt es, zusätzliche elektromagnetische Pole in der Übertragungsfunktion des Filters oder der Frequenzweiche zu erzeugen und somit die Selektion bzw. Isolation zu verbessern.
  • Das Reaktanzelement kann auch in einem Serienzweig angeordnet sein. Der Serienzweig kann in einem Sendepfad, einem Empfangspfad oder einem Sendeempfangspfad angeordnet sein. Auch mit einer Serien-Induktivität gelingt es, die elektrischen Eigenschaften des Bauelements zu verbessern. Die mindestens eine Spule kann in einer Variante sowohl als Parallel-Induktivität als auch als Serien-Induktivität ausgeführt sein.
  • Die Reaktanzelemente können jeweils zwischen dem Chip und dem Trägersubstrat vorzugsweise auf der Oberseite des Trägersubstrats angeordnet und mittels einer Leiterbahn oder einer leitfähigen Fläche realisiert sein. Es besteht die Möglichkeit, das Anpassnetzwerk durch die Veränderung der Geometrie seiner Elemente zu trimmen. Dies ist am Beispiel der Spule nachstehend ausgeführt.
  • Der Chip ist vom Trägersubstrat vorzugsweise beabstandet, d. h. dazwischen ist ein Spalt angeordnet. Der Chip ist auf dem Trägersubstrat vorzugsweise mittels Flip-Chip-Technik montiert.
  • In einer vorteilhaften Variante ist zwischen dem Chip und dem Trägersubstrat, im Randbereich des Chips ein umlaufender Rahmen angeordnet. Zwischen dem Rahmen, dem Chip und dem Trägersubstrat ist ein geschlossener Hohlraum gebildet, in dem die Bauelement-Strukturen der Reaktanzelemente oder zumindest eine zur Bildung der Spule vorgesehene Leiterbahn angeordnet sind. Nachstehend wird diese Leiterbahn – falls nicht näher spezifiziert – einfach als Leiterbahn bezeichnet.
  • Die im Hohlraum eingeschlossene Spule ist für die Umwelteinflüsse unzugänglich und somit vor Korrosion geschützt. Somit bleibt der eingestellte Induktivitätswert, über die Lebensdauer des Bauelements gerechnet, in hohem Maße stabil. Die Leiterbahn der Spule kann durch eine organische oder anorganische Schutzschicht oder eine natürliche Oxidationsschicht passiviert sein.
  • Die Spule weist vorzugsweise mindestens einen in Form einer Spirale oder einer Schleife ausgebildeten Leiterbahnabschnitt mit mindestens einer Dreiviertelswindung oder mit mindestens einer vollständigen Windung auf. Die Spirale kann eine Bruchzahl von Windungen, z. B. anderthalb Windungen, aufweisen.
  • Der Abstand zwischen den Wicklungen kann kleiner, gleich oder größer als die Breite der Leiterbahn gewählt werden. Innerhalb einer Spule kann die Breite der Leiterbahn bei verschiedenen Wicklungen der Spirale unter Umständen unterschiedlich gewählt werden. Der Abstand zwischen den Wicklungen kann auch unterschiedlich gewählt werden. Der Spiralenschritt sowie die Spiralenstärke können also jeweils von Wicklung zu Wicklung variieren. Der Übergang zwischen den Bereichen mit unterschiedlichen Breiten kann stufenweise oder stufenlos erfolgen.
  • Das Verhältnis der Höhe der Leiterbahn zur Breite beträgt vorzugsweise 1:2. Das Verhältnis der Höhe der Leiterbahn zur Breite beträgt in einer vorteilhaften Variante 1:1. Die Höhe der Leiterbahn beträgt vorzugsweise mindestens 25 Mikrometer.
  • Eine relativ große Höhe der Leiterbahn hat Vorteile insbesondere im Falle einer rauen Oberfläche des Trägersubstrats, was z. B. für keramische Substrate gilt. Die raue Oberfläche des Trägersubstrats führt zu einer rauen Grenzfläche zur Leiterbahn bzw. zu einer rauen Unterseite der Leiterbahn, was für die Güte der Spule nachteilig sein kann. Durch eine relativ hohe Leiterbahn wird ein nennenswerter Stromanteil des die Spule durchlaufenden Stroms zur Oberfläche und Seitenflächen der Leiterbahn, also weg von der rauen Granzfläche verlagert. Eine – bezogen auf die Leiterbahnhöhe – geringe Leiterbahnbreite ist auch vorteilhaft. Der Anteil der rauen Grenzfläche kann insbesondere dann reduziert werden, wenn die Leiterbahn über dem Trägersubstrat schwebende, d. h. sich nicht abstützende oder überstehende, Bereiche aufweist.
  • Ein schwebender Bereich der Leiterbahn ist in einer Variante im Querschnitt nur einseitig gestützt (L-Profil oder T-Profil). Ein schwebender Bereich kann aber auch in mindestens zwei voneinander beabstandeten Bereichen gestützt sein und eine Art Brücke bilden. Die Brücke, abgesehen von ihren gestützten Bereichen, schwebt über dem Trägersubstrat.
  • Auf der Oberseite des Trägersubstrats ist vorzugsweise eine Wachstumsschicht angeordnet. Die Wachstumsschicht umfasst vorzugsweise eine Haftungsschicht, die metallisches Ti oder eine Ti-Legierung enthält. Die Dicke der Haftungsschicht beträgt z. B. bis 50 nm oder mehr. Die Wachstumsschicht umfasst außerdem vorzugsweise mindestens eine weitere Schicht, die auf der Haftungsschicht erzeugt ist. Die Teilschichten der Wachstumsschicht werden beispielsweise durch Sputtern aufgetragen. Die obere Teilschicht der Wachstumsschicht, die vorzugsweise maximal 1 Mikrometer dick ist, kann Cu oder Ni enthalten. Die Wachstumsschicht kann auch strukturiert sein.
  • Strukturen der Wachstumsschicht dienen z. B. als Unterlage zur Erzeugung einer hochqualitativen Leiterbahn. Die Leiterbahn ist auf der Wachstumsschicht angeordnet und weist mindestens eine auf der Wachstumsschicht aufgewachsene, leitfähige Schicht, vorzugsweise eine Metallschicht, auf. Die Metallschicht ist vorzugsweise in einem Abscheidungsverfahren wie z. B. in einem galvanischen oder stromlosen Verfahren erzeugt.
  • Eine mittels Abscheidungsverfahrens, insbesondere galvanischen Abscheidens erzeugte Metallisierung zeichnet sich durch eine hohe Reproduzierbarkeit, Strukturierbarkeit und geringe Rauhigkeit aus. Die geringe Rauhigkeit der Metallschicht ist für eine hohe Leitfähigkeit an der Oberfläche von Bedeutung.
  • Die Metallschicht umfasst vorzugsweise mindestens eine Schicht, die metallisches Kupfer oder eine Kupferlegierung enthält. Neben Kupfer können z. B. folgende Materialien verwendet werden: Ni, Ag, Au, Al.
  • Für die oberste Teilschicht der Wachstumsschicht kann im Prinzip das gleiche Material wie für die Leiterbahn verwendet werden, insbesondere Kupfer. Aufgrund eines beträchtlichen Höhenunterschieds – wenige Mikrometer bei der Wachstumsschicht gegen mindestens 10 Mikrometer bei der Leiterbahn – kann der Prozess so geführt werden, dass beim Ätzen der Wachstumsschicht die Oberfläche der Leiterbahn nur unwesentlich angegriffen wird.
  • Das Material der jeweiligen Teilschicht der Wachstumsschicht unterscheidet sich in einer weiteren Variante von demjenigen der Leiterbahn und der ersten Rahmenstruktur, um selektives Ätzen der Wachstumsschicht zu ermöglichen. Dabei können die nicht von der Leiterbahn bedeckten Bereiche der Wachstumsschicht entfernt werden, ohne dass das Material der Leiterbahn dabei angegriffen wird. In einer Variante enthält die zu einer kupferhaltigen Leiterbahn gewandte, vorzugsweise kupferfreie Teilschicht der Wachstumsschicht Nickel. In einer weiteren Variante enthält die zu einer nickelhaltigen Leiterbahn gewandte, vorzugsweise nickelfreie Teilschicht der Wachstumsschicht Kupfer.
  • Alternativ kann die Oberfläche der Leiterbahn z. B. noch vor dem Entfernen der als Ätzmaske verwendeten Fotoresistschicht vergoldet oder durch ein anderes organisches oder anorganisches Material beschichtet werden, das ein selektives Ätzen der Wachstumsschicht ermöglicht.
  • Die frei liegende Oberfläche bzw. die Oberseite der Leiterbahn ist vorzugsweise in hohem Maße eben. Vorzugsweise- gilt für mindestens 80% der Oberseite der Leiterbahn, dass keine Rauhigkeiten über 100 nm auftreten. Die Oberseite der Leiterbahn ist ggf. planarisiert.
  • Der Rahmen weist mindestens eine Rahmenstruktur oder mehrere übereinander angeordnete Rahmenstrukturen auf. Zumindest die erste (unterste) auf dem Trägersubstrat angeordnete Rahmenstruktur wird vorzugsweise im gleichen Verfahrensschritt und aus dem gleichen Material erzeugt wie die Leiterbahn selbst. Zumindest ein Teil der Leiterbahn und zumindest eine Rahmensstruktur kann also ein und dasselbe Material aufweisen.
  • Der Rahmen ist vorzugsweise leitfähig. Der Rahmen ist vorzugsweise höher als die Gesamthöhe eines Schichtaufbaus, der die Wachstumsschicht und die darauf angeordnete Leiterbahn umfasst. Die Höhe des Rahmens wird bei Verwendung der Flip-Chip-Technologie abhängig von der gewünschten Bump-Höhe gewählt. Der Höhenunterschied zwischen der Leiterbahn und dem Rahmen beträgt vorzugsweise mindestens 5 Mikrometer. Der Höhenunterschied kann durch die Aufdickung der zusammen mit der Leiterbahn erzeugten ersten Rahmenstruktur oder durch nachträgliches Auftragen einer zweiten Rahmenstruktur erzielt werden. Die zweite Rahmenstruktur kann eine vorzugsweise zum Chip gewandte lötfähige Schicht umfassen.
  • Im Randbereich der Unterseite des Chips kann eine rahmenförmige Metallstruktur angeordnet sein, die mit dem Rahmen z. B. durch eine Lötverbindung fest verbunden ist.
  • Die zur Bildung des Reaktanzelements vorgesehene Leiterbahn kann vorteilhaft und kostengünstig in Verfahrensschritten er zeugt werden, die – wie z. B. die Erzeugung des umlaufenden Rahmens und dessen Verbindung mit dem Chip – zur Verkapselung der Bauelement-Strukturen des Chips vorgesehen sind.
  • Das Bauelement kann in einem nachstehend beschriebenen Verfahren hergestellt werden.
  • Auf der Oberseite des Trägersubstrats wird eine Haftungsschicht erzeugt. Auf der Haftungsschicht wird eine weitere, vorzugsweise leitfähige Schicht, die Wachstumsschicht, – auf Englisch „seedlayer" – erzeugt. Auf dieser Schicht wird eine Fotoresistschicht aufgebracht, die zur Bildung einer Maske durch eine Direktbelichtung mittels eines Laserstrahls strukturiert wird. Alternativ können auch andere Strukturierungsverfahren wie Maskenbelichtung oder Siebdruckverfahren verwendet werden. Im Fotoresist werden Öffnungen erzeugt. Dabei werden Bereiche der Wachstumsschicht entsprechend der vorgegebenen Geometrie des Reaktanzelements sowie ggf. der Kontaktflächen und/oder des Rahmens freigelegt. Somit werden Graben bzw. Rillen für den Rahmen und die Strukturen des Reaktanzelements gebildet. Der Boden der jeweiligen Sacklochvertiefung und des jeweiligen Grabens ist durch die Wachstumsschicht gebildet. Die Wände der Sacklochvertiefungen und der Graben sind durch die Innenwände der in der Fotoresistschicht ausgebildeten Öffnungen gebildet.
  • Durch die Direktbelichtung mittels des Laserstrahls können bei der Ausbildung der Leiterbahnen relativ hohe Aspektverhältnisse realisiert werden. Unter einem Aspektverhältnis versteht man bei der jeweiligen Struktur das Verhältnis der Höhe zur Breite. Insbesondere gelingt es, ein Aspektverhältnis von ca. 1:1 oder 2:1 und darüber hinaus zu realisieren.
  • Im nächsten Verfahrensschritt werden die Sacklochvertiefungen und die Graben gefüllt. D. h. in diesen Bereichen wird auf der Wachstumsschicht eine Metallschicht erzeugt. Die Metallschicht wird vorzugsweise aufgewachsen oder abgeschieden. In Betracht kommen beispielsweise eine galvanische Abscheidung oder eine stromlose Abscheidung.
  • Die Sacklöcher werden vorzugsweise nur bis zu einer bestimmten Höhe, die kleiner als die Höhe der Fotoresistschicht ist, gefüllt. Die Fotoresistschicht mit den gefüllten Sacklöchern wird vorzugsweise mittels eines mechanischen Verfahrens planarisiert. Dabei wird nicht nur ein Teil der Fotoresistschicht abgetragen, sondern auch die Oberfläche der Strukturen der Metallschicht poliert. Ein Diamant-Fräsverfahren ist dafür besonders gut geeignet.
  • Durch eine geringe Rauhigkeit der Oberfläche können Verluste durch den Skineffekt verringert werden.
  • Nach dem Entfernen der Fotoresistschicht wird der ursprünglich durch die Fotoresistschicht bedeckte Bereich der Wachstumsschicht weggeätzt. Falls die Oberfläche der Leiterbahn durch den Ätzprozess aufgeraut wird, kann sie nach dem Ätzen wieder planarisiert werden.
  • Die als Kontaktflächen vorgesehenen Strukturen der Metallschicht können eine kleinere Höhe als zur Bildung des Reaktanzelements vorgesehene Strukturen der Metallschicht aufweisen. Die zur Bildung des Rahmens und der Kontaktflächen vorgesehenen Strukturen der Metallschicht können höher als die Strukturen des Reaktanzelements ausgebildet werden. Der Höhenunterschied kann durch einen zusätzlichen Lithographie-Schritt erzielt werden. Dabei wird im Bereich der Kontaktflä chen bzw. im Bereich der zur Bildung der Spule vorgesehenen Leiterbahn eine zusätzliche Fotoresistschicht aufgetragen, die weiteres Abscheiden des Materials verhindert. Die jeweils nicht abgedeckten Bereiche der Metallschicht werden bezüglich der Höhe verstärkt.
  • Auf die Kontaktflächen oder alternativ auf die Anschlüsse des Chips kann eine lötfähige Masse aufgetragen werden. Auf den Rahmen oder auf eine rahmenförmige Metallstruktur, die im Randbereich der Unterseite des Chips angeordnet ist, kann auch eine lötfähige Masse aufgetragen werden. Alternativ können auch weitere Verbindungstechnologien wie Stud-Bumps oder Cu-Pillars eingesetzt werden.
  • Der Chip wird auf dem Trägersubstrat so angeordnet, dass er durch den Rahmen gestützt ist. Diese Anordnung wird erwärmt, wobei die lötfähige Masse schmilzt. Nach dem Abkühlen wird der Chip mit den Kontaktflächen des Substrats mittels Bumps und mit dem Rahmen mittels eines Lötrahmens fest verbunden.
  • In einer Variante des Verfahrens besteht die Möglichkeit, mittels eines Mehrschichtprozesses mit mindestens zwei Lithographie-Schritten eine „schwebende" Spule zu realisieren. Nach dem Planarisieren der Oberfläche der durch die erste Metallschicht und die erste Fotoresistschicht gebildeten Schicht wird auf einigen Bereichen der Fotoresistschicht eine weitere strukturierte Fotoresistschicht erzeugt. Dabei werden neue Sacklöcher gebildet, deren Boden teilweise durch die Oberfläche der unteren Fotoresistschicht und teilweise durch die Oberfläche der ersten Metallschicht gebildet ist. Diese Sacklöcher werden vorzugsweise mit dem gleichen Material wie die ersten Sacklöcher gefüllt. Dabei entsteht eine zweite Metallschicht, die in einer Variante breitere Strukturen als die erste Metallschicht aufweist. Die Strukturen der zweiten Metallschicht stützen sich teilweise auf die Strukturen der ersten Metallschicht und sind teilweise auf der ersten Fotoresistschicht angeordnet.
  • Danach wird die Oberfläche der durch die zweite Metallschicht und die zweite Fotoresistschicht gebildeten Schicht vorzugsweise planarisiert. Die Fotoresistschichten werden danach entfernt. Danach wird die Wachstumsschicht weggeätzt. Die Bereiche der zweiten Metallschicht, die ursprünglich auf der ersten Fotoresistschicht angeordnet waren, bleiben dabei quasi schwebend, also durch einen Luftspalt vom Trägersubstrat beabstandet.
  • Der gewünschte Induktivitätswert der Spule kann durch die Veränderung der Geometrie der Leiterbahn vor dem Aufsetzen des Chips eingestellt werden. Die Leiterbahn kann abgedünnt werden. Die Leiterbahn kann alternativ aufgedickt werden. Dafür kommt beispielsweise ein Ink-Jet-Verfahren zum Aufdrucken leitfähiger Strukturen in Betracht. Galvanische, stromlose oder Laser-gestützte Abscheidungsverfahren sind auch geeignet.
  • Die Leiterbahn kann durch einen mechanischen Druck gequetscht oder anderweitig verformt werden. Die Breite der Leiterbahn kann auch verändert, insbesondere verringert, werden, was in einer vorteilhaften Variante mittels eines Laserstrahls bewerkstelligt werden kann.
  • Durch eine geeignete Ausgestaltung der Leiterbahn gelingt es, eine Temperaturdrift des jeweiligen im Chip realisierten Filters zu verringern, indem sich die Geometrie der Spule durch die Temperaturänderung verändert. Die Spule wird dabei vor zugsweise so eingesetzt, dass die jeweilige Flanke des Durchlassbereichs des Filters, die mit steigender Temperatur tendenziell nach unten driftet, durch den Temperaturgang der Spule in die entgegen gesetzte Richtung verschoben wird.
  • Die Abstimmung der Spule kann auch durch die nachträgliche Anpassung der Geometrie erfolgen.
  • Man kann beispielsweise bei einem Ladder-Type- oder Lattice-Type-Filter, das in Serienzweigen angeordnete Serienresonatoren und in Querzweigen angeordnete Parallelresonatoren umfasst, eine Spule parallel zu mindestens einem der Serienresonatoren schalten. Dadurch verschiebt man die Antiresonanz des betreffenden Resonators und damit auch die rechte Flanke der Übertragungsfunktion des Filters zu höheren Frequenzen. Eine Erwärmung des Bauelements würde nun zunächst zu einer Verschiebung der rechten Filterflanke zu niederen Frequenzen führen. Gleichzeitig wird aber durch Wärmeausdehnung die Spule geometrisch größer und bekommt damit auch einen größeren Induktivitätswert. Dies verschiebt tendenziell die rechte Flanke wieder etwas weiter nach rechts, bzw. kompensiert zumindest teilweise die Temperaturdrift der rechten Flanke des Passbands.
  • Für die Antiresonanz ω0(L, T) gilt für den Fall dass L konstant bzgl. der Temperatur T ist:
    Figure 00130001
    Wenn nun die Spule eine temperaturabhängige Induktivität L(T) aufweist ergibt sich folgende Temperaturabhängigkeit der Antiresonanz:
    Figure 00130002
  • Hierbei ist der zweite Summand bei SAW und BAW normalerweise immer negativ. Für die hier erwähnte Beispielschaltung ist
    Figure 00140001
    jedoch positiv und
    Figure 00140002
    ist ebenfalls positiv für Spulensubstrate, die sich mit zunehmender Temperatur ausdehnen, da die Induktivität proportional zu der von der Spule umschlossenen Fläche ist. Damit kann prinzipiell der Resona tor und die Spule so dimensioniert werden, dass
    Figure 00140003
    gilt. Günstig ist insbesondere
    Figure 00140004
    relativ groß zu wählen.
  • Dies kann durch Verwendung eines Substrats, oder einer Schicht zwischen Spule und Substrat, für die Spule mit einem großen Ausdehnungskoeffizienten geschehen. Die Spule kann auch in die Zwischenschicht eingebettet sein.
  • Ein analoges Vorgehen ist auch bei Verwendung einer Parallelkapazität möglich.
  • Das Trägersubstrat weist mindestens eine dielektrische Schicht z. B. aus Keramik oder einem anderen geeigneten Material auf. Dabei kommt sowohl eine LTCC-Keramik als auch eine HTCC-Keramik in Betracht. LTCC steht für Low Temperature Cofired Ceramics. HTCC steht für High Temperature Cofired Ceramics.
  • Auf der Oberseite des Substrats sind Kontaktflächen, die zur elektrischen Kontaktierung des Chips vorgesehen sind, angeordnet. Aus der Unterseite des Substrats sind Außenanschlüsse des Bauelements angeordnet. Das Trägersubstrat weist in einer vorteilhaften Variante eine Mehrzahl der dielektrischen Schichten und Metallisierungsebenen auf. Die dielektrischen Schichten und die Metallisierungsebenen sind in abwechselnder Reihenfolge übereinander angeordnet.
  • Im Trägersubstrat sind Durchkontaktierungen angeordnet, die zur vertikalen elektrischen Verbindung zwischen verschiedenen Metallisierungsebenen dienen. Im Trägersubstrat sind vor allem zur Verdrahtung des Chips mit den Außenanschlüssen des Bauelements dienende Elemente, insbesondere in der jeweiligen Metallisierungsebene verlaufenden Leiterbahnen und Durchkontaktierungen, angeordnet.
  • Die Metallisierungsebenen sind zur Bildung von Leiterbahnabschnitten und leitfähigen Flächen strukturiert. Mithilfe der Leiterbahnabschnitte und der leitfähigen Flächen können verschiedene passive elektrische Komponenten, insbesondere Übertragungsleitungen, Kondensatoren und Spulen, nachgebildet sein.
  • Im Trägersubstrat können mittels der passiven Komponenten im Prinzip diverse Funktionsblöcke, insbesondere mindestens ein Tiefpassfilter, mindestens ein Hochpassfilter, mindestens ein Überträger, mindestens eine Streifenleitung usw., realisiert werden. Es besteht die Möglichkeit, mindestens einen Funktionsblock des Bauelements teilweise im Inneren des Trägersubstrats und teilweise auf der Oberseite des Trägersubstrats, vorzugsweise im Hohlraum, zu realisieren.
  • Die im Hohlraum, auf der Oberseite des Trägersubstrats angeordnete Spule kann einen Teil einer mehrlagigen Spule bilden, die teilweise durch Leiterbahnen in den innen liegenden Metallisierungsebenen des Trägersubstrats realisiert ist.
  • Im Trägersubstrat kann mindestens eine mit Masse verbundene leitfähige Fläche angeordnet sein. Diese Fläche wird als Massefläche – auf Englisch „ground plane" – bezeichnet. Die ansonsten relativ großflächig ausgebildete Massefläche weist vorzugsweise mindestens eine Aussparung auf, die im Bereich unterhalb des Reaktanzelements angeordnet ist. In einer Variante ist der unterhalb des Reaktanzelements angeordnete Bereich des Trägersubstrats frei von Leiterbahnen oder Metallflächen, die z. B. breiter als 130 Mikrometer sind, vorzugsweise zumindest bis zu einer Tiefe von 200 Mikrometern. Die Tiefe wird von der Unterseite des Reaktanzelements nach unten gemessen.
  • Die Massefläche kann alternativ eine Aussparung in Form mindestens eines Schlitzes aufweisen, der sich in einer Projektionsebene vorzugsweise mit der Leiterbahn der Spule mindestens einmal kreuzt. Der Schlitz ist vorzugsweise mindestens so lang wie der halbe Durchmesser des von der Spule belegten Bereichs.
  • Die Massefläche kann alternativ in dem unterhalb der Spule angeordneten Bereich gelocht sein. Die Löcher oder Schlitze können eine periodische Anordnung bilden.
  • Die Leiterbahn weist in einer Variante eine erste leitfähige Schicht und eine teilweise auf der ersten leitfähigen Schicht angeordnete zweite leitfähige Schicht auf, die eine größere Breite als die erste leitfähige Schicht aufweist. Mindestens ein Bereich der zweiten leitfähigen Schicht ist vorzugsweise durch einen Spalt vom Trägersubstrat beabstandet, wobei er in einer Variante schwebend ausgebildet ist. Der Spalt kann insbesondere ein Luftspalt sein. Der Spalt kann alternativ mit einem Material gefüllt sein, der von demjenigen des Trägersubstrats unterschiedlich ist.
  • Mindestens ein Teil der Spule kann im Trägersubstrat angeordnet sein. Oder die auf der Oberseite des Trägersubstrats rea lisierte Spule ist an eine im Trägersubstrat angeordnete Spule angeschlossen.
  • Im Hohlraum, d. h. zwischen dem Chip und dem Trägersubstrat, ist in einer Variante mindestens eine leitfähige Struktur angeordnet, die mindestens einen Abschnitt einer Übertragungsleitung oder mindestens eine Platte eines Kondensators realisiert. In einer Variante ist im Hohlraum neben der mindestens einen Spule sowohl mindestens eine Übertragungsleitung als auch mindestens ein Kondensator realisiert.
  • Die Spule weist eine parasitäre Parallelkapazität und eine kapazitive Kopplung zu benachbarten leitfähigen Strukturen des Bauelements auf. Dabei wird ein effektiver Parallelschwingkreis gebildet, der bei entsprechend hohen Frequenzen eine Resonanz aufweist. Der Induktivitätswert und die räumliche Ausrichtung der Spule sind so gewählt, dass die Resonanzfrequenz des Parallelschwingkreises oberhalb der Arbeitsfrequenz des Bauelements liegt. Die Resonanzfrequenz ist vorzugsweise um mindestens den Faktor 1,5 höher als die Arbeitsfrequenz. Somit gelingt es, bei der Arbeitsfrequenz des Bauelements eine besonders hohe Güte der Spule zu erzielen.
  • Mittels zwei Induktivitäten, die wie vorstehend erläutert ausgebildet sind, kann ein Transformator realisiert werden.
  • Die Windungen von zwei Spulen, die zusammen einen Transformator bilden, können gegensinnig verlaufen. Die Windungen von zwei Spulen können aber auch gleichsinnig verlaufen.
  • Ein Kondensator kann mittels zwei übereinander angeordneten elektrisch leitfähigen Flächen realisiert sein. Zumindest eine dieser Flächen ist in einer innen liegenden Ebene des Trä gersubstrats angeordnet. Die andere leitfähige Fläche kann auch im Substratinneren angeordnet sein. Sie kann aber auch auf der Oberfläche des Trägersubstrats angeordnet sein. Die zweite leitfähige Fläche ist vorzugsweise im geschlossenen Hohlraum, unterhalb des Chips angeordnet.
  • Der Kondensator kann alternativ in einer Ebene ausgebildet sein. Der Kondensator weist in diesem Fall zwei ineinander greifende kammartige Elektroden auf.
  • Im Folgenden werden das angegebene Bauelement und seine vorteilhaften Ausgestaltungen anhand von schematischen und nicht maßstabgetreuen Figuren erläutert. Es zeigen:
  • 1A, 1B, 1C, 1D, 2, 3 jeweils ein Bauelement mit einem Trägersubstrat, einem Chip und einem Reaktanzelement auf der Oberseite des Trägersubstrats;
  • 4 eine Spule mit brückenartigen schwebenden Bereichen;
  • 5A eine Ansicht eines als spiralförmige Leiterbahn ausgebildeten Reaktanzelements;
  • 5B eine Ansicht einer mäanderförmig ausgebildeten Leiterbahn;
  • 5C eine Ansicht eines in einer Ebene ausgebildeten Kondensators mit ineinander greifenden kammartigen Elektroden;
  • 6A bis 6F verschiedene Verfahrensschritte zur Erzeugung einer Spule auf der Obersite des Trägersubstrats;
  • 7A bis 7G verschiedene Verfahrensschritte zur Erzeugung einer schwebenden Induktivität;
  • 8 ein weiteres Beispiel für die Spule mit schwebenden Bereichen.
  • In 1A, 2 und 3 ist jeweils ein Bauelement mit einem Trägersubstrat 1 und einem auf diesem mittels Flip-Chip-Technik montierten Chip 2 gezeigt. Der umlaufende Randbereich des Chips 2 stützt sich auf den umlaufenden Rahmen 3, der auf der Oberseite des Substrats angeordnet ist.
  • Der Chip 2 weist akustisch aktive Bauelement-Strukturen 21 auf, die mindestens einen SAW- oder BAW-Resonator umfassen. SAW steht für Surface Acoustic Wave. BAW steht für Bulk Acoustic Wave. Die Bauelement-Strukturen 21 können über elektrische Kontakte 22 des Chips kontaktiert werden. Die Bauelement-Strukturen 21 und die Kontakte 22 sind auf der Unterseite des Chips 2 angeordnet.
  • Das Trägersubstrat 1 weist mehrere dielektrische Schichten auf, wobei in 1A bis 3 nur zwei Schichten gezeigt sind. Jede dielektrische Schicht ist zwischen zwei Metallisierungsebenen angeordnet.
  • In der obersten Metallisierungsebene, die auf der Oberseite des Substrats 1 angeordnet ist, sind Kontaktflächen 32, mindestens eine spiralförmige Leiterbahn 31 und der Rahmen 3 ausgebildet. Mittels der Leiterbahn 31 ist eine Spule als eine „liegende Spule" realisiert. Die Kontaktflächen 32 können von einer diskreten Metallisierung (siehe 2) oder auch von der Oberfläche einer Durchkontaktierung gebildet sein.
  • Die Ansicht der Spule von oben ist in der 5A gezeigt. In der untersten Metallisierungsebene sind Außenanschlüsse 35 des Bauelements als SMD-Kontakte ausgebildet. SMD steht für Surface Mounted Device (Design). In der innen liegenden Metallisierungsebene sind Leiterbahnen 37 und eine Massefläche angeordnet. Die Massefläche ist unterhalb der Spule ausgespart.
  • Zwischen dem Trägersubstrat 1, dem Chip 2 und dem Rahmen 3 ist ein geschlossener Hohlraum 8 angeordnet. Die Bauelement-Strukturen 21, die elektrischen Kontakte 22 des Chips, die Kontaktflächen 32 und die Leiterbahn 31 sind in diesem Hohlraum angeordnet und dadurch vor Korrosion geschützt. Zusätzlich kann die Oberfläche durch organische oder anorganische Schutzschichten passiviert sein. Die Höhe des Rahmen ist so gewählt, dass bei der gegebenen Höhe der Bumps 4, der Leiterbahn 31 und der Bauelement-Strukturen 21 zwischen der Spule und den Strukturen 21 ein ausreichend breiter Spalt von z. B. mindestens 5 Mikrometern gewährleistet ist.
  • In der Variante gemäß der 1A wird die Spule an einem Ende über die Durchkontaktierungen 36 und am anderen Ende über die Durchkontaktierungen 38 kontaktiert. Die Spule ist über Durchkontaktierungen 38 die Verbindung 34 und die Durchkontaktierung 33 mit der Kontaktfläche 32 leitend verbunden. Die Kontaktfläche 32 ist über einen Bump 4 mit dem elektrischen Kontakt 22 des Chips 2 verbunden.
  • In der Variante gemäß der 1B ist der Rahmen 3 direkt über mindestens einer Durchkontaktierung 36 erzeugt und somit an eine im Substrat integrierte Massefläche und/oder einen Masseanschluss des Bauelements angebunden. Die Leiterbahn 31 ist in diesem Ausführungsbeispiel an den Rahmen 3 angeschlossen.
  • In der Variante gemäß der 2 ist die Kontaktfläche 32 und das in diesem Fall masseseitige Ende der Spule mittels einer Verbindungs-Leiterbahn verbunden, die auf der Oberseite des Trägersubstrats 1 ausgebildet ist. Dies gilt in einer Variante in entsprechender Weise auch für das andere Ende der Spule. Die Oberfläche der Verbindungs-Leiterbahn ist vorzugsweise mit einem Lötstopp-Lack oder einem anderen als Lötstopp geeigneten Material bedeckt.
  • Es besteht die Möglichkeit, einen Bump wie in der Variante gemäß der 3 direkt über dem jeweiligen Ende der Spule anzuordnen. Auch in diesem Fall ist die Verwendung einer Lötstopp-Schicht sinnvoll, um einen als Kontaktfläche vorgesehenen Bereich der Leiterbahn 31 zu begrenzen.
  • In 3 haben verschiedene Bumps wegen des Höhenunterschieds zwischen der Leiterbahn 31 und den Kontaktflächen 32 voneinander unterschiedliche Höhen.
  • Auf der Oberseite des Substrats 1 ist eine Wachstumsschicht 5 angeordnet. Der Rahmen 3, die Kontaktflächen 32 und die Leiterbahn 31 sind auf der Wachstumsschicht 5 ausgebildet.
  • Die Kontaktflächen 32 und die Leiterbahn 31 umfassen jeweils eine auf der Wachstumsschicht 5 angeordnete leitfähige Schicht 7. Der Rahmen 3 weist eine auf der Wachstumsschicht 5 angeordnete erste Rahmenstruktur, die mittels der leitfähigen Schicht 7 realisiert ist, und eine auf dieser angeordnete zweite Rahmenstruktur, die mittels einer weiteren leitfähigen Schicht 73 realisiert ist, auf.
  • Die Leiterbahn 31, mit der die Spule realisiert ist, kann gemäß der 5A in Form einer Spirale ausgebildet sein. Die Leiterbahn kann auch gemäß der 5B in Form eines Mäanders ausgebildet sein. Im Trägersubstrat integrierte Leiterbahnen können auch als Spirale oder Mäander ausgebildet sein.
  • Verschiedene Varianten zur Ausbildung eines Kondensators sind in den 1C, 1D und 5C gezeigt.
  • Der Kondensator ist in 1C, 1D mittels zwei übereinander angeordneten elektrisch leitfähigen Flächen 91, 93 realisiert.
  • In der Variante gemäß der 1C ist die Fläche 93 in einer innen liegenden Ebene des Trägersubstrats 1 angeordnet. Die andere leitfähige Fläche 91 ist in dieser Variante auf der Oberfläche des Trägersubstrats angeordnet. Sie befindet sich im geschlossenen Hohlraum 8 unterhalb des Chips 2. Das Dielektrikum des Kondensators ist durch das zwischen den Flächen 91, 93 angeordnete dielektrische Material des Trägersubstrats 1 gebildet.
  • In der Variante gemäß der 1D ist der Kondensator auf der Oberfläche des Trägersubstrats 1, im geschlossenen Hohlraum 8 realisiert. Die leitfähige Fläche 91 ist auf der Oberfläche des Trägersubstrats 1 angeordnet. Auf der leitfähigen Fläche 91 ist eine dielektrische Schicht 92 angeordnet. Auf der dielektrischen Schicht 92 ist die leitfähige Schicht 93 angeordnet.
  • Die dielektrische Schicht 92 enthält in einer vorteilhaften Variante ein von BCB (Benzocyclobuten) abgeleitetes Polymer oder ein anderes geeignetes organisches oder anorganisches Material.
  • In der 5C ist ein in einer Ebene ausgebildeter Kondensator mit ineinander greifenden kammartigen Elektroden 91, 93 gezeigt. Dieser Kondensator ist in einer Variante im Substratinneren angeordnet. Sie kann aber auch auf der Oberfläche des Trägersubstrats angeordnet sein. Sie ist vorzugsweise im geschlossenen Hohlraum, unterhalb des Chips angeordnet.
  • Das Verfahren zur Herstellung des Trägersubstrats mit einer frei liegenden Spule, die eine besonders glatte Oberfläche aufweist, ist in den 6A bis 6F erläutert.
  • Auf dem Trägersubstrat 1 wird eine Wachstumsschicht 5 erzeugt (6A). Auf der Wachstumsschicht 5 wird eine strukturierte Fotoresistschicht 6 erzeugt. Die Fotoresistschicht weist in den Bereichen, die für Kontaktflächen 32, die Leiterbahn 31 und den Rahmen 3 vorgesehen sind, Öffnungen 61 auf (6B).
  • Die Öffnungen 61 werden zur Bildung der ersten leitfähigen Schicht 7 zumindest teilweise mit Metall gefüllt. Das Metall wird auf frei liegenden Bereichen der Wachstumsschicht 5 vorzugsweise durch eine galvanische oder stromlose Abscheidung aufgebracht (6C). Die Oberfläche der Fotoresistschicht 6 mit den gefüllten Öffnungen 61 wird planarisiert (6D). Die Fotoresistschicht 6 wird entfernt (6E). Danach wird die Wachstumsschicht 5 geätzt.
  • In der 4 ist eine als eine „schwebende" Spule ausgebildete Spule gezeigt. Die Leiterbahn 31 ist mittels einer ersten leitfähigen Schicht 7 und einer weiteren leitfähigen Schicht 71 gebildet. Strukturen der ersten leitfähigen Schicht 7 sind als Abstandhalter zwischen der zweiten leitfähigen Schicht 71 und dem Substrat 1 vorgesehen. Sie tragen die brückenartig schwebenden Strukturen der leitfähigen Schicht 71. Auf diese Weise ist eine flache Luftspule nachgebildet.
  • Das Verfahren zur Herstellung einer schwebenden Spule ist in den 7A bis 7G erläutert. Die Verfahrensschritte gemäß den 7A bis 7D entsprechen dem in Zusammenhang mit 6A bis 6D bereits erläuterten Verfahren.
  • Nach dem Planarisieren wird auf der ersten Fotoresistschicht 6 mit den Strukturen der leitfähigen Schicht 7 eine zweite Fotoresistschicht 62 mit Öffnungen erzeugt. Diese Öffnungen werden zur Bildung der zweiten leitfähigen Schicht 71 mit einem leitfähigen Material gefüllt. Danach wird planarisiert (siehe 7E). Die eben beschriebenen Verfahrensschritte entsprechen im Prinzip den 6B bis 6D.
  • Der mittels der zweiten leitfähigen Schicht 71 realisierte Teil der Leiterbahn 31 ist breiter oder länger als die darunter liegenden Strukturen der ersten leitfähigen Schicht 7. Der zunächst durch die Fotoresistschicht 6 gestützte Bereich der zweiten leitfähigen Schicht 71 wird nach dem Entfernen der Fotoresistschicht schwebend (7F).
  • Danach wird die Wachstumsschicht 5 weggeätzt (7G).
  • Die in der 7G gezeigte „Luftspule" weist ein L-Profil auf. Die „Luftspule" gemäß der 8 weist im Querschnitt ein T-Profil auf.
  • 1
    Trägersubstrat
    2
    Chip
    21
    akustische Bauelement-Strukturen
    22
    Anschlüsse des Chips
    3
    Rahmen
    31
    Leiterbahn zur Bildung der Induktivität
    32
    Kontaktfläche auf dem Trägersubstrat
    33, 36, 38
    Durchkontaktierung
    34
    innen liegende Leiterbahn
    35
    Anschlüsse des Bauelements auf der Unterseite des Trägersubstrats
    4
    Bump
    5
    Wachstumsschicht
    6, 62
    Fotoresistschicht
    61
    Öffnungen
    7
    erste leitfähige Schicht
    71
    zweite leitfähige Schicht
    73
    weitere leitfähige Schicht
    8
    Hohlraum
    81
    Luftspalt
    91, 93
    Elektroden eines Kondensators
    92
    Dielektrikum des Kondensators
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • - US 2006/0151203 A1 [0001]

Claims (31)

  1. Elektrisches Bauelement – mit einem Trägersubstrat (1) und einem auf diesem montierten Chip (2), – mit mindestens einem Reaktanzelement, das zumindest teilweise zwischen dem Trägersubstrat (1) und dem Chip (2) angeordnet und zumindest teilweise mittels mindestens einer Leiterbahn (31) realisiert ist, – wobei das Reaktanzelement mindestens eine Spule, mindestens einen Kondensator und/oder mindestens eine Übertragungsleitung umfasst.
  2. Bauelement nach Anspruch 1, – wobei der Chip (2) mit akustischen Wellen arbeitende Bauelement-Strukturen (21) aufweist, die auf der zum Trägersubstrat (1) gewandten Seite des Chips (2) angeordnet sind, – wobei die Bauelement-Strukturen (21) zumindest eine Komponente umfassen, ausgewählt aus einem akustischen Resonator, einem elektroakustischen Wandler und einem akustischen Reflektor.
  3. Bauelement nach Anspruch 2, – wobei zwischen dem Chip (2) und dem Trägersubstrat (1) im Randbereich des Chips (2) ein umlaufender Rahmen (3) angeordnet ist, – wobei zwischen dem Rahmen (3), dem Chip (2) und dem Trägersubstrat (1) ein geschlossener Hohlraum (8) gebildet ist, in dem die Bauelement-Strukturen (21) und zumindest eine Leiterbahn (31) des Reaktanzelements angeordnet ist.
  4. Bauelement nach einem der Ansprüche 1 bis 3, – wobei das Trägersubstrat (1) LTCC- oder HTCC-Schichten aufweist.
  5. Bauelement nach Anspruch 1 bis 4, – wobei das Trägersubstrat mehrlagige Schichten aufweist.
  6. Bauelement nach einem der Ansprüche 1 bis 5, – wobei die mindestens eine Leiterbahn (31) des als Spule ausgebildeten Reaktanzelements mindestens einen Abschnitt in Form einer Spirale aufweist.
  7. Bauelement nach einem der Ansprüche 1 bis 6, – wobei für die mindestens eine Leiterbahn (31) des Reaktanzelements das Verhältnis der Höhe zur Breite mindestens 1:2 beträgt.
  8. Bauelement nach einem der Ansprüche 1 bis 7, – wobei die Höhe der mindestens einen Leiterbahn (31) des Reaktanzelements mindestens 5 Mikrometer beträgt.
  9. Bauelement nach einem der Ansprüche 1 bis 8, – wobei auf der Oberseite des Trägersubstrats (1) mindestens eine Wachstumsschicht (5) angeordnet ist, – wobei die mindestens eine Leiterbahn (31) des Reaktanzelements mindestens eine Metallschicht (7, 71) aufweist, die auf der mindestens einen Wachstumsschicht (5) aufgewachsen ist.
  10. Bauelement nach Anspruch 9, – wobei die mindestens eine Metallschicht (7, 71) zumindest teilweise mit einem elektrochemischen oder stromlosen Verfahren erzeugt ist.
  11. Bauelement nach Anspruch 9 oder 10, – wobei die Wachstumsschicht (5) eine Haftschicht umfasst, die Ti, TiW oder Cu enthält.
  12. Bauelement nach einem der Ansprüche 1 bis 11, – wobei die Oberseite der mindestens einen Leiterbahn (31) planarisiert ist.
  13. Bauelement nach einem der Ansprüche 1 bis 12, – wobei die planarisierte Oberfläche mit einer korrosionsbeständigen Schicht hoher elektrischer Leitfähigkeit versehen ist wie Au oder Ag.
  14. Bauelement nach einem der Ansprüche 1 bis 13, – wobei die planarisierte Oberfläche mit einer korrosionsbeständigen und hochohmigen Schicht versehen ist.
  15. Bauelement nach Anspruch 12, – wobei zumindest 80% der Oberseite der mindestens einen Leiterbahn (31) plan sind oder eine Rauhigkeit der Höhe unterhalb von 100 nm aufweisen.
  16. Bauelement nach einem der Ansprüche 1 bis 15, – wobei die mindestens eine Leiterbahn (31) passiviert ist.
  17. Bauelement nach einem der Ansprüche 1 bis 16, – wobei im Trägersubstrat (1) eine mit Masse verbundene leitfähige Fläche angeordnet ist, die in einem unterhalb der Leiterbahn (31) des Reaktanzelements angeordneten Bereich mindestens eine Aussparung aufweist.
  18. Bauelement nach einem der Ansprüche 1 bis 17, – wobei das mindestens eine Reaktanzelement einen Kondensator umfasst, – wobei der Kondensator eine auf der Oberseite des Trägersubstrats (1) angeordnete Schichtenfolge mit zwei Elektrodenschichten und einer zwischen den Elektrodenschichten liegenden dielektrischen Schicht umfasst.
  19. Bauelement nach Anspruch 17, – wobei die leitfähige Fläche mindestens einen Schlitz aufweist, der bei der Projektion in die Ebene, in der die Leiterbahn (31) des Reaktanzelements angeordnet ist, diese Leiterbahn mindestens einmal kreuzt.
  20. Bauelement nach einem der Ansprüche 1 bis 19, – wobei die mindestens eine Leiterbahn (31) eine erste leitfähige Schicht (7) und eine teilweise auf der ersten leitfähigen Schicht (7) angeordnete zweite leitfähige Schicht (71) aufweist, – wobei die zweite leitfähige Schicht (71) eine größere Breite als die erste leitfähige Schicht (7) aufweist. – wobei die Haftungs- und Wachstumsschicht hoch leitfähig ist. – wobei die Haftungs- und Wachstumsschicht auf einem planarisierten Trägersubstrat abgeschieden wird. – wobei die Haftungs- und Wachstumsschicht selektiv zum Material des Reaktanzelements strukturiert ist.
  21. Bauelement nach Anspruch 20, – wobei mindestens ein Bereich der zweiten leitfähigen Schicht (71) durch einen Luftspalt (81) vom Trägersubstrat (1) beabstandet ist.
  22. Bauelement nach Anspruch 20 oder 21, – wobei Strukturen der ersten leitfähigen Schicht (7) als Abstandhalter vorgesehen sind, die brückenartig schwebende Strukturen der zweiten leitfähigen Schicht (71) stützen.
  23. Bauelement nach einem der Ansprüche 2 bis 22, – wobei zumindest ein Teil der mindestens einen Leiterbahn (31) und zumindest ein Teil des Rahmens (3) das gleiche Material mit der gleichen Beschaffenheit aufweisen.
  24. Bauelement nach einem der Ansprüche 2 bis 23, – wobei der Rahmen (3) höher ist als die mindestens eine Leiterbahn (31) der Spule.
  25. Bauelement nach einem der Ansprüche 1 bis 24, – wobei mindestens ein Teil des Reaktanzelements im Trägersubstrat (1) angeordnet ist.
  26. Bauelement nach einem der Ansprüche 3 bis 25, – wobei im Hohlraum (8) mindestens eine leitfähige Struktur angeordnet ist, die mindestens einen Abschnitt einer Übertragungsleitung oder mindestens einen Teil eines Kondensators realisiert.
  27. Bauelement nach einem der Ansprüche 1 bis 26, – wobei das Reaktanzelement eine Spule umfasst, die eine kapazitive Kopplung zu den umgebenden leitfähigen Strukturen des Bauelements aufweist, so dass ein Parallelschwingkreis gebildet wird, – wobei der Induktivitätswert und die räumliche Ausrichtung der Spule so gewählt sind, dass die Resonanzfrequenz des Parallelschwingkreises oberhalb der Arbeitsfrequenz des Bauelements liegt.
  28. Bauelement nach einem der Ansprüche 2 bis 27, – wobei die mittels der Leiterbahn (31) realisierte Spule an den Rahmen (3) angeschlossen ist.
  29. Bauelement nach einem der Ansprüche 2 bis 28, – wobei der Rahmen (3) leitend mit einer Durchkontaktierung (36) verbunden ist.
  30. Bauelement nach einem der Ansprüche 1 bis 29, bei dem der Temperaturdrift der Bauelementeigenschaften durch den gegenläufigen Temperaturdrift des entsprechend dimensionierten Induktivitätswerts des als Spule ausgebildeten Reaktanzelements kompensiert ist.
  31. Bauelement nach einem der Ansprüche 1 bis 29, bei dem der Temperaturdrift der Bauelementeigenschaften durch den gegenläufigen Temperaturdrift des entsprechend dimensionierten Kapazitätswerts des als Kondensator ausgebildeten Reaktanzelements kompensiert ist.
DE102007020288A 2007-04-30 2007-04-30 Elektrisches Bauelement Active DE102007020288B4 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE102007020288A DE102007020288B4 (de) 2007-04-30 2007-04-30 Elektrisches Bauelement
JP2010504733A JP5156825B2 (ja) 2007-04-30 2008-04-29 電気部品
KR1020097024503A KR101531723B1 (ko) 2007-04-30 2008-04-29 전기 구성요소
PCT/EP2008/055255 WO2008132212A2 (de) 2007-04-30 2008-04-29 Elektrisches bauelement
US12/606,417 US8558356B2 (en) 2007-04-30 2009-10-27 Electrical Component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102007020288A DE102007020288B4 (de) 2007-04-30 2007-04-30 Elektrisches Bauelement

Publications (2)

Publication Number Publication Date
DE102007020288A1 true DE102007020288A1 (de) 2008-11-06
DE102007020288B4 DE102007020288B4 (de) 2013-12-12

Family

ID=39542761

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007020288A Active DE102007020288B4 (de) 2007-04-30 2007-04-30 Elektrisches Bauelement

Country Status (5)

Country Link
US (1) US8558356B2 (de)
JP (1) JP5156825B2 (de)
KR (1) KR101531723B1 (de)
DE (1) DE102007020288B4 (de)
WO (1) WO2008132212A2 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016111914A1 (de) * 2016-06-29 2018-01-04 Snaptrack, Inc. Bauelement mit Dünnschicht-Abdeckung und Verfahren zur Herstellung
DE102019120312A1 (de) * 2019-07-26 2021-01-28 RF360 Europe GmbH Filtervorrichtung umfassend zwei verbundene Filterschaltungen

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8941395B2 (en) * 2010-04-27 2015-01-27 3M Innovative Properties Company Integrated passive circuit elements for sensing devices
DE102010032506A1 (de) * 2010-07-28 2012-02-02 Epcos Ag Modul und Herstellungsverfahren
DE102010055649B4 (de) * 2010-12-22 2015-07-16 Epcos Ag Duplexer und Verfahren zum Herstellen eines Duplexers
JP5050111B1 (ja) * 2011-03-30 2012-10-17 株式会社東芝 テレビジョン装置および電子機器
EP2607974A1 (de) * 2011-12-22 2013-06-26 The Swatch Group Research and Development Ltd. Verfahren zur Herstellung eines Resonators
CN104067515B (zh) 2012-01-30 2016-08-24 株式会社村田制作所 弹性波装置
US9391010B2 (en) 2012-04-02 2016-07-12 Taiwan Semiconductor Manufacturing Co., Ltd. Power line filter for multidimensional integrated circuits
JP2014135448A (ja) * 2013-01-11 2014-07-24 Taiyo Yuden Co Ltd 電子部品
US9443758B2 (en) 2013-12-11 2016-09-13 Taiwan Semiconductor Manufacturing Co., Ltd. Connecting techniques for stacked CMOS devices
DE102014216767A1 (de) * 2014-08-22 2016-02-25 Zf Friedrichshafen Ag Anordnung zur Kontaktierung einer Leiterplatte
JP6310371B2 (ja) * 2014-09-11 2018-04-11 太陽誘電株式会社 弾性波デバイス
CN106716827B (zh) * 2014-10-29 2020-06-19 株式会社村田制作所 压电模块
JP6669429B2 (ja) * 2014-12-25 2020-03-18 京セラ株式会社 弾性波素子および通信装置
US10218334B2 (en) * 2015-03-18 2019-02-26 Taiyo Yuden Co., Ltd. Acoustic wave device
WO2017144956A1 (en) * 2016-02-24 2017-08-31 Telefonaktiebolaget Lm Ericsson (Publ) Band reject filters
US11201125B2 (en) * 2017-02-24 2021-12-14 Advanced Semiconductor Engineering, Inc. Semiconductor package and semiconductor process
JP7084739B2 (ja) 2018-02-21 2022-06-15 太陽誘電株式会社 マルチプレクサ
JP7068902B2 (ja) 2018-04-09 2022-05-17 太陽誘電株式会社 マルチプレクサ
DE102018118701B3 (de) * 2018-08-01 2019-10-17 RF360 Europe GmbH BAW-Resonator mit verbesserter Verbindung der oberen Elektrode
US12040776B2 (en) * 2019-07-30 2024-07-16 Intel Corporation Integrated radio frequency (RF) front-end module (FEM)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5471722A (en) * 1990-07-02 1995-12-05 Japan Radio Co., Ltd. Method of manufacturing a surface acoustic wave
WO2000054337A1 (en) * 1999-03-11 2000-09-14 Atmel Corporation Apparatus and method for an integrated circuit having high q reactive components
DE10228328A1 (de) * 2002-06-25 2004-01-22 Epcos Ag Elektronisches Bauelement mit einem Mehrlagensubstrat und Herstellungsverfahren
DE10238523A1 (de) * 2002-08-22 2004-03-04 Epcos Ag Verkapseltes elektronisches Bauelement und Verfahren zur Herstellung
DE10243511A1 (de) * 2002-09-19 2004-04-01 Robert Bosch Gmbh Verfahren und mikromechanische Vorrichtung
DE102004005668A1 (de) * 2004-02-05 2005-08-25 Epcos Ag Elektrisches Bauelement und Herstellungsverfahren
US20050242420A1 (en) * 2004-04-28 2005-11-03 Fujitsu Media Devices Limited Elastic wave device and package substrate

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5438305A (en) * 1991-08-12 1995-08-01 Hitachi, Ltd. High frequency module including a flexible substrate
JP3267049B2 (ja) * 1994-05-25 2002-03-18 株式会社村田製作所 エアブリッジ配線を有するスパイラルインダクタの製造方法
JPH08274575A (ja) * 1995-04-03 1996-10-18 Kokusai Electric Co Ltd 素子複合搭載回路基板
EP0794616B1 (de) * 1996-03-08 2003-01-29 Matsushita Electric Industrial Co., Ltd. Elektronisches Bauteil und Herstellungsverfahren
JPH10270975A (ja) * 1996-03-08 1998-10-09 Matsushita Electric Ind Co Ltd 電子部品とその製造方法
JPH11163218A (ja) * 1997-11-21 1999-06-18 Japan Radio Co Ltd パッケージ構造
US6362525B1 (en) * 1999-11-09 2002-03-26 Cypress Semiconductor Corp. Circuit structure including a passive element formed within a grid array substrate and method for making the same
DE10104574A1 (de) * 2001-02-01 2002-08-08 Epcos Ag Substrat für ein elektrisches Bauelement und Verfahren zur Herstellung
JP3744828B2 (ja) * 2001-09-14 2006-02-15 ユーディナデバイス株式会社 半導体装置
DE10164494B9 (de) * 2001-12-28 2014-08-21 Epcos Ag Verkapseltes Bauelement mit geringer Bauhöhe sowie Verfahren zur Herstellung
US7213270B2 (en) * 2003-09-25 2007-05-08 Dada Corp. Headband with inserted lining tape for headwear
JP4381113B2 (ja) * 2003-11-27 2009-12-09 三洋電機株式会社 アンテナ共用器
KR100552482B1 (ko) * 2003-11-28 2006-02-15 삼성전자주식회사 Rf 듀플렉서
JP4291164B2 (ja) * 2004-01-08 2009-07-08 富士通メディアデバイス株式会社 弾性表面波装置
DE102004020204A1 (de) * 2004-04-22 2005-11-10 Epcos Ag Verkapseltes elektrisches Bauelement und Verfahren zur Herstellung
JP2006060563A (ja) * 2004-08-20 2006-03-02 Alps Electric Co Ltd Sawフィルタ
KR100760780B1 (ko) * 2004-09-28 2007-09-21 후지쓰 메디아 데바이스 가부시키가이샤 분파기
JP2006211620A (ja) * 2005-01-31 2006-08-10 Tdk Corp フィルタ及びデュプレクサ
JP2006311183A (ja) * 2005-04-28 2006-11-09 Sony Corp 半導体装置およびその製造方法
DE102005029453B4 (de) * 2005-06-24 2022-03-17 Snaptrack, Inc. Chipbauelement mit verbesserter thermischer Beständigkeit
US20070035364A1 (en) * 2005-08-11 2007-02-15 Uppili Sridhar Titanium-tungsten alloy based mirrors and electrodes in bulk acoustic wave devices
DE102005050398A1 (de) * 2005-10-20 2007-04-26 Epcos Ag Gehäuse mit Hohlraum für ein mechanisch empfindliches elektronisches Bauelement und Verfahren zur Herstellung
DE102006025162B3 (de) * 2006-05-30 2008-01-31 Epcos Ag Flip-Chip-Bauelement und Verfahren zur Herstellung

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5471722A (en) * 1990-07-02 1995-12-05 Japan Radio Co., Ltd. Method of manufacturing a surface acoustic wave
WO2000054337A1 (en) * 1999-03-11 2000-09-14 Atmel Corporation Apparatus and method for an integrated circuit having high q reactive components
DE10228328A1 (de) * 2002-06-25 2004-01-22 Epcos Ag Elektronisches Bauelement mit einem Mehrlagensubstrat und Herstellungsverfahren
DE10238523A1 (de) * 2002-08-22 2004-03-04 Epcos Ag Verkapseltes elektronisches Bauelement und Verfahren zur Herstellung
US20060151203A1 (en) 2002-08-22 2006-07-13 Hans Krueger Encapsulated electronic component and production method
DE10243511A1 (de) * 2002-09-19 2004-04-01 Robert Bosch Gmbh Verfahren und mikromechanische Vorrichtung
DE102004005668A1 (de) * 2004-02-05 2005-08-25 Epcos Ag Elektrisches Bauelement und Herstellungsverfahren
US20050242420A1 (en) * 2004-04-28 2005-11-03 Fujitsu Media Devices Limited Elastic wave device and package substrate

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016111914A1 (de) * 2016-06-29 2018-01-04 Snaptrack, Inc. Bauelement mit Dünnschicht-Abdeckung und Verfahren zur Herstellung
DE102019120312A1 (de) * 2019-07-26 2021-01-28 RF360 Europe GmbH Filtervorrichtung umfassend zwei verbundene Filterschaltungen

Also Published As

Publication number Publication date
JP2010526456A (ja) 2010-07-29
US20100091473A1 (en) 2010-04-15
KR20100023816A (ko) 2010-03-04
KR101531723B1 (ko) 2015-06-25
WO2008132212A2 (de) 2008-11-06
JP5156825B2 (ja) 2013-03-06
DE102007020288B4 (de) 2013-12-12
US8558356B2 (en) 2013-10-15
WO2008132212A3 (de) 2009-02-05

Similar Documents

Publication Publication Date Title
DE102007020288B4 (de) Elektrisches Bauelement
DE69937217T2 (de) Vorrichtung mit einer Induktivität
DE112006002957B4 (de) Verfahren zum Herstellen eines Oberflächenwellenbauelements und Oberflächenwellenbauelement
DE20221966U1 (de) Mit akustischen Wellen arbeitendes Bauelement mit einem Anpaßnetzwerk
DE4344333A1 (de) Hochfrequenzschalter
DE69511940T2 (de) Chip-induktivität Anordnung
DE102009046183A1 (de) Vorrichtung mit einem magnetischen Bauelement und Verfahren zu dessen Herstellung
DE4119551A1 (de) Verzoegerungsleitungsvorrichtung und verfahren zur herstellung derselben
DE102004037818A1 (de) Filteranordnung mit zwei Volumenwellenresonatoren
DE112008002922T5 (de) Chip-Typ Filterkomponente
DE102004041889A1 (de) Halbleitervorrichtung mit gestapelten Halbleiterbauelementen
DE112020006801B4 (de) Metall-isolator-metall (mim) kondensator
DE102017129160B3 (de) Elektroakustisches Resonatorbauelement und Verfahren zu dessen Herstellung
DE102014111533A1 (de) Chipanordnung
DE102018118701B3 (de) BAW-Resonator mit verbesserter Verbindung der oberen Elektrode
EP1049191A2 (de) Verfahren zur Herstellung von elektronischen Bauelementen mit Streifenleitungen
WO2014118079A1 (de) Schaltung auf dünnem träger für den einsatz in hohlleitern und herstellungsverfahren
DE10117291B4 (de) Variabler Induktor
EP1047150B1 (de) Dünnschicht-Breitbandkoppler
DE10128921A1 (de) Filter
DE102004001889B4 (de) Verfahren zur Herstellung eines FBAR und einer FBAR-basierten Duplexervorrichtung
DE102006033856B3 (de) Temperaturmesssensor und Verfahren zu dessen Herstellung
DE10040142A1 (de) Schaltungsbauteil und Leiterplattenmodul
DE102018121689B3 (de) BAW-Resonator mit erhöhter Bandbreite
DE102018215638B4 (de) Bondfolie, elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R006 Appeal filed
R007 Decision rectified on appeal
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20140313

R081 Change of applicant/patentee

Owner name: SNAPTRACK INC., SAN DIEGO, US

Free format text: FORMER OWNER: EPCOS AG, 81669 MUENCHEN, DE

Owner name: SNAPTRACK, INC., SAN DIEGO, US

Free format text: FORMER OWNER: EPCOS AG, 81669 MUENCHEN, DE

R082 Change of representative

Representative=s name: BARDEHLE PAGENBERG PARTNERSCHAFT MBB PATENTANW, DE

R081 Change of applicant/patentee

Owner name: SNAPTRACK, INC., SAN DIEGO, US

Free format text: FORMER OWNER: SNAPTRACK INC., SAN DIEGO, CALIF., US

R082 Change of representative

Representative=s name: BARDEHLE PAGENBERG PARTNERSCHAFT MBB PATENTANW, DE