JPH11163218A - パッケージ構造 - Google Patents
パッケージ構造Info
- Publication number
- JPH11163218A JPH11163218A JP9321584A JP32158497A JPH11163218A JP H11163218 A JPH11163218 A JP H11163218A JP 9321584 A JP9321584 A JP 9321584A JP 32158497 A JP32158497 A JP 32158497A JP H11163218 A JPH11163218 A JP H11163218A
- Authority
- JP
- Japan
- Prior art keywords
- package
- chip
- pad
- conductor pad
- package structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Wire Bonding (AREA)
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
Abstract
(57)【要約】
【課題】 従来に比べ回路の設計変更に対する対処が容
易で特性上も優れた高機能のデバイスを実現する。 【解決手段】 パッケージ４０の内部に、ＳＡＷチッ
プ３６の周辺回路（例えば整合回路）を提供するための
介装基板７４を収納する。介装基板７４の表裏の導体パ
ッド配置は、それぞれ、ＳＡＷチップ３６側及びパッケ
ージ４０の孔の底面側の導体パッド配置に相応したもの
とし、これらをバンプ７６及び７８によって接続及び固
定する。
易で特性上も優れた高機能のデバイスを実現する。 【解決手段】 パッケージ４０の内部に、ＳＡＷチッ
プ３６の周辺回路（例えば整合回路）を提供するための
介装基板７４を収納する。介装基板７４の表裏の導体パ
ッド配置は、それぞれ、ＳＡＷチップ３６側及びパッケ
ージ４０の孔の底面側の導体パッド配置に相応したもの
とし、これらをバンプ７６及び７８によって接続及び固
定する。
Description
【０００１】
【発明の属する技術分野】本発明は、ウエハから切り出
されたチップをその周辺回路と共に共通のパッケージに
実装するパッケージ構造に関する。
されたチップをその周辺回路と共に共通のパッケージに
実装するパッケージ構造に関する。
【０００２】
【従来の技術及びその問題点】携帯電話機等の高周波回
路において弾性表面波（ＳＡＷ）フィルタを使用すると
き、その前段又は後段に整合回路を設けることが多い。
整合回路はインダクタ、コンデンサ、ストリップライン
等を用いて構成することができる。例えば"Developemen
t of Small Antenna Duplexer Using SAW Filters for
Handheld Phones",Ikata et al.,Proc.IEEE 1993 Ultra
son.Symp.,pp.111-114,1993（以下、Ikata et al.と呼
ぶ）には、図２（ａ）に示される回路を図２（ｂ）に示
される構造によって実現した例が、開示されている。
路において弾性表面波（ＳＡＷ）フィルタを使用すると
き、その前段又は後段に整合回路を設けることが多い。
整合回路はインダクタ、コンデンサ、ストリップライン
等を用いて構成することができる。例えば"Developemen
t of Small Antenna Duplexer Using SAW Filters for
Handheld Phones",Ikata et al.,Proc.IEEE 1993 Ultra
son.Symp.,pp.111-114,1993（以下、Ikata et al.と呼
ぶ）には、図２（ａ）に示される回路を図２（ｂ）に示
される構造によって実現した例が、開示されている。
【０００３】図２（ａ）に示される回路は、送信機との
接続のためのポート、受信機との接続のためのポート及
びアンテナとの接続のためのポートを有するアンテナデ
ュプレクサである。このデュプレクサ１０は、送信機か
らの信号をＳＡＷフィルタ１２によって濾波してアンテ
ナ側に供給し、アンテナからの信号をＳＡＷフィルタ１
４によって濾波して受信機側に供給する構成であり、か
つ、ＳＡＷフィルタ１２及び１４とアンテナポートとの
間に各１個のストリップライン１６を整合回路として設
けた構成を有している。
接続のためのポート、受信機との接続のためのポート及
びアンテナとの接続のためのポートを有するアンテナデ
ュプレクサである。このデュプレクサ１０は、送信機か
らの信号をＳＡＷフィルタ１２によって濾波してアンテ
ナ側に供給し、アンテナからの信号をＳＡＷフィルタ１
４によって濾波して受信機側に供給する構成であり、か
つ、ＳＡＷフィルタ１２及び１４とアンテナポートとの
間に各１個のストリップライン１６を整合回路として設
けた構成を有している。
【０００４】図２（ｂ）においては、弾性表面波材料の
ウエハから切り出されかつその表面に各種電極が形成さ
れている２個のＳＡＷチップ１８を、それぞれ、ＳＡＷ
フィルタ１２及び１４として使用している。これら２個
のＳＡＷチップ１８を個別に収納するため、パッケージ
２０には２個の孔(cavities)が設けられており、各ＳＡ
Ｗチップ１８は、対応する孔の中に、その電極形成面が
図中上を向いた状態で収納されている。各ＳＡＷチップ
１８は、収納先の孔の底面に接着剤等にて固定されてい
る。他方、パッケージ２０側には、薄いため断面図には
現れないが、パッケージ２０外表面の電極（外部電極）
との接続のための各種導電パッドが設けられており、こ
れらのパッドとＳＡＷチップ１８上の電極との間は導電
性のワイヤ２２によって接続されている。接続には、ワ
イヤボンディングの手法を用いる。なお、以上の手法に
ついては、Ikata et al.には文章による明示はないが、
その図面による開示及び当業者の常識に照らせばこのよ
うな手法を用いていることは明らかであろう。また、図
中符号２４で表されているのはパッケージ２０上部の開
口を覆うキャップである。
ウエハから切り出されかつその表面に各種電極が形成さ
れている２個のＳＡＷチップ１８を、それぞれ、ＳＡＷ
フィルタ１２及び１４として使用している。これら２個
のＳＡＷチップ１８を個別に収納するため、パッケージ
２０には２個の孔(cavities)が設けられており、各ＳＡ
Ｗチップ１８は、対応する孔の中に、その電極形成面が
図中上を向いた状態で収納されている。各ＳＡＷチップ
１８は、収納先の孔の底面に接着剤等にて固定されてい
る。他方、パッケージ２０側には、薄いため断面図には
現れないが、パッケージ２０外表面の電極（外部電極）
との接続のための各種導電パッドが設けられており、こ
れらのパッドとＳＡＷチップ１８上の電極との間は導電
性のワイヤ２２によって接続されている。接続には、ワ
イヤボンディングの手法を用いる。なお、以上の手法に
ついては、Ikata et al.には文章による明示はないが、
その図面による開示及び当業者の常識に照らせばこのよ
うな手法を用いていることは明らかであろう。また、図
中符号２４で表されているのはパッケージ２０上部の開
口を覆うキャップである。
【０００５】図中パッケージ２０の下側には、図２
（ａ）中のストリップライン１６を形成する整合回路部
分２６が、パッケージ２０と一体をなすよう設けられて
いる。図中、導体層２８はストリップライン１６の中心
導体（ストリップ導体）を形成する層であり、上下２層
ある導体層３０はストリップライン１６の接地導体（グ
ラウンド面）を形成する層であり、これら導体層２８と
導体層３０の間には誘電体層３２がある。導体層２８及
び３０は、パッケージ２０内のパッドからパッケージ２
０外に引き出された導体（図示省略）により、パッケー
ジ２０内のパッドのうち対応するものに接続されてい
る。更に、図中整合回路部分２６の下側には、誘電体層
３３を隔てて幾つかの外部電極３４が形成されており、
これらの外部電極３４は、図示しない導体によって導体
層２８又は３０と接続されている。外部電極３４は、外
部の回路（アンテナ、送信機、受信機等）との接続に用
いられる。
（ａ）中のストリップライン１６を形成する整合回路部
分２６が、パッケージ２０と一体をなすよう設けられて
いる。図中、導体層２８はストリップライン１６の中心
導体（ストリップ導体）を形成する層であり、上下２層
ある導体層３０はストリップライン１６の接地導体（グ
ラウンド面）を形成する層であり、これら導体層２８と
導体層３０の間には誘電体層３２がある。導体層２８及
び３０は、パッケージ２０内のパッドからパッケージ２
０外に引き出された導体（図示省略）により、パッケー
ジ２０内のパッドのうち対応するものに接続されてい
る。更に、図中整合回路部分２６の下側には、誘電体層
３３を隔てて幾つかの外部電極３４が形成されており、
これらの外部電極３４は、図示しない導体によって導体
層２８又は３０と接続されている。外部電極３４は、外
部の回路（アンテナ、送信機、受信機等）との接続に用
いられる。
【０００６】このような構造を採用することで、Ikata
et al.においては、集積性が高く小型のアンテナデュプ
レクサを実現している。しかし、この構造には、幾つか
問題がある。まず、Ikata et al.においては、パッケー
ジ２０の孔の底面に接着剤にてＳＡＷチップ１８を固定
し、ワイヤ２２を用いてＳＡＷチップ１８の電極とパッ
ケージ２０側のパッドとの間を接続する、という工法を
採用している。しかし、この工法には、接着剤の位置・
量のばらつきが特性に影響を与えるという問題や、ワイ
ヤ２２の接続の際に要求される位置精度が高いという問
題がある。
et al.においては、集積性が高く小型のアンテナデュプ
レクサを実現している。しかし、この構造には、幾つか
問題がある。まず、Ikata et al.においては、パッケー
ジ２０の孔の底面に接着剤にてＳＡＷチップ１８を固定
し、ワイヤ２２を用いてＳＡＷチップ１８の電極とパッ
ケージ２０側のパッドとの間を接続する、という工法を
採用している。しかし、この工法には、接着剤の位置・
量のばらつきが特性に影響を与えるという問題や、ワイ
ヤ２２の接続の際に要求される位置精度が高いという問
題がある。
【０００７】これらの問題は、本願出願人が先に提案し
ているフリップチップ実装技術（米国特許第５２５２８
８２号）を用いることにより緩和乃至解消できる。この
先提案技術においては、図３（ｂ）に示されるようにＳ
ＡＷチップ３６の電極上に金等のバンプ３８を配置して
おき、図３（ａ）に示されるように電極形成面を図中下
に向けた状態で、このＳＡＷチップ３６を、図３（ｃ）
に示されるようなパッド形成パターンを有するセラミク
スパッケージ４０の孔の中に収納する。図中、符号４２
で表されているのは、図示しない導体によってパッケー
ジ４０の孔の底面上のパッドと接続されている外部電極
であり、符号４４で表されているのは、パッケージ４０
の孔の開口を覆うキャップである。
ているフリップチップ実装技術（米国特許第５２５２８
８２号）を用いることにより緩和乃至解消できる。この
先提案技術においては、図３（ｂ）に示されるようにＳ
ＡＷチップ３６の電極上に金等のバンプ３８を配置して
おき、図３（ａ）に示されるように電極形成面を図中下
に向けた状態で、このＳＡＷチップ３６を、図３（ｃ）
に示されるようなパッド形成パターンを有するセラミク
スパッケージ４０の孔の中に収納する。図中、符号４２
で表されているのは、図示しない導体によってパッケー
ジ４０の孔の底面上のパッドと接続されている外部電極
であり、符号４４で表されているのは、パッケージ４０
の孔の開口を覆うキャップである。
【０００８】この先提案技術では、パッケージ４０側で
はなくＳＡＷチップ３６の電極（図３（ｂ）でいえば、
電極形成面４６上の入力パッド４８、出力パッド５０及
びグラウンドパッド５２）の上に、バンプ３８を配置し
ている。他方、パッケージ４０の孔の底面は、入力パッ
ド５４及び出力パッド５６が形成されている部位並びに
これらを取り囲む絶縁用の間隙５８を除き、グラウンド
パッド６０によって覆われている。従って、ＳＡＷチッ
プ３６を孔内に収納する（落とし込む）ときの位置が多
少ずれたとしても、図３（ｃ）において破線で示されて
いるバンプ当接位置６２が接続先のパッケージ側パッド
から外れることはない。即ち、パッケージ４０の周壁６
４の内壁面６６をガイドとしてＳＡＷチップ３６を孔の
中に落とし込むといった軽便な方法にて、必要な接続を
実現できる。また、ＳＡＷチップ３６を、バンプ３８に
てパッケージ４０に固定しているため、接着剤も不要に
なる。
はなくＳＡＷチップ３６の電極（図３（ｂ）でいえば、
電極形成面４６上の入力パッド４８、出力パッド５０及
びグラウンドパッド５２）の上に、バンプ３８を配置し
ている。他方、パッケージ４０の孔の底面は、入力パッ
ド５４及び出力パッド５６が形成されている部位並びに
これらを取り囲む絶縁用の間隙５８を除き、グラウンド
パッド６０によって覆われている。従って、ＳＡＷチッ
プ３６を孔内に収納する（落とし込む）ときの位置が多
少ずれたとしても、図３（ｃ）において破線で示されて
いるバンプ当接位置６２が接続先のパッケージ側パッド
から外れることはない。即ち、パッケージ４０の周壁６
４の内壁面６６をガイドとしてＳＡＷチップ３６を孔の
中に落とし込むといった軽便な方法にて、必要な接続を
実現できる。また、ＳＡＷチップ３６を、バンプ３８に
てパッケージ４０に固定しているため、接着剤も不要に
なる。
【０００９】図４及び図５に、それぞれ、パッケージ外
部に平板状の整合回路を設けるというIkata et al.の着
想と、上述の先提案技術に係るフリップチップ実装と
を、組み合わせた構成を示す。図４に示した構成では、
図３に示した構成を有する表面実装型部品の外部電極４
２を、整合回路を搭載する別体基板６８上に、半田７０
によって接続及び固定している。図５に示した構成は、
図３に示した構成を有する表面実装型部品の外部電極４
２を、図２に示したものと同様の整合回路部分２６、誘
電体層３３及び外部電極３４に置き換えた構成である。
従って、いずれの構成においても、集積性が高く小型
で、安価かつ信頼性及び性能のよい表面実装型部品（例
えば携帯電話機用アンテナデュプレクサ）を実現でき
る。
部に平板状の整合回路を設けるというIkata et al.の着
想と、上述の先提案技術に係るフリップチップ実装と
を、組み合わせた構成を示す。図４に示した構成では、
図３に示した構成を有する表面実装型部品の外部電極４
２を、整合回路を搭載する別体基板６８上に、半田７０
によって接続及び固定している。図５に示した構成は、
図３に示した構成を有する表面実装型部品の外部電極４
２を、図２に示したものと同様の整合回路部分２６、誘
電体層３３及び外部電極３４に置き換えた構成である。
従って、いずれの構成においても、集積性が高く小型
で、安価かつ信頼性及び性能のよい表面実装型部品（例
えば携帯電話機用アンテナデュプレクサ）を実現でき
る。
【００１０】しかし、図４に示した構成と図５に示した
構成との比較でいえば、図４に示した構成は、整合回路
の設計変更が必要になったときに別体基板６８の設計の
みを変えるだけで済む、という利点を有する反面、別体
基板６８上の導体が遮蔽導体を介さないでプリント回路
基板７２の近傍に配置されるため、プリント回路基板７
２を構成する誘電体層の誘電率によって別体基板６８上
の回路の動作が影響を受けてしまう、という欠点を有し
ている。これに対し、図５に示した構成は、その整合回
路部分２６が、グラウンド面によりほぼ囲まれた伝送線
路（ストリップライン）であるため、外部の影響を受け
にくい、という利点を有する反面、整合回路の設計変更
が必要になったときにパッケージ４０等の設計も変えね
ばならない、という欠点を有している。このように、Ik
ata et al.の着想と上述の先提案技術とを組み合わせた
構成では、整合回路の設計変更が必要になったときにわ
ずかな部分の変形のみで済むという利点と、搭載先のプ
リント回路基板の材質等の影響を受けにくいという利点
とを兼ね備える部品を、提供することはできない。
構成との比較でいえば、図４に示した構成は、整合回路
の設計変更が必要になったときに別体基板６８の設計の
みを変えるだけで済む、という利点を有する反面、別体
基板６８上の導体が遮蔽導体を介さないでプリント回路
基板７２の近傍に配置されるため、プリント回路基板７
２を構成する誘電体層の誘電率によって別体基板６８上
の回路の動作が影響を受けてしまう、という欠点を有し
ている。これに対し、図５に示した構成は、その整合回
路部分２６が、グラウンド面によりほぼ囲まれた伝送線
路（ストリップライン）であるため、外部の影響を受け
にくい、という利点を有する反面、整合回路の設計変更
が必要になったときにパッケージ４０等の設計も変えね
ばならない、という欠点を有している。このように、Ik
ata et al.の着想と上述の先提案技術とを組み合わせた
構成では、整合回路の設計変更が必要になったときにわ
ずかな部分の変形のみで済むという利点と、搭載先のプ
リント回路基板の材質等の影響を受けにくいという利点
とを兼ね備える部品を、提供することはできない。
【００１１】また、図４に示した構成と図５に示した構
成に共通する欠点として、パッケージ４０の孔内に設け
られている各種パッドと整合回路を形成する導体とを接
続するために、孔内の各種パッドからパッケージ４０の
周壁６４（図３参照）等を通って整合回路に至る導体を
設けており、寄生インピーダンスが発生しやすい、とい
う欠点がある。特に、図４に示した構成では半田付の影
響も生じる。
成に共通する欠点として、パッケージ４０の孔内に設け
られている各種パッドと整合回路を形成する導体とを接
続するために、孔内の各種パッドからパッケージ４０の
周壁６４（図３参照）等を通って整合回路に至る導体を
設けており、寄生インピーダンスが発生しやすい、とい
う欠点がある。特に、図４に示した構成では半田付の影
響も生じる。
【００１２】更に、図４に示した構成及び図５に示した
構成のみならず図３に示した構成にも共通する欠点とし
て、パッケージ４０の孔内のパッド配置に相応するよう
ＳＡＷチップ３６上のパッド配置を決めねばならない、
というＳＡＷチップ設計上の制約に関わる欠点がある。
構成のみならず図３に示した構成にも共通する欠点とし
て、パッケージ４０の孔内のパッド配置に相応するよう
ＳＡＷチップ３６上のパッド配置を決めねばならない、
というＳＡＷチップ設計上の制約に関わる欠点がある。
【００１３】
【発明の概要】本発明の第１の目的は、ＳＡＷチップを
はじめとする各種のチップと、整合回路等の周辺回路と
を、単一のパッケージを利用して実装するパッケージ構
造を実現することにある。本発明の第２の目的は、周辺
回路の設計変更が必要になったときにチップにもパッケ
ージにも設計変更を施すことなしに対処でき、従って量
産効果による低価格化を実現しやすいパッケージ構造を
提供することにある。本発明の第３の目的は、周辺回路
の動作が、図５に示した構成に比べても更に、搭載先例
えばプリント回路基板の材料に影響されにくく、従って
期するところの特性を安定的に得ることができるパッケ
ージ構造を提供することにある。本発明の第４の目的
は、チップと周辺回路との間に寄生インピーダンスが生
じにくく、従って期するところの特性を得やすいパッケ
ージ構造を提供することにある。本発明の第５の目的
は、パッケージの孔の底面上のパッド配置と相応するよ
うにチップ上のパッド配置を決定する必要がなく、パッ
ケージにおけるパッド配置がチップ設計に制約を及ぼし
にくく、従って設計者の負担が軽いパッケージ構造を提
供することにある。
はじめとする各種のチップと、整合回路等の周辺回路と
を、単一のパッケージを利用して実装するパッケージ構
造を実現することにある。本発明の第２の目的は、周辺
回路の設計変更が必要になったときにチップにもパッケ
ージにも設計変更を施すことなしに対処でき、従って量
産効果による低価格化を実現しやすいパッケージ構造を
提供することにある。本発明の第３の目的は、周辺回路
の動作が、図５に示した構成に比べても更に、搭載先例
えばプリント回路基板の材料に影響されにくく、従って
期するところの特性を安定的に得ることができるパッケ
ージ構造を提供することにある。本発明の第４の目的
は、チップと周辺回路との間に寄生インピーダンスが生
じにくく、従って期するところの特性を得やすいパッケ
ージ構造を提供することにある。本発明の第５の目的
は、パッケージの孔の底面上のパッド配置と相応するよ
うにチップ上のパッド配置を決定する必要がなく、パッ
ケージにおけるパッド配置がチップ設計に制約を及ぼし
にくく、従って設計者の負担が軽いパッケージ構造を提
供することにある。
【００１４】これらの目的を達成するため、本発明は、
その表面にチップ側導体パッドが設けられているチップ
（例えばＳＡＷチップ）と、上記チップを収納するため
の孔を有しこの孔の底面にはパッケージ側導体パッドが
設けられているパッケージと、を備えるパッケージ構造
において、（１）その一方の面にはチップ側導体パッド
の配置に応じてチップ接続用導体パッドが、また他方の
面にはパッケージ側導体パッドの配置に応じてパッケー
ジ接続用導体パッドがそれぞれ配置されており、かつチ
ップ接続用導体パッドとパッケージ接続用導体パッドと
の間に接続された電気回路（例えば整合回路）を提供す
る介装基板を設け、（２）パッケージ接続用導体パッド
がパッケージ側導体パッドのうち対応するものと対向
し、チップ側導体パッドがチップ接続用導体パッドのう
ち対応するものと対向するよう、介装基板及びチップが
この順にパッケージの孔内に収納し、（３）少なくとも
チップ側導体パッドとチップ接続用導体パッドとの間
を、チップ側導体パッド上に配置されたバンプにより接
続している。
その表面にチップ側導体パッドが設けられているチップ
（例えばＳＡＷチップ）と、上記チップを収納するため
の孔を有しこの孔の底面にはパッケージ側導体パッドが
設けられているパッケージと、を備えるパッケージ構造
において、（１）その一方の面にはチップ側導体パッド
の配置に応じてチップ接続用導体パッドが、また他方の
面にはパッケージ側導体パッドの配置に応じてパッケー
ジ接続用導体パッドがそれぞれ配置されており、かつチ
ップ接続用導体パッドとパッケージ接続用導体パッドと
の間に接続された電気回路（例えば整合回路）を提供す
る介装基板を設け、（２）パッケージ接続用導体パッド
がパッケージ側導体パッドのうち対応するものと対向
し、チップ側導体パッドがチップ接続用導体パッドのう
ち対応するものと対向するよう、介装基板及びチップが
この順にパッケージの孔内に収納し、（３）少なくとも
チップ側導体パッドとチップ接続用導体パッドとの間
を、チップ側導体パッド上に配置されたバンプにより接
続している。
【００１５】このように介装基板を使用しているため、
本発明においては、周辺回路の設計変更が必要になった
ときには高々介装基板の設計変更を行うだけで対処で
き、チップにもパッケージにも設計変更が必要なく、従
って量産効果による低価格化を実現しやすい。更に、こ
の介装基板はパッケージの孔内に収納されているため、
介装基板上の電気回路の動作はパッケージ外からの影響
を受けにくく、従って期するところの特性を安定的に得
ることができる。更に、チップと介装基板のパッド間が
バンプにより直接接続されているため寄生インピーダン
スが生じにくく、従って期するところの特性を得やす
い。加えて、介装基板の表裏のパッド配置がそれぞれチ
ップ側及びパッケージ側のパッド配置に相応していれば
よく、パッケージ側導体パッドの配置とチップ側導体パ
ッドの配置とが相応している必要がないため、パッケー
ジにおけるパッド配置がチップ設計に制約を及ぼさなく
なり設計者の負担が軽くなる。
本発明においては、周辺回路の設計変更が必要になった
ときには高々介装基板の設計変更を行うだけで対処で
き、チップにもパッケージにも設計変更が必要なく、従
って量産効果による低価格化を実現しやすい。更に、こ
の介装基板はパッケージの孔内に収納されているため、
介装基板上の電気回路の動作はパッケージ外からの影響
を受けにくく、従って期するところの特性を安定的に得
ることができる。更に、チップと介装基板のパッド間が
バンプにより直接接続されているため寄生インピーダン
スが生じにくく、従って期するところの特性を得やす
い。加えて、介装基板の表裏のパッド配置がそれぞれチ
ップ側及びパッケージ側のパッド配置に相応していれば
よく、パッケージ側導体パッドの配置とチップ側導体パ
ッドの配置とが相応している必要がないため、パッケー
ジにおけるパッド配置がチップ設計に制約を及ぼさなく
なり設計者の負担が軽くなる。
【００１６】更に、チップの例としては、弾性表面波の
伝搬を利用するＳＡＷチップを、介装基板上の電気回路
の例としては、ＳＡＷチップをパッケージ外部の回路と
インピーダンス整合させるための整合回路を、掲げるこ
とができる。ＳＡＷチップは一般に高周波回路において
用いられるチップであり、従ってその周辺の回路乃至線
路の動作は、その周辺における誘電体等の配置の影響を
受けやすい。即ち、本発明をＳＡＷチップの実装に適用
した場合、周辺の影響を排して介装基板上の電気回路を
安定に動作させうるという効果が、顕著に現れる。ま
た、パッケージを、プリント回路基板に表面実装するた
めのセラミクスパッケージとすることにより、表面実装
型の部品乃至デバイスを提供できる。更に、介装基板
を、チップ接続用導体パッド、パッケージ接続用導体パ
ッド及び電気回路を形成する導体層がその表面に配置形
成された１層基板とし、その熱膨張係数を、チップの熱
膨張係数とパッケージの熱膨張係数との間の値にするこ
とにより、チップ・パッケージ間の熱膨張係数の差によ
るバンプ接続の破損を防止できる。また、介装基板を、
複数枚の基板を積層した構造を有する多層基板とするこ
とによって、複雑な回路構成を有する電気回路を介装基
板上で実現しチップ近傍に配置することが可能になる。
伝搬を利用するＳＡＷチップを、介装基板上の電気回路
の例としては、ＳＡＷチップをパッケージ外部の回路と
インピーダンス整合させるための整合回路を、掲げるこ
とができる。ＳＡＷチップは一般に高周波回路において
用いられるチップであり、従ってその周辺の回路乃至線
路の動作は、その周辺における誘電体等の配置の影響を
受けやすい。即ち、本発明をＳＡＷチップの実装に適用
した場合、周辺の影響を排して介装基板上の電気回路を
安定に動作させうるという効果が、顕著に現れる。ま
た、パッケージを、プリント回路基板に表面実装するた
めのセラミクスパッケージとすることにより、表面実装
型の部品乃至デバイスを提供できる。更に、介装基板
を、チップ接続用導体パッド、パッケージ接続用導体パ
ッド及び電気回路を形成する導体層がその表面に配置形
成された１層基板とし、その熱膨張係数を、チップの熱
膨張係数とパッケージの熱膨張係数との間の値にするこ
とにより、チップ・パッケージ間の熱膨張係数の差によ
るバンプ接続の破損を防止できる。また、介装基板を、
複数枚の基板を積層した構造を有する多層基板とするこ
とによって、複雑な回路構成を有する電気回路を介装基
板上で実現しチップ近傍に配置することが可能になる。
【００１７】
【発明の実施の形態】以下、本発明の好適な実施形態に
関し図面に基づき説明する。なお、前述のIkata et a
l.、先提案技術及びその組合せに係る構成と同様の又は
対応する部材に関しては同一の符号を付し、その説明を
一部省略する。
関し図面に基づき説明する。なお、前述のIkata et a
l.、先提案技術及びその組合せに係る構成と同様の又は
対応する部材に関しては同一の符号を付し、その説明を
一部省略する。
【００１８】図１に、本発明の一実施形態に係るパッケ
ージ構造を示す。この図に示す構造は、図３に示した先
提案技術に係る構造に、パッケージ４０の孔内に収納さ
れＳＡＷチップ３６の下側に配置される介装基板７４を
追加するという変形を、施した構造である。介装基板７
４は、ＳＡＷチップ３６付近に配置すべき周辺回路、例
えば整合回路を提供する基板であり、その表裏に各種の
導体パッドが所定のパターンにて配置形成されている。
また、介装基板７４上の導体パッドのうちあるものはバ
ンプ７６によってＳＡＷチップ３８表面の導体パッド
に、他のものはバンプ７８によってパッケージ４０の孔
の底面上の導体パッドに、それぞれ電気的に接続され、
かつ機械的に固定されている。介装基板７４によって提
供される回路（整合回路等）は、ＳＡＷチップ３６側と
の接続用の導体パッドとパッケージ４０側との接続用の
導体パッドとの間に介在するよう、介装基板７４の表面
に又は内部に配置乃至形成される。介装基板７４は、１
層基板であってもよいし、多層基板であってもよい。多
層基板とした場合、比較的複雑な構成の回路を実現でき
る。多層基板の実現方法については、各種先行技術文献
を参照されたい。
ージ構造を示す。この図に示す構造は、図３に示した先
提案技術に係る構造に、パッケージ４０の孔内に収納さ
れＳＡＷチップ３６の下側に配置される介装基板７４を
追加するという変形を、施した構造である。介装基板７
４は、ＳＡＷチップ３６付近に配置すべき周辺回路、例
えば整合回路を提供する基板であり、その表裏に各種の
導体パッドが所定のパターンにて配置形成されている。
また、介装基板７４上の導体パッドのうちあるものはバ
ンプ７６によってＳＡＷチップ３８表面の導体パッド
に、他のものはバンプ７８によってパッケージ４０の孔
の底面上の導体パッドに、それぞれ電気的に接続され、
かつ機械的に固定されている。介装基板７４によって提
供される回路（整合回路等）は、ＳＡＷチップ３６側と
の接続用の導体パッドとパッケージ４０側との接続用の
導体パッドとの間に介在するよう、介装基板７４の表面
に又は内部に配置乃至形成される。介装基板７４は、１
層基板であってもよいし、多層基板であってもよい。多
層基板とした場合、比較的複雑な構成の回路を実現でき
る。多層基板の実現方法については、各種先行技術文献
を参照されたい。
【００１９】介装基板７４を１層基板とし、これによっ
て整合回路を構成することとした場合、一例として、介
装基板７４の図１（ａ）中上側の面における導体配置は
図１（ｂ）に示される如き配置に、下側の面における導
体配置は図１（ｃ）に示される如き配置にする。図１
（ｂ）においては、ＳＡＷチップ３６上の入力パッド４
８及び出力パッド５０と対向する位置に、入力パッド８
０及び出力パッド８２が設けられている。入力パッド８
０及び出力パッド８２は、絶縁用の間隙８４を残して、
グラウンドパッド８６に取り囲まれている。間隙８４
に、入力パッド８０又は出力パッド８２とグラウンドパ
ッド８６を接続する抵抗、インダクタ又はキャパシタの
パターンを設けてもよい。グラウンドパッド８６は、介
装基板７４のＳＡＷチップ３６側の面の大部分を被覆し
ている。介装基板７４のパッケージ４０底面側の面に
は、パッケージ４０底面上の同名のパッドと対向するよ
うな配置で、入力パッド９０、出力パッド９２及びグラ
ウンドパッド９４が配置形成されており、ＳＡＷチップ
３６側の面に形成されている入力パッド８０、出力パッ
ド８２及びグラウンドパッド８６は、キャスタレーショ
ン８８によってパッケージ４０底面側の面の同名のパッ
ドに電気的に接続されている。キャスタレーション８８
に代え、スルーホール等を用いてもよい。入力パッド９
０とグラウンドパッド９４の間及び出力パッド９２とグ
ラウンドパッド９４の間には、それぞれ、パターン導体
によってインダクタ９６が形成されている。このインダ
クタ９６は整合回路として機能する。なお、必要に応
じ、抵抗、キャパシタ等を形成することもできる。
て整合回路を構成することとした場合、一例として、介
装基板７４の図１（ａ）中上側の面における導体配置は
図１（ｂ）に示される如き配置に、下側の面における導
体配置は図１（ｃ）に示される如き配置にする。図１
（ｂ）においては、ＳＡＷチップ３６上の入力パッド４
８及び出力パッド５０と対向する位置に、入力パッド８
０及び出力パッド８２が設けられている。入力パッド８
０及び出力パッド８２は、絶縁用の間隙８４を残して、
グラウンドパッド８６に取り囲まれている。間隙８４
に、入力パッド８０又は出力パッド８２とグラウンドパ
ッド８６を接続する抵抗、インダクタ又はキャパシタの
パターンを設けてもよい。グラウンドパッド８６は、介
装基板７４のＳＡＷチップ３６側の面の大部分を被覆し
ている。介装基板７４のパッケージ４０底面側の面に
は、パッケージ４０底面上の同名のパッドと対向するよ
うな配置で、入力パッド９０、出力パッド９２及びグラ
ウンドパッド９４が配置形成されており、ＳＡＷチップ
３６側の面に形成されている入力パッド８０、出力パッ
ド８２及びグラウンドパッド８６は、キャスタレーショ
ン８８によってパッケージ４０底面側の面の同名のパッ
ドに電気的に接続されている。キャスタレーション８８
に代え、スルーホール等を用いてもよい。入力パッド９
０とグラウンドパッド９４の間及び出力パッド９２とグ
ラウンドパッド９４の間には、それぞれ、パターン導体
によってインダクタ９６が形成されている。このインダ
クタ９６は整合回路として機能する。なお、必要に応
じ、抵抗、キャパシタ等を形成することもできる。
【００２０】図１（ａ）に示される構造を組み立てる際
には、まず、その入力パッド９０、出力パッド９２及び
グラウンドパッド９４上にバンプ７８が配置されている
介装基板７４を、パッケージ４０の孔の中に落とし込
む。続いて、その入力パッド４８、出力パッド５０及び
グラウンドパッド５２上にバンプ７６が配置されている
ＳＡＷチップ３６を、パッケージ４０の孔の中に落とし
込む。グラウンドパッド８６が図１（ｂ）に示されるよ
うにＳＡＷチップ側の面の大部分を被覆しているため、
落とし込みという軽便な方法にて必要とする接続を実現
できる。そして、これらに対し超音波印加等の処置を施
し、バンプ７６及び７８による接続固定を行う。
には、まず、その入力パッド９０、出力パッド９２及び
グラウンドパッド９４上にバンプ７８が配置されている
介装基板７４を、パッケージ４０の孔の中に落とし込
む。続いて、その入力パッド４８、出力パッド５０及び
グラウンドパッド５２上にバンプ７６が配置されている
ＳＡＷチップ３６を、パッケージ４０の孔の中に落とし
込む。グラウンドパッド８６が図１（ｂ）に示されるよ
うにＳＡＷチップ側の面の大部分を被覆しているため、
落とし込みという軽便な方法にて必要とする接続を実現
できる。そして、これらに対し超音波印加等の処置を施
し、バンプ７６及び７８による接続固定を行う。
【００２１】このように、本実施形態によれば、介装基
板７４をＳＡＷチップ３６とパッケージ４０の孔の底面
との間に入れているため、パッケージ４０の孔の底面上
のパッド配置に応じてＳＡＷチップ３６側のそれを設定
乃至変更する作業が不要になる。また、介装基板７４の
ＳＡＷチップ３６側の面のパッド配置の工夫によって、
図３に示されている構造と同様、落とし込みという軽便
な方法でＳＡＷチップ３６をパッケージ４０の孔に収納
しかつ必要な接続を実現できる。更に、介装基板７４の
構成の変更のみによって、外部電極４２から見たところ
の特性を変更できるため、応用機器の回路設計の変更に
容易に対処でき、また多様な特性仕様の部品を低コスト
で提供できる。また、介装基板７４をパッケージ４０内
に収納しているため、外部の部材例えばプリント回路基
板の誘電率の影響を受けるおそれが少ない。更に、バン
プ７６及び７８による接続固定を行っているため、寄生
インピーダンスの発生もない。また、この接続のための
工程も軽便で済む。加えて、介装基板７４の熱膨張係数
を、ＳＡＷチップ３６の熱膨張係数とパッケージ４０の
熱膨張係数の間の値（例えば両者の平均値）とすること
により、バンプ７６及び７８による接続の破壊・断線を
概ね防止できる。
板７４をＳＡＷチップ３６とパッケージ４０の孔の底面
との間に入れているため、パッケージ４０の孔の底面上
のパッド配置に応じてＳＡＷチップ３６側のそれを設定
乃至変更する作業が不要になる。また、介装基板７４の
ＳＡＷチップ３６側の面のパッド配置の工夫によって、
図３に示されている構造と同様、落とし込みという軽便
な方法でＳＡＷチップ３６をパッケージ４０の孔に収納
しかつ必要な接続を実現できる。更に、介装基板７４の
構成の変更のみによって、外部電極４２から見たところ
の特性を変更できるため、応用機器の回路設計の変更に
容易に対処でき、また多様な特性仕様の部品を低コスト
で提供できる。また、介装基板７４をパッケージ４０内
に収納しているため、外部の部材例えばプリント回路基
板の誘電率の影響を受けるおそれが少ない。更に、バン
プ７６及び７８による接続固定を行っているため、寄生
インピーダンスの発生もない。また、この接続のための
工程も軽便で済む。加えて、介装基板７４の熱膨張係数
を、ＳＡＷチップ３６の熱膨張係数とパッケージ４０の
熱膨張係数の間の値（例えば両者の平均値）とすること
により、バンプ７６及び７８による接続の破壊・断線を
概ね防止できる。
【００２２】なお、バンプ７６及び７８は金バンプとす
るのが好ましいが、バンプ７８については半田バンプや
導電性接着剤であってもよい。ＳＡＷチップに代え、モ
ノリシッククリスタルフィルタ用の水晶のチップや、厚
み共振を利用したデバイスを構成するためのチップや、
シリコン基板或いはガリウム砒素基板から切り出したチ
ップや、マイクロマシニングにて加工されたチップを、
適用対象とすることもできる。更に、単一のパッケージ
内に複数のチップを収納する構成にも本発明を適用でき
る。
るのが好ましいが、バンプ７８については半田バンプや
導電性接着剤であってもよい。ＳＡＷチップに代え、モ
ノリシッククリスタルフィルタ用の水晶のチップや、厚
み共振を利用したデバイスを構成するためのチップや、
シリコン基板或いはガリウム砒素基板から切り出したチ
ップや、マイクロマシニングにて加工されたチップを、
適用対象とすることもできる。更に、単一のパッケージ
内に複数のチップを収納する構成にも本発明を適用でき
る。
【図１】 本発明の一実施形態に係るパッケージ構造を
示す図であり、特に（ａ）は断面を、（ｂ）は介装基板
のチップ側の面における導体配置を、（ｃ）は介装基板
のパッケージ側の面における導体配置をそれぞれ示す図
である。
示す図であり、特に（ａ）は断面を、（ｂ）は介装基板
のチップ側の面における導体配置を、（ｃ）は介装基板
のパッケージ側の面における導体配置をそれぞれ示す図
である。
【図２】 一従来技術に係るパッケージ構造を示す図で
あり、特に（ａ）はこの構造によって実現される回路
を、（ｂ）は断面を、それぞれ示す図である。
あり、特に（ａ）はこの構造によって実現される回路
を、（ｂ）は断面を、それぞれ示す図である。
【図３】 本願出願人が先に提案している構成に係るパ
ッケージ構造を示す図であり、特に（ａ）は断面を、
（ｂ）はＳＡＷチップ上の電極配置を、（ｃ）はパッケ
ージの穴の底面上の導体配置をそれぞれ示す図である。
ッケージ構造を示す図であり、特に（ａ）は断面を、
（ｂ）はＳＡＷチップ上の電極配置を、（ｃ）はパッケ
ージの穴の底面上の導体配置をそれぞれ示す図である。
【図４】 図２に示した従来技術に図３に示した先提案
技術を組み合わせて得られるパッケージ構造を示す断面
図である。
技術を組み合わせて得られるパッケージ構造を示す断面
図である。
【図５】 図２に示した従来技術に図３に示した先提案
技術を組み合わせて得られるパッケージ構造を示す断面
図である。
技術を組み合わせて得られるパッケージ構造を示す断面
図である。
３６ ＳＡＷチップ、４０ パッケージ、４２ 外部電
極、４４ キャップ、４６ 電極形成面、４８，５４，
８０，９０ 入力パッド、５０，５６，８２，９２ 出
力パッド、５２，６０，８６，９４ グラウンドパッ
ド、５８，８４間隙、７４ 介装基板、７６，７８ バ
ンプ、８８ キャスタレーション、９６インダクタ。
極、４４ キャップ、４６ 電極形成面、４８，５４，
８０，９０ 入力パッド、５０，５６，８２，９２ 出
力パッド、５２，６０，８６，９４ グラウンドパッ
ド、５８，８４間隙、７４ 介装基板、７６，７８ バ
ンプ、８８ キャスタレーション、９６インダクタ。
Claims (5)
- 【請求項１】 その表面にチップ側導体パッドが設けら
れているチップと、上記チップを収納するための孔を有
しこの孔の底面にはパッケージ側導体パッドが設けられ
ているパッケージと、を備えるパッケージ構造におい
て、 その一方の面には上記チップ側導体パッドの配置に応じ
てチップ接続用導体パッドが、また他方の面には上記パ
ッケージ側導体パッドの配置に応じてパッケージ接続用
導体パッドがそれぞれ配置されており、かつ上記チップ
接続用導体パッドと上記パッケージ接続用導体パッドと
の間に接続された電気回路を提供する介装基板を備え、 上記パッケージ接続用導体パッドが上記パッケージ側導
体パッドのうち対応するものと対向し、上記チップ側導
体パッドが上記チップ接続用導体パッドのうち対応する
ものと対向するよう、上記介装基板及び上記チップがこ
の順に上記パッケージの孔内に収納され、 少なくとも上記チップ側導体パッドと上記チップ接続用
導体パッドとの間が、上記チップ側導体パッド上に配置
されたバンプにより接続されていることを特徴とするパ
ッケージ構造。 - 【請求項２】 請求項１記載のパッケージ構造におい
て、上記チップが弾性表面波の伝搬を利用するＳＡＷチ
ップであり、上記電気回路が上記ＳＡＷチップを上記パ
ッケージの外部の回路とインピーダンス整合させるため
の整合回路であることを特徴とするパッケージ構造。 - 【請求項３】 請求項１記載のパッケージ構造におい
て、上記パッケージが、プリント回路基板に表面実装す
るためのセラミクスパッケージであることを特徴とする
パッケージ構造。 - 【請求項４】 請求項１記載のパッケージ構造におい
て、上記介装基板が、上記チップ接続用導体パッド、上
記パッケージ接続用導体パッド及び上記電気回路を形成
する導体層がその表面に配置形成された１層基板であ
り、かつその熱膨張係数が、上記チップの熱膨張係数と
上記パッケージの熱膨張係数との間の値を有することを
特徴とするパッケージ構造。 - 【請求項５】 請求項１記載のパッケージ構造におい
て、上記介装基板が、複数枚の基板を積層した構造を有
する多層基板であることを特徴とするパッケージ構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9321584A JPH11163218A (ja) | 1997-11-21 | 1997-11-21 | パッケージ構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9321584A JPH11163218A (ja) | 1997-11-21 | 1997-11-21 | パッケージ構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11163218A true JPH11163218A (ja) | 1999-06-18 |
Family
ID=18134192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9321584A Pending JPH11163218A (ja) | 1997-11-21 | 1997-11-21 | パッケージ構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11163218A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005515637A (ja) * | 2002-01-04 | 2005-05-26 | フリースケール セミコンダクター インコーポレイテッド | 外部回路とともに使用するためのワイヤボンドなし電子部品およびその製造方法 |
| US6919777B2 (en) * | 2000-08-21 | 2005-07-19 | Murata Manufacturing Co., Ltd. | Surface acoustic wave filter device |
| KR100720410B1 (ko) * | 2001-07-13 | 2007-05-22 | 앰코 테크놀로지 코리아 주식회사 | 수동소자가 패턴된 반도체 패키지용 섭스트레이트 |
| JP2008053912A (ja) * | 2006-08-23 | 2008-03-06 | Ngk Insulators Ltd | 受動部品 |
| JP2010526456A (ja) * | 2007-04-30 | 2010-07-29 | エプコス アクチエンゲゼルシャフト | 電気部品 |
| JP2016510192A (ja) * | 2013-03-06 | 2016-04-04 | エプコス アクチエンゲゼルシャフトＥｐｃｏｓ Ａｇ | 結合性を低下させた、小型化に適した電気部品 |
-
1997
- 1997-11-21 JP JP9321584A patent/JPH11163218A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6919777B2 (en) * | 2000-08-21 | 2005-07-19 | Murata Manufacturing Co., Ltd. | Surface acoustic wave filter device |
| KR100720410B1 (ko) * | 2001-07-13 | 2007-05-22 | 앰코 테크놀로지 코리아 주식회사 | 수동소자가 패턴된 반도체 패키지용 섭스트레이트 |
| JP2005515637A (ja) * | 2002-01-04 | 2005-05-26 | フリースケール セミコンダクター インコーポレイテッド | 外部回路とともに使用するためのワイヤボンドなし電子部品およびその製造方法 |
| JP2008053912A (ja) * | 2006-08-23 | 2008-03-06 | Ngk Insulators Ltd | 受動部品 |
| JP2010526456A (ja) * | 2007-04-30 | 2010-07-29 | エプコス アクチエンゲゼルシャフト | 電気部品 |
| JP2016510192A (ja) * | 2013-03-06 | 2016-04-04 | エプコス アクチエンゲゼルシャフトＥｐｃｏｓ Ａｇ | 結合性を低下させた、小型化に適した電気部品 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6114635A (en) | Chip-scale electronic component package | |
| US11387810B2 (en) | High-frequency module | |
| KR100739057B1 (ko) | 고주파회로 모듈 및 무선통신기기 | |
| JP5154262B2 (ja) | 電子部品 | |
| WO2021002296A1 (ja) | 高周波モジュール及び通信装置 | |
| JP2005124139A (ja) | 分波器、通信機 | |
| CN213585766U (zh) | 高频模块和通信装置 | |
| JP6956438B1 (ja) | 弾性波デバイスチップ、弾性波デバイスおよびその弾性波デバイスチップまたは弾性波デバイスを備えるモジュール | |
| JP2022018955A (ja) | 高周波モジュール及び通信装置 | |
| JP6158959B2 (ja) | 小型化された多コンポーネント部品および製造方法 | |
| JPH11163218A (ja) | パッケージ構造 | |
| JPS63311801A (ja) | 誘電体フィルタ装置 | |
| KR101633643B1 (ko) | 필터 모듈 | |
| JP2008066655A (ja) | 半導体装置、半導体装置の製造方法、及び電気機器システム | |
| CN116346070A (zh) | 滤波模组、电路板组件、电子设备 | |
| JP2007096881A (ja) | 圧電発振器 | |
| CN114696781A (zh) | 弹性波装置及模块 | |
| JP2003101381A (ja) | 弾性表面波装置 | |
| JP7055492B1 (ja) | 弾性波デバイス | |
| US20240171150A1 (en) | Acoustic wave device | |
| WO2022259763A1 (ja) | 高周波モジュール、通信装置及び高周波モジュールの製造方法 | |
| WO2023047957A1 (ja) | 高周波モジュール、及び、通信装置 | |
| JP4680277B2 (ja) | 高周波回路モジュール | |
| KR100306630B1 (ko) | 복합 표면 탄성파 필터 | |
| KR101700844B1 (ko) | 필터 모듈 |