JPH0864422A - インダクター装置 - Google Patents

Abstract

(57)【要約】 【課題】小型で高性能で製造コストの低いインダクター
装置を提供する。 【解決手段】マルチチップ・モジュール、ダイレクト−
チップ−アタッチ・アセンブリーまたはサーフィス・マ
ウント・アセンブリー用のインダクター装置が、スパイ
ラル金属被覆層として、誘電体、高抵抗半導体またはフ
ェライトのチップまたは基板に形成されており、これら
アセンブリーの下方の面に形成されている対応する導電
体への接続のため、上記スパイラル金属被覆層の端子に
半田バンプが形成されている。フリップ・チップ・半田
ボンディング技術の採用により、正確な横方向整合と、
下方面に対するチップの正確な垂直間隔が確保される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＲＦ通信回路等に
用いられるインダクター装置に関する。

【０００２】

【従来の技術】非常にコンパクトで低コストの無線通信
および他のＲＦ通信回路の製造において、小型で高性能
で適当なコストのインダクター素子の開発がますます求
められている。

【０００３】寸法が２ｘ１．２５ｍｍ（スタンダード・
サーフィス・マウント・フォーマット）でインダクタン
ス値がほぼ２０ｎＨ以下、自己共振周波数が１ないし２
ＧＨｚで、約０．５の自己共振周波数において約８０で
ピークを示すクォリティ・ファクターのサーフィス・マ
ウンタブル・チップが最近入手可能となった。これらの
インダクターはリソグラフィー手法により区分され、低
抵抗、高クォリティ・ファクターのため銅金属被覆（メ
タライゼイション）を採用している。このインダクター
素子は通常、６０セントで入手可能であり、生産量が増
えることにより３０セントまで下がると予想されてい
る。

【０００４】非常にコンパクトなインダクターがマルチ
・チップ・モジュール型Ｄ（ＭＣＭ−Ｄ）基板構造の上
部金属被覆層にて集積型として実現することもできる。
このようなインダクターは、１ｍｍ平方フットプリント
内（単一または多層スパイラル構造）で１ないし１００
ｎＨのインダクタンス値で自己共振周波数が２０ＧＨｚ
ないし５００Ｍｈｚのものとすることができる。これら
のＭＣＭ−Ｄインダクターにおけるクォリティ・ファク
ターは低周波数でのインダクター抵抗により判定するこ
とができ、ピーク・クォリティ・ファクターは使用され
る基板の性質、誘電構造に関係する。アルミニウム−ポ
リイミド構造に形成されたインダクターを備えた高抵抗
シリコン基板は、インダクターの構造、インダクタンス
値にもよるが、クォリティ・ファクターが約５ないし２
０のものを与えることができる。ピーク・クォリティ・
ファクターは、自己共振周波数が０．２５と０．５との
間で発生する。サファイヤまたは他の良好な誘電体基板
上に設けられたＭＣＭ−Ｄインダクターではクォリティ
・ファクターが３０までのもの、ピーク・クォリティ・
ファクターが自己共振周波数が約０．５で起きるものを
得ることができる。このようなインダクターのコストは
ＭＣＭ−Ｄ技術の単位ユニット当たりのコストに直接関
係する。このコストは現在、ｍｍ平方当たり約２０セン
トであり、生産量が増大するとｍｍ平方当たり５ないし
１０セントに下落すると思われる。本出願人に係わる特
許出願、特願平７−１４８２２２にはフリップ・チップ
半田付けにより組立てられる小さく精密な離散型インダ
クターが記載されている。この離散型インダクターは、
小さな誘電体チップの上面に形成された低抵抗銅金属被
覆層に形成されたスパイラル状のインダクター構造を採
用している。金属ブァイアホールを介してこの表面のス
パイラル構造と底面の半田付け接合部との間の接続がな
されている。

【０００５】本出願人に係わる他の特許出願（１９９５
年６月２７日出願）には、インダクターの比インダクタ
ンス値またはクォリティ・ファクターを増大させるた
め、ＭＣＭ−Ｄ基板に形成されたスパイラル・インダク
ターの上に配置されたフェライトチップの使用が記載さ
れている。このフェライトチップはフリップ・チップ半
田付けによりインダクター上に整合、支持されている。

【０００６】本発明によれば、マルチチップ・モジュー
ル、ダイレクト−チップ−アタッチ・アセンブリー、ま
たはサーフィス−マウント・アセンブリー上に装着され
るインダクター装置であって、実質的に平坦な電気絶縁
基板と、該基板の第１の主面に形成され誘電素子を形成
するスパイラル状金属被覆構造と、該モジュールまたは
アセンブリー上の導電体に該誘電素子を電気的に接続す
るため該基板の主面の１つに設けられた複数の半田バン
プとを具備してなることを特徴とするものが提供され
る。この半田バンプは該基板の第１の主面に形成しても
よい。

【０００７】

【発明が解決しようとする課題】したがって、本発明
は、小型で高性能で適当なコストのインダクター装置を
提供することを目的とする。

【０００８】

【課題を解決するための手段】本発明は、上記課題を解
決するため、実質的に平坦な電気絶縁基板と、該基板の
第１の主面に形成され誘電素子を形成するスパイラル状
金属被覆構造と、該モジュールまたはアセンブリー上の
導電体に該誘電素子を電気的に接続するため該基板の主
面の１つに設けられた複数の半田バンプとを具備してな
ることを特徴とするインダクター装置を提供するもので
ある。

【０００９】

【発明の実施の形態】以下、本発明のインダクター装置
を模式的に断面で示す図示の実施例を参照して説明す
る。このインダクター装置は、約１ｍｍ平方の誘電体、
高抵抗半導体またはフェライトのチップ２の下面に形成
された平坦なスパイラル状（四角形、円形または多角
形）に形成された銅金属被覆層１を有する。この誘電体
の適当なものとしては、多結晶または単結晶アルミナ
（サファイヤ）、溶融石英などが含まれるが、２キロオ
ーム以上のシリコンも適当な高抵抗半導体材料である。
フェライト材料は必要とする誘電率、操作の頻度に応じ
て選択することができる。

【００１０】このチップ２の底面に設けられたインダク
ター端子には半田バンプ接続子３が設けられフリップ・
チップ・半田ボンド・アセンブリーがＭＣＭ、ダイレク
ト−チップ−アタッチ、またはサーフィス−マウント基
板４上の半田バンプまたは他の半田付け構造に整合する
ようになっている。機械的支持のため必要に応じ、別の
ソルダ・ボンド接続子を含めてもよい。フリップ・チッ
プ・半田ボンド技術の採用により、正確な横方向の整
合、下方基板４からのインダクターチップ２の垂直方向
の正確な間隙を確保することができる。

【００１１】孔は基板にいかなるパワーまたはグラウン
ド・プレーン構造で形成してもよく、その場合、その形
成区域はイメージ・インダクタンス効果によるインダク
タンス低下、別の容量負荷による自己共振周波数の減少
をできるだけ小さくするため、フリップ・チップ・イン
ダクター１が装着されている部分の下方とする。単一ま
たは多層インダクターをこのインダクター構造に形成す
ることができる。この後者のものは同じチップ面積でよ
り高いインダクタンス値を与えることができる。この多
層インダクターは多層金属−ポリイミドまたは同様の誘
電体構造を用いて製造される。平坦スパイラル・インダ
クター金属被覆層の最上層も、有機ポリマーなどの低誘
電性定常材料５の層によってチップ材料との直接接触か
ら分離してもよい。この低誘電率誘電体層５は、フェラ
イトなどの高誘電性定常材料が用いられたときインター
ターン・キャパシタンスを少なくするために用いること
ができる。

【００１２】別の金属被覆層６をインダクターチップ２
の上面に形成し、この構造のインダクタンスのレーザー
・トリミングが行なえるようにしてもよい。この層６は
下方チップ面上のスパイラル・インダクター１の一次イ
ンダクタンスを減少するように作用するイメージ・イン
ダクタンスを与える。インダクタンス減少のレベルはイ
ンダクター１からのイメージ・プレーン（平面）６の分
離およびチップ材料の浸透性に依存する。この露出した
アクセス可能なイメージ・インダクター層の局部的除去
および／またはパターンニングは、例えばレーザービー
ムを用いてフリップ・チップ・インダクター装置の有効
な全体的インダクタンスを調整するのに用いることがで
きる。適当なパターン構造は同心的四角または円形リン
グパターンおよびスパイラル構造である。同心的リング
構造はイメージ渦電流を生じさせ、これは一次インダク
ター１の巻き数に関連して、リングの数、寸法、位置に
従って段階的に有効インダクタンスを減少させる。この
同心的リング構造はついでカットされ個々の渦電流を中
断させてインダクタンスを増大させる段階的トリミング
作用を生じさせる。他方、このスパイラル・トリミング
作用の使用からもたらされる有効インダクタンスの変化
は連続的なものである。このようなインダクターのトリ
ミングはオッシレータ、フィルターまたは共振器回路を
調律するのに用いてもよい。上面金属被覆層は必要に応
じてチップ・基板透過ホール（ブァイアホール）により
アースしてもよい。インダクターから上部金属被覆層の
分離、フリップ・チップ・半田ボンデング高さにより定
まるチップ／インダクター・ギャプおよびチップ誘電材
料の相対誘電率は、この構造体の付加的キャパシタンス
およびインダクター自己共振周波数への影響を左右す
る。この理由から、溶融石英などの低誘電率材料がチッ
プ材料として好ましい。

【００１３】このインダクター構造は適当な基板ウエハ
の一方の面に以下の方法で形成することができる。薄い
金属接着層（例えば、クロム、チタンまたはニクロムな
どの反応性金属システムを用い）と、メッキシード層
（通常、薄い銅層）をウエハ表面に連続的にスパッター
蒸着する。これらの層は通常の場合、０．０５ないし
０．５μｍでよい。この接着層はチップ表面に対し強力
な接着をもたらす。銅層も同等の層をもたらし、その上
に更に銅がメッキされる。フォトレジシト材料の厚い層
はウエハのこの面に適用され、パターニングしてスパイ
ラルな開口構造が形成され、これにインダクター自体と
なる銅金属被覆層がついでメッキされる。銅メッキはメ
ッキ構造の良好な制御とインダクターの各巻き間の小さ
い間隔と適合する最大厚みとする（所定のインダクター
ピッチで最低の抵抗を得、これにより最大のクオリティ
ーファクターを得るため）。このインダクターの寸法形
状はレジストにおける解像度とフィーチャー・アスペク
ト比、さらにメッキ液の特性（均一電着性およびメッキ
効率）により制限を受ける。少なくとも２５μｍの厚み
の銅で１０μｍもの小さいフィーチャー分離を可能とす
る材料が存在する。これにより１ｍｍ寸法のインダクタ
ーにおいて少なくとも１００のピーク・クオリティーフ
ァクターの製造が可能となる。レジストマスクの電気メ
ッキ後、インダクターが形成されている箇所以外の全表
面からメッキシード層および接着層を適当な溶媒および
エッチング剤処理により剥離する。多層インダクター
（例えば、２または３層キンダクターで、単層インダク
ターより単位面積当たり約４または９倍大きいインダク
タンスを与える）を、相容性ポリイミドのような適当な
誘電体により分離された複数の銅メッキ層を設けること
により、単一層の延長として製造することができる。こ
の多層構造は中間誘電体材料を貫通するブァイアホール
の形成を必要とする。これらはドライエッチングを含む
多くの技術により製造することができる。ポリイミド材
料はインダクターのスパイラル構造とチップ材料との間
の低誘電率層を形成するのにも使用される。

【００１４】完成された単一または多層銅インダクター
構造体は、ついで適当なパッシベーション（例えば窒化
ケイ素層）、金属質非半田性バリヤー層材料（例えばク
ロムまたはチタン）でコーティングされる。もし、非導
電性パッシベーションが用いられる場合、入出力接合が
必要な箇所でこの層にブァイアホールが開口される。

【００１５】ついで、半田バンプ構造の列がパターンニ
ングされたインダクタースパイラル構造のインダクター
出入力ポイント上、および機械的位置および支持のため
に必要な他の位置に形成される。

【００１６】この半田バンプ構造は、半田バンプ自体が
濡れることができ、周りのパッシベーション層または非
半田性バリヤー金属被覆区域上に半田バンプの区域を定
める半田可能な金属被覆層を必要とする。この金属被覆
層としては、クロム−銅またはクロム−銅−金多層金属
被覆構造が適している。第１のクロム層は、銅下層また
はバリヤー金属被覆表面に対する接着層およびオーム接
合層を提供し、合金化されたクロム−銅層は層溶解（半
田バンプ溶融操作）なしに良半田性を提供する。最後の
銅または銅プラス金層は初期良半田性を提供し、これら
の金属はバンプ・リフローにおいて半田中に溶解し、冷
却時において錫の中間金属化合物として再析する。金が
もし使用された場合は、半田付着前に酸化されることな
く半田可能層を大気中に露出させる。この種の半田可能
金属被覆層はエッチングされた金属ホイルまたは同様の
物理的マスク構造を介しての連続的蒸着に形成すること
ができる。

【００１７】半田自体は、直接チップ付着またはサーフ
ィス・マウントに対しては錫−鉛共融組成物［６３Ｓｎ
−３７Ｐｂ（重量）；融点１８３℃］、またＭＣＭ−Ｄ
への適用については９５Ｐｂ−５Ｓｎ組成（融点３１０
℃）であってもよい。この半田は、ウエハの第１の面に
銅導電体構造をメッキする上述の操作と同様にしてシー
ド層およびフォトレジストマスク技法を用い電着により
適用してもよい。その他、半田性金属層蒸着について述
べたのと同様にして物理的マスキングを用いる蒸着法に
より適用してもよい。この半田は鉛および錫の別の層と
して、または合金として蒸着してもよい。

【００１８】半田性金属被覆および半田層の蒸着および
パターニングの後、半田バンプが不活性または還元性雰
囲気条件の下で半田液相温度より高い温度に加熱される
ことによりリフロー（流動化）される。半田バンプの直
径はフリップ・チップ・インダクター構造の場合は５０
ないし１２５μｍが適当である。半田バンプの高さは適
用の条件にもよるが３０ないし１００μｍが適当であ
る。このような半田バンプの寸法形状は、ＭＣＭおよび
ＤＣＡ用のフリップ・チップ・半田ボンディングＩＣに
ついてはごく一般的なものである。半田バンプはインダ
クターに対する入出力接続部の上ならびに装着されたフ
リップ・チップ・インダクターの機械的支持のためチッ
プ表面に亘って分布される。一般的なフリップ・チップ
・インダクターは５または６個の半田バンプが用いられ
る。すなわち、インダクターとの接触のための中央およ
び角部またはエッジバンプ３、さらに機械的支持のため
の３または４個の別のコーナーバンプ７である。フリッ
プ・チップ・インダクターの寸法は一辺が０．５、１．
０、１．１５、１．５または２．０ｍｍであり、個別の
サーフィス・マウント部材寸法の傾向に合わせて決めら
れる。ＭＣＭ用のインダクターとしては正方形フォーマ
ットが好ましく、ダイレクト・チップ・アタッチおよび
サーフィス・マウント用としては長方形フォーマットが
好ましい。上述のように、インダクター・ウエハの上面
にさらに金属被覆層６を形成し、ダイスされ装着された
インダクター構造のレーザートリミング可能としてもよ
い。この層６としては例えばチタン、クロム、アルミニ
ウム、これらの組合わせなど種々の金属被覆材料を用い
ることができる。この層のリソグラフィー法などによる
パターニングはウエハ組立て段階では必要でなく、イン
ダクター面の処理の前に例えばスパッター蒸着によりこ
の層を堆積させることができる。この層の光学反射率お
よび電気抵抗はレーザートリミングの容易性、およびイ
ンダクター・イメージ平面の損失を左右する。

【００１９】インダクターの形状寸法形成に対し、写真
蝕刻（ファトリソグラフィー）法によるパターニングを
採用することによりインダクターの極めて正確な寸法が
可能となり、インダクター値のより高い再現性が可能と
なる。また、インダクター金属被覆として銅を使用する
ことにより、インダクターの直列抵抗が小さくなり、ク
ォリティ・ファクターを大きくすることが可能となる。

【図面の簡単な説明】

【図１】本発明のインダクター装置を模式的に示す断面
図。

【符号の説明】

１…銅金属被覆層、２…チップ、３…半田バンプ、４…
フリップ・チップ・ソルダ・ボンド・アセンブリーがＭ
ＣＭ、ダイレクト−チップ−アタッチ、またはサーフィ
ス−マウント基板、５…低誘電率誘電体層、６…別の金
属被覆層

Claims (8)

【特許請求の範囲】
1. 【請求項１】 マルチチップ・モジュール、ダイレクト
   −チップ−アタッチ・アセンブリーまたはサーフィス・
   マウント・アセンブリーに装着されるインダクター装置
   であって、実質的に平坦な電気絶縁性基板と、該基板の
   第１の主面に設けられインダクター素子を形成するスパ
   イラル状金属被覆構造と、該基板の主面の１つに形成さ
   れ上記インダクター素子と該モジュールまたはアセンブ
   リーとの電気的接続を生じさせる複数の半田バンプとを
   具備してなるインダクター装置。
2. 【請求項２】 該半田バンプが該基板の第１の主面に形
   成されていることを特徴とする請求項１記載のインダク
   ター装置。
3. 【請求項３】 該金属被覆構造が低誘電性物質の層によ
   り該基板の物質から分離されていることを特徴とする請
   求項１または２記載のインダクター装置。
4. 【請求項４】 該基板の第１の主面と反対側の主面にト
   リミング可能な金属被覆層が形成されていることを特徴
   とする請求項１ないし３のいずれかに記載のインダクタ
   ー装置。
5. 【請求項５】 該トリミング可能な金属被覆層が同心円
   パターンまたはスパイラルパターン状にパターニングさ
   れていることを特徴とする請求項４記載のインダクター
   装置。
6. 【請求項６】 該金属被覆構造が電気的絶縁物質のパッ
   シベーション層によりコーティングされていることを特
   徴とする請求項１ないし５のいずれかに記載のインダク
   ター装置。
7. 【請求項７】 該金属被覆構造が非半田性金属被覆層に
   よりコーティングされていることを特徴とする請求項１
   ないし５のいずれかに記載のインダクター装置。
8. 【請求項８】 該基板がフェライト材料からなることを
   特徴とする請求項１ないし７のいずれかに記載のインダ
   クター装置。