JP4431254B2 - 半導体メモリ素子の自動リフレッシュ装置 - Google Patents
半導体メモリ素子の自動リフレッシュ装置 Download PDFInfo
- Publication number
- JP4431254B2 JP4431254B2 JP2000194828A JP2000194828A JP4431254B2 JP 4431254 B2 JP4431254 B2 JP 4431254B2 JP 2000194828 A JP2000194828 A JP 2000194828A JP 2000194828 A JP2000194828 A JP 2000194828A JP 4431254 B2 JP4431254 B2 JP 4431254B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- generator
- buffer
- automatic refresh
- delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体メモリ素子の自動リフレッシュ方法及び装置に係り、詳細には、ＤＲＡＭやＳＤＲＡＭのような半導体メモリ素子のメモリセルのデータを自動リフレッシュする方法及び装置に関するものである。
【０００２】
【従来の技術】
ＤＲＡＭやＳＤＲＡＭのような半導体メモリ素子は、メモリセルに貯蔵されているデータを安定的に保持させるため、周期的又は非周期的にセルフリフレッシュ（self refresh）又は自動リフレッシュ（auto refresh）命令によりデータをリフレッシュする。
【０００３】
図１１は、従来の自動リフレッシュ回路の構成図であり、図１２は、一般的なクロックイネーブル信号に従ってバッファ制御信号が生成される様子を説明するタイミング図である。
【０００４】
クロックバッファ（１０）は、外部から入力されるクロック信号（clk）をバッファリングして入力バッファジェネレータ（１４）に送り、クロックイネーブルバッファ（１２）は、外部から入力されるクロックイネーブル信号（cke）をバッファリングして前記入力バッファジェネレータ（１４）に送る。半導体メモリ素子がリフレッシュモードに入るとき、前記クロックイネーブル信号（cke）がハイレベルであれば自動リフレッシュ動作を行い、ローレベルであればセルフリフレッシュ動作を行う。
【０００５】
前記入力バッファジェネレータ（１４）は前記バッファ等（１０、１２）からの信号を受け、入力バッファ、即ち命令バッファ（１６）、アドレスバッファ（２４）、データ入力バッファ（２６）をイネーブル又はディスエーブルさせる制御信号（buffer gen）を出力する。
【０００６】
前記命令バッファ（１６）は、前記入力バッファジェネレータ（１４）からの制御信号（buffer gen）と外部から入力されるTTLレベルのチップ選択バー信号（csb）、ラスバー信号（rasb）、カスバー信号（casb）、ライトイネーブルバー信号（web）を内部で使用可能なCMOSレベルにバッファリングする。
【０００７】
命令デコーダ（１８）は、その命令バッファ（１６）からの信号をデコードし、半導体メモリ素子が自動リフレッシュモードに入る段階と判断されれば、それに該当する所定レベルの信号（aref）をローアクティブジェネレータ（２０）に送る。次いで遅延ジェネレータ（２２）は、前記ローアクティブジェネレータ（２０）から出力されるローアクティブ信号（low active）を受け、ラスサイクルタイム（tRAS）ほど遅延した信号（tRAS delay）を前記ローアクティブジェネレータ（２０）にフィードバックさせる。
【０００８】
【発明が解決しようとする課題】
ところが、通常、前記入力バッファ（命令バッファ（１６）、アドレスバッファ（２４）、データ入力バッファ（２６））、はクロックイネーブル信号（cke）の状態に従って、入力バッファジェネレータ（１４）で作られた制御信号（buffer gen）によりオン／オフされる。よって、自動リフレッシュモードでは前記クロックイネーブル信号（cke）がハイのため、前記入力バッファは依然として動作したままである。
【０００９】
一つの入力バッファがオンのときに流れる電流は数十μAから数百μAであり、一つのチップには数十個の入力バッファ等が存在するため、このチップが自動リフレッシュモードにあるとき、入力バッファに流れる電流は数mAから数十mAとなってしまう。
【００１０】
したがって、自動リフレッシュモードの間には、外部命令が入力される入力バッファをイネーブルさせる必要がないにも拘らず引続き動作しているため、不要な電力が消費されてしまうという問題があった。
【００１１】
本発明は、上記事情に鑑みてなされたものであり、半導体メモリ素子での自動リフレッシュモード動作時の消費電力を低減できる自動リフレッシュ方法及び装置を提供することを目的とする。
【００１４】
【課題を解決するための手段】
請求項１記載の発明は、
多数の入力バッファ（例えば、命令バッファ５６、アドレスバッファ６４、データ入力バッファ６６）と、
前記多数の入力バッファの動作を制御するための第１制御信号を発生する入力バッファジェネレータ（例えば、入力バッファジェネレータ５４）と、
前記多数の入力バッファの中から何れか一つの入力バッファからの信号をデコードし、自動リフレッシュ信号を発生する命令デコーダ（例えば、命令デコーダ５８）と、
前記自動リフレッシュ信号がイネーブルされるに伴い、ローアクティブ信号を発生するローアクティブジェネレータ（例えば、ローアクティブジェネレータ６０）と、
前記ローアクティブ信号に従ってラスサイクルタイムほど遅延した遅延信号を発生する遅延ジェネレータ（例えば、遅延ジェネレータ６２）と、
前記命令デコーダからの前記自動リフレッシュ信号と、前記遅延ジェネレータからの遅延信号に従って前記多数の入力バッファを制御するための第２制御信号を発生する自動リフレッシュジェネレータ（例えば、自動リフレッシュジェネレータ６８）と、
を備え、
前記多数の入力バッファは前記第１制御信号及び前記第２制御信号が全てイネーブルされる場合にのみイネーブルされることを特徴としている。
【００１５】
本発明によれば、半導体メモリ素子の自動リフレッシュ動作中は、入力バッファ等の動作を直接制御するか、又はその入力バッファ等を制御する入力バッファジェネレータの動作を制御することにより、消費電力を減少させることができる。
【００１６】
【発明の実施の形態】
以下、図を参照して本発明の実施の形態を詳細に説明する。
【００１７】
[第１の実施の形態]
図１は、本発明の第１の実施の形態に係る半導体メモリ素子の自動リフレッシュ装置の要部構成を示すブロック図であり、クロックバッファ（３０）は従来と同様に外部から入力されるクロック信号（clk）をバッファリングして入力バッファジェネレータ（３４）に送り、クロックイネーブルバッファ（３２）は、外部から入力されるクロックイネーブル信号（cke）をバッファリングして前記入力バッファジェネレータ（３４）に送る。
【００１８】
前記入力バッファジェネレータ（３４）は、後述のように命令デコーダ（３８）から自動リフレッシュ信号（aref）を受信し、多数の入力バッファ、即ち命令バッファ（３６）、アドレスバッファ（４４）、データ入力バッファ（４６）を制御する制御信号（buffer gen）を出力する。この自動リフレッシュ信号は、半導体メモリ素子が自動リフレッシュモードに入ったときに発生する。
【００１９】
前記命令バッファ（３６）は、前記入力バッファジェネレータ（３４）からの制御信号（buffer gen）により動作制御され、外部から入力されるTTLレベルのチップ選択バー信号（csb）、ラスバー信号（rasb）、カスバー信号（casb）、ライトイネーブルバー信号（web）を内部で使用可能なCMOSレベルにバッファリングする。
【００２０】
前記命令デコーダ（３８）は、その命令バッファ（３６）からの信号をデコードし、半導体メモリ素子が自動リフレッシュモードに達する段階と判断されれば、それに該当する所定レベルの自動リフレッシュ信号（aref）を前記入力バッファジェネレータ（３４）とローアクティブジェネレータ（４０）に送る。
【００２１】
遅延ジェネレータ（４２）は、前記ローアクティブジェネレータ（４０）から出力されるローアクティブ信号（low active）を受信し、ラスサイクルタイム（tRAS）を補う遅延器を経て遅延信号（tRAS delay）をイネーブルさせる。前記遅延信号（tRAS delay）は、前記ローアクティブジェネレータ（４０）と前記入力バッファジェネレータ（３４）にフィードバックされる。
【００２２】
ここで、本発明の実施例では、半導体メモリ素子が自動リフレッシュモードに達すると、内部に自動リフレッシュ信号（aref）とローアクティブ信号（low active）がイネーブルされ、一定時間後にローアクティブ信号（low active）がディスエーブルされる。前記一定時間は、ラスサイクルタイム（tRAS）であるACパラメーターのための内部的遅延であり、この遅延をtRAS delayという。
【００２３】
なお、本発明の第１の実施の形態に係る前記入力バッファジェネレータ（３４）は図２〜図５のように構成され得る。
【００２４】
図２に示すように、前記入力バッファジェネレータ（３４）は、前記命令デコーダ（３８）からの自動リフレッシュ信号（aref）を受信して遅延させる遅延器（１）、前記遅延ジェネレータ（４２）からの信号（tRAS delay）を受信して遅延させる遅延器（２）、前記遅延器（１、２）の出力信号をラッチングするノアゲートロジックのラッチ（LT１）、及び前記クロックイネーブルバッファ（３２）からの信号（cked）と前記ラッチ（LT１）の出力信号を受信してナンド処理し、最終的な制御信号（buffer gen）を生成するナンドロジック（ND１、IV１）から構成される。
【００２５】
ここで、例えば前記自動リフレッシュ信号（aref）がイネーブルされたとき前記入力バッファジェネレータ（３４）がハイであり、前記遅延信号（tRAS delay）がイネーブルされたとき前記入力バッファジェネレータ（３４）がローであれば、前記遅延器（１）は偶数個のインバータで構成され、前記遅延器（２）は奇数個のインバータで構成される。
【００２６】
図３においては、前記入力バッファジェネレータ（３４）は、前記命令デコーダ（３８）からの自動リフレッシュ信号（aref）を受信して遅延させる遅延器（３）、前記遅延ジェネレータ（４２）からの信号（tRAS delay）を受信して遅延させる遅延器（４）、前記遅延器（３、４）の出力信号をラッチングするナンドゲートロジックのラッチ（ＬＴ２）、及び前記ラッチ（ＬＴ２）の出力信号をインバータ（IV２）により反転させた信号を受信してナンド処理し、最終的な制御信号（buffer gen）を生成するナンドロジック（ND２、IV３）から構成される。
【００２７】
図４においては、前記入力バッファジェネレータ（３４）は、前記命令デコーダ（３８）からの自動リフレッシュ信号（aref）を受信して遅延させる遅延器（５）、前記遅延ジェネレータ（４２）からの信号（tRAS delay）を受信して遅延させる遅延器（６）、前記遅延器（５、６）の出力信号をラッチングするノアゲートロジックのラッチ（LT３）、及び前記クロックイネーブルバッファ（３２）からの信号（cked）をインバータ（IV４）により反転させた信号と、前記ラッチ（LT３）の出力信号をインバータ（IV５）を介して反転させた信号とを受信してノア処理し、最終的な制御信号（buffer gen）を生成するノアゲート（NOR１）から構成される。
【００２８】
図５においては、前記入力バッファジェネレータ（３４）は、前記命令デコーダ（３８）からの自動リフレッシュ信号（aref）を受信して遅延させる遅延器（７）、前記遅延ジェネレータ（４２）からの信号（tRAS delay）を受信して遅延させる遅延器（８）、前記遅延器（７、８）の出力信号をラッチングするナンドゲートロジックのラッチ（LT４）、及び前記クロックイネーブルバッファ（３２）からの信号（cked）をインバータ（IV６）を介して反転させた信号と、前記ラッチ（LT４）の出力信号とを受信してノア処理し、最終的な制御信号（buffer gen）を生成するノアゲート（NOR２）から構成される。
【００２９】
次に、図１に示す第１の実施の形態の動作を図６のタイミング図を参照して説明する。
【００３０】
外部自動リフレッシュ命令（即ち、cke＝ハイ、csb＝ロー、rasb＝ロー、web＝ハイ）により命令デコーダ（３８）の出力信号（aref）がイネーブルされる。この出力信号（aref）によりローアクティブジェネレータ（４０）はローアクティブ信号をイネーブルさせ、入力バッファジェネレータ（３４）からの出力信号（buffer gen）はディスエーブルされる。
【００３１】
遅延ジェネレータ（４２）ではイネーブルされたローアクティブ信号（low active）を受け、ラスサイクルタイム（tRAS）を補う遅延器を経て出力信号（tRAS delay）をイネーブルさせ、入力バッファジェネレータ（３４）で出力信号（buffer gen）をイネーブルさせ外部自動リフレッシュ命令が入力された時点で、tRC後に入力される外部命令のために入力バッファ（即ち、命令バッファ（３６）、アドレスバッファ（４４）、データ入力バッファ（４６））はオンになる。
【００３２】
[第２の実施の形態]
図７は、本発明の第２の実施の形態に係る半導体メモリ素子の自動リフレッシュ装置の要部構成を示すブロック図である。図７の装置は、図１の構成と殆ど類似しているが、相違点は自動リフレッシュジェネレータ（６８）を追加的に備えているということである。前記自動リフレッシュジェネレータ（６８）は命令デコーダ（５８）からの自動リフレッシュ信号（aref）と、遅延ジェネレータ（６２）からの信号（tRAS delay）を受信して制御信号（aref gen）を生成する。
【００３３】
この制御信号（aref gen）は入力バッファ等（即ち、命令バッファ（５６）、アドレスバッファ（６４）、データ入力バッファ（６６））に入力され、入力バッファジェネレータ（５４）からの制御信号（buffer gen）と共に前記入力バッファ等を制御する。即ち、前記制御信号（buffer gen）と制御信号（aref gen）が両方ともイネーブルされるときにのみ前記入力バッファ等の動作はイネーブルされ、前記制御信号（buffer gen）と制御信号（aref gen）の中から何れか一つがディスエーブルされるときに前記入力バッファ等の動作はディスエーブルされる。
【００３４】
[第３の実施の形態]
図８は、本発明の第３の実施の形態に係る半導体メモリ素子の自動リフレッシュ装置の要部構成を示すブロック図である。図８の装置では、前述の図７と構成要素の数では同じであるが相互関係が異なる。
【００３５】
即ち、図８で自動リフレッシュジェネレータ（８６）は、命令デコーダ（７８）から自動リフレッシュ信号（aref）を受信し、イネーブルされた制御信号（aref gen）を出力する。このとき、前記自動リフレッシュジェネレータ（８６）は、その制御信号（aref gen）とは異なる一つの信号をイネーブルさせ、遅延ジェネレータ（８８）に送る。ここで前記制御信号（aref gen）とは異なる一つの信号を前記制御信号（aref gen）にしても差し支えない。
【００３６】
この信号が遅延ジェネレータ（８８）に入力されるに従い、遅延器を経た出力信号（tRAS delay）が自動リフレッシュジェネレータ（８６）にフィードバックされ、その自動リフレッシュジェネレータ（８６）の出力信号（aref gen）をディスエーブルさせる。前記制御信号（aref gen）は、入力バッファ等（即ち、命令バッファ（７６）、アドレスバッファ（８２）、データ入力バッファ（８４））とローアクティブジェネレータ（８０）に入力され、これらの回路を制御する。
【００３７】
[第４の実施の形態]
図９は、本発明の第４の実施の形態に係る半導体メモリ素子の自動リフレッシュ装置の要部構成を示すブロック図である。図９の装置では、図７の構成と殆ど類似しているが、ただ相違する点は、図７の場合、自動リフレッシュジェネレータ（６８）からの制御信号（aref gen）を入力バッファ等（命令バッファ（５６）、アドレスバッファ（６４）、データ入力バッファ（６６））に入力されるようにしたのに対し、図９では、制御信号（aref gen）を入力バッファジェネレータ（９４）に入力されるようにして、その入力バッファジェネレータ（９４）の出力信号（buffer gen）を制御するようにしたところである。
【００３８】
即ち、図９ではクロックイネーブル信号（cke）がローか又は制御信号（aref gen）がイネーブルされると、前記入力バッファジェネレータ（９４）から出力される制御信号（buffer gen）はディスエーブルされ、それにより入力バッファ等（即ち、命令バッファ（９６）、アドレスバッファ（１０４）、データ入力バッファ（１０６））の動作がディスエーブルされる。その他には前記制御信号（buffer gen）をイネーブルさせる。
【００３９】
[第５の実施の形態]
図１０は、本発明の第５の実施の形態に係る半導体メモリ素子の自動リフレッシュ装置の要部構成を示すブロック図である。図１０の装置は図８の構成と殆ど類似しているが、ただ相違する点は、図８の場合、自動リフレッシュジェネレータ（８６）からの制御信号（aref gen）を入力バッファ（命令バッファ（７６）、アドレスバッファ（８２）、データ入力バッファ（８４））に入力されるようにしたのに対し、図１０では、制御信号（aref gen）を入力バッファジェネレータ（１１４）に入力されるようにし、その入力バッファジェネレータ（１１４）の出力信号（buffer gen）を制御するようにしたところである。
【００４０】
即ち、図１０では自動リフレッシュジェネレータ（１２４）は、命令デコーダ（１１８）から自動リフレッシュ信号（aref）を受信し、イネーブルされた制御信号（aref gen）を出力する。このとき、前記自動リフレッシュジェネレータ（１２４）はその制御信号（aref gen）とは異なる一つの信号をイネーブルさせ遅延ジェネレータ（１２８）に送る。ここで、前記制御信号（aref gen）とは異なる一つの信号を前記制御信号（aref gen）にしても差し支えない。
【００４１】
この信号が遅延ジェネレータ（１２８）に入力されるに伴い、遅延器を経た出力信号（tRAS delay）が自動リフレッシュジェネレータ（１２４）にフィードバックされ、その自動リフレッシュジェネレータ（１２４）の出力信号（aref gen）をディスエーブルさせる。前記制御信号（aref gen）は、入力バッファ（即ち、命令バッファ（１１６）、アドレスバッファ（１２０）、データ入力バッファ（１２２））とローアクティブジェネレータ（１２６）に入力され、これらの回路を制御する。
【００４２】
以上で説明したような本発明によれば、半導体メモリ素子の自動リフレッシュ動作中は、入力バッファ等の動作を直接制御するか、又はその入力バッファ等を制御する入力バッファジェネレータの動作を制御することにより、消費電力を減少させることができる。
【００４３】
なお、本発明は前述の実施例に限定されるものではなく、主旨を逸脱しない範囲内で修正及び変形して実施することができる。
【００４４】
【発明の効果】
本発明によれば、半導体メモリ素子の自動リフレッシュ動作中は、入力バッファ等の動作を直接制御するか、又はその入力バッファ等を制御する入力バッファジェネレータの動作を制御することにより、消費電力を減少させることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る半導体メモリ素子の自動リフレッシュ装置のブロック図。
【図２】本発明の入力バッファジェネレータの一例に係る内部回路図。
【図３】本発明の入力バッファジェネレータの他の例に係る内部回路図。
【図４】本発明の入力バッファジェネレータのさらに他の例に係る内部回路図。
【図５】本発明の入力バッファジェネレータのさらに他の例に係る内部回路図。
【図６】本発明の一実施例に係る入力バッファジェネレータの動作タイミング図。
【図７】本発明の第２の実施の形態に係る半導体メモリ素子の自動リフレッシュ装置のブロック図。
【図８】本発明の第３の実施の形態に係る半導体メモリ素子の自動リフレッシュ装置のブロック図。
【図９】本発明の第４の実施の形態に係る半導体メモリ素子の自動リフレッシュ装置のブロック図。
【図１０】本発明の第５の実施の形態に係る半導体メモリ素子の自動リフレッシュ装置のブロック図。
【図１１】従来の自動リフレッシュ回路の構成図。
【図１２】一般的なクロックイネーブル信号に対するバッファ制御信号の生成を説明するタイミング図。
【符号の説明】
１０、３０、５０、７０、９０、１１０：クロックバッファ
１２、３２、５２、７２、９２、１１２：クロックイネーブルバッファ
１４、３４、５４、７４、９４、１１４：入力バッファジェネレータ
１６、３６、５６、７６、９６、１１６：命令バッファ
１８、３８、５８、７８、９８、１１８：命令デコーダ
２０、４０、６０、８０、１００、１２６：ローアクティブジェネレータ
２２、４２、６２、８８、１０２、１２８：遅延ジェネレータ
２４、４４、６４、８２、１０４、１２０：アドレスバッファ
２６、４６、６６、８４、１０６、１２２：データ入力バッファ
６８、８６、１０８、１２４：自動リフレッシュジェネレータ
【発明の属する技術分野】
本発明は、半導体メモリ素子の自動リフレッシュ方法及び装置に係り、詳細には、ＤＲＡＭやＳＤＲＡＭのような半導体メモリ素子のメモリセルのデータを自動リフレッシュする方法及び装置に関するものである。
【０００２】
【従来の技術】
ＤＲＡＭやＳＤＲＡＭのような半導体メモリ素子は、メモリセルに貯蔵されているデータを安定的に保持させるため、周期的又は非周期的にセルフリフレッシュ（self refresh）又は自動リフレッシュ（auto refresh）命令によりデータをリフレッシュする。
【０００３】
図１１は、従来の自動リフレッシュ回路の構成図であり、図１２は、一般的なクロックイネーブル信号に従ってバッファ制御信号が生成される様子を説明するタイミング図である。
【０００４】
クロックバッファ（１０）は、外部から入力されるクロック信号（clk）をバッファリングして入力バッファジェネレータ（１４）に送り、クロックイネーブルバッファ（１２）は、外部から入力されるクロックイネーブル信号（cke）をバッファリングして前記入力バッファジェネレータ（１４）に送る。半導体メモリ素子がリフレッシュモードに入るとき、前記クロックイネーブル信号（cke）がハイレベルであれば自動リフレッシュ動作を行い、ローレベルであればセルフリフレッシュ動作を行う。
【０００５】
前記入力バッファジェネレータ（１４）は前記バッファ等（１０、１２）からの信号を受け、入力バッファ、即ち命令バッファ（１６）、アドレスバッファ（２４）、データ入力バッファ（２６）をイネーブル又はディスエーブルさせる制御信号（buffer gen）を出力する。
【０００６】
前記命令バッファ（１６）は、前記入力バッファジェネレータ（１４）からの制御信号（buffer gen）と外部から入力されるTTLレベルのチップ選択バー信号（csb）、ラスバー信号（rasb）、カスバー信号（casb）、ライトイネーブルバー信号（web）を内部で使用可能なCMOSレベルにバッファリングする。
【０００７】
命令デコーダ（１８）は、その命令バッファ（１６）からの信号をデコードし、半導体メモリ素子が自動リフレッシュモードに入る段階と判断されれば、それに該当する所定レベルの信号（aref）をローアクティブジェネレータ（２０）に送る。次いで遅延ジェネレータ（２２）は、前記ローアクティブジェネレータ（２０）から出力されるローアクティブ信号（low active）を受け、ラスサイクルタイム（tRAS）ほど遅延した信号（tRAS delay）を前記ローアクティブジェネレータ（２０）にフィードバックさせる。
【０００８】
【発明が解決しようとする課題】
ところが、通常、前記入力バッファ（命令バッファ（１６）、アドレスバッファ（２４）、データ入力バッファ（２６））、はクロックイネーブル信号（cke）の状態に従って、入力バッファジェネレータ（１４）で作られた制御信号（buffer gen）によりオン／オフされる。よって、自動リフレッシュモードでは前記クロックイネーブル信号（cke）がハイのため、前記入力バッファは依然として動作したままである。
【０００９】
一つの入力バッファがオンのときに流れる電流は数十μAから数百μAであり、一つのチップには数十個の入力バッファ等が存在するため、このチップが自動リフレッシュモードにあるとき、入力バッファに流れる電流は数mAから数十mAとなってしまう。
【００１０】
したがって、自動リフレッシュモードの間には、外部命令が入力される入力バッファをイネーブルさせる必要がないにも拘らず引続き動作しているため、不要な電力が消費されてしまうという問題があった。
【００１１】
本発明は、上記事情に鑑みてなされたものであり、半導体メモリ素子での自動リフレッシュモード動作時の消費電力を低減できる自動リフレッシュ方法及び装置を提供することを目的とする。
【００１４】
【課題を解決するための手段】
請求項１記載の発明は、
多数の入力バッファ（例えば、命令バッファ５６、アドレスバッファ６４、データ入力バッファ６６）と、
前記多数の入力バッファの動作を制御するための第１制御信号を発生する入力バッファジェネレータ（例えば、入力バッファジェネレータ５４）と、
前記多数の入力バッファの中から何れか一つの入力バッファからの信号をデコードし、自動リフレッシュ信号を発生する命令デコーダ（例えば、命令デコーダ５８）と、
前記自動リフレッシュ信号がイネーブルされるに伴い、ローアクティブ信号を発生するローアクティブジェネレータ（例えば、ローアクティブジェネレータ６０）と、
前記ローアクティブ信号に従ってラスサイクルタイムほど遅延した遅延信号を発生する遅延ジェネレータ（例えば、遅延ジェネレータ６２）と、
前記命令デコーダからの前記自動リフレッシュ信号と、前記遅延ジェネレータからの遅延信号に従って前記多数の入力バッファを制御するための第２制御信号を発生する自動リフレッシュジェネレータ（例えば、自動リフレッシュジェネレータ６８）と、
を備え、
前記多数の入力バッファは前記第１制御信号及び前記第２制御信号が全てイネーブルされる場合にのみイネーブルされることを特徴としている。
【００１５】
本発明によれば、半導体メモリ素子の自動リフレッシュ動作中は、入力バッファ等の動作を直接制御するか、又はその入力バッファ等を制御する入力バッファジェネレータの動作を制御することにより、消費電力を減少させることができる。
【００１６】
【発明の実施の形態】
以下、図を参照して本発明の実施の形態を詳細に説明する。
【００１７】
[第１の実施の形態]
図１は、本発明の第１の実施の形態に係る半導体メモリ素子の自動リフレッシュ装置の要部構成を示すブロック図であり、クロックバッファ（３０）は従来と同様に外部から入力されるクロック信号（clk）をバッファリングして入力バッファジェネレータ（３４）に送り、クロックイネーブルバッファ（３２）は、外部から入力されるクロックイネーブル信号（cke）をバッファリングして前記入力バッファジェネレータ（３４）に送る。
【００１８】
前記入力バッファジェネレータ（３４）は、後述のように命令デコーダ（３８）から自動リフレッシュ信号（aref）を受信し、多数の入力バッファ、即ち命令バッファ（３６）、アドレスバッファ（４４）、データ入力バッファ（４６）を制御する制御信号（buffer gen）を出力する。この自動リフレッシュ信号は、半導体メモリ素子が自動リフレッシュモードに入ったときに発生する。
【００１９】
前記命令バッファ（３６）は、前記入力バッファジェネレータ（３４）からの制御信号（buffer gen）により動作制御され、外部から入力されるTTLレベルのチップ選択バー信号（csb）、ラスバー信号（rasb）、カスバー信号（casb）、ライトイネーブルバー信号（web）を内部で使用可能なCMOSレベルにバッファリングする。
【００２０】
前記命令デコーダ（３８）は、その命令バッファ（３６）からの信号をデコードし、半導体メモリ素子が自動リフレッシュモードに達する段階と判断されれば、それに該当する所定レベルの自動リフレッシュ信号（aref）を前記入力バッファジェネレータ（３４）とローアクティブジェネレータ（４０）に送る。
【００２１】
遅延ジェネレータ（４２）は、前記ローアクティブジェネレータ（４０）から出力されるローアクティブ信号（low active）を受信し、ラスサイクルタイム（tRAS）を補う遅延器を経て遅延信号（tRAS delay）をイネーブルさせる。前記遅延信号（tRAS delay）は、前記ローアクティブジェネレータ（４０）と前記入力バッファジェネレータ（３４）にフィードバックされる。
【００２２】
ここで、本発明の実施例では、半導体メモリ素子が自動リフレッシュモードに達すると、内部に自動リフレッシュ信号（aref）とローアクティブ信号（low active）がイネーブルされ、一定時間後にローアクティブ信号（low active）がディスエーブルされる。前記一定時間は、ラスサイクルタイム（tRAS）であるACパラメーターのための内部的遅延であり、この遅延をtRAS delayという。
【００２３】
なお、本発明の第１の実施の形態に係る前記入力バッファジェネレータ（３４）は図２〜図５のように構成され得る。
【００２４】
図２に示すように、前記入力バッファジェネレータ（３４）は、前記命令デコーダ（３８）からの自動リフレッシュ信号（aref）を受信して遅延させる遅延器（１）、前記遅延ジェネレータ（４２）からの信号（tRAS delay）を受信して遅延させる遅延器（２）、前記遅延器（１、２）の出力信号をラッチングするノアゲートロジックのラッチ（LT１）、及び前記クロックイネーブルバッファ（３２）からの信号（cked）と前記ラッチ（LT１）の出力信号を受信してナンド処理し、最終的な制御信号（buffer gen）を生成するナンドロジック（ND１、IV１）から構成される。
【００２５】
ここで、例えば前記自動リフレッシュ信号（aref）がイネーブルされたとき前記入力バッファジェネレータ（３４）がハイであり、前記遅延信号（tRAS delay）がイネーブルされたとき前記入力バッファジェネレータ（３４）がローであれば、前記遅延器（１）は偶数個のインバータで構成され、前記遅延器（２）は奇数個のインバータで構成される。
【００２６】
図３においては、前記入力バッファジェネレータ（３４）は、前記命令デコーダ（３８）からの自動リフレッシュ信号（aref）を受信して遅延させる遅延器（３）、前記遅延ジェネレータ（４２）からの信号（tRAS delay）を受信して遅延させる遅延器（４）、前記遅延器（３、４）の出力信号をラッチングするナンドゲートロジックのラッチ（ＬＴ２）、及び前記ラッチ（ＬＴ２）の出力信号をインバータ（IV２）により反転させた信号を受信してナンド処理し、最終的な制御信号（buffer gen）を生成するナンドロジック（ND２、IV３）から構成される。
【００２７】
図４においては、前記入力バッファジェネレータ（３４）は、前記命令デコーダ（３８）からの自動リフレッシュ信号（aref）を受信して遅延させる遅延器（５）、前記遅延ジェネレータ（４２）からの信号（tRAS delay）を受信して遅延させる遅延器（６）、前記遅延器（５、６）の出力信号をラッチングするノアゲートロジックのラッチ（LT３）、及び前記クロックイネーブルバッファ（３２）からの信号（cked）をインバータ（IV４）により反転させた信号と、前記ラッチ（LT３）の出力信号をインバータ（IV５）を介して反転させた信号とを受信してノア処理し、最終的な制御信号（buffer gen）を生成するノアゲート（NOR１）から構成される。
【００２８】
図５においては、前記入力バッファジェネレータ（３４）は、前記命令デコーダ（３８）からの自動リフレッシュ信号（aref）を受信して遅延させる遅延器（７）、前記遅延ジェネレータ（４２）からの信号（tRAS delay）を受信して遅延させる遅延器（８）、前記遅延器（７、８）の出力信号をラッチングするナンドゲートロジックのラッチ（LT４）、及び前記クロックイネーブルバッファ（３２）からの信号（cked）をインバータ（IV６）を介して反転させた信号と、前記ラッチ（LT４）の出力信号とを受信してノア処理し、最終的な制御信号（buffer gen）を生成するノアゲート（NOR２）から構成される。
【００２９】
次に、図１に示す第１の実施の形態の動作を図６のタイミング図を参照して説明する。
【００３０】
外部自動リフレッシュ命令（即ち、cke＝ハイ、csb＝ロー、rasb＝ロー、web＝ハイ）により命令デコーダ（３８）の出力信号（aref）がイネーブルされる。この出力信号（aref）によりローアクティブジェネレータ（４０）はローアクティブ信号をイネーブルさせ、入力バッファジェネレータ（３４）からの出力信号（buffer gen）はディスエーブルされる。
【００３１】
遅延ジェネレータ（４２）ではイネーブルされたローアクティブ信号（low active）を受け、ラスサイクルタイム（tRAS）を補う遅延器を経て出力信号（tRAS delay）をイネーブルさせ、入力バッファジェネレータ（３４）で出力信号（buffer gen）をイネーブルさせ外部自動リフレッシュ命令が入力された時点で、tRC後に入力される外部命令のために入力バッファ（即ち、命令バッファ（３６）、アドレスバッファ（４４）、データ入力バッファ（４６））はオンになる。
【００３２】
[第２の実施の形態]
図７は、本発明の第２の実施の形態に係る半導体メモリ素子の自動リフレッシュ装置の要部構成を示すブロック図である。図７の装置は、図１の構成と殆ど類似しているが、相違点は自動リフレッシュジェネレータ（６８）を追加的に備えているということである。前記自動リフレッシュジェネレータ（６８）は命令デコーダ（５８）からの自動リフレッシュ信号（aref）と、遅延ジェネレータ（６２）からの信号（tRAS delay）を受信して制御信号（aref gen）を生成する。
【００３３】
この制御信号（aref gen）は入力バッファ等（即ち、命令バッファ（５６）、アドレスバッファ（６４）、データ入力バッファ（６６））に入力され、入力バッファジェネレータ（５４）からの制御信号（buffer gen）と共に前記入力バッファ等を制御する。即ち、前記制御信号（buffer gen）と制御信号（aref gen）が両方ともイネーブルされるときにのみ前記入力バッファ等の動作はイネーブルされ、前記制御信号（buffer gen）と制御信号（aref gen）の中から何れか一つがディスエーブルされるときに前記入力バッファ等の動作はディスエーブルされる。
【００３４】
[第３の実施の形態]
図８は、本発明の第３の実施の形態に係る半導体メモリ素子の自動リフレッシュ装置の要部構成を示すブロック図である。図８の装置では、前述の図７と構成要素の数では同じであるが相互関係が異なる。
【００３５】
即ち、図８で自動リフレッシュジェネレータ（８６）は、命令デコーダ（７８）から自動リフレッシュ信号（aref）を受信し、イネーブルされた制御信号（aref gen）を出力する。このとき、前記自動リフレッシュジェネレータ（８６）は、その制御信号（aref gen）とは異なる一つの信号をイネーブルさせ、遅延ジェネレータ（８８）に送る。ここで前記制御信号（aref gen）とは異なる一つの信号を前記制御信号（aref gen）にしても差し支えない。
【００３６】
この信号が遅延ジェネレータ（８８）に入力されるに従い、遅延器を経た出力信号（tRAS delay）が自動リフレッシュジェネレータ（８６）にフィードバックされ、その自動リフレッシュジェネレータ（８６）の出力信号（aref gen）をディスエーブルさせる。前記制御信号（aref gen）は、入力バッファ等（即ち、命令バッファ（７６）、アドレスバッファ（８２）、データ入力バッファ（８４））とローアクティブジェネレータ（８０）に入力され、これらの回路を制御する。
【００３７】
[第４の実施の形態]
図９は、本発明の第４の実施の形態に係る半導体メモリ素子の自動リフレッシュ装置の要部構成を示すブロック図である。図９の装置では、図７の構成と殆ど類似しているが、ただ相違する点は、図７の場合、自動リフレッシュジェネレータ（６８）からの制御信号（aref gen）を入力バッファ等（命令バッファ（５６）、アドレスバッファ（６４）、データ入力バッファ（６６））に入力されるようにしたのに対し、図９では、制御信号（aref gen）を入力バッファジェネレータ（９４）に入力されるようにして、その入力バッファジェネレータ（９４）の出力信号（buffer gen）を制御するようにしたところである。
【００３８】
即ち、図９ではクロックイネーブル信号（cke）がローか又は制御信号（aref gen）がイネーブルされると、前記入力バッファジェネレータ（９４）から出力される制御信号（buffer gen）はディスエーブルされ、それにより入力バッファ等（即ち、命令バッファ（９６）、アドレスバッファ（１０４）、データ入力バッファ（１０６））の動作がディスエーブルされる。その他には前記制御信号（buffer gen）をイネーブルさせる。
【００３９】
[第５の実施の形態]
図１０は、本発明の第５の実施の形態に係る半導体メモリ素子の自動リフレッシュ装置の要部構成を示すブロック図である。図１０の装置は図８の構成と殆ど類似しているが、ただ相違する点は、図８の場合、自動リフレッシュジェネレータ（８６）からの制御信号（aref gen）を入力バッファ（命令バッファ（７６）、アドレスバッファ（８２）、データ入力バッファ（８４））に入力されるようにしたのに対し、図１０では、制御信号（aref gen）を入力バッファジェネレータ（１１４）に入力されるようにし、その入力バッファジェネレータ（１１４）の出力信号（buffer gen）を制御するようにしたところである。
【００４０】
即ち、図１０では自動リフレッシュジェネレータ（１２４）は、命令デコーダ（１１８）から自動リフレッシュ信号（aref）を受信し、イネーブルされた制御信号（aref gen）を出力する。このとき、前記自動リフレッシュジェネレータ（１２４）はその制御信号（aref gen）とは異なる一つの信号をイネーブルさせ遅延ジェネレータ（１２８）に送る。ここで、前記制御信号（aref gen）とは異なる一つの信号を前記制御信号（aref gen）にしても差し支えない。
【００４１】
この信号が遅延ジェネレータ（１２８）に入力されるに伴い、遅延器を経た出力信号（tRAS delay）が自動リフレッシュジェネレータ（１２４）にフィードバックされ、その自動リフレッシュジェネレータ（１２４）の出力信号（aref gen）をディスエーブルさせる。前記制御信号（aref gen）は、入力バッファ（即ち、命令バッファ（１１６）、アドレスバッファ（１２０）、データ入力バッファ（１２２））とローアクティブジェネレータ（１２６）に入力され、これらの回路を制御する。
【００４２】
以上で説明したような本発明によれば、半導体メモリ素子の自動リフレッシュ動作中は、入力バッファ等の動作を直接制御するか、又はその入力バッファ等を制御する入力バッファジェネレータの動作を制御することにより、消費電力を減少させることができる。
【００４３】
なお、本発明は前述の実施例に限定されるものではなく、主旨を逸脱しない範囲内で修正及び変形して実施することができる。
【００４４】
【発明の効果】
本発明によれば、半導体メモリ素子の自動リフレッシュ動作中は、入力バッファ等の動作を直接制御するか、又はその入力バッファ等を制御する入力バッファジェネレータの動作を制御することにより、消費電力を減少させることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る半導体メモリ素子の自動リフレッシュ装置のブロック図。
【図２】本発明の入力バッファジェネレータの一例に係る内部回路図。
【図３】本発明の入力バッファジェネレータの他の例に係る内部回路図。
【図４】本発明の入力バッファジェネレータのさらに他の例に係る内部回路図。
【図５】本発明の入力バッファジェネレータのさらに他の例に係る内部回路図。
【図６】本発明の一実施例に係る入力バッファジェネレータの動作タイミング図。
【図７】本発明の第２の実施の形態に係る半導体メモリ素子の自動リフレッシュ装置のブロック図。
【図８】本発明の第３の実施の形態に係る半導体メモリ素子の自動リフレッシュ装置のブロック図。
【図９】本発明の第４の実施の形態に係る半導体メモリ素子の自動リフレッシュ装置のブロック図。
【図１０】本発明の第５の実施の形態に係る半導体メモリ素子の自動リフレッシュ装置のブロック図。
【図１１】従来の自動リフレッシュ回路の構成図。
【図１２】一般的なクロックイネーブル信号に対するバッファ制御信号の生成を説明するタイミング図。
【符号の説明】
１０、３０、５０、７０、９０、１１０：クロックバッファ
１２、３２、５２、７２、９２、１１２：クロックイネーブルバッファ
１４、３４、５４、７４、９４、１１４：入力バッファジェネレータ
１６、３６、５６、７６、９６、１１６：命令バッファ
１８、３８、５８、７８、９８、１１８：命令デコーダ
２０、４０、６０、８０、１００、１２６：ローアクティブジェネレータ
２２、４２、６２、８８、１０２、１２８：遅延ジェネレータ
２４、４４、６４、８２、１０４、１２０：アドレスバッファ
２６、４６、６６、８４、１０６、１２２：データ入力バッファ
６８、８６、１０８、１２４：自動リフレッシュジェネレータ
Claims (3)
- 多数の入力バッファと、
前記多数の入力バッファの動作を制御するための第１制御信号を発生する入力バッファジェネレータと、
前記多数の入力バッファの中から何れか一つの入力バッファからの信号をデコードし、自動リフレッシュ信号を発生する命令デコーダと、
前記自動リフレッシュ信号がイネーブルされるに伴い、ローアクティブ信号を発生するローアクティブジェネレータと、
前記ローアクティブ信号に従ってラスサイクルタイムほど遅延した遅延信号を発生する遅延ジェネレータと、
前記命令デコーダからの前記自動リフレッシュ信号と、前記遅延ジェネレータからの遅延信号に従って前記多数の入力バッファを制御するための第２制御信号を発生する自動リフレッシュジェネレータと、
を備え、
前記多数の入力バッファは前記第１制御信号及び前記第２制御信号が全てイネーブルされる場合にのみイネーブルされることを特徴とする半導体メモリ素子の自動リフレッシュ装置。 - 前記自動リフレッシュジェネレータは、
前記多数の入力バッファを制御するとき、前記ローアクティブジェネレータの動作も共に制御することを特徴とする請求項１記載の半導体メモリ素子の自動リフレッシュ装置。 - 前記自動リフレッシュジェネレータは、
前記命令デコーダからの前記自動リフレッシュ信号と前記遅延ジェネレータからの前記遅延信号との組み合わせにより決定される制御信号を利用することにより、前記多数の入力バッファの動作を制御することを特徴とする請求項１記載の半導体メモリ素子の自動リフレッシュ装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990025373A KR100324821B1 (ko) | 1999-06-29 | 1999-06-29 | 반도체 메모리 소자의 자동 리프레쉬 방법 및 장치 |
| KR1999P-25373 | 1999-06-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001035150A JP2001035150A (ja) | 2001-02-09 |
| JP4431254B2 true JP4431254B2 (ja) | 2010-03-10 |
Family
ID=19597076
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000194828A Expired - Fee Related JP4431254B2 (ja) | 1999-06-29 | 2000-06-28 | 半導体メモリ素子の自動リフレッシュ装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6292420B1 (ja) |
| JP (1) | JP4431254B2 (ja) |
| KR (1) | KR100324821B1 (ja) |
| TW (1) | TW587249B (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100363481B1 (ko) * | 2000-06-23 | 2002-11-30 | 주식회사 하이닉스반도체 | 입력 버퍼 제어 장치 |
| KR100408719B1 (ko) * | 2001-06-25 | 2003-12-11 | 주식회사 하이닉스반도체 | 클럭을 이용한 ｔＲＡＳ 딜레이 제어 장치 |
| US6771553B2 (en) | 2001-10-18 | 2004-08-03 | Micron Technology, Inc. | Low power auto-refresh circuit and method for dynamic random access memories |
| US6731548B2 (en) * | 2002-06-07 | 2004-05-04 | Micron Technology, Inc. | Reduced power registered memory module and method |
| KR100849063B1 (ko) * | 2002-06-28 | 2008-07-30 | 주식회사 하이닉스반도체 | 자동 리프레쉬 로우 사이클 시간에 뱅크 액티브 신호를최적화하는 회로 및 방법 |
| KR100557590B1 (ko) * | 2002-12-26 | 2006-03-03 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 오토 리프레시 제어회로 |
| KR100529038B1 (ko) * | 2003-04-30 | 2005-11-17 | 주식회사 하이닉스반도체 | 반도체 메모리 소자 |
| CN100397529C (zh) * | 2003-05-14 | 2008-06-25 | 凌阳科技股份有限公司 | 省电的静态存储器控制电路 |
| KR100642414B1 (ko) | 2004-04-20 | 2006-11-03 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 제어 회로 |
| KR100616199B1 (ko) * | 2004-12-06 | 2006-08-25 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 전압 발생 제어회로 및 방법 |
| KR100706830B1 (ko) * | 2005-10-19 | 2007-04-13 | 주식회사 하이닉스반도체 | 반도체 메모리의 액티브 구간 제어장치 및 방법 |
| US7733731B2 (en) | 2007-03-05 | 2010-06-08 | Micron Technology, Inc. | Control of inputs to a memory device |
| KR100884609B1 (ko) | 2007-09-12 | 2009-02-19 | 주식회사 하이닉스반도체 | 메모리장치의 버퍼제어회로 |
| KR100920843B1 (ko) * | 2008-05-09 | 2009-10-08 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 오토리프레쉬 동작 제어회로 |
| KR100945940B1 (ko) | 2008-06-27 | 2010-03-05 | 주식회사 하이닉스반도체 | 리프레쉬 신호 생성 회로 |
| KR101047002B1 (ko) * | 2009-06-26 | 2011-07-06 | 주식회사 하이닉스반도체 | 데이터버퍼 제어회로 및 반도체 메모리 장치 |
| TWI449042B (zh) * | 2010-02-25 | 2014-08-11 | Elite Semiconductor Esmt | 半導體記憶元件之自我更新電路及其方法 |
| US9488530B2 (en) * | 2013-10-23 | 2016-11-08 | National Kaohsiung First University Of Science And Technology | Time-domain temperature sensing system with a digital output and method thereof |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2607394B2 (ja) | 1990-11-01 | 1997-05-07 | 株式会社日立製作所 | 非反転バッファ装置および半導体記憶装置 |
| JP2977385B2 (ja) | 1992-08-31 | 1999-11-15 | 株式会社東芝 | ダイナミックメモリ装置 |
| US5710741A (en) | 1994-03-11 | 1998-01-20 | Micron Technology, Inc. | Power up intialization circuit responding to an input signal |
| JPH08297969A (ja) | 1995-04-26 | 1996-11-12 | Mitsubishi Electric Corp | ダイナミック型半導体記憶装置 |
| JPH09167488A (ja) | 1995-12-18 | 1997-06-24 | Mitsubishi Electric Corp | 半導体記憶装置 |
| JP3825862B2 (ja) | 1997-02-27 | 2006-09-27 | 株式会社ルネサステクノロジ | 同期型ダイナミック型半導体記憶装置 |
| JPH10241398A (ja) | 1997-02-28 | 1998-09-11 | Nec Corp | 半導体メモリ装置 |
| US5999481A (en) * | 1997-08-22 | 1999-12-07 | Micron Technology, Inc. | Method and apparatus for controlling the operation of an integrated circuit responsive to out-of-synchronism control signals |
| US5986964A (en) * | 1998-11-02 | 1999-11-16 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device consistently operating a plurality of memory cell arrays distributed in arrangement |
| JP3266127B2 (ja) * | 1999-01-25 | 2002-03-18 | 日本電気株式会社 | 同期式半導体記憶装置 |
-
1999
- 1999-06-29 KR KR1019990025373A patent/KR100324821B1/ko active IP Right Grant
-
2000
- 2000-06-23 TW TW089112561A patent/TW587249B/zh not_active IP Right Cessation
- 2000-06-26 US US09/604,300 patent/US6292420B1/en not_active Expired - Lifetime
- 2000-06-28 JP JP2000194828A patent/JP4431254B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| TW587249B (en) | 2004-05-11 |
| KR100324821B1 (ko) | 2002-02-28 |
| JP2001035150A (ja) | 2001-02-09 |
| US6292420B1 (en) | 2001-09-18 |
| KR20010004670A (ko) | 2001-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4431254B2 (ja) | 半導体メモリ素子の自動リフレッシュ装置 | |
| KR100415092B1 (ko) | 모드 레지스터를 갖는 반도체 메모리 장치 및 상기 반도체메모리 장치에서의 디프 파워 다운 모드의 제어 방법 | |
| JP5228468B2 (ja) | システム装置およびシステム装置の動作方法 | |
| US7642823B2 (en) | Semiconductor memory device including delay-locked-loop control circuit and control method for effective current consumption management | |
| TWI296804B (en) | Voltage generation control circuit in semiconductor memory device and method thereof | |
| JP2000156082A (ja) | 半導体記憶装置 | |
| JP2001014845A (ja) | 同期型半導体メモリシステム | |
| JP2001067877A (ja) | 半導体装置 | |
| KR20060053426A (ko) | 메모리 장치의 리프레쉬 수행 방법 | |
| JPH11224486A (ja) | 同期型メモリ装置 | |
| US20010011916A1 (en) | Clock signal generator for an integrated circuit | |
| JP2000322886A (ja) | 半導体記憶装置 | |
| KR100338967B1 (ko) | 클럭 동기 시스템 | |
| JP4027709B2 (ja) | 半導体メモリ装置の入力回路 | |
| KR100738959B1 (ko) | 반도체 메모리 장치의 센스 앰프 전원 공급 회로 및 방법 | |
| US7167948B2 (en) | Semiconductor memory device | |
| KR20020001015A (ko) | 입력 버퍼 제어 장치 | |
| KR20060135227A (ko) | 메모리 장치의 커맨드 버퍼 제어 방법 | |
| US20090113157A1 (en) | Initializing circuit for semiconductor memory device having bank active control circuit | |
| KR100437607B1 (ko) | 반도체 메모리 장치의 리프레쉬 발생회로 | |
| US7652933B2 (en) | Voltage generating circuit of semiconductor memory apparatus capable of reducing power consumption | |
| KR20010004655A (ko) | 반도체 메모리 소자의 리프레쉬 장치 | |
| KR100510458B1 (ko) | 동기식 반도체 기억 장치를 위한 어드레스 래치장치 및 방법 | |
| KR100646941B1 (ko) | 고주파수에서 안정적으로 파워 모드를 제어하기 위한반도체 메모리 장치 및 그것의 파워 모드 제어방법 | |
| KR100647359B1 (ko) | 범용 에스디램으로 사용 가능한 저전력 에스디램 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060313 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090209 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090217 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090518 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091208 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091221 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121225 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121225 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131225 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |