JP4338784B2 - 短チャネル・フェルミしきい値電界効果型トランジスタ - Google Patents
短チャネル・フェルミしきい値電界効果型トランジスタ Download PDFInfo
- Publication number
- JP4338784B2 JP4338784B2 JP50689997A JP50689997A JP4338784B2 JP 4338784 B2 JP4338784 B2 JP 4338784B2 JP 50689997 A JP50689997 A JP 50689997A JP 50689997 A JP50689997 A JP 50689997A JP 4338784 B2 JP4338784 B2 JP 4338784B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- source
- fermi
- drain
- depth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005669 field effect Effects 0.000 title claims description 31
- 239000000758 substrate Substances 0.000 claims description 134
- 239000004065 semiconductor Substances 0.000 claims description 27
- 239000000969 carrier Substances 0.000 claims description 20
- 230000004888 barrier function Effects 0.000 claims description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 229920005591 polysilicon Polymers 0.000 claims description 11
- 230000005684 electric field Effects 0.000 description 29
- 238000009792 diffusion process Methods 0.000 description 24
- 125000006850 spacer group Chemical group 0.000 description 18
- 238000012545 processing Methods 0.000 description 14
- 230000000694 effects Effects 0.000 description 12
- 150000002500 ions Chemical class 0.000 description 10
- 239000002019 doping agent Substances 0.000 description 8
- 238000013461 design Methods 0.000 description 7
- 230000005686 electrostatic field Effects 0.000 description 7
- 230000006870 function Effects 0.000 description 7
- 238000002513 implantation Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 239000012212 insulator Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 239000002131 composite material Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000004576 sand Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 230000006399 behavior Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000009472 formulation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/107—Substrate region of field-effect devices
- H01L29/1075—Substrate region of field-effect devices of field-effect transistors
- H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/107—Substrate region of field-effect devices
- H01L29/1075—Substrate region of field-effect devices of field-effect transistors
- H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
- H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/107—Substrate region of field-effect devices
- H01L29/1075—Substrate region of field-effect devices of field-effect transistors
- H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
- H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7838—Field effect transistors with field effect produced by an insulated gate without inversion channel, e.g. buried channel lateral MISFETs, normally-on lateral MISFETs, depletion-mode lateral MISFETs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
関連出願のクロス・リファレンス
本願は１９９４年１２月７日に提出された米国特許出願第０８／３５１，６４３号の一部継続出願である。米国特許出願第０８／３５１，６４３号はまた、現在、米国特許第５，３７４，８３６号となっている１９９３年２月２３日に提出された米国特許出願第０８／０３７，６３６号の一部継続出願である。また米国特許出願第０８／０３７，６３６号は、現在、米国特許第５，３６９，２９５号となっている１９９２年１１月１８日に提出された米国同時係属出願第０７／９７７，６８９号の一部継続出願である。そして米国出願第０７／９７７，６８９号は、現在、米国特許第５，１９４，９２３号となっている１９９２年１月２８日に提出された米国特許出願第０７／８２６，９３９号の継続出願である。これらの出願のすべての開示内容を、引用することにより、本明細書の内容の一部とする。
発明の分野
本発明は電界効果型トランジスタ（field effect transistor）、特に集積回路電界効果型トランジスタに関する。
発明の背景
電界効果型トランジスタ（ＦＥＴ）は、論理デバイス、メモリデバイス、およびマイクロプロセッサなどのような大規模集積回路（ＶＬＳＩ）や超大規模集積回路（ＵＬＳＩ）への適用における支配的な実用デバイスとなっている。その理由として、集積回路型ＦＥＴはその性質から高インピーダンス、高密度、低電力デバイスであるからである。多くの研究および開発活動では、ＦＥＴのスピードおよび集積密度を改善すること、そしてその電力消費を減少させることが焦点となっている。
高速かつ高性能の電界効果型トランジスタは、ともに「フェルミしきい値電界効果型トランジスタ（Fermi Threshold Field Effect Transistor）」と題されたＡ．Ｗ．バイナル（Albert W.Vinal）による米国特許第４，９８４，０４３号および第４，９９０，９７４号に開示されている。これらの特許はいずれも本発明の譲受人に譲渡されている。前記特許には、デバイスのしいき値電圧を半導体物質のフェルミ電位の２倍に設定することによって反転が必要とされない拡大モードで作動する金属酸化物電界効果型トランジスタ（ＭＯＳＦＥＴ（metal oxide semiconductor field effect transistor））が記述されている。当業者にはよく知られているように、フェルミ電位とは、半導体物質のエネルギー状態が一つの電子によって占拠される確率が１／２となるような電位として定義される。上記バイナルの特許明細書に記述されているように、しきい値電圧がフェルミ電位の２倍に設定されるとき、酸化物の厚さ、チャネル長、ドレイン電圧、および基板ドーピングに対する、しきい値電圧の依存性が消滅する。さらに、しきい値電圧がフェルミ電位の２倍に設定されるとき、酸化物とチャネルとの間の基板表面における垂直方向の電界が最小となり、実際には実質上ゼロとなる。その結果、チャネル内のキャリア移動性は最大となり、熱電子効果が大きく減少した高速デバイスが実現される。デバイス性能は実質上、デバイスの大きさには依存しない。
フェルミしきい値ＦＥＴはすでに知られているフェルミＦＥＴデバイスと比較して大きな改善であったにもかかわらず、フェルミＦＥＴの静電容量を低減させる必要が存在した。こうしたことから、ともに「ゲートおよび拡散容量の減少した、フェルミしきい値電界効果型トランジスタ（Fermi Threshold Field Effect Transistor With Reduced Gate and Difffusion Capacitance）」と題されたバイナル（Albert W.Vinal）氏による米国特許第５，１９４，９２３号および第５，３６９，２９５号において、伝導キャリアが、キャリアの伝導性を維持するために半導体表面において生成されるべき反転層が必要とされることなく、ゲート下の基板の所定の深さでチャネル内を流れることができる、フェルミＦＥＴが開示されている。したがって、チャネル電荷の平均的な深さではゲート静電容量の一部として基板の誘電率を含ませる必要がある。その結果、ゲート容量は実質的に減少する。
前記米国特許第５，１９４，９２３号および第５，３６９，２９５号に記述されているように、低静電容量フェルミＦＥＴは、所定の深さと、基板とは反対の導電率型でドレインおよびソースと同一の導電率型を有するフェルミ・タブ領域を使用することにより望ましく実現される。このフェルミ・タブは基板表面から所定の深さに達し、ドレインおよびソース拡散はフェルミ・タブ境界内のフェルミ・タブ内に形成される。このフェルミ・タブによって、ソース、ドレイン、チャネル、およびフェルミ・タブがすべて、異ったドーピング濃度でドーピングされた同一の導電率型を有する単接合トランジスタ（unijunction transistor）が形成される。このようにして低静電容量フェルミＦＥＴが提供される。フェルミ・タブを含む低静電容量フェルミＦＥＴをここでは「低容量フェルミＦＥＴ」または「タブＦＥＴ（Tub-FET）」と呼ぶことにする。
フェルミＦＥＴおよび低容量フェルミＦＥＴはすでに知られているＦＥＴデバイスと比較して大きな改善であるにもかかわらず、単位チャネル幅当たりの電流を増大させるためのさらなる必要性が存在する。当業者にはよく知られているように、より高い電流のフェルミＦＥＴデバイスによれば、大きな集積密度、そして（あるいは）論理回路、メモリ、マイクロプロセッサ、および他の集積回路デバイスにおけるもっと大きな速度が実現される。これに関して、「高電流フェルミＦＥＴ」と題された、バイナル（Albert W.Vinal）氏および本発明者への米国特許第５，３７４，８３６号には、フェルミ・タブ領域およびソース領域と同一の導電率型の、ソース領域に隣接するとともにドレイン領域と対向する、インジェクタ（injector）領域を含むフェルミＦＥＴが記述されている。このインジェクタ領域は、フェルミ・タブの比較的低いドーピング濃度とソースの比較的高いドーピング濃度との中間にあるドーピングレベルで好ましくドーピングされる。このインジェクタ領域によってチャネル内に注入されたキャリアの深さが制御されるとともに、チャネル内にキャリアをゲート下の所定の深さにまで注入することが強化される。米国特許第５，３７４，８３６号によるトランジスタをここでは「高電流フェルミＦＥＴ」と呼ぶことにする。
ソース・インジェクタ領域はソース領域を囲むソース・インジェクタ・タブ領域であることが好ましい。ドレイン・インジェクタ・タブ領域も提供することができる。ソース・インジェクタ領域に隣接するところからフェルミＦＥＴのゲート電極に隣接ところまで達するゲート側壁スペーサーも、ピンチオフ電圧を低下させ、かつ、フェルミＦＥＴの飽和電流を増大させるために提供することが可能である。基板と同一の導電率型にある底漏れ制御領域（bottom leakage control region）もまた提供することができる。
フェルミＦＥＴ、低容量フェルミＦＥＴ、および高電流フェルミＦＥＴはすでに知られているＦＥＴデバイスと比較して大きな改善であるにもかかわらず、低電圧での動作を改善するさらなる必要が存在する。当業者にはよく知られているように、現在のところ、一般的に５ボルト、３ボルト、１ボルト、あるいはそれ以下の電源電圧で動作する、低電力の携帯用かつ（ないし）バッテリ電源用デバイスに大きな関心が寄せられている。
ある与えられたチャネル長に対して、動作電圧を低下させれば横方向の電界が線形的にドロップする。非常に低い電圧では、横方向の電界があまりに低く、チャネル内のキャリアが飽和速度に達することが妨げられる。この結果、有効ドレイン電流が険しくドロップする。このドレイン電流のドロップによって、ある与えられたチャネルに対して使用可能な回路速度を得るための動作電圧の低下が効果的に制限される。
低電圧におけるタブＦＥＴの動作を改善するため、「定域タブ・フェルミしきい値電界効果型トランジスタおよびその製造方法（Contored-Tub Fermi-Threshold Field Effect Transistor and Method of Forming Same）」と題された本発明者による米国出願第０８／３５１，６４３号には、非一様なタブの深さを有する定域フェルミ・タブ領域を含むフェルミＦＥＴが記述されている。特に、フェルミ・タブはチャネル領域の下よりもソースおよび（ないし）ドレインの下の方が深くなっている。こうして、タブ基板間接合はチャネル領域の下よりもソースおよび（ないし）ドレインの下の方が深い。拡散容量はそれによって一様なタブ深さを有するフェルミ・タブと比較して減少し、その結果、高い飽和電流が低電圧において生成される。
特に、米国出願第０８／３５１，６４３号による定域タブ・フェルミしきい値電界効果型トランジスタは第１の導電率型の半導体基板と、半導体基板表面側のその半導体基板内に第２の導電率型の空間的に隔てられたソースおよびドレイン領域を有する。第２の導電率型のチャネル領域も、空間的に隔てられたソースおよびドレイン領域の間の半導体基板表面側のその半導体基板内に形成される。第２の導電率型のタブ領域も半導体基板表面側のその半導体基板内に含まれる。タブ領域は、基板表面より空間的に隔てられたソースおよびドレイン領域のすくなくとも一方の下に第１の所定の深さまで達し、基板表面よりチャネル領域の下に第２の所定の深さまで達する。第２の所定の深さは第１の所定の深さよりも小さい。ゲート絶縁層および、ソース、ドレインおよびゲート接触子（コンタクト）も含まれる。基板接触子も含ませることができる。
第２の所定の深さ、すなわちチャネルに隣接する定域タブの深さ、は前記米国特許第５，１９４，９２３号および第５，３６９，２９５号に定義されているようなフェルミＦＥＴ基準を満足することができるように選ばれる。特に、第２の所定の深さは、ゲート電極がアース電位にあるときに、チャネル底において基板表面に垂直な静電界がゼロになるように選ばれる。第２の所定の深さも、半導体基板のフェルミ電位の２倍となった電界効果型トランジスタのしきい値電圧を生成するように選ばれる。第１の所定の深さ、すなわちソースおよび（ないし）ドレインに隣接する定域タブの深さは、ソースおよび（ないし）ドレイン接触子にゼロのバイアスが印加された際に、ソースおよび（ないし）ドレイン下のタブ領域を空乏化するように好ましく選ばれる。
超小型電子技術の状態が進展したため、製作できる回線幅は実質的に１ミクロン未満にまで減少している。回線幅（linewidth）がこのように減少したことによって、現在の加工処理技術によれば、チャネル長が実質的に１ミクロン未満、一般的に１／２ミクロン未満であるところの「短チャネル」ＦＥＴが生み出されている。
米国特許第５，１９４，９２３号および米国特許第５，３６９，２９５号の低容量フェルミＦＥＴ、米国特許第５，３７４，８３６号の高電流フェルミＦＥＴ、および米国出願第０８／３５１，６４３号の定域タブ・フェルミＦＥＴは低電圧において高い性能を有する短チャネルＦＥＴを提供するために使用することが可能である。しかしながら、回線幅が減少するにつれ、処理上の制限（processing limitation）によってＦＥＴを製作する際に到達可能な大きさおよび電導性が制限されることがあることは当業者であれば認識できよう。このため、回線幅が減少した場合、処理状態によってはフェルミＦＥＴトランジスタを再最適化してこれらの処理制限に適応させることが要求されることもある。
発明の概要
以上の説明から、本発明の目的は、改良されたフェルミしきい値電界効果型トランジスタ（フェルミＦＥＴ）を提供することにある。
本発明の他の目的は、短い回線幅に係る処理制限に対して最適化されたフェルミＦＥＴを提供することにある。
本発明によるこれらの目的および他の目的は、フェルミ・タブをその深さ方向に越えて広がり、かつフェルミ・タブをその横方向にも越えて広がる、空間的に隔たったソース領域およびドレイン領域を有する、フェルミＦＥＴによって提供される。ソース領域およびドレイン領域がタブを越えて広がるために、基板との接合が形成され、電荷共有状態が生じる。この状態を補償するためには、基板のドーピングを増大させなければならない。ソース領域およびドレイン領域が非常に小さく離れているために、望ましくタブの深さが減る。この結果、ゲート電極がしきい値電位にあるときには、酸化物と基板との間の界面において基板に垂直な静電界に変化が生じる。典型的な長チャネル・フェルミＦＥＴトランジスタでは、この電界は基本的にゼロである。短チャネル・デバイスでは、この電界はＭＯＳＦＥＴトランジスタよりもかなり低いが、長チャネル・フェルミＦＥＴトランジスタよりはいくぶん高い。
特に、本発明による短チャネル・フェルミＦＥＴトランジスタは、第１の導電率型の半導体基板と、半導体基板表面側の基板内に存在し、基板表面より第１の深さまで達する、第２の導電率型のタブ領域とを有する。またこの短チャネル・フェルミＦＥＴトランジスタは、タブ領域内に存在する、第２の導電率型の空間的に隔たったソース領域およびドレイン領域も含む。この空間的に隔たったソース領域およびドレイン領域は基板表面より第１の深さを越えて広がり、さらに横方向に互いから離れて、タブ領域を越えて広がる。
空間的に隔たったソース領域およびドレイン領域の間のタブ領域内に存在し、基板表面より前記第１の深さよりも小さい第２の深さまで達する、第２の導電率型のチャネル領域も含まれる。第１および第２の深さの少なくとも一方は、ゲート電極がしきい値電位にあるときに、基板表面に垂直な静電界を、基板表面から第２の深さまでの間で最小化するように選ばれる。たとえば、従来のＭＯＳＦＥＴにおいて静電界が１０５Ｖ／ｃｍよりも大きいのに対して、短チャネル・フェルミＦＥＴでは１０４Ｖ／ｃｍの大きさの静電界を生成することが可能である。これとは対照的に、米国特許第５，１９４，９２３号および米国特許第５，３６９，２９５号によるタブＦＥＴは１０３Ｖ／ｃｍよりも小さい（またそれよりもかなり小さくなることがしばしば起こる）静電界を生成することができる。これは従来のＭＯＳＦＥＴに比較すれば基本的にゼロである。第１および第２の深さは、半導体基板のフェルミ電位の２倍となる電界効果型トランジスタのしきい値電圧を生成するように選ぶことができ、さらに、しきい値電圧がゲート電極に印加された際に、第２の導電率型のキャリアがチャネル内を、第２の深さで、ソース領域からドレイン領域まで流れるようにすることができ、また、しきい値電圧を越える電圧がゲート電極に印加された際には、チャネル内に反転層を生成させることなく、第２の深さから基板表面に向かって広がりながら流れることができるように選ぶこともできる。トランジスタはさらにゲート絶縁層と、ソース、ドレイン、およびゲート接触子も含む。基板接触子も含むことができる。
短チャネル・フェルミＦＥＴは、タブ領域が空間的に隔たったソース領域およびドレイン領域の間に広がり、そして基板表面より第１の深さまで達する、タブＦＥＴと見なすこともできる。そのソース領域およびドレイン領域は基板内に第１の深さを越えて広がる。
ソース領域およびドレイン領域がタブの深さを越えて広がるときには、電荷共有や他の短チャネル効果が発生し、サブスレショルドの傾きの低下やより高いドレイン漏れ電流をもたらす。これらの効果を減少させるため、タブの深さはタブの最大深さ以下に維持される。タブの最大深さは次式で与えられる。
ここで、Ｖg-sはゲートおよびソース電極間の仕事関数の差、Ｌeffは有効チャネル長、ＬＤはデバイ長、Ｖdはドレイン電圧、ＶjffはフェルミＦＥＴの障壁電位、εsは基板の誘電率、εiはゲート絶縁層の誘電率、そしてＴOXはゲート絶縁層の厚さを表す。ゲートおよびソース電極間の仕事関数の差Ｖg-sはＶg-s＝（ｋＴ／ｑ）・Ｌｎ（Ｎ+Ｎpoly／ｎi 2）で与えられる。ここでＮ＋はソースのドーピング濃度、Ｎpolyはポリシリコンゲートのドーピング濃度、ｎiはケルビン温度Ｔにおける基板の固有キャリア濃度、またｑ＝１．６×１０-19クーロン、ｋ＝１．３８×１０-23ジュール／ケルビン温度である。フェルミＦＥＴの障壁電位ＶjffはＶjff＝（ｋＴ／ｑ）・Ｌｎ（Ｎ+／ｎi）で与えられる。
短チャネル効果も、ソースおよびドレイン拡張領域を半導体基板表面側の基板内にソース領域およびドレイン領域にそれぞれ隣接するように、そしてチャネル内まで広がるように設けることによって減らすことができる。従来のＦＥＴで使用される「軽くドーピングされたドレイン」技術とは対照的に、ソースおよびドレイン拡張領域はソース領域およびドレイン領域それ自身とほぼ同じドーピング濃度でドーピングされた第２の導電率型である。ソースおよびドレイン拡張領域によって、電荷共有効果のためにドレイン電圧の感度が減少する。ソースおよびドレイン拡張領域を定域タブ・フェルミＦＥＴに使用して短チャネル効果を減らすこともできる。このため、このフェルミＦＥＴは特に小さな回線幅にとって適当である。
【図面の簡単な説明】
図１は米国特許出願第０８／０３７，６３６号によるＮチャネル高電流フェルミＦＥＴの断面図である。
図２Ａは米国特許第５，３７４，８３６号による短チャネル低漏れ電流フェルミＦＥＴの第１の実施形態を示した断面図である。
図２Ｂは米国特許第５，３７４，８３６号による短チャネル低漏れ電流フェルミＦＥＴの第２の実施形態を示した断面図である。
図３は米国特許出願第０８／０３７，６３６号によるＮチャネル定域タブ・フェルミＦＥＴの断面図である。
図４は本発明によるＮチャネル短チャネル・フェルミＦＥＴの断面図である。
図５は図４に示されたトランジスタにおける電荷共有状態を示した断面図である。
図６は本発明によるＮチャネル短チャネル・フェルミＦＥＴの第２の実施形態を示した断面図である。
図７は図４に示された短チャネル電界効果型トランジスタ内の、デバイスがオフ状態にあるときの電界を示した断面図である。
図８Ａおよび図８ＢはＮ+：Ｎ-間接合における理想化されたドーピング曲線とキャリア曲線をそれぞれグラフ的に示した図である。
図９はソース領域とフェルミ・タブとの間のタブＦＥＴのＮ＋：Ｎ−間接合をグラフ的に示した図である。
図１０から図１２はタブの深さと他のデバイス・パラメータとのさまざまな組み合わせについて、有効チャネル長に対する複合電界強度をグラフ的に示した図である。
図１３はさまざまなドレイン電圧ついて、タブの深さに対する複合障壁電界をグラフ的に示した図である。
図１４はゲート酸化物のさまざまな厚さついて、タブの深さに対する複合障壁電界をグラフ的に示した図である。
図１５はさまざまなドレイン電圧ついて、チャネル長に対するフェルミ・タブの最大深さをグラフ的に示した図である。
図１６は本発明による、ソースおよびドレイン拡張領域を含む定域タブ・フェルミＦＥＴの断面図である。
図１７Ａから図１７Ｄは中間製作ステップにおける図１６に示されたフェルミＦＥＴの断面図である。
詳細な説明
以下、図面を参照して本発明の好ましい実施の形態をより詳細に説明する。本発明は、しかしながら、多くの形態において実施することが可能であり、以下に記述される実施形態に限定されるものではない。むしろ、これらの実施形態は開示を周到かつ徹底したものとし、当業者に向けて本発明の範囲を十分に明らかにすべく提供されるものである。図面では、分かりやすくするために層や領域の厚さが誇張して描かれている。また、類似部分には一貫して同じ符号が付されている。
本発明による短チャネル・フェルミしきい値ＦＥＴを説明する前に、米国特許第５，１９４，９２３号および第５，３６９，２９５号による、ゲートおよび拡散容量の減少したフェルミしきい値ＦＥＴ（これは「低容量フェルミＦＥＴ」または「タブＦＥＴ」とも呼ばれる）が、米国特許第５，３７４，８３６号による高電流フェルミしきい値ＦＥＴとともに説明される。米国出願第０８／３５１，６４３号による定域タブ・フェルミＦＥＴもまた説明される。より完全な説明に関してはこれらの特許および出願を参照するとよい。また、それらの開示内容を本明細書の内容の一部とする。本発明による短チャネル・フェルミしきい値ＦＥＴに関してはその後に説明される。
（ゲートおよび拡散容量の減少したフェルミＦＥＴ）
ここではフェルミ・タブを含む低容量フェルミＦＥＴを概観する。それ以上の詳細については米国特許第５，１９４，９２３号および第５，３６９，２９５号を参照することにする。
従来のＭＯＳＦＥＴデバイスにはキャリア伝導性を維持するために半導体表面に生成される反転層が必要とされる。この反転層の深さは一般的に１００Å以下である。こうした環境のもと、ゲート容量は基本的にその厚さで分割されたゲート絶縁層の誘電率である。換言すれば、チャネル電荷は表面にあまりに近いので、基板の誘電体特性の効果はゲート容量を決定するのに重要ではない。
もし伝導キャリアがゲート下のチャネル領域内に閉じ込められるならば、ゲート容量は減少することが可能である。このときチャネル電荷の平均的深さにはゲート容量を計算するための基板の誘電率が含まれる必要がある。一般的に、低容量フェルミＦＥＴのゲート容量は次式によって与えられる。
ここでＹfはフェルミ・チャネルと呼ばれる伝導チャネルの深さ、εsは基板の誘電率、そしてβは表面下のフェルミ・チャネル内を流れる電荷の平均的深さを決定する因子である。βはソースからチャネルに注入されたキャリアの深さに対する依存性に依存する。低容量フェルミＦＥＴでは、β〜２である。ＴOXはゲート酸化物層の厚さ、εiはその誘電率である。
低容量フェルミＦＥＴには所定の深さを有するフェルミ・タブ領域が含まれる。このフェルミ・タブ領域は基板の導電率型とは反対かつドレインおよびソースの導電率型と同一の導電率型を有する。フェルミ・タブは基板表面より所定の深さまで下方に広がり、ドレインおよびソース拡散はこのフェルミ・タブ境界内部のフェルミ・タブ領域内に形成される。フェルミ・タブの好ましい深さはフェルミ・チャネルの深さＹfと空乏の深さＹoとの和である。所定の深さＹfと幅Ｚを有するフェルミ・チャネル領域はソースおよびドレイン拡散の間に広がる。フェルミ・チャネルの導電率はゲート電極に印加される電圧によって制御される。
ゲート容量はフェルミ・チャネルの深さと、フェルミ・チャネル内におけるキャリア分布によって主に決定され、ゲート酸化物層の厚さには比較的依存しない。拡散容量は［フェルミ・タブの深さと基板内における空乏の深さＹoとの和］と拡散Ｘdの深さとの間の差に反比例的に依存する。拡散の深さはフェルミ・タブの深さＹＴ未満であることが好ましい。フェルミ・タブ領域のドーパント濃度はフェルミ・チャネルの深さがＭＯＳＦＥＴ内の反転層の深さの３倍より大きくなることができるように選択することが好ましい。
よって、低容量フェルミＦＥＴには第１の表面を有する第１の導電率型の半導体基板と、第１の表面側の基板内に第２の導電率型のフェルミ・タブ領域と、第１の表面側のフェルミ・タブ内に第２の導電率型の空間的に隔てられたソース領域およびドレイン領域と、空間的に隔てられたソース領域およびドレイン領域の間の第１の表面側のフェルミ・タブ領域内に第２の導電率型のチャネルが含まれる。チャネルは第１の表面より第１の所定の深さ（Ｙf）まで達し、タブ領域はチャネルより第２の所定の深さ（Ｙo）まで達する。ゲート絶縁層は空間的に隔てられたソース領域およびドレイン領域の間の第１の表面側の基板上に与えられる。ソース、ドレイン、およびゲート電極はソース領域およびドレイン領域とゲート絶縁層をそれぞれ電気的に接触させるために与えられる。
少なくとも第１および第２の所定の深さは、ゲート電極に電界効果型トランジスタのしいき値電圧を印加させた際に、第１の深さにおいて第１の表面に垂直な静電場がゼロとなるように選ばれる。第１および第２の所定の深さは、ゲート電極に電界効果型トランジスタのしきい値電圧を越えた電圧が印加された際に、第２の導電率型のキャリアがチャネル内をソースからドレインに向かって、第１の所定の深さから第１の表面に向かって広がりながら流れることができるようにも選ばれる。キャリアはフェルミ・タブ領域内に反転層を形成することなく、第１の表面の真下をソースからドレインに向かって流れる。第１および第２の所定の深さは、ゲート絶縁層に隣接した基板表面において、基板接触子と基板との間の電圧とポリシリコンゲート電極とゲート電極との間の電圧との和に等しく逆の電圧を生み出すことができるようにも選ばれる。
基板がドーピング密度Ｎsでドーピングされ、かつ、ケルビン温度Ｔ度において固有キャリア濃度ｎiと誘電率εsとを有し、電界効果型トランジスタには電気的に基板を接触させるための基板接触子が含まれ、チャネルが基板表面から第１の所定の深さＹfまで達し、フェルミ・タブ領域がチャネルより第２の所定の深さＹｏまで達し、フェルミ・タブ領域がＮsのα因子倍で与えられるドーピング密度でドーピングされ、ゲート電極にはドーピング密度Ｎpでドーピングさた第１の電導率型のポリシリコン層が含まれるとすると、第１の所定の深さ（Ｙf）は次式に等しいものとなる。
ここでｑは１．６×１０-19クーロン、Ｋは１．３８×１０-23ジュール／ケルビンである。また第２の所定の深さ（Ｙｏ）は次式に等しいものとなる。
ここでφｓは２φf＋（ｋＴ／ｑ）・Ｌｎ（α）に等しく、φfは半導体基板のフェルミ電位である。
（高電流フェルミＦＥＴの構造）
図１には、米国特許第５，３７４，８３６号によるＮチャネル高電流フェルミＦＥＴが示されている。Ｐチャネル・フェルミＦＥＴはＮおよびＰ領域の電導率型を逆転させることによって得られることは当業者には明らかであろう。
図１に示されているように、高電流フェルミＦＥＴ２０は、第１の導電率型、ここではＰ型の、基板表面２１ａを含む半導体基板２１内で製作される。第２の導電率型、ここではＮ型、のフェルミ・タブ領域２２は基板表面２１ａ側の基板２１内に形成される。空間的に隔てられたソース領域およびドレイン領域２３、２４は、それぞれ第２の導電率型、ここではＮ型、を有し、基板表面２１ａ側のフェルミ・タブ領域２２内に形成される。このソース領域およびドレイン領域２３、２４を基板表面２１ａの溝（trench）内に形成することもできることは当業者には明らかであろう。
ゲート絶縁層２６はソース領域およびドレイン領域２３、２４の間の基板表面２１ａの基板２１上にそれぞれ形成される。当業者には明らかなように、ゲート絶縁層は一般的に二酸化シリコンである。しかしながら、窒化シリコンおよび他の絶縁体も使用可能である。
ゲート電極は基板２１とは反対側のゲート絶縁層２６上に形成される。ゲート電極は第１の導電率型、ここではＰ型、の多結晶体シリコン（ポリシリコン）からできたゲート電極であることが好ましい。導体ゲート電極層は一般的に金属ゲート電極層２９であって、ゲート絶縁層２６とは反対側のポリシリコンゲート電極２８上に形成される。ソース電極３１およびドレイン電極３２も、一般的に金属であって、ソース領域２３およびドレイン領域２４の上にそれぞれ形成される。
第１の導電率型、ここではＰ型、の基板接触子３３も図示されているようにフェルミ・タブ内またはタブ２２の外側のいずれかにおける基板内２１に形成される。図示されているように、基板接触子３３はドーピングされた第１の導電率型、ここではＰ型、であって、それには比較的重くドーピングされた３３ａと比較的軽くドーピングされた領域３３ｂが含まれる。基板電極３４によって基板への電気的な接触が実現される。
これまでに図１に関して説明された構造は米国特許第５，１９４，９２３号および第５，３６９，２９５号による低容量フェルミＦＥＴに対応するものである。これらの出願にすでに説明されているように、チャネル３６はソース領域およびドレイン領域２３、２４の間に生成される。図１中でＹfと記されたチャネルの表面２１ａからの深さと、図１中でＹoと記されたチャネル底からフェルミ・タブ２２の底までの深さは、基板２１とタブ領域２２とポリシリコンゲート電極２８とのドーピングレベルとともに、前記式２および式３の関係を使用して高性能の低容量電界効果型トランジスタを与えることができるように選ばれる。
また図１には、第２の導電率型、ここではＮ型、のソース・インジェクタ領域３７ａがソース領域２３に隣接するとともにドレイン領域と対向するように与えられている。ソース・インジェクタ領域によって、キャリアがチャネル３６に注入される深さを制御することにより高電流フェルミＦＥＴが与えられる。ソース・インジェクタ領域３７ａはソース領域２３とドレイン領域２４との間にのみ広がることができる。図１に示されているように、ソース・インジェクタ領域はソース領域２３を囲んでソース・インジェクタ・タブ領域３７を形成することができるようにすることが好ましい。またソース領域２３を、その側面と底面の上をソース・インジェクタ・タブ領域３７で完全に取り囲むことができる。あるいはまた、ソース領域２３をその側面上でソース・インジェクタ・タブ領域３７で取り囲み、底ではソース・インジェクタ・タブ領域３７から突き出るようにすることもできる。あるいはさらにまた、ソース・インジェクタ領域３７ａを基板２１内で、フェルミ・タブ２２と基板２１との接合部にまで広げることもできる。ドレイン・インジェクタ領域３８ａ、好ましくはドレイン領域２４を囲むドレイン・インジェクタ・タブ領域３８も与えることが好ましい。
ソース・インジェクタ領域３７ａおよびドレイン・インジェクタ領域３８ａ、またはソース・インジェクタ・タブ領域３７およびドレイン・インジェクタ・タブ領域３８は、フェルミ・タブ２２の比較的低いドーピングレベルとソース２３およびドレイン２４の比較高いドーピングレベルの中間にあるドーピングレベルでドーピングされた第２の導電率型、ここではＮ型、であることが好ましい。このために、図１に示されているように、フェルミ・タブ２２はＮで記され、ソースおよびドレイン・インジェクタ領域３７、３８はＮ＋で記され、ソース領域およびドレイン領域２３、２４はＮ＋＋で記される。接合型トランジスタはこうして形成される。
高電流フェルミＦＥＴによって現状のＦＥＴの約４倍もの駆動電流が与えられる。ゲート容量は従来のＦＥＴデバイスの約半分である。ソース・インジェクタ・タブ領域３７のドーピング濃度によってチャネル領域３６に注入されるキャリアの深さが、一般的に１０００Åにまで制御される。ソース・インジェクタ・タブ領域３７のドーピング濃度は一般的に２Ｅ１８であり、注入された主たるキャリアの望ましい最大深さと少なくとも同程度の深さを好ましく持つ。あるいはまた、以下に記述されるように、ソース・インジェクタ・タブ領域３７はフェルミ・タブ領域２２と同程度の深さにまで達してサブスレショルド漏れ電流を最小化することができる。チャネル３６に注入されたキャリア濃度はドレインと対向するソース・インジェクタ領域３７ａのドーピング濃度を超えることはできないことが示される。ソース・インジェクタ領域３７ａのドレインと対向する部分の幅は一般的に０．０５〜０．１５μｍの範囲内にある。ソース領域およびドレイン領域２３、２４のドーピング濃度はそれぞれ、一般的に１Ｅ１９以上である。フェルミ・タブ２２の深さＹＴ＝（Ｙｆ＋Ｙｏ）はドーピング濃度が近似的に１．８Ｅ１６であれば近似的に２２００Åである。
図１に示されているように、高電流フェルミＦＥＴ２０は基板表面２１ａ上にゲート側壁スペーサ４１も含むことができ、これはソース・インジェクタ領域３７ａに隣接するところからポリシリコンゲート電極２８に隣接するところまで広がる。ゲート側壁スペーサ４１はドレイン・インジェクタ領域３８ａに隣接するところからポリシリコン・ゲート・インジェクタ領域２８に隣接するところまでも好ましく広がっている。特に、図１に示されているように、ゲート側壁スペーサ４１はポリシリコン・ゲート電極の側壁２８ａから広がり、ソースおよびドレイン・インジェクタ領域３７ａ、３８ａそれぞれの上に横たわる。ゲート側壁スペーサ４１はポリシリコン・ゲート電極２８を取り囲むようにすることが好ましい。また、以下詳細に説明されるように、ゲート絶縁層２６は基板表面２１ａ上でソース・インジェクタ領域３７ａおよびドレイン・インジェクタ領域３８ａ上に張り出し、ゲート側壁スペーサ４１もソース・インジェクタ領域３７およびドレイン・インジェクタ領域３８上に張り出すようにすることが好ましい。
ゲート側壁スペーサ４１によって以下に説明する仕方でフェルミＦＥＴ２０のピンチオフ電圧が下がるとともに飽和電流が増大する。ゲート側壁スペーサはゲート絶縁層２６の誘電率よりも大きな誘電率を有する絶縁体であることが好ましい。このため、たとえばゲート絶縁層２６が二酸化シリコンならば、ゲート側壁スペーサは窒化シリコンであることが好ましい。ゲート絶縁層２６が窒化シリコンであるならば、ゲート側壁スペーサは窒化シリコンの誘電率よりも大きな誘電率の絶縁体であることが好ましい。
図１に示されているように、ゲート側壁スペーサ４１はソース領域およびドレイン領域２３、２４それぞれの上に広がることもでき、ソースおよびドレイン電極３１、３２はそれぞれ、ゲート側壁スペーサ領域の拡張部内に形成することができる。従来の電界酸化物または他の絶縁体領域４２によってソース、ドレイン、および基板の接触子が分離される。ゲート側壁スペーサの外側表面４１ａは断面図において湾曲しているように図示されているが、三角形の断面積を生じさせる直線的な外部表面あるいは長方形の断面積を生じさせる直角的な外部表面などの、他の形状も使用することができることも当業者には理解できよう。
（低漏れ電流フェルミしきい値電界効果型トランジスタ）
ここでは図２Ａおよび図２Ｂを参照して、米国特許第５，３７４，８３６号による、短チャネルを有し、低漏れ電流を生み出すフェルミＦＥＴを説明する。これらのデバイスを、以下、「低漏れ電流フェルミＦＥＴ」と呼ぶことにする。図２Ａの低漏れ電流フェルミＦＥＴ５０には第１の導電率型、ここではＰ型、を有するとともに基板２１と比較して高い濃度でドーピングされた、底漏れ電流制御領域５１が含まれる。このため、図２ＡにはＰ＋と記されている。図２Ｂの低漏れ電流フェルミＦＥＴ６０には、フェルミ・タブ２２の深さにまで好ましく達する、拡張されたソースおよびドレイン・インジェクタ領域３７ａ、３８ａが含まれる。
図２Ａにおいて、底漏れ電流制御領域５１はソース領域およびドレイン領域２３、２４の対向する終端の延長部分の間を基板２１を横切って広がり、かつ、フェルミ・タブ２２の深さの上部からフェルミ・タブ２２の深さの下部に広がる。またそれはフェルミ・チャネル３６の下方、かつそれと一列に並ぶような位置にある。前記数式との関連に関して言えば、フェルミ・チャネル３６から底漏れ電流制御領域５１の上端までの深さはＹｏでラベル付けされている。図２ＡのフェルミＦＥＴの残りのは、チャネルがより短くなっているということを除けば、図１のものと同一である。図２Ａのデバイスの高電流特性を持たない低漏れ電流低容量の短チャネル・フェルミＦＥＴを提供するために、ゲート側壁スペーサ領域４１とともに、インジェクタ領域３７ａおよび３８ａと（または）インジェクタ・タブ３７および３８を省略することができることは当業者には理解できよう。
底漏れ電流制御領域５１によって短チャネル・フェルミＦＥＴにおけるドレイン誘導注入が最小化される。すなわち、これらのフェルミＦＥＴは、低い拡散空乏容量を維持しながら、近似的に０．５μｍのチャネル長を有する。たとえば、５ボルトでは、３Ｅ−１３Ａ以下に漏れ電流を維持できる。
底漏れ電流制御領域は式２および式３を使用して設計することができる。ここで図２Ａと図２Ｂに示されているように、Ｙｏはチャネルから底漏れ電流制御領域の上端部までの深さである。因子αは底漏れ電流制御領域５１のＰ＋ドーピングとフェルミ・タブ２２のＮドーピングとの間の比である。因子αは底漏れ電流制御領域内、すなわちゲート２８の下方で約０．１５に設定することが好ましい。ソース領域およびドレイン領域２３、２４の下では、因子αは拡散空乏容量を最小化するために１．０に設定する。換言すれば、基板２１とフェルミ・タブ２２のドーピング濃度はソース領域およびドレイン領域の下方ではほぼ等しい。従って、前記設計パラメータと０．５μｍのチャネル長に対して、底漏れ制御領域５１内のドーピング濃度は近似的に５Ｅ１７となり、５ボルトのドレインまたはソース拡散電位が与えられたタブ接合領域で部分的な空乏化を維持（サポート）するには十分な深さである。
図２Ｂにおいて、底漏れ制御の代替となる設計ではソース・インジェクタ領域３７ａとドレイン・インジェクタ領域３８ａの深さがフェルミ・タブの深さ（Ｙｆ＋Ｙｏ）まで達することが好ましい。図２Ｂに示されているように、ソース・インジェクタ・タブ３７およびドレイン・インジェクタ・タブ３８の全体的な深さはフェルミ・タブの深さまで達するのが好ましい。インジェクタ・タブ３７および３８の底とフェルミ・タブ２２の底との間の間隔距離はチャネル長の半分未満で、ゼロに近づくことが好ましい。これらの条件のもとでは、インジェクタ領域３７および３８は約１．５Ｅ１８／ｃｍ３のドーピング濃度を有する。基板接触子領域３３ｂの深さもフェルミ・タブの深さに近づくようにすることが好ましい。図２ＢのフェルミＦＥＴ６０の残りは、短チャネルが描かれていること以外は図１のものと同一である。
（定域タブ・フェルミしきい値電界効果型トランジスタ）
ここでは図３を参照して、米国出願第０８／０３７，６３６号による定域タブ・フェルミＦＥＴを説明する。Ｐチャネル・フェルミＦＥＴはＮおよびＰ領域の導電率型を逆転することによって得られることは当業者には理解できよう。図３に示されているように、定域タブ・フェルミＦＥＴ２０′は、図１の一様な深さを有するタブ２２ではなく定域タブ２２′が存在するということを除けば、図１の高電流フェルミＦＥＴ２０と同様である。インジェクタ・タブおよびインジェクタ・領域は存在するけれども図示されていない。
図３において、定域タブ２２´は、基板表面２１ａから空間的に隔てられたソース領域およびドレイン領域２３、２４の少なくとも一方の下方にそれぞれ第１の所定の深さＹ１まで達する。定域タブ２２´はまた、基板表面２１ａからチャネル領域３６の下方に第２の所定の深さＹ2まで達する。本発明によれば、定域タブ２２´を形成するのに、Ｙ２はＹ１とは異っており、またＹ1未満であることが好ましい。別の言い方をすれば、タブ２２´と基板２１との間の接合が、ソース領域およびドレイン領域２３と２４から離れるように、チャネル下のタブＦＥＴ基準によって指図される位置よりも下方に押し下げられ、ソースあるいはドレインの拡散容量が減少する。こうして定域タブ・フェルミＦＥＴが低電圧で動作することが可能となる。タブ２２´がソース領域２３またはドレイン領域２４のどちらかの下方に輪郭が描かれるだけだと、非対称的なデバイスが生み出されることは当業者には理解されよう。しかしながら、ソース領域およびドレイン領域の下方にタブの輪郭が描かれる対称的なデバイスが好ましく形成される。
第２の所定の深さＹ2は米国特許第５，１９４，９２３号と米国特許第５，３６９，２９５号による低容量フェルミＦＥＴ（タブＦＥＴ）の基準に基づいて決定される。これらの基準は深さＹfおよびＹoを決定し、それらが一緒になって第２の所定の深さＹ2を形成するものであって、すでに説明がなされている。
第１の所定の深さ（Ｙ1）は第２の所定の深さＹ2よりも大きくなるように選ばれる。第１の所定の深さも、ゼロ電圧がソース接触子３１とドレイン接触子３２にそれぞれ印加された際に、第１の所定の深さＹ１とソースおよび（ないし）ドレイン領域の間のタブ領域２２´が空乏化されるように選ばれるのが好ましい。かくして、Ｙnでラベル付けされた領域全体はゼロのソース・バイアスまたはドレイン・バイアスのもとで全体的に空乏化されるのが好ましい。この基準に基いて、Ｙ1が次式で決定される。
ここでＮsubは基板２１のドーピング濃度、Ｎtubは定域タブ２２′のドーピング濃度である。
（短チャネルに関する考察）
図１から図３のフェルミＦＥＴの設計では、すべてのチャネル長に対する高電流かつ低漏れデバイスを生み出すための、フェルミＦＥＴトランジスタのアーキテクチュアの好ましい設計が説明された。これらのデバイスはすべての回線幅で好ましく使用される。しかしながら、デバイスが実質的に１ミクロン未満の回線幅に制限される際には、処理制限および結果として生じる電気的効果から、基本的なフェルミＦＥＴ基準をなお堅持しながらデバイスを最適化するためにデバイスのアーキテクチャに変更が必要とされる。たとえば、図１から図３に示されているように、ソース領域およびドレイン領域２３、２４はそれぞれ、フェルミ・タブ２２または２２´内にあり、フェルミ・タブは完全にソース領域およびドレイン領域を取り囲む。しかしながら、デバイスが１ミクロン未満のチャネル長に制限される際には、タブ２２の深さを、Ａ．Ｗ．バイナル（Albert W.Vinal）氏と本発明者による「制限されたタブ・フェルミＦＥＴ」と題された米国特許第５，３６７，１８６号によって予測された値よりも浅くする必要がある。またこの特許は本発明の譲受人に譲渡されており、その開示内容は本明細書の内容の一部とする。またソースにおけるドレイン誘導障壁低下の寄与が増大するために、タブはより浅く作らなければならない。
残念ながら、集積回路製造における現状では、タブの深さを減少させ、それに応じてソースおよびドレインがタブ内に存在し、完全にタブによって取り囲まれるようにソースおよびドレインの深さを減少させることは困難である。特に、ソースおよびドレインの深さは、ソースおよびドレインが形成された後の製造工程の余熱、使用されたドーパント種の拡散係数、そして（あるいは）拡散が生成または活性化される際に存在し、または形成される、拡散を強める結晶欠陥の量、などの他のものによって制限される。
これらの処理制限ゆえに、フェルミ・タブの深さはたまたまソースおよびドレインの深さに近づく。またフェルミ・タブの深さは、チャネル長が極めて短い、または拡散の深さが深い場合には、ソース領域およびドレイン領域よりも浅くなることも可能である。これらの処理条件を考慮に入れて、高性能に対するフェルミＦＥＴ基準をなお満足しつつ、本発明による短チャネル・フェルミＦＥＴが提供される。しかしながら、最大性能を維持するには、図１から図３のアーキテクチャを好ましく使用しなければならない。特に、小さな回線幅において最も高いデバイス性能を生み出すために、低い余熱、ゆっくり移動するドーパント、および（あるいは）他の処理技術を使用して、ソース領域およびドレイン領域が可能ならいつでも完全にタブ内に存在するように、取り囲みタブを生成する試みがなされなければならない。
（短チャネル・フェルミＦＥＴの設計）
図４は本発明による短チャネル・Ｎチャネル・フェルミＦＥＴ２０″を示した図である。Ｐ短チャネル・フェルミＦＥＴはＮおよびＰ領域の導電率型を逆転させることによって得られることは当業者には理解できよう。図４に示されているように、フェルミ・タブ２２″は基板表面２１ａより第１の深さ（Ｙｆ＋Ｙｏ）まで達する。空間的に隔てられたソース領域およびドレイン領域２３、２４はそれぞれ、領域２３ａと２４ａによって図示されているように、タブ領域の中に位置する。しかしながら、ソース領域およびドレイン領域２３、２４はさらにそれぞれ基板表面２１ａよりタブの深さを越えたところまで広がる。ソース領域およびドレイン領域２３、２４はさらにまた横方向に基板表面２１ａに沿って、タブ領域を越えたところまで広がる。
チャネルの深さＹｆとチャネルからのタブの深さＹｏは、ゲート電極がしきい値電位にあるときに、基板表面から深さＹｆまでのチャネル３６内において基板表面に垂直な静電場を最小化するように選ばれる。すでに説明されたように、これらの深さはまた、半導体基板２１のフェルミ電位の２倍にある電界効果型トランジスタのしきい値電圧を生み出すことができるようにも好ましく選ばれる。これらの深さはまた、ゲート電極に電界効果型トランジスタのしきい値電圧を越える電圧が印加された際に、第２の導電率型のキャリアが深さＹｆから基板表面２１ａに向かって広がりながら、ソース領域からドレイン領域までチャネル内を流れることができるようにも選ばれる。キャリアはチャネル領域内を、チャネル内に反転層を生成することなく基板表面の下をソース領域からドレイン領域まで流れる。したがって、最適ではないが、図４のデバイスではなお、オフ状態でのデート容量がかなり減少するとともに、従来のＭＯＳＦＥＴトランジスタよりかなり高い飽和電流を生成することができる。ドレイン容量は標準的なＭＯＳＦＥＴデバイスと同様となる。
図４において、ソース領域およびドレイン領域が基板表面に垂直な深さ方向にタブ領域を越えて広がるとともに、基板表面２１ａと平行に横方向にも広がっていることが理解できる。しかしながら、寄生側壁容量（parasitic sidewall capacitance）を減少させるためには、タブ２２″が横方向にソース領域およびドレイン領域を越えて広がることが好ましい。その結果、ソース領域およびドレイン領域はただ深さ方向にタブを通って突き出る形となる。
処理制限によって図４のような短チャネル・フェルミＦＥＴが生み出されるとき、基板濃度の調整によってソース（またはドレイン）領域と基板との間の接合を補償することができる。付加的な接合によって井戸領域の寄生空乏が引き起こされ、これによって図５に示されているような「電荷共有」状態が生じる。電荷共有によってフェルミ・タブ下の有効な井戸ドーピングが減少する。電荷共有のために、ソースおよびドレインの空乏領域によってデバイスの有効なタブドーピングが減少する。これによってまた、ドレイン電位に対するしきい値感度も増大する。
このタイプの電荷共有は従来のＭＯＳＦＥＴに見られるよく知られた「短チャネル効果」の原因である。フェルミＦＥＴデバイスでは、この効果によって、単に従来のＭＯＳＦＥＴデバイスにおけるこの現象に一般的に付随するしきい値の低下だけではなく、サブスレショルドの傾きが低下し、Ｉdss（ゼロゲート電圧のドレイン電流）がより高いものとなる。
図１によるフェルミＦＥＴには、タブ２２と基板２１との間の接合部の下に空乏領域が含まれる。基板２１における空乏領域の幅は次式で与えられる。
ここでＶbi＝（ｋＴ／ｑ）・Ｌｎ（Ｎtub／Ｎsub）である。この空乏領域にはイオン化された原子（＃dep）が含まれる。（＃ｄｅｐ）は空乏面積（ＷsubＬeff）を（Ｎsub）倍したものに等しい。すなわち（＃dep）は次式で与えられる。
再び図４において、ソース領域およびドレイン領域が（タブ領域を）突き出る場合には、ソース（ないしドレイン）および基板２１との間の、タブ２２″と基板２１との間の接合に平行な有限幅を有する接合のために、この有効電荷のいくらかがソース領域およびドレイン領域によって利用される。有効電荷のいくらかは式５のような組み込み接合電位（build-in junction potential）のために失われる。またさらなる電荷がドレイン領域に印加された電位Ｖdのために失われる。
タブ２２″下のソース領域およびドレイン領域の浸入が図示されたチャネル長Ｌoと比較して大きいと仮定すると、そのときはチャネル内の共有電荷＃shareｄは次式に等しい。
ここでＷsourceおよびＷdrainは次式で定義される。
ここでφｂは次式で与えられる。
ここから、基板濃度が増大すれば有効濃度に対してＶｔにおける最小垂直電界状態が作り出されることが分かる。ここで有効濃度は次式で与えられる。
共有電荷がＶｄとともに変化するために、同様に図４のように構成されたデバイスにおいてＶdとともにしきい値がより大きく変化する。このため、一般的に最適性能は図１または図２と同様なデバイスによって実現される。しかしながら、極めて短いチャネルが生じるので、ヒ素（arsenic）またはインジウム（indium）のような拡散の遅いドーパントが存在したとしても、タブの深さはソース領域およびドレイン領域が図４のようにタブの深さを越えて広がるのに十分なほど短くなる。また共有電荷はソース（ないしドレイン）領域の深さＸjのタブの深さＹf＋Ｙoに対する比の関数であることが見て取れる。
（ソースおよびドレイン拡張領域を有する短チャネル・フェルミＦＥＴ）
図６には本発明による短チャネル・フェルミＦＥＴの第２の実施形態が図示されている。トランジスタ２０”’は、ソースおよびドレイン拡張領域２３ｂおよび２４ｂがそれぞれ基板表面２１ａ側の基板２１内にソース領域およびドレイン領域２３′、２４′にそれぞれ隣接する様に、しかもチャネル３６内まで広がるように与えられていること以外、図４のトランジスタ２０″に類似している。
図６に示されているように、ソースおよびドレイン拡張領域２３ｂ、２４ｂはそれぞれが、ソース領域およびドレイン領域２３′、２４′の濃度と近似的に同じ濃度で重くドーピング（Ｎ++）されている。拡張２３ｂ、２４ｂは従来のＭＯＳＦＥＴの軽くドーピングされたドレイン構造ほど軽くはドーピングされてはいないことは理解できよう。むしろ、それらはソース領域およびドレイン領域と同じドーピング濃度でドーピングされており、漏れを減少させ、飽和電流を改善することができる程度に実際的であることが好ましい。
ソースおよびドレイン拡張領域２３ｂ、２４ｂによって前記電荷共有によるドレイン電圧に対する感度が減少する。残念ながら、図６のデバイスは一般的に図１および図２の十分に囲まれたソース領域およびドレイン領域ほど低い容量を示さない。ソースおよびドレイン拡張領域２３ｂ、２４ｂの大きさを維持するため、ソース領域およびドレイン領域そのものに対して使用されるような軽く、速く移動するドーパントではなく、ヒ素またはインジウムのような重く、遅く移動するドーパントをソースおよびドレイン拡張領域に対して使用することが好ましいことは当業者には理解できよう。ソースおよびドレイン拡張領域は拡張領域の横方向の大きさを決めるための、かつ深いソース（ないしドレイン）拡散を少なくとも式７ＢのＷdrainで定義される深さまで外側に向かって移動させるための、幅の広いスペーサ４１ａを使用して形成することができる。
短チャネル・フェルミＦＥＴもまたドレイン誘導障壁低下（以下、ＤＩＢＬ（Drain induced barrier lowering））に従う。フェルミＦＥＴでは、ＤＩＢＬによって２つの分離した電界が生じる。これらは、ドレイン電極からゲート電極までの電界であるドレイン電界しきい値低下（ＤＦＴＬ）（Drain Field Threshold Lowering）と、ソース電極に作用するドレイン電界であるドレイン誘導注入（ＤＩＩ）（Drain Induced Injection）である。
これら２つの電界を妨げるものは、（Ｎチャネル・トランジスタを仮定すれば）Ｎ＋：Ｎソース接合の組込み障壁（built-in barrier）と、ゲートおよびソース電極間の接触電位の違いである。図７にはこれら３つの電界が図示されている。ゲートおよびドレイン電位の相違によってＤＦＴＬは存在する。ＤＩＩはソースおよびドレイン拡散の間に存在する電界である。εg-sはゲートおよびソース電極の接触電位の相違によるものである。
図８Ａと図８Ｂには、ソース（ないしドレイン）：タブ間接合（Ｎ＋：ＮまたはＰ+：Ｐ）の振る舞いが図示されている。接合端におけるドーパント勾配が高いために、キャリアは接合を横切って重くドーピングされた側から軽くドーピングされた側に向かって拡散する。図８Ａには理想化されたドーピング曲線と、移動電荷が重くドーピングされた側から軽くドーピングされた側に向かって移動した後に結果として生じるキャリア曲線が示されている。図８Ｂに示されているように、重くドーピングされた側に結果として生じる空乏領域と軽くドーピングされた領域の端にある自由キャリアによって、さらなるキャリアの移動を抑制する遅延電界が生成される。そのときソースキャリアは、チャネルに到達して伝導電荷となるために、この電位障壁を乗り越えなければならない。重くドーピングされた側と軽くドーピングされた側の間の接合におけるエネルギー障壁は電位Ｖｊとして次式で表される。
しかしながらフェルミＦＥＴでは、タブ：基板間接合の効果のために、チャネル領域はデバイスがオフになるときに十分に空乏化される。Ｎ+：Ｎ接合のチャネル側はこうして固有レベルにおいてドーピングされる。障壁電位を形作る接合を横切るキャリアは最初に（最低エネルギー状態が有効な）イオン化されたドナー原子の領域を占拠して、図９に示されたような分布を形成する。フェルミＦＥＴの障壁電位（Ｖjff）は、含まれるドーピングレベルがもしそうた場合でなかったら生成するはずものよりももかなり高い。こうして式９は次式のように修正することができる。
ＮチャネルＦＥＴにおいてタブのドーピングレベルを２×１０16と仮定すると、チャネルが十分に空乏化される事実からエネルギー障壁が０．２２８ｅＶから０．５９０ｅＶにまで２００％を越えて上昇する。こうした障壁の変化によって、ＤＩＢＬに対して調整が行われる条件のもとで短チャネルフェルミＦＥＴデバイスを合理的な漏れの値で構築することが可能になる。
この障壁エネルギーはソース領域における空乏領域とチャネル内での拡大領域の和に等しい距離に渡って作用する。Ｎ+側の幅を計算するために空乏近似を使用し、また蓄積領域が２．５デバイ長（ＬＤ）を占拠すると仮定すると、帯電領域の幅Ｗd+eは次式で表される。
制限がなければ、２から３デバイ長の電子分布は双極子にとっては理に適っているが、トランジスタの回線幅はより強制的な因子である。タブのドーピングをｎiと仮定すると、そのとき２．５Ｌdは１０μＭを越える。これは有効なチャネル長よりも大きい。障壁電位はその際、有効チャネル幅に渡って印加されなければならない。このとき次式で与えられる有効電界強度εjffが生み出される。
再び図７から、フェルミＦＥＴの漏れがＤＩＩによって負の影響を受け、εg-sと式１０におけるエネルギー障壁によって正の影響を受けることが見て取れる。ＤＩＩ電界の強度はＶdおよびＬeffの関数であり、次式で表される。
電界εg-sの強度はゲート電極の底からの距離の関数である。εg-sは界面（インターフェース）からの距離が増大するにつれ減少する。またそれは拡散の底、またはフェルミ・タブの底において、どちらが浅かろうと最弱となる。こうして、電界εg-sは次式で与えられる。
ここでＹ（Ｘ）は基板表面２１ａから深さＹf＋Ｙoまでの界面下の深さである。ドレイン電界がゲート電界と注入障壁（injection barrier）との和を越えると漏れが大きくなり始める。このことは次式で表される。
式１２、式１３、そして式１４を式１５に代入すると、次式が得られる。
ここで、ＹTはタブの深さＹf＋Ｙoである。不等式を書き換え、ＹTについて解くと、ＸjまたはＸTのいずれかの最大限を特定する、Ｖd、Ｎ+、Ｎpoly、Ｌeff、およびＴOXに基づく以下の数式が得られる。
ここでＬＤはデバイ長、またＶg-s＝ｋＴ／ｑ・Ｌｎ（Ｎ+Ｎpoly／ｎi 2）はゲートよびソース電極の間の仕事関数の差である。
式１７を書き換えてソースからタブ境界までの最弱点における、最大の深さＹＴでの全電界を表現することができる。この全電界（Field）は３つの電界成分の和として次式で与えられる。
εjffおよびεg-sの和がεDIIよりも大きい限り、底漏れはドレインバイアスによって過度の影響を受けない。しかしながら全電界が負であれば、ゲートバイアスがゼロの電流はドレイン電界のために増大する。この条件によって漏れは、制御することが一般的により困難な処理誘導変動の強い関数になる。それゆえ、この全電界がゼロという状態はさまざまなトランジスタの特性に対するフェルミ・タブの最大かつ妥当な深さを定義するのに使用することができる。フェルミ・タブは可能な限り深くするこが望ましいので、式１７は一般的に短チャネル・トランジスタのフェルミ・タブの最適な深さを定義する。
図１０はタブ：基板間接合の近くのソースのへりにおける全電界を示した図である。曲線はタブの深さが１０００Å、１５００Å、２０００Å、および２５００Åである場合を表している。ここでＶd＝３．３Ｖ、ＴOX＝８０Å、Ｎtub＝１×１０16、Ｎsub＝５×１０16、Ｎ+＝１×１０20、そしてβ＝０．７２である。Ｌeffの最小値は各電界強度がゼロを横切るところで引き出される。タブの４つの深さの各々について、Ｌeffの最小値はそれぞれ０．２８μ、０．４μ、０．５２μ、そして０．６４μである。図１１は、Ｖdが５．０Ｖまで引き上げられたこと以外は、図１０と同一条件のもとでの全電界を示した図である。タブの４つの深さの各々について、Ｌeffの最小値はそれぞれ０．４６μ、０．６５μ、０．８４μ、そして１．０μである。
図１２は、Ｖdが２．２Ｖまで引き下げられたこと以外は、図１０と同一条件のもとでの全電界を示した図である。タブの４つの深さの各々について、Ｌeffの最小値はそれぞれ０．１６μ、０．２４μ、０．３２μ、そして０．３９μである。
図１３はタブの深さが１５００Åに固定された場合を示した図である。ここではＶｄが０．５Ｖづつ段階的に１．５Ｖから５．０Ｖまで変化している。図１４はタブの深さが１５００Å、Ｖdが３．３Ｖに固定された場合を示した図である。ゲート酸化物の厚さＴOXは５０Åから２５０Åまで変化している。
（ソースおよびドレイン拡張領域を有する定域タブ・フェルミＦＥＴ）
作図方程式１７（式１７）をＬeffの関数として直に見なさせばほとんど線形の関係が存在することが分かる。図１５は漏れによる不安定性を引き起こすドレイン電界のないフェルミ・タブの最大の深さを示した図である。したがって、処理の複雑さを増せば、フェルミＦＥＴデバイスが短チャネルトランジスタに対して、拡散容量を増大させることなく生み出される。このデバイスは図１６のソース（ないしドレイン）拡張領域に米国出願第０８／０３７，６３６号による定域タブを組み合わせることによって生み出される。このデバイスにはこうしてフェルミＦＥＴトランジスタのソース領域およびドレイン領域の下に第２のより深いタブ構造が含まれる。
こうして、図１６に示されたように、定域タブ・フェルミＦＥＴにはソースおよびドレイン拡張領域２３ｂ、２４ｂが含まれる。これによって定域タブの利点が、短チャネルに対するソースおよびドレイン拡張領域の利点と一緒に与えられる。タブがより深くなれば、たとえソース領域およびドレイン領域の間のタブの深さよりもソース領域およびドレイン領域が深く広がったとしても、ソース領域およびドレイン領域の容量が低下する。
以下、図１６に示されたようなソースおよびドレイン拡張領域を有する定域タブ・フェルミＦＥＴを製造するための代表的な工程を説明する。一般的に、定域タブの深い部分はソースおよびドレイン注入工程の際に、タブ基板間接合がソース（ないしドレイン）のへりから大きく離れるようなエネルギーにおいて、付加的な注入（implantation）ステップを行うことによって形成することができる。こうした注入は「シャドーインプラント」とも呼ばれている。この付加的な注入はスペーサのエッチチングの後、ソースおよびドレイン注入に先立って行うことができる。
特に、図１７Ａにおいて、第１の導電率型の一様な深さのタブ２２が第２の導電率型の半導体基板２１内に形成される。タブ２２は基板２１の表面２１ａより、基板表面２１ａからの所定の深さＹＴにまで達する。タブ２２は一般的に、マスクとして電界酸化物６１を使用し、基板表面２１ａから基板内に第１の導電率型のイオンを注入することによって形成される。タブ２２が形成された後、ゲート絶縁層２６およびゲート電極層２８が従来の技術を使用して形成される。
図１７Ｂにおいて、第１の導電率型の第１のイオン６２が基板表面２１ａから、ソース（またはドレイン）拡張領域２３ｂ、２４ｂに対応する浅い深さまで注入される。すでに説明されたように、ヒ素やインジウムのような低い移動性を有する重いイオンが使用される。
図１７Ｃにおいて、第１の導電率型の第２のイオン６３が基板表面２１ａから、深さＹＴより大きな深さＹ１まで注入される。ゲート２８は第１のイオン６２のゲート下の基板内への注入をマスクする。こうして、タブ２２および第１のイオン６２によって非一様な深さを有する定域タブ２２´が形成される。一般的に、第１のイオン６２は、低い照射量で、しかしタブ２２を形成した注入よりは比較的高いエネルギーで注入される。
図１７Ｄにおいて、側壁スペーサ４１ａが従来の技術を使用して形成される。その後で第１の導電率型の第２のイオン６４が基板表面２１ａから注入される。ゲート２８および側壁スペーサ４１ａは第２のイオンのゲート下の基板内への注入をマスクする。ソース領域およびドレイン領域２３はこうして基板表面２１ａからの深さＸjで形成される。ここで第２のイオン６３は一般的に、低い照射量で、かつタブ２２を形成した注入よりは低いエネルギーで注入される。その後、従来の処理がトランジスタを完成させるために使用され、トランジスタへの接触子が形成される。
（短チャネル・フェルミＦＥＴの設計処方）
以上のことを鑑みると、短チャネル・フェルミＦＥＴのパラメータを特定するために以下の設計処方を使用することができる。この処方は一つの例として与えられるもので、限定するためのものではないことは理解できよう。
ゲート絶縁体の厚さ、素材、および最大動作電圧Ｖdとともに、最小トランジスタ長も知られいるものと仮定する。さらに、ソースおよびドレイン電極となる拡散領域の予測された深さも知られていると仮定する。
当業者であればフェルミ・タブのドーパントの最小濃度を選ぶことができる。この最小濃度は、来るべき製造に使用される装置とすべての問題となる処理ステップで期待される制御レベルが与えられれば簡単に制御するこができる。
フェルミ・タブの深さおよび基板のドーピングは、「制限されたタブ・フェルミＦＥＴ」と題された米国特許第５，３６７，１８６号およびそれに先立つタブＦＥＴの特許による長チャネル・デバイスに対して与えられている。フェルミ・タブの深さは本出願における式１７と式１８または図１０から図１２、および図１５によって修正される。
結果として生じるタブの最大の深さが予測されたソースおよびドレインの深さよりも大きい場合、トランジスタはすべての先行するタブＦＥＴに係る特許に従って構築しなければならない。トランジスタの拘束条件によって拡散に比してタブが浅くなる場合、（本出願における図６に示されたような）ドレイン拡張、定域タブ構造、あるいは（本出願における図１６に示されたように）そのどちらも使用することの望ましさに関して決定がなされなければならない。
ドレインの深さがタブの深さを越え、かつ拡張または定域タブのアーキテクチャのために処理の複雑さが増すことが許されない場合、そのときは基板濃度を本出願における式８に従って変更しなければならない。
本図面および本明細書において、本発明の好ましい実施の一般形態が開示されてきた。そこには特定の用語が使用されてきたが、それらは一般的かつ記述的な意味合いにおいてのみ使用されているもので、なんら限定を意図するものではない。本発明のおよぶ範囲は以下に述べられる請求の範囲によって明確にされる。
本願は１９９４年１２月７日に提出された米国特許出願第０８／３５１，６４３号の一部継続出願である。米国特許出願第０８／３５１，６４３号はまた、現在、米国特許第５，３７４，８３６号となっている１９９３年２月２３日に提出された米国特許出願第０８／０３７，６３６号の一部継続出願である。また米国特許出願第０８／０３７，６３６号は、現在、米国特許第５，３６９，２９５号となっている１９９２年１１月１８日に提出された米国同時係属出願第０７／９７７，６８９号の一部継続出願である。そして米国出願第０７／９７７，６８９号は、現在、米国特許第５，１９４，９２３号となっている１９９２年１月２８日に提出された米国特許出願第０７／８２６，９３９号の継続出願である。これらの出願のすべての開示内容を、引用することにより、本明細書の内容の一部とする。
発明の分野
本発明は電界効果型トランジスタ（field effect transistor）、特に集積回路電界効果型トランジスタに関する。
発明の背景
電界効果型トランジスタ（ＦＥＴ）は、論理デバイス、メモリデバイス、およびマイクロプロセッサなどのような大規模集積回路（ＶＬＳＩ）や超大規模集積回路（ＵＬＳＩ）への適用における支配的な実用デバイスとなっている。その理由として、集積回路型ＦＥＴはその性質から高インピーダンス、高密度、低電力デバイスであるからである。多くの研究および開発活動では、ＦＥＴのスピードおよび集積密度を改善すること、そしてその電力消費を減少させることが焦点となっている。
高速かつ高性能の電界効果型トランジスタは、ともに「フェルミしきい値電界効果型トランジスタ（Fermi Threshold Field Effect Transistor）」と題されたＡ．Ｗ．バイナル（Albert W.Vinal）による米国特許第４，９８４，０４３号および第４，９９０，９７４号に開示されている。これらの特許はいずれも本発明の譲受人に譲渡されている。前記特許には、デバイスのしいき値電圧を半導体物質のフェルミ電位の２倍に設定することによって反転が必要とされない拡大モードで作動する金属酸化物電界効果型トランジスタ（ＭＯＳＦＥＴ（metal oxide semiconductor field effect transistor））が記述されている。当業者にはよく知られているように、フェルミ電位とは、半導体物質のエネルギー状態が一つの電子によって占拠される確率が１／２となるような電位として定義される。上記バイナルの特許明細書に記述されているように、しきい値電圧がフェルミ電位の２倍に設定されるとき、酸化物の厚さ、チャネル長、ドレイン電圧、および基板ドーピングに対する、しきい値電圧の依存性が消滅する。さらに、しきい値電圧がフェルミ電位の２倍に設定されるとき、酸化物とチャネルとの間の基板表面における垂直方向の電界が最小となり、実際には実質上ゼロとなる。その結果、チャネル内のキャリア移動性は最大となり、熱電子効果が大きく減少した高速デバイスが実現される。デバイス性能は実質上、デバイスの大きさには依存しない。
フェルミしきい値ＦＥＴはすでに知られているフェルミＦＥＴデバイスと比較して大きな改善であったにもかかわらず、フェルミＦＥＴの静電容量を低減させる必要が存在した。こうしたことから、ともに「ゲートおよび拡散容量の減少した、フェルミしきい値電界効果型トランジスタ（Fermi Threshold Field Effect Transistor With Reduced Gate and Difffusion Capacitance）」と題されたバイナル（Albert W.Vinal）氏による米国特許第５，１９４，９２３号および第５，３６９，２９５号において、伝導キャリアが、キャリアの伝導性を維持するために半導体表面において生成されるべき反転層が必要とされることなく、ゲート下の基板の所定の深さでチャネル内を流れることができる、フェルミＦＥＴが開示されている。したがって、チャネル電荷の平均的な深さではゲート静電容量の一部として基板の誘電率を含ませる必要がある。その結果、ゲート容量は実質的に減少する。
前記米国特許第５，１９４，９２３号および第５，３６９，２９５号に記述されているように、低静電容量フェルミＦＥＴは、所定の深さと、基板とは反対の導電率型でドレインおよびソースと同一の導電率型を有するフェルミ・タブ領域を使用することにより望ましく実現される。このフェルミ・タブは基板表面から所定の深さに達し、ドレインおよびソース拡散はフェルミ・タブ境界内のフェルミ・タブ内に形成される。このフェルミ・タブによって、ソース、ドレイン、チャネル、およびフェルミ・タブがすべて、異ったドーピング濃度でドーピングされた同一の導電率型を有する単接合トランジスタ（unijunction transistor）が形成される。このようにして低静電容量フェルミＦＥＴが提供される。フェルミ・タブを含む低静電容量フェルミＦＥＴをここでは「低容量フェルミＦＥＴ」または「タブＦＥＴ（Tub-FET）」と呼ぶことにする。
フェルミＦＥＴおよび低容量フェルミＦＥＴはすでに知られているＦＥＴデバイスと比較して大きな改善であるにもかかわらず、単位チャネル幅当たりの電流を増大させるためのさらなる必要性が存在する。当業者にはよく知られているように、より高い電流のフェルミＦＥＴデバイスによれば、大きな集積密度、そして（あるいは）論理回路、メモリ、マイクロプロセッサ、および他の集積回路デバイスにおけるもっと大きな速度が実現される。これに関して、「高電流フェルミＦＥＴ」と題された、バイナル（Albert W.Vinal）氏および本発明者への米国特許第５，３７４，８３６号には、フェルミ・タブ領域およびソース領域と同一の導電率型の、ソース領域に隣接するとともにドレイン領域と対向する、インジェクタ（injector）領域を含むフェルミＦＥＴが記述されている。このインジェクタ領域は、フェルミ・タブの比較的低いドーピング濃度とソースの比較的高いドーピング濃度との中間にあるドーピングレベルで好ましくドーピングされる。このインジェクタ領域によってチャネル内に注入されたキャリアの深さが制御されるとともに、チャネル内にキャリアをゲート下の所定の深さにまで注入することが強化される。米国特許第５，３７４，８３６号によるトランジスタをここでは「高電流フェルミＦＥＴ」と呼ぶことにする。
ソース・インジェクタ領域はソース領域を囲むソース・インジェクタ・タブ領域であることが好ましい。ドレイン・インジェクタ・タブ領域も提供することができる。ソース・インジェクタ領域に隣接するところからフェルミＦＥＴのゲート電極に隣接ところまで達するゲート側壁スペーサーも、ピンチオフ電圧を低下させ、かつ、フェルミＦＥＴの飽和電流を増大させるために提供することが可能である。基板と同一の導電率型にある底漏れ制御領域（bottom leakage control region）もまた提供することができる。
フェルミＦＥＴ、低容量フェルミＦＥＴ、および高電流フェルミＦＥＴはすでに知られているＦＥＴデバイスと比較して大きな改善であるにもかかわらず、低電圧での動作を改善するさらなる必要が存在する。当業者にはよく知られているように、現在のところ、一般的に５ボルト、３ボルト、１ボルト、あるいはそれ以下の電源電圧で動作する、低電力の携帯用かつ（ないし）バッテリ電源用デバイスに大きな関心が寄せられている。
ある与えられたチャネル長に対して、動作電圧を低下させれば横方向の電界が線形的にドロップする。非常に低い電圧では、横方向の電界があまりに低く、チャネル内のキャリアが飽和速度に達することが妨げられる。この結果、有効ドレイン電流が険しくドロップする。このドレイン電流のドロップによって、ある与えられたチャネルに対して使用可能な回路速度を得るための動作電圧の低下が効果的に制限される。
低電圧におけるタブＦＥＴの動作を改善するため、「定域タブ・フェルミしきい値電界効果型トランジスタおよびその製造方法（Contored-Tub Fermi-Threshold Field Effect Transistor and Method of Forming Same）」と題された本発明者による米国出願第０８／３５１，６４３号には、非一様なタブの深さを有する定域フェルミ・タブ領域を含むフェルミＦＥＴが記述されている。特に、フェルミ・タブはチャネル領域の下よりもソースおよび（ないし）ドレインの下の方が深くなっている。こうして、タブ基板間接合はチャネル領域の下よりもソースおよび（ないし）ドレインの下の方が深い。拡散容量はそれによって一様なタブ深さを有するフェルミ・タブと比較して減少し、その結果、高い飽和電流が低電圧において生成される。
特に、米国出願第０８／３５１，６４３号による定域タブ・フェルミしきい値電界効果型トランジスタは第１の導電率型の半導体基板と、半導体基板表面側のその半導体基板内に第２の導電率型の空間的に隔てられたソースおよびドレイン領域を有する。第２の導電率型のチャネル領域も、空間的に隔てられたソースおよびドレイン領域の間の半導体基板表面側のその半導体基板内に形成される。第２の導電率型のタブ領域も半導体基板表面側のその半導体基板内に含まれる。タブ領域は、基板表面より空間的に隔てられたソースおよびドレイン領域のすくなくとも一方の下に第１の所定の深さまで達し、基板表面よりチャネル領域の下に第２の所定の深さまで達する。第２の所定の深さは第１の所定の深さよりも小さい。ゲート絶縁層および、ソース、ドレインおよびゲート接触子（コンタクト）も含まれる。基板接触子も含ませることができる。
第２の所定の深さ、すなわちチャネルに隣接する定域タブの深さ、は前記米国特許第５，１９４，９２３号および第５，３６９，２９５号に定義されているようなフェルミＦＥＴ基準を満足することができるように選ばれる。特に、第２の所定の深さは、ゲート電極がアース電位にあるときに、チャネル底において基板表面に垂直な静電界がゼロになるように選ばれる。第２の所定の深さも、半導体基板のフェルミ電位の２倍となった電界効果型トランジスタのしきい値電圧を生成するように選ばれる。第１の所定の深さ、すなわちソースおよび（ないし）ドレインに隣接する定域タブの深さは、ソースおよび（ないし）ドレイン接触子にゼロのバイアスが印加された際に、ソースおよび（ないし）ドレイン下のタブ領域を空乏化するように好ましく選ばれる。
超小型電子技術の状態が進展したため、製作できる回線幅は実質的に１ミクロン未満にまで減少している。回線幅（linewidth）がこのように減少したことによって、現在の加工処理技術によれば、チャネル長が実質的に１ミクロン未満、一般的に１／２ミクロン未満であるところの「短チャネル」ＦＥＴが生み出されている。
米国特許第５，１９４，９２３号および米国特許第５，３６９，２９５号の低容量フェルミＦＥＴ、米国特許第５，３７４，８３６号の高電流フェルミＦＥＴ、および米国出願第０８／３５１，６４３号の定域タブ・フェルミＦＥＴは低電圧において高い性能を有する短チャネルＦＥＴを提供するために使用することが可能である。しかしながら、回線幅が減少するにつれ、処理上の制限（processing limitation）によってＦＥＴを製作する際に到達可能な大きさおよび電導性が制限されることがあることは当業者であれば認識できよう。このため、回線幅が減少した場合、処理状態によってはフェルミＦＥＴトランジスタを再最適化してこれらの処理制限に適応させることが要求されることもある。
発明の概要
以上の説明から、本発明の目的は、改良されたフェルミしきい値電界効果型トランジスタ（フェルミＦＥＴ）を提供することにある。
本発明の他の目的は、短い回線幅に係る処理制限に対して最適化されたフェルミＦＥＴを提供することにある。
本発明によるこれらの目的および他の目的は、フェルミ・タブをその深さ方向に越えて広がり、かつフェルミ・タブをその横方向にも越えて広がる、空間的に隔たったソース領域およびドレイン領域を有する、フェルミＦＥＴによって提供される。ソース領域およびドレイン領域がタブを越えて広がるために、基板との接合が形成され、電荷共有状態が生じる。この状態を補償するためには、基板のドーピングを増大させなければならない。ソース領域およびドレイン領域が非常に小さく離れているために、望ましくタブの深さが減る。この結果、ゲート電極がしきい値電位にあるときには、酸化物と基板との間の界面において基板に垂直な静電界に変化が生じる。典型的な長チャネル・フェルミＦＥＴトランジスタでは、この電界は基本的にゼロである。短チャネル・デバイスでは、この電界はＭＯＳＦＥＴトランジスタよりもかなり低いが、長チャネル・フェルミＦＥＴトランジスタよりはいくぶん高い。
特に、本発明による短チャネル・フェルミＦＥＴトランジスタは、第１の導電率型の半導体基板と、半導体基板表面側の基板内に存在し、基板表面より第１の深さまで達する、第２の導電率型のタブ領域とを有する。またこの短チャネル・フェルミＦＥＴトランジスタは、タブ領域内に存在する、第２の導電率型の空間的に隔たったソース領域およびドレイン領域も含む。この空間的に隔たったソース領域およびドレイン領域は基板表面より第１の深さを越えて広がり、さらに横方向に互いから離れて、タブ領域を越えて広がる。
空間的に隔たったソース領域およびドレイン領域の間のタブ領域内に存在し、基板表面より前記第１の深さよりも小さい第２の深さまで達する、第２の導電率型のチャネル領域も含まれる。第１および第２の深さの少なくとも一方は、ゲート電極がしきい値電位にあるときに、基板表面に垂直な静電界を、基板表面から第２の深さまでの間で最小化するように選ばれる。たとえば、従来のＭＯＳＦＥＴにおいて静電界が１０５Ｖ／ｃｍよりも大きいのに対して、短チャネル・フェルミＦＥＴでは１０４Ｖ／ｃｍの大きさの静電界を生成することが可能である。これとは対照的に、米国特許第５，１９４，９２３号および米国特許第５，３６９，２９５号によるタブＦＥＴは１０３Ｖ／ｃｍよりも小さい（またそれよりもかなり小さくなることがしばしば起こる）静電界を生成することができる。これは従来のＭＯＳＦＥＴに比較すれば基本的にゼロである。第１および第２の深さは、半導体基板のフェルミ電位の２倍となる電界効果型トランジスタのしきい値電圧を生成するように選ぶことができ、さらに、しきい値電圧がゲート電極に印加された際に、第２の導電率型のキャリアがチャネル内を、第２の深さで、ソース領域からドレイン領域まで流れるようにすることができ、また、しきい値電圧を越える電圧がゲート電極に印加された際には、チャネル内に反転層を生成させることなく、第２の深さから基板表面に向かって広がりながら流れることができるように選ぶこともできる。トランジスタはさらにゲート絶縁層と、ソース、ドレイン、およびゲート接触子も含む。基板接触子も含むことができる。
短チャネル・フェルミＦＥＴは、タブ領域が空間的に隔たったソース領域およびドレイン領域の間に広がり、そして基板表面より第１の深さまで達する、タブＦＥＴと見なすこともできる。そのソース領域およびドレイン領域は基板内に第１の深さを越えて広がる。
ソース領域およびドレイン領域がタブの深さを越えて広がるときには、電荷共有や他の短チャネル効果が発生し、サブスレショルドの傾きの低下やより高いドレイン漏れ電流をもたらす。これらの効果を減少させるため、タブの深さはタブの最大深さ以下に維持される。タブの最大深さは次式で与えられる。
短チャネル効果も、ソースおよびドレイン拡張領域を半導体基板表面側の基板内にソース領域およびドレイン領域にそれぞれ隣接するように、そしてチャネル内まで広がるように設けることによって減らすことができる。従来のＦＥＴで使用される「軽くドーピングされたドレイン」技術とは対照的に、ソースおよびドレイン拡張領域はソース領域およびドレイン領域それ自身とほぼ同じドーピング濃度でドーピングされた第２の導電率型である。ソースおよびドレイン拡張領域によって、電荷共有効果のためにドレイン電圧の感度が減少する。ソースおよびドレイン拡張領域を定域タブ・フェルミＦＥＴに使用して短チャネル効果を減らすこともできる。このため、このフェルミＦＥＴは特に小さな回線幅にとって適当である。
【図面の簡単な説明】
図１は米国特許出願第０８／０３７，６３６号によるＮチャネル高電流フェルミＦＥＴの断面図である。
図２Ａは米国特許第５，３７４，８３６号による短チャネル低漏れ電流フェルミＦＥＴの第１の実施形態を示した断面図である。
図２Ｂは米国特許第５，３７４，８３６号による短チャネル低漏れ電流フェルミＦＥＴの第２の実施形態を示した断面図である。
図３は米国特許出願第０８／０３７，６３６号によるＮチャネル定域タブ・フェルミＦＥＴの断面図である。
図４は本発明によるＮチャネル短チャネル・フェルミＦＥＴの断面図である。
図５は図４に示されたトランジスタにおける電荷共有状態を示した断面図である。
図６は本発明によるＮチャネル短チャネル・フェルミＦＥＴの第２の実施形態を示した断面図である。
図７は図４に示された短チャネル電界効果型トランジスタ内の、デバイスがオフ状態にあるときの電界を示した断面図である。
図８Ａおよび図８ＢはＮ+：Ｎ-間接合における理想化されたドーピング曲線とキャリア曲線をそれぞれグラフ的に示した図である。
図９はソース領域とフェルミ・タブとの間のタブＦＥＴのＮ＋：Ｎ−間接合をグラフ的に示した図である。
図１０から図１２はタブの深さと他のデバイス・パラメータとのさまざまな組み合わせについて、有効チャネル長に対する複合電界強度をグラフ的に示した図である。
図１３はさまざまなドレイン電圧ついて、タブの深さに対する複合障壁電界をグラフ的に示した図である。
図１４はゲート酸化物のさまざまな厚さついて、タブの深さに対する複合障壁電界をグラフ的に示した図である。
図１５はさまざまなドレイン電圧ついて、チャネル長に対するフェルミ・タブの最大深さをグラフ的に示した図である。
図１６は本発明による、ソースおよびドレイン拡張領域を含む定域タブ・フェルミＦＥＴの断面図である。
図１７Ａから図１７Ｄは中間製作ステップにおける図１６に示されたフェルミＦＥＴの断面図である。
詳細な説明
以下、図面を参照して本発明の好ましい実施の形態をより詳細に説明する。本発明は、しかしながら、多くの形態において実施することが可能であり、以下に記述される実施形態に限定されるものではない。むしろ、これらの実施形態は開示を周到かつ徹底したものとし、当業者に向けて本発明の範囲を十分に明らかにすべく提供されるものである。図面では、分かりやすくするために層や領域の厚さが誇張して描かれている。また、類似部分には一貫して同じ符号が付されている。
本発明による短チャネル・フェルミしきい値ＦＥＴを説明する前に、米国特許第５，１９４，９２３号および第５，３６９，２９５号による、ゲートおよび拡散容量の減少したフェルミしきい値ＦＥＴ（これは「低容量フェルミＦＥＴ」または「タブＦＥＴ」とも呼ばれる）が、米国特許第５，３７４，８３６号による高電流フェルミしきい値ＦＥＴとともに説明される。米国出願第０８／３５１，６４３号による定域タブ・フェルミＦＥＴもまた説明される。より完全な説明に関してはこれらの特許および出願を参照するとよい。また、それらの開示内容を本明細書の内容の一部とする。本発明による短チャネル・フェルミしきい値ＦＥＴに関してはその後に説明される。
（ゲートおよび拡散容量の減少したフェルミＦＥＴ）
ここではフェルミ・タブを含む低容量フェルミＦＥＴを概観する。それ以上の詳細については米国特許第５，１９４，９２３号および第５，３６９，２９５号を参照することにする。
従来のＭＯＳＦＥＴデバイスにはキャリア伝導性を維持するために半導体表面に生成される反転層が必要とされる。この反転層の深さは一般的に１００Å以下である。こうした環境のもと、ゲート容量は基本的にその厚さで分割されたゲート絶縁層の誘電率である。換言すれば、チャネル電荷は表面にあまりに近いので、基板の誘電体特性の効果はゲート容量を決定するのに重要ではない。
もし伝導キャリアがゲート下のチャネル領域内に閉じ込められるならば、ゲート容量は減少することが可能である。このときチャネル電荷の平均的深さにはゲート容量を計算するための基板の誘電率が含まれる必要がある。一般的に、低容量フェルミＦＥＴのゲート容量は次式によって与えられる。
低容量フェルミＦＥＴには所定の深さを有するフェルミ・タブ領域が含まれる。このフェルミ・タブ領域は基板の導電率型とは反対かつドレインおよびソースの導電率型と同一の導電率型を有する。フェルミ・タブは基板表面より所定の深さまで下方に広がり、ドレインおよびソース拡散はこのフェルミ・タブ境界内部のフェルミ・タブ領域内に形成される。フェルミ・タブの好ましい深さはフェルミ・チャネルの深さＹfと空乏の深さＹoとの和である。所定の深さＹfと幅Ｚを有するフェルミ・チャネル領域はソースおよびドレイン拡散の間に広がる。フェルミ・チャネルの導電率はゲート電極に印加される電圧によって制御される。
ゲート容量はフェルミ・チャネルの深さと、フェルミ・チャネル内におけるキャリア分布によって主に決定され、ゲート酸化物層の厚さには比較的依存しない。拡散容量は［フェルミ・タブの深さと基板内における空乏の深さＹoとの和］と拡散Ｘdの深さとの間の差に反比例的に依存する。拡散の深さはフェルミ・タブの深さＹＴ未満であることが好ましい。フェルミ・タブ領域のドーパント濃度はフェルミ・チャネルの深さがＭＯＳＦＥＴ内の反転層の深さの３倍より大きくなることができるように選択することが好ましい。
よって、低容量フェルミＦＥＴには第１の表面を有する第１の導電率型の半導体基板と、第１の表面側の基板内に第２の導電率型のフェルミ・タブ領域と、第１の表面側のフェルミ・タブ内に第２の導電率型の空間的に隔てられたソース領域およびドレイン領域と、空間的に隔てられたソース領域およびドレイン領域の間の第１の表面側のフェルミ・タブ領域内に第２の導電率型のチャネルが含まれる。チャネルは第１の表面より第１の所定の深さ（Ｙf）まで達し、タブ領域はチャネルより第２の所定の深さ（Ｙo）まで達する。ゲート絶縁層は空間的に隔てられたソース領域およびドレイン領域の間の第１の表面側の基板上に与えられる。ソース、ドレイン、およびゲート電極はソース領域およびドレイン領域とゲート絶縁層をそれぞれ電気的に接触させるために与えられる。
少なくとも第１および第２の所定の深さは、ゲート電極に電界効果型トランジスタのしいき値電圧を印加させた際に、第１の深さにおいて第１の表面に垂直な静電場がゼロとなるように選ばれる。第１および第２の所定の深さは、ゲート電極に電界効果型トランジスタのしきい値電圧を越えた電圧が印加された際に、第２の導電率型のキャリアがチャネル内をソースからドレインに向かって、第１の所定の深さから第１の表面に向かって広がりながら流れることができるようにも選ばれる。キャリアはフェルミ・タブ領域内に反転層を形成することなく、第１の表面の真下をソースからドレインに向かって流れる。第１および第２の所定の深さは、ゲート絶縁層に隣接した基板表面において、基板接触子と基板との間の電圧とポリシリコンゲート電極とゲート電極との間の電圧との和に等しく逆の電圧を生み出すことができるようにも選ばれる。
基板がドーピング密度Ｎsでドーピングされ、かつ、ケルビン温度Ｔ度において固有キャリア濃度ｎiと誘電率εsとを有し、電界効果型トランジスタには電気的に基板を接触させるための基板接触子が含まれ、チャネルが基板表面から第１の所定の深さＹfまで達し、フェルミ・タブ領域がチャネルより第２の所定の深さＹｏまで達し、フェルミ・タブ領域がＮsのα因子倍で与えられるドーピング密度でドーピングされ、ゲート電極にはドーピング密度Ｎpでドーピングさた第１の電導率型のポリシリコン層が含まれるとすると、第１の所定の深さ（Ｙf）は次式に等しいものとなる。
（高電流フェルミＦＥＴの構造）
図１には、米国特許第５，３７４，８３６号によるＮチャネル高電流フェルミＦＥＴが示されている。Ｐチャネル・フェルミＦＥＴはＮおよびＰ領域の電導率型を逆転させることによって得られることは当業者には明らかであろう。
図１に示されているように、高電流フェルミＦＥＴ２０は、第１の導電率型、ここではＰ型の、基板表面２１ａを含む半導体基板２１内で製作される。第２の導電率型、ここではＮ型、のフェルミ・タブ領域２２は基板表面２１ａ側の基板２１内に形成される。空間的に隔てられたソース領域およびドレイン領域２３、２４は、それぞれ第２の導電率型、ここではＮ型、を有し、基板表面２１ａ側のフェルミ・タブ領域２２内に形成される。このソース領域およびドレイン領域２３、２４を基板表面２１ａの溝（trench）内に形成することもできることは当業者には明らかであろう。
ゲート絶縁層２６はソース領域およびドレイン領域２３、２４の間の基板表面２１ａの基板２１上にそれぞれ形成される。当業者には明らかなように、ゲート絶縁層は一般的に二酸化シリコンである。しかしながら、窒化シリコンおよび他の絶縁体も使用可能である。
ゲート電極は基板２１とは反対側のゲート絶縁層２６上に形成される。ゲート電極は第１の導電率型、ここではＰ型、の多結晶体シリコン（ポリシリコン）からできたゲート電極であることが好ましい。導体ゲート電極層は一般的に金属ゲート電極層２９であって、ゲート絶縁層２６とは反対側のポリシリコンゲート電極２８上に形成される。ソース電極３１およびドレイン電極３２も、一般的に金属であって、ソース領域２３およびドレイン領域２４の上にそれぞれ形成される。
第１の導電率型、ここではＰ型、の基板接触子３３も図示されているようにフェルミ・タブ内またはタブ２２の外側のいずれかにおける基板内２１に形成される。図示されているように、基板接触子３３はドーピングされた第１の導電率型、ここではＰ型、であって、それには比較的重くドーピングされた３３ａと比較的軽くドーピングされた領域３３ｂが含まれる。基板電極３４によって基板への電気的な接触が実現される。
これまでに図１に関して説明された構造は米国特許第５，１９４，９２３号および第５，３６９，２９５号による低容量フェルミＦＥＴに対応するものである。これらの出願にすでに説明されているように、チャネル３６はソース領域およびドレイン領域２３、２４の間に生成される。図１中でＹfと記されたチャネルの表面２１ａからの深さと、図１中でＹoと記されたチャネル底からフェルミ・タブ２２の底までの深さは、基板２１とタブ領域２２とポリシリコンゲート電極２８とのドーピングレベルとともに、前記式２および式３の関係を使用して高性能の低容量電界効果型トランジスタを与えることができるように選ばれる。
また図１には、第２の導電率型、ここではＮ型、のソース・インジェクタ領域３７ａがソース領域２３に隣接するとともにドレイン領域と対向するように与えられている。ソース・インジェクタ領域によって、キャリアがチャネル３６に注入される深さを制御することにより高電流フェルミＦＥＴが与えられる。ソース・インジェクタ領域３７ａはソース領域２３とドレイン領域２４との間にのみ広がることができる。図１に示されているように、ソース・インジェクタ領域はソース領域２３を囲んでソース・インジェクタ・タブ領域３７を形成することができるようにすることが好ましい。またソース領域２３を、その側面と底面の上をソース・インジェクタ・タブ領域３７で完全に取り囲むことができる。あるいはまた、ソース領域２３をその側面上でソース・インジェクタ・タブ領域３７で取り囲み、底ではソース・インジェクタ・タブ領域３７から突き出るようにすることもできる。あるいはさらにまた、ソース・インジェクタ領域３７ａを基板２１内で、フェルミ・タブ２２と基板２１との接合部にまで広げることもできる。ドレイン・インジェクタ領域３８ａ、好ましくはドレイン領域２４を囲むドレイン・インジェクタ・タブ領域３８も与えることが好ましい。
ソース・インジェクタ領域３７ａおよびドレイン・インジェクタ領域３８ａ、またはソース・インジェクタ・タブ領域３７およびドレイン・インジェクタ・タブ領域３８は、フェルミ・タブ２２の比較的低いドーピングレベルとソース２３およびドレイン２４の比較高いドーピングレベルの中間にあるドーピングレベルでドーピングされた第２の導電率型、ここではＮ型、であることが好ましい。このために、図１に示されているように、フェルミ・タブ２２はＮで記され、ソースおよびドレイン・インジェクタ領域３７、３８はＮ＋で記され、ソース領域およびドレイン領域２３、２４はＮ＋＋で記される。接合型トランジスタはこうして形成される。
高電流フェルミＦＥＴによって現状のＦＥＴの約４倍もの駆動電流が与えられる。ゲート容量は従来のＦＥＴデバイスの約半分である。ソース・インジェクタ・タブ領域３７のドーピング濃度によってチャネル領域３６に注入されるキャリアの深さが、一般的に１０００Åにまで制御される。ソース・インジェクタ・タブ領域３７のドーピング濃度は一般的に２Ｅ１８であり、注入された主たるキャリアの望ましい最大深さと少なくとも同程度の深さを好ましく持つ。あるいはまた、以下に記述されるように、ソース・インジェクタ・タブ領域３７はフェルミ・タブ領域２２と同程度の深さにまで達してサブスレショルド漏れ電流を最小化することができる。チャネル３６に注入されたキャリア濃度はドレインと対向するソース・インジェクタ領域３７ａのドーピング濃度を超えることはできないことが示される。ソース・インジェクタ領域３７ａのドレインと対向する部分の幅は一般的に０．０５〜０．１５μｍの範囲内にある。ソース領域およびドレイン領域２３、２４のドーピング濃度はそれぞれ、一般的に１Ｅ１９以上である。フェルミ・タブ２２の深さＹＴ＝（Ｙｆ＋Ｙｏ）はドーピング濃度が近似的に１．８Ｅ１６であれば近似的に２２００Åである。
図１に示されているように、高電流フェルミＦＥＴ２０は基板表面２１ａ上にゲート側壁スペーサ４１も含むことができ、これはソース・インジェクタ領域３７ａに隣接するところからポリシリコンゲート電極２８に隣接するところまで広がる。ゲート側壁スペーサ４１はドレイン・インジェクタ領域３８ａに隣接するところからポリシリコン・ゲート・インジェクタ領域２８に隣接するところまでも好ましく広がっている。特に、図１に示されているように、ゲート側壁スペーサ４１はポリシリコン・ゲート電極の側壁２８ａから広がり、ソースおよびドレイン・インジェクタ領域３７ａ、３８ａそれぞれの上に横たわる。ゲート側壁スペーサ４１はポリシリコン・ゲート電極２８を取り囲むようにすることが好ましい。また、以下詳細に説明されるように、ゲート絶縁層２６は基板表面２１ａ上でソース・インジェクタ領域３７ａおよびドレイン・インジェクタ領域３８ａ上に張り出し、ゲート側壁スペーサ４１もソース・インジェクタ領域３７およびドレイン・インジェクタ領域３８上に張り出すようにすることが好ましい。
ゲート側壁スペーサ４１によって以下に説明する仕方でフェルミＦＥＴ２０のピンチオフ電圧が下がるとともに飽和電流が増大する。ゲート側壁スペーサはゲート絶縁層２６の誘電率よりも大きな誘電率を有する絶縁体であることが好ましい。このため、たとえばゲート絶縁層２６が二酸化シリコンならば、ゲート側壁スペーサは窒化シリコンであることが好ましい。ゲート絶縁層２６が窒化シリコンであるならば、ゲート側壁スペーサは窒化シリコンの誘電率よりも大きな誘電率の絶縁体であることが好ましい。
図１に示されているように、ゲート側壁スペーサ４１はソース領域およびドレイン領域２３、２４それぞれの上に広がることもでき、ソースおよびドレイン電極３１、３２はそれぞれ、ゲート側壁スペーサ領域の拡張部内に形成することができる。従来の電界酸化物または他の絶縁体領域４２によってソース、ドレイン、および基板の接触子が分離される。ゲート側壁スペーサの外側表面４１ａは断面図において湾曲しているように図示されているが、三角形の断面積を生じさせる直線的な外部表面あるいは長方形の断面積を生じさせる直角的な外部表面などの、他の形状も使用することができることも当業者には理解できよう。
（低漏れ電流フェルミしきい値電界効果型トランジスタ）
ここでは図２Ａおよび図２Ｂを参照して、米国特許第５，３７４，８３６号による、短チャネルを有し、低漏れ電流を生み出すフェルミＦＥＴを説明する。これらのデバイスを、以下、「低漏れ電流フェルミＦＥＴ」と呼ぶことにする。図２Ａの低漏れ電流フェルミＦＥＴ５０には第１の導電率型、ここではＰ型、を有するとともに基板２１と比較して高い濃度でドーピングされた、底漏れ電流制御領域５１が含まれる。このため、図２ＡにはＰ＋と記されている。図２Ｂの低漏れ電流フェルミＦＥＴ６０には、フェルミ・タブ２２の深さにまで好ましく達する、拡張されたソースおよびドレイン・インジェクタ領域３７ａ、３８ａが含まれる。
図２Ａにおいて、底漏れ電流制御領域５１はソース領域およびドレイン領域２３、２４の対向する終端の延長部分の間を基板２１を横切って広がり、かつ、フェルミ・タブ２２の深さの上部からフェルミ・タブ２２の深さの下部に広がる。またそれはフェルミ・チャネル３６の下方、かつそれと一列に並ぶような位置にある。前記数式との関連に関して言えば、フェルミ・チャネル３６から底漏れ電流制御領域５１の上端までの深さはＹｏでラベル付けされている。図２ＡのフェルミＦＥＴの残りのは、チャネルがより短くなっているということを除けば、図１のものと同一である。図２Ａのデバイスの高電流特性を持たない低漏れ電流低容量の短チャネル・フェルミＦＥＴを提供するために、ゲート側壁スペーサ領域４１とともに、インジェクタ領域３７ａおよび３８ａと（または）インジェクタ・タブ３７および３８を省略することができることは当業者には理解できよう。
底漏れ電流制御領域５１によって短チャネル・フェルミＦＥＴにおけるドレイン誘導注入が最小化される。すなわち、これらのフェルミＦＥＴは、低い拡散空乏容量を維持しながら、近似的に０．５μｍのチャネル長を有する。たとえば、５ボルトでは、３Ｅ−１３Ａ以下に漏れ電流を維持できる。
底漏れ電流制御領域は式２および式３を使用して設計することができる。ここで図２Ａと図２Ｂに示されているように、Ｙｏはチャネルから底漏れ電流制御領域の上端部までの深さである。因子αは底漏れ電流制御領域５１のＰ＋ドーピングとフェルミ・タブ２２のＮドーピングとの間の比である。因子αは底漏れ電流制御領域内、すなわちゲート２８の下方で約０．１５に設定することが好ましい。ソース領域およびドレイン領域２３、２４の下では、因子αは拡散空乏容量を最小化するために１．０に設定する。換言すれば、基板２１とフェルミ・タブ２２のドーピング濃度はソース領域およびドレイン領域の下方ではほぼ等しい。従って、前記設計パラメータと０．５μｍのチャネル長に対して、底漏れ制御領域５１内のドーピング濃度は近似的に５Ｅ１７となり、５ボルトのドレインまたはソース拡散電位が与えられたタブ接合領域で部分的な空乏化を維持（サポート）するには十分な深さである。
図２Ｂにおいて、底漏れ制御の代替となる設計ではソース・インジェクタ領域３７ａとドレイン・インジェクタ領域３８ａの深さがフェルミ・タブの深さ（Ｙｆ＋Ｙｏ）まで達することが好ましい。図２Ｂに示されているように、ソース・インジェクタ・タブ３７およびドレイン・インジェクタ・タブ３８の全体的な深さはフェルミ・タブの深さまで達するのが好ましい。インジェクタ・タブ３７および３８の底とフェルミ・タブ２２の底との間の間隔距離はチャネル長の半分未満で、ゼロに近づくことが好ましい。これらの条件のもとでは、インジェクタ領域３７および３８は約１．５Ｅ１８／ｃｍ３のドーピング濃度を有する。基板接触子領域３３ｂの深さもフェルミ・タブの深さに近づくようにすることが好ましい。図２ＢのフェルミＦＥＴ６０の残りは、短チャネルが描かれていること以外は図１のものと同一である。
（定域タブ・フェルミしきい値電界効果型トランジスタ）
ここでは図３を参照して、米国出願第０８／０３７，６３６号による定域タブ・フェルミＦＥＴを説明する。Ｐチャネル・フェルミＦＥＴはＮおよびＰ領域の導電率型を逆転することによって得られることは当業者には理解できよう。図３に示されているように、定域タブ・フェルミＦＥＴ２０′は、図１の一様な深さを有するタブ２２ではなく定域タブ２２′が存在するということを除けば、図１の高電流フェルミＦＥＴ２０と同様である。インジェクタ・タブおよびインジェクタ・領域は存在するけれども図示されていない。
図３において、定域タブ２２´は、基板表面２１ａから空間的に隔てられたソース領域およびドレイン領域２３、２４の少なくとも一方の下方にそれぞれ第１の所定の深さＹ１まで達する。定域タブ２２´はまた、基板表面２１ａからチャネル領域３６の下方に第２の所定の深さＹ2まで達する。本発明によれば、定域タブ２２´を形成するのに、Ｙ２はＹ１とは異っており、またＹ1未満であることが好ましい。別の言い方をすれば、タブ２２´と基板２１との間の接合が、ソース領域およびドレイン領域２３と２４から離れるように、チャネル下のタブＦＥＴ基準によって指図される位置よりも下方に押し下げられ、ソースあるいはドレインの拡散容量が減少する。こうして定域タブ・フェルミＦＥＴが低電圧で動作することが可能となる。タブ２２´がソース領域２３またはドレイン領域２４のどちらかの下方に輪郭が描かれるだけだと、非対称的なデバイスが生み出されることは当業者には理解されよう。しかしながら、ソース領域およびドレイン領域の下方にタブの輪郭が描かれる対称的なデバイスが好ましく形成される。
第２の所定の深さＹ2は米国特許第５，１９４，９２３号と米国特許第５，３６９，２９５号による低容量フェルミＦＥＴ（タブＦＥＴ）の基準に基づいて決定される。これらの基準は深さＹfおよびＹoを決定し、それらが一緒になって第２の所定の深さＹ2を形成するものであって、すでに説明がなされている。
第１の所定の深さ（Ｙ1）は第２の所定の深さＹ2よりも大きくなるように選ばれる。第１の所定の深さも、ゼロ電圧がソース接触子３１とドレイン接触子３２にそれぞれ印加された際に、第１の所定の深さＹ１とソースおよび（ないし）ドレイン領域の間のタブ領域２２´が空乏化されるように選ばれるのが好ましい。かくして、Ｙnでラベル付けされた領域全体はゼロのソース・バイアスまたはドレイン・バイアスのもとで全体的に空乏化されるのが好ましい。この基準に基いて、Ｙ1が次式で決定される。
（短チャネルに関する考察）
図１から図３のフェルミＦＥＴの設計では、すべてのチャネル長に対する高電流かつ低漏れデバイスを生み出すための、フェルミＦＥＴトランジスタのアーキテクチュアの好ましい設計が説明された。これらのデバイスはすべての回線幅で好ましく使用される。しかしながら、デバイスが実質的に１ミクロン未満の回線幅に制限される際には、処理制限および結果として生じる電気的効果から、基本的なフェルミＦＥＴ基準をなお堅持しながらデバイスを最適化するためにデバイスのアーキテクチャに変更が必要とされる。たとえば、図１から図３に示されているように、ソース領域およびドレイン領域２３、２４はそれぞれ、フェルミ・タブ２２または２２´内にあり、フェルミ・タブは完全にソース領域およびドレイン領域を取り囲む。しかしながら、デバイスが１ミクロン未満のチャネル長に制限される際には、タブ２２の深さを、Ａ．Ｗ．バイナル（Albert W.Vinal）氏と本発明者による「制限されたタブ・フェルミＦＥＴ」と題された米国特許第５，３６７，１８６号によって予測された値よりも浅くする必要がある。またこの特許は本発明の譲受人に譲渡されており、その開示内容は本明細書の内容の一部とする。またソースにおけるドレイン誘導障壁低下の寄与が増大するために、タブはより浅く作らなければならない。
残念ながら、集積回路製造における現状では、タブの深さを減少させ、それに応じてソースおよびドレインがタブ内に存在し、完全にタブによって取り囲まれるようにソースおよびドレインの深さを減少させることは困難である。特に、ソースおよびドレインの深さは、ソースおよびドレインが形成された後の製造工程の余熱、使用されたドーパント種の拡散係数、そして（あるいは）拡散が生成または活性化される際に存在し、または形成される、拡散を強める結晶欠陥の量、などの他のものによって制限される。
これらの処理制限ゆえに、フェルミ・タブの深さはたまたまソースおよびドレインの深さに近づく。またフェルミ・タブの深さは、チャネル長が極めて短い、または拡散の深さが深い場合には、ソース領域およびドレイン領域よりも浅くなることも可能である。これらの処理条件を考慮に入れて、高性能に対するフェルミＦＥＴ基準をなお満足しつつ、本発明による短チャネル・フェルミＦＥＴが提供される。しかしながら、最大性能を維持するには、図１から図３のアーキテクチャを好ましく使用しなければならない。特に、小さな回線幅において最も高いデバイス性能を生み出すために、低い余熱、ゆっくり移動するドーパント、および（あるいは）他の処理技術を使用して、ソース領域およびドレイン領域が可能ならいつでも完全にタブ内に存在するように、取り囲みタブを生成する試みがなされなければならない。
（短チャネル・フェルミＦＥＴの設計）
図４は本発明による短チャネル・Ｎチャネル・フェルミＦＥＴ２０″を示した図である。Ｐ短チャネル・フェルミＦＥＴはＮおよびＰ領域の導電率型を逆転させることによって得られることは当業者には理解できよう。図４に示されているように、フェルミ・タブ２２″は基板表面２１ａより第１の深さ（Ｙｆ＋Ｙｏ）まで達する。空間的に隔てられたソース領域およびドレイン領域２３、２４はそれぞれ、領域２３ａと２４ａによって図示されているように、タブ領域の中に位置する。しかしながら、ソース領域およびドレイン領域２３、２４はさらにそれぞれ基板表面２１ａよりタブの深さを越えたところまで広がる。ソース領域およびドレイン領域２３、２４はさらにまた横方向に基板表面２１ａに沿って、タブ領域を越えたところまで広がる。
チャネルの深さＹｆとチャネルからのタブの深さＹｏは、ゲート電極がしきい値電位にあるときに、基板表面から深さＹｆまでのチャネル３６内において基板表面に垂直な静電場を最小化するように選ばれる。すでに説明されたように、これらの深さはまた、半導体基板２１のフェルミ電位の２倍にある電界効果型トランジスタのしきい値電圧を生み出すことができるようにも好ましく選ばれる。これらの深さはまた、ゲート電極に電界効果型トランジスタのしきい値電圧を越える電圧が印加された際に、第２の導電率型のキャリアが深さＹｆから基板表面２１ａに向かって広がりながら、ソース領域からドレイン領域までチャネル内を流れることができるようにも選ばれる。キャリアはチャネル領域内を、チャネル内に反転層を生成することなく基板表面の下をソース領域からドレイン領域まで流れる。したがって、最適ではないが、図４のデバイスではなお、オフ状態でのデート容量がかなり減少するとともに、従来のＭＯＳＦＥＴトランジスタよりかなり高い飽和電流を生成することができる。ドレイン容量は標準的なＭＯＳＦＥＴデバイスと同様となる。
図４において、ソース領域およびドレイン領域が基板表面に垂直な深さ方向にタブ領域を越えて広がるとともに、基板表面２１ａと平行に横方向にも広がっていることが理解できる。しかしながら、寄生側壁容量（parasitic sidewall capacitance）を減少させるためには、タブ２２″が横方向にソース領域およびドレイン領域を越えて広がることが好ましい。その結果、ソース領域およびドレイン領域はただ深さ方向にタブを通って突き出る形となる。
処理制限によって図４のような短チャネル・フェルミＦＥＴが生み出されるとき、基板濃度の調整によってソース（またはドレイン）領域と基板との間の接合を補償することができる。付加的な接合によって井戸領域の寄生空乏が引き起こされ、これによって図５に示されているような「電荷共有」状態が生じる。電荷共有によってフェルミ・タブ下の有効な井戸ドーピングが減少する。電荷共有のために、ソースおよびドレインの空乏領域によってデバイスの有効なタブドーピングが減少する。これによってまた、ドレイン電位に対するしきい値感度も増大する。
このタイプの電荷共有は従来のＭＯＳＦＥＴに見られるよく知られた「短チャネル効果」の原因である。フェルミＦＥＴデバイスでは、この効果によって、単に従来のＭＯＳＦＥＴデバイスにおけるこの現象に一般的に付随するしきい値の低下だけではなく、サブスレショルドの傾きが低下し、Ｉdss（ゼロゲート電圧のドレイン電流）がより高いものとなる。
図１によるフェルミＦＥＴには、タブ２２と基板２１との間の接合部の下に空乏領域が含まれる。基板２１における空乏領域の幅は次式で与えられる。
タブ２２″下のソース領域およびドレイン領域の浸入が図示されたチャネル長Ｌoと比較して大きいと仮定すると、そのときはチャネル内の共有電荷＃shareｄは次式に等しい。
（ソースおよびドレイン拡張領域を有する短チャネル・フェルミＦＥＴ）
図６には本発明による短チャネル・フェルミＦＥＴの第２の実施形態が図示されている。トランジスタ２０”’は、ソースおよびドレイン拡張領域２３ｂおよび２４ｂがそれぞれ基板表面２１ａ側の基板２１内にソース領域およびドレイン領域２３′、２４′にそれぞれ隣接する様に、しかもチャネル３６内まで広がるように与えられていること以外、図４のトランジスタ２０″に類似している。
図６に示されているように、ソースおよびドレイン拡張領域２３ｂ、２４ｂはそれぞれが、ソース領域およびドレイン領域２３′、２４′の濃度と近似的に同じ濃度で重くドーピング（Ｎ++）されている。拡張２３ｂ、２４ｂは従来のＭＯＳＦＥＴの軽くドーピングされたドレイン構造ほど軽くはドーピングされてはいないことは理解できよう。むしろ、それらはソース領域およびドレイン領域と同じドーピング濃度でドーピングされており、漏れを減少させ、飽和電流を改善することができる程度に実際的であることが好ましい。
ソースおよびドレイン拡張領域２３ｂ、２４ｂによって前記電荷共有によるドレイン電圧に対する感度が減少する。残念ながら、図６のデバイスは一般的に図１および図２の十分に囲まれたソース領域およびドレイン領域ほど低い容量を示さない。ソースおよびドレイン拡張領域２３ｂ、２４ｂの大きさを維持するため、ソース領域およびドレイン領域そのものに対して使用されるような軽く、速く移動するドーパントではなく、ヒ素またはインジウムのような重く、遅く移動するドーパントをソースおよびドレイン拡張領域に対して使用することが好ましいことは当業者には理解できよう。ソースおよびドレイン拡張領域は拡張領域の横方向の大きさを決めるための、かつ深いソース（ないしドレイン）拡散を少なくとも式７ＢのＷdrainで定義される深さまで外側に向かって移動させるための、幅の広いスペーサ４１ａを使用して形成することができる。
短チャネル・フェルミＦＥＴもまたドレイン誘導障壁低下（以下、ＤＩＢＬ（Drain induced barrier lowering））に従う。フェルミＦＥＴでは、ＤＩＢＬによって２つの分離した電界が生じる。これらは、ドレイン電極からゲート電極までの電界であるドレイン電界しきい値低下（ＤＦＴＬ）（Drain Field Threshold Lowering）と、ソース電極に作用するドレイン電界であるドレイン誘導注入（ＤＩＩ）（Drain Induced Injection）である。
これら２つの電界を妨げるものは、（Ｎチャネル・トランジスタを仮定すれば）Ｎ＋：Ｎソース接合の組込み障壁（built-in barrier）と、ゲートおよびソース電極間の接触電位の違いである。図７にはこれら３つの電界が図示されている。ゲートおよびドレイン電位の相違によってＤＦＴＬは存在する。ＤＩＩはソースおよびドレイン拡散の間に存在する電界である。εg-sはゲートおよびソース電極の接触電位の相違によるものである。
図８Ａと図８Ｂには、ソース（ないしドレイン）：タブ間接合（Ｎ＋：ＮまたはＰ+：Ｐ）の振る舞いが図示されている。接合端におけるドーパント勾配が高いために、キャリアは接合を横切って重くドーピングされた側から軽くドーピングされた側に向かって拡散する。図８Ａには理想化されたドーピング曲線と、移動電荷が重くドーピングされた側から軽くドーピングされた側に向かって移動した後に結果として生じるキャリア曲線が示されている。図８Ｂに示されているように、重くドーピングされた側に結果として生じる空乏領域と軽くドーピングされた領域の端にある自由キャリアによって、さらなるキャリアの移動を抑制する遅延電界が生成される。そのときソースキャリアは、チャネルに到達して伝導電荷となるために、この電位障壁を乗り越えなければならない。重くドーピングされた側と軽くドーピングされた側の間の接合におけるエネルギー障壁は電位Ｖｊとして次式で表される。
この障壁エネルギーはソース領域における空乏領域とチャネル内での拡大領域の和に等しい距離に渡って作用する。Ｎ+側の幅を計算するために空乏近似を使用し、また蓄積領域が２．５デバイ長（ＬＤ）を占拠すると仮定すると、帯電領域の幅Ｗd+eは次式で表される。
式１７を書き換えてソースからタブ境界までの最弱点における、最大の深さＹＴでの全電界を表現することができる。この全電界（Field）は３つの電界成分の和として次式で与えられる。
図１０はタブ：基板間接合の近くのソースのへりにおける全電界を示した図である。曲線はタブの深さが１０００Å、１５００Å、２０００Å、および２５００Åである場合を表している。ここでＶd＝３．３Ｖ、ＴOX＝８０Å、Ｎtub＝１×１０16、Ｎsub＝５×１０16、Ｎ+＝１×１０20、そしてβ＝０．７２である。Ｌeffの最小値は各電界強度がゼロを横切るところで引き出される。タブの４つの深さの各々について、Ｌeffの最小値はそれぞれ０．２８μ、０．４μ、０．５２μ、そして０．６４μである。図１１は、Ｖdが５．０Ｖまで引き上げられたこと以外は、図１０と同一条件のもとでの全電界を示した図である。タブの４つの深さの各々について、Ｌeffの最小値はそれぞれ０．４６μ、０．６５μ、０．８４μ、そして１．０μである。
図１２は、Ｖdが２．２Ｖまで引き下げられたこと以外は、図１０と同一条件のもとでの全電界を示した図である。タブの４つの深さの各々について、Ｌeffの最小値はそれぞれ０．１６μ、０．２４μ、０．３２μ、そして０．３９μである。
図１３はタブの深さが１５００Åに固定された場合を示した図である。ここではＶｄが０．５Ｖづつ段階的に１．５Ｖから５．０Ｖまで変化している。図１４はタブの深さが１５００Å、Ｖdが３．３Ｖに固定された場合を示した図である。ゲート酸化物の厚さＴOXは５０Åから２５０Åまで変化している。
（ソースおよびドレイン拡張領域を有する定域タブ・フェルミＦＥＴ）
作図方程式１７（式１７）をＬeffの関数として直に見なさせばほとんど線形の関係が存在することが分かる。図１５は漏れによる不安定性を引き起こすドレイン電界のないフェルミ・タブの最大の深さを示した図である。したがって、処理の複雑さを増せば、フェルミＦＥＴデバイスが短チャネルトランジスタに対して、拡散容量を増大させることなく生み出される。このデバイスは図１６のソース（ないしドレイン）拡張領域に米国出願第０８／０３７，６３６号による定域タブを組み合わせることによって生み出される。このデバイスにはこうしてフェルミＦＥＴトランジスタのソース領域およびドレイン領域の下に第２のより深いタブ構造が含まれる。
こうして、図１６に示されたように、定域タブ・フェルミＦＥＴにはソースおよびドレイン拡張領域２３ｂ、２４ｂが含まれる。これによって定域タブの利点が、短チャネルに対するソースおよびドレイン拡張領域の利点と一緒に与えられる。タブがより深くなれば、たとえソース領域およびドレイン領域の間のタブの深さよりもソース領域およびドレイン領域が深く広がったとしても、ソース領域およびドレイン領域の容量が低下する。
以下、図１６に示されたようなソースおよびドレイン拡張領域を有する定域タブ・フェルミＦＥＴを製造するための代表的な工程を説明する。一般的に、定域タブの深い部分はソースおよびドレイン注入工程の際に、タブ基板間接合がソース（ないしドレイン）のへりから大きく離れるようなエネルギーにおいて、付加的な注入（implantation）ステップを行うことによって形成することができる。こうした注入は「シャドーインプラント」とも呼ばれている。この付加的な注入はスペーサのエッチチングの後、ソースおよびドレイン注入に先立って行うことができる。
特に、図１７Ａにおいて、第１の導電率型の一様な深さのタブ２２が第２の導電率型の半導体基板２１内に形成される。タブ２２は基板２１の表面２１ａより、基板表面２１ａからの所定の深さＹＴにまで達する。タブ２２は一般的に、マスクとして電界酸化物６１を使用し、基板表面２１ａから基板内に第１の導電率型のイオンを注入することによって形成される。タブ２２が形成された後、ゲート絶縁層２６およびゲート電極層２８が従来の技術を使用して形成される。
図１７Ｂにおいて、第１の導電率型の第１のイオン６２が基板表面２１ａから、ソース（またはドレイン）拡張領域２３ｂ、２４ｂに対応する浅い深さまで注入される。すでに説明されたように、ヒ素やインジウムのような低い移動性を有する重いイオンが使用される。
図１７Ｃにおいて、第１の導電率型の第２のイオン６３が基板表面２１ａから、深さＹＴより大きな深さＹ１まで注入される。ゲート２８は第１のイオン６２のゲート下の基板内への注入をマスクする。こうして、タブ２２および第１のイオン６２によって非一様な深さを有する定域タブ２２´が形成される。一般的に、第１のイオン６２は、低い照射量で、しかしタブ２２を形成した注入よりは比較的高いエネルギーで注入される。
図１７Ｄにおいて、側壁スペーサ４１ａが従来の技術を使用して形成される。その後で第１の導電率型の第２のイオン６４が基板表面２１ａから注入される。ゲート２８および側壁スペーサ４１ａは第２のイオンのゲート下の基板内への注入をマスクする。ソース領域およびドレイン領域２３はこうして基板表面２１ａからの深さＸjで形成される。ここで第２のイオン６３は一般的に、低い照射量で、かつタブ２２を形成した注入よりは低いエネルギーで注入される。その後、従来の処理がトランジスタを完成させるために使用され、トランジスタへの接触子が形成される。
（短チャネル・フェルミＦＥＴの設計処方）
以上のことを鑑みると、短チャネル・フェルミＦＥＴのパラメータを特定するために以下の設計処方を使用することができる。この処方は一つの例として与えられるもので、限定するためのものではないことは理解できよう。
ゲート絶縁体の厚さ、素材、および最大動作電圧Ｖdとともに、最小トランジスタ長も知られいるものと仮定する。さらに、ソースおよびドレイン電極となる拡散領域の予測された深さも知られていると仮定する。
当業者であればフェルミ・タブのドーパントの最小濃度を選ぶことができる。この最小濃度は、来るべき製造に使用される装置とすべての問題となる処理ステップで期待される制御レベルが与えられれば簡単に制御するこができる。
フェルミ・タブの深さおよび基板のドーピングは、「制限されたタブ・フェルミＦＥＴ」と題された米国特許第５，３６７，１８６号およびそれに先立つタブＦＥＴの特許による長チャネル・デバイスに対して与えられている。フェルミ・タブの深さは本出願における式１７と式１８または図１０から図１２、および図１５によって修正される。
結果として生じるタブの最大の深さが予測されたソースおよびドレインの深さよりも大きい場合、トランジスタはすべての先行するタブＦＥＴに係る特許に従って構築しなければならない。トランジスタの拘束条件によって拡散に比してタブが浅くなる場合、（本出願における図６に示されたような）ドレイン拡張、定域タブ構造、あるいは（本出願における図１６に示されたように）そのどちらも使用することの望ましさに関して決定がなされなければならない。
ドレインの深さがタブの深さを越え、かつ拡張または定域タブのアーキテクチャのために処理の複雑さが増すことが許されない場合、そのときは基板濃度を本出願における式８に従って変更しなければならない。
本図面および本明細書において、本発明の好ましい実施の一般形態が開示されてきた。そこには特定の用語が使用されてきたが、それらは一般的かつ記述的な意味合いにおいてのみ使用されているもので、なんら限定を意図するものではない。本発明のおよぶ範囲は以下に述べられる請求の範囲によって明確にされる。
Claims (5)
- 短チャネル・フェルミしきい値電界効果トランジスタであって、
第１の導電率型の半導体基板と、
該半導体基板内であってその表面側に存在し、前記基板表面より第１の深さ（Ｙ0＋Ｙf）に達する、第２の導電率型のタブ領域と、
前記基板表面より前記第１の深さを越えて広がり、かつ、前記タブ領域を前記基板表面と平行に横方向にも越えて広がる、前記タブ領域とは異なるドーピング濃度である、前記第２の導電率型の空間的に隔たったソース領域およびドレイン領域と、
前記空間的に隔たったソース領域およびドレイン領域の間にあり、前記基板表面より第２の深さ（Ｙf）に達する、前記タブ領域内にある前記第２の導電率型のチャネル領域と、ここで、該第２の深さは、前記第１の深さよりも小さいものであり、
前記空間的に隔たったソース領域およびドレイン領域の間にある、前記基板表面上のゲート絶縁層と、
前記ソース領域と前記ドレイン領域と前記ゲート絶縁層とにそれぞれ接触する、ソース電極とドレイン電極とゲート電極と、を備えており、
前記第１の深さ（Ｙ0＋Ｙf）は、前記ゲート電極こ対して前記電界効果トランジスタの閾値電圧が印加されると、前記第２の深さ（Ｙf）で、前記第２の導電率型のキャリアが前記チャネル領域内において前記ソース領域から前記ドレイン領域に流れるように選択されたものであり、
前記半導体基板は、温度Ｔ（ケルビン）において、固有のキャリア濃度ｎiおよび誘電率εsを有しており、
前記空間的に隔たったソース領域およびドレイン領域は、ドーピング濃度Ｎ+でドーピングされており、
前記チャネル領域は、有効チャネル長Ｌeffを有しており、
前記ゲート絶縁層は、膜厚Ｔoxおよび誘電率εiを有しており、
前記ゲート電極は、ドーピング濃度Ｎpolyにおいてドーピングされた前記第１の導電率型のポリシリコン層を含み、
前記第１の深さ（Ｙ0＋Ｙf）は、
に等しいものであり、
ここで、Ｖg-sは、（ｋＴ／ｑ）・Ｌｎ（Ｎ+Ｎpoly／ｎi 2）に等しい、前記ゲートおよび前記ソース電極の間の仕事関数の差であり、Ｖjffは、（ｋＴ／ｑ）・Ｌｎ（Ｎ+ｎi）に等しい、フェルミ電界効果型トランジスタの障壁電位であり、Ｖdは前記ドレイン電極に印加される電圧であり、Ｌ D はデバイ長であり、ｑは１．６×１０-19クーロンであり、ｋは１．３８×１０-23ジュール／ケルビン温度であることを特徴とする、短チャネル・フェルミしきい値電界効果トランジスタ。 - 前記ゲート電極に対して前記電界効果トランジスタの閾値電圧以上の電圧が印加されると、前記第２の導電率型の前記キャリアが、前記第２の深さ（Ｙf）から前記基板表面に向かって広がりながら、前記チャネル領域において前記ソース領域から前記ドレイン領域に流れるように、前記第１の深さ（Ｙ0＋Ｙf）はさらに選択されている請求項１に記載の短チャネル・フェルミしきい値電界効果トランジスタ。
- 前記第２の導電率型の前記キャリアが、前記チャネル内に反転層を形成することなく、前記基板表面の下にある前記チャネル領域内を前記ソース領域から前記ドレイン領域に流れるように、前記第１の深さ（Ｙ0＋Ｙf）は選択されている請求項１に記載の短チャネル・フェルミしきい値電界効果トランジスタ。
- 前記トランジスタはさらに、該半導体基板内であってその表面側に前記ソース領域に隣接するように存在し、前記チャネル内まで広がるソース拡張領域を備え、前記ソース領域および前記ソース拡張領域は、同一のドーピング濃度においてドーピングされた前記第２の導電率型であることを特徴とする請求項１に記載の短チャネル・フェルミしきい値電界効果トランジスタ。
- 前記トランジスタはさらに、該半導体基板内であってその表面側に前記ドレイン領域に隣接するように存在し、前記チャネル内まで広がるドレイン拡張領域を備え、前記ドレイン領域および前記ドレイン拡張領域は、同一のドーピング濃度においてドーピングされた前記第２の導電率型であることを特徴とする請求項４に記載の短チャネル・フェルミしきい値電界効果トランジスタ。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/505,085 | 1995-07-21 | ||
| US08/505,085 US5814869A (en) | 1992-01-28 | 1995-07-21 | Short channel fermi-threshold field effect transistors |
| PCT/US1996/011968 WO1997004489A1 (en) | 1995-07-21 | 1996-07-19 | Short channel fermi-threshold field effect transistors |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11510312A JPH11510312A (ja) | 1999-09-07 |
| JP4338784B2 true JP4338784B2 (ja) | 2009-10-07 |
Family
ID=24008940
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50689997A Expired - Fee Related JP4338784B2 (ja) | 1995-07-21 | 1996-07-19 | 短チャネル・フェルミしきい値電界効果型トランジスタ |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US5814869A (ja) |
| EP (1) | EP0843898B1 (ja) |
| JP (1) | JP4338784B2 (ja) |
| KR (1) | KR100417847B1 (ja) |
| AU (1) | AU6503996A (ja) |
| CA (1) | CA2227011C (ja) |
| DE (1) | DE69628840T2 (ja) |
| HK (1) | HK1010604A1 (ja) |
| WO (1) | WO1997004489A1 (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1117000A (ja) * | 1997-06-27 | 1999-01-22 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| TW432636B (en) * | 1997-09-26 | 2001-05-01 | Thunderbird Tech Inc | Metal gate fermi-threshold field effect transistor |
| US6323520B1 (en) * | 1998-07-31 | 2001-11-27 | Vlsi Technology, Inc. | Method for forming channel-region doping profile for semiconductor device |
| US6373094B2 (en) * | 1998-09-11 | 2002-04-16 | Texas Instruments Incorporated | EEPROM cell using conventional process steps |
| US20020036328A1 (en) * | 1998-11-16 | 2002-03-28 | William R. Richards, Jr. | Offset drain fermi-threshold field effect transistors |
| US6365475B1 (en) * | 2000-03-27 | 2002-04-02 | United Microelectronics Corp. | Method of forming a MOS transistor |
| JP3881840B2 (ja) * | 2000-11-14 | 2007-02-14 | 独立行政法人産業技術総合研究所 | 半導体装置 |
| US6555872B1 (en) | 2000-11-22 | 2003-04-29 | Thunderbird Technologies, Inc. | Trench gate fermi-threshold field effect transistors |
| US6432777B1 (en) | 2001-06-06 | 2002-08-13 | International Business Machines Corporation | Method for increasing the effective well doping in a MOSFET as the gate length decreases |
| US20040079997A1 (en) * | 2002-10-24 | 2004-04-29 | Noriyuki Miura | Semiconductor device and metal-oxide-semiconductor field-effect transistor |
| WO2004051728A1 (en) * | 2002-11-29 | 2004-06-17 | Advanced Micro Devices, Inc. | Drain/source extension structure of a field effect transistor including doped high-k sidewall spacers |
| US6867104B2 (en) * | 2002-12-28 | 2005-03-15 | Intel Corporation | Method to form a structure to decrease area capacitance within a buried insulator device |
| EP1820211B1 (en) * | 2004-12-07 | 2012-08-01 | Thunderbird Technologies, Inc. | Gate engineered fermi-fets with strained silicon channel and manufacturing method |
| US20060220112A1 (en) * | 2005-04-01 | 2006-10-05 | International Business Machines Corporation | Semiconductor device forming method and structure for retarding dopant-enhanced diffusion |
| TW200739876A (en) * | 2005-10-06 | 2007-10-16 | Nxp Bv | Electrostatic discharge protection device |
| US7790527B2 (en) * | 2006-02-03 | 2010-09-07 | International Business Machines Corporation | High-voltage silicon-on-insulator transistors and methods of manufacturing the same |
| WO2008128164A1 (en) * | 2007-04-12 | 2008-10-23 | The Penn State Research Foundation | Accumulation field effect microelectronic device and process for the formation thereof |
| US9209246B2 (en) | 2007-04-12 | 2015-12-08 | The Penn State University | Accumulation field effect microelectronic device and process for the formation thereof |
| US20090134476A1 (en) * | 2007-11-13 | 2009-05-28 | Thunderbird Technologies, Inc. | Low temperature coefficient field effect transistors and design and fabrication methods |
| US20100123206A1 (en) * | 2008-11-18 | 2010-05-20 | Thunderbird Technologies, Inc. | Methods of fabricating field effect transistors including titanium nitride gates over partially nitrided oxide and devices so fabricated |
| US10553494B2 (en) * | 2016-11-29 | 2020-02-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Breakdown resistant semiconductor apparatus and method of making same |
Family Cites Families (45)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1261723A (en) * | 1968-03-11 | 1972-01-26 | Associated Semiconductor Mft | Improvements in and relating to semiconductor devices |
| US3789504A (en) * | 1971-10-12 | 1974-02-05 | Gte Laboratories Inc | Method of manufacturing an n-channel mos field-effect transistor |
| US3872491A (en) * | 1973-03-08 | 1975-03-18 | Sprague Electric Co | Asymmetrical dual-gate FET |
| US4042945A (en) * | 1974-02-28 | 1977-08-16 | Westinghouse Electric Corporation | N-channel MOS transistor |
| DE2801085A1 (de) * | 1977-01-11 | 1978-07-13 | Zaidan Hojin Handotai Kenkyu | Statischer induktionstransistor |
| US4108686A (en) * | 1977-07-22 | 1978-08-22 | Rca Corp. | Method of making an insulated gate field effect transistor by implanted double counterdoping |
| JPS5587483A (en) * | 1978-12-25 | 1980-07-02 | Fujitsu Ltd | Mis type semiconductor device |
| JPS5587481A (en) * | 1978-12-25 | 1980-07-02 | Fujitsu Ltd | Mis type semiconductor device |
| US4274105A (en) * | 1978-12-29 | 1981-06-16 | International Business Machines Corporation | MOSFET Substrate sensitivity control |
| JPS5691473A (en) * | 1979-12-25 | 1981-07-24 | Fujitsu Ltd | Semiconductor |
| JPS5710268A (en) * | 1980-11-25 | 1982-01-19 | Nec Corp | Semiconductor device |
| JPS5816565A (ja) * | 1981-07-22 | 1983-01-31 | Hitachi Ltd | 絶縁ゲ−ト形電界効果トランジスタ |
| JPS5833870A (ja) * | 1981-08-24 | 1983-02-28 | Hitachi Ltd | 半導体装置 |
| DE3138747A1 (de) * | 1981-09-29 | 1983-04-14 | Siemens AG, 1000 Berlin und 8000 München | Selbstsperrender feldeffekt-transistor des verarmungstyps |
| USRE32800E (en) * | 1981-12-30 | 1988-12-13 | Sgs-Thomson Microelectronics, Inc. | Method of making mosfet by multiple implantations followed by a diffusion step |
| US4491807A (en) * | 1982-05-20 | 1985-01-01 | Rca Corporation | FET Negative resistance circuits |
| JPS5929460A (ja) * | 1982-08-11 | 1984-02-16 | Seiko Epson Corp | 薄膜トランジスタ |
| US4697198A (en) * | 1984-08-22 | 1987-09-29 | Hitachi, Ltd. | MOSFET which reduces the short-channel effect |
| JPS6153775A (ja) * | 1984-08-24 | 1986-03-17 | Oki Electric Ind Co Ltd | 半導体集積回路装置 |
| JPS61160975A (ja) * | 1985-01-08 | 1986-07-21 | Matsushita Electric Ind Co Ltd | Ｍｏｓ型電界効果トランジスタ |
| JPS61185973A (ja) * | 1985-02-13 | 1986-08-19 | Nec Corp | 半導体装置 |
| JPS61292358A (ja) * | 1985-06-19 | 1986-12-23 | Fujitsu Ltd | Ｍｉｓ型電界効果トランジスタの製造方法 |
| US4701775A (en) * | 1985-10-21 | 1987-10-20 | Motorola, Inc. | Buried n- channel implant for NMOS transistors |
| JPS62128175A (ja) * | 1985-11-29 | 1987-06-10 | Hitachi Ltd | 半導体装置 |
| JPS62219966A (ja) * | 1986-03-22 | 1987-09-28 | Toshiba Corp | 半導体装置 |
| JPS62248255A (ja) * | 1986-04-21 | 1987-10-29 | Nissan Motor Co Ltd | 薄膜トランジスタ |
| US4771012A (en) * | 1986-06-13 | 1988-09-13 | Matsushita Electric Industrial Co., Ltd. | Method of making symmetrically controlled implanted regions using rotational angle of the substrate |
| JPS6353975A (ja) * | 1986-08-22 | 1988-03-08 | Nec Corp | Ｍｉｓトランジスタ及びその製造方法 |
| US5192990A (en) * | 1986-09-18 | 1993-03-09 | Eastman Kodak Company | Output circuit for image sensor |
| DE3737144A1 (de) * | 1986-11-10 | 1988-05-11 | Hewlett Packard Co | Metalloxid-halbleiter-feldeffekttransistor (mosfet) und verfahren zu seiner herstellung |
| EP0274278B1 (en) * | 1987-01-05 | 1994-05-25 | Seiko Instruments Inc. | MOS field effect transistor and method of manufacturing the same |
| US4928156A (en) * | 1987-07-13 | 1990-05-22 | Motorola, Inc. | N-channel MOS transistors having source/drain regions with germanium |
| US4907048A (en) * | 1987-11-23 | 1990-03-06 | Xerox Corporation | Double implanted LDD transistor self-aligned with gate |
| JPH01214169A (ja) * | 1988-02-23 | 1989-08-28 | Nec Corp | 半導体装置 |
| US4906588A (en) * | 1988-06-23 | 1990-03-06 | Dallas Semiconductor Corporation | Enclosed buried channel transistor |
| US4899202A (en) * | 1988-07-08 | 1990-02-06 | Texas Instruments Incorporated | High performance silicon-on-insulator transistor with body node to source node connection |
| US4990974A (en) * | 1989-03-02 | 1991-02-05 | Thunderbird Technologies, Inc. | Fermi threshold field effect transistor |
| JP2578662B2 (ja) * | 1989-05-19 | 1997-02-05 | 三洋電機株式会社 | 半導体装置の製造方法 |
| JPH0714065B2 (ja) * | 1990-03-19 | 1995-02-15 | 株式会社東芝 | Ｍｏｓ型半導体装置及びその製造方法 |
| US5369295A (en) * | 1992-01-28 | 1994-11-29 | Thunderbird Technologies, Inc. | Fermi threshold field effect transistor with reduced gate and diffusion capacitance |
| US5543654A (en) * | 1992-01-28 | 1996-08-06 | Thunderbird Technologies, Inc. | Contoured-tub fermi-threshold field effect transistor and method of forming same |
| US5194923A (en) * | 1992-01-28 | 1993-03-16 | Thunderbird Technologies, Inc. | Fermi threshold field effect transistor with reduced gate and diffusion capacitance |
| EP0686308B1 (en) * | 1993-02-23 | 2002-01-16 | Thunderbird Technologies, Inc. | High saturation current, low leakage current fermi threshold field effect transistor |
| JP2513402B2 (ja) * | 1993-05-01 | 1996-07-03 | 日本電気株式会社 | 半導体装置の構造及び製造方法 |
| US5463237A (en) * | 1993-11-04 | 1995-10-31 | Victor Company Of Japan, Ltd. | MOSFET device having depletion layer |
-
1995
- 1995-07-21 US US08/505,085 patent/US5814869A/en not_active Expired - Lifetime
-
1996
- 1996-07-19 AU AU65039/96A patent/AU6503996A/en not_active Abandoned
- 1996-07-19 WO PCT/US1996/011968 patent/WO1997004489A1/en active IP Right Grant
- 1996-07-19 DE DE69628840T patent/DE69628840T2/de not_active Expired - Lifetime
- 1996-07-19 CA CA002227011A patent/CA2227011C/en not_active Expired - Fee Related
- 1996-07-19 KR KR10-1998-0700480A patent/KR100417847B1/ko not_active IP Right Cessation
- 1996-07-19 EP EP96924638A patent/EP0843898B1/en not_active Expired - Lifetime
- 1996-07-19 JP JP50689997A patent/JP4338784B2/ja not_active Expired - Fee Related
-
1998
- 1998-10-22 HK HK98111481A patent/HK1010604A1/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| EP0843898B1 (en) | 2003-06-25 |
| JPH11510312A (ja) | 1999-09-07 |
| KR100417847B1 (ko) | 2004-04-29 |
| DE69628840D1 (de) | 2003-07-31 |
| EP0843898A1 (en) | 1998-05-27 |
| WO1997004489A1 (en) | 1997-02-06 |
| CA2227011A1 (en) | 1997-02-06 |
| DE69628840T2 (de) | 2004-05-06 |
| AU6503996A (en) | 1997-02-18 |
| CA2227011C (en) | 2007-10-16 |
| HK1010604A1 (en) | 1999-06-25 |
| US5814869A (en) | 1998-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4338784B2 (ja) | 短チャネル・フェルミしきい値電界効果型トランジスタ | |
| JP4439593B2 (ja) | フェルミしきい値型電界効果型トランジスタ及びその製造方法 | |
| US5786620A (en) | Fermi-threshold field effect transistors including source/drain pocket implants and methods of fabricating same | |
| US6555872B1 (en) | Trench gate fermi-threshold field effect transistors | |
| US9245975B2 (en) | Recessed channel insulated-gate field effect transistor with self-aligned gate and increased channel length | |
| JP4132070B2 (ja) | 輪郭形成タブ・フェルミスレショルド電界効果型トランジスタとその製造方法 | |
| KR20010101010A (ko) | 오프셋 드레인 페르미-문턱 전계 효과 트랜지스터 | |
| WO1996018211A9 (en) | Contoured-tub fermi-threshold field effect transistor and method of forming same | |
| JP2837821B2 (ja) | 半導体デバイス | |
| Hieda et al. | Sub-half-micrometer concave MOSFET with double LDD structure | |
| JP3271982B2 (ja) | 電界効果トランジスタ | |
| JPH08330590A (ja) | 絶縁ゲート電界効果トランジスタ構造およびその製造方法 | |
| JP2002527882A (ja) | 金属ゲートフェルミ閾値電界効果トランジスタ | |
| CA2241684C (en) | Short channel fermi-threshold field effect transistors including drain field termination region and methods of fabricating same | |
| KR100242939B1 (ko) | 고포화전류 및 저누설전류의 페르미 드레시홀드 전계효과 트랜지스터 | |
| JPH09321276A (ja) | 絶縁ゲート型電界効果トランジスタ | |
| WO1990010309A2 (en) | Fermi threshold field effect transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070626 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070907 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20071015 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071026 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090113 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090413 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090609 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090701 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120710 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120710 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130710 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |