JPH01214169A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01214169A JPH01214169A JP4116688A JP4116688A JPH01214169A JP H01214169 A JPH01214169 A JP H01214169A JP 4116688 A JP4116688 A JP 4116688A JP 4116688 A JP4116688 A JP 4116688A JP H01214169 A JPH01214169 A JP H01214169A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- type
- region
- impurity
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 6
- 239000012535 impurity Substances 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 6
- 238000009826 distribution Methods 0.000 abstract description 13
- 230000005684 electric field Effects 0.000 abstract description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052710 silicon Inorganic materials 0.000 abstract description 4
- 239000010703 silicon Substances 0.000 abstract description 4
- 238000005468 ion implantation Methods 0.000 abstract description 3
- 239000002784 hot electron Substances 0.000 abstract description 2
- 230000003647 oxidation Effects 0.000 abstract description 2
- 238000007254 oxidation reaction Methods 0.000 abstract description 2
- 108010075750 P-Type Calcium Channels Proteins 0.000 abstract 3
- 108091006146 Channels Proteins 0.000 abstract 2
- 238000000034 method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特にＰチャネルＭＯＳトラ
ンジスタの閾値電圧を制御するための不純物分布に関す
るものである。
ンジスタの閾値電圧を制御するための不純物分布に関す
るものである。
従来、相補型ＭＯ３集積回路では、Ｎチャネル、Ｐチャ
ネルトランジスタ共に、ゲート電極としてＮ型の多結晶
シリコンを用いるのが普通であるため、Ｐチャネルトラ
ンジスタの閾値電圧を制御するために、Ｎ型基板に一種
類のＰ型不純物を注入する方法をとっていた。
ネルトランジスタ共に、ゲート電極としてＮ型の多結晶
シリコンを用いるのが普通であるため、Ｐチャネルトラ
ンジスタの閾値電圧を制御するために、Ｎ型基板に一種
類のＰ型不純物を注入する方法をとっていた。
上述した従来のＰチャネルＭＯ８）ランジスタでは、Ｐ
型不純物の注入によってＮ型基板の表面近傍（表面とチ
ャネル領域の間の領域）が空乏状態になるが、上記空乏
層に加わる基板表面と垂直方向の電界強度の傾きは上記
空乏層内で概ね一定となる。したがって、従来のＰチャ
ネルＭＯＳトランジスタのドレインにゲート電極よりも
高い電圧を印加すると、ドレイン近傍のチャネル端では
ゲートからドレイン方向へ、すなわち、基板表面からチ
ャネル方向へ電界が加わるが、この電界の強度は１０’
Ｖ／ａｎ以上の高電界になる。このため、ドレイン近傍
の空乏層で衝突電離によって発生した電子が、上記電界
によって加速され５ｉ−８ｉ Ｏ２界面のエネルギー障
壁を越えるのに十分なエネルギーを得て酸化膜中に容易
に注入されるという欠点がある。
型不純物の注入によってＮ型基板の表面近傍（表面とチ
ャネル領域の間の領域）が空乏状態になるが、上記空乏
層に加わる基板表面と垂直方向の電界強度の傾きは上記
空乏層内で概ね一定となる。したがって、従来のＰチャ
ネルＭＯＳトランジスタのドレインにゲート電極よりも
高い電圧を印加すると、ドレイン近傍のチャネル端では
ゲートからドレイン方向へ、すなわち、基板表面からチ
ャネル方向へ電界が加わるが、この電界の強度は１０’
Ｖ／ａｎ以上の高電界になる。このため、ドレイン近傍
の空乏層で衝突電離によって発生した電子が、上記電界
によって加速され５ｉ−８ｉ Ｏ２界面のエネルギー障
壁を越えるのに十分なエネルギーを得て酸化膜中に容易
に注入されるという欠点がある。
上記問題点に対し本発明のＰチャネルＭＯ８）ランジス
タは、閾値電圧を制御するために、適当な濃度のＰ型不
純物を２種類以上イオン注入等の方法によってＮ型半導
体基板に導入し、表面とチャネル領域の間の不純物分布
を表面近傍で高濃度に、チャネル近傍で低濃度にするこ
とによって、上記領域の空乏層の基板の深さ方向の電界
強度をチャネル近傍で弱くしている。
タは、閾値電圧を制御するために、適当な濃度のＰ型不
純物を２種類以上イオン注入等の方法によってＮ型半導
体基板に導入し、表面とチャネル領域の間の不純物分布
を表面近傍で高濃度に、チャネル近傍で低濃度にするこ
とによって、上記領域の空乏層の基板の深さ方向の電界
強度をチャネル近傍で弱くしている。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例の断面図である。第１図にお
いて、Ｎ型シリコン基板（不純物密度５Ｘ １０ ”ｃ
ｍ−”程度）１のＰチャネルトランジスタを製作する領
域に熱酸化により酸化膜４を約３０１ｍ成長させる。つ
ぎに、酸化膜４を通してＢとＢ Ｆ ２を３０ＫｅＶで
それぞれ４ Ｘ １０ ”［：ｃｍ−”：］、１×１０
１２１０１２（］のドーズ量だけイオン注入し、低濃度
でＰ型不純物を含む深い層２と高濃度でＰ型不純物を含
む浅い層３とを形成する。
いて、Ｎ型シリコン基板（不純物密度５Ｘ １０ ”ｃ
ｍ−”程度）１のＰチャネルトランジスタを製作する領
域に熱酸化により酸化膜４を約３０１ｍ成長させる。つ
ぎに、酸化膜４を通してＢとＢ Ｆ ２を３０ＫｅＶで
それぞれ４ Ｘ １０ ”［：ｃｍ−”：］、１×１０
１２１０１２（］のドーズ量だけイオン注入し、低濃度
でＰ型不純物を含む深い層２と高濃度でＰ型不純物を含
む浅い層３とを形成する。
第２図は第１図のＡ−Ａ線に沿った方向の不純物分布を
模式的に表わしたものであるが、Ｎ型基板１の不純物密
度１１に対して１２で示されるような分布のＢＦ、、お
よび１３で示されるような分布のＢを注入することによ
って、全体として１４で示されるような不純物分布が得
られる。
模式的に表わしたものであるが、Ｎ型基板１の不純物密
度１１に対して１２で示されるような分布のＢＦ、、お
よび１３で示されるような分布のＢを注入することによ
って、全体として１４で示されるような不純物分布が得
られる。
以後はＭＯＳ）ランジスタ作製の通常のプロセスに従っ
て、Ｎ型多結晶シリコン電極５、ソース６、ドレイン７
などを形成する。
て、Ｎ型多結晶シリコン電極５、ソース６、ドレイン７
などを形成する。
以上の実施例ではＰチャネルＭＯ８）ランジスタの閾値
電圧の調節のための２種類の不純物をイオン注入によっ
てＮ型基板に注入したが、第２図に示した不純物分布を
得るためには、次のような方法をとることもできる。Ｐ
チャネルトランジスタを作製するＮ型シリコン基板の領
域に低濃度のＢをドープしたＳＯＧを塗布し９５０℃で
３０分の拡散を行い、第２図の１３のような分布となる
ようにする。ＳＯＧを除去した後、高濃度のＢをドープ
したＳＯＧを塗布し、９５０℃で１０分間拡散を行い、
第２図１２のような分布となるようにする。ＳＯＧを除
去した後は前記の実施例と同様に通常のトランジスタの
作製プロセスに従ってトランジスタを作製する。
電圧の調節のための２種類の不純物をイオン注入によっ
てＮ型基板に注入したが、第２図に示した不純物分布を
得るためには、次のような方法をとることもできる。Ｐ
チャネルトランジスタを作製するＮ型シリコン基板の領
域に低濃度のＢをドープしたＳＯＧを塗布し９５０℃で
３０分の拡散を行い、第２図の１３のような分布となる
ようにする。ＳＯＧを除去した後、高濃度のＢをドープ
したＳＯＧを塗布し、９５０℃で１０分間拡散を行い、
第２図１２のような分布となるようにする。ＳＯＧを除
去した後は前記の実施例と同様に通常のトランジスタの
作製プロセスに従ってトランジスタを作製する。
以上説明したように本発明は、Ｎ型多結晶シリコンをゲ
ート電極とするＰチャネルＭＯ８）ランジスタにおいて
、基板表面とチャネル領域の間の不純物分布を表面近傍
で高濃度、チャネル領域近傍で低濃度とし、分布を下に
凸の形にすることにより、チャネル領域近傍での基板の
深さ方向の電界強度を弱くすることによって、ゲート酸
化膜中に注入されるホットな電子を減少できる効果があ
る。
ート電極とするＰチャネルＭＯ８）ランジスタにおいて
、基板表面とチャネル領域の間の不純物分布を表面近傍
で高濃度、チャネル領域近傍で低濃度とし、分布を下に
凸の形にすることにより、チャネル領域近傍での基板の
深さ方向の電界強度を弱くすることによって、ゲート酸
化膜中に注入されるホットな電子を減少できる効果があ
る。
第１図は本発明のＰチャネルＭＯ８）ランジスタの断面
図、第２図は第１図のＡ−Ａ線に沿う不純物分布の模式
図である。 １・・・・・・Ｎ型シリコン基板、２・・・・・・低不
純物濃度領域、３・・・・・・高不純物濃度領域、４・
・・・・・ゲート酸化膜、５・・・・・・Ｎ型多結晶シ
リコン電極、６・・・・・・ソース、７・・・・・・ド
レイン。 代理人 弁理士 内 原 音
図、第２図は第１図のＡ−Ａ線に沿う不純物分布の模式
図である。 １・・・・・・Ｎ型シリコン基板、２・・・・・・低不
純物濃度領域、３・・・・・・高不純物濃度領域、４・
・・・・・ゲート酸化膜、５・・・・・・Ｎ型多結晶シ
リコン電極、６・・・・・・ソース、７・・・・・・ド
レイン。 代理人 弁理士 内 原 音
Claims (1)
- Ｎ型多結晶シリコンをゲート電極とするＰチャネルＭ
ＯＳトランジスタにおいて、半導体基板表面とチャネル
領域の間で、高濃度でＰ型不純物を含む浅い層と、前記
Ｐ型不純物を含む層よりも低濃度でＰ型不純物を含む深
い層を有することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4116688A JPH01214169A (ja) | 1988-02-23 | 1988-02-23 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4116688A JPH01214169A (ja) | 1988-02-23 | 1988-02-23 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01214169A true JPH01214169A (ja) | 1989-08-28 |
Family
ID=12600839
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4116688A Pending JPH01214169A (ja) | 1988-02-23 | 1988-02-23 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01214169A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997004489A1 (en) * | 1995-07-21 | 1997-02-06 | Thunderbird Technologies, Inc. | Short channel fermi-threshold field effect transistors |
| US5786620A (en) * | 1992-01-28 | 1998-07-28 | Thunderbird Technologies, Inc. | Fermi-threshold field effect transistors including source/drain pocket implants and methods of fabricating same |
| US6469347B1 (en) | 1999-10-20 | 2002-10-22 | Mitsubishi Denki Kabushiki Kaisha | Buried-channel semiconductor device, and manufacturing method thereof |
-
1988
- 1988-02-23 JP JP4116688A patent/JPH01214169A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5786620A (en) * | 1992-01-28 | 1998-07-28 | Thunderbird Technologies, Inc. | Fermi-threshold field effect transistors including source/drain pocket implants and methods of fabricating same |
| US5814869A (en) * | 1992-01-28 | 1998-09-29 | Thunderbird Technologies, Inc. | Short channel fermi-threshold field effect transistors |
| WO1997004489A1 (en) * | 1995-07-21 | 1997-02-06 | Thunderbird Technologies, Inc. | Short channel fermi-threshold field effect transistors |
| KR100417847B1 (ko) * | 1995-07-21 | 2004-04-29 | 썬더버드 테크놀로지스, 인코포레이티드 | 페르미-문턱전계효과트랜지스터및그제조방법 |
| US6469347B1 (en) | 1999-10-20 | 2002-10-22 | Mitsubishi Denki Kabushiki Kaisha | Buried-channel semiconductor device, and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4662061A (en) | Method for fabricating a CMOS well structure | |
| US4021835A (en) | Semiconductor device and a method for fabricating the same | |
| JP2663402B2 (ja) | Ｃｍｏｓ集積回路デバイスの製造方法 | |
| US4038107A (en) | Method for making transistor structures | |
| JPH03119732A (ja) | 半導体デバイスの動作寿命を増すための中性不純物 | |
| US4252574A (en) | Low leakage N-channel SOS transistors and method of making them | |
| US4713329A (en) | Well mask for CMOS process | |
| JPH0851207A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH01214169A (ja) | 半導体装置 | |
| JPS62104172A (ja) | 半導体装置の製造方法 | |
| JPH0234937A (ja) | 半導体装置の製造方法 | |
| KR0146525B1 (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| JPH04251939A (ja) | 半導体装置及びその製造方法 | |
| JPH05235346A (ja) | 半導体装置及びその製造方法 | |
| JPH0575041A (ja) | Ｃｍｏｓ半導体装置 | |
| KR100219063B1 (ko) | 반도체 소자 제조방법 | |
| JPH04196488A (ja) | 半導体装置の製造方法 | |
| KR0124650B1 (ko) | 반도체소자 제조방법 | |
| JPS62198162A (ja) | Ｍｏｓトランジスタ及びその製造方法 | |
| JP2876626B2 (ja) | 縦型ｍｏｓ電界効果トランジスタの製造方法 | |
| JPH01296670A (ja) | 半導体装置 | |
| JP2880885B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| JPH0441503B2 (ja) | ||
| JPH05251697A (ja) | Ｍｏｓｆｅｔ及びその製造方法 | |
| JPS63164313A (ja) | 半導体装置の製造方法 |