KR0124650B1 - 반도체소자 제조방법 - Google Patents

반도체소자 제조방법

Info

Publication number
KR0124650B1
KR0124650B1 KR1019940021062A KR19940021062A KR0124650B1 KR 0124650 B1 KR0124650 B1 KR 0124650B1 KR 1019940021062 A KR1019940021062 A KR 1019940021062A KR 19940021062 A KR19940021062 A KR 19940021062A KR 0124650 B1 KR0124650 B1 KR 0124650B1
Authority
KR
South Korea
Prior art keywords
well
diffusion
present
dose
type impurity
Prior art date
Application number
KR1019940021062A
Other languages
English (en)
Other versions
KR960009009A (ko
Inventor
신호철
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019940021062A priority Critical patent/KR0124650B1/ko
Publication of KR960009009A publication Critical patent/KR960009009A/ko
Application granted granted Critical
Publication of KR0124650B1 publication Critical patent/KR0124650B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 반도체소자 제조방법에 관한 것으로, 웰 확산시간을 단축시킴으로써 공정시간 단축에 따른 생산성 및 수율을 향상시키기 위한 것이다.
본 발명의 기판내의 소정영역에 각각 1.00E＋13∼1.15E＋13의 도우즈량 n형 불순물을 이온주입하고, 3.2E＋12∼3.65E＋12의 도우즈량으로 p형 불순물을 이온주입한 후, 1100∼1300℃의 온도에서 2∼3시간 동안 불순물의 확산공정을 행하는 것을 특징으로 하는 반도체 소자 제조방법을 제공함으로써 n웰과 p웰의 이온주입조건 변경만으로 웰확산공정시의 확산시간을 기존의 경우보다 50% 이상 단축하여 공정원가의 절감, 공정시간단축으로 인한 생산성 향상, 장비 이물질 감소, 반도체소자의 수율향상 등의 효과를 얻는다.

Description

반도체소자 제조방법
제1도는 종래 기술에 의한 웰확산공정의 진행과정을 도시한 도면.
제2도는 본 발명에 의한 웰확산공정의 진행과정을 도시한 도면.
제3도는 본 발명과 종래 기술에 의해 웰영역이 형성된 기판의 농도분포를 비교하여 나타낸 도면.
본 발명은 반도체소자의 제조방법에 관한 것으로, 특히 반도체 메모리소자의 웰(well) 확산시간을 단축하는 방법에 관한 것이다.
반도체 메모리소자의 제조공정 중 웰 형성공정 중에 있어서, n웰 및 p웰 형성을 위한 n형 및 p형 불순물을 각각 이온주입한 후, 웰확산 공정을 통해 웰 영역을 형성한다. 이와 같은 웰형성공정을 종래에는 n형 및 p형 불순물을 각각 1.50E＋13, 4.7E＋13의 도우즈량으로 이온주입한 후, 제1도에 도시한 바와 같이 850℃에서 N2/O2=20ℓ/4cc를 흘려주면서 웨이퍼를 확산로내에 장착한 후(1), 8℃/min의 속도로 온도를 1200℃까지 상승시킨 다음(2), N2/O2=20ℓ/4cc의 분위기에서 6시간 동안 확산공정을 행한다(3). 이어서 3℃/min의 속도로 온도를 900℃까지 하강시킨 후(4), N2/O2=20ℓ/4cc를 흘려주면서 웨이퍼를 확산로에서 꺼낸후(5), 850℃의 대기(stand-by)상태에 두는 순서로 진행하였다.
그러나 상술한 종래의 웰확산공정은 확산시간이 6시간 정도로 길어서 전체공정시간이 길어지며, 아울러 이물질의 발생도 많아지게 되므로 수율 및 생산성이 낮아지는 문제가 있다.
본 발명은 상술한 문제를 해결하기 위한 것으로, 웰 확산시간을 단축시킴으로써 공정시간 단축에 따른 생산성 및 수율을 향상시킬 수 있도록 한 반도체소자의 제조방법을 제공하는 것을 그 목적으로 한다.
상기 목적을 달성하기 위한 본 발명의 반도체 소자 제조방법은 기판내의 소정영역에 각각 1.00E＋13∼1.15E＋13의 도우즈량으로 n형 불순물을 이온주입하고, 3.2E＋12∼3.65E＋12의 도우즈량으로 p형 불순물을 이온주입한 후, 1100∼1300℃의 온도에서 2∼3시간 동안 불순물의 확산공정을 행하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
본 발명에 의한 웰형성공정은 먼저, n형 및 p형 불순물을 각각 1.15E＋13, 3.65E＋12의 도우즈량으로 이온주입한 후, 제1도에 도시한 바와 같이 850℃에서 N2/O2=20ℓ/4cc를 흘려주면서 웨이퍼를 확산로내에 장착한 후(1), 8℃/min의 속도로 온도를 1200℃까지 상승시킨 다음(2), N2/O2=20ℓ/4cc의 분위기에서 3시간 동안 확산공정을 행한다(3). 이어서 3℃/min의 속도로 온도를 900℃까지 하강시킨 후(4), N2/O2=20ℓ/4cc를 흘려주면서 웨이퍼를 확산로에서 꺼낸후(5), 850℃의 대기(stand-by)상태에 두는 순서로 진행한다.
즉, 본 발명은 종래에 비해 웰확산시간을 50% 줄일때 n웰 형성을 위한 불순물 및 p웰 형성을 위한 불순물의 도우즈량을 25% 줄여서 이온주입을 행한다.
제3도는 본 발명(a)과 종래기술(b)에 의해 웰영역이 형성된 기판의 농도분포를 각각 나타낸 것으로, 본 발명의 경우(a), 약 4.5㎛의 접합깊이와 0.1Ω㎝의 표면저항을 가지는데 이는 메모리소자 특성을 만족시키는 값이다.
또한, 본 발명의 일실시예로서, 본 발명의 확산방법을 이용하여 폭/길이=1.5㎛/1.5㎛ nMOS트랜지스터를 형성할 경우, 문턱전압=0.880, 포화전류(saturation current)=4.1㎃로 만족한 특성을 나타내며, pMOS트랜지스터를 형성할 경우에도 문턱전압=0.880, 포화전류=1.9㎃로 만족한 특성을 나타낸다.
이상 상술한 바와 같이 본 발명에 의하면, n웰과 p웰의 이온주입조건 변경만으로 웰확산공정시의 확산기간을 기존의 경우보다 50% 이상 단축할 수 있게 되므로 공정원가의 절감, 공정시간단축으로 인한 생산성 향상, 장비 이물질 감소, 반도체소자의 수율향상 등과 같은 효과를 얻을 수 있다.

Claims (1)

  1. 기판내의 소정영역에 각각 1.00E＋13∼1.15E＋13의 도우즈량으로 n형 불순물을 이온주입하고, 3.2E＋12∼3.65E＋12의 도우즈량으로 p형 불순물을 이온주입한 후, 1100∼1300℃의 온도에서 2∼3시간 동안 불순물의 확산공정을 행하는 것을 특징으로 하는 반도체소자 제조방법.
KR1019940021062A 1994-08-25 1994-08-25 반도체소자 제조방법 KR0124650B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940021062A KR0124650B1 (ko) 1994-08-25 1994-08-25 반도체소자 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940021062A KR0124650B1 (ko) 1994-08-25 1994-08-25 반도체소자 제조방법

Publications (2)

Publication Number Publication Date
KR960009009A KR960009009A (ko) 1996-03-22
KR0124650B1 true KR0124650B1 (ko) 1997-12-10

Family

ID=19391139

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940021062A KR0124650B1 (ko) 1994-08-25 1994-08-25 반도체소자 제조방법

Country Status (1)

Country Link
KR (1) KR0124650B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3943389B2 (ja) * 2001-12-21 2007-07-11 株式会社湯山製作所 薬包体搬送装置

Also Published As

Publication number Publication date
KR960009009A (ko) 1996-03-22

Similar Documents

Publication Publication Date Title
US4554726A (en) CMOS Integrated circuit technology utilizing dual implantation of slow and fast diffusing donor ions to form the n-well
JP2663402B2 (ja) Ｃｍｏｓ集積回路デバイスの製造方法
US5134447A (en) Neutral impurities to increase lifetime of operation of semiconductor devices
EP0465045B1 (en) Method of field effect transistor fabrication for integrated circuits
US4252574A (en) Low leakage N-channel SOS transistors and method of making them
KR940008571B1 (ko) 반도체장치의 제조방법
US4987088A (en) Fabrication of CMOS devices with reduced gate length
KR0124650B1 (ko) 반도체소자 제조방법
KR20010016838A (ko) 모스 트랜지스터의 불순물 주입영역 형성 방법
KR20010065303A (ko) 반도체 소자의 트랜지스터 제조방법
JP4615755B2 (ja) 半導体装置の製造方法
KR100445055B1 (ko) 삼중웰 구조를 갖는 반도체소자의 제조 방법
JPH05235346A (ja) 半導体装置及びその製造方法
US4814290A (en) Method for providing increased dopant concentration in selected regions of semiconductor devices
KR100219063B1 (ko) 반도체 소자 제조방법
KR100231480B1 (ko) 반도체소자의 제조방법
KR100250729B1 (ko) 반도체 소자의 트랜지스터 제조방법
US7157322B2 (en) Semiconductor device and method for manufacturing same
KR100310173B1 (ko) 엘디디형 상보형 모스 트랜지스터 제조 방법
JPH01214169A (ja) 半導体装置
KR100265826B1 (ko) 협폭 효과를 제거할 수 있는 반도체 장치 및 그 제조 방법
KR100251989B1 (ko) 반도체 소자 제조방법
KR970000470B1 (ko) 모스(mos) 전계효과 트랜지스터 및 그것의 제조방법
KR0172523B1 (ko) 반도체 소자의 웰 형성 방법
KR100192166B1 (ko) 반도체 소자의 트윈웰 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090828

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee