JPS62248255A - 薄膜トランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、薄膜トランジスタに関し、特に閾値電圧低減
及びリーク電流低減の技術に関するものである。

〔従来技術〕

従来の薄膜トランジスタとしては１例えば、第５図に示
すごときものがある（例えばアイ　イーイーイー　トラ
ンザクションオンエレクトロンデバイセス　ＩＥＥＥ　
Ｔｒａｎｓａｃｔｉｏｎ　ｏｎ　ＥｌｅｃｔｒｏｎＤｅ
ｖｉｃｅｓ、　ｖｏｌ、ＨＤ−３２，Ｎｏ、２　ｐ２５
８〜２８１１９８５に記載）。

第５図において、１は絶縁基板であり、通常Ｓｉ基板上
に設けた酸化膜を用いることが多い。

また、チャネル形成領域２．ソース領域３およびドレイ
ン領域４は、絶縁基板１上に設けたポリシリコン薄膜中
に形成されている。

また、チャネル形成領域２の上には、ゲート酸化膜５を
介してゲート電極８が形成されている。

その他６はフィールド酸化膜、７はソース電極。

９はドレイン電極である。

なお、第５図の装置は、ｎチャネルＭＯ３の場合を例示
したものである。

〔発明が解決しようとする問題点〕

前記第５図に示すごとく、能動層としてポリシリコンの
薄膜を用いる場合には、ポリシリコンは名前のとおり粒
径の小さな結晶の集まりであるため、結晶粒界が存在し
、そのため、トラップ準位が発生して閾値電圧ＶＴが増
加するという問題がある。

上記の閾値電圧を低下させるためには、ゲート酸化膜５
を薄くする方法、およびチャネル形成領域２の不純物型
をｎ型にする方法の２つの方法がある。

しかし、前者のゲート酸化１漠を薄くする方法において
は、ゲート酸化膜の絶縁耐圧の点から限界があり、大き
な効果は得られない。

また、後者のチャネル形成領域の不純物型をｎ型にする
方法においては、不純物濃度を増大させるにつれて閾値
電圧は低下する。しかし、トランジスタをオフ状態にし
た場合のオフ電流、すなわちリーク電流は不純物濃度を
増大させるほど増大する。

このリーク電流は、ポリシリコン薄膜の厚さを薄くする
ことによって減少させることが可能である。

しかし、ゲート酸化膜５は、ポリシリコン薄膜の表面部
分を熱酸化することによって形成しているので、ゲート
酸化膜として用いる絶縁耐圧の高い熱酸化膜を厚さ１０
００〜２０００人程度に精度よく形成するためには、ポ
リシリコン薄膜の厚さをあまり薄くすることは困難であ
り、５００〜１０００人程度が限界である。

したがって、従来の方法では、閾値電圧が低く、しかも
リーク電流の低い薄膜トランジスタを実現することは困
難であった。

本発明は、上記のごとき従来技術の問題を解決するため
になされたものであり、閾値電圧が充分低く、かつ、リ
ーク電流も少ない薄膜トランジスタを提供することを目
的とするものである。

〔問題を解決するための手段〕

上記の目的を達成するため、本発明においては、第１導
電型にドーピングされた半導体薄膜上のゲート酸化膜中
に第２導電型の不純物をイオン注入し、その後の熱処理
で上記第２導電型の不純物を上記半導体薄膜表面に拡散
することにより、チャネル形成領域のゲート酸化膜近傍
部分のみをソース領域およびドレイン領域と同一導電型
（例えばｎ型）とし、他の部分は反対導電型（例えばｎ
型）とするように構成している。

〔作用〕

上記のように構成したことにより１本発明においては、
実際にチャネル領域として動作する部分（ソースおよび
ドレイン領域と同−導電型の部分）の厚さは、充分薄く
することが出来るので、リーク電流を減少させることが
出来、また、この部分の不純物濃度を増大させることに
よって、閾値電圧を低下させることが出来、しかもポリ
シリコン薄膜の厚さは特別に薄くする必要が無いので、
ゲート酸化膜の形成にも支障を来すおそれがない。

〔発明の実施例〕

第１図は本発明の一実施例の断面図である。

第１図において、チャネル形成領域２は、ゲート酸化膜
５の近傍部分に形成されたｎ型チャネル表面領域１２と
それ以外の部分に形成されたｎ型チャネル下部領域１１
との２つの領域から形成されている。

その他の部分は、前記第５図の従来例と同様である。

次に１作用を説明する。

前記第５＠および第１図のごとき構造のトランジスタの
閾値電圧ＶＴは、下記（１）式で示される。

ＶＴ＝φ錦＋２φＦ　＋　Ｑ　ｒ　／　Ｃｏｘ　ｆ　Ｑ
Ｂ／　Ｃｏｘ　　・−（１）ただし、φＵＳはゲート電
極とポリシリコン薄膜との仕事関数差（Ｖ）、φＦはフ
ェルミ電位（Ｖ）、Ｑ＝は界面電荷量（Ｃ／ｃｍ”）、
Ｑａは空乏層中の電荷量（０７０ｍ１）、ＣＯＸはゲー
ト酸化膜の容量である。また、ＱＢの前にある士の符号
は、ポリシリコン薄膜がｎ型のときは−、ｎ型のときは
十となる。

（１）式において、φ）ｌｓ＋２φＦはポリシリコン薄
膜の不純物型、不純物量およびゲート電極材質に依存す
るが、はぼ−１〜Ｏｖの範囲である。

また、ポリシリコンはバルクシリコンに比べてトラップ
密度、ひいては界面電荷密度が１〜２桁大きいため、Ｑ
　；　／　ＣｏＸはＩＯＶ程度の値となる。

したがって、閾値電圧ｖＴを１〜２ｖ程度に低下させる
ためには、ポリシリコン薄膜を１０１７〜１０”ｃｍ−
’程度の不純物濃度のｎ型にする必要がある。

しかし、ポリシリコンＷｔｇをｎ型にし、しかも１０１
７〜１０Ｌ＠ｃ、−’１程度の高不純物濃度にするとリ
ーク電流が増大する。

第２図は、ポリシリコン膜厚とリーク電流との関係を示
す図である。

第２図から判るように、リーク電流を減少させるために
は、ポリシリコン膜厚を薄くする必要がある。

第１図に示す本発明の構造においては、チャネル形成領
域２の表面部分にのみ薄いｎ型チャネル表面領域１２を
形成しており、この部分のみが実際にチャネル領域とし
て動作するので、ｎ型チャネル表面領域１２の不純物濃
度を制御することによって閾値電圧ＶＴを制御すること
が出来、また、ｎ型チャネル表面領域１２のＨさを薄く
することによってリーク電流を低減することが出来る。

次に、第３図に基づいて本発明の装置の製造方法を説明
する。

まず、（Ａ）において、絶縁基板１（例えば、シリコン
基板上に形成された酸化１１’２）上にＣＶＤ法によっ
てポリシリコン薄膜２１をＦＪさ数千人程度に形成し、
フォトエツチングによって所定領域のみを残す。

なお、このポリシリコン薄膜２１には、ｐ型の不純物を
導入しておく。

次に、（Ｂ）において、ｎ型の高濃度不純物のイオン注
入または拡散によってソース領域３およびドレイン領域
４を形成する。

次に、（Ｃ）において、熱酸化またはＣＶＤ法によって
Ｓｉｎ、またはＰＳＧ等の絶縁膜を形成することにより
、フィールド酸化［６を形成する。

次に、（Ｄ）において、チャネル形成領域２の上にゲー
ト酸化膜５を厚さ１ｏｏｏ〜２０００人に形成する。

次に、（Ｅ）において、拡散定数の小さなｎ型の不純物
（例えば、Ａｓまたはｓｂ）をゲート酸化膜５中に濃度
のピークが来るようにイオン注入する。なお、不純物濃
度分布はイオン打ち込みの強度によって任意に設定する
ことが出来る。

次に、（Ｆ）において、熱処理によってゲート酸化膜５
中の不純物をチャネル形成領域２中に拡散させ、チャネ
ル形成領域２の表面にｎ型チャネル表面領域Ｉ２を形成
する。

次に、（Ｇ）において、フィールド酸化膜６にフォトエ
ツチングによって孔開けをする。

次に、（Ｈ）において、配線用金属（例えば。

Ａ１１）を蒸着もしくはスパッタリングで形成し、フォ
トエツチングによってパターニングすることにより、ソ
ース電極７．ゲート電極８およびドレイン電極９を形成
する。

次に、第４図に基づいて本発明の製造方法の特徴を説明
する。なお、第４図において図面の左半分はチャネル形
成領域の断面図、右半分は不純物濃度分布を示している
。

第４図において、（Ａ）およびＣＢ）は、従来の１１造
方法、（Ｃ）は本発明の製造方法である。

まず、（Ａ）の方法は、ポリシリコン薄膜表面に直接イ
オン注入する方法である。この場合には、表面近傍にの
みｎ領域の形成が可能になるが、その後に行なわれるゲ
ート酸化膜形成等の熱処理工程によって不純物の拡散が
生じ、それによってｎ領域が広がるので、ｎ型チャネル
表面領域１２を薄く形成することが困難である。

また、（Ｂ）に示す方法は、ゲート酸化膜５を形成した
後、そのゲート酸化膜を通してイオン注入を行ない、ポ
リシリコン薄膜表面近傍に不純物濃度のピークを設定し
たものである。

しかし、この場合には、ゲート酸化膜５のＰメさが１０
００〜２０００人であるため、不純物分布がすそをひき
、その結果としてｎ型チャネル表面領域１２の厚さが厚
くなるという問題がある。

次に、（Ｃ）に示す本発明の方法においては。

ゲート酸化膜５を通してイオン注入を行なう点は（Ｂ）
と同様であるが、不純物濃度のピークをゲート酸化膜５
中に設定していることが特徴である。

この場合には、不純物分布が（Ｂ）に比べてシャープと
なり、その後所定の熱処理を行なうことによってｎ型チ
ャネル表面領域１２を薄く形成することが可能となる。

なお、これまでの説明においては、ｎチャネルＭＯＳト
ランジスタについて例示したが、ｐチャネルＭＯＳトラ
ンジスタの場合も不純物の導電型を逆にすることによっ
て同様に適用することが出来る。

また、これまでの説明においては、晟ゲートの場合につ
いて例示したが、セルファライン法を用いるポリシリコ
ンゲートの場合についてもソース領域およびドレイン領
域の形成手順を変えることによって同様に本発明を適用
することが出来る。

〔発明の効果〕

以上説明したごとく、本発明においては、チャネル形成
領域のゲート酸化膜近傍部分のみをソース領域およびド
レイン領域と同一導電型とし、他の部分を反対導電型と
するように構成しているので、閾値電圧およびリーク電
流を共に低減することが出来る。またポリシリコン薄膜
を特別に薄くする必要がないので製造が容易であり、製
造歩留まりを向上させることが出来るという効果も得ら
れる。

【図面の簡単な説明】

第１図は本発明の一実施例の断面図、第２図はリーク電
流とポリシリコン膜厚との関係図、第３図は本発明の製
造工程図、第４図は製造方法の比較図、第５図は従来例
の一例の断面図である。 〈符号の説明〉 １・・・絶縁基板　　　　２・・・チャネル形成領域３
・・・ソース領域　　　４・・・ドレイン領域５・・・
ゲート酸化膜　　６・・・フィールド酸化膜７・・・ソ
ース電極　　　８・・・ゲート電極９・・・ドレイン電
極　　１１・・・ｐ型チャネル下部領域１２・・・ｎ型
チャネル表面領域 代理人弁理士　　中　村　純之助 才１　ダ １−−−ルφ龜議４及　　　　　　　７−−−ソース電
浄２−−−→′イ午ＩＬ／９４デ（４句ｔべ　　　　８
−・−テパ一ト１【才を３−−−　Ｖ−Ｘ４＠ｃぺ　　
　　　　　９−一−ドレイ〉１譜６−−−フイールド゛
盾賢Ａこ膜 や２図 ホ゛すｓｊ４

Claims (1)

【特許請求の範囲】
1. 絶縁基板上に設けた半導体薄膜にチャネル形成領域を挟
   んでソース領域とドレイン領域とを形成し、更に上記チ
   ャネル形成領域上にゲート酸化膜を介してゲート電極を
   設けた薄膜トランジスタにおいて、上記チャネル形成領
   域が、第１導電型にドーピングされた半導体薄膜上のゲ
   ート酸化膜中に第２導電型の不純物をイオン注入し、そ
   の後の熱処理で上記第２導電型の不純物を上記半導体薄
   膜表面に拡散することによって上記ゲート酸化膜近傍部
   分に形成された第２導電型の第１の領域と、第１導電型
   の第２の領域とからなることを特徴とする薄膜トランジ
   スタ。