DE3737144A1 - Metalloxid-halbleiter-feldeffekttransistor (mosfet) und verfahren zu seiner herstellung - Google Patents
Metalloxid-halbleiter-feldeffekttransistor (mosfet) und verfahren zu seiner herstellungInfo
- Publication number
- DE3737144A1 DE3737144A1 DE19873737144 DE3737144A DE3737144A1 DE 3737144 A1 DE3737144 A1 DE 3737144A1 DE 19873737144 DE19873737144 DE 19873737144 DE 3737144 A DE3737144 A DE 3737144A DE 3737144 A1 DE3737144 A1 DE 3737144A1
- Authority
- DE
- Germany
- Prior art keywords
- region
- area
- source
- channel
- sink
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 230000005669 field effect Effects 0.000 title claims description 15
- 239000004065 semiconductor Substances 0.000 title description 5
- 229910044991 metal oxide Inorganic materials 0.000 title description 3
- 150000004706 metal oxides Chemical class 0.000 title description 3
- 239000002800 charge carrier Substances 0.000 claims description 4
- 238000012216 screening Methods 0.000 abstract 2
- 230000000694 effects Effects 0.000 description 19
- 239000007943 implant Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 125000006850 spacer group Chemical group 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 210000000746 body region Anatomy 0.000 description 4
- 238000011161 development Methods 0.000 description 3
- 230000018109 developmental process Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000003292 diminished effect Effects 0.000 description 1
- 230000003090 exacerbative effect Effects 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 210000004072 lung Anatomy 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0646—PN junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/107—Substrate region of field-effect devices
- H01L29/1075—Substrate region of field-effect devices of field-effect transistors
- H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
- H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7838—Field effect transistors with field effect produced by an insulated gate without inversion channel, e.g. buried channel lateral MISFETs, normally-on lateral MISFETs, depletion-mode lateral MISFETs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Description
Die Erfindung betrifft allgemein integrierte Schaltungen
und insbesondere Metalloxid-Halbleiter-Feldeffekttran
sistoren und ihre Herstellung.
Der Metalloxid-Halbleiter-Feldeffekttransistor (MOSFET) ist
eine Standardkomponente vieler digitaler integrierter Schalt
kreise (ICs). Die gegenwärtige technologische Entwicklung
geht dahin, kleinere und schnellere MOSFETs zu produzieren,
die ihrerseits die Herstellung leistungsstärkerer ICs er
lauben. Leider führen verschiedene Eigenschaften von Halb
leitermaterialien zu Größen- und Geschwindigkeitsbeschrän
kungen für MOSFETs. Zwei solcher Beschränkungseffekte sind
bekannt als "Kurzkanaleffekt" und "Anschlußkapazitätseffekt".
Der Kurzkanaleffekt beruht auf der Tatsache, daß, wenn ein
MOSFET-Kanal kürzer wird, die zum Einschalten des Transistors
erforderliche Schwellenspannung V t abfällt. Da MOSFETs Kanal
längen aufweisen, die kleiner als ein Micrometer sind, nähert
sich die Schwellenspannung V t Null Volt an, was dazu führt,
daß der Transistor nicht ausgeschaltet werden kann.
Der Anschlußkapazitätseffekt beruht auf der Kapazität, die
an dem p-n-Übergang zwischen der Quelle und der Senke und
dem darunter liegenden Substrat erzeugt wird. Da die zum
Laden einer Kapazität erforderliche Zeit direkt proportio
nal zu der Größe der Kapazität ist, ist der MOSFET umso
langsamer, je größer die Anschlußkapazität ist.
Der Anschlußkapazitäteffekt kann durch Absenken der Störstel
lenkonzentration in dem Transistorrumpf unterhalb von Quelle
und Senke gemindert werden. Leider steigert das Reduzieren
der Störstellenkonzentration in dem Transistorrumpf den
Kurzkanaleffekt und die Neigung des MOSFET "durchzugrei
fen", was bedeutet, daß der durch den MOSFET fließende
Strom nicht abgeschaltet werden kann.
Das Anschlußkapazitätsproblem ist besonders in p-Kanal-
MOSFETs besonders ernst, da diese häufig größer sind als
n-Kanal-MOSFETs, um ihre geringere Ladungsträgerbeweglich
keit zu kompensieren. Bei p-Kanal-MOSFETs ist herausge
funden worden, daß n-Reservoir-Konzentrationen unterhalb
von 1016/cm3 in unerwünscht hohen Leckagen unterhalb der
Schwelle resultieren.
Der Erfindung liegt demzufolge die Aufgabe zugrunde, Sub-
Micron-MOSFETs zu schaffen, wobei diese MOSFETs eine hohe
Betriebsgeschwindigkeit haben sollen.
Die gestellte Aufgabe wird mit dem Feldeffekttransistor
nach dem Hauptanspruch bzw. mit dem Verfahren zur Herstel
lung eines FETs nach Anspruch 12 gelöst. Vorteilhafte Ausge
staltungen des Erfindungsgedankens finden sich in den Unter
ansprüchen.
Der MOSFET nach der Erfindung umfaßt ein Quellengebiet und
ein Senkengebiet einer ersten Polarität, ein Kanalgebiet,
das sich zwischen dem Quellen- und dem Senkengebiet er
streckt, eine Torstruktur, die über dem Kanalgebiet liegt,
ein Abschirmgebiet einer zweiten Polarität, das unterhalb
des Kanalgebiets angebracht ist, und nahezu eigenleitende
Puffergebiete unterhalb des Quellen- und des Senkengebiets.
Die Puffergebiete reduzieren die Anschlußkapazitäten
zwischen der Quelle/Senke und dem Substrat, und das Ab
schirmgebiet bewahrt die Puffergebiete vor einer Ver
schlechterung des Kurzkanaleffekts. In bestimmten Aus
führungsformen der Erfindung erstreckt sich das Rumpf
gebiet des Transistors nach oben durch das Abschirmgebiet
und steht in Kontakt mit dem Kanalgebiet.
Ein Vorteil der Erfindung ist, daß die Puffergebiete die
Anschlußkapazität des MOSFETs reduzieren, was dessen Be
triebsgeschwindigkeit steigert.
Ein weiterer Vorteil der Erfindung liegt darin, daß das
Abschirmgebiet im wesentlichen den Kurzkanaleffekt redu
ziert.
Weitere Einzelheiten der Erfindung ergeben sich aus den
Unteransprüchen und der nachfolgenden Beschreibung, in
der bevorzugte Ausführungsbeispiele anhand der Zeichnung
erläutert sind. Dabei zeigt:
Fig. 1 eine Schnittansicht eines herkömmlichen MOSFETs;
Fig. 2 eine Schnittansicht eines MOSFETs nach der Er
findung;
Fig. 3 einen Schnitt durch eine Alternativ-Ausführung
eines MOSFETs nach der Erfindung;
und
Fig. 4 ein Diagramm, das die Schwellenspannung V t als
eine Funktion der Kanallänge L für die Strukturen
illustriert, die in den Fig. 1, 2 und 3 gezeigt
sind.
Zunächst wird Bezug genommen auf Fig. 1. Ein herkömmlicher
MOSFET 10 ist über einem Halbleitersubstrat 12 und zwischen
Feldoxidgebieten 14 ausgebildet. Zum Zwecke der Erläuterung
wird der MOSFET 10 als eine p-Kanal-Einrichtung beschrieben.
Es sei jedoch festgehalten, daß die beschriebene Struktur
genausogut eine n-Kanal-Einrichtung sein könnte, wenn die
Polaritäten der einzelnen Gebiete umgekehrt würden.
Für einen p-Kanal-MOSFET 10 ist das Substrat 12 vom p-Typ
und das Reservoirgebiet 16 vom n-Typ. Ein Quellengebiet
18 und ein Senkengebiet 20 sind vom p-Typ, und ein Kanalge
biet erstreckt sich zwischen dem Quellen- und dem Senkenge
biet. Der Rumpf des MOSFETs 10 erstreckt sich nach oben bis
zu der Kanalbegrenzung 24.
Häufig ist das Kanalgebiet 22 leicht mit p-Typ-Fremdatomen
gegendotiert, um den "hot electron"-Effekt abzuschwächen.
Eine Torstruktur 26, die eine Oxidschicht 28 umfaßt, und ein
leitendes, stark dotiertes n-Typ-Polysilicon-Tor 30 sind
über dem Kanalgebiet 22 angeordnet. Ein Paar von Oxid-Ab
standhaltern 31 flankieren die Endabschnitte der Torstruktur
26.
Mit abnehmender Länge L des Kanalgebiets 22 verstärkt sich
der Kurzkanaleffekt. Wie vorstehend dargelegt, beträgt bei
p-Kanal MOSFETs das zur Zeit untere Limit für die n-Reser
voir-Konzentration etwa 1016/cm3. Trotzdem wird für Sub-
Micron-Kanallängen die Schwellenspannung V t herkömmlicher
MOSFETs sehr klein. Auch können die Anschlußkapazitäten
zwischen dem Quellengebiet 18 und dem Senkengebiet 20 und
dem darunter liegenden Reservoirgebiet 16 dieses herkömm
lichen MOSFETs nicht unter einen Wert gesenkt werden, der
durch die minimale n-Ladungsträger-Konzentration gegeben
ist.
Gemäß Fig. 2 beinhaltet ein MOSFET 30 nach der Erfindung
ein Rumpfgebiet 32, ein Quellengebiet 34, ein Senkengebiet
36, ein Kanalgebiet 38 und eine Torstruktur 40.
Der MOSFET 30 umfaßt des weiteren ein Quellenpuffergebiet
42, ein Senkenpuffergebiet 44 und ein Kanalabschirmgebiet
46.
Die Torstruktur 40 ist von herkömmlicher Ausgestaltung und
beinhaltet eine dünne Oxidschicht 48 und ein Polysilicon-
Tor 50. Ein Paar von Oxid-Abstandhaltern 51 flankiert die
Endabschnitte des Tores 40. Das Quellengebiet 34 und das
Senkengebiet 36 können in herkömmlicher Weise dotiert sein,
beispielsweise durch Ionenimplantation, und der Kanal 38
kann bis herunter zu einer Kanalbegrenzung 52 gegendotiert
sein.
Das Ausführungsbeispiel nach Fig. 2 wird für einen p-Kanal-
MOSFET erläutert, obwohl es genausogut als n-Kanal-MOSFET
beschrieben werden könnte. Der MOSFET 30 beinhaltet einen
Rumpf bzw. ein n-Reservoir-Gebiet 32, während das Quellen
gebiet 34 und das Senkengebiet 36 stark p-dotiert sind.
Das gegendotierte Kanalgebiet 38 ist vorzugsweise leicht
p-dotiert. Das Abschirmgebiet 46 ist vorzugsweise leicht n
dotiert, mit einer Fremdatomkonzentration, die leicht höher
ist als die des n-Reservoir-Gebietes 32. Die Puffergebiete
42 und 44 sind vorzugsweise im wesentlichen eigenleitend
oder sehr leicht p- oder n-dotiert.
Wenn das Kanalabschirmgebiet 46 nicht vorhanden wäre, würden
das Quellenpuffergebiet 42 und das Senkenpuffergebiet 44
dazu neigen, in das Kanalgebiet 38 zu diffundieren, wodurch
der Kurzkanaleffekt verschlimmert würde. Überdies schwächt
das Kanalabschirmgebiet 46 den Kurzkanaleffekt durch Isolie
ren des Kanalgebietes 38 von dem Rumpf 32 ab, und senkt damit
wirksam die effektive Konzentration in dem Kanalgebiet.
Auch mindern die Puffergebiete 42 und 44 den Konzentrations
gradienten zwischen der Quelle 34, der Senke 36 und dem
Rumpf 32, wodurch der Anschlußkapazitätseffekt gemindert
wird. Daher mindert die Kombination des Abschirmgebietes 46
mit den Puffergebieten 42 und 44 gleichzeitig den Kurzkanal
und den Anschlußkapazitätseffekt. Es können kleinere, schnel
lere MOSFETs hergestellt werden.
Gemäß Fig. 3 umfaßt ein MOSFET 54 ein Rumpfgebiet 56, ein
Quellengebiet 58, ein Senkengebiet 60, ein Kanalgebiet 62
und eine Torstruktur 64. Der MOSFET 54 umfaßt des weiteren
Kanalabschirmtaschen 66 und 68, ein Quellenpuffergebiet 70
und ein Senkenpuffergebiet 72.
Wie im Fall des Ausführungsbeispiels von Fig. 2 ist die
Torstruktur 64 des MOSFETs 54 von herkömmlicher Bauart und
umfaßt eine dünne Oxidschicht 74 und ein Polysilicon-Tor 76.
Die Torstruktur 64 wird von Oxid-Abstandshaltern 65 flan
kiert. Wenn der MOSFET 54 wieder als vom p-Kanal-Typ ange
nommen wird, umfaßt das Rumpfgebiet 56 ein n-Reservoir,
während das Quellengebiet 58 und das Senkengebiet 60 stark
p-dotiert sind. Das Kanalgebiet 62 ist leicht p-dotiert
und erstreckt sich nach unten zu einer Kanalbegrenzung 78,
während die Kanalabschirmtaschen 66 und 68 n-dotiert sind.
Das Quellenpuffergebiet 70 und das Senkenpuffergebiet 72
sind im wesentlichen eigenleitend oder sehr leicht p- oder
n-dotierte Gebiete, die die Anschlußkapazität zwischen
Quelle 58, Senke 60 und Rumpf 56 absenken.
Es wird darauf hingewiesen, daß im Unterschied zu dem Aus
führungsbeispiel gemäß Fig. 2 das Rumpfgebiet 56 des MOSFETs
54 mit dem Kanalgebiet 62 in Kontakt steht.
Diese Struktur hat den Vorteil einer Schwellenspannung, die
derjenigen herkömmlicher MOSFETs mit Sub-Micron-Kanallängen
gleich ist.
Beim Betrieb verhindern die Abschirmtaschen 66 und 68 die
Diffusion des Quellenpuffergebiets 70 und des Senkenpuffer
gebiets 72 in das Kanalgebiet 62 und isolieren ferner den
Kanal 62 teilweise vom Rumpf 56. Wie vorstehend erwähnt,
mindern die Puffergebiete 70 und 72 den Anschlußkapazitäts
effekt zwischen der Quelle 58 und der Senke 60 und dem da
runter liegenden Substrat 56. Daher wird, einmal mehr, die
Anschlußkapazität gesenkt, während gleichzeitig der Kurz
kanaleffekt gemindert wird.
Wenngleich die Ausführungsbeispiele der Fig. 2 und 3
vieles gemeinsam haben, werden sie vorzugsweise mit gering
fügig unterschiedlichen Verfahren hergestellt. Um die Aus
führung nach Fig. 2 herzustellen, werden ein Kanalgebiet
38 gegendotiert, das Abschirmgebiet 46 durch Ionenimplan
tation ausgebildet, die Torstruktur 40 hergestellt, die
Oxid-Abstandshalter 51 ausgebildet, das Quellengebiet 34 und
das Senkengebiet 36 dotiert und schließlich die Puffergebiete
42 und 44 durch Hochenergie-Ionenimplantation ausgebildet.
Ein typisches Implantiermaterial für das Quellengebiet 34
und das Senkengebiet 36 ist BF2, und ein typisches Impla
tiermaterial für das Abschirmgebiet 46 ist Arsen (As). Ein
typisches Implantiermaterial für die Puffergebiete 42 und
44 ist Bor (B), wobei der Implantierwinkel 0 Grad beträgt,
um tieferes Eindringen zu gewährleisten.
Um die Ausführung nach Fig. 3 herzustellen, wird das Kanal
gebiet 62 zunächst gegendotiert, wonach die Torstruktur 64
über dem Kanalgebiet ausgebildet wird. Die Taschen 66 und
68 werden durch Ionenimplantation hergestellt. Die Torstruk
tur 64 erzeugt eine selbstausrichtende Struktur, die es den
Taschen 66 und 68 erlaubt, sich um dessen Peripherie herum
anzuordnen und in das Rumpfgebiet 56 hineinzudiffundieren
und -zustreuen. Danach werden die Oxid-Abstandshalter ausge
bildet und das Quellengebiet 58 und das Senkengebiet 60
durch Ionenimplantation von BF2 dotiert. Dann werden die
Puffergebiete 70 und 72, vorzugsweise durch Hochenergie-
Kleindosis-Ionenimplantation ausgebildet. Wiederum wurde
Arsen als geeignetes Implantiermaterial für die Taschen
66 und 68 ermittelt, während im 0-Grad-Winkel implantier
tes Bor als geeignetes Implantiermaterial für die Puffer
gebiete 70 und 72 angesehen wird.
Das Diagramm nach Fig. 4 zeigt den funktionellen Zusammen
hang zwischen der Schwellenspannung V t und der Kanallänge L
für MOSFETs nach den Fig. 1 bis 3.
Die Kurve 1, die dem herkömmlichen MOSFET nach Fig. 1 ent
spricht, zeigt einen gravierenden Abfall der Schwellenspan
nung für Kanallängen, die kleiner als 1 Micrometer sind. Die
Kurven 2 und 3, die den MOSFETs der Fig. 2 und 3 entsprech
en, zeigen einen wesentlich geringeren Abfall der Schwellen
spannung, was eine teilweise Immunität gegen den Kurzkanal
effekt indiziert.
Der MOSFET nach Fig. 2 hat wegen der Isolation des Kanalge
biets 38 von dem darunter liegenden Rumpfgebiet 32 eine
etwas höhere Schwellenspannung bei gegebener Länge. Der
MOSFET von Fig. 3, bei dem der Rumpf 56 mit dem Kanalgebiet
62 in Verbindung steht, weist Charakteristiken auf, die für
Kanallängen größer als 1 Micrometer denjenigen herkömmlicher
MOSFETs ziemlich gleich sind, während der Kurzkanaleffekt
für Kanallängen unterhalb 1 Micrometer erheblich reduziert
ist.
Es sei darauf hingewiesen, daß viele Veröffentlichungen die
Einzelheiten von Techniken beschreiben, die bei der Fabri
kation von integrierten Schaltungskomponenten angewandt wer
den. (Vergleiche beispielsweise Semiconductor and Integrated
Circuit Fabrication Techniques, veröffentlicht von Preston
Publishing Co., Inc). Diese Techniken können im allgemei
nen bei der Herstellung der Strukturen nach der Erfindung
angewandt werden. Überdies können die einzelnen Herstel
lungsschritte durch Verwendung kommerziell verfügbarer Her
stellungsmaschinen für integrierte Schaltungen ausgeführt
werden. Soweit sie für ein Verstehen der vorliegenden Er
findung unbedingt notwendig sind, werden angenäherte tech
nische Daten für bevorzugte Ausführungsbeispiele auf gegen
wärtiger Technologie basierend erläutert. Künftige Entwick
lungen in dieser Technik könnten andere Dimensionierungen
erfordern.
Die in der vorstehenden Beschreibung, den Ansprüchen sowie
den Zeichnungen offenbarten Merkmale der Erfindung können
sowohl einzeln als auch in beliebigen Kombinationen für die
Verwirklichung der Erfindung in ihren verschiedenen Ausfüh
rungsformen wesentlich sein.
Claims (12)
1. Feldeffekttransistor mit einem Quellengebiet (34; 58) einem
Senkengebiet (36; 60), einem Kanalgebiet (38; 62), das sich
zwischen dem Quellengebiet und dem Senkengebiet erstreckt,
und einer Torstruktur (40; 64), die über dem Kanalgebiet aus
gebildet ist, gekennzeichnet durch ein unter
halb des Kanalgebietes (38; 62) angeordnetes Abschirmgebiet
(46; 66, 68) mit einer dem Quellengebiet (34; 58) und dem Senken
gebiet (36; 60) entgegengesetzten Polarität.
2. Feldeffekttransistor nach Anspruch 1, gekennzeich
net durch:
ein Quellenpuffergebiet (42; 70), das unterhalb des Quellenge biets (34; 58) angeordnet ist; und
ein Senkenpuffergebiet (44; 72), das unterhalb des Senkengebiets (36; 60) angeordnet ist.
ein Quellenpuffergebiet (42; 70), das unterhalb des Quellenge biets (34; 58) angeordnet ist; und
ein Senkenpuffergebiet (44; 72), das unterhalb des Senkengebiets (36; 60) angeordnet ist.
3. Feldeffekttransistor nach Anspruch 2, dadurch gekenn
zeichnet, daß das Abschirmgebiet (46; 66, 68) sich
über Teile des Quellenpuffergebiets (42; 70) und des Senken
puffergebiets (44; 72) erstreckt.
4. Feldeffekttransistor nach einem der Ansprüche 2 und 3,
gekennzeichnet durch ein Rumpfgebiet (32; 56)
mit derselben Polarität wie das Abschirmgebiet (46; 66, 68),
das unterhalb des Quellenpuffergebiets (42; 70), des Senken
puffergebiets (44; 72) und des Abschirmgebiets angeordnet
ist.
5. Feldeffekttransistor nach Anspruch 4, dadurch gekenn
zeichnet, daß ein Teil des Rumpfgebiets (56) durch
das Abschirmgebiet (66, 68) hindurch in Kontakt mit dem Kanal
gebiet (62) steht.
6. Feldeffekttransistor nach einem der Ansprüche 1 bis 4,
dadurch gekennzeichnet, daß das Abschirmgebiet
(46) den Abstand zwischen dem Quellengebiet (34) und dem Sen
kengebiet (36) überbrückt.
7. Feldeffekttransistor nach einem der Ansprüche 2 bis 6,
dadurch gekennzeichnet, daß das Quellenpuffer
gebiet (42; 70) und das Senkenpuffergebiet (44; 72) weniger La
dungsträger haben, als das Quellen- (34; 58) und das Senken
gebiet (36; 60).
8. Feldeffekttransistor nach einem der vorangehenden Ansprüche,
dadurch gekennzeichnet, daß das Abschirmgebiet
(46; 66, 68) eine der Polarität der Quelle (34; 58) und der Senke
(36; 60) entgegengesetzte Polarität hat.
9. Feldeffekttransistor nach einem der vorangehenden Ansprüche,
dadurch gekennzeichnet, daß das Abschirmgebiet
(46; 66, 68) weniger Ladungsträger hat als das Quellengebiet (34;
58) und das Senkengebiet (36; 60).
10. Feldeffekttransistor nach einem der Ansprüche l bis 5 und 7
bis 9, dadurch gekennzeichnet, daß das Abschirm
gebiet (66, 68) im Bereich unterhalb des Kanalgebiets (62)
unterbrochen ist.
11. Feldeffekttransistor nach einem der Ansprüche 1 bis 9,
dadurch gekennzeichnet, daß das Abschirmgebiet
(46) das Gebiet unterhalb des Kanalgebiets (38) vollständig
abdeckt.
12. Verfahren zum Herstellen eines FETs, insbesondere nach einem
der vorangehenden Ansprüche mit einem Quellengebiet (34; 58),
einem Senkengebiet (36; 60), einem Kanalgebiet (38; 62) und
einer Torstruktur (40; 64), gekennzeichnet
durch folgende Schritte:
Ausbilden eines Abschirmgebiets (46; 66, 68) wenigstens teil weise unter dem Kanalgebiet (38; 62);
Ausbilden eines Quellenpuffergebiets (42; 70) wenigstens teil weise unerhalb des Quellengebiets (34; 58); und
Ausbilden eines Senkenpuffergebiets (44; 72) wenigstens teil weise unterhalb des Senkengebiets (36; 60).
Ausbilden eines Abschirmgebiets (46; 66, 68) wenigstens teil weise unter dem Kanalgebiet (38; 62);
Ausbilden eines Quellenpuffergebiets (42; 70) wenigstens teil weise unerhalb des Quellengebiets (34; 58); und
Ausbilden eines Senkenpuffergebiets (44; 72) wenigstens teil weise unterhalb des Senkengebiets (36; 60).
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US92925986A | 1986-11-10 | 1986-11-10 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE3737144A1 true DE3737144A1 (de) | 1988-05-11 |
Family
ID=25457569
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19873737144 Withdrawn DE3737144A1 (de) | 1986-11-10 | 1987-11-02 | Metalloxid-halbleiter-feldeffekttransistor (mosfet) und verfahren zu seiner herstellung |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP2546693B2 (de) |
KR (1) | KR880006788A (de) |
DE (1) | DE3737144A1 (de) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4121456A1 (de) * | 1990-06-30 | 1992-01-09 | Gold Star Electronics | Verfahren zur herstellung eines ldd-transistors, sowie dazugehoerige struktur |
FR2673044A1 (fr) * | 1991-02-14 | 1992-08-21 | Mitsubishi Electric Corp | Transistor a effet de champ comprenant une couche enterree, et procede de fabrication. |
WO1996018211A1 (en) * | 1994-12-07 | 1996-06-13 | Thunderbird Technologies, Inc. | Contoured-tub fermi-threshold field effect transistor and method of forming same |
WO1997029519A1 (en) * | 1996-02-07 | 1997-08-14 | Thunderbird Technologies, Inc. | Short channel fermi-threshold field effect transistors including drain field termination region and methods of fabricating same |
WO1997033321A1 (en) * | 1996-03-08 | 1997-09-12 | Thunderbird Technologies, Inc. | Fermi-threshold field effect transistors including source/drain pocket implants and methods of fabricating same |
US5814869A (en) * | 1992-01-28 | 1998-09-29 | Thunderbird Technologies, Inc. | Short channel fermi-threshold field effect transistors |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04167564A (ja) * | 1990-10-31 | 1992-06-15 | Victor Co Of Japan Ltd | Misトランジスタ |
JP2848757B2 (ja) * | 1993-03-19 | 1999-01-20 | シャープ株式会社 | 電界効果トランジスタおよびその製造方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS582067A (ja) * | 1981-06-26 | 1983-01-07 | Toshiba Corp | 半導体装置の製造方法 |
JPS634682A (ja) * | 1986-06-25 | 1988-01-09 | Hitachi Ltd | 半導体集積回路装置 |
-
1987
- 1987-11-02 DE DE19873737144 patent/DE3737144A1/de not_active Withdrawn
- 1987-11-09 KR KR870012612A patent/KR880006788A/ko not_active Application Discontinuation
- 1987-11-09 JP JP62282923A patent/JP2546693B2/ja not_active Expired - Lifetime
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4121456A1 (de) * | 1990-06-30 | 1992-01-09 | Gold Star Electronics | Verfahren zur herstellung eines ldd-transistors, sowie dazugehoerige struktur |
FR2673044A1 (fr) * | 1991-02-14 | 1992-08-21 | Mitsubishi Electric Corp | Transistor a effet de champ comprenant une couche enterree, et procede de fabrication. |
US5786620A (en) * | 1992-01-28 | 1998-07-28 | Thunderbird Technologies, Inc. | Fermi-threshold field effect transistors including source/drain pocket implants and methods of fabricating same |
US5814869A (en) * | 1992-01-28 | 1998-09-29 | Thunderbird Technologies, Inc. | Short channel fermi-threshold field effect transistors |
WO1996018211A1 (en) * | 1994-12-07 | 1996-06-13 | Thunderbird Technologies, Inc. | Contoured-tub fermi-threshold field effect transistor and method of forming same |
AU694308B2 (en) * | 1994-12-07 | 1998-07-16 | Thunderbird Technologies, Inc. | Contoured-tub fermi-threshold field effect transistor and method of forming same |
WO1997029519A1 (en) * | 1996-02-07 | 1997-08-14 | Thunderbird Technologies, Inc. | Short channel fermi-threshold field effect transistors including drain field termination region and methods of fabricating same |
US5885876A (en) * | 1996-02-07 | 1999-03-23 | Thunderbird Technologies, Inc. | Methods of fabricating short channel fermi-threshold field effect transistors including drain field termination region |
AU709509B2 (en) * | 1996-02-07 | 1999-09-02 | Thunderbird Technologies, Inc. | Short channel fermi-threshold field effect transistors including drain field termination region and methods of fabricating same |
WO1997033321A1 (en) * | 1996-03-08 | 1997-09-12 | Thunderbird Technologies, Inc. | Fermi-threshold field effect transistors including source/drain pocket implants and methods of fabricating same |
Also Published As
Publication number | Publication date |
---|---|
JPS63283066A (ja) | 1988-11-18 |
KR880006788A (ko) | 1988-07-25 |
JP2546693B2 (ja) | 1996-10-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3881304T2 (de) | MOS-Transistor. | |
DE69120440T2 (de) | Mehrfachgatter-Dünnfilmtransistor | |
DE4229574C2 (de) | Feldeffekttransistor und Verfahren zu dessen Herstellung | |
DE69028669T2 (de) | Dünnschicht-Transistor und seine Herstellung | |
DE102006002065B4 (de) | Kompensationsbauelement mit reduziertem und einstellbarem Einschaltwiderstand | |
DE2347424A1 (de) | Verfahren zur herstellung von halbleitereinrichtungen | |
DE68928326T2 (de) | Eingeschlossener transistor mit eingegrabenem kanal | |
DE69018744T2 (de) | MOSFET aus Silizium mit einer durch eine Germanium-Dotierung verlängerten Lebensdauer. | |
DE69429018T2 (de) | Ausgangsschaltung für Ladungsübertragungselement | |
DE112010003495B4 (de) | Tunnelfeldeffekttransistor-Struktur und Verfahren zur Herstellung | |
DE4010885C2 (de) | ||
DE2810597A1 (de) | Elektrische bauelementstruktur mit einer mehrschichtigen isolierschicht | |
DE19818779A1 (de) | Halbleitervorrichtung | |
DE102004059627B4 (de) | Halbleitervorrichtung mit einem Hochpotentialinselbereich | |
DE2917690A1 (de) | Isolierschicht-feldeffekttransistor mit ringfoermigem gate | |
EP1709691A2 (de) | Halbleiterstruktur | |
DE69508897T2 (de) | Asymmetrische MOS-Anordnung niedriger Leistung | |
DE3737144A1 (de) | Metalloxid-halbleiter-feldeffekttransistor (mosfet) und verfahren zu seiner herstellung | |
DE3123239A1 (de) | Mos-halbleitervorrichtung | |
DE10256575B4 (de) | Lateraler MOSFET mit hoher Durchbruchspannung und damit ausgestattete Vorrichtung | |
EP1412973B1 (de) | Halbleiterstruktur mit feldplatte | |
DE69324122T2 (de) | Festkörper-Bildaufnehmer mit hoher Empfindlichkeit und geringem Rauschen durch Verringerung der elektrostatischen Kapazität der Verdrahtung | |
DE2729657A1 (de) | Feldeffekttransistor mit extrem kurzer kanallaenge | |
DE2842589A1 (de) | Feldeffekttransistor mit verringerter substratsteuerung der kanalbreite | |
DE3879557T2 (de) | Halbleiteranordnung mit einer Ladungsübertragungsanordnung. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8141 | Disposal/no request for examination |