DE4121456A1 - Verfahren zur herstellung eines ldd-transistors, sowie dazugehoerige struktur - Google Patents

Verfahren zur herstellung eines ldd-transistors, sowie dazugehoerige struktur

Info

Publication number
DE4121456A1
DE4121456A1 DE4121456A DE4121456A DE4121456A1 DE 4121456 A1 DE4121456 A1 DE 4121456A1 DE 4121456 A DE4121456 A DE 4121456A DE 4121456 A DE4121456 A DE 4121456A DE 4121456 A1 DE4121456 A1 DE 4121456A1
Authority
DE
Germany
Prior art keywords
poly
gate
region
ldd transistor
type pocket
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE4121456A
Other languages
English (en)
Other versions
DE4121456C2 (de
Inventor
Goo Jung-Suk
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Goldstar Electron Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Goldstar Electron Co Ltd filed Critical Goldstar Electron Co Ltd
Publication of DE4121456A1 publication Critical patent/DE4121456A1/de
Application granted granted Critical
Publication of DE4121456C2 publication Critical patent/DE4121456C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H01L29/41783—Raised source or drain electrodes self aligned with the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66492—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a pocket or a lightly doped drain selectively formed at the side of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung eines LDD-Transistors, sowie eine dazugehörige Struktur, und insbesondere ein Verfahren und eine Struktur, bei denen der Handkapazitätseffekt und die Sperrschichtka­ pazität geeignet reduziert werden können.
Die Strukturen herkömmlicher LDD-Transistoren sind in den Fig. 1 und 2 dargestellt. Der LDD-Transistor der Fig. 1 wird in der folgenden beschriebenen Weise hergestellt:
Dabei wird eine Gate-Oxidschicht 3 auf einem Substrat 1 vom p-Typ aufgezüchtet. Dann wird ein Gate 4 durch Abscheiden von Polysilizium ausgebildet. Darauffolgend wird eine Tasche 6 vom p-Typ und ein n⁻-Bereich 7 mittels Ionenimplantation von Bor bzw. Phosphor ausgebildet. Darauffolgend wird ein Seitenwandbegrenzer 11 mittels reaktiven Ionenätzens nach dem Abscheiden einer Niedertem­ peratur-Oxidschicht ausgebildet. Danach wird Arsen (As) ionenimplantiert, um einen n⁺-Bereich 8 und dabei einen LDD-Transistor auszubilden.
Mittlerweile werden die LDD-Transistoren gemäß Fig. 2 in der im folgenden beschriebenen Weise hergestellt. Dabei werden Borionen unter Verwendung einer Schablone lediglich in den Abschnitt eines Kanals 12 eines Substrates 1 vom p- Typ implantiert. Darauffolgend wird eine Gate-Oxidschicht 3 auf dem Substrat 1 aufgezüchtet. Dann wird ein Gate 4 durch Abscheiden von Polysilizium ausgebildet, wobei darauffolgend ein n⁻-Bereich 6 durch Ionenimplantation von Phosphor ausgebildet wird. Darauffolgend wird ein Seitenwandbegrenzer 11 unter Durchführung eines reaktiven Ionenätzungsprozesses nach Abscheiden einer Niedertempera­ tur-Oxidschicht ausgebildet, worauf dann Arsen (As) ionenimplantiert wird, um einen n⁺-Bereich 8 auszubil­ den und damit einen LDD-Transistor herzustellen.
Bei den in zuvor beschriebener Weise hergestellten LDD- Transistoren entsteht bei Reduzierung der Größe der Transistoren das ernsthafte Problem eines Durchgriffs (punch-through). Bei dem Versuch, dieses Problem zu meistern wird meist eine p-Typ-Taschenbildung vorgenommen oder die Konzentration des Kanals 12 bei den Source- und Drain-Bereichen 7, 8 erhöht. In den Fällen jedoch, in denen p-Typ-Taschen (pocketings) für die Source- und Drain-Bereiche vorgesehen sind, entsteht das Problem, daß die Sperrschichtkapazität zwischen dem n⁺-Bereich und dem Substrat vom p-Typ aufgrund der Existenz der p-Typ Tasche 6 erhöht wird.
Mittlerweile gibt es im Falle der Erhöhung der Konzentra­ tion des Kanales eine Grenze für die Anlaufspannung Vt, wodurch eine Grenze bei der Erhöhung der Kanalkonzentrati­ on besteht. Selbst wenn die Anlaufspannung Vt auf einem geeigneten Niveau gehalten wird, besteht desweiteren das Problem, daß der Handkapazitätseffekt (die Änderung von Vt aufgrund der in Sperrichtung gepolten Vorspannung) vergrößert wird.
Es ist daher Ziel der Erfindung, ein Verfahren zur Herstellung eines LDD-Transistors sowie eine hierfür geeignete Struktur zur Verfügung zu stellen, bei denen zuvor beschriebene Nachteile vermieden werden.
Dieses Ziel wird durch die Merkmale des Patentenanspruches 1 erreicht.
Neben der Darstellung des Standes der Technik, ist ein Ausführungsbeispiel der Erfindung in den Zeichnungen dargestellt und wird im folgenden näher beschrieben:
Es zeigen:
Fig. 1 und 2 die Strukturen herkömmlicher LDD-Transistoren und
Fig. 3A-3G das Verfahren zur Herstellung des LDD-Transi­ stors gemäß der vorliegenden Erfindung.
Es folgt die Erläuterung der Erfindung anhand der Zeichnungen nach Aufbau und ggf. auch nach Wirkungsweise der dargestellten Erfindung.
Wie in Fig. 3A gezeigt, wird eine Nitridschicht 13 auf einem Substrat 1 vom p-Typ abgeschieden, woraufhin eine Feldoxidschicht 2 nach Durchführung eines Ätzprozesses unter Verwendung einer Schablone auf dem Abschnitt der Nitridschicht 13, wo die Feldoxidschicht ausgebildet werden soll, auch ausgebildet wird. Wie dann in Fig. 3B gezeigt, wird eine Gate-Oxidschicht 3 nach Entfernung der Nitridschicht 13 aufgezüchtet, woraufhin ein Poly 4a, eine Nitridschicht 14 und ein Poly 4b nacheinander auf der Gate-Oxidschicht 3 abgeschieden werden und ein Gate danach ausgebildet wird durch Anwendung einer Schablone. Wie in Fig. 3C gezeigt, wird dann ein Seitenwandbegrenzer 11 ausgebildet, ein ungedoptes Poly 5 darauf abgeschieden, und darauffolgend wird eine Verunreinigung (ein Element mit einem Valenzwert von 5 wie beispielsweise Arsen oder Phosphor) ionenimplantiert.
Wie in Fig. 3D gezeigt, wird das Poly 5 unter Verwendung einer Maske abgeschert bzw. abgeschnitten mit Ausnahme des Teiles, der auf dem Gate und der Feldoxidschicht 2 angeordnet ist. Dann wird ein Photolack 15 darüber verteilt, woraufhin eine Abflachung durchgeführt wird unter Durchführung eines Rückätzens, bis das Poly 5 freigelegt ist.
Wie in Fig. 3E gezeigt, werden die Polys 4b und 5 in einer stufenweisen Auswahlrate (selection rate) geätzt, bis die Nitridschicht 14 freigelegt ist. Wie in Fig. 3F gezeigt, ist der Seitenwandbegrenzer 11 geätzt und der Photolack 15 entfernt. Desweiteren wird eine p-Typ-Tasche 6 durch Ionenimplantation eines Fremdatoms (ein Element mit einem Valenzwert von 3 wie beispielsweise Bor oder BF2) in den Abschnitt, wo der Seitenwandbegrenzer 11 positioniert war, ausgebildet. Danach wird ein n⁻-Bereich 7 durch Ionenimplantation eines Fremdatoms (ein Element mit einem Valenzwert von 5 wie beispielsweise Arsen oder Phosphor) ausgebildet. Dann wird, wie in Fig. 3G gezeigt, eine Isolierschicht (SOG, BPSG) 9 eingefüllt und eine Endbehandlung durchgeführt, wobei ein n⁺-Bereich 8 ausgebildet wird mit einem flachen Fremdatombereich, der von dem Poly 5 diffundiert.
Dann wird ein Kontakt gebohrt und ein Metall 10 abgela­ gert. Danach werden Verbindungen untereinander durchge­ führt, wobei ein LDD-Transistor ausgebildet wird.
Bei dem durch das zuvor beschriebene Verfahren ausgebilde­ ten LDD-Transistor existiert der p-Typ Abschnitt hoher Konzentration lediglich nahe dem Gate, das den Endab­ schnitt der Source und des Drains bildet. Auf diese Weise können die Sperrschichtkapazität der Source und des Drains, wie aber auch der Handkapazitätseffekt reduziert werden, wodurch die betrieblichen Charakteristiken des Transistors, wie aber auch die Chip-Geschwindigkeit verbessert werden.

Claims (7)

1. Verfahren zur Herstellung eines LDD-Transistors, das die folgenden Schritte umfaßt:
Ausbilden einer Feldoxidschicht, Aufzüchten einer Gate-Oxidschicht und aufeinanderfolgende Abschei­ dung eines Poly (4a), einer Nitridschicht (14) und eines Poly (4b) für ein auszubildendes Gate;
Ausbilden eines Seitenwandbegrenzers (11), Abschei­ den eines ungedopten Polys (4) und Ionenimplantation eines Fremdatoms;
Abscheiden des Polys (5) mit Ausnahme eines Teiles davon auf dem Gate und den Feldoxidschichten, Auftragen eines Photolacks (15), Durchführen eines Rückätzprozesses bis der Poly (5) freiliegt, und
Durchführen einer Atzung der Polys (4b, 5) mit zunehmender Auswahlrate bis die Nitridschicht (14) freiliegt;
Abätzen des Seitenwandbegrenzers (11), Entfernen des Photolacks (15) und Ionenimplantieren eines Fremdatoms derart, daß eine p-Typ-Tasche (6) und ein n⁻-Bereich (7) lediglich auf dem Abschnitt ausgebil­ der werden, wo der Seitenwandbegrenzer (11) angeord­ net war;
Einfüllen eines isolierenden Materials nach Durchführung der zuvor erwähnten Schritte und Durchführen einer Hitzebehandlung zur Ausbildung eines flachen n⁺-Bereiches (8) mit Hilfe der von dem gedopten Poly diffundierenden Fremdatome und Bohren eines Kontaktes in das Poly (5), Abscheiden eines Metalles (10) und Durchführung der Verbindun­ gen.
2. Verfahren zur Herstellung eines LDD-Transistors nach Anspruch 1, bei dem des in das ungedopte Poly ionenimplantierte Fremdatom aus Phosphor besteht.
3. Verfahren zur Herstellung eines LDD-Transistors nach Anspruch 1, dadurch gekennzeichnet, daß das in das ungedopte Poly ionenimplantierte Fremdatom aus Arsen (As) besteht.
4. Verfahren zur Herstellung eines LDD-Transistors nach Anspruch 1, dadurch gekennzeichnet, daß das in die p-Typ-Tasche (6) ionenimplantierte Fremdatom aus Bor (B) besteht.
5. Verfahren zur Herstellung eines LDD-Transistors nach Anspruch 1, dadurch gekennzeichnet, daß das in die p-Typ-Tasche (6) eingepflanzte Fremdatom aus BF2 besteht.
6. LDD-Transistor, gekennzeichnet, durch eine p-Typ-Tasche (6), die lediglich nahe einem Gate und einem n⁺-Bereich ausgebildet ist, wobei der n⁺-Bereich durch die Verunreinigung ausgebildet ist, welche während der Hitzebehandlung nach der Ionenimplantation in das ungedopte Poly diffundiert ist.
7. LDD-Transistor nach Ansrpuch 6, dadurch gekennzeich­ net, daß die Übergangszonendicke der n⁺ Source und des Drains geringer ist als die der n⁻-Bereiche.
DE4121456A 1990-06-30 1991-06-28 LDD-Transistor und Verfahren zu seiner Herstellung Expired - Fee Related DE4121456C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900009896A KR930011031B1 (ko) 1990-06-30 1990-06-30 Ldd 제조방법 및 구조

Publications (2)

Publication Number Publication Date
DE4121456A1 true DE4121456A1 (de) 1992-01-09
DE4121456C2 DE4121456C2 (de) 1996-08-29

Family

ID=19300752

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4121456A Expired - Fee Related DE4121456C2 (de) 1990-06-30 1991-06-28 LDD-Transistor und Verfahren zu seiner Herstellung

Country Status (3)

Country Link
JP (1) JP2602589B2 (de)
KR (1) KR930011031B1 (de)
DE (1) DE4121456C2 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010000789A (ko) * 2000-10-19 2001-01-05 김주연 맥반석을 함유한 합성수지재 몰딩의 제조방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0071335A2 (de) * 1981-07-27 1983-02-09 Xerox Corporation Feldeffekttransistor
EP0083447A2 (de) * 1981-12-30 1983-07-13 Thomson Components-Mostek Corporation Dreifach diffundierte Anordnung mit kurzem Kanal
US4442589A (en) * 1981-03-05 1984-04-17 International Business Machines Corporation Method for manufacturing field effect transistors
EP0227971A1 (de) * 1985-12-17 1987-07-08 Siemens Aktiengesellschaft MOS-Transistor mit kurzer Gatelänge für hochintegrierte Schaltungen und Verfahren zu seiner Herstellung
US4697198A (en) * 1984-08-22 1987-09-29 Hitachi, Ltd. MOSFET which reduces the short-channel effect
DE3737144A1 (de) * 1986-11-10 1988-05-11 Hewlett Packard Co Metalloxid-halbleiter-feldeffekttransistor (mosfet) und verfahren zu seiner herstellung

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60263468A (ja) * 1984-06-12 1985-12-26 Toshiba Corp 半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4442589A (en) * 1981-03-05 1984-04-17 International Business Machines Corporation Method for manufacturing field effect transistors
EP0071335A2 (de) * 1981-07-27 1983-02-09 Xerox Corporation Feldeffekttransistor
EP0083447A2 (de) * 1981-12-30 1983-07-13 Thomson Components-Mostek Corporation Dreifach diffundierte Anordnung mit kurzem Kanal
US4697198A (en) * 1984-08-22 1987-09-29 Hitachi, Ltd. MOSFET which reduces the short-channel effect
EP0227971A1 (de) * 1985-12-17 1987-07-08 Siemens Aktiengesellschaft MOS-Transistor mit kurzer Gatelänge für hochintegrierte Schaltungen und Verfahren zu seiner Herstellung
DE3737144A1 (de) * 1986-11-10 1988-05-11 Hewlett Packard Co Metalloxid-halbleiter-feldeffekttransistor (mosfet) und verfahren zu seiner herstellung

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
US-Z.: IBM Techn. Disclosure Bulletin, Bd. 26, 1983, S. 2680-2681 *
US-Z.: IBM Techn. Disclosure Bulletin, Bd. 27, 1984, S. 1413-1414 *
US-Z.: IBM Techn. Disclosure Bulletin, Bd. 27, 1985, S. 6622-6623 *
US-Z.: IEEE Electron Device Letters, Bd. EDL-4, 1983, S. 406-408 *

Also Published As

Publication number Publication date
KR930011031B1 (ko) 1993-11-19
DE4121456C2 (de) 1996-08-29
JP2602589B2 (ja) 1997-04-23
JPH04233238A (ja) 1992-08-21
KR920001743A (ko) 1992-01-30

Similar Documents

Publication Publication Date Title
DE3628488C2 (de) Verfahren zur Herstellung von Isolationsstrukturen in MOS-Bauelementen
DE69221188T2 (de) Feldeffekttransistorstruktur und Verfahren zur Herstellung
DE10214066B4 (de) Halbleiterbauelement mit retrogradem Dotierprofil in einem Kanalgebiet und Verfahren zur Herstellung desselben
DE4341509C3 (de) MOS-Transistor und Verfahren zu dessen Herstellung
DE4212503C2 (de) Verfahren zur Herstellung eines Feldisolatorbereichs in einer Halbleitervorrichtung
DE2745857C2 (de)
DE19527131A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE3688057T2 (de) Halbleitervorrichtung und Methode zur Herstellung.
DE3932621A1 (de) Halbleitervorrichtung und verfahren zur herstellung derselben
DE10201864A1 (de) CMOS-Halbleitervorrichtung und -verfahren zur Herstellung derselben
DE3780484T2 (de) Loeschbarer programmierbarer nurlesespeicher mit gleitgate-feldeffekttransistoren.
DE2922015A1 (de) Verfahren zur herstellung einer vlsi-schaltung
DE60034265T2 (de) Halbleiterbauelement mit SOI-Struktur und dessen Herstellungsverfahren
DE2922016A1 (de) Vlsi-schaltungen
DE68928951T2 (de) Verfahren zur Herstellung einer integrierten Schaltung mit Bipolartransistoren
DE10052680C2 (de) Verfahren zum Einstellen einer Form einer auf einem Substrat gebildeten Oxidschicht
DE69105621T2 (de) Herstellungsverfahren eines Kanals in MOS-Halbleiteranordnung.
DE69226569T2 (de) Selbstjustierender Polysilizium-T-Gatekontakt
DE10208728B4 (de) Ein Verfahren zur Herstellung eines Halbleiterelements mit unterschiedlichen Metallsilizidbereichen
DE3728849A1 (de) Mis (metallisolatorhalbleiter)-halbleitervorrichtung und verfahren zur herstellung derselben
DE2911726A1 (de) Halbleitervorrichtung und verfahren zu deren herstellung
DE10242145B4 (de) Halbleiterbauelement mit lokaler Zwischenverbindungsschicht und Herstellungsverfahren
DE4121456A1 (de) Verfahren zur herstellung eines ldd-transistors, sowie dazugehoerige struktur
DE19654753C2 (de) Verfahren zum Herstellen eines Metalloxid-FET (MOSFET)
DE10261145A1 (de) Verbesserter Transistor mit abgesenktem Gate und ein Verfahren zur Herstellung desselben

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee