DE2347424A1 - Verfahren zur herstellung von halbleitereinrichtungen - Google Patents

Verfahren zur herstellung von halbleitereinrichtungen

Info

Publication number
DE2347424A1
DE2347424A1 DE19732347424 DE2347424A DE2347424A1 DE 2347424 A1 DE2347424 A1 DE 2347424A1 DE 19732347424 DE19732347424 DE 19732347424 DE 2347424 A DE2347424 A DE 2347424A DE 2347424 A1 DE2347424 A1 DE 2347424A1
Authority
DE
Germany
Prior art keywords
conductivity type
concentration
substrate
impurities
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19732347424
Other languages
English (en)
Inventor
Katsuhiko Ito
Takashi Tsuchimoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE2347424A1 publication Critical patent/DE2347424A1/de
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/053Field effect transistors fets
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/157Special diffusion and profiles

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Bipolar Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

Priorität: 20. September 1972, Japan, Nr. 93600/1972
Verfahren zur Herstellung von Halbleitereinrichtungen
Die Erfindung betrifft ein Verfahren zur Herstellung von Halbleitereinrichtungen, insbesondere von MOS-Feldeffekttransistoren des Verarmungstyps mit P-Kanal.
In den neuesten integrierten MOS-Halbleiterschaltungen ist das sogenannte E/D-Schaltungssystem entwickelt worden, bei dem MOS-Feldeffekttransistoren des Anreicherungstyps (enhancement=^) mit P-Kanal mit MOS-Feldeffekttransistoren des Verariaungstyps (depletion»D) mit P-Kanal in einer einzigen Schaltung kombiniert werden. Bei einem solchen System dient der Verarmungs-MOS-Transistor als Lasttransistor oder dergleichen. Die Schwellenspannung VT dieses Transistors ist steuerbar, v/odurch sich Verbssserungen insofern ergeben, als sich der Leistungsbedarf vermindern und die Verzögerungszeit der integrierten MOS-Halbleiterschaltung verkürzen lassen. Dabei müssen die P-Kanal-Feldeffektransistoren der beiden Typen, das heißt des Anreicherungstyps und des Verarmungetyps, in ein und dem selben Halbleitersubstrat vereinigt werden. Generell wird der Anreicherungs-MOS-Transistor mit P-Kanal einfach dadurch hergestellt, daß in einem N-Halbleitersubstrat Source- und Drainzonen des P-Typs geformt werden. Andererseits erfordert der Verarmungs-MOS-Transistor mit P-Kanal zur Ausbildung einer P-Kanal-Veraraungszone in der Produktion die Dotierung de3 Kanalbereichs mit P-Stör stoff en, um die Schvrel-
409816/0766
lenspannung V_ zu steuern.
Als Verfahren zur Steuerung der Schwellenspannung durch Störstoff-Dotierung ist bisher die Ionen-Einsatztechnik bekannt. Als Beispiel für die Anwendung bei der Fabrikation von MOS-Feldeffekttransistoren ist ein Verfahren genannt worden, bei dem zur Steuerung der Schwellenspannung Vm der Gatezone die Ionen mit einer derartigen Einsatzenergie eingesetzt werden, daß die Störstoffionen nur den Kanalbereich erreichen (John Macdougall, "Ion Implantation Offers a Bagful of Benefits for MOS», Electronics, 22. Juni 1970).
Vor der Fertigstellung der vorliegenden Erfindung hatten die Erfinder selbst ferner auf ein Verfahren hingewiesen, gemäß dem zur Steuerung der Gate-Schwellenspannung V™ durch Ioneneinsatz verhindert wird, daß Schwankungen in der Dotierungsmenge durch den Einsatz zu Streuungen oder Schwankungen in der Dicke der Gate-Oxidfilme und der Einsatzenergie bei den Einsatzvorgängen führen, wodurch eine hohe Genauigkeit in der Gate-Schwellenspannung V™ erzielt wird (Aufsätze von Mitsunori Warabisako und Shigeru Nishimatsu mit den Titeln "Ion Injection into Semiconductor", "Lattice Defect of Semiconductor Subjected to Ion Infection11 und "Ion Injection into MOS Construction", veröffentlicht bei dem am Physikalischen und Chemischen Forschungsinstitut in Tokio, Japan, vom 22. bis 24. Februar 1971 Abgehaltenen Riken-Symposium, wobei diese Aufsätze auch auf den Seiten 11 bis 21 in "Tlie Abstract Book for the Symposium11 herausgegeben vom Physikalischen und Chemischen Forschungsinstitut ..und der Gesellschaft für Angewandte Physik, Branch of Applied Property of Electron, veröffentlicht worden ist).
Im einzelnen haben die verschiedenen Veröffentlichungen den im Folgenden angegebenen Inhalt. Gemäß dem herkömmlichen Verfahren, bei dem die Rückflanke der Einsatzstörstoff-Verteilung gemäß der Kurve (A) der Fig. 9 in den beigefügten Zeichnungen verwendet wird, schv/ankt die Sohvellensrannurig Vm wegen der
409816/0766
'_ 3 —
Dicken-Streuungen der Gate-Oxidfilme oder der Schwankungen der Ionen-Einsatzenergie in" starkem Maße. Im Gegensatz dazu ist die Schwellenspannung nur geringen Schwankungen unterworfen und -läßt sich sehr präzise steuern, wenn die Ionen derart eingesetzt werden, daß der Maximalwert der Verteilung der Störstoffkonzentration durch den Ioneneinsatz im wesentlichen an der Siliciumoberfläche oder innerhalb des Halbleiters jenseits der Oberfläche auftritt, wie dies durch die Kurven (B) bzw. (C) in Fig. 9 veranschaulicht ist.
Die Erfinder hatten den Gedanken, die hochpräzise Steuermethode für die Gate-Schwellenspannung. V™ auf integrierte NOS-Schaltungen des Ξ/D-Typs (d.h. mit Anreicherung- und Verarmungs-Transistoren arbeitenden Typs) anzuwenden. Dazu wurden Versuche zum Einsatz von P-Störstoffionen in den Kanalbereich eines Anreicherungs-MOS-Transistors mit P-Kanal durchgeführt, wobei sich die folgenden Tatsachen herausstellten (vergl. Fig. 6):
(1) Nimmt die Menge der durch Ioneneinsatz in den Kanalbereich eingeleiteten .Störstoffe zu, so verschiebt sich äie Kur\re Gate-Spannung - Drain-Strom (V~ - I-pq) parallel zu sich selbst, und die Schwellenspannung Vm nimmt ab. .
(2) ¥ird die Menge der eingeleiteten Störstoffe weiter erhöht, so erreicht die Schwellenspannung Vm positive Werte, und der Betriebsmodus des Transistors ändert
sich in denjenigen eines Verarmungs-Transistors.
(3) Wird die Menge der eingeleiteten Störstoffe noch weiter erhöht, so daß die Schwellenspannung Vm einen Wert von annähernd +3V erreicht, .so tritt ein Source-Drain-Leckstrom Ι-ηοΤ auf, der sich nicht durch die Gate-Spannung steuern läßt.
4098 16/0766
Der Leckstrom verursacht in dem Transistor unnötigen Leistungs verbrauch. Außerdem führt e-r zu einer Verhinderung in der Integrationsclichte sowie zu Nachteilen im Betrieb einer integrierten .Schaltung. Als Ursache für die Entstehung dieses Leckstroms v/erden folgende Umstände angesehen. Beim MOS-FeIdeffekttransistor ist die Tiefe , gemessen von der Oberfläche, innerhalb der sich die Steuerung mittels des Feldeffekts bewerkstelligen läßt, Grenzen unterworfen. Diese Tiefe von der Oberfläche aus wird gewöhnlich als maximale Oberflachen-Verarmungsschichttiefe (oder -diclie) x, bezeichnet, die durch den folgenden Ausdruck gegeben ist:
wobei φγ das Fermipotential, N. die Störstoffkonzentration,
e„ die spezifische Induktivität d.es Halbleiters, e die ε t ο
Elektrisitätskonstante von Vacuum und q. die Elementarladung bedeuten.
Fig. 7 veranschaulicht die Störstoffkonzentration N^ eines PN-Übergangs in dem Fall, daß Borionen, d.h. die Ionen eines
Störstoffelements des P-Typs, in einen N-Siliciumhalbleiter
15 -"5 mit einer Substrat-Störstoffkonzentration NDS =2x10cm mit einer Beschleunigungssriannung von 31 KeV und einer Ober-
11 —2
flächendichte von 10 χ 10 cm eingesetzt worden sind. Die Verteilung der St or stoff konzentration N^ v/ird nach der LSS-' Theorie (der Theorie von Lindhard, Scharff und Schilt) berechnet. Die Tiefe x. des Übergangs wird etwa 1,700 A. Wie in Fig. 8 veranschaulicht, ist daher derjenige Teilbereich 7' eines P-Kanals 7, der zwischen der maximalen Tiefe x^max der Oberflächenverarmungsschicht und der Tiefe χ. --des Übergangs liegt, durch den Feldeffekt der Gatezone nicht steuerbar. Durch diese "Passage" 7T des P~Leitungst3rps fließt der oben erwähnte Leckstrom. (Gemäß Fig. 7 berechnet sich ^3x- = 1.000 durch Näherimg, wobei angenommen wird, daß die Storstoffkon-
17 — ^
zentration ΝΛ =10 cm ^ beträgt und in Tiefenric'htung konstant
409816/0766 bad oriqinal
. 2347A24
ist.) Wie gesagt, ist der durch den Feldeffekt der Gatezone nicht gesteuerte Teilbereich des P-Kanals die Ursache für den Leckstrom.
Aufgabe der jT.rfindirn.^; ist es, den Leckstrom durch lonenej.nsatz in einem MOS-Feldeffe^ttransistor des Verarroungstyps nit P-Kanal zu vermindern. Zur Aufgabe der Erfindung gehört es auch, die Schwellenspannung Vm einer MOS-Halbleitereinrichtuiig genau zu steuern.
Zur Lösung dieser Aufgabe besteht das erfindungsgemäße Verfahren zur Herstellung einer Halbleiterei?irichtung darin, daß mindestens der erste Schritt der Bildung einer dotierten Störstoffschicht eines ersten Leitfähigkeitstyps so ausgeführt wird, daß der Maximalwert der schwankenden Konzentration dieses Störstoffs des ersten Leitungstyps im wesentlichen an einem Oberflächenteil eines Halbleitersubstrats oder in einem inneren Bereich des Substrats auftritt, und daß der zweite Schritt des Einsatzes von Störstoffionen eines zweiten Leitungstyps, der dem ersten Leitungstyp entgegengesetzt ist, so ausgeführt wird, daß die schwankende Konzentration des Störstoffs des zweiten Leitungstyps ihr Maximum in einem inneren Teil des Substrats aufweist, wobei die Störstoffkonzentration der durch den zweiten Schritt geformten dotierten Schicht an der Substratoberfläche einen kleineren Wert hat als die Störstoffkonzentration der in dem ersten Verfahrensschritt geformten dotierten Schicht.
Eine andere Ausführungsform des erfindungsgemäßen Verfahrens zur Herstellung einer MOS-Halbleitereinrichtung des Verarmungstyps mit P-Kanal besteht darin, daß eine mit einem P-Störr.toff dotierte Schicht in einem N-Halbleitersubstrat, acis an seiner Oberfläche einen Isolationsfilm aufweist, derart geformt wird, daß der Maximalwert der Störstoffkonzentrations-Verteilung; im wesentlichen an der Grenzschicht zwischen dem-'Substrat und dem Isolationsfilm oder innerhalb der maximalen Tiefe der
., ;, 409816/0768
BAD ORiGINAL
23 47/: 2 4 '
Oberflächenverarmungsschicht innerhalb des Substrats auftritt, und daß N-Störstoffe" in einer Ilenge, die ausreicht, um die P-Störstoffkonzentration der mit dein P-Störstoxf dotierten Schicht in der Umgebung der maximalen Tiefe der Verarmungsschicht zu kompensieren, einem Ioneneinsatz unterworfen werden, so daß der Ilaxinalwert der Stör Stoffverteilung in der Umgebung der maximalen Tiefe der Verarmungsschicht auftritt.
Gemäß den genannten Ausfuhrungsformen werden die P-Störstoffe in demjenigen Bereich innerhalb der mit dem P-Störstoff dotier-' ton Schicht, die tiefer ist als die maximale Tiefe der Verarmungsschicht, aufgehoben, und der neue PN-Übergang rückt von der maximalen Tiefe der Verarmungsschicht oder über diese hinaus näher an die Oberfläche. Der Leckstrom zwischen einer Source" zone und einer Drainzone, zwischen denen eine derartige mit einem P~Störstoff dotierte Schicht als Kanal besteht, wird somit erheblich vermindert. Gleichzeitig liegen die N-Störstoffe an der Substratober "lache in außerordentlich geringer .Anzahl vor und können gegenüber den P-Storstoffen, die das Maximum der Störstoffkonzentratioiis-Verteilung an dem Teil der Substratoberfläche oder in der Nähe davon aufweisen, vernachlässigt werden. Die Gate-Schwellenspannung Vn1 wird durch den Ioneneinsatz an N-Störstoffen kaum beeinflußt, was durch eine Reihe von experimentellen Ergebnissen nachgewiesen worden ist.
Die Erfindung wird in der nachstehenden Beschreibung bevorzugter Ausführungsbeispiele anhand der Zeichnungen näher erläutert. In den Zeichnungen zeigen
'Fig. 1a bis 1e Vertikalcchnitte durch eine
Halbleitereinrichtung in verschiedenen Stufen eines erfindungsgemäßen Herstellungsverfahrens;
409816/0756 BADOR1CNAL
, . 2347Α24
Fig. 2 ein Diagramm rait Kurven, die die Verteilung der Störstoffkonzentration in einem erfindungsgeraäßen Ausführungsbeispiel zeigen;
Fig. 3 einen Vertikalschnitt durch die Halbleiter einrichtung der Fig. 1 nach ihrer Vollendung»
■Fig. 4a und 4b sowie Fig. 5a und 5b
Diagramme mit Kurven, die Verteilungen der Störstoffkonzentration, jeweils vor dem Einsatz von Störstoffen (a) und nach dem Einsatz von Störstoffen (b) gemäß v/eiteren Ausführungsformen der Erfindung angeben;
Fig. 6 und 7 Diagramme zur Erläuterung des
prinzipiellen erfindungsgemäßen Aufbaus, v/obei in Fig. 6 Kurven eingezeichnet sind, die den Source-Drain-Strom über der Gate-Spannung wiedergeben, während die Kurven in Fig. 7 die Verteilung der Störstoffkonzentration angeben?
Fig. 8 einen Vertikalschnitt durch eine herkömmliche KOS-Halbleitereinrichtung; und
Fig. 9 ein Diagramm von Verteilungskurven der
Störstoffkonzentration beim Ioneneinsatz zur Steuerung der Schwellenspannung Vm von MOS-Halbleitereinrichtungen.
Die Figuren 1a bis 1e geben ein Herstellungsverfahren wieder, bei dem die'vorliegende Erfindung auf eine MOS-Feldeffekttransistor des Verarmungstyps mit P-Kanal angewandt wird,
: _ ,v,- . 409816/0766
2347*24
und veranschaulichen die Zustände der Halbleitereinrichtung •zu aufeinanderfolgenden verschiedenen Stufen. Gesäß Fig. 1a wird ein N-Siliciumsubstrat 1
vorbereitet. Die Substratoberfläche wird oxydiert, so daß ein ili.'; 2 entsteht.
Gemäß Fig. 1b sind Teile des Siliciumoxidfilms durch Fotoätzung entfernt worden. In die freigelegten Teile des Siliciumsubstrats werden Akzeptoren, beispielsweise Boratome, eindiffundiert, so daß eine Sourcezone 3 und eine Drainzone 4, jeweils des P~Leitungstyps, gebildet werden.
Gemäß Fig. 1c wird der Cxidfilm auf dem Substrat an der Stelle, an der die Gatezone bestehen soll, zwischen der Source- und der Drainzone durch Fotoätzung entfernt.
Gemäß Fig. 1d wird das Substrat nochmals einer thermischen Oxydation unterworfen, so daß auf dem freigelegten Teil ein Oxidfilm 5 mit einer Dicke von 1.000 A entsteht, der den Gate-Isolationsfilm bilden soll.
Gemäß Fig. 1e v/erden zum einen in das Substrat 1 durch den Ox dfilm 5 hindurch Borione eingesetzt, die in dem Oberflächenbereich des Substrats eine P-dotierte Schicht 6 bilden. Die Beschleunigungsspannung für die Borione wird in diesem Moment auf 31 KeV eingestellt, so daß der Maximalwert der Verteilung der Störstoffkonzentration im wesentlichen an der Zwischenschicht zwischen dem Oxidfilm und dem Siliciumsubstrat oder innerhalb des Substrats liegt. In diesem' Fall haben die Verteilungskurven der P-Störstoffkonzentration einen Verlauf, wie er in Fig. 2 durch die strichpunktierten Linien (a) und; (b) wiedergegeben ist. Vorzugsweise liegt jedoch die Oberflächenkonzentration etwas unter dem Maximalwert der Verteilung. Die Oberflächenkonzentration läßt sich in einem Bereich von etwa 0,1 bis 1 einstellen. In Fig. 2 ist die Substrattiefe mit χ bezeichnet, wobei χ - 0 die Substratoberfläche bedeutet (vergl. au'Vh F":g. 1e). Die maximale Tiefe der Oberflächenverarmungsscbicht ist in der Störstoffverteilung mit xd a bezeichnet. Der gegenüber der Tiefe x-dmax tiefer liegende
409816/0766
Teil j.nvertiert zu einem P-leitenden Bereich und wird daher 'die Ursache eines Leckstroms. Dabei wird die P-Inversion durch den anschließenden Einsatz von Phosphor aufgehoben.
Gemäß Fig. 1e wird, wie gesagt, ferner durch den Oxidfilm Phosphor in das Substrat eingesetzt, so daß innerhalb des Substrats eine N-dotierte Schicht entsteht. In diesem Fall beträgt die Beschleunigungsspannung für die Phosphorionen 163 KeV, und der Einsatz erfolgt bei 1,3 x 1011 cm"2. In diesem Fall weist die Konzentrations-Verteilungskurve für die mit dem N-Störstoff dotierte Schicht, die durch den Einsatz von Phosphor erzeugt worden ist, ihren maximalen Wert an der Tiefe Xo a auf, wie dies durch die gestrichelten Linien (c) und (d) in Fig. 2 angegeben ist. An dem Teil der Substratoberfläche (x = O) wird die Störstoffkonzentration der IT-dotierten Schicht gegenüber derjenigen der P-dotierten Schicht hinreichend kleiner gemacht. Die Phosphorkonzentration wird außerdem in einem Bereich innerhalb der maximalen Tiefe der Oberflächenverarmungsschicht gegenüber der Borkonzentration genügend klein gemacht, so daß die Trägerdichte in diesem Bereich im wesentlichen durch das Bor bestimmt wird.
Da die Störstoffe der P-dotierten Schicht und die der N-dotierten Schicht entgegengesetzten Leitungstyp-aufweisen, heben cie einander auf. Infolgedessen ergeben sich Konzentrationsverteilungskurven, die in Fig. 2 mit den ausgezogenen Linien (f) und (g.) angegeben .sind.
Die P-Störstoffe v/erden von den N-Störstoffen aufgehoben, die so eingesetzt sind, daß die Spitze der Verteilung nahe an der Tiefe X-," liegt. Die P-Störstoffe werden in ihrer Konzentration stark reduziert, und ihre Konzentrationskurve'"nimmt abrupt ab. Entsprechend liegt die Spitze der \ferteilung der Phosphor- cc er N-Störstoffe im wesentlichen bei 3C0 , so daß ein etwas weniger •tiefer Bereich (bei x'.) präzise gebildet wird.
409816/0 766
BAD ORiGfNAL
Der Einsatz der N-Storstoffe gestattet eine Anordnung des 'PN-Übergangs in einer Tief e~ von etwa 1.000 A tinter der Trennfläche zwischen dem Siliciumoxidfilm und dem Siliciumsubstrat. Somit wird es möglich, die PIT-Üb er gangs zone vreniger tief als nach dera Stand der Technik zu gestalten.
Andererseits liegt die Spitze der Verteilung der durch den Ioneneiiisatz eingeleiteten H-Storstoffe in einem inneren Teil des Siliciumsubstrats jenseits der Grenzfläche zwischen dem Siliciumoxidfilm und dem Substrat (d.h. jenseits der Substr&toberflache), so daß die eingesetzten Störstoffe eine an der Substratoberfläche genügend verringerte Konzentration aufweisen. Aus diesem Grund beeinflussen die IT-Storstoffe die Verteilung der P-Störstoffkonzentration in der Umgebung der Siliciumsubstra tober fläche vor dem Einsatz der N-Störstoffe kaum. In diesem Zusammenhang sei darauf hingewiesen, daß dann, wenn zur Kompensation des nicht steuerbaren P-Kanalbereichs mit einer Diffusion von Phosphor gearbeitet wird, die Störstoffkonzentrationsverteilung des Phosphors an der Siliciumsubstratoberfläche am größten wird und sich dort gegenüber dem Zustand vordem Eindiffundieren des Phosphors erheblich ändert.
Da die Schwellenspannung Vm des I!üS~Feldeffekttransistors durch die Konzentration derjenigen Träger bestimmt wird, die in einen Bereich zwischen der Halbleiteroberfläche und der maximalen Tiefe x,qmax der Oberflächenverarmungsschicht vorhanden sind, hängt diese Schwellenspannung von der Konzentration der bis zu dieser Tiefe x. hinunter eingesetzten Bor- und Phosphorstörstoffe ab. Im Falle der vorliegenden Erfindung ist die Störstoffkonzentration an Phosphor in dein genannten Bereich im Vergleich zu derjenigen an Bor genügend klein, so daß die Gate-Schwellenspannung Vm im wesentlichen nur durch den Einsatz von Bor bestimmt wird.
409816/0766
7347424
Ein lonen-Einsatzgerät ist mit einen Instrument zur Messung 'der Einsatzi-ienge, etwa einem Strahlennionitor, ausgerüstet, so daß sich die eingesetzten Bor- und Pliosphormengen genau steuern lessen. Daher ist es möglich, die Schwellenspannung Vn1 mit hoher Genauig3ie.it zu steuern. In diesem Fall kann beider Herstellung entweder der Ioneneinsatz- der N-Störstoffe oder die Dotierung mit dem P-Störstoffen vorangehen.
Fig. 3 zeigt den fertigen Zustand des nach dem obigen Verfahren hergestellten KOS-Feldeffekttransistors. In Fig. bedeutet die Bezugsziffer 7 einen P-Kanal, während mit 8 eine auf dem Isolierfilm 5 angeordnete Gateelektrode bezeichnet ist. Elektroden und Zuleitungen S, D und G dienen ferner zum Anschluß an die Sourcezone 3, die Drainzone 4 bzw. die Gateelektrode 8.
In Fig. 2 und 3 gibt die Tiefe x. die Lage des PN-Übergangs
nach dem Phosphoreinsatz an.
Wie im Zusammenhang mit dem obigen Ausführungsbeispiel erläutert, vermittelt die vorliegende Erfindung folgende Wirkungen:
(1) Die Störstoffverteilung in Tiefenrichtung des Halbleiters läßt sich abrupt absenken, so daß die ursprüngliche Störstoffkonzentration an der Halbleiteroberfläche oder in deren Umgebung selbst durch den Einsatz von Phosphor kaum verändert wird. Infolgedessen läßt sich die Lage des PN-Übergangs präzise steuern. Gleichzeitig läßt sich ein dünner PN-Übergangsbereich erzeugen.
(?.) Die Gate-Schwellenspannung Vm läßt sich präzise steuern.
40 9 816/0766
BAD
(35) Dank der Y/irkung (2) läßt sich der Leckstrom in dein MOS-Földeffekttransistor des Verarmungstyps reduzieren.
In dem obigen Ausführungsbeispiel wird zur Dotierung von Bor für die Steuerung der Schwellenspannung VT eines MIS-FeIdeffekttransistors mit Ioneneinsatz gearbeitet; die vorliegende Erfindung läßt sich jedoch zur Dotierung von Bor auch in Verbindung mit einer thermischen Diffusion oder sonstigen Techniken anwenden.
Ferner ist das obige AusfUhrungsbeispiel anhand eines MOS-FeIdeffekttransistors mit P-Kanal beschrieben worden; die vorliegende Erfindung läßt sich in ähnlicher Weise auch bei einem MOS-Feldeffektelement mit N-Kanal anwenden. Um beispielsweise den Leckstrom Ιτ^τ zwischen Source und Drain eines Verarmungs-MOS-Transistors mit N-Kanal zu vermindern, der beispielsweise durr.h Ioneneinsatz von Phosphor in den Kanal eines Anreicherungs-MOS-Transistors mit N-Kanal unter Verwendung von Al2O, für den Gate-Oxidfilm hergestellt worden ist, läßt sich der .Ioneneinsatz von Bor ferner in der Umgebung der maximalen Tiefe xdmax der Verarmungsschicht des Kanals durchführen.
Außer der Steuerung der Schwellenspannung VT eines MIS-FeIdeffekttransistors ist die vorliegende Erfindung auch auf folgenden Gebieten anwendbar:
(1) Beim Bipolar-Transistor: Bei derartigen Bipolartransistoren nach dem Stand der Technik hat die Verteilung der Störstoffkonzentration den in Fig. 4a gezeigten Verlauf. Die Lage des Basis-Kollektor-übergangs J ist auf der Herstellungsstufe starken Schwankungen unterworfen, so daß die Verteilungen der Orenzfrequenz f™ und des Stromverstärkungsfaktors hp2 stark ungleichmäßig sind.
409816/0766
Wird der Ioneneinsatz so durchgeführt, daß die Spitze der Verteilung in die Nähe des Basis-Kollektor-Übergangs J„j> rückt, so gelangt die Lage des sich ergebenden Basis-Kollektor-Übergangs an die in Fig. 4b gezeigte Stelle J'r«t> > wobei gleichzeitig die Lagegenauigkeit erhöht wird. Die Ungleichförmigkeit in den Verteilungen von und hprg können somit verringert werden.
Außerdem läßt sich die Basisbreite w, erheblich auf den \Jert w'>, vermindern, wodurch es möglich wird, Transistoren mit hoher Grenzfrequenz und hohem Stromverstärkungsfaktor herzustellen.
(2.) Bei der Diode mit variabler Kapazität: Falls bei einer derartigen Diode mit variabler Kapazität nach dem Stand der Technik, die infolge doppelter Diffusion einen übermäßig abrupten Übergang aufweist, wie dies anhand der S tör stoff konzentrationverteilung in Fig. 5a gezeigt ist, der Ioneneinsatz gemäß der Kurve (c)' der Fig. 5b durchgeführt wird, steigt der Gradient der StörStoffkonzentration. Infolgedessen wird die Kapazitäts-Änderungszahl größer, so daß die Empfindlichkeit der Kapazität bezüglich der Spannung verstärkt wird.
(3) Bei der lichtemittierenden Diode:
Wie anhand von Fig. 2 am Beispiel des MOS-Transistors erläutert, ist es erfindungsgemäß möglich, einen sehr dünnen PH-ÜbergQngsbereich auszubilden. Bei einen derartig dünnen FN-Übergangsbereich werden dayrn emittierte Lichtstrahlen nur in geringem Maße
409816/0766
23 4 7 A 2
absorbiert, da der Abstand zur Oberfläche kleiner ist als nach den Stand der Technik., Die Strahlungsleistung wird somit verstärkt.
409816/0766

Claims (2)

  1. 2347^24
    Patentansprüche
    1 .y Verfahren zur Herstellung einer Halbleitereinrichtun;;, dadurch "gekennzeichnet, daß in einem ersten VerfahrensGehritt eine mit einem Störstoff eines ersten Leitungstypa dotierte Schicht gebildet wird, in der der Maximalwert der Konzentration an Störstoff des ersten Leitungstyps im wesentlichen ε.η einem Teil der Oberfläche des Halbleiter-Substrats oder in einem inneren Teil dienes Substrats l-iest, und daß in einem zweiten Verfahrensschritt Störstoffione eines zweiten Leitungstyps, der zu dem ersten Leitungstyp entgegengesetzt ist, eingesetzt v/erden, so daß die Konzentration der Störstoffe des zweiten Leitungstyps innerhalb des Substrats am größten wird, wobei die Storstoffkonsentration der in den zweiten Verfahrensschritt gebildeten dotierten Schicht an der Substratoberfläche einen ausreichend kleineren Wert hat als die Störstoffkonzentration der in dem ersten Verfahrensschritt gebildeten dotierten Schicht.
  2. 2. Verfahren zur Herstellung einer Verarmungs-MIS-Ealbleitereinrichtung, dadurch gekennzeichnet, daß in einem Halbleitersubstrat eines ersten Leitungstyps, das an seiner Oberfläche einen Isolierfilm aufweist, veine mit einem Störstoff eines zweiten Leitungstyps dotierte Schicht gebildet wird, wobei der zweite Leitungstyp zu dem ersten entgegengesetzt ist, und wobei die Störstoffkonzentration in der dotierten Schicht
    409816/0766
    •im v/es entliehen an einem Teil der Grenzfläche zwischen dem Substrat und den Isolierfilm oder in einem inneren Teil dos Substrats innerhall") einer maximalen Tiefe der Oberflächen« verarmungsschicht am größten vircl, und daß Störstoffe desgenannten ersten Leitungstypμ durch loneneinsatz derart eingebracht werden, do 3 der. j^azinale Vrert der Störstoff konzentration nahe an die genannte maximale Tiefe der Oberflächenverarmungsschicht gebracht wird, wobei die Störstoffe des besagten ersten Leitungstyps in einer Menge verwendet werden, die erforderlich ist, um die Konzentration an Störstoffen des zweiten Leitungstyps in der Umgebung der maximalen Tiefe der Oberflächenveramungsschicht in der mit dem Störstoff des zweiten Leitungstyps dotierten Schicht zu kompensieren.
    BAD ORIGINAL «4098 16/0766
    Leerseite
DE19732347424 1972-09-20 1973-09-20 Verfahren zur herstellung von halbleitereinrichtungen Pending DE2347424A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP47093600A JPS4951879A (de) 1972-09-20 1972-09-20

Publications (1)

Publication Number Publication Date
DE2347424A1 true DE2347424A1 (de) 1974-04-18

Family

ID=14086796

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19732347424 Pending DE2347424A1 (de) 1972-09-20 1973-09-20 Verfahren zur herstellung von halbleitereinrichtungen

Country Status (6)

Country Link
US (1) US3891468A (de)
JP (1) JPS4951879A (de)
DE (1) DE2347424A1 (de)
FR (1) FR2200621B1 (de)
GB (1) GB1450171A (de)
NL (1) NL7312928A (de)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4021835A (en) * 1974-01-25 1977-05-03 Hitachi, Ltd. Semiconductor device and a method for fabricating the same
JPS5180177A (en) * 1975-01-08 1976-07-13 Hitachi Ltd Handotaisochino seizohoho
DE2507613C3 (de) * 1975-02-21 1979-07-05 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Herstellung eines invers betriebenen Transistors
US4038106A (en) * 1975-04-30 1977-07-26 Rca Corporation Four-layer trapatt diode and method for making same
US4011105A (en) * 1975-09-15 1977-03-08 Mos Technology, Inc. Field inversion control for n-channel device integrated circuits
US4035823A (en) * 1975-10-06 1977-07-12 Honeywell Inc. Stress sensor apparatus
US4017888A (en) * 1975-12-31 1977-04-12 International Business Machines Corporation Non-volatile metal nitride oxide semiconductor device
US4111720A (en) * 1977-03-31 1978-09-05 International Business Machines Corporation Method for forming a non-epitaxial bipolar integrated circuit
US4132998A (en) * 1977-08-29 1979-01-02 Rca Corp. Insulated gate field effect transistor having a deep channel portion more highly doped than the substrate
US4276095A (en) * 1977-08-31 1981-06-30 International Business Machines Corporation Method of making a MOSFET device with reduced sensitivity of threshold voltage to source to substrate voltage variations
US4350991A (en) * 1978-01-06 1982-09-21 International Business Machines Corp. Narrow channel length MOS field effect transistor with field protection region for reduced source-to-substrate capacitance
US4266985A (en) * 1979-05-18 1981-05-12 Fujitsu Limited Process for producing a semiconductor device including an ion implantation step in combination with direct thermal nitridation of the silicon substrate
DE3003391C2 (de) * 1980-01-31 1984-08-30 Josef Dipl.-Phys. Dr. 8041 Fahrenzhausen Kemmer Strahlungsdetektor mit einem passivierten pn-Halbleiterübergang
US4315781A (en) * 1980-04-23 1982-02-16 Hughes Aircraft Company Method of controlling MOSFET threshold voltage with self-aligned channel stop
JPS56155572A (en) * 1980-04-30 1981-12-01 Sanyo Electric Co Ltd Insulated gate field effect type semiconductor device
US4656493A (en) * 1982-05-10 1987-04-07 General Electric Company Bidirectional, high-speed power MOSFET devices with deep level recombination centers in base region
US4474624A (en) * 1982-07-12 1984-10-02 Intel Corporation Process for forming self-aligned complementary source/drain regions for MOS transistors
US4519127A (en) * 1983-02-28 1985-05-28 Tokyo Shibaura Denki Kabushiki Kaisha Method of manufacturing a MESFET by controlling implanted peak surface dopants
US5111260A (en) * 1983-06-17 1992-05-05 Texax Instruments Incorporated Polysilicon FETs
US4575746A (en) * 1983-11-28 1986-03-11 Rca Corporation Crossunders for high density SOS integrated circuits
US5156990A (en) * 1986-07-23 1992-10-20 Texas Instruments Incorporated Floating-gate memory cell with tailored doping profile
US5036375A (en) * 1986-07-23 1991-07-30 Texas Instruments Incorporated Floating-gate memory cell with tailored doping profile
US4979005A (en) * 1986-07-23 1990-12-18 Texas Instruments Incorporated Floating-gate memory cell with tailored doping profile
US5010377A (en) * 1988-03-04 1991-04-23 Harris Corporation Isolated gate MESFET and method of trimming
US4948746A (en) * 1988-03-04 1990-08-14 Harris Corporation Isolated gate MESFET and method of making and trimming
GB2233822A (en) * 1989-07-12 1991-01-16 Philips Electronic Associated A thin film field effect transistor
JPH0369167A (ja) * 1989-08-08 1991-03-25 Nec Corp 埋め込み型pチャネルmosトランジスタ及びその製造方法
KR940005293B1 (ko) * 1991-05-23 1994-06-15 삼성전자 주식회사 게이트와 드레인이 중첩된 모오스 트랜지스터의 제조방법 및 그 구조
JP2729130B2 (ja) * 1992-04-16 1998-03-18 三菱電機株式会社 半導体装置の製造パラメタの設定方法及びその装置
KR960008735B1 (en) * 1993-04-29 1996-06-29 Samsung Electronics Co Ltd Mos transistor and the manufacturing method thereof
US5571737A (en) * 1994-07-25 1996-11-05 United Microelectronics Corporation Metal oxide semiconductor device integral with an electro-static discharge circuit
JPH08264798A (ja) * 1995-03-23 1996-10-11 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置作製方法
US7348227B1 (en) * 1995-03-23 2008-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JPH10189920A (ja) * 1996-12-27 1998-07-21 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
US7151017B2 (en) * 2001-01-26 2006-12-19 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US7419892B2 (en) * 2005-12-13 2008-09-02 Cree, Inc. Semiconductor devices including implanted regions and protective layers and methods of forming the same
JP2011210901A (ja) * 2010-03-29 2011-10-20 Seiko Instruments Inc デプレッション型mosトランジスタ
JP2012004471A (ja) * 2010-06-21 2012-01-05 Toshiba Corp 半導体装置及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1261723A (en) * 1968-03-11 1972-01-26 Associated Semiconductor Mft Improvements in and relating to semiconductor devices
US3895966A (en) * 1969-09-30 1975-07-22 Sprague Electric Co Method of making insulated gate field effect transistor with controlled threshold voltage
US3725136A (en) * 1971-06-01 1973-04-03 Texas Instruments Inc Junction field effect transistor and method of fabrication
US3789504A (en) * 1971-10-12 1974-02-05 Gte Laboratories Inc Method of manufacturing an n-channel mos field-effect transistor
US3756862A (en) * 1971-12-21 1973-09-04 Ibm Proton enhanced diffusion methods
JPS507915A (de) * 1973-05-30 1975-01-27

Also Published As

Publication number Publication date
US3891468A (en) 1975-06-24
NL7312928A (de) 1974-03-22
FR2200621A1 (de) 1974-04-19
JPS4951879A (de) 1974-05-20
GB1450171A (en) 1976-09-22
FR2200621B1 (de) 1976-05-14

Similar Documents

Publication Publication Date Title
DE2347424A1 (de) Verfahren zur herstellung von halbleitereinrichtungen
DE69432918T2 (de) Verfahren zum Herstellen eines CMOS-Bauteil mit Hoch- und Niedrigspannungstransistoren
DE4112072C2 (de) MIS-Transistor mit hoher Stehspannung und Verfahren zu seiner Herstellung
DE3029125C2 (de) Halbleiterspeicher
DE2214935C2 (de) Integrierte MOS-Schaltung
DE2439875C2 (de) Halbleiterbauelement mit negativer Widerstandscharakteristik
DE4223272C2 (de) Halbleitervorrichtung mit einer Wannenstruktur und Verfahren zu deren Herstellung
DE3116268C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2700873A1 (de) Verfahren zur herstellung von komplementaeren isolierschicht-feldeffekttransistoren
DE102005035029A1 (de) Halbleiterbauteil und Verfahren zu seiner Herstellung
DE2338239A1 (de) Integrierte halbleiterschaltung
DE2028146A1 (de) Transistoren und Verfahren zu deren Herstellung
DE2902368A1 (de) Komplementaer-mos-inverter
DE2419019B2 (de) Verfahren zur Herstellung eines Sperrschicht-Feldeffekttransistors
DE112006002377B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE19710233A1 (de) Halbleitereinrichtung und Herstellungsverfahren derselben
DE4112044A1 (de) Halbleitereinrichtung mit wenigstens zwei feldeffekttransistoren und herstellungsverfahren fuer diese
DE3124283A1 (de) Halbleiteranordnung und verfahren zu dessen herstellung
DE2218680C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2533460A1 (de) Verfahren zur einstellung der schwellenspannung von feldeffekttransistoren
DE2318179C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE10207740B4 (de) Verfahren zur Herstellung eines p-Kanal-Feldeffekttransistors auf einem Halbleitersubstrat
EP0973205A2 (de) Hochspannungs-MOS-Transistor
EP0088399B1 (de) Spannungsfester MOS-Transistor für höchstintegrierte Schaltungen
DE3139169A1 (de) Verfahren zur herstellung von feldeffekttransistoren mit isolierter gate-elektrode

Legal Events

Date Code Title Description
OHJ Non-payment of the annual fee