JPH0369167A - 埋め込み型ｐチャネルｍｏｓトランジスタ及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路の構造及び製造方法に関する。

〔従来の技術〕

半導体集積回路はスタンバイ時の低消Ｗ電力性、論理閾
値の安定性などから０Ｍ０３回路が主流となっており、
一方、微細化の重要性も増している。

ＣＭＯ３用のＭＯＳトランジスタ構成としては大きくわ
けてＮチャネルトランジスタ、Ｐチャネルトランジスタ
の双方にゲート電極としてｎ形ポリシリコンを用い、Ｎ
チャネルトランジスタは表面チャネル型、Ｐチャネルト
ランジスタは埋め込みチャネル型とする構成と、Ｎチャ
ネルトランジスタにはｎ形ポリシリコン、Ｐチャネルト
ランジスタにはｐ形ポリシリコンをゲート電極として用
い、双方とも表面チャネル型とする構成の２つかある。

微細化には後者の方が製造マージンの面で適しているが
、ｎ形ポリシリコンとｐ形ポリシリコンの結線に伴う接
合形成や不純物の相互拡散による高抵抗化の問題、ｐ形
ポリシリコン中のボロンの酸化膜およびその直下の基板
への拡散によるＰチャネルトランジスタの閾値電圧の変
化など不安定な要因が本質的な問題として存在している
。そのため、ＣＭＯ３Ｉ成としては前者の構成が主流と
なっている。

〔発明が解決しようとする課題〕

しかし、この場合微細化を進めてチャネル長が０．５μ
律以下となるディープサブミクロン領域で動作可能なＰ
チャネルトランジスタを構成するには、埋め込みチャネ
ルの深さ０．１μｌまたはそれ以下の極めて浅い層とし
て形成する必要がある。

そのため、従来の埋め込みチャネル型Ｐチャネルトラン
ジスタでは、ボロンの低加速イオン注入だけではボロン
分布の拡がりのために十分な浅さが確保できないため、
第３図（ａ）に示すようにボロンの低加速イオン注入に
加えて、やや深めに砒素をイオン注入し、バンチスルー
防止とするとともにボロン分布１の裾の部分の電荷を逆
のタイプの不純物である砒素分布２の電荷で打ち消して
全不純物電荷の和の絶対値４の分布に示すように等価と
して浅い接合が形成できるように工夫している。

３はリン分布を示す、この構造では、全体の熱処理終了
後の第３図（ｂ）において基板表面のボロン濃度がトラ
ンジスタの閾値の設計値によって定まるある一定の濃度
（第３図（ｂ）では２　ｘ　１０１７＋、ｎ−’）とな
るように予め高めに設定してボロンのプロファイルを形
成する。ボロン濃度が熱処理後に下がる主な原因は表面
の酸化膜へのボロンの吸い出し現象と基板内部へのボロ
ン拡散である。このようにして形成されたチャネルドー
プを持つ埋め込みチャネル型Ｐチャネルトランジスタは
動作可能であるが、ボロンのプロファイルが急峻である
ために熱的擾乱に弱く、熱処理が設計より多めに行なわ
れると、第３図（Ｃ）のようにボロンの基板内への拡散
のために表面濃度が下がり、閾値電圧が増加してしまう
。

このように、従来の埋め込みチャネル型Ｐチャネルトラ
ンジスタの構造、および製造方法は熱的擾乱に弱いとい
う欠点を持っている。

本発明の目的は熱的擾乱により強い埋め込みチャネル型
Ｐチャネルトランジスタの構造およびその製造方法を提
供することにある。

〔課題を解決するための手段〕

前記目的を遠戚するため、本発明に係る埋め込み型Ｐチ
ャネルＭＯ３＋−ランジスタにおいては、チャネル領域
内のゲート酸化膜とＳｉ基板との界面から基板内に向か
って少なくともその後の熱処理温度と熱処理時間によっ
て定まるある一定のボロンの拡散長と埋め込みチャネル
の深さとの和より長い範囲の深さにわたってほぼ一定の
濃度のボロン拡散領域を有し、前記ゲート酸化膜内に前
記ボロン拡散領域のボロン濃度と前記熱処理温度におい
て熱平衡となる濃度のボロンを含有し、前記ボロン拡散
領域内のある一定の深さより浅い範囲においては前記ボ
ロン拡散領域のボロン濃度より低く、かつ、少なくとも
前記ある一定の深さから前記ボロン拡散領域の最も深い
位置よりボロンの拡散長以上深い位置までの範囲にわた
って前記ボロン拡散領域のボロン濃度より高い濃度の砒
素を含有するものである。

また、本発明に係る埋め込み型ＰチャネルＭＯＳトラン
ジスタの製造方法においては、ゲート酸化膜形成後にお
いて、その後の予め定められたすべての熱処理後におい
て基板表面から少なくとも埋め込みチャネルの深さより
深い予め定められたある一定の深さより深い深さまでの
範囲にわたって不純物濃度が予め定められた表面濃度に
ほぼ等しくなるように１回ないし複数回のイオン注入法
によるボロンの導入を行う工程と、前記すべての熱処理
後において表面より深さ方向に向かって、増加し、かつ
濃度が前記埋め込みチャネルの深さにおいて前記ボロン
濃度と等しくなり、かつ前記埋め込みチャネルの深さよ
り深くかつ前記ボロン濃度が基板またはウェルのｎ形不
純！ｕ度よりも高いすべての範囲において前記ボロン濃
度が前記基板またはウェルのｎ形不純物濃度よりも上回
る濃度以上の濃度を有する分布を形成するように１回な
いし複数回のイオン注入法による砒素の導入を行う工程
とを含むものである。

〔作用〕

次に、本発明の原理を第２図を用いて説明する。

第２図は拡散の様子を分かりやすく示すために縦軸に不
純物濃度を、また横軸に基板表面からの深さをとって不
純物分布を模式的に示したものである。簡単のため基板
表面から外部に向かっての、または外部から基板表面に
向かっての不純物拡散は無視できるものとする。第２図
（ａ）の拡散係数の大きい不純物の分布５は従来の埋め
込みチャネル型Ｐチャネルトランジスタのチャネルドー
プボロンの浅くて急峻なプロファイルを模式化したもの
である。ボロンは砒素やリンに比べて拡散係数が非常に
大きく、拡散しやすいため、熱処理後は、第２図（ｅ）
のように分布が弛れやすい、さらに熱処理を加えると、
ついには表面濃度が低下する。

そこで、タイプの異なる不純物が互いにキャリア発生能
力を打ち消し合うこと、およびボロンと砒素の拡散係数
が一桁近く異なる〈砒素の拡散係数の方が小さい〉こと
を利用する。第２図（ｂ）の拡ｒＰ！、係数の大きい不
純物分布５、および第２図ｆｃ）の拡散係数の小さい不
純物の分布６はそれぞれ本発明のボロン分布および砒素
分布を模式化したものである。第２図（ｂ）のボロン分
布と第２図（Ｃ）の砒素分布を実現すると、キャリアの
発生能力、従って、不純物導入の効果としては、第２図
（ｄ）のような等価なアクセプタ分布７を導入したこと
となり、これはまた第２図（ａ）のそれと一致する。

拡散はチャネルドープのような低濃度の領域においては
不純物間でほぼ独立に起こるので、熱処理は第２図（ｆ
）のボロン分布と第２図（０の砒素分布を得る。熱処理
後の等価な不純物分布はやはり両者の符号性の重ね合わ
せと考えられるので、第２図（ｈ）のようになり、これ
と第２図（＋３）とを比べると、深い領域の小さな分布
を無視して、表面のアクセプタ分布にのみ注目すれば、
単独のボロンの場合より、ボロンと砒素の重ね合わせの
方が分布の弛れが非常に小さいことが分かる。これが、
本発明のチャネルドープの方法が従来より熱的擾乱に強
いことの原理である。深い領域の小さい等価なアクセプ
タ分布７及び等価なドナー分布８は、パンチスルー防止
のためにチャネルドープとして別個に導入されるドナー
によって被い隠されてしまい、深い領域にＰ形層が形成
されることは容易に防ぐことができる。このように、本
発明は表面からかなりの深さまでボロンの濃度を一定に
保つことによってボロンの拡散を防止し、一方、砒素の
拡￥１係数が小さいことを用いて砒素の拡散も防止し、
熱的擾乱に強い構造およびその形成方法となっていると
いうことができる。

〔実施例〕

次に、第１図（ａ）〜（Ｃ）を用いて本発明の構造、お
よび製造方法の典型的な一実施例について説明する。尚
、′Ｗ４造に関しては不純物分布にのみ特徴があり、外
見上の構造は従来の構造と相違がないので素子断面構造
図等は省略する。

Ｐ形Ｄｉ基板（面方位（１００）、抵抗率１０ΩｃＩｌ
）に膜厚５００ｎＩの酸化族を形成し、パターニング後
、リンのイオン注入と熱処理によってウェル表面近傍で
のリン濃度が２　ｘ　１０”ｃＩ−’程度の均一な濃度
分布をもつｎウェルを形成する０次に酸化膜除去後に窒
化膜マスクによってＬＯＣＯ８ＪＩ５ｒ離法により素子
領域及び素子分離領域を形成し、膜厚１０ｎ１のゲート
酸化膜を熱酸化法で形成する０次に、＋１３＋を加速エ
ネルギー１５ｋｅＶ、ドーズ量５ｘ　１０”Ｃ「”でイ
オン注入し、引き続き、”Ｂ＋を加速エネルギー６５ｋ
ｅＶ、ドーズ＃　５　ｘ　１０”ｃｎ−’でイオン注入
し、さらに”Ａ　ｓ　”＋を加速エネルギー１５０　ｋ
ｅＶ、ドーズ量９　Ｘ　１０”ａｌｌ−’でイオン注入
し、引き続き、３３Ａｓ＋＋を加速エネルギー２４０　
ｋｅＶ、ドーズ量３．５　ｘｌｏ”ｃｉ−’でイオン注
入し第１図（ａ）のイオン注入直後の不純物分布（ボロ
ン分布１、砒素分布２、リン分布３）を得る０次に、窒
素雰囲気中で９００°Ｃ１５分の熱処理を行い、次にノ
ンドープポリシリコンを３００ｎｎ　ＣＶ　Ｄ法によっ
て堆積し、次に気相からのリン拡散を９２０℃、１８分
行い、さらにゲートリソグラフィ工程とエツチング工程
によってゲートのバターニングを行い、次にこれをマス
クとしてＢＦ２を加速エネルギー５０ｋｅＶ、ドーズｉ
　１　ｘ　１０”ｃＩｌ−２でイオン注入して・ソース
ドレイン領域を形成する９次に、９００℃、５分の損傷
回復熱処理を行い、膜厚３０Ｏｒ＋ｎの眉間絶縁膜を形
成する。ここまで、および、この後コンタクト形成まで
の過程で、Ｐチャネルトランジスタ以外の素子形成のた
めに等偏向に９００℃、５０分の熱処理が加わる０次に
コンタクト窓を形成しタングステン配線層を形成した後
、バターニングすることによって本゛発明のデバイス４
′ｌｌ造を得る。

すなわち、本発明のデバイス４Ｗ造（埋め込みチャネル
型ＰチャネルＭ　ＯＳ　＋ヘランジスタ）は第１図（ｂ
）に示すようなチャネル領ｊ或内の深さ方向の不純物分
布を有し、チャネル領域内のゲート酸化膜とＳｉ基板と
の界面から基板内に向かって少なくともその後の熱処理
温度と熱処理時間によって定まるある一定のボロンの拡
散長と埋め込みチャネルの深さとの和より長い範囲の深
さにわたってほぼ一定の濃度のボロン拡散領域を有し、
前記ゲート酸化膜内に前記ボロン拡散領域のボロン濃度
と前記熱処理温度において熟平衡となる濃度のボロンを
含有し、前記ボロン拡散領域内のある一定の深さより浅
い範囲においては前記ボロン拡散領域のボロン濃度より
低く、かつ、少なくとも前記ある一定の深さから前記ボ
ロン拡散領域の最も深い位置よりボロンの拡散長以上深
い位置までの範囲にわたって前記ボロン拡散領域のボロ
ン濃度より高い濃度の砒素を含有するものである。ここ
で、第１図（ａ）の分布について少し詳しく説明する。

第１回目のボロン注入は主に熱処理後に第１図（ｂ）の
表面濃度２　ｘ、　１０”ｃｎ＋−’が実現できるよう
にするために行う、このとき、表面のゲート酸化膜への
ボロンの吸い出しがおこるので、その分ドーズ量が増加
している。第２回目のボロン注入は熱処理後に第１図（
ｂ）の表面濃度を深さ方向に平坦に延ばすことを主な目
的としている。ただし、ボロンは拡散が早いので、これ
ら２回のボロン注入は独立ではなく深い方のボロン注入
の一部もボロンの吸い出しの補償に使われているし、ま
た、浅い方のボロン注入の一部も第１図（ｂ）の表面濃
度を深さ方向に平坦に延ばすことにも使われている。

最適なボロンドーズ量、加速エネルギーはシミュレーシ
ョンによって予め求められる。上記の最適値はこのよう
にして求めたものである。次に、第１回目の砒素イオン
注入はバンチスルー防止のためと、ボロンによる表面層
とのｐｎ接合を浅くするためと第２回目のボロン注入を
補償するための３つの目的のために用いられている。し
かし、ボロンと砒素の不純物分布の裾の拡がりが異なり
（ボロンの方が広い）、深い部分で一部ボロンの濃度が
砒素の濃度を上回るところが生じるため、第２回目の砒
素のイオン注入によりこれを補償し、かつ、後の熱処理
によってボロンがより奥に押し込まれても依然として砒
素濃度の方がボロン濃度を上回り続けるようにしている
。すなわち、本発明は素子分離領域を形成した後におけ
るゲート酸化膜形成後において、その後の予め定められ
たすべての熱処理後において基板表面に対し少なくとも
埋め込みチャネルの深さより深い予め定められたある一
定の深さより深い範囲にわたって不り＠物濃度が予め定
められた表面濃度にほぼ等しくなるように１回ないし複
数回のイオン注入法によるボロンの導入を行う工程と、
前記すべての熱処理後において表面より深さ方向に向か
って増加し、かつ濃度が前記埋め込みチャネルの深さに
おいて前記ボロン濃度と等しくなり、かつ前記埋め込み
チャネルの深さより深くかつ前記ボロン濃度が基板また
はウェルのｎ形不純物濃度よりも高いすべての範囲にお
いて前記ボロン濃度が前記基板またはウェルのｎ形不純
物濃度よりも上回る濃度以上の濃度を有する分布を形成
するように１回ないし複数回のイオン注入法による砒素
の導入を行う、第１図（Ｃ）はさらに追加熱処理を９０
０℃、２０分行なったところである。このような追加熱
処理は、円１えば３次元集積回路の上層の素子作成中の
熱処理として、下層デバイスである本発明のＭＯＳトラ
ンジスタに印加される。ボロンの表面濃度はゲート酸化
膜中の酸化膜・シリコン界面側の濃度とほぼ熱平衡にあ
り、依然として吸い込みはあるものの初期のような激し
い吸い込みではない、また、深い部分のボロンの均一な
分布の肩の部分では濃度勾配により、より深い方向ヘボ
ロンが拡散し肩の位置がより表面間へ移動するが依然と
して表面近傍では平坦性を保っており、従って表面濃度
の減少の仕方も非常に遅い、即ち、閾値電圧の変化が非
常に小さい。また、深い部分でもボロンの先端は砒素の
先端にまだ追いついておらず、深層でｐ形層ができるよ
うなこともない、ボロンの肩が落ちることによって第１
図（Ｃ）の全不純物電荷の和の絶対値４によって示すよ
うに、等価なドナー濃度が増加するが、むしろパンチス
ルー耐圧は上昇し、デバイス特性を損なうものは皆無で
あり、従ってデバイス特性の変化は非常に少ない。

本実施例では本発明の構造を得るためにチャネルドープ
として、ボロン、砒素ともにそれぞれ２回ずつのイオン
注入を行なっているが、本発明にとってイオン注入の回
数は本質的なものでなく、１回、３回以上などのさまざ
まなイオン注入を行なっても、本発明と原理的に同一の
ものは当然本発明に含まれることは言うまでもない。

〔発明の効果〕

本発明の埋め込みチャネル型ＰチャネルＭ　ＯＳトラン
ジスタは、特有のチャネル不純物分布形状により、その
後の熱処理による特性変化が極めて小さく、３次元集積
回路用の下層Ｐチャネルトランジスタなど、デバイス形
成後に熱的擾乱が入る環境で用いられるデバイスとして
安定で従って卓絶した高信頼性を発揮することができる
。また、本発明の埋め込みチャネル型ＰチャネルＭＯＳ
トランジスタの製造方法は、上記の構造のトランジスタ
を作成するための製造方法としてのみならず、ふつうの
超高集積回路形成方法としても、熱処理における面内ば
らつき、ロット内のウェーハ間ばらつき等の諸ばらつき
による特性変動が小さく、かつ、イオン注入という制御
性の極めて高く面内ばらつきもウェーハ間ばらつきもき
わめて小さい方法に敏感となるように設計することによ
って、逆に熱処理というばらつきの大きい工程に対して
鈍感となるようにしており、ディープサブミクロン大規
模ＣＭＯＳ集積回路を安定に製造することができる。

【図面の簡単な説明】

第１図は本発明の構造の埋め込みチャネル型Ｐチャネル
ＭＯＳトランジスタのチャネル内の深さ方向の不純物分
布を示すものであり、第１図（ａｌはイオン注入直後、
第１図（ｂ）はデバイス完成後、第１図（Ｃ）は完成後
の追加熱処理後の不純物分布をそれぞれ示す図、第２図
（ａ）〜（ｈ）は本発明のＩ造および製造方法に用いら
れているチャネルドープの安定性を示す原理図、第３図
は従来の２重注入法による埋め込みチャネル型Ｐチャネ
ルＭＯＳトランジスタのチャネル内の深さ方向の不純物
分布を示すものであり、第３図（ａ）はイオン注入直後
、第３図（ｂ）はデバイス完成後、第３図（Ｃ）は完成
後の追加熱処理後の不純物分布をそれぞれ示す図である
。 １・・・ボロン分布　　　　２・・・砒素分布３・・・
リン分布 ４・・・全不純物電荷の和の絶対値 ５・・・拡欣係数の大きい不純物の分布６・・・拡散係
数の小さい５と逆の伝樽型の不純物の分布 ７・・・等価なアクセプタ分布 ８・・・等価なドナー分布 １丈 埋 人

Claims (2)

【特許請求の範囲】
1. （１）チャネル領域内のゲート酸化膜とＳｉ基板との界
   面から基板内に向かって少なくともその後の熱処理温度
   と熱処理時間によって定まるある一定のボロンの拡散長
   と埋め込みチャネルの深さとの和より長い範囲の深さに
   わたってほぼ一定の濃度のボロン拡散領域を有し、前記
   ゲート酸化膜内に前記ボロン拡散領域のボロン濃度と前
   記熱処理温度において熱平衡となる濃度のボロンを含有
   し、前記ボロン拡散領域内のある一定の深さより浅い範
   囲においては前記ボロン拡散領域のボロン濃度より低く
   、かつ、少なくとも前記ある一定の深さから前記ボロン
   拡散領域の最も深い位置よりボロンの拡散長以上深い位
   置までの範囲にわたって前記ボロン拡散領域のボロン濃
   度より高い濃度の砒素を含有することを特徴とする埋め
   込み型ＰチャネルＭＯＳトランジスタ。
2. （２）ゲート酸化膜形成後において、その後の予め定め
   られたすべての熱処理後において基板表面から少なくと
   も埋め込みチャネルの深さより深い予め定められたある
   一定の深さより深い深さまでの範囲にわたって不純物濃
   度が予め定められた表面濃度にほぼ等しくなるように１
   回ないし複数回のイオン注入法によるボロンの導入を行
   う工程と、前記すべての熱処理後において表面より深さ
   方向　に向かって増加し、かつ濃度が前記埋め込みチャ
   　ネルの深さにおいて前記ボロン濃度と等しくなり、か
   つ前記埋め込みチャネルの深さより深くかつ前記ボロン
   濃度が基板またはウエルのｎ型不純物濃度よりも高いす
   べての範囲において前記ボロン濃度が前記基板またはウ
   ェルのｎ形不純物濃度よりも上回る濃度以上の濃度を有
   する分布を形成するように１回ないし複数回のイオン注
   入法による砒素の導入を行う工程とを含むことを特徴と
   する埋め込みチャネル型ＰチャネルＭＯＳトランジスタ
   の製造方法。