DE3139169A1 - Verfahren zur herstellung von feldeffekttransistoren mit isolierter gate-elektrode - Google Patents
Verfahren zur herstellung von feldeffekttransistoren mit isolierter gate-elektrodeInfo
- Publication number
- DE3139169A1 DE3139169A1 DE19813139169 DE3139169A DE3139169A1 DE 3139169 A1 DE3139169 A1 DE 3139169A1 DE 19813139169 DE19813139169 DE 19813139169 DE 3139169 A DE3139169 A DE 3139169A DE 3139169 A1 DE3139169 A1 DE 3139169A1
- Authority
- DE
- Germany
- Prior art keywords
- window
- channel
- masking layer
- layer
- semiconductor body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 230000005669 field effect Effects 0.000 title claims description 6
- 230000000873 masking effect Effects 0.000 claims description 32
- 239000004065 semiconductor Substances 0.000 claims description 31
- 238000000034 method Methods 0.000 claims description 27
- 150000002500 ions Chemical class 0.000 claims description 10
- 239000002019 doping agent Substances 0.000 claims description 7
- 238000005468 ion implantation Methods 0.000 claims description 7
- 239000004922 lacquer Substances 0.000 claims description 7
- 238000000609 electron-beam lithography Methods 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 2
- 238000007254 oxidation reaction Methods 0.000 claims description 2
- 239000000758 substrate Substances 0.000 description 11
- 238000002513 implantation Methods 0.000 description 7
- 241000293849 Cordylanthus Species 0.000 description 6
- 150000004767 nitrides Chemical class 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- -1 boron ions Chemical class 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003973 paint Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000001143 conditioned effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 210000003608 fece Anatomy 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002966 varnish Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Ceramic Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Element Separation (AREA)
Description
.-·..-·. .: .-. .-% -: 3139169
li.V.Phiiip8'öloeilampeofabriekeh,.EinäVveft:.:..:":..; -^
PHB 32726 ΐ ' 22-9-1981
"Verfahren zur Herstellung einer Halbleiteranordnung".
Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Halbleiteranordnung mit einem Feldeffekttransistor
mit isolierter Gate-Elektrode mit einem Kanalgebiet, über dessen Länge beim Betrieb der Anordnung Strom
fliessen kann, wobei auf einer Hauptfläche eines Halbleiterkörperteiles vom ersten Leitungstyp eine erste Maskierungs-
_ schicht zur Maskierung gegen Oxidation und gegen Einführung eines Dotierungsstoffes erzeugt wird, ein Dotierungsstoff .
in Gebiete des genannten Halbleiterkörperteiles, die nicht
durch die erste Maskierungsschicht maskiert werden, eingeführt wird, um einen Kanalunterbrecher vom ersten Leitungstyp zu erhalten, der eine höhere Dotierungskonzentration
als die angrenzenden Teile des Halbleiterkörperteiles aufweist, und Gebiete des Halbleiterkörperteiles, die nicht
durch die genannte erste Maskierungsschicht maskiert sind,
oxidiert werden, um eine Oxidschicht zu erzeugen, die wenigstens über einen Teil ihrer Dicke in den genannten Halbleiterkörperteil
versenkt wird, wobei der genannte Kanalunterbrecher sich unter dem versenkten Oxid befindet, woi^~^-
20 nach die erste Maski erungs schicht entfernt wird, um ein erstes Fenster in der versenkten Oxidschicht freizulegen,
auf·der versenkten Oxidschicht eine zweite Maskierungsschicht mit einem zweiten Fenster erzeugt wird, die gegen
Ionenimplantation maskiert, und den zweiten Leitungstyp bestimmende Ionen durch das erste und das zweite Fenster
implantiert werden, um das Kanalgebiet zu bilden.
Eine bekannte Ausführung eines Feldeffekttransisr
tors mit isolierter Gate-Elektrode (IGFET) ist der Metall-Oxid-Halbleiter
transistor (allgemein als MOST bezeichnet).
Der Stromfluss über die Länge des Kanals eines MOS-Transistors, und zwar zwischen den Source- und Draingebieten, ist
dem Breite/Länge-Verhältnis des Kanalgebietes der Anordnung proportional. Daher ist es möglich, den Stromfluss (und
ΡΗ3 32726 fc 22-9-I98I
demzufolge die Verlustleistung) dadurch, herabzusetzen,
dass die Breite des Kanalgebiets verringert und/oder seine Länge vergrössert wird. Xm allgemeinen ergibt sich ein
wachsendes Interesse an kleineren Anordnungen, so dass, wenn niedrigere Ströme erforderlich sind, eine Verringerung
der Breite einer Vergrösserung der Länge des Kanalgebietes vorzuziehen ist.
Ein Verfahren zur Herstellung einer Halbleiteranordnung mit einem IGFET ist von Hunter et al auf Seiten
353 - 359 von I.E.E.E. Transactions on Electron Devices,
Band ED-26, Nr. h, April 1979, im Aufsatz mit dem Titel: "1 Micron MOSPET VLSI Technology: Part V-A Single-Level
Polysilicon Technology Using Electron-Beam Lithography" beschrieben. Bei diesem Verfahren werden Ionen in- einen.
Halbleiterkörperteil durch ein erstes Fenster in einer wenigstens teilweise versenkten Oxidschicht implantiert,
um ein Kanalgebiet eines Verarmungs-MOS-Transistors zu bilden. Auf diese Weise dient das eingesetzte Oxid als eine
erste Maskierungsschicht, so dass die Ränder des Fensters
die Lage des Kanalgebietes bestimmen. Während der Ionenimplantation
wird eine elektronenempfindliche Lack-Schicht als eine Maske -gegen die Implantation zur Bildung des Kanalgebietes
eines Verarmungs-MOS-Transistors verwendet, um andere freigelegte Gebiete des Halbleiterkörperteiles zu maskieren,
in denen Kanalgebiete von Anreicherungs-MOS-Transistoren vorher gebildet sind.
Infolge der Weise, auf die die versenkte Oxidschicht erzeugt wird, werden die Ränder dieser Schicht am
Umfang des Fensters zu dem Fenster hin allmählich dünner.
Diese Erscheinung ist unter der Bezeichnung "Vogelschnabeleffekt"
bekannt und. sie ergibt Probleme, weil eine bestimmte Ungewissheit über die Stelle besteht, an der die Oxidschicht
genügend dick ist, um vollständig gegen eine anschliessende Ionenimplantation zur Bildung des Kanalgebietes zu maskieren.
Um diese Ungewissheit zu beseitigen, kann der Vogelschnabel rückgeätzt werden, wie unter C auf Seite 355 des
vorgenannten Aufsatzes beschrieben 1st, bis an den Rändern des Fensters die Oxidschicht genügend dick ist, um den
" PHB 32726 ^ 22-9-1981
darunterliegenden Halbleiterkörperteil vollständig gegen die Ionenimplantation zu maskieren. Dies hat jedoch eine
■wesentliche gegenseitige Überlappung des Kanalgebietes· und
des vorher gebildeten Kanalunterbrechers, der sich unmittelbar unter dem ursprünglichen versenkten Oxid befindet, zur
Folge.
Diese Überlappung bewirkt eine örtliche Zunahme der Dotierung des Substrats an den Rändern des Kanals, woil
der .Kanalunterbrecher höher als der verbleibende Teil de.··
Substrats dotiert ist. Die Höhe der Dotierung des Substrats beeinflusst leider das Mass, in dem die Leitfähigkeit des
Transistors bei zunehmender Source-Spannung herabgesetzt
wird. Um diesen Effekt auszugleichen, kann die Dotierungskonzentration des Kanals erhöht werden, so dass, wenn.ein
Transistor bei einer bestimmten Source-Spannung betrieben werden soll, die Mindestdotierungskonzentration in dem
Kanalgebiet durch die Anforderung bedingt wird, dass der Transistor bei dieser Spannung genügend leitend sein muss.
Dies ergibt jedoch den Nachteil, dass bei niedrigeren Spannungen die Steilheit infolge der hohen Dotierung des Substrats
erheblich zunimmt, wodurch die Verlustleistung des Transistors bei derartigen niedrigeren Spannungen verhältnismässig
hoch ist.
Die obengenannte Überlappung hat weiter zur Folge, dass es zum Erhalten eines genau definierten Kanalgebietes
notwendig ist, dass die Dotierungskonzentration des Kanalgebietes höher als die des Kanalunterbrechers ist. Die hohe
Dotierung des Kanals ergibt eine hohe Steilheit, so dass grosse Ströme über die Länge des Kanals fliessen können.
Das Problem der Überlappung ergibt sich sogar ohne dass der Vogelschnabel rückgeätzt wird. Dies ist darauf zurückzuführen,
dass die Ränder der Oxidschicht für die Maskierung gegen Ionenimplantation nicht völlig wirksam sind
und auch dass eine gewisse laterale Diffusion des Dotierungsstoffes des Kanalunterbrechers während der Bildung der
Oxidschicht stattfindet.
Weiter ergibt sich bei diesem Verfahren das Problem,
dass die Mindestbreite des Kanalgebietes durch das
PHB 32726 V 22-9-10,81
Vorhandensein des Vogelschnabels beschränkt wird.. Dies hat
zwei Gründe. Erstens beschränkt die Bildung des Vogelschnabels selber die Mindestabmessungen des Fensters in der
Oxidschicht und zweitens sind, wie oben erläutert wurde, die das Fenster begrenzenden Ränder der Oxidschicht nicht
genügend dick, um den Halbleiterkörperteil vollständig gegen die implantierten Ionen zu maskieren. Die einzige
Lösung ist somit das Kanalgebiet breiter als die zum Definieren des Fensters in der Oxidschicht verwendete Maske zu
machen·.· Die Mindeetbreite dieser Maske wird selber durch die
Beschränkungen eingeschränkt, die mit der besonderen zur Bildung dieser Maske verwendeten lithographischen Technik
einhergehen.
Nach der vorliegenden Erfindung ist ein Verfahren eingangs erwähnter Art dadurch gekennzeichnet, dass die
zweite Maskierungsschicht sich in das erste Fenster erstreckt,
so dass die Ränder des zweiten Fensters, die zu der Kanallänge parallel sind, sich innerhalb des ersten
Fensters erstrecken, wobei diese Ränder die Breite.des auf
Abstand von den Kanalunterbrechern liegenden Kanalgebietes . bestimmen.
Da das Kanalgebiet auf Abstand von den Kanalunterbrechern liegt, können genau definierte Kanalgebiete gebildet
werden, sogar wenn die Dotierungsionenkonzentration in den Kanalgebieten niedriger als die Dotierungskonzentration
■ in den Kanalunterbrechern ist. Daher können genau definierte Kanalgebiete gebildet werden," die eine niedrigere Steilheit
als die ' Kanalgebiete der Anordnungen nach dem Stand
der Technik aufweisen.
•30 - Ausserdem tritt, weil der Kanalunterbrecher und
das.Kanalgebiet auf Abstand voneinander liegen, keine örtliche Zunahme der Dotierung de's Substrats an den Rändern
des Kanals auf. Dies hat zur Folge, dass ein Transistor nach der Erfindung, um bei einer bestimmten Spannung arbeiten
zu können, eine Mindestkanaldotierung aufweist, die
niedriger als die des obenbeschriebenen Transistors nach
dem Stand der Technik ist. Tatsächlich beeinflusst, wie obenerwähnt wurde, die Höhe der Dotierung des Substrats das "
PHB 32726 J ' 22-9-1981
Mass, in dem die Leitfähigkeit des Transistors bei zunehmender Source-Spannung herabgesetzt -wird. Ein Transistor nach
der Erfindung weist also den Vorteil auf, dass bei niedrigeren Spannungen nicht eine solche grosse Zunahme der Leitfähigkeit
auftritt, so dass bei diesen niedrigeren Spannungen die Verlustleistung eines derartigen Transistors niedriger
als die des obengenannten Transistors nach dem Stand der Technik· ist.
leiter können nach der Erfindung Anordnungen mit IGFET's mit kleineren Kanalbreiten hergestellt werden, weil
die Vogelschnäbel der Oxidschicht völlig von der zweiten Maskierungsschicht bedeckt sind. Die Breite des Kanals wird
nun genau durch das Fenster in der zweiten Maskierungsschicht bestimmt. Natürlich ist die Kanalbreite kleiner als
die Breite der. zum Definieren des ersten Fensters in der Oxidschicht verwendeten Maske. Der Betrag, um den sie kleiner
ist, wird durch das Mass bestimmt, in dem sich die zweite Maskierungsschicht in das erste Fenster erstreckt.
Die Breite des zweiten Fensters wird nur durch die Beschränkungen eingeschränkt, die mit der für seine Bildung
verwendeten lithographischen Technik einhergehen. Da unter Verwendung dieses Verfahrens schmälere Kanäle erhalten
werden können, ist es auch möglich, die Kanallänge herabzusetzen und dennoch einen IGFET mit einem Kanalgebiet zu
erhalten, über das der Stromfluss geringer als bei dem obenbeschriebenen Transistor nach dem Stand .der Technik ist.
Es ergibt sich also der Vorteil· einer Einsparung an von der Anordnung beanspruchtem.Platzraum für den Halbleiterkörper.
Diese Platzraumeinsparung bedeutet, dass Anordnungen mit IGFET'11's billiger gemacht werden können, oder anders betrachtet,
dass mehr IGFET's in einem bestimmten Gebiet eines Halbleiterkörpers gebildet werden können. '
Um die Steilheit des Kanalgebietes auf ein Min-' destmass zu beschränken, ist es empfehlenswert·, dass die
Konzentration an in das Kanalgebiet implantierten Dotierungsionen niedriger als die Dotierungskonzentration in den
Kanalunterbrechern ist.
Insbesondere in dem Falle, in dem die zweite Mas-
• β · · V *
B · * ν
PHB 32726 & * ' 22-9-1981
kierungsschicht eine elektronenempfindliche Lackschicht
ist und das zweite Fenster durch. Elektronenstrah.llith.ographie
definiert wird, kann die Breite des zweiten Fensters geringer als das schmälste Fenster, das auf reproduzierbare
Weise in der versenkten Oxidschiclit angebracht werden kann,
gemacht werden.
Ausserdem kann das erste Fenster, weil es nun keine Rolle bei der Bestimmung der Breite des Kanalgebietes
spielt, breiter"als bei dem Verfahren nach dem Stand der
Technik gemacht werden, während dennoch ein IGFET mit einem schmäleren Kanalgebiet erhalten wird. Es ist besonders vorteilhaft,
wenn die Breite des ersten Fensters mehr als h um, z.B. 5 Fm». und die Breite des zweiten Fensters weniger als
4 um, z.B. 2 μπι, ist.
Nach einem weiteren Aspekt der Erfindung- wird eine Halbleiteranordnung hergestellt, die durch ein Verfahren
nach dem ersten Aspekt der Erfindung erhalten ist.
Eine Ausführungsform .der Erfindung ist in der
Zeichnung dargestellt und wird im folgenden näher beschrieben. Es zeigen:
Fig. 1 und 2 Querschnitte durch eine Anordnung in verschiedenen Stufen eines Verfahrens zur Herstellung
eines Feldeffekttransistors mit isolierter Gate-Elektrode
(IGFET) nach dem ersten Aspekt der Erfindung, Fig. 3 eine Draufsicht auf eine Anordnung.in einer
darauffolgenden Stufe in diesem Verfahren, wobei Fig. 1 und
2 Schnitte längs der Linie A-A1 der Fig. 3 zeigen, und
Fig. 4 ein Schaltbild eines Inverters, der einen
IGFET nach dem zweiten Aspekt der Erfindung enthält.
Ein Verfahren nach der Erfindung kann zur Herstellung eines α-Kanal- Verarmungs-MOS-Transistors auf folgende Weise verwendet werden. Es wird von einem Substrat
aus Silicium mit einem p—leitenden Körperteil 1 mit einem spezifischen Widerstand von nahezu Jfli.cm ausgegangen
(siehe Fig. i). Die Hauptfläche 2 des Substrats ist zu der (lOO)-Ebene oder einer der äquivalenten Ebenen parallel.
Eine Oxidschicht mit einer Dicke von nahezu $0 nm wird auf
der Hauptfläche 2 angewachsen und eine Siliciumnitridschicht
ft * »Λ
PHB 32736 · >■ " 22-9-1981
mit einer Dicke-von nahezu 100 nm wird auf der Oxidschicht
Unter Verwendung in der Halbleitertechnik üblicher Verfahren
abgelagert. Eine Photolackschicht wird dann auf·der Nitridschicht
abgelagert und nach Belichtung mit einem geeigneten Strahlungsmuster wird eine erste Maskierungsschicht 3 aui'
bekannte Weise erzeugt. Die Maskierungsschicht 3 enthält einen Teil 3a der Oxidschicht, einen Teil 3h der Nitridschicht
und einen Teil 3c der Photolackschicht. Die Breite der Maskierungs schicht kann z.B. 5 -lim betragen. Zur Bildung
des p-leitenden Kanalunterbrechers 4 wird dann ein Dotierungsstoff,
im vorliegenden Beispiel Bor, in die Gebiete „,*«„ des Körperteiles 1 eingeführt, die nicht mit der Maskierungsschicht 3 maskiert sind. Der Dotierungsstoff wird dadurch
eingeführt, dass Borionen mit einer Dosis von
13 —2
2.10 cm bei 25 keV implantiert werden. Diese. Ionenimplantation
ist durch die Pfeile 6 in Fig. 1 dargestellt. Nach Entfernung des Photolackteiles 3c besteht
der nächste Schritt des Verfahrens darin, dass auf bekannte ' Weise die nicht mit der Maskierungsschicht 3 maskierten
Gebiete des Halbleiterkörperteiles 1 oxidiert werden. Eine Oxidschicht 5» die wenigstens über einen Teil ihrer Dicke
in den Körperteil 1 eingesetzt w.ird, wird bis zu einer Dicke von nahezu 0,8 μπι (siehe Fig. 2) angewachsen. Der
Teil 3b der Nitridschicht wird ansehliessend auf bekannte
''"""^1 . 25 Weise entfernt, um ein erstes Fenster 7 in der Oxidschicht
5 freizulegen. ■ ■ '
Eine elektronenempfindliche Lackschicht wird danach auf der Oxidschicht 5 und auf den über das Fenster 7
belichteten Gebieten des Halbleiterkörperteiles 1 abgelagert. Diese Lackschicht wird mit einem Elektronenstrahl
belichtet, wonach sie derart entwickelt wird, dass sich. eine zweite Maskierungsschicht 8 bildet, die ein zweites' Fenster
9 enthält, das z.B. eine Breite von 2 pm aufweise.
Die Maskierungsschicht 8 erstreckt sich in das Fenster 7,
so dass die Seiten 9a des Fensters 9 sich innerhalb des
Fensters 7 befinden.
Der nächste Schritt besteht darin, dass Arsenionen in das '-islichtete Gebiet des Halbleiterkörperteiles
mm* -Λ
to · * w
4V
PHB 32726 S 22-9-1981
über das Fenster 9 implantiert werden, um das n-leitende ■
Kanalgebiet 10 zu bilden. In Fig. 2 ist die Implantation von Arsenionen durch, die Pfeile 16 dargestellt» Die Dosis;-·»,
beträgt z.B. 1,5.10 ctn" bei I70 keV. Die Seiten 9a des
Fensters 9 bestimmen die Breite des Kanalgebietes 10 und im vorliegenden Beispiel ist diese Breiig nahezu 2 μΐη. Da
die Kanalbreite kleiner als die Breite des Fensters 7 ist, liegt das Kanalgebiet 10 auf Abstand von den Kanalunterbrechern
4.
Nach Entfernung der Lackschicht 8 wird eine nahe-' zu 0,6 pm dicke Polysiliciumschicnt auf dem Halbleiterkör--,
perteil 1 in dem Fenster 7 und auf der Oxidschicht 5 abgelagert.
Auf bekannte Weise wird Phosphor in die Polysiliciumschicht eindiffundiert. Dann wird die Polysiliciumscücht
oxidiert und wird eine Maske aus dem erhaltenen Oxid gebildet. Diese Maske wird auf bekannte Weise zum Definie- ;
ren der Gate-Elektrode 12 verwendet (siehe Fig. 3)·
Phosphorionen werden anschliessend mit einer
1 κ ' _2 ' '
Dosis von 2.10 cm bei 100 keV in den Halbleiterkörper :
implantiert '.· Die Gate-Elektrode 12 und die versenkte Oxid—
schicht 5 maskieren gegen die implantierten Ionen. In den
belichteten Gebieten, und zwar den schraffiert dargestellten
Gebieten in Fig. 3> des Körperteiles 1 werden somit n-leitende
Source- und Drain-Gebiete 13 bzw. 14 gebildet. In
dieser Stufe wird die Länge des Kanalgebietes, die z»B.
12 μΐη betragen kann, durch die Gate-Elektrode 12 bestimmt.
Der MOST wird unter Verwendung dem Fachmann auf dem Halbleitergebiet bekannter Techniken fertiggestellt,
dadurch, dass eine Isolierschicht abgelagert wird, darin Kontaktfenster gebildet werden und dann die Metallisierung
zur Kontaktierung der Gate-Elektrode und der Source- und Draingebiete definiert wird. Diese Schritte sind z.B. im
vorgenannten Aufsatz von Hunter et al beschrieben, so dass hier keine weiteren Details gegeben werden.
In der Stufe des Verfahrens, die in Fig. 3 dargestellt
ist, ist die Maskierungsschicht 8 (siehe Fig. 2) entfernt.
Da die Seiten Sa. des Fensters 9 in der Maskierungsschicht 8 jedoch die laterale Ausdehnung des Kanalgebietes
PHB 32726 · ^ .22-9-1981
■ 10 definieren, gibt die Grenslinie 100 (siehe Fig. 3) des
Kanalgebietes 10 an, wo die Seiten 9a des Fensters 9 vorhanden
waren, bevor die Maskierungsschicht 8 entfernt
wurde. In dem beschriebenen Ausführungsbeispiel befand sich das Fenster 9 völlig innerhalb des Fensters 7 in der Oxidschicht
5· Um sicherzustellen, dass das Kanalgebiet 10 und
der Kanalunterbrecher k auf Abstand voneinander liegen, ist
es aber nur notwendig, dass die Ränder des Fensters 9 parallel zu der Kanallänge sich innerhalb des Fensters 7 befinden.
Dies ist darauf zurückzuführen, dass die Kanallänge
durch die Steuerelektrode 12 und nicht durch das Fenster'7
^*. definiert wird« Eine etwaige gegenseitige Überlappung der
Kanalunterbrecher und der das Kanalgebiet bildenden implantierten Ionen in den Gebieten, in denen das.Source- und das
Drain-Gebiet gebildet werden sollen, ist nicht wesentlich, weil, diese Gebiete durch die Source- und Drain-Gebiete des
Transistors überdotiert werden. Da diese Gebiete eine höhere Dotierungskonzentration als die angrenzenden Kanalunterbrecher
aufweisen, sind ihre Grenzen, trotz der Überlappung, genau definiert.
Bei dem obenbeschriebenen Verfahren enthält die
. erste Maskierungsschicht drei Teile, und zwar den Oxidteil
3a, den Nitridteil 3b und den Lackteil 3c. Der Oxidteil
3a bildet tatsächlida das Gate-Oxid des MOS-Transistors. Es ist
/^N 25 aber nicht notwendig, dass das Gate-Oxid in dieser frühen
Stufe gebildet wird, wie jedem Fachmann klar sein wird. Daher braucht die Maskierungsschicht nicht drei Teile zu
enthalten. Tatsächlich kann sie nur einen einzigen Teil, im vorliegenden Beispiel.den Nitridteil, enthalten, wobei der
Lackteil vor der Implantation des Kanalunterbrechers entfernt worden ist.
Bisher wurde das Verfahren nur für die Herstellung eines einzigen n-Kanal-Verarmungs-MOS-Transistors beschrieben.
Ein Verfahren nach der Erfindung kann aber auch zur Herstellung eines p-Kanal-MOS-Transistors verwendet werden.
In diesem Falle ist der Leitungstyp des Halbleiterkörperteiles, der Source- und Drain-Gebiete, des Kanalgebietes
und der Kanal'mterbrecher dem in dem obenbeschriebenen
PHB 32726 &
Verfahren genannten Leitungstyp· entgegengesetzt.
Selbstverständlich; können gleichzeitig andere
Schaltungselemente auf demselben Halbleitersubstrat in Form eines Feldeffekttransistors mit isolierter Gate-Elektrode
nach dem zweiten Aspekt der Erfindung hergestellt werden. Bei der gleichzeitigen Herstellung eines ti-Kanal-Verarmungs-MOS-Transistors
und eines η-Kanal-Anreicherungs-MOS-Transistors enthält z.B. das versenkte Oxidschichtmuster
zwei Fenster. Eines dieser Fenster kann durch einen strahlungsempfindlichen Lack während der Kanalimplantation
zur Bildung des .Verarmungs-MOS-Transistor's maskiert werden,
während dann das. andere Fenster während der Kanalimplanta-'—-tion
zur Bildung des Anreicherungs-MOS-Transistors maskiert.
wird. . ·
Bei einem anderen Verfahren zur gleichzeitigen ■ ·
Herstellung eines Verarmungs- und eines Anreicherungs-MOS—^ -Λ
Transistors kann das eingesetzte Oxid nur ein einziges Fen--'-. *V;
ster enthalten. In diesem Falle wird während der Kanal-'
implantation zur Bildung des Verarmungs-MOS-Transistors ein erster Teil dieses einzigen Fensters durch einen strahlungs—
empfindlichen Lack maskiert, während der verbleibenden ■.
Teil des Fensters belichtet wird. Anschliessend wird der verbleibende Teil des Fensters maskiert, während der erste :
Teil während der Kanalimplantation zur Bildung des .An-
reicherungs-MOS-Transistors belichtet wird. ■ ... -
Fig. 4· zeigt ein Schaltbild eines Inverters mit
einem Anreicherungs-MOS-Transistors T1 und einem Verarmungs-. ;
MOS-Transistors T2, die durch ein Verfahren nach der Erfin-' JV.
.dung" hergestellt sind. T2 ist der Belastungs-MOST und T1 : .."
der Schalt-MOST. · '.
Eine Speisespannung V wird an die Speiseklemme ' S angelegt, die mit der Drain von T2 verbunden ist. Die Source
von T2 ist mit der Drain von T1 verbunden, während die Source von T1 mit Erde verbunden ist. Eine Eingangs- . /V.^
klemme I ist mit dem Gate von Tl verbunden', während eine Ausgangsklemme O mit der Source und der Drain von T2 bzw. - .'
T1 verbunden ist. Das Gate von T2 ist dauernd mit seiner : \\:
Source verbunden. Auf diese Weise werden die n-Kanal-An- ".V
* - ΚΟββ
PHB 32726 K 13 .22-9-1981.
reicherungstransistoren, die parallel zu jeder Seite des
n-Kanal-Verarmungs-MOS-Transistors (siehe Fig. 3) gebildet
werden, nie eingeschaltet, so dass T2 nur als ein Verarmungs-MOS-Transistor
wirkt. Wenn die an den Eingang I angelegte Spannung 0 Volt ist, wird TI ausgeschaltet, so /
dass die Spannung an dem Ausgang 0 nun V ist, und wenn die
an den Eingang I angelegte Spannung V ist, wird T2 einge-
• S ·
schaltet, so dass die Spannung an dem Ausgang 0 nun 0 Volt
ist.
Auf diese Weise wird die Mindestdotierungskonzentration des Kanalgebietes von T2 durch die Anforderung bedingt,
dass, wenn T1 "AUS" ist, d.h. wenn die Source von T2 an einer hohen Spannung liegt, T2 leitend sein können muss.
Wenn -jedoch T1 eingeschaltet wird, wird die Source-Spannung
von T2 herabgesetzt und wird die Verlustleistung der Schaltung
durch die Steilheit von T2 bedingt. Da das Kanalgebiet und der Kanalunterbrecher von T2 auf Abstand voneinander
liegen,, wird die Dotierung des Substrats nicht örtlich am Rande des Kanalgebietes erhöht, wie dies bei dem obenbeschriebenen
Transistor nach dem Stand der Technik der Fall ist. Demzufolge ist, wenn T1 "EIN" ist, die Verlustleistung
dieser Schaltung niedriger als sie in einer äquivalenten Schaltung wäre, die als Belastung einen derartigen bekannten
Verarmungs-MOS-Transistor enthält. . ·
Es ist somit besonders vorteilhaft, einen Inverter zu verwenden, der als Belastung einen n-Kanal-Verarmungs-MOS-Transistor
enthält, der durch ein Verfahren nach der Erfindung hergestellt ist. Weiter kann, wie oben erläutert
wurde, der Anreicherungs-MOST gleichzeitig auf demselben
Halbleitersubstrat hergestellt werden.
1H
Leerseite
Claims (7)
1.J Verfahren zur Herstellung einer Halbleiteranordnung
mit einem Feldeffekttransistor mit isolierter Gate-Elektrode mit einem Kanalgebiet, über dessen Länge beim
Betrieb der Anordnung Strom fliessen kann, wobei auf einer Hauptfläche eines Halbleiterkörperteiles vom ersten Leitungstyp
eine erste Maskierungsschicht zur Maskierung gegen
Oxidation und gegen Einführung eines Dotierungsstoffes erzeugt
wird ein Dotierungsstoff in Gebiete des genannten Halbleiterkörperteiles, die nicht durch die erste Maskierungsschicht
maskiert werden, eingeführt wird, um einen Kanalunterbrecher vom ersten Leitungstyp zu erhalten, der
eine höhere Dotierungskonzentration als die angrenzenden Teile des Halbleiterkörperteiles aufweist, und Gebiete des
Halbleiterkörperteiles, die nicht durch die genannte erste MaskierungsSchicht maskiert sind, oxidiert werden, um eine
Oxidschicht zu erzeugen, die wenigstens über einen Teil ihrer Dicke in den genannten Halbleiterkörperteil versenkt
wird·, wobei der genannte Kanalunterbrecher sich unter dem versenkten Oxid befindet, wonach die. erste Maskierungsschicht entfernt wird, um ein erstes Fenster in der versenkten
Oxidschicht freizulegen, auf der versenkten Oxidschicht eine zweite Maskierungsschicht mit einem zweiten Fenster
erzeugt wird,.die gegen Ionenimplantation maskiert, und den'
zweiten Leitungstyp bestimmende Ionen, durch das erste und das zweite.Fenster implantiert werden, um das Kanalgebiet
zu bilden, dadurch gekennzeichnet, dass die zweite Maskierungsschicht sich in das erste Fenster erstreckt, so dass
die Ränder des zweiten Fensters, die zu der Kanallänge parallel sind, sich innerhalb des ersten Fensters erstrecken,
wobei diese Ränder die Breite des auf Abstand von den Kanal-Unterbrechern
liegenden Kanalgebietes bestimmen.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
dass die Konzentration an in das Kanalgebiet implantierten
kV ·
PHB 32726 4-3 22-9-Ι98Ι.
Dotierungsionen niedriger als die Dotierungskonzentration in den Kanalunterbrechern ist.
3. . Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet,
dass die zweite Maskierungsschicht eine elektronenempfindliche
Lackschicht ist und das zweite Fenster unter Verwendung von Elektronenstrahllithographie definiert
wird. ■ ■
k. Verfahren nach einem oder mehreren der Ansprüche
1 bis 3, dadurch gekennzeichnet t dass die Breite des ersten
Fensters .mehr als 4 pm und die Breite des zweiten Fensters
weniger als k um ist.
5. Verfahren nach einem oder mehreren der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Breite des
ersten Fensters nahezu 5 pm und die des zweiten Fensters
nahezu 2 um ist.
.6. Verfahren nach einem oder mehreren der vorstehenden Ansprüche, dadurch gekennzeichnet, dass das zweite
Fenster völlig innerhalb des ersten Fensters liegt.
7. Verfahren nach einem oder mehreren der vorstehen—
den Ansprüche, dadurch gekennzeichnet, dass die über das ■ erste und das zweite Fenster implantierten Ionen zur Bildung des Kanalgebietes den n-Leitungstyp bestimmen und der
Feldeffekttransistor mit isolierter Gate—Elektrode ein.
n-Kanal-Verarmungs-MOST ist.
· ■
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB8031992A GB2084794B (en) | 1980-10-03 | 1980-10-03 | Methods of manufacturing insulated gate field effect transistors |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE3139169A1 true DE3139169A1 (de) | 1982-06-09 |
| DE3139169C2 DE3139169C2 (de) | 1991-12-19 |
Family
ID=10516461
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19813139169 Granted DE3139169A1 (de) | 1980-10-03 | 1981-10-02 | Verfahren zur herstellung von feldeffekttransistoren mit isolierter gate-elektrode |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4394181A (de) |
| JP (1) | JPS5791559A (de) |
| DE (1) | DE3139169A1 (de) |
| FR (1) | FR2491678A1 (de) |
| GB (1) | GB2084794B (de) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4125863A1 (de) * | 1991-08-03 | 1993-02-04 | Lpkf Cad Cam Systeme Gmbh | Verfahren zum aufbringen von strukturierten metallschichten auf glassubstraten |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4549336A (en) * | 1981-12-28 | 1985-10-29 | Mostek Corporation | Method of making MOS read only memory by specified double implantation |
| GB2117175A (en) * | 1982-03-17 | 1983-10-05 | Philips Electronic Associated | Semiconductor device and method of manufacture |
| GB2123605A (en) * | 1982-06-22 | 1984-02-01 | Standard Microsyst Smc | MOS integrated circuit structure and method for its fabrication |
| US5057451A (en) * | 1990-04-12 | 1991-10-15 | Actel Corporation | Method of forming an antifuse element with substantially reduced capacitance using the locos technique |
| KR100233558B1 (ko) * | 1996-06-29 | 1999-12-01 | 김영환 | 반도체 소자의 제조방법 |
| US5879996A (en) * | 1996-09-18 | 1999-03-09 | Micron Technology, Inc. | Silicon-germanium devices for CMOS formed by ion implantation and solid phase epitaxial regrowth |
| US6177322B1 (en) * | 1998-10-23 | 2001-01-23 | Advanced Mictro Devices, Inc. | High voltage transistor with high gated diode breakdown voltage |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5947471B2 (ja) * | 1974-12-03 | 1984-11-19 | 日本電気株式会社 | 絶縁ゲ−ト型電界効果半導体装置の製造方法 |
| JPS53130987A (en) * | 1977-04-20 | 1978-11-15 | Matsushita Electric Ind Co Ltd | Semiconductor device and its manufacture |
| US4268847A (en) * | 1977-09-16 | 1981-05-19 | Nippon Electric Co., Ltd. | Semiconductor device having an insulated gate type field effect transistor and method for producing the same |
| US4135955A (en) * | 1977-09-21 | 1979-01-23 | Harris Corporation | Process for fabricating high voltage cmos with self-aligned guard rings utilizing selective diffusion and local oxidation |
| US4216573A (en) * | 1978-05-08 | 1980-08-12 | International Business Machines Corporation | Three mask process for making field effect transistors |
| DE2842589A1 (de) * | 1978-09-29 | 1980-05-08 | Siemens Ag | Feldeffekttransistor mit verringerter substratsteuerung der kanalbreite |
| US4277882A (en) * | 1978-12-04 | 1981-07-14 | Fairchild Camera And Instrument Corporation | Method of producing a metal-semiconductor field-effect transistor |
| US4235011A (en) * | 1979-03-28 | 1980-11-25 | Honeywell Inc. | Semiconductor apparatus |
| US4294002A (en) * | 1979-05-21 | 1981-10-13 | International Business Machines Corp. | Making a short-channel FET |
-
1980
- 1980-10-03 GB GB8031992A patent/GB2084794B/en not_active Expired
-
1981
- 1981-09-28 US US06/306,041 patent/US4394181A/en not_active Expired - Fee Related
- 1981-09-30 FR FR8118417A patent/FR2491678A1/fr active Granted
- 1981-10-02 JP JP56156360A patent/JPS5791559A/ja active Pending
- 1981-10-02 DE DE19813139169 patent/DE3139169A1/de active Granted
Non-Patent Citations (2)
| Title |
|---|
| IEEE Transactions on Electron Devices. Vol. ED-26,1979, S. 353-359 * |
| JP 53-130987 A: in "Patents Abstracts of Japan", Sect. E, Vol. 3(1979), Nr. 2(E-83) * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4125863A1 (de) * | 1991-08-03 | 1993-02-04 | Lpkf Cad Cam Systeme Gmbh | Verfahren zum aufbringen von strukturierten metallschichten auf glassubstraten |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2084794A (en) | 1982-04-15 |
| FR2491678B1 (de) | 1984-03-16 |
| JPS5791559A (en) | 1982-06-07 |
| FR2491678A1 (fr) | 1982-04-09 |
| DE3139169C2 (de) | 1991-12-19 |
| US4394181A (en) | 1983-07-19 |
| GB2084794B (en) | 1984-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3012363C2 (de) | Verfahren zur Bildung der Kanalbereiche und der Wannen von Halbleiterbauelementen | |
| DE4233236C2 (de) | Halbleitereinrichtung mit einem Wannenbereich für einen MOS-Transistor und Herstellungsverfahren dafür | |
| DE69111929T2 (de) | Halbleiteranordnung auf einem dielektrischen isolierten Substrat. | |
| DE3500528C2 (de) | Verfahren zur Bildung eines Paares komplementärer MOS-Transistoren | |
| DE4112072C2 (de) | MIS-Transistor mit hoher Stehspannung und Verfahren zu seiner Herstellung | |
| DE2939290C2 (de) | ||
| DE2700873A1 (de) | Verfahren zur herstellung von komplementaeren isolierschicht-feldeffekttransistoren | |
| EP0033003B1 (de) | Zweifach diffundierter Metalloxidsilicium-Feldeffekttransistor und Verfahren zu seiner Herstellung | |
| DE2060333C3 (de) | Verfahren zur Herstellung einer Halbleiteranordnung mit einem Feldeffekttransistor mit isolierter Gateelektrode | |
| DE2756855A1 (de) | Verfahren zum herstellen einer matrix aus speicherzellen mit hoher speicherkapazitaet | |
| DE19642538A1 (de) | Halbleitereinrichtung und Herstellungsverfahren derselben | |
| DE3237539A1 (de) | Mikroelektronisches schattenmaskierverfahren zur verminderung des punchthrough | |
| DE2728167A1 (de) | Verfahren zur vorbereitung eines siliziumsubstrats fuer die herstellung von mos-bauelementen | |
| DE3029125A1 (de) | Halbleiterspeicher | |
| CH623959A5 (de) | ||
| DE2553838B2 (de) | Verfahren zur herstellung von anreicherungs-feldeffektransistoren | |
| DD152875A5 (de) | Verfahren zum herstellen eines hochintegrierten festwertspeichers | |
| DE3116268C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
| DE2404184A1 (de) | Mis-halbleitervorrichtung und verfahren zu deren herstellung | |
| DE2160427B2 (de) | Verfahren zur Herstellung eines Halbleiterwiderstandes mit implantierten Ionen eines neutralen Dotierungsstoffes | |
| DE2902368A1 (de) | Komplementaer-mos-inverter | |
| DE2500047A1 (de) | Verfahren zur herstellung von metalloxid-halbleitereinrichtungen | |
| EP0157926B1 (de) | Verfahren zum Herstellen einer hochintegrierten MOS-Feld-effekttransistorschaltung | |
| DE69330298T2 (de) | Multifunktionale elektronische Vorrichtung, insbesondere Element mit dynamischem, negativem Widerstandsverhalten und Zugehöriges Herstellungsverfahren | |
| DE2160462A1 (de) | Halbleiteranordnung und verfahren zur herstellung dieser halbleiteranordnung. |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8110 | Request for examination paragraph 44 | ||
| D2 | Grant after examination | ||
| 8328 | Change in the person/name/address of the agent |
Free format text: KUNZE, K., DIPL.-ING., PAT.-ASS., 2000 HAMBURG |
|
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |