JP2500047B2 - 電界効果トランジスタ - Google Patents
電界効果トランジスタInfo
- Publication number
- JP2500047B2 JP2500047B2 JP5144582A JP14458293A JP2500047B2 JP 2500047 B2 JP2500047 B2 JP 2500047B2 JP 5144582 A JP5144582 A JP 5144582A JP 14458293 A JP14458293 A JP 14458293A JP 2500047 B2 JP2500047 B2 JP 2500047B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- sige
- channel
- band edge
- carriers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005669 field effect Effects 0.000 title description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 120
- 239000000758 substrate Substances 0.000 claims description 24
- 239000004065 semiconductor Substances 0.000 claims description 14
- 239000010409 thin film Substances 0.000 claims description 9
- 239000002019 doping agent Substances 0.000 claims description 3
- 239000000969 carrier Substances 0.000 description 41
- 230000037230 mobility Effects 0.000 description 27
- 239000012212 insulator Substances 0.000 description 16
- 229910045601 alloy Inorganic materials 0.000 description 15
- 239000000956 alloy Substances 0.000 description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 12
- 229920005591 polysilicon Polymers 0.000 description 12
- 229910052732 germanium Inorganic materials 0.000 description 9
- 239000000463 material Substances 0.000 description 9
- 238000000034 method Methods 0.000 description 9
- 239000013078 crystal Substances 0.000 description 7
- 239000004047 hole gas Substances 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- 230000006870 function Effects 0.000 description 6
- 239000002800 charge carrier Substances 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 230000015654 memory Effects 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 125000006850 spacer group Chemical group 0.000 description 5
- 230000007704 transition Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000001953 recrystallisation Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000011065 in-situ storage Methods 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910000676 Si alloy Inorganic materials 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000009056 active transport Effects 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000032258 transport Effects 0.000 description 2
- 241001663154 Electron Species 0.000 description 1
- 229910007271 Si2O3 Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000002939 deleterious effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- -1 oxide Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
- H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
- H01L29/78687—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys with a multilayer structure or superlattice structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、一般的には半導体素子
とその製造に関し、特に薄膜トランジスタ（ＴＦＴ）ま
たはＳＯＩ（semiconductor-on-insulator）電界効果ト
ランジスタに関する。
とその製造に関し、特に薄膜トランジスタ（ＴＦＴ）ま
たはＳＯＩ（semiconductor-on-insulator）電界効果ト
ランジスタに関する。
【０００２】
【従来の技術】現在、高密度（チップ当たり４メガバイ
ト（Ｍｂ）を超えるデータ記憶域）で高速なバイポーラ
相補形ＭＯＳ（ＢＩＣＭＯＳ）やＣＭＯＳスタティック
・ランダム・アクセス・メモリ（ＳＲＡＭ）には、２０
μｍ2 未満のメモリ・セル・サイズ、低待機電流、及び
低動作電圧でのセルの高安定性が求められる。薄膜トラ
ンジスタ（ＴＦＴ）は、密度、待機電流、セル安定性、
及びソフト・エラー耐性の各条件を満足するために、ポ
リシリコンの負荷抵抗に代わるメモリ・セル内の負荷素
子として提案された。しかし、従来のポリシリコンＴＦ
Ｔは、ポリシリコン粒子の大きさが限定されることか
ら、しきい電圧が高くて易動度が低く、従ってＯＮ電流
に乏しい。
ト（Ｍｂ）を超えるデータ記憶域）で高速なバイポーラ
相補形ＭＯＳ（ＢＩＣＭＯＳ）やＣＭＯＳスタティック
・ランダム・アクセス・メモリ（ＳＲＡＭ）には、２０
μｍ2 未満のメモリ・セル・サイズ、低待機電流、及び
低動作電圧でのセルの高安定性が求められる。薄膜トラ
ンジスタ（ＴＦＴ）は、密度、待機電流、セル安定性、
及びソフト・エラー耐性の各条件を満足するために、ポ
リシリコンの負荷抵抗に代わるメモリ・セル内の負荷素
子として提案された。しかし、従来のポリシリコンＴＦ
Ｔは、ポリシリコン粒子の大きさが限定されることか
ら、しきい電圧が高くて易動度が低く、従ってＯＮ電流
に乏しい。
【０００３】粒界散乱を最小にすることでＯＮ電流を改
良し、粒界における発生／再結合を少なくしてＯＦＦ電
流を最小にするために、アモルファス・シリコン（α−
Ｓｉ）層の再結晶によって形成される大きい粒子が用い
られている。（KinugawaらによるTFT（Thin Film Trans
istor）Cell Technology for 4Mbit and More HighDens
ity SRAMs、Tech．Dig．of 1990 VLSI Technol．Sym
p．：23-24（1990） 及びUemotoらによるHigh-Performa
nce Stacked-CMOS SRAM Cell by Solid PhaseGrowth Te
chniques、Tech Dig．of 1990 VLSI Technol．Symp．：
21-22（1990）を参照。）
良し、粒界における発生／再結合を少なくしてＯＦＦ電
流を最小にするために、アモルファス・シリコン（α−
Ｓｉ）層の再結晶によって形成される大きい粒子が用い
られている。（KinugawaらによるTFT（Thin Film Trans
istor）Cell Technology for 4Mbit and More HighDens
ity SRAMs、Tech．Dig．of 1990 VLSI Technol．Sym
p．：23-24（1990） 及びUemotoらによるHigh-Performa
nce Stacked-CMOS SRAM Cell by Solid PhaseGrowth Te
chniques、Tech Dig．of 1990 VLSI Technol．Symp．：
21-22（1990）を参照。）
【０００４】ポリシリコン層を薄くし、２重ゲート（上
部と下部）を用いることで、ＯＮ電流とＯＮ／ＯＦＦ電
流比が改良されている。（AdanらによるA Half-Micron
SRAMCell Using a Double-Gated Self-Aligned Polysil
icon PMOS Thin FilmTransistor（TFT）Load、Tech．Di
g．of 1990 VLSI Technol．Symp．：19-20（1990）及び
HashimotoらによるThin Film Effects of Double-Gate
PolysiliconMOSFET、Ext．Abst．of 22nd Conf．on Sol
id St．Dev．and Mat．：393-396（1990）を参照。）し
かし、４Ｍｂ（またはそれ以上）の密度の高速（５ｎｓ
未満）ＳＲＡＭのＯＮ電流条件を、Ｓｉ ＴＦＴで満足
するのは困難である。易動度に制限があり、結晶粒度の
均一性を制御できないからである。望ましいＴＦＴはキ
ャリア易動度の高いＴＦＴである。
部と下部）を用いることで、ＯＮ電流とＯＮ／ＯＦＦ電
流比が改良されている。（AdanらによるA Half-Micron
SRAMCell Using a Double-Gated Self-Aligned Polysil
icon PMOS Thin FilmTransistor（TFT）Load、Tech．Di
g．of 1990 VLSI Technol．Symp．：19-20（1990）及び
HashimotoらによるThin Film Effects of Double-Gate
PolysiliconMOSFET、Ext．Abst．of 22nd Conf．on Sol
id St．Dev．and Mat．：393-396（1990）を参照。）し
かし、４Ｍｂ（またはそれ以上）の密度の高速（５ｎｓ
未満）ＳＲＡＭのＯＮ電流条件を、Ｓｉ ＴＦＴで満足
するのは困難である。易動度に制限があり、結晶粒度の
均一性を制御できないからである。望ましいＴＦＴはキ
ャリア易動度の高いＴＦＴである。
【０００５】このほか、ゲルマニウムなどの物質は、エ
ネルギ・バンド構造が異なるのでキャリア易動度が大き
い。このような大きいキャリア易動度が望ましいのは、
キャリア易動度が、最終的には素子のスイッチング速度
を決定するからである。スイッチングが高速であればそ
れだけ所与の素子が所与の時間単位で実行できる動作が
多くなる。
ネルギ・バンド構造が異なるのでキャリア易動度が大き
い。このような大きいキャリア易動度が望ましいのは、
キャリア易動度が、最終的には素子のスイッチング速度
を決定するからである。スイッチングが高速であればそ
れだけ所与の素子が所与の時間単位で実行できる動作が
多くなる。
【０００６】合金層が充分に薄い限りは、Ｓｉ基板上に
シリコン・ゲルマニウム（ＳｉＧｅ）合金が成長でき
る。T．P．PearsallらによるEnhancement-and depletio
n-modep-channel GexSi1-x modulation doped FETs、IE
EE Electron Device Letters、EDL-7：308-310（1986）
及びR．C．TaftらによるFabrication of a p-channelBI
CFET in the GexSi1-x/Si system、International Elec
tron Device Conf．Digest：570-573（1988） を参照さ
れたい。Ｇｅ結晶の格子間隔はシリコン結晶の格子間隔
よりも大きいので、ＧｅとＳｉの合金を含む層は、成長
時にひずみを被る。Ｇｅ結晶格子は圧縮され、いわゆる
仮像層を作る。K．CasperによるGrowth Improprieties
of Si/SiGe Suparlattices、MSS-II Proceedings、Kyot
o、Japan：page 703 （September 1975）、D．V．Lang
によるMeasurement of theBand Gap of GexSi1-x/Si St
rained Layer Heterostructures、AppliedPhysics Lett
ers、47：page 1333（1985）を参照されたい。このよう
な被ひずみ層がある場合、原子と正孔の２次元ガス層が
形成されることを、いくつかの研究グループが実証して
いる。最近の発見では、ＳｉとＧｅの合金から形成され
た層は、純粋シリコンよりも正孔の易動度が大きい。
P．J．WangらによるTwo-dimensional hole gas in Si/S
i0.85 Ge0.15/Si modulation-doped doubleheterostruc
tures、Appl．Phys．Lett．Vol．54、No．26：page 270
1（1989）を参照されたい。
シリコン・ゲルマニウム（ＳｉＧｅ）合金が成長でき
る。T．P．PearsallらによるEnhancement-and depletio
n-modep-channel GexSi1-x modulation doped FETs、IE
EE Electron Device Letters、EDL-7：308-310（1986）
及びR．C．TaftらによるFabrication of a p-channelBI
CFET in the GexSi1-x/Si system、International Elec
tron Device Conf．Digest：570-573（1988） を参照さ
れたい。Ｇｅ結晶の格子間隔はシリコン結晶の格子間隔
よりも大きいので、ＧｅとＳｉの合金を含む層は、成長
時にひずみを被る。Ｇｅ結晶格子は圧縮され、いわゆる
仮像層を作る。K．CasperによるGrowth Improprieties
of Si/SiGe Suparlattices、MSS-II Proceedings、Kyot
o、Japan：page 703 （September 1975）、D．V．Lang
によるMeasurement of theBand Gap of GexSi1-x/Si St
rained Layer Heterostructures、AppliedPhysics Lett
ers、47：page 1333（1985）を参照されたい。このよう
な被ひずみ層がある場合、原子と正孔の２次元ガス層が
形成されることを、いくつかの研究グループが実証して
いる。最近の発見では、ＳｉとＧｅの合金から形成され
た層は、純粋シリコンよりも正孔の易動度が大きい。
P．J．WangらによるTwo-dimensional hole gas in Si/S
i0.85 Ge0.15/Si modulation-doped doubleheterostruc
tures、Appl．Phys．Lett．Vol．54、No．26：page 270
1（1989）を参照されたい。
【０００７】上述の系では、重正孔バンドに対して、軽
正孔バンドのエネルギを減少させる合金層内のひずみに
よって、正孔易動度を高めることが可能である。そのよ
うな系の場合、伝導バンドと価電子バンドの不連続性
は、ＩＩＩ−Ｖ族化合物に比べて小さい。また、Ｓｉの
ショットキー障壁が低いため、PearsallらによるＭＯＤ
ＦＥＴ素子は実用化できない。これは、特に室温でのゲ
ート漏れ電流が多いからである。
正孔バンドのエネルギを減少させる合金層内のひずみに
よって、正孔易動度を高めることが可能である。そのよ
うな系の場合、伝導バンドと価電子バンドの不連続性
は、ＩＩＩ−Ｖ族化合物に比べて小さい。また、Ｓｉの
ショットキー障壁が低いため、PearsallらによるＭＯＤ
ＦＥＴ素子は実用化できない。これは、特に室温でのゲ
ート漏れ電流が多いからである。
【０００８】欧州特許第０３２３８９６ＡＺ号は、従来
のＭＯＳＦＥＴ素子にＳｉ合金に９０％乃至１００％の
Ｇｅを加えて形成されたＧｅチャネル領域を導入してい
る。チャネルは対称型である。チャネルの各エッジに
は、Ｓｉ合金内の９０％乃至１００％のＧｅから周囲の
純粋Ｓｉ領域への同一の遷移領域がある。各チャネル・
エッジに、ＳｉとＧｅの間の周知の格子ミスマッチ
（４．０％）を受容する段階的変調領域が設けられる。
この構造では、この層の格子定数とＳｉ基板のそれとの
ミスマッチが大きいので、平方センチメートル当たり１
０9 を超える欠陥が生じる。このような欠陥がキャリア
易動度を制限することは周知のとおりである。
のＭＯＳＦＥＴ素子にＳｉ合金に９０％乃至１００％の
Ｇｅを加えて形成されたＧｅチャネル領域を導入してい
る。チャネルは対称型である。チャネルの各エッジに
は、Ｓｉ合金内の９０％乃至１００％のＧｅから周囲の
純粋Ｓｉ領域への同一の遷移領域がある。各チャネル・
エッジに、ＳｉとＧｅの間の周知の格子ミスマッチ
（４．０％）を受容する段階的変調領域が設けられる。
この構造では、この層の格子定数とＳｉ基板のそれとの
ミスマッチが大きいので、平方センチメートル当たり１
０9 を超える欠陥が生じる。このような欠陥がキャリア
易動度を制限することは周知のとおりである。
【０００９】こうした機械的な要因とは別に、チャネル
のＧｅプロファイルは、従来技術のように対称型であ
り、ほとんどがＧｅの領域全体にわたって均一である。
そこで、このチャネルのエッジには、２つのアクティブ
・トランスポート領域が、１つはＳｉ基板から９０％乃
至１００％Ｇｅのチャネルへの遷移領域に、１つは素子
表面の純粋Ｓｉに戻る遷移領域に形成される。トランス
ポート領域は各々、Ｇｅの台形の各エッジを中心にして
２次元正孔ガスを含む。正孔ガスは各々、一定空間に広
がり、キャリアの半数が、各台形エッジを超えて伸びた
欠陥のある遷移領域に重なる。これは、これら欠陥領域
に存在するキャリアの易動度も損なう。また、これと等
しく重要なことは、Ｇｅ含有量が少ない領域を正孔が移
動する時に、従来のＳｉＧｅチャネルＭＯＳＦＥＴの設
計に見られるように、正孔の易動度が減少することであ
る。
のＧｅプロファイルは、従来技術のように対称型であ
り、ほとんどがＧｅの領域全体にわたって均一である。
そこで、このチャネルのエッジには、２つのアクティブ
・トランスポート領域が、１つはＳｉ基板から９０％乃
至１００％Ｇｅのチャネルへの遷移領域に、１つは素子
表面の純粋Ｓｉに戻る遷移領域に形成される。トランス
ポート領域は各々、Ｇｅの台形の各エッジを中心にして
２次元正孔ガスを含む。正孔ガスは各々、一定空間に広
がり、キャリアの半数が、各台形エッジを超えて伸びた
欠陥のある遷移領域に重なる。これは、これら欠陥領域
に存在するキャリアの易動度も損なう。また、これと等
しく重要なことは、Ｇｅ含有量が少ない領域を正孔が移
動する時に、従来のＳｉＧｅチャネルＭＯＳＦＥＴの設
計に見られるように、正孔の易動度が減少することであ
る。
【００１０】米国特許第５、０１９、８８２号（1989年
5月15日出願） のＭＯＳＦＥＴは、Ｓｉ基板上にＳｉＧ
ｅチャネル層を成長させており、Ｓｉキャップ層がチャ
ネル層から２酸化Ｓｉ絶縁層を分離する。適度な電圧を
印加すれば、ＳｉＧｅ合金層とＳｉキャップ層の界面
に、易動度が高い電荷キャリア領域が生じる。この領域
は２次元の電子または正孔のガスを含む。それまでの素
子のようにＳｉ／ＳｉＯ2 ではなく、ＳｉＧｅ／Ｓｉ界
面に電子または正孔のガスを形成することによって、界
面散乱がなくなるか、または減少する。易動度が高い電
荷キャリア領域は、ゲート（Ｓｉ／ＳｉＧｅ界面）に出
来るだけ近接されるので、キャパシタンスが最大になり
素子性能が向上する。しかし、キャリア易動度は、実際
にはゲートに最も近いところで最低である。従って、キ
ャパシタンスと易動度の両方に正比例する良度指数であ
る素子の相互コンダクタンスは、最適化されない。更に
また、この初期の文献に述べられているチャネル領域
は、あらゆる従来の素子と同様に対称型である。このよ
うな対称構造でＳｉとＳｉＧｅの領域の間に急激な遷移
が生じると、多くのキャリアがチャネル領域の外側に移
動する。
5月15日出願） のＭＯＳＦＥＴは、Ｓｉ基板上にＳｉＧ
ｅチャネル層を成長させており、Ｓｉキャップ層がチャ
ネル層から２酸化Ｓｉ絶縁層を分離する。適度な電圧を
印加すれば、ＳｉＧｅ合金層とＳｉキャップ層の界面
に、易動度が高い電荷キャリア領域が生じる。この領域
は２次元の電子または正孔のガスを含む。それまでの素
子のようにＳｉ／ＳｉＯ2 ではなく、ＳｉＧｅ／Ｓｉ界
面に電子または正孔のガスを形成することによって、界
面散乱がなくなるか、または減少する。易動度が高い電
荷キャリア領域は、ゲート（Ｓｉ／ＳｉＧｅ界面）に出
来るだけ近接されるので、キャパシタンスが最大になり
素子性能が向上する。しかし、キャリア易動度は、実際
にはゲートに最も近いところで最低である。従って、キ
ャパシタンスと易動度の両方に正比例する良度指数であ
る素子の相互コンダクタンスは、最適化されない。更に
また、この初期の文献に述べられているチャネル領域
は、あらゆる従来の素子と同様に対称型である。このよ
うな対称構造でＳｉとＳｉＧｅの領域の間に急激な遷移
が生じると、多くのキャリアがチャネル領域の外側に移
動する。
【００１１】特開平４ー２４７６６４号（1991年1月10
日出願）、「変調ドープ型ＭＩＳＦＥＴ及びその製造方
法」は、勾配型半導体合金チャネル層を持つＭＩＳＦＥ
Ｔを示している。勾配型の構造により、相互コンダクタ
ンスが最適化されるチャネル層内の場所に電荷キャリア
が位置づけられる。ＭＩＳＦＥＴは、基板上に第１半導
体物質と第２半導体物質との合金の被ひずみ仮像エピタ
キシャル・チャネル層を含む。合金中の第２半導体物質
の割合（パーセント）は、チャネル層内で単一ピーク・
パーセント・レベルまで勾配を持ち、チャネル層内のキ
ャリアの位置がこのピーク・パーセント・レベルに一致
する。チャネル層上には、第１半導体物質のエピタキシ
ャル・キャップ層が配置され、キャップ層上にゲート絶
縁層が配置される。ゲート絶縁層上にはゲート電極が配
置され、キャップ層とゲート電極の反対側のチャネル層
内にソースとドレインの領域が形成される。ＭＩＳＦＥ
Ｔの１実施例では、Ｓｉ基板上のＳｉＧｅ合金からチャ
ネル層が形成される。
日出願）、「変調ドープ型ＭＩＳＦＥＴ及びその製造方
法」は、勾配型半導体合金チャネル層を持つＭＩＳＦＥ
Ｔを示している。勾配型の構造により、相互コンダクタ
ンスが最適化されるチャネル層内の場所に電荷キャリア
が位置づけられる。ＭＩＳＦＥＴは、基板上に第１半導
体物質と第２半導体物質との合金の被ひずみ仮像エピタ
キシャル・チャネル層を含む。合金中の第２半導体物質
の割合（パーセント）は、チャネル層内で単一ピーク・
パーセント・レベルまで勾配を持ち、チャネル層内のキ
ャリアの位置がこのピーク・パーセント・レベルに一致
する。チャネル層上には、第１半導体物質のエピタキシ
ャル・キャップ層が配置され、キャップ層上にゲート絶
縁層が配置される。ゲート絶縁層上にはゲート電極が配
置され、キャップ層とゲート電極の反対側のチャネル層
内にソースとドレインの領域が形成される。ＭＩＳＦＥ
Ｔの１実施例では、Ｓｉ基板上のＳｉＧｅ合金からチャ
ネル層が形成される。
【００１２】チャネル・プロファイルは、チャネル層内
の電荷キャリアの位置を制御するために勾配を持ち、相
互コンダクタンスが最大になる。勾配により電界が作り
込まれ、これがチャネル内の所望の位置へキャリアを駆
動する。この勾配型合金チャネルＭＩＳＦＥＴにより、
第２半導体物質の単一ピーク・パーセント・レベルの位
置にトランスポート領域が１つしか形成されないので、
これまでの素子に形成される２つのアクティブ・トラン
スポート領域の問題が回避される。
の電荷キャリアの位置を制御するために勾配を持ち、相
互コンダクタンスが最大になる。勾配により電界が作り
込まれ、これがチャネル内の所望の位置へキャリアを駆
動する。この勾配型合金チャネルＭＩＳＦＥＴにより、
第２半導体物質の単一ピーク・パーセント・レベルの位
置にトランスポート領域が１つしか形成されないので、
これまでの素子に形成される２つのアクティブ・トラン
スポート領域の問題が回避される。
【００１３】また、従来のＳｉＧｅチャネル素子では、
ＳｉとＳｉＧｅのバンド・オフセットが小さいので、そ
の界面に形成される２次元正孔ガスが、易動度が低いＳ
ｉ層にまで漏れ出る。この問題はＭＩＳＦＥＴの場合、
すべての正孔ガスまたは、ほぼすべての正孔ガスを易動
度が比較的高いＳｉＧｅチャネル内に維持するために、
キャリアをこの界面から離して位置づけることによって
回避できる。チャネル内のキャリアの位置は、ＳｉのＧ
ｅ濃度を最大値まで勾配させ、その最大値をチャネル内
の任意の場所で、いずれかの界面から離れたところに位
置づけることで制御することができる。最大濃度点がキ
ャリアの位置を決定する。チャネル内のこの特定位置は
所望の素子特性に依存するといわれている。
ＳｉとＳｉＧｅのバンド・オフセットが小さいので、そ
の界面に形成される２次元正孔ガスが、易動度が低いＳ
ｉ層にまで漏れ出る。この問題はＭＩＳＦＥＴの場合、
すべての正孔ガスまたは、ほぼすべての正孔ガスを易動
度が比較的高いＳｉＧｅチャネル内に維持するために、
キャリアをこの界面から離して位置づけることによって
回避できる。チャネル内のキャリアの位置は、ＳｉのＧ
ｅ濃度を最大値まで勾配させ、その最大値をチャネル内
の任意の場所で、いずれかの界面から離れたところに位
置づけることで制御することができる。最大濃度点がキ
ャリアの位置を決定する。チャネル内のこの特定位置は
所望の素子特性に依存するといわれている。
【００１４】ＭＩＳＦＥＴ素子では、キャリアがチャネ
ル層の下に位置づけられる変調ドーピング方式も用いら
れる。まず、その場でドープされた狭いボロン層が成長
させられる。低温エピタキシできわめて正確に制御でき
る総ドープ量は、素子のしきい電圧を決定する。ドープ
された層は、ドープされていない小さいスペーサによっ
てＳｉＧｅチャネルから分離され、ＳｉＧｅチャネル内
の正孔からイオン化アクセプタが物理的に分離される。
厚いスペーサでは、有害な寄生基板チャネルが生じるこ
とがある。
ル層の下に位置づけられる変調ドーピング方式も用いら
れる。まず、その場でドープされた狭いボロン層が成長
させられる。低温エピタキシできわめて正確に制御でき
る総ドープ量は、素子のしきい電圧を決定する。ドープ
された層は、ドープされていない小さいスペーサによっ
てＳｉＧｅチャネルから分離され、ＳｉＧｅチャネル内
の正孔からイオン化アクセプタが物理的に分離される。
厚いスペーサでは、有害な寄生基板チャネルが生じるこ
とがある。
【００１５】キャリアはＭＩＳＦＥＴのチャネル領域の
ドーピングを変化させることによって、イオン化原子か
ら物理的に隔離され、これによりキャリア濃度が大きく
なり、イオン化不純物の散乱はごくわずかになる。従っ
て均一にドープされたＳｉＧｅ ＭＯＳＦＥＴに比較し
て、易動度が高くなる。ドーパントはＭＯＤＦＥＴやＢ
ＩＣＦＥＴのようにＳｉＧｅチャネルの上ではなく下に
位置づけることによって、素子の製造時にＳｉキャップ
層が薄くなっても、全体的なドーピングは影響を受け
ず、従って、しきい電圧も影響を受けないので、プロセ
スの対応性が大幅に改良される。均一にドープされたＳ
ｉＧｅ ＭＯＳＦＥＴに比較すると、変調ドープされた
素子の寄生表面チャネルは、Ｓｉキャップ厚みに従って
プロセス変数に依存する度合いがごくわずかである。変
調ドープされた素子は、均一なＳｉＧｅ ＭＯＳＦＥＴ
に比べると、ＳｉＧｅチャネル内のキャリアの比率を、
表面と基板の両方の寄生チャネル内で最大にする。ただ
しＭＩＳＦＥＴはバルクＳｉ素子である。
ドーピングを変化させることによって、イオン化原子か
ら物理的に隔離され、これによりキャリア濃度が大きく
なり、イオン化不純物の散乱はごくわずかになる。従っ
て均一にドープされたＳｉＧｅ ＭＯＳＦＥＴに比較し
て、易動度が高くなる。ドーパントはＭＯＤＦＥＴやＢ
ＩＣＦＥＴのようにＳｉＧｅチャネルの上ではなく下に
位置づけることによって、素子の製造時にＳｉキャップ
層が薄くなっても、全体的なドーピングは影響を受け
ず、従って、しきい電圧も影響を受けないので、プロセ
スの対応性が大幅に改良される。均一にドープされたＳ
ｉＧｅ ＭＯＳＦＥＴに比較すると、変調ドープされた
素子の寄生表面チャネルは、Ｓｉキャップ厚みに従って
プロセス変数に依存する度合いがごくわずかである。変
調ドープされた素子は、均一なＳｉＧｅ ＭＯＳＦＥＴ
に比べると、ＳｉＧｅチャネル内のキャリアの比率を、
表面と基板の両方の寄生チャネル内で最大にする。ただ
しＭＩＳＦＥＴはバルクＳｉ素子である。
【００１６】
【発明が解決しようとする課題】ＭＩＳＦＥＴ素子それ
自体とその処理は、薄膜素子に直接適用するには適して
いない。従って、ＴＦＴ素子に変調ドープされたＭＩＳ
ＦＥＴの動作上の利点を加えるのが望ましく、また、こ
れは高密度メモリなどに組込むことができる。
自体とその処理は、薄膜素子に直接適用するには適して
いない。従って、ＴＦＴ素子に変調ドープされたＭＩＳ
ＦＥＴの動作上の利点を加えるのが望ましく、また、こ
れは高密度メモリなどに組込むことができる。
【００１７】本発明は、高密度メモリなどに組込まれる
ＴＦＴ ＭＯＳＦＥＴまたはＳＯＩＭＯＳＦＥＴ素子と
その製造方法を提供して、高速スイッチング、極めて高
いＯＮ電流、及び大きいＯＮ／ＯＦＦ電流比を実現する
ものである。
ＴＦＴ ＭＯＳＦＥＴまたはＳＯＩＭＯＳＦＥＴ素子と
その製造方法を提供して、高速スイッチング、極めて高
いＯＮ電流、及び大きいＯＮ／ＯＦＦ電流比を実現する
ものである。
【００１８】
【課題を解決するための手段】本発明の実施例は、Ｓｉ
層の間に挾まれた比較的薄いＳｉＧｅ層から成る。Ｓｉ
ＧｅとＳｉの層は、絶縁基板上に形成され、ドーピング
によりソースとドレインの領域が形成されてチャネル領
域が画成される。
層の間に挾まれた比較的薄いＳｉＧｅ層から成る。Ｓｉ
ＧｅとＳｉの層は、絶縁基板上に形成され、ドーピング
によりソースとドレインの領域が形成されてチャネル領
域が画成される。
【００１９】ＳｉＧｅ層は、Ｓｉ上に疑似結晶形態的す
なわち仮像的（pseudomorphic） に成長されるので圧縮
ひずみを受ける。ＳｉＧｅ内の価電子バンドの上側エッ
ジは、ひずみのため、Ｓｉ層の価電子バンドの上側エッ
ジの上に配置される。ひずみを受けるＳｉＧｅ内の正孔
キャリアは低エネルギ状態になる。同様の効果は、Ｓｉ
格子が引張ひずみを受けてＳｉＧｅ上に成長する時の電
子にも生じる。
なわち仮像的（pseudomorphic） に成長されるので圧縮
ひずみを受ける。ＳｉＧｅ内の価電子バンドの上側エッ
ジは、ひずみのため、Ｓｉ層の価電子バンドの上側エッ
ジの上に配置される。ひずみを受けるＳｉＧｅ内の正孔
キャリアは低エネルギ状態になる。同様の効果は、Ｓｉ
格子が引張ひずみを受けてＳｉＧｅ上に成長する時の電
子にも生じる。
【００２０】ＳｉＧｅ層とＳｉ層のＴＦＴ本体全体の厚
みは縮小される。縮小されたこの基板の厚みと、上述の
ように得られるバンド構造により、正孔が自動的にＳｉ
Ｇｅ層に閉じ込められる。ＳｉＧｅチャネル内を流れる
キャリアは、２つのゲート電極を、１つはチャネル上
に、１つはチャネル下に配置して相互コンダクタンスを
最適化することによって、大幅に増加する。ゲート／チ
ャネル間キャパシタンスは、非埋め込み型チャネル素子
よりも小さい、これは、キャリア・フローがゲート電極
から離れたところで生じるからである。これはまた、ゲ
ート絶縁物の絶縁破壊を防ぐうえで有効である。
みは縮小される。縮小されたこの基板の厚みと、上述の
ように得られるバンド構造により、正孔が自動的にＳｉ
Ｇｅ層に閉じ込められる。ＳｉＧｅチャネル内を流れる
キャリアは、２つのゲート電極を、１つはチャネル上
に、１つはチャネル下に配置して相互コンダクタンスを
最適化することによって、大幅に増加する。ゲート／チ
ャネル間キャパシタンスは、非埋め込み型チャネル素子
よりも小さい、これは、キャリア・フローがゲート電極
から離れたところで生じるからである。これはまた、ゲ
ート絶縁物の絶縁破壊を防ぐうえで有効である。
【００２１】ゲート・バイアスがゼロの時、ＳｉＧｅチ
ャネルは小数電流キャリアが完全になくなり、ソースと
ドレイン間にごく小さい電流が流れただけでオフにな
る。ゲート・バイアスが負の方向に増加すると、小数キ
ャリアが蓄積し始め、易動度が高いＳｉＧｅ層内に閉じ
込められ、正孔電流は従来のＳｉ ＴＦＴよりも多くな
る。
ャネルは小数電流キャリアが完全になくなり、ソースと
ドレイン間にごく小さい電流が流れただけでオフにな
る。ゲート・バイアスが負の方向に増加すると、小数キ
ャリアが蓄積し始め、易動度が高いＳｉＧｅ層内に閉じ
込められ、正孔電流は従来のＳｉ ＴＦＴよりも多くな
る。
【００２２】小数キャリアの一部がＳｉＧｅチャネル層
に残り、ＳｉＧｅ内のキャリアの易動度は、バルクＳ
ｉ、或いはＳｉＯ2 ／Ｓｉ界面の１千倍も高くなるの
で、ゲート・バイアスが高くても導電度を改良すること
ができる。
に残り、ＳｉＧｅ内のキャリアの易動度は、バルクＳ
ｉ、或いはＳｉＯ2 ／Ｓｉ界面の１千倍も高くなるの
で、ゲート・バイアスが高くても導電度を改良すること
ができる。
【００２３】従って、本発明の２重ゲートＴＦＴでは、
キャリアがＳｉＧｅチャネル層に自動的に閉じ込められ
るので、従来のバルクＳｉＧｅ ＭＩＳＦＥＴ素子のよ
うな変調ドーピングとチャネルの勾配化の必要がなくな
る。ただしチャネルの勾配は、本体の厚みが最小でない
場合はキャリアの閉じ込めに効果的に利用することがで
きる。
キャリアがＳｉＧｅチャネル層に自動的に閉じ込められ
るので、従来のバルクＳｉＧｅ ＭＩＳＦＥＴ素子のよ
うな変調ドーピングとチャネルの勾配化の必要がなくな
る。ただしチャネルの勾配は、本体の厚みが最小でない
場合はキャリアの閉じ込めに効果的に利用することがで
きる。
【００２４】
【実施例】本発明の対象は、合金チャネルまたは勾配型
合金チャネルを有する薄膜電界効果トランジスタ（ＴＦ
Ｔ）である。本発明は、ＳｉもしくはＧｅ、またはＩＩ
Ｉ−Ｖ／ＩＩ−ＶＩ族の物質で実現することができる。
便宜上、本発明は絶縁基板上のＳｉＧｅ系物質について
説明するが、当業者には明らかなように、ＩＩＩ−Ｖ／
ＩＩ−ＶＩ族でも、ここに述べる本発明を実現すること
ができる。
合金チャネルを有する薄膜電界効果トランジスタ（ＴＦ
Ｔ）である。本発明は、ＳｉもしくはＧｅ、またはＩＩ
Ｉ−Ｖ／ＩＩ−ＶＩ族の物質で実現することができる。
便宜上、本発明は絶縁基板上のＳｉＧｅ系物質について
説明するが、当業者には明らかなように、ＩＩＩ−Ｖ／
ＩＩ−ＶＩ族でも、ここに述べる本発明を実現すること
ができる。
【００２５】ここで述べる基本概念の詳細については、
S．M．SzeによるPhysics ofSemiconductor Devices、Jo
hn Wiley & Sons、Inc．、New York、（1981） 及びSem
iconductor Devices、Physics and Technology、John W
iley & Sons、 Inc．、New York、（1985）を参考にさ
れたい。
S．M．SzeによるPhysics ofSemiconductor Devices、Jo
hn Wiley & Sons、Inc．、New York、（1981） 及びSem
iconductor Devices、Physics and Technology、John W
iley & Sons、 Inc．、New York、（1985）を参考にさ
れたい。
【００２６】図１は、本発明のＳｉＧｅ ＴＦＴ１００
の断面図である。ＳｉＧｅ ＴＦＴ１００のＳｉＧｅチ
ャネル１０２（４ｎｍ乃至１０ｎｍ、好適には５ｎｍ
で、Ｇｅ濃度は約１０％乃至約５０％、好適には２０％
乃至４０％）は、薄い（１ｎｍ乃至５ｎｍ、好適には３
ｎｍ）２つのＳｉ層１０４、１０６の間に挾まれる。Ｓ
ｉ層１０４は、上部チャネル層または第１スペーサ層と
も呼ばれ、Ｓｉ層１０６は、基板チャネル層または第２
スペーサ層とも呼ばれる。上部と下部で対になったゲー
ト電極１０８、１１０は、チャネル内のキャリアの変調
に従ってこれまでの方法でトランジスタをオン／オフす
るのに用いられる。（"上部"、"下部"はあくまで説明の
便宜を考慮した表現である。）高品質の２酸化シリコン
（ＳｉＯ2）ゲート絶縁体１１２、１１４は、約１０ｎ
ｍ未満またはそれに等しい厚みに被着または熱成長させ
られる。
の断面図である。ＳｉＧｅ ＴＦＴ１００のＳｉＧｅチ
ャネル１０２（４ｎｍ乃至１０ｎｍ、好適には５ｎｍ
で、Ｇｅ濃度は約１０％乃至約５０％、好適には２０％
乃至４０％）は、薄い（１ｎｍ乃至５ｎｍ、好適には３
ｎｍ）２つのＳｉ層１０４、１０６の間に挾まれる。Ｓ
ｉ層１０４は、上部チャネル層または第１スペーサ層と
も呼ばれ、Ｓｉ層１０６は、基板チャネル層または第２
スペーサ層とも呼ばれる。上部と下部で対になったゲー
ト電極１０８、１１０は、チャネル内のキャリアの変調
に従ってこれまでの方法でトランジスタをオン／オフす
るのに用いられる。（"上部"、"下部"はあくまで説明の
便宜を考慮した表現である。）高品質の２酸化シリコン
（ＳｉＯ2）ゲート絶縁体１１２、１１４は、約１０ｎ
ｍ未満またはそれに等しい厚みに被着または熱成長させ
られる。
【００２７】図１にはまた、高導電率のソースとドレイ
ンの領域１１６、１１８が示されている。１実施例で
は、ソースとドレインの領域１１６、１１８が、チャネ
ル領域をマスクしてＳｉ／ＳｉＧｅ／Ｓｉ層をｐ+ ドー
プすることによって形成される。ゲート１０８、１１０
とソース、ドレイン領域１１６、１１８との接続及びバ
イアスの印加は、当業者には周知の従来の方法で行なわ
れる。
ンの領域１１６、１１８が示されている。１実施例で
は、ソースとドレインの領域１１６、１１８が、チャネ
ル領域をマスクしてＳｉ／ＳｉＧｅ／Ｓｉ層をｐ+ ドー
プすることによって形成される。ゲート１０８、１１０
とソース、ドレイン領域１１６、１１８との接続及びバ
イアスの印加は、当業者には周知の従来の方法で行なわ
れる。
【００２８】ＳｉＧｅチャネル１０２とＳｉ層１０４、
１０６は、ソース、ドレイン領域１１６、１１８の間に
横方向に効果的に挾まれるため、これらの領域と連続し
ているとみることができる。ＳｉＧｅチャネル１０２は
Ｓｉ層１０４、１０６に縦方向に効果的に挾まれる（図
１参照）。Ｓｉ層１０４、１０６もソース、ドレイン領
域と連続とみることができる。ＳｉＧｅチャネルとＳｉ
層１０４、１０６は、ゲート絶縁体１１２、１１４によ
って厚み方向（図１乃至図３の垂直方向）に効果的に挾
まれる。後者の組合わせは、ゲート電極１０８、１１０
によって厚み方向に効果的に挾まれる。
１０６は、ソース、ドレイン領域１１６、１１８の間に
横方向に効果的に挾まれるため、これらの領域と連続し
ているとみることができる。ＳｉＧｅチャネル１０２は
Ｓｉ層１０４、１０６に縦方向に効果的に挾まれる（図
１参照）。Ｓｉ層１０４、１０６もソース、ドレイン領
域と連続とみることができる。ＳｉＧｅチャネルとＳｉ
層１０４、１０６は、ゲート絶縁体１１２、１１４によ
って厚み方向（図１乃至図３の垂直方向）に効果的に挾
まれる。後者の組合わせは、ゲート電極１０８、１１０
によって厚み方向に効果的に挾まれる。
【００２９】ＳｉＧｅ ＴＦＴ１００を支持する基板は
図１には示していない。ＳＯＩ実施例の場合、基板は酸
化物、サファイア、ダイヤモンドなどの絶縁基板であ
る。ＴＦＴ実施例の場合はＳｉを基板にすることもでき
る。また、本発明のＳＯＩ ＭＯＳＦＥＴまたはＴＦＴ
ＭＯＳＦＥＴを積層することで、複数の集積回路が形
成できる。その場合、ＳＯＩ ＭＯＳＦＥＴまたはＴＦ
Ｔ ＭＯＳＦＥＴ自体を、別に積層されたＳＯＩ ＭＯ
ＳＦＥＴやＴＦＴ ＭＯＳＦＥＴ用の基板として用いる
こともできる。
図１には示していない。ＳＯＩ実施例の場合、基板は酸
化物、サファイア、ダイヤモンドなどの絶縁基板であ
る。ＴＦＴ実施例の場合はＳｉを基板にすることもでき
る。また、本発明のＳＯＩ ＭＯＳＦＥＴまたはＴＦＴ
ＭＯＳＦＥＴを積層することで、複数の集積回路が形
成できる。その場合、ＳＯＩ ＭＯＳＦＥＴまたはＴＦ
Ｔ ＭＯＳＦＥＴ自体を、別に積層されたＳＯＩ ＭＯ
ＳＦＥＴやＴＦＴ ＭＯＳＦＥＴ用の基板として用いる
こともできる。
【００３０】ＳｉＧｅチャネル１０２は、ゲート・バイ
アスがゼロの時、小数電流キャリア（正孔）が完全にな
くなり、ソース１１６とドレイン１１８間にごく小さい
電流が流れるだけでオフになる。ゲート・バイアスが負
の方向に増加すると、小数キャリアが蓄積し始め、Ｓｉ
Ｇｅ／Ｓｉ界面付近の易動度が高いＳｉＧｅ層内に閉じ
込められ、正孔電流は従来のＳｉ ＴＦＴよりも大きく
なる。
アスがゼロの時、小数電流キャリア（正孔）が完全にな
くなり、ソース１１６とドレイン１１８間にごく小さい
電流が流れるだけでオフになる。ゲート・バイアスが負
の方向に増加すると、小数キャリアが蓄積し始め、Ｓｉ
Ｇｅ／Ｓｉ界面付近の易動度が高いＳｉＧｅ層内に閉じ
込められ、正孔電流は従来のＳｉ ＴＦＴよりも大きく
なる。
【００３１】小数キャリアの一部分がＳｉＧｅチャネル
層１０２に残り、ＳｉＧｅ内のキャリアの易動度は、バ
ルクＳｉ、或いはＳｉＯ2 ／Ｓｉ界面の１千倍も高くな
るので、ゲート・バイアスが高くても導電度を改良する
ことができる。
層１０２に残り、ＳｉＧｅ内のキャリアの易動度は、バ
ルクＳｉ、或いはＳｉＯ2 ／Ｓｉ界面の１千倍も高くな
るので、ゲート・バイアスが高くても導電度を改良する
ことができる。
【００３２】更に、ＴＦＴ本体全体の厚みが縮小されれ
ば、小数キャリアの大部分はＳｉＧｅチャネル層１０２
に自動的に閉じ込められ、極めて大きいＯＮ電流が生じ
る。ここでいう"ＴＦＴ本体全体の厚み"は、ゲート絶縁
体１１２、１１４に挾まれた半導体層の総厚みである。
ば、小数キャリアの大部分はＳｉＧｅチャネル層１０２
に自動的に閉じ込められ、極めて大きいＯＮ電流が生じ
る。ここでいう"ＴＦＴ本体全体の厚み"は、ゲート絶縁
体１１２、１１４に挾まれた半導体層の総厚みである。
【００３３】例えば図１で、本体全体の厚みは、層１０
２、１０４、１０６の厚みの組合わせである。"縮小さ
れた"層１０２乃至１０６の代表厚みは、ＳｉＧｅ層１
０２で約５ｎｍ、Ｓｉ層１０４、１０６で約２ｎｍ乃至
３ｎｍである。ＴＦＴ本体全体の厚みを約２０ｎｍ未満
にするには、層１０２は約１０ｎｍ未満、層１０４、１
０６は約５ｎｍにする必要がある。
２、１０４、１０６の厚みの組合わせである。"縮小さ
れた"層１０２乃至１０６の代表厚みは、ＳｉＧｅ層１
０２で約５ｎｍ、Ｓｉ層１０４、１０６で約２ｎｍ乃至
３ｎｍである。ＴＦＴ本体全体の厚みを約２０ｎｍ未満
にするには、層１０２は約１０ｎｍ未満、層１０４、１
０６は約５ｎｍにする必要がある。
【００３４】Ｓｉ層１０４、１０６とＳｉＧｅ層１０２
の間のエネルギ・バンドの不連続性は、易動度が高いＳ
ｉＧｅ層１０２に小数キャリアを閉じ込めることで、Ｏ
Ｎ電流の増加に役立つ。一般にキャリアは、エネルギが
最低のところにとどまる傾向がある。バンドギャップが
比較的小さい物質は普通、Ｓｉ上に成長してひずみを受
けたＳｉＧｅ層の場合のように、低いエネルギ状態を与
え、ＳｉＧｅの価電子バンドのエッジは、Ｓｉに比べて
低いエネルギ状態を正孔に与える。（ＳｉＧｅの格子定
数はＳｉよりも大きいので、Ｓｉ上にＳｉＧｅを成長さ
せるには、ひずみを受けた層のエピタキシャル・プロセ
スが必要である）。
の間のエネルギ・バンドの不連続性は、易動度が高いＳ
ｉＧｅ層１０２に小数キャリアを閉じ込めることで、Ｏ
Ｎ電流の増加に役立つ。一般にキャリアは、エネルギが
最低のところにとどまる傾向がある。バンドギャップが
比較的小さい物質は普通、Ｓｉ上に成長してひずみを受
けたＳｉＧｅ層の場合のように、低いエネルギ状態を与
え、ＳｉＧｅの価電子バンドのエッジは、Ｓｉに比べて
低いエネルギ状態を正孔に与える。（ＳｉＧｅの格子定
数はＳｉよりも大きいので、Ｓｉ上にＳｉＧｅを成長さ
せるには、ひずみを受けた層のエピタキシャル・プロセ
スが必要である）。
【００３５】キャリアをチャネルに閉じ込める本発明の
機能では、バンドギャップとバンド構造が大きな役割を
担う。正孔の易動度は、重正孔バンドに対して軽正孔バ
ンドのエネルギを減少させるＳｉＧｅ合金層内のひずみ
によって改良される。ＳｉＧｅによってひずみを被るＳ
ｉ層の場合、電子はＳｉの伝導バンド・エッジでエネル
ギ状態がＳｉＧｅ層に比べて低い。こうした不連続性
を、図５、図６のエネルギ・バンド図に示した。
機能では、バンドギャップとバンド構造が大きな役割を
担う。正孔の易動度は、重正孔バンドに対して軽正孔バ
ンドのエネルギを減少させるＳｉＧｅ合金層内のひずみ
によって改良される。ＳｉＧｅによってひずみを被るＳ
ｉ層の場合、電子はＳｉの伝導バンド・エッジでエネル
ギ状態がＳｉＧｅ層に比べて低い。こうした不連続性
を、図５、図６のエネルギ・バンド図に示した。
【００３６】図５は、Ｓｉ上に成長したＳｉＧｅを示
す。ＳｉＧｅは圧縮ひずみを受ける（すなわちＳｉＧｅ
はＳｉに対して仮像である）。そのため価電子バンド
（Ｅv ）がオフセットされる。オフセットが生じるの
は、ひずみを受けたＳｉＧｅのＥvがＳｉのＥvの上にあ
る部分である。このＥv オフセットは、ＳｉＧｅ／Ｓｉ
の各界面で生じる。図５は、キャリア（正孔）がＳｉＧ
ｅチャネルに閉じ込められたｐチャネルＴＦＴの例を示
す。
す。ＳｉＧｅは圧縮ひずみを受ける（すなわちＳｉＧｅ
はＳｉに対して仮像である）。そのため価電子バンド
（Ｅv ）がオフセットされる。オフセットが生じるの
は、ひずみを受けたＳｉＧｅのＥvがＳｉのＥvの上にあ
る部分である。このＥv オフセットは、ＳｉＧｅ／Ｓｉ
の各界面で生じる。図５は、キャリア（正孔）がＳｉＧ
ｅチャネルに閉じ込められたｐチャネルＴＦＴの例を示
す。
【００３７】図６は、ＳｉＧｅ上に成長したＳｉのバン
ド図である。Ｓｉは引張ひずみを受ける（すなわちＳｉ
はＳｉＧｅに対して仮像である）。そのため伝導バンド
と価電子バンドの両方がオフセットされる（各々Ｅc、
Ｅv）。Ｓｉ層のＥc は、ＳｉＧｅのＥc に対して引き
下げられる。図６は、キャリア（電子）がＳｉチャネル
に閉じ込められたｎチャネルＴＦＴの例を示す。
ド図である。Ｓｉは引張ひずみを受ける（すなわちＳｉ
はＳｉＧｅに対して仮像である）。そのため伝導バンド
と価電子バンドの両方がオフセットされる（各々Ｅc、
Ｅv）。Ｓｉ層のＥc は、ＳｉＧｅのＥc に対して引き
下げられる。図６は、キャリア（電子）がＳｉチャネル
に閉じ込められたｎチャネルＴＦＴの例を示す。
【００３８】易動キャリア全部をＳｉＧｅチャネルに閉
じ込め（ｐチャネル素子の場合）、いずれかの絶縁体／
Ｓｉ界面の寄生チャネル内のキャリアの流れを抑制する
ためには、チャネルの上部と下部において価電子バンド
の不連続性が大きいことが望ましい。
じ込め（ｐチャネル素子の場合）、いずれかの絶縁体／
Ｓｉ界面の寄生チャネル内のキャリアの流れを抑制する
ためには、チャネルの上部と下部において価電子バンド
の不連続性が大きいことが望ましい。
【００３９】ゲートの負電圧によって生じた電界は、Ｓ
ｉＧｅチャネル層１０２の多数の正キャリアを引きつけ
る。ＳｉＧｅチャネルの厚みが減少しているので、正キ
ャリアまたは正孔のこの集中は２次元構造をとる。高易
動度チャネル内の正電荷キャリアは、ソース１１６とド
レイン１１８の間を事実上、２次元の方向に移動する。
２次元正孔ガスが形成される時、正孔ガスがゲートに可
能な限り近接するので、素子のキャパシタンスは最大に
なる。
ｉＧｅチャネル層１０２の多数の正キャリアを引きつけ
る。ＳｉＧｅチャネルの厚みが減少しているので、正キ
ャリアまたは正孔のこの集中は２次元構造をとる。高易
動度チャネル内の正電荷キャリアは、ソース１１６とド
レイン１１８の間を事実上、２次元の方向に移動する。
２次元正孔ガスが形成される時、正孔ガスがゲートに可
能な限り近接するので、素子のキャパシタンスは最大に
なる。
【００４０】図２は、本発明のＳｉＧｅ ＴＦＴ２００
の第２実施例を示す。ＳｉＧｅ ＴＦＴ２００は、基本
的には背中合わせの２つのＳｉＧｅ ＴＦＴ ＭＯＳＦ
ＥＴであり、並列に動作する。ＳｉＧｅ ＴＦＴ２００
はまた、上部と下部のゲート１０８、１１０、ゲート絶
縁体１１２、１１４、及びｐ+ のソース、ドレイン領域
１１６、１１８から成る。２つのＳｉＧｅチャネル層２
０２、２０４は３つのＳｉ層２０６、２０８、２１０に
挾まれる。キャリアは、図１の素子と同様に、図２に示
す素子の動作時にＳｉＧｅ層２０２、２０４に閉じ込め
られる。図２に示した構造に関係する実施例の場合、層
２０２、２０４の厚みは約１０ｎｍ未満、層２０６、２
０８、２１０の厚みは約５ｎｍ未満である。１例とし
て、図２の素子の本体全体の厚みは、層２０２乃至２１
０全体の厚みであり、約３５ｎｍ未満である。別の実施
例として、本体全体の厚みを考慮して許容できる場合
は、層２０８を変調ドープすることでキャリアをチャネ
ル層２０２、２０４に閉じ込めやすくなる。
の第２実施例を示す。ＳｉＧｅ ＴＦＴ２００は、基本
的には背中合わせの２つのＳｉＧｅ ＴＦＴ ＭＯＳＦ
ＥＴであり、並列に動作する。ＳｉＧｅ ＴＦＴ２００
はまた、上部と下部のゲート１０８、１１０、ゲート絶
縁体１１２、１１４、及びｐ+ のソース、ドレイン領域
１１６、１１８から成る。２つのＳｉＧｅチャネル層２
０２、２０４は３つのＳｉ層２０６、２０８、２１０に
挾まれる。キャリアは、図１の素子と同様に、図２に示
す素子の動作時にＳｉＧｅ層２０２、２０４に閉じ込め
られる。図２に示した構造に関係する実施例の場合、層
２０２、２０４の厚みは約１０ｎｍ未満、層２０６、２
０８、２１０の厚みは約５ｎｍ未満である。１例とし
て、図２の素子の本体全体の厚みは、層２０２乃至２１
０全体の厚みであり、約３５ｎｍ未満である。別の実施
例として、本体全体の厚みを考慮して許容できる場合
は、層２０８を変調ドープすることでキャリアをチャネ
ル層２０２、２０４に閉じ込めやすくなる。
【００４１】上記とは別に、ＴＦＴ ＭＯＳＦＥＴ本体
全体は、上部と下部のＳｉ層を用いずにＳｉＧｅから形
成することができる。この構造を図３に示した。ＳｉＧ
ｅＴＦＴ３００は、上部と下部のゲート１０８、１１
０、ゲート絶縁体１１２、１１４、及びｐ+ のソース、
ドレイン領域１６６、１１８から成る。単一のＳｉＧｅ
チャネル層は参照符号３０２で示した。上部チャネルと
基板チャネルのＳｉ層は次の場合に省略できる。（１）
ＳｉＧｅ層を熱酸化するのではなく、被着によって、高
品質の絶縁体と絶縁体／ＳｉＧｅ界面が形成できる。
（２）高品質のアモルファスＳｉＧｅ層を被着して、後
に下部のＳｉシード層を用いずに再結晶化できる。図３
の本体全体の厚みは、例えば層３０２だけで約１０ｎｍ
乃至５０ｎｍ、好適には２０ｎｍ未満である。Ｇｅの割
合（パーセント）をチャネル３０２の中央における１０
％乃至５０％のピーク・レベルまで勾配的に変化させれ
ば、薄い本体厚みによって得られる閉じ込めに加えて、
キャリアを閉じ込めやすくなる。
全体は、上部と下部のＳｉ層を用いずにＳｉＧｅから形
成することができる。この構造を図３に示した。ＳｉＧ
ｅＴＦＴ３００は、上部と下部のゲート１０８、１１
０、ゲート絶縁体１１２、１１４、及びｐ+ のソース、
ドレイン領域１６６、１１８から成る。単一のＳｉＧｅ
チャネル層は参照符号３０２で示した。上部チャネルと
基板チャネルのＳｉ層は次の場合に省略できる。（１）
ＳｉＧｅ層を熱酸化するのではなく、被着によって、高
品質の絶縁体と絶縁体／ＳｉＧｅ界面が形成できる。
（２）高品質のアモルファスＳｉＧｅ層を被着して、後
に下部のＳｉシード層を用いずに再結晶化できる。図３
の本体全体の厚みは、例えば層３０２だけで約１０ｎｍ
乃至５０ｎｍ、好適には２０ｎｍ未満である。Ｇｅの割
合（パーセント）をチャネル３０２の中央における１０
％乃至５０％のピーク・レベルまで勾配的に変化させれ
ば、薄い本体厚みによって得られる閉じ込めに加えて、
キャリアを閉じ込めやすくなる。
【００４２】ＳｉＧｅ ＳＯＩ ＭＯＳＦＥＴまたはＴ
ＦＴ ＭＯＳＦＥＴのしきい電圧は、ＴＦＴ本体のその
場ドーピングまたはイオン注入によって調整することが
できる。上部と下部のゲート電極はｎ+またはｐ+のポリ
シリコンである。図１のｐ型ＭＯＳＦＥＴと、ｎ+ 型ポ
リシリコンのゲート電極を例にあげれば、ボロン（ｐ型
不純物）のスパイク・ドーピングをＳｉＧｅ層１０２の
中央に位置づければ、しきい電圧が調整され、埋め込み
チャネル・モードのＦＥＴ動作でＯＮ電流が大きくな
る。これは特に、ＳｉＧｅのみによるエネルギ・バンド
の不連続性が、高伝導率のＳｉＧｅ層内にキャリアを閉
じ込めるには不充分な時に有益である。ただし、ＳＯＩ
本体全体の厚みを小さくすると共に２重ゲート電極構造
を採用することで、ＳｉＧｅ／Ｓｉチャネル境界に隣接
したＧｅの濃度を高めるためのスパイク・ドーピングと
勾配をなくせるので、ＳＯＩ実施例の方が望ましい。Ｓ
ＯＩ本体全体の厚みを小さくすることは、薄いＳｉＧｅ
チャネル層を意味する。
ＦＴ ＭＯＳＦＥＴのしきい電圧は、ＴＦＴ本体のその
場ドーピングまたはイオン注入によって調整することが
できる。上部と下部のゲート電極はｎ+またはｐ+のポリ
シリコンである。図１のｐ型ＭＯＳＦＥＴと、ｎ+ 型ポ
リシリコンのゲート電極を例にあげれば、ボロン（ｐ型
不純物）のスパイク・ドーピングをＳｉＧｅ層１０２の
中央に位置づければ、しきい電圧が調整され、埋め込み
チャネル・モードのＦＥＴ動作でＯＮ電流が大きくな
る。これは特に、ＳｉＧｅのみによるエネルギ・バンド
の不連続性が、高伝導率のＳｉＧｅ層内にキャリアを閉
じ込めるには不充分な時に有益である。ただし、ＳＯＩ
本体全体の厚みを小さくすると共に２重ゲート電極構造
を採用することで、ＳｉＧｅ／Ｓｉチャネル境界に隣接
したＧｅの濃度を高めるためのスパイク・ドーピングと
勾配をなくせるので、ＳＯＩ実施例の方が望ましい。Ｓ
ＯＩ本体全体の厚みを小さくすることは、薄いＳｉＧｅ
チャネル層を意味する。
【００４３】更に、素子のしきい電圧は、ゲート電極の
仕事関数を変化させることによって調整できる。当業者
には周知のとおり、仕事関数値の範囲がｎ+ ポリシリコ
ンとｐ+ ポリシリコンの値の範囲である適当な物質（タ
ングステン、タングステン・シリサイドなど）が望まし
い。
仕事関数を変化させることによって調整できる。当業者
には周知のとおり、仕事関数値の範囲がｎ+ ポリシリコ
ンとｐ+ ポリシリコンの値の範囲である適当な物質（タ
ングステン、タングステン・シリサイドなど）が望まし
い。
【００４４】本発明は、拡張埋め込みチャネル素子とみ
ることができる。本発明による薄いＳＯＩ本体と２重ゲ
ート構造では、２つのゲートの仕事関数を変えるだけで
しきい電圧を簡単に調整できる。変調ドーピングがなく
ても、キャリアをチャネルに閉じ込めることによる高易
動度は保たれる。先に「従来技術」で述べたＭＩＳＦＥ
Ｔは、変調ドーピングがない場合には、キャリア（正孔
など）をチャネルに閉じ込めることができない。正孔
は、上部に漏れ出、易動度が低いＳｉチャネル層と"埋
め込み"ＳｉＧｅチャネルの効果はかなり小さくなる。
ることができる。本発明による薄いＳＯＩ本体と２重ゲ
ート構造では、２つのゲートの仕事関数を変えるだけで
しきい電圧を簡単に調整できる。変調ドーピングがなく
ても、キャリアをチャネルに閉じ込めることによる高易
動度は保たれる。先に「従来技術」で述べたＭＩＳＦＥ
Ｔは、変調ドーピングがない場合には、キャリア（正孔
など）をチャネルに閉じ込めることができない。正孔
は、上部に漏れ出、易動度が低いＳｉチャネル層と"埋
め込み"ＳｉＧｅチャネルの効果はかなり小さくなる。
【００４５】本発明に従って作られた素子を動作させ、
或いは実現する特定の条件によっては、ソースとドレイ
ンの寄生接触抵抗を低くすることが必要となることもあ
り、従ってＳＯＩ層全体の厚み（すなわち絶縁基板上の
すべてのＳｉ層とＳｉＧｅ層の厚みの合計）を大きくす
る必要を生じることもある。しかしチャネル層の厚みを
大きくすると、キャリアを高易動度チャネルに自動的に
閉じ込める機能が働かなくなることがある。そこで、厚
い素子に関しては高易動度チャネルを勾配的に変化させ
ることで、キャリアを閉じ込めやすくなり、全体性能を
改良することができる。例えば２重ゲートｐチャネルＴ
ＦＴの場合、ＳｉＧｅチャネルの中央でＧｅのピーク濃
度を得るのが望ましい。
或いは実現する特定の条件によっては、ソースとドレイ
ンの寄生接触抵抗を低くすることが必要となることもあ
り、従ってＳＯＩ層全体の厚み（すなわち絶縁基板上の
すべてのＳｉ層とＳｉＧｅ層の厚みの合計）を大きくす
る必要を生じることもある。しかしチャネル層の厚みを
大きくすると、キャリアを高易動度チャネルに自動的に
閉じ込める機能が働かなくなることがある。そこで、厚
い素子に関しては高易動度チャネルを勾配的に変化させ
ることで、キャリアを閉じ込めやすくなり、全体性能を
改良することができる。例えば２重ゲートｐチャネルＴ
ＦＴの場合、ＳｉＧｅチャネルの中央でＧｅのピーク濃
度を得るのが望ましい。
【００４６】図１の構造は、図４の流れ図のステップ４
０２乃至４２０に概略を示した代表的な方法に従って形
成することができる。ステップまたはブロック４０２に
示すように、最初に下部ゲート電極１１０が形成され、
酸化物またはＳｉ基板上にポリシリコンまたは単結晶シ
リコンを用いてパターンが形成される。次に、ステップ
またはブロック４０４に示すように、ＳｉＯ2 など高品
質の下部ゲート絶縁体１１４がゲート電極と基板上に成
長または被着される。
０２乃至４２０に概略を示した代表的な方法に従って形
成することができる。ステップまたはブロック４０２に
示すように、最初に下部ゲート電極１１０が形成され、
酸化物またはＳｉ基板上にポリシリコンまたは単結晶シ
リコンを用いてパターンが形成される。次に、ステップ
またはブロック４０４に示すように、ＳｉＯ2 など高品
質の下部ゲート絶縁体１１４がゲート電極と基板上に成
長または被着される。
【００４７】次に薄いアモルファスＳｉ層（下部チャネ
ル１０６を形成）がゲート絶縁体１１４上に被着され
る。層１０６は、後のＳｉＧｅ層を被着するためのシー
ド層としても機能する（ステップ４０６参照）。層１０
６は、いくつか利用できる低温ＬＰＣＶＤ（低圧化学的
気相成長）法などで被着することができる。層１０６の
低温再結晶化を行なえば、この点で極めて大きい粒子を
形成することができる。ＵＨＶ／ＣＶＤシステムで被着
されたα−Ｓｉでは比較的良好な再結晶が得られる。
ル１０６を形成）がゲート絶縁体１１４上に被着され
る。層１０６は、後のＳｉＧｅ層を被着するためのシー
ド層としても機能する（ステップ４０６参照）。層１０
６は、いくつか利用できる低温ＬＰＣＶＤ（低圧化学的
気相成長）法などで被着することができる。層１０６の
低温再結晶化を行なえば、この点で極めて大きい粒子を
形成することができる。ＵＨＶ／ＣＶＤシステムで被着
されたα−Ｓｉでは比較的良好な再結晶が得られる。
【００４８】ＳｉＧｅ ＴＦＴ１００のチャネル全体
（例えば層１０２乃至１０６から成る）が単結晶である
薄いＳＯＩの実施例では、ウエハ・ボンディングと研磨
またはエッチバックのプロセスにより、絶縁体（または
Ｓｉ）基板上に、下部ゲート電極１１０、ゲート酸化物
１１４、及び単結晶層１０６が形成できる。（Horie ら
によるFabrication of Double-Gate Thin-Film SOI MOS
FETs Using WaferBonding and Polishing、Technical D
igest of the 1991 Solid State Deviceand Materials
Conference、Yokohama、Japan：165-167を参照。）層１
０６は（後の層１０２、１０４を仮像としてエピタキシ
ャル成長させるためのシードとして）、これまでの酸化
／エッチング法によって所望の値（５ｎｍ以下など）ま
で薄くすることができる。
（例えば層１０２乃至１０６から成る）が単結晶である
薄いＳＯＩの実施例では、ウエハ・ボンディングと研磨
またはエッチバックのプロセスにより、絶縁体（または
Ｓｉ）基板上に、下部ゲート電極１１０、ゲート酸化物
１１４、及び単結晶層１０６が形成できる。（Horie ら
によるFabrication of Double-Gate Thin-Film SOI MOS
FETs Using WaferBonding and Polishing、Technical D
igest of the 1991 Solid State Deviceand Materials
Conference、Yokohama、Japan：165-167を参照。）層１
０６は（後の層１０２、１０４を仮像としてエピタキシ
ャル成長させるためのシードとして）、これまでの酸化
／エッチング法によって所望の値（５ｎｍ以下など）ま
で薄くすることができる。
【００４９】ＳｉＧｅチャネル層１０２は次に、仮像の
単結晶構造を保つのに充分な薄さに成長させられる。チ
ャネル層１０２の厚み範囲は１０ｎｍ乃至５０ｎｍであ
る。上部Ｓｉ層１０４は、ステップ４０８に示すように
ＵＨＶ／ＣＶＤまたは他のＳｉＧｅ／Ｓｉエピタキシ法
によって形成される。層１０２乃至１０６の再結晶化は
必要に応じて行なえる（ステップ４１０参照）。Ｓｉと
ＳｉＧｅの層は、ＵＨＶ／ＣＶＤ時に個々にその場でド
ープすることで、上部と下部の素子のしきい電圧を調整
することができる。次にステップ４１２のように、上部
ゲート絶縁体１１２が成長または被着される。上部と下
部のＳｉ層は、ＳｉＯ2 ゲート絶縁体とチャネルとの間
に高品質の界面を保つために用いられる。次に上部ゲー
ト電極１０８が形成されパターニングされる（ステップ
４１４参照）。上部ゲート電極１０８はポリシリコンま
たは単結晶である。
単結晶構造を保つのに充分な薄さに成長させられる。チ
ャネル層１０２の厚み範囲は１０ｎｍ乃至５０ｎｍであ
る。上部Ｓｉ層１０４は、ステップ４０８に示すように
ＵＨＶ／ＣＶＤまたは他のＳｉＧｅ／Ｓｉエピタキシ法
によって形成される。層１０２乃至１０６の再結晶化は
必要に応じて行なえる（ステップ４１０参照）。Ｓｉと
ＳｉＧｅの層は、ＵＨＶ／ＣＶＤ時に個々にその場でド
ープすることで、上部と下部の素子のしきい電圧を調整
することができる。次にステップ４１２のように、上部
ゲート絶縁体１１２が成長または被着される。上部と下
部のＳｉ層は、ＳｉＯ2 ゲート絶縁体とチャネルとの間
に高品質の界面を保つために用いられる。次に上部ゲー
ト電極１０８が形成されパターニングされる（ステップ
４１４参照）。上部ゲート電極１０８はポリシリコンま
たは単結晶である。
【００５０】次にソース／ドレイン拡散領域１１６、１
１８とゲートが、自己整合型イオン注入によってドープ
され、これに熱アニール処理が続く。これらのステップ
はブロック４１６に示した。ステップ４１８のように、
ソース、ドレイン、及び上部ゲート上には、必要な自己
整合型シリサイドを形成することができる。最後に、Ｓ
ＯＩ ＭＯＳＦＥＴまたはＴＦＴ ＭＯＳＦＥＴが従来
の方法で不動態化され接続される（ステップ４２０）。
１８とゲートが、自己整合型イオン注入によってドープ
され、これに熱アニール処理が続く。これらのステップ
はブロック４１６に示した。ステップ４１８のように、
ソース、ドレイン、及び上部ゲート上には、必要な自己
整合型シリサイドを形成することができる。最後に、Ｓ
ＯＩ ＭＯＳＦＥＴまたはＴＦＴ ＭＯＳＦＥＴが従来
の方法で不動態化され接続される（ステップ４２０）。
【００５１】薄いＳｉシード層（下部チャネル１０６）
は、化学作用を変えることで（例えば、酸素を供給する
ガス源をオフにする）、ＣＶＤ酸化物の被着直後にα−
Ｓｉを被着することによっても形成できる。例えばＬＰ
ＣＶＤは、シラン＋酸素（酸化物被着）をシランのみ
（Ｓｉ被着）に切り替えることができる。
は、化学作用を変えることで（例えば、酸素を供給する
ガス源をオフにする）、ＣＶＤ酸化物の被着直後にα−
Ｓｉを被着することによっても形成できる。例えばＬＰ
ＣＶＤは、シラン＋酸素（酸化物被着）をシランのみ
（Ｓｉ被着）に切り替えることができる。
【００５２】本発明のＳＯＩ ＭＯＳＦＥＴまたはＴＦ
Ｔ ＭＯＳＦＥＴは、高速（４ｎｓ乃至５ｎｓ未満）高
密度（≧４Ｍｂ）のＳＲＡＭや高性能ＳＯＩロジック素
子をはじめ、ＭＯＳＦＥＴに適した現在及び将来の多数
の用途に利用することができる。
Ｔ ＭＯＳＦＥＴは、高速（４ｎｓ乃至５ｎｓ未満）高
密度（≧４Ｍｂ）のＳＲＡＭや高性能ＳＯＩロジック素
子をはじめ、ＭＯＳＦＥＴに適した現在及び将来の多数
の用途に利用することができる。
【００５３】厚いチャネル領域を持つＭＯＳＦＥＴが必
要な用途では、ＳｉＧｅ合金チャネル層のＧｅの割合
（パーセント）が、単一ピーク・パーセント・レベルま
でチャネル層内で勾配的に変えられる。チャネル層内の
キャリアの位置は、このピーク・レベルに一致する。こ
れによりＳｉＧｅチャネル層は、相互コンダクタンスを
最大にするようにされたＧｅプロファイルで形成され
る。このＧｅプロファイルにより、キャリアをチャネル
内の所望の位置に置く電界が作り込まれる。Ｇｅはピー
ク値で約５０％以下である。通常、この割合は２０％乃
至４０％の範囲である。Ｇｅの最大比は好適には約３０
％である。
要な用途では、ＳｉＧｅ合金チャネル層のＧｅの割合
（パーセント）が、単一ピーク・パーセント・レベルま
でチャネル層内で勾配的に変えられる。チャネル層内の
キャリアの位置は、このピーク・レベルに一致する。こ
れによりＳｉＧｅチャネル層は、相互コンダクタンスを
最大にするようにされたＧｅプロファイルで形成され
る。このＧｅプロファイルにより、キャリアをチャネル
内の所望の位置に置く電界が作り込まれる。Ｇｅはピー
ク値で約５０％以下である。通常、この割合は２０％乃
至４０％の範囲である。Ｇｅの最大比は好適には約３０
％である。
【００５４】
【発明の効果】キャリアがＳｉＧｅチャネル層に自動的
に閉じ込められるので、従来のバルクＳｉＧｅ ＭＩＳ
ＦＥＴ素子のような変調ドーピングとチャネルの勾配の
必要がなくなる。従って、本発明による素子は、高密度
メモリなどに組込むことができ、また高速スイッチン
グ、極めて高いＯＮ電流、及び大きいＯＮ／ＯＦＦ電流
比を実現するものである。
に閉じ込められるので、従来のバルクＳｉＧｅ ＭＩＳ
ＦＥＴ素子のような変調ドーピングとチャネルの勾配の
必要がなくなる。従って、本発明による素子は、高密度
メモリなどに組込むことができ、また高速スイッチン
グ、極めて高いＯＮ電流、及び大きいＯＮ／ＯＦＦ電流
比を実現するものである。
【図１】本発明のＳｉＧｅ ＴＦＴの断面図である。
【図２】本発明のＳｉＧｅ ＴＦＴの第２実施例の断面
図である。
図である。
【図３】２重ゲート電極を適用したＳｉＧｅ ＴＦＴの
参考例の断面図である。
参考例の断面図である。
【図４】図１のＳｉＧｅ ＴＦＴを製造する方法の流れ
図である。
図である。
【図５】Ｓｉ上の仮像ＳｉＧｅのエネルギ・バンドの図
である。
である。
【図６】ＳｉＧｅ上の仮像Ｓｉのエネルギ・バンドの図
である。
である。
１００ ＳｉＧｅ ＴＦＴ １０２ ＳｉＧｅチャネル層 １０４、１０６ Ｓｉ層 １０８、１１０ ゲート電極 １１２、１１４ ゲート絶縁体 １１６ ソース １１８ ドレイン
フロントページの続き (72)発明者 バーナード・エス・メイヤーソン アメリカ合衆国10598、ニューヨーク州 ヨークタウン・ハイツ、カリフォルニ ア・ロード 235 (72)発明者 ヤン−チェン・サン アメリカ合衆国10536、ニューヨーク州 カトナ、アン・チャンバーズ・レーン 29 (56)参考文献 特開 昭62−88367（ＪＰ，Ａ) 特開 昭62−42566（ＪＰ，Ａ) 特開 昭62−179160（ＪＰ，Ａ) 特開 昭64−53460（ＪＰ，Ａ)
Claims (4)
- 【請求項１】絶縁基板上に形成された第１のゲート電極
の上に絶縁層を介してＳｉＧｅ仮像層を挟む第１及び第
２のＳｉ層が形成され、前記第２のＳｉ層の上に絶縁層
を介して第２のゲート電極が形成され、 前記ＳｉＧｅ仮像層がひずみを受けるために、前記Ｓｉ
層は、 （ａ）前記ＳｉＧｅ層の価電子バンド・エッジよりも小
さい価電子バンド・エッジ、または （ｂ）前記ＳｉＧｅ層の伝導バンド・エッジよりも小さ
い伝導バンド・エッジ、のいずれかを有し、 前記Ｓｉ層および前記ＳｉＧｅ層内にドーパント濃度が
高く、各々ソース、ドレインとして機能する第１及び第
２の半導体領域を形成して成り、 前記Ｓｉ層および前記ＳｉＧｅ層を挟む前記絶縁層を含
む厚みが２０ｎｍ以下である、 キャリア変調用薄膜半導体素子。 - 【請求項２】絶縁基板上に形成された第１のゲート電極
の上に絶縁層を介して第１Ｓｉ層、第１ＳｉＧｅ仮像
層、第２のＳｉ層、第２ＳｉＧｅ仮像層、および第３の
Ｓｉ層が形成され、前記第３のＳｉ層の上に絶縁層を介
して第２のゲート電極が形成され、 前記ＳｉＧｅ仮像層がひずみを受けるために、前記Ｓｉ
層は、 （ａ）前記ＳｉＧｅ層の価電子バンド・エッジよりも小
さい価電子バンド・エッジ、または （ｂ）前記ＳｉＧｅ層の伝導バンド・エッジよりも小さ
い伝導バンド・エッジ、のいずれかを有し、 前記第１乃至第３Ｓｉ層および前記第１および第２Ｓｉ
Ｇｅ層内にドーパント濃度が高く、各々ソース、ドレイ
ンとして機能する第１及び第２の半導体領域を形成して
成り、 前記Ｓｉ層および前記ＳｉＧｅ層を挟む前記絶縁層を含
む厚みが３５ｎｍ以下である、 キャリア変調用薄膜半導体素子。 - 【請求項３】前記ＳｉＧｅのＧｅ濃度が１０％乃至５０
％の範囲にある請求項１または２に記載のトランジス
タ。 - 【請求項４】前記Ｇｅ濃度は前記ＳｉＧｅ層の両界面か
ら離れた中央部にピーク値を有する請求項３に記載のト
ランジスタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US927901 | 1992-08-10 | ||
| US07/927,901 US5461250A (en) | 1992-08-10 | 1992-08-10 | SiGe thin film or SOI MOSFET and method for making the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06112491A JPH06112491A (ja) | 1994-04-22 |
| JP2500047B2 true JP2500047B2 (ja) | 1996-05-29 |
Family
ID=25455427
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5144582A Expired - Lifetime JP2500047B2 (ja) | 1992-08-10 | 1993-06-16 | 電界効果トランジスタ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5461250A (ja) |
| EP (1) | EP0587520B1 (ja) |
| JP (1) | JP2500047B2 (ja) |
| DE (1) | DE69316810T2 (ja) |
Families Citing this family (197)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0691249B2 (ja) * | 1991-01-10 | 1994-11-14 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 変調ドープ形ｍｉｓｆｅｔ及びその製造方法 |
| JP3144032B2 (ja) * | 1992-03-30 | 2001-03-07 | ソニー株式会社 | 薄膜トランジスタ及びその製造方法 |
| JP3613594B2 (ja) * | 1993-08-19 | 2005-01-26 | 株式会社ルネサステクノロジ | 半導体素子およびこれを用いた半導体記憶装置 |
| JPH07321323A (ja) * | 1994-05-24 | 1995-12-08 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタおよびその製造方法 |
| KR0135804B1 (ko) * | 1994-06-13 | 1998-04-24 | 김광호 | 실리콘 온 인슐레이터(soi) 트랜지스터 |
| US5604368A (en) * | 1994-07-15 | 1997-02-18 | International Business Machines Corporation | Self-aligned double-gate MOSFET by selective lateral epitaxy |
| US5985703A (en) * | 1994-10-24 | 1999-11-16 | Banerjee; Sanjay | Method of making thin film transistors |
| US5828084A (en) * | 1995-03-27 | 1998-10-27 | Sony Corporation | High performance poly-SiGe thin film transistor |
| JP2616741B2 (ja) * | 1995-04-27 | 1997-06-04 | 日本電気株式会社 | 多結晶シリコン−ゲルマニウム薄膜トランジスタの製造方法 |
| KR100206877B1 (ko) * | 1995-12-28 | 1999-07-01 | 구본준 | 박막트랜지스터 제조방법 |
| US5793072A (en) * | 1996-02-28 | 1998-08-11 | International Business Machines Corporation | Non-photosensitive, vertically redundant 2-channel α-Si:H thin film transistor |
| US5943560A (en) * | 1996-04-19 | 1999-08-24 | National Science Council | Method to fabricate the thin film transistor |
| US5879996A (en) * | 1996-09-18 | 1999-03-09 | Micron Technology, Inc. | Silicon-germanium devices for CMOS formed by ion implantation and solid phase epitaxial regrowth |
| EP0838858B1 (de) * | 1996-09-27 | 2002-05-15 | Infineon Technologies AG | Integrierte CMOS-Schaltungsanordnung und Verfahren zu deren Herstellung |
| US6087239A (en) | 1996-11-22 | 2000-07-11 | Micron Technology, Inc. | Disposable spacer and method of forming and using same |
| JP2877108B2 (ja) * | 1996-12-04 | 1999-03-31 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| US5773331A (en) * | 1996-12-17 | 1998-06-30 | International Business Machines Corporation | Method for making single and double gate field effect transistors with sidewall source-drain contacts |
| CA2295069A1 (en) * | 1997-06-24 | 1998-12-30 | Eugene A. Fitzgerald | Controlling threading dislocation densities in ge on si using graded gesi layers and planarization |
| FR2765394B1 (fr) * | 1997-06-25 | 1999-09-24 | France Telecom | Procede d'obtention d'un transistor a grille en silicium-germanium |
| FR2765393B1 (fr) * | 1997-06-25 | 2001-11-30 | France Telecom | Procede de gravure d'une couche de si1-xgex polycristallin ou d'un empilement d'une couche de si1-xgex polycristallin et d'une couche de si polycristallin, et son application a la microelectronique |
| JP4104701B2 (ja) | 1997-06-26 | 2008-06-18 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP4282778B2 (ja) * | 1997-08-05 | 2009-06-24 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP4236722B2 (ja) * | 1998-02-05 | 2009-03-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JPH11233788A (ja) * | 1998-02-09 | 1999-08-27 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US6004837A (en) * | 1998-02-18 | 1999-12-21 | International Business Machines Corporation | Dual-gate SOI transistor |
| US6482684B1 (en) * | 1998-03-27 | 2002-11-19 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a TFT with Ge seeded amorphous Si layer |
| US7227176B2 (en) | 1998-04-10 | 2007-06-05 | Massachusetts Institute Of Technology | Etch stop layer system |
| US6057212A (en) * | 1998-05-04 | 2000-05-02 | International Business Machines Corporation | Method for making bonded metal back-plane substrates |
| US6207530B1 (en) * | 1998-06-19 | 2001-03-27 | International Business Machines Corporation | Dual gate FET and process |
| US7294535B1 (en) | 1998-07-15 | 2007-11-13 | Semiconductor Energy Laboratory Co., Ltd. | Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same |
| US7153729B1 (en) | 1998-07-15 | 2006-12-26 | Semiconductor Energy Laboratory Co., Ltd. | Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same |
| US7084016B1 (en) * | 1998-07-17 | 2006-08-01 | Semiconductor Energy Laboratory Co., Ltd. | Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same |
| US7282398B2 (en) * | 1998-07-17 | 2007-10-16 | Semiconductor Energy Laboratory Co., Ltd. | Crystalline semiconductor thin film, method of fabricating the same, semiconductor device and method of fabricating the same |
| US6013936A (en) * | 1998-08-06 | 2000-01-11 | International Business Machines Corporation | Double silicon-on-insulator device and method therefor |
| US6559036B1 (en) | 1998-08-07 | 2003-05-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US6159807A (en) * | 1998-09-21 | 2000-12-12 | International Business Machines Corporation | Self-aligned dynamic threshold CMOS device |
| US6734498B2 (en) * | 1998-10-02 | 2004-05-11 | Intel Corporation | Insulated channel field effect transistor with an electric field terminal region |
| JP3616514B2 (ja) * | 1998-11-17 | 2005-02-02 | 株式会社東芝 | 半導体集積回路及びその製造方法 |
| US6218711B1 (en) * | 1999-02-19 | 2001-04-17 | Advanced Micro Devices, Inc. | Raised source/drain process by selective sige epitaxy |
| US6350993B1 (en) | 1999-03-12 | 2002-02-26 | International Business Machines Corporation | High speed composite p-channel Si/SiGe heterostructure for field effect devices |
| JP3955409B2 (ja) * | 1999-03-17 | 2007-08-08 | 株式会社ルネサステクノロジ | 半導体記憶装置 |
| JP4521542B2 (ja) | 1999-03-30 | 2010-08-11 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体基板 |
| DE19924571C2 (de) * | 1999-05-28 | 2001-03-15 | Siemens Ag | Verfahren zur Herstellung eines Doppel-Gate-MOSFET-Transistors |
| US6339232B1 (en) * | 1999-09-20 | 2002-01-15 | Kabushika Kaisha Toshiba | Semiconductor device |
| EP1102327B1 (en) * | 1999-11-15 | 2007-10-03 | Matsushita Electric Industrial Co., Ltd. | Field effect semiconductor device |
| US6633066B1 (en) * | 2000-01-07 | 2003-10-14 | Samsung Electronics Co., Ltd. | CMOS integrated circuit devices and substrates having unstrained silicon active layers |
| JP2003520444A (ja) | 2000-01-20 | 2003-07-02 | アンバーウェーブ システムズ コーポレイション | 高温成長を不要とする低貫通転位密度格子不整合エピ層 |
| US6602613B1 (en) | 2000-01-20 | 2003-08-05 | Amberwave Systems Corporation | Heterointegration of materials using deposition and bonding |
| US6750130B1 (en) | 2000-01-20 | 2004-06-15 | Amberwave Systems Corporation | Heterointegration of materials using deposition and bonding |
| KR100694331B1 (ko) * | 2000-02-29 | 2007-03-12 | 코닌클리즈케 필립스 일렉트로닉스 엔.브이. | 반도체 디바이스 및 그 제조 방법 |
| US6642115B1 (en) * | 2000-05-15 | 2003-11-04 | International Business Machines Corporation | Double-gate FET with planarized surfaces and self-aligned silicides |
| US6982460B1 (en) * | 2000-07-07 | 2006-01-03 | International Business Machines Corporation | Self-aligned gate MOSFET with separate gates |
| DE10025264A1 (de) * | 2000-05-22 | 2001-11-29 | Max Planck Gesellschaft | Feldeffekt-Transistor auf der Basis von eingebetteten Clusterstrukturen und Verfahren zu seiner Herstellung |
| AU2001263211A1 (en) * | 2000-05-26 | 2001-12-11 | Amberwave Systems Corporation | Buried channel strained silicon fet using an ion implanted doped layer |
| US6461945B1 (en) * | 2000-06-22 | 2002-10-08 | Advanced Micro Devices, Inc. | Solid phase epitaxy process for manufacturing transistors having silicon/germanium channel regions |
| US6743680B1 (en) | 2000-06-22 | 2004-06-01 | Advanced Micro Devices, Inc. | Process for manufacturing transistors having silicon/germanium channel regions |
| US7503975B2 (en) * | 2000-06-27 | 2009-03-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method therefor |
| JP2004519090A (ja) | 2000-08-07 | 2004-06-24 | アンバーウェーブ システムズ コーポレイション | 歪み表面チャネル及び歪み埋め込みチャネルｍｏｓｆｅｔ素子のゲート技術 |
| US6521502B1 (en) | 2000-08-07 | 2003-02-18 | Advanced Micro Devices, Inc. | Solid phase epitaxy activation process for source/drain junction extensions and halo regions |
| US6573126B2 (en) | 2000-08-16 | 2003-06-03 | Massachusetts Institute Of Technology | Process for producing semiconductor article using graded epitaxial growth |
| US6716684B1 (en) * | 2000-11-13 | 2004-04-06 | Advanced Micro Devices, Inc. | Method of making a self-aligned triple gate silicon-on-insulator device |
| JP4053232B2 (ja) * | 2000-11-20 | 2008-02-27 | 株式会社ルネサステクノロジ | 半導体集積回路装置およびその製造方法 |
| US6649480B2 (en) | 2000-12-04 | 2003-11-18 | Amberwave Systems Corporation | Method of fabricating CMOS inverter and integrated circuits utilizing strained silicon surface channel MOSFETs |
| US6495402B1 (en) | 2001-02-06 | 2002-12-17 | Advanced Micro Devices, Inc. | Semiconductor-on-insulator (SOI) device having source/drain silicon-germanium regions and method of manufacture |
| US6686630B2 (en) * | 2001-02-07 | 2004-02-03 | International Business Machines Corporation | Damascene double-gate MOSFET structure and its fabrication method |
| EP1421607A2 (en) | 2001-02-12 | 2004-05-26 | ASM America, Inc. | Improved process for deposition of semiconductor films |
| US6380590B1 (en) | 2001-02-22 | 2002-04-30 | Advanced Micro Devices, Inc. | SOI chip having multiple threshold voltage MOSFETs by using multiple channel materials and method of fabricating same |
| US6475869B1 (en) | 2001-02-26 | 2002-11-05 | Advanced Micro Devices, Inc. | Method of forming a double gate transistor having an epitaxial silicon/germanium channel region |
| US6410371B1 (en) * | 2001-02-26 | 2002-06-25 | Advanced Micro Devices, Inc. | Method of fabrication of semiconductor-on-insulator (SOI) wafer having a Si/SiGe/Si active layer |
| US6830976B2 (en) | 2001-03-02 | 2004-12-14 | Amberwave Systems Corproation | Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits |
| US6703688B1 (en) | 2001-03-02 | 2004-03-09 | Amberwave Systems Corporation | Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits |
| US6724008B2 (en) | 2001-03-02 | 2004-04-20 | Amberwave Systems Corporation | Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits |
| US6723661B2 (en) | 2001-03-02 | 2004-04-20 | Amberwave Systems Corporation | Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits |
| US6709935B1 (en) | 2001-03-26 | 2004-03-23 | Advanced Micro Devices, Inc. | Method of locally forming a silicon/geranium channel layer |
| US6603156B2 (en) * | 2001-03-31 | 2003-08-05 | International Business Machines Corporation | Strained silicon on insulator structures |
| WO2002082514A1 (en) | 2001-04-04 | 2002-10-17 | Massachusetts Institute Of Technology | A method for semiconductor device fabrication |
| US6670675B2 (en) * | 2001-08-06 | 2003-12-30 | International Business Machines Corporation | Deep trench body SOI contacts with epitaxial layer formation |
| US6831292B2 (en) | 2001-09-21 | 2004-12-14 | Amberwave Systems Corporation | Semiconductor structures employing strained material layers with defined impurity gradients and methods for fabricating same |
| WO2003028106A2 (en) | 2001-09-24 | 2003-04-03 | Amberwave Systems Corporation | Rf circuits including transistors having strained material layers |
| US6870225B2 (en) * | 2001-11-02 | 2005-03-22 | International Business Machines Corporation | Transistor structure with thick recessed source/drain structures and fabrication process of same |
| JP3970011B2 (ja) * | 2001-12-11 | 2007-09-05 | シャープ株式会社 | 半導体装置及びその製造方法 |
| US6610576B2 (en) * | 2001-12-13 | 2003-08-26 | International Business Machines Corporation | Method for forming asymmetric dual gate transistor |
| US7060632B2 (en) | 2002-03-14 | 2006-06-13 | Amberwave Systems Corporation | Methods for fabricating strained layers on semiconductor substrates |
| US6635909B2 (en) | 2002-03-19 | 2003-10-21 | International Business Machines Corporation | Strained fin FETs structure and method |
| US6580132B1 (en) | 2002-04-10 | 2003-06-17 | International Business Machines Corporation | Damascene double-gate FET |
| GB0210065D0 (en) * | 2002-05-02 | 2002-06-12 | Koninkl Philips Electronics Nv | Electronic devices comprising bottom gate tft's and their manufacture |
| US7307273B2 (en) | 2002-06-07 | 2007-12-11 | Amberwave Systems Corporation | Control of strain in device layers by selective relaxation |
| US20030227057A1 (en) | 2002-06-07 | 2003-12-11 | Lochtefeld Anthony J. | Strained-semiconductor-on-insulator device structures |
| US6995430B2 (en) | 2002-06-07 | 2006-02-07 | Amberwave Systems Corporation | Strained-semiconductor-on-insulator device structures |
| US7615829B2 (en) | 2002-06-07 | 2009-11-10 | Amberwave Systems Corporation | Elevated source and drain elements for strained-channel heterojuntion field-effect transistors |
| US7074623B2 (en) * | 2002-06-07 | 2006-07-11 | Amberwave Systems Corporation | Methods of forming strained-semiconductor-on-insulator finFET device structures |
| JP2004014856A (ja) * | 2002-06-07 | 2004-01-15 | Sharp Corp | 半導体基板の製造方法及び半導体装置の製造方法 |
| US7335545B2 (en) | 2002-06-07 | 2008-02-26 | Amberwave Systems Corporation | Control of strain in device layers by prevention of relaxation |
| AU2003247513A1 (en) | 2002-06-10 | 2003-12-22 | Amberwave Systems Corporation | Growing source and drain elements by selecive epitaxy |
| US6982474B2 (en) | 2002-06-25 | 2006-01-03 | Amberwave Systems Corporation | Reacted conductive gate electrodes |
| DE10229003B4 (de) | 2002-06-28 | 2014-02-13 | Advanced Micro Devices, Inc. | Ein Verfahren zur Herstellung eines SOI-Feldeffekttransistorelements mit einem Rekombinationsgebiet |
| AU2003267981A1 (en) * | 2002-06-28 | 2004-01-19 | Advanced Micro Devices, Inc. | Soi field effect transistor element having a recombination region and method of forming same |
| JP3621695B2 (ja) * | 2002-07-29 | 2005-02-16 | 株式会社東芝 | 半導体装置及び素子形成用基板 |
| US6605514B1 (en) | 2002-07-31 | 2003-08-12 | Advanced Micro Devices, Inc. | Planar finFET patterning using amorphous carbon |
| US7186630B2 (en) | 2002-08-14 | 2007-03-06 | Asm America, Inc. | Deposition of amorphous silicon-containing films |
| JP2004079887A (ja) | 2002-08-21 | 2004-03-11 | Renesas Technology Corp | 半導体装置 |
| AU2003274922A1 (en) | 2002-08-23 | 2004-03-11 | Amberwave Systems Corporation | Semiconductor heterostructures having reduced dislocation pile-ups and related methods |
| US7594967B2 (en) | 2002-08-30 | 2009-09-29 | Amberwave Systems Corporation | Reduction of dislocation pile-up formation during relaxed lattice-mismatched epitaxy |
| US6800910B2 (en) * | 2002-09-30 | 2004-10-05 | Advanced Micro Devices, Inc. | FinFET device incorporating strained silicon in the channel region |
| US6873015B2 (en) * | 2002-10-02 | 2005-03-29 | Micron Technology, Inc. | Semiconductor constructions comprising three-dimensional thin film transistor devices and resistors |
| US20060154423A1 (en) * | 2002-12-19 | 2006-07-13 | Fried David M | Methods of forming structure and spacer and related finfet |
| US6774015B1 (en) * | 2002-12-19 | 2004-08-10 | International Business Machines Corporation | Strained silicon-on-insulator (SSOI) and method to form the same |
| US7001837B2 (en) * | 2003-01-17 | 2006-02-21 | Advanced Micro Devices, Inc. | Semiconductor with tensile strained substrate and method of making the same |
| EP2337062A3 (en) | 2003-01-27 | 2016-05-04 | Taiwan Semiconductor Manufacturing Company, Limited | Method for making semiconductor structures with structural homogeneity |
| EP1602125B1 (en) | 2003-03-07 | 2019-06-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Shallow trench isolation process |
| US6900502B2 (en) * | 2003-04-03 | 2005-05-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Strained channel on insulator device |
| US6882025B2 (en) * | 2003-04-25 | 2005-04-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Strained-channel transistor and methods of manufacture |
| US6867433B2 (en) * | 2003-04-30 | 2005-03-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor-on-insulator chip incorporating strained-channel partially-depleted, fully-depleted, and multiple-gate transistors |
| US7049660B2 (en) * | 2003-05-30 | 2006-05-23 | International Business Machines Corporation | High-quality SGOI by oxidation near the alloy melting temperature |
| WO2004107452A1 (ja) * | 2003-05-30 | 2004-12-09 | Matsushita Electric Industrial Co., Ltd. | 半導体装置およびその製造方法 |
| WO2004109767A2 (en) * | 2003-06-02 | 2004-12-16 | Yale University | High performance polycrystalline transistors |
| US7045401B2 (en) * | 2003-06-23 | 2006-05-16 | Sharp Laboratories Of America, Inc. | Strained silicon finFET device |
| US20050012087A1 (en) * | 2003-07-15 | 2005-01-20 | Yi-Ming Sheu | Self-aligned MOSFET having an oxide region below the channel |
| JP2007505477A (ja) * | 2003-07-23 | 2007-03-08 | エーエスエム アメリカ インコーポレイテッド | シリコン−オン−インシュレーター構造及びバルク基板に対するＳｉＧｅの堆積 |
| US6940705B2 (en) * | 2003-07-25 | 2005-09-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Capacitor with enhanced performance and method of manufacture |
| US6936881B2 (en) * | 2003-07-25 | 2005-08-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Capacitor that includes high permittivity capacitor dielectric |
| US7078742B2 (en) | 2003-07-25 | 2006-07-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Strained-channel semiconductor structure and method of fabricating the same |
| US7301206B2 (en) * | 2003-08-01 | 2007-11-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor-on-insulator SRAM configured using partially-depleted and fully-depleted transistors |
| US7101742B2 (en) * | 2003-08-12 | 2006-09-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Strained channel complementary field-effect transistors and methods of manufacture |
| US6974755B2 (en) * | 2003-08-15 | 2005-12-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Isolation structure with nitrogen-containing liner and methods of manufacture |
| US20050035369A1 (en) * | 2003-08-15 | 2005-02-17 | Chun-Chieh Lin | Structure and method of forming integrated circuits utilizing strained channel transistors |
| US7112495B2 (en) * | 2003-08-15 | 2006-09-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and method of a strained channel transistor and a second semiconductor component in an integrated circuit |
| US7071052B2 (en) | 2003-08-18 | 2006-07-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Resistor with reduced leakage |
| US20050070070A1 (en) * | 2003-09-29 | 2005-03-31 | International Business Machines | Method of forming strained silicon on insulator |
| US6902965B2 (en) * | 2003-10-31 | 2005-06-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Strained silicon structure |
| US7964925B2 (en) * | 2006-10-13 | 2011-06-21 | Hewlett-Packard Development Company, L.P. | Photodiode module and apparatus including multiple photodiode modules |
| US7888201B2 (en) * | 2003-11-04 | 2011-02-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor-on-insulator SRAM configured using partially-depleted and fully-depleted transistors |
| SG151102A1 (en) * | 2003-12-18 | 2009-04-30 | Taiwan Semiconductor Mfg | Strained channel complementary field-effect transistors and methods of manufacture |
| KR100975523B1 (ko) * | 2003-12-30 | 2010-08-13 | 삼성전자주식회사 | 조절된 이동도를 가지는 반도체 소자 및 이를 적용한 ｔｆｔ |
| US7224007B1 (en) * | 2004-01-12 | 2007-05-29 | Advanced Micro Devices, Inc. | Multi-channel transistor with tunable hot carrier effect |
| US7105393B2 (en) * | 2004-01-30 | 2006-09-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Strained silicon layer fabrication with reduced dislocation defect density |
| US20050186722A1 (en) * | 2004-02-25 | 2005-08-25 | Kuan-Lun Cheng | Method and structure for CMOS device with stress relaxed by ion implantation of carbon or oxygen containing ions |
| US7504693B2 (en) * | 2004-04-23 | 2009-03-17 | International Business Machines Corporation | Dislocation free stressed channels in bulk silicon and SOI CMOS devices by gate stress engineering |
| US20050266632A1 (en) * | 2004-05-26 | 2005-12-01 | Yun-Hsiu Chen | Integrated circuit with strained and non-strained transistors, and method of forming thereof |
| US7495266B2 (en) * | 2004-06-16 | 2009-02-24 | Massachusetts Institute Of Technology | Strained silicon-on-silicon by wafer bonding and layer transfer |
| US20050280081A1 (en) * | 2004-06-16 | 2005-12-22 | Massachusetts Institute Of Technology | Semiconductor devices having bonded interfaces and methods for making the same |
| US7187059B2 (en) * | 2004-06-24 | 2007-03-06 | International Business Machines Corporation | Compressive SiGe <110> growth and structure of MOSFET devices |
| US7151285B2 (en) * | 2004-06-30 | 2006-12-19 | Micron Technology, Inc. | Transistor structures and transistors with a germanium-containing channel |
| US8669145B2 (en) | 2004-06-30 | 2014-03-11 | International Business Machines Corporation | Method and structure for strained FinFET devices |
| DE102004033147B4 (de) * | 2004-07-08 | 2007-05-03 | Infineon Technologies Ag | Planarer Doppel-Gate-Transistor und Verfahren zum Herstellen eines planaren Doppel-Gate-Transistors |
| CN100505185C (zh) * | 2004-09-02 | 2009-06-24 | Nxp股份有限公司 | 制造半导体器件的方法 |
| TW200629427A (en) * | 2004-11-10 | 2006-08-16 | Gil Asa | Transistor structure and method of manufacturing thereof |
| US20060105533A1 (en) * | 2004-11-16 | 2006-05-18 | Chong Yung F | Method for engineering hybrid orientation/material semiconductor substrate |
| US20060113603A1 (en) * | 2004-12-01 | 2006-06-01 | Amberwave Systems Corporation | Hybrid semiconductor-on-insulator structures and related methods |
| US7393733B2 (en) | 2004-12-01 | 2008-07-01 | Amberwave Systems Corporation | Methods of forming hybrid fin field-effect transistor structures |
| US20060118869A1 (en) * | 2004-12-03 | 2006-06-08 | Je-Hsiung Lan | Thin-film transistors and processes for forming the same |
| FR2881877B1 (fr) * | 2005-02-04 | 2007-08-31 | Soitec Silicon On Insulator | Transistor a effet de champ multi-grille a canal multi-couche |
| FR2881878A1 (fr) * | 2005-02-04 | 2006-08-11 | Soitec Silicon On Insulator | Transistor a effet de champ |
| JP4405412B2 (ja) * | 2005-03-02 | 2010-01-27 | 株式会社東芝 | 半導体集積回路 |
| US7709313B2 (en) * | 2005-07-19 | 2010-05-04 | International Business Machines Corporation | High performance capacitors in planar back gates CMOS |
| US7901968B2 (en) * | 2006-03-23 | 2011-03-08 | Asm America, Inc. | Heteroepitaxial deposition over an oxidized surface |
| FR2883661B1 (fr) * | 2006-05-04 | 2008-04-25 | Soitec Silicon On Insulator | Transistor a effet de champ multi-grille a canal multi-couche |
| US7646071B2 (en) * | 2006-05-31 | 2010-01-12 | Intel Corporation | Asymmetric channel doping for improved memory operation for floating body cell (FBC) memory |
| US7772060B2 (en) | 2006-06-21 | 2010-08-10 | Texas Instruments Deutschland Gmbh | Integrated SiGe NMOS and PMOS transistors |
| DE102006028543B4 (de) * | 2006-06-21 | 2010-02-18 | Texas Instruments Deutschland Gmbh | Integrierte SiGe-NMOS- und PMOS-Transistoren in einem Hochleistungs-BICMOS-Prozess |
| US7704838B2 (en) * | 2006-08-25 | 2010-04-27 | Freescale Semiconductor, Inc. | Method for forming an independent bottom gate connection for buried interconnection including bottom gate of a planar double gate MOSFET |
| US8530972B2 (en) * | 2006-08-25 | 2013-09-10 | Freescale Semiconductor, Inc. | Double gate MOSFET with coplanar surfaces for contacting source, drain, and bottom gate |
| US7442599B2 (en) * | 2006-09-15 | 2008-10-28 | Sharp Laboratories Of America, Inc. | Silicon/germanium superlattice thermal sensor |
| US7777268B2 (en) * | 2006-10-10 | 2010-08-17 | Schiltron Corp. | Dual-gate device |
| US8558278B2 (en) | 2007-01-16 | 2013-10-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Strained transistor with optimized drive current and method of forming |
| US7943961B2 (en) | 2008-03-13 | 2011-05-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Strain bars in stressed layers of MOS devices |
| US7808051B2 (en) | 2008-09-29 | 2010-10-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Standard cell without OD space effect in Y-direction |
| JP5532803B2 (ja) * | 2009-09-30 | 2014-06-25 | ソニー株式会社 | 半導体デバイスおよび表示装置 |
| KR101926646B1 (ko) | 2010-04-16 | 2018-12-07 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 축전 장치용 전극 및 그 제작 방법 |
| US9461169B2 (en) | 2010-05-28 | 2016-10-04 | Globalfoundries Inc. | Device and method for fabricating thin semiconductor channel and buried strain memorization layer |
| US8816392B2 (en) * | 2010-07-01 | 2014-08-26 | Institute of Microelectronics, Chinese Academy of Sciences | Semiconductor device having gate structures to reduce the short channel effects |
| US9087687B2 (en) | 2011-12-23 | 2015-07-21 | International Business Machines Corporation | Thin heterostructure channel device |
| US9127345B2 (en) | 2012-03-06 | 2015-09-08 | Asm America, Inc. | Methods for depositing an epitaxial silicon germanium layer having a germanium to silicon ratio greater than 1:1 using silylgermane and a diluent |
| US8969924B2 (en) * | 2012-05-21 | 2015-03-03 | The Board Of Trustees Of The Leland Stanford Junior University | Transistor-based apparatuses, systems and methods |
| US9978650B2 (en) * | 2013-03-13 | 2018-05-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Transistor channel |
| CN106030810B (zh) * | 2013-09-27 | 2019-07-16 | 英特尔公司 | 经由用于硅上异质集成的模板工程的改进的包覆层外延 |
| CN104517847B (zh) * | 2013-09-29 | 2017-07-14 | 中芯国际集成电路制造(上海)有限公司 | 无结晶体管及其形成方法 |
| US9570609B2 (en) | 2013-11-01 | 2017-02-14 | Samsung Electronics Co., Ltd. | Crystalline multiple-nanosheet strained channel FETs and methods of fabricating the same |
| US9484423B2 (en) | 2013-11-01 | 2016-11-01 | Samsung Electronics Co., Ltd. | Crystalline multiple-nanosheet III-V channel FETs |
| CN103715269B (zh) * | 2013-12-31 | 2015-06-03 | 京东方科技集团股份有限公司 | 薄膜晶体管、阵列基板及显示装置 |
| US9647098B2 (en) | 2014-07-21 | 2017-05-09 | Samsung Electronics Co., Ltd. | Thermionically-overdriven tunnel FETs and methods of fabricating the same |
| EP3573094B1 (en) | 2014-11-18 | 2023-01-04 | GlobalWafers Co., Ltd. | High resistivity semiconductor-on-insulator wafer and a method of manufacturing |
| WO2016081367A1 (en) | 2014-11-18 | 2016-05-26 | Sunedison Semiconductor Limited | HIGH RESISTIVITY SILICON-ON-INSULATOR SUBSTRATE COMPRISING A CHARGE TRAPPING LAYER FORMED BY He-N2 CO-IMPLANTATION |
| CN114496732B (zh) | 2015-06-01 | 2023-03-03 | 环球晶圆股份有限公司 | 制造绝缘体上硅锗的方法 |
| US9640641B2 (en) | 2015-07-15 | 2017-05-02 | International Business Machines Corporation | Silicon germanium fin channel formation |
| EP3378094B1 (en) | 2015-11-20 | 2021-09-15 | Globalwafers Co., Ltd. | Manufacturing method of smoothing a semiconductor surface |
| US10269617B2 (en) | 2016-06-22 | 2019-04-23 | Globalwafers Co., Ltd. | High resistivity silicon-on-insulator substrate comprising an isolation region |
| KR102629466B1 (ko) * | 2016-09-21 | 2024-01-26 | 에스케이하이닉스 주식회사 | 반도체 장치의 제조 방법 |
| US20190088766A1 (en) | 2017-09-21 | 2019-03-21 | Globalfoundries Inc. | Methods of forming epi semiconductor material in source/drain regions of a transistor device formed on an soi substrate |
| CN108767011A (zh) * | 2018-04-28 | 2018-11-06 | 南京邮电大学 | 一种双栅mosfet结构 |
| CN112262467B (zh) | 2018-06-08 | 2024-08-09 | 环球晶圆股份有限公司 | 将硅薄层移转的方法 |
| US10680065B2 (en) * | 2018-08-01 | 2020-06-09 | Globalfoundries Inc. | Field-effect transistors with a grown silicon-germanium channel |
| US10510871B1 (en) * | 2018-08-16 | 2019-12-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and method |
| US10811601B2 (en) | 2019-01-22 | 2020-10-20 | Northrop Grumman Systems Corporation | Semiconductor devices using insulator-metal phase change materials and method for fabrication |
| US11004940B1 (en) | 2020-07-31 | 2021-05-11 | Genesic Semiconductor Inc. | Manufacture of power devices having increased cross over current |
| TW202226592A (zh) | 2020-08-31 | 2022-07-01 | 美商ＧｅｎｅＳｉＣ 半導體股份有限公司 | 經改良之功率器件之設計及製法 |
| US11393915B2 (en) | 2020-12-09 | 2022-07-19 | Globalfoundries U.S. Inc. | Epi semiconductor structures with increased epi volume in source/drain regions of a transistor device formed on an SOI substrate |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0719888B2 (ja) * | 1985-04-05 | 1995-03-06 | セイコーエプソン株式会社 | 電界効果型トランジスタ及びその製造方法 |
| US4597160A (en) * | 1985-08-09 | 1986-07-01 | Rca Corporation | Method of fabricating a polysilicon transistor with a high carrier mobility |
| JPS6242566A (ja) * | 1985-08-20 | 1987-02-24 | Fujitsu Ltd | 薄膜トランジスタ |
| US4697197A (en) * | 1985-10-11 | 1987-09-29 | Rca Corp. | Transistor having a superlattice |
| US4841481A (en) * | 1985-10-25 | 1989-06-20 | Hitachi, Ltd. | Semiconductor memory device |
| JPS62122275A (ja) * | 1985-11-22 | 1987-06-03 | Mitsubishi Electric Corp | Ｍｉｓ型半導体装置 |
| JPS62179160A (ja) * | 1986-01-31 | 1987-08-06 | Nec Corp | Ｍｉｓ型半導体装置の製造方法 |
| JPS6453460A (en) * | 1987-08-24 | 1989-03-01 | Sony Corp | Mos transistor |
| US5140391A (en) * | 1987-08-24 | 1992-08-18 | Sony Corporation | Thin film MOS transistor having pair of gate electrodes opposing across semiconductor layer |
| JP2668373B2 (ja) * | 1988-01-07 | 1997-10-27 | 富士通株式会社 | 相補型半導体装置 |
| JPH01248668A (ja) * | 1988-03-30 | 1989-10-04 | Seiko Epson Corp | 薄膜トランジスタ |
| US4921813A (en) * | 1988-10-17 | 1990-05-01 | Motorola, Inc. | Method for making a polysilicon transistor |
| US4918510A (en) * | 1988-10-31 | 1990-04-17 | Motorola, Inc. | Compact CMOS device structure |
| JPH02159775A (ja) * | 1988-12-14 | 1990-06-19 | Toshiba Corp | 半導体受光素子及びその製造方法 |
| US5019882A (en) * | 1989-05-15 | 1991-05-28 | International Business Machines Corporation | Germanium channel silicon MOSFET |
| US5272365A (en) * | 1990-03-29 | 1993-12-21 | Kabushiki Kaisha Toshiba | Silicon transistor device with silicon-germanium electron gas hetero structure channel |
| JPH0691249B2 (ja) * | 1991-01-10 | 1994-11-14 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 変調ドープ形ｍｉｓｆｅｔ及びその製造方法 |
-
1992
- 1992-08-10 US US07/927,901 patent/US5461250A/en not_active Expired - Lifetime
-
1993
- 1993-06-16 JP JP5144582A patent/JP2500047B2/ja not_active Expired - Lifetime
- 1993-07-16 EP EP93480101A patent/EP0587520B1/en not_active Expired - Lifetime
- 1993-07-16 DE DE69316810T patent/DE69316810T2/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE69316810T2 (de) | 1998-08-13 |
| JPH06112491A (ja) | 1994-04-22 |
| EP0587520B1 (en) | 1998-02-04 |
| DE69316810D1 (de) | 1998-03-12 |
| EP0587520A1 (en) | 1994-03-16 |
| US5461250A (en) | 1995-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2500047B2 (ja) | 電界効果トランジスタ | |
| US5777364A (en) | Graded channel field effect transistor | |
| US5821577A (en) | Graded channel field effect transistor | |
| JP2994227B2 (ja) | ひずみＳｉ／ＳｉＧｅヘテロ構造層を使用するＣＭＯＳトランジスタ用の層構造 | |
| US5241197A (en) | Transistor provided with strained germanium layer | |
| JP2528537B2 (ja) | 電界効果トランジスタ | |
| US7358122B2 (en) | High performance FET devices and methods thereof | |
| Irisawa et al. | Ultrahigh room-temperature hole Hall and effective mobility in Si0. 3Ge0. 7/Ge/Si0. 3Ge0. 7 heterostructures | |
| US5753938A (en) | Static-induction transistors having heterojunction gates and methods of forming same | |
| US5475244A (en) | MIS transistor having second conductivity type source and drain regions sandwiching a channel region of a first conductivity type of a first semiconductor material formed on an insulating substrate, and a gate electrode formed on a main surface | |
| Nakagawa et al. | Atomic layer doped field‐effect transistor fabricated using Si molecular beam epitaxy | |
| US4249190A (en) | Floating gate vertical FET | |
| US6004137A (en) | Method of making graded channel effect transistor | |
| GB2131605A (en) | Thin film transistor | |
| Chen et al. | Hole and electron mobility enhancement in strained SiGe vertical MOSFETs | |
| EP0380077A2 (en) | Transistor provided with strained germanium layer | |
| EP2419935A1 (en) | P-type semiconductor devices | |
| Park | 3 Dimensional GAA Transitors: twin silicon nanowire MOSFET and multi-bridge-channel MOSFET | |
| KR102353506B1 (ko) | 양자 와이어 공진 터널링 트랜지스터 | |
| Manna et al. | Novel, high-performance polysilicon heterostructure TFTs using PIN source/drains | |
| Johnson et al. | Thin-film transistors in CO2-laser crystallized silicon films on fused silica | |
| Liu et al. | ELECTRICAL CHARACTERISTICS OF DEEP SUB-MICRON VERTICAL SIGE NMOSFETS | |
| Yeo et al. | Nanoscale SiGe-channel ultra-thin-body silicon-on-insulator P-MOSFETs | |
| IE51077B1 (en) | Thin film transistor | |
| JPH0638432B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090301 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100301 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110301 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120301 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120301 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130301 Year of fee payment: 17 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140301 Year of fee payment: 18 |
|
| EXPY | Cancellation because of completion of term |