JP2024026357A5 - - Google Patents

Download PDF

Info

Publication number
JP2024026357A5
JP2024026357A5 JP2023210084A JP2023210084A JP2024026357A5 JP 2024026357 A5 JP2024026357 A5 JP 2024026357A5 JP 2023210084 A JP2023210084 A JP 2023210084A JP 2023210084 A JP2023210084 A JP 2023210084A JP 2024026357 A5 JP2024026357 A5 JP 2024026357A5
Authority
JP
Japan
Prior art keywords
chip package
package structure
layer
multiple chips
vertical conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2023210084A
Other languages
English (en)
Japanese (ja)
Other versions
JP7723065B2 (ja
JP2024026357A (ja
Filing date
Publication date
Priority claimed from JP2022502145A external-priority patent/JP7455951B2/ja
Application filed filed Critical
Priority to JP2023210084A priority Critical patent/JP7723065B2/ja
Publication of JP2024026357A publication Critical patent/JP2024026357A/ja
Publication of JP2024026357A5 publication Critical patent/JP2024026357A5/ja
Priority to JP2025126408A priority patent/JP2025166004A/ja
Application granted granted Critical
Publication of JP7723065B2 publication Critical patent/JP7723065B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

JP2023210084A 2019-11-29 2023-12-13 チップパッケージ構造、およびチップパッケージ構造の製造方法 Active JP7723065B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2023210084A JP7723065B2 (ja) 2019-11-29 2023-12-13 チップパッケージ構造、およびチップパッケージ構造の製造方法
JP2025126408A JP2025166004A (ja) 2019-11-29 2025-07-29 チップパッケージ構造、およびチップパッケージ構造の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2022502145A JP7455951B2 (ja) 2019-11-29 2019-11-29 チップパッケージ構造、およびチップパッケージ構造の製造方法
PCT/CN2019/121821 WO2021102876A1 (en) 2019-11-29 2019-11-29 Chip package structure and manufacturing method thereof
JP2023210084A JP7723065B2 (ja) 2019-11-29 2023-12-13 チップパッケージ構造、およびチップパッケージ構造の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2022502145A Division JP7455951B2 (ja) 2019-11-29 2019-11-29 チップパッケージ構造、およびチップパッケージ構造の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2025126408A Division JP2025166004A (ja) 2019-11-29 2025-07-29 チップパッケージ構造、およびチップパッケージ構造の製造方法

Publications (3)

Publication Number Publication Date
JP2024026357A JP2024026357A (ja) 2024-02-28
JP2024026357A5 true JP2024026357A5 (https=) 2024-06-20
JP7723065B2 JP7723065B2 (ja) 2025-08-13

Family

ID=70306487

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2022502145A Active JP7455951B2 (ja) 2019-11-29 2019-11-29 チップパッケージ構造、およびチップパッケージ構造の製造方法
JP2023210084A Active JP7723065B2 (ja) 2019-11-29 2023-12-13 チップパッケージ構造、およびチップパッケージ構造の製造方法
JP2025126408A Pending JP2025166004A (ja) 2019-11-29 2025-07-29 チップパッケージ構造、およびチップパッケージ構造の製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2022502145A Active JP7455951B2 (ja) 2019-11-29 2019-11-29 チップパッケージ構造、およびチップパッケージ構造の製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2025126408A Pending JP2025166004A (ja) 2019-11-29 2025-07-29 チップパッケージ構造、およびチップパッケージ構造の製造方法

Country Status (6)

Country Link
US (3) US11133290B2 (https=)
JP (3) JP7455951B2 (https=)
KR (3) KR102902502B1 (https=)
CN (2) CN113964102A (https=)
TW (1) TWI752402B (https=)
WO (1) WO2021102876A1 (https=)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11469215B2 (en) * 2016-07-13 2022-10-11 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package structure with molding layer and method for forming the same
DE112016007295T5 (de) * 2016-10-01 2019-06-19 Intel Corporation Elektronisches bauelementgehäuse
US11735570B2 (en) * 2018-04-04 2023-08-22 Intel Corporation Fan out packaging pop mechanical attach method
JP2022002249A (ja) * 2020-06-19 2022-01-06 キオクシア株式会社 半導体装置およびその製造方法
KR102904560B1 (ko) * 2020-08-19 2025-12-26 에스케이하이닉스 주식회사 수직 인터커넥터를 포함하는 반도체 패키지
US11289130B2 (en) * 2020-08-20 2022-03-29 Macronix International Co., Ltd. Memory device
CN112614830A (zh) * 2020-11-30 2021-04-06 华为技术有限公司 一种封装模组及电子设备
JP2022098115A (ja) * 2020-12-21 2022-07-01 キオクシア株式会社 半導体装置およびその製造方法
US12266636B2 (en) 2020-12-23 2025-04-01 Stmicroelectronics Pte Ltd Stacked die package including a multi-contact interconnect
CN114715834B (zh) * 2021-01-05 2025-04-08 华邦电子股份有限公司 封装结构及其制造方法
KR102920160B1 (ko) * 2021-01-20 2026-02-02 에스케이하이닉스 주식회사 수직 인터커넥터를 포함하는 반도체 패키지
JP2022112923A (ja) * 2021-01-22 2022-08-03 キオクシア株式会社 半導体装置およびその製造方法
CN118366875A (zh) * 2021-01-26 2024-07-19 长江存储科技有限责任公司 基板结构及其制造和封装方法
CN113380762B (zh) * 2021-06-04 2022-08-30 长江存储科技有限责任公司 芯片封装结构及其制造方法
US11908838B2 (en) * 2021-08-26 2024-02-20 Taiwan Semiconductor Manufacturing Company Limited Three-dimensional device structure including embedded integrated passive device and methods of making the same
KR20230033362A (ko) 2021-09-01 2023-03-08 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
CN121510594A (zh) * 2021-12-28 2026-02-10 长江存储科技有限责任公司 存储器系统封装结构及制造方法
EP4437588A4 (en) * 2021-12-28 2025-08-27 Yangtze Memory Tech Co Ltd MEMORY SYSTEM PACKAGING STRUCTURE AND FORMING METHOD THEREOF
KR20230164794A (ko) 2022-05-25 2023-12-05 삼성전자주식회사 반도체 패키지
KR20230172743A (ko) * 2022-06-16 2023-12-26 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
KR20240062200A (ko) * 2022-10-28 2024-05-09 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
CN118451547A (zh) * 2022-11-03 2024-08-06 英诺赛科(苏州)半导体有限公司 半导体封装结构及其制造方法
US20240260281A1 (en) * 2023-01-26 2024-08-01 Micron Technology, Inc. Molded memory assemblies for a system in package semiconductor device assembly
CN118782602A (zh) * 2023-03-30 2024-10-15 长鑫存储技术有限公司 芯片堆叠封装结构及芯片堆叠封装方法
KR20240149904A (ko) * 2023-04-03 2024-10-15 양쯔 메모리 테크놀로지스 씨오., 엘티디. 집적 패키지 디바이스, 그 제조 방법 및 메모리 시스템
KR102950559B1 (ko) 2024-05-31 2026-04-10 주식회사 에이팩트 반도체 패키지 및 그 제조 방법
US20260033378A1 (en) * 2024-07-23 2026-01-29 Micron Technology, Inc. Stacked die substrate-less semiconductor package

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5251497A (en) * 1975-10-24 1977-04-25 Bridgestone Corp Improved process for preparing flame-retarded polyurethane foam having a low smoking property
JPH05251497A (ja) * 1992-03-09 1993-09-28 Nec Corp 半導体装置
JP3727272B2 (ja) 2002-01-15 2005-12-14 沖電気工業株式会社 半導体装置及び半導体装置の製造方法
US8710675B2 (en) * 2006-02-21 2014-04-29 Stats Chippac Ltd. Integrated circuit package system with bonding lands
KR20090055316A (ko) * 2007-11-28 2009-06-02 삼성전자주식회사 반도체 패키지와, 이를 구비하는 전자 기기 및 반도체패키지의 제조방법
TW200939407A (en) * 2008-03-13 2009-09-16 Chipmos Technologies Inc Multi-chip package structure and the method thereof
US20100193930A1 (en) * 2009-02-02 2010-08-05 Samsung Electronics Co., Ltd. Multi-chip semiconductor devices having conductive vias and methods of forming the same
KR20100112446A (ko) * 2009-04-09 2010-10-19 삼성전자주식회사 적층형 반도체 패키지 및 그 제조 방법
KR101053140B1 (ko) 2009-04-10 2011-08-02 주식회사 하이닉스반도체 적층 반도체 패키지
KR101624973B1 (ko) * 2009-09-23 2016-05-30 삼성전자주식회사 패키지 온 패키지 타입의 반도체 패키지 및 그 제조방법
KR101604605B1 (ko) * 2009-09-24 2016-03-21 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
KR101686553B1 (ko) * 2010-07-12 2016-12-14 삼성전자 주식회사 반도체 패키지 및 패키지 온 패키지
KR101738103B1 (ko) * 2010-09-10 2017-05-22 삼성전자주식회사 3차원 반도체 기억 소자
KR20120035297A (ko) * 2010-10-05 2012-04-16 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
US8970046B2 (en) * 2011-07-18 2015-03-03 Samsung Electronics Co., Ltd. Semiconductor packages and methods of forming the same
KR101831938B1 (ko) * 2011-12-09 2018-02-23 삼성전자주식회사 팬 아웃 웨이퍼 레벨 패키지의 제조 방법 및 이에 의해 제조된 팬 아웃 웨이퍼 레벨 패키지
KR102110405B1 (ko) * 2013-11-01 2020-05-14 에스케이하이닉스 주식회사 반도체 패키지 및 그 제조방법
KR102143653B1 (ko) * 2013-12-31 2020-08-11 에스케이하이닉스 주식회사 전자기 간섭 차폐부를 갖는 반도체 패키지 및 제조방법
KR20150101762A (ko) 2014-02-27 2015-09-04 에스케이하이닉스 주식회사 반도체 장치
US20150262902A1 (en) * 2014-03-12 2015-09-17 Invensas Corporation Integrated circuits protected by substrates with cavities, and methods of manufacture
KR102299673B1 (ko) * 2014-08-11 2021-09-10 삼성전자주식회사 반도체 패키지
KR20160055100A (ko) * 2014-10-03 2016-05-17 인텔 코포레이션 수직 기둥들을 갖는 오버랩핑 적층형 다이 패키지
TWI582917B (zh) * 2015-07-29 2017-05-11 力成科技股份有限公司 以封膠體取代基板核心之多晶片封裝構造
US10396055B2 (en) * 2015-09-25 2019-08-27 Intel Corporation Method, apparatus and system to interconnect packaged integrated circuit dies
TWI604591B (zh) * 2015-12-23 2017-11-01 力成科技股份有限公司 薄型扇出式多晶片堆疊封裝構造及其製造方法
US9984998B2 (en) * 2016-01-06 2018-05-29 Taiwan Semiconductor Manufacturing Company, Ltd. Devices employing thermal and mechanical enhanced layers and methods of forming same
TWI606563B (zh) * 2016-04-01 2017-11-21 力成科技股份有限公司 薄型晶片堆疊封裝構造及其製造方法
TWI567897B (zh) * 2016-06-02 2017-01-21 力成科技股份有限公司 薄型扇出式多晶片堆疊封裝構造與製造方法
CN107579061B (zh) * 2016-07-04 2020-01-07 晟碟信息科技（上海）有限公司 包含互连的叠加封装体的半导体装置
US11469215B2 (en) * 2016-07-13 2022-10-11 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package structure with molding layer and method for forming the same
US20200066701A1 (en) * 2016-09-28 2020-02-27 Intel Corporation Stacked chip package having substrate interposer and wirebonds
US11056465B2 (en) * 2016-12-29 2021-07-06 Intel Corporation Semiconductor package having singular wire bond on bonding pads
TWI613772B (zh) 2017-01-25 2018-02-01 Powertech Technology Inc. 薄型扇出式多晶片堆疊封裝構造
TWI638439B (zh) * 2017-04-17 2018-10-11 Powertech Technology Inc. 半導體封裝結構及其製造方法
CN107731761A (zh) * 2017-09-30 2018-02-23 睿力集成电路有限公司 底部半导体封装件及其制造方法
CN109979907B (zh) * 2017-12-28 2021-01-08 瀚宇彩晶股份有限公司 电子产品
DE112017008335T5 (de) * 2017-12-28 2020-09-03 Intel Corporation Multi-Die, Vertikal-Draht-Package-in-Package-Vorrichtung und Verfahren zum Herstellen desselben
KR102475818B1 (ko) 2018-01-18 2022-12-08 에스케이하이닉스 주식회사 멀티 칩 스택을 포함하는 반도체 패키지 및 제조 방법
KR102173811B1 (ko) * 2018-05-16 2020-11-04 주식회사 네패스 패키지 유닛 및 멀티 스택 패키지
CN110010481B (zh) * 2018-10-10 2020-12-29 浙江集迈科微电子有限公司 一种密闭型系统级光电模块封装方式和工艺
CN109585431A (zh) * 2018-12-17 2019-04-05 华进半导体封装先导技术研发中心有限公司 一种Flash芯片堆叠的扇出封装结构及其制造方法
US11948917B2 (en) * 2019-04-23 2024-04-02 Intel Corporation Die over mold stacked semiconductor package
KR102774713B1 (ko) * 2019-09-06 2025-03-04 에스케이하이닉스 주식회사 적층 반도체 칩을 포함하는 반도체 패키지
KR102786360B1 (ko) * 2019-09-25 2025-03-26 에스케이하이닉스 주식회사 적층 반도체 칩을 포함하는 반도체 패키지
KR102710260B1 (ko) * 2019-10-01 2024-09-27 에스케이하이닉스 주식회사 적층 반도체 칩을 포함하는 반도체 패키지
KR102610247B1 (ko) * 2020-11-11 2023-12-06 주식회사 네패스 반도체 패키지 및 이의 제조 방법

Similar Documents

Publication Publication Date Title
JP2024026357A5 (https=)
US7598617B2 (en) Stack package utilizing through vias and re-distribution lines
KR102876447B1 (ko) 반도체 패키지 장치
KR102517464B1 (ko) 반도체 다이와 이격된 브리지 다이를 포함하는 반도체 패키지
CN101355067A (zh) 多芯片模块的改进的电连接
KR101544508B1 (ko) 본드 핑거를 갖는 인쇄회로기판 및 반도체 패키지
JP2002514014A (ja) チップ積層体およびそれの製造方法
CN103633076B (zh) 包封件上芯片型封装件
KR100255476B1 (ko) 볼 그리드 어레이 패키지
KR100914987B1 (ko) 몰드 재형상 웨이퍼 및 이를 이용한 스택 패키지
CN105895538A (zh) 一种芯片封装结构的制造方法及芯片封装结构
CN112420641A (zh) 一种功率元件封装结构及其制备方法
US20140312498A1 (en) Semiconductor device and method of manufacturing same
KR101534680B1 (ko) 적층형 반도체 패키지
TWI814262B (zh) 晶片置中式扇出面板級封裝結構及其封裝方法
KR20210087140A (ko) 팬-아웃 타입 반도체 패키지 및 그의 제조 방법
US7411287B2 (en) Staggered wirebonding configuration
KR20100050976A (ko) 반도체 패키지 및 그의 제조 방법
KR101345035B1 (ko) 반도체 패키지 및 그 제조 방법
KR20260004796A (ko) 반도체 패키지
KR20250127867A (ko) 반도체 패키지
CN106298709A (zh) 低成本扇出式封装结构
KR20110044077A (ko) 반도체 패키지 구조물
US12347810B2 (en) Semiconductor device package die stacking system and method
US12362253B2 (en) Semiconductor package and method of fabricating the same