JP2017195418A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2017195418A
JP2017195418A JP2017149627A JP2017149627A JP2017195418A JP 2017195418 A JP2017195418 A JP 2017195418A JP 2017149627 A JP2017149627 A JP 2017149627A JP 2017149627 A JP2017149627 A JP 2017149627A JP 2017195418 A JP2017195418 A JP 2017195418A
Authority
JP
Japan
Prior art keywords
oxide semiconductor
semiconductor layer
sample
insulating layer
atoms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017149627A
Other languages
English (en)
Other versions
JP6480524B2 (ja
Inventor
坂田　淳一郎
Junichiro Sakata
淳一郎 坂田
哲紀 丸山
Yoshiki Maruyama
哲紀 丸山
裕己 井本
Yuki Imoto
裕己 井本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2017195418A publication Critical patent/JP2017195418A/ja
Application granted granted Critical
Publication of JP6480524B2 publication Critical patent/JP6480524B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】シリコン半導体の物性は解明されていることが多いが、酸化物半導体の物性は不
明な点が多い。特に、不純物が酸化物半導体に及ぼす影響について未だ明らかにされてい
ない。以上に鑑み、酸化物半導体層を用いた半導体装置の電気特性に影響を与える不純物
を防止又は排除した構成を以下に開示する。
【解決手段】ゲート電極と、チャネル形成領域を有する酸化物半導体層と、前記ゲート電
極と前記酸化物半導体層との間に挟まれたゲート絶縁層と、を有し、前記チャネル形成領
域に含まれる窒素濃度は、１×１０２０ａｔｏｍｓ／ｃｍ３以下である半導体装置である
。
【選択図】図９

Description

本発明は酸化物半導体に関する。
特許文献１には、酸化物半導体を用いた半導体装置が開示されている。
特開２００７−１２３８６１号公報
シリコン半導体の物性は解明されていることが多いが、酸化物半導体の物性は不明な点
が多い。
特に、不純物が酸化物半導体に及ぼす影響について未だ明らかにされていない。
以上に鑑み、酸化物半導体層を用いた半導体装置の電気特性に影響を与える不純物を防
止又は排除した構成を以下に開示する。
まず、酸化物半導体層のキャリアの要因は２つある。
一つ目は、酸化物半導体層中の酸素欠損に起因するキャリアである。
二つ目は、酸化物半導体層中のドナー元素又はアクセプター元素に起因するキャリアで
ある。
そして、水素元素は酸化物半導体層中においてキャリア（ドナー）となる。
また、水素元素は還元性を有するので酸素欠損を誘発する元素でもある。
よって、水素元素はキャリアを誘発する２つの要因を双方有しているため、水素元素を
含む物質は酸化物半導体層を高純度化してＩ型に近づけることを妨げる元素であるといえ
る。これは本発明者らが研究により見出した新規な知見である。
なお、水素元素を含む物質とは、例えば、水素、水分、水酸化物、水素化物等である。
ここで本発明者らが研究を進めた結果、驚くべきことに窒素が酸化物半導体層中に多量
に含有されていると、水素が酸化物半導体層中に侵入しやすくなることを見出した。
逆にいえば、窒素濃度を低減させた酸化物半導体層は、水素が侵入しにくい酸化物半導
体層であるといえる。
具体的には、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓ
ｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）で計測した酸化物半導体層中の窒素濃度を１×１０２０
ａｔｏｍｓ／ｃｍ３以下（又は、１×１０２０ａｔｏｍｓ／ｃｍ３未満）とすることによ
って、水素が侵入しにくい酸化物半導体層を形成することができる。
つまり、ゲート電極と、チャネル形成領域を有する酸化物半導体層と、前記ゲート電極
と前記酸化物半導体層との間に挟まれたゲート絶縁層と、を有し、前記チャネル形成領域
に含まれる窒素濃度は、１×１０２０ａｔｏｍｓ／ｃｍ３以下である半導体装置を提供す
ることができる。
または、ゲート電極と、前記ゲート電極上に設けられたゲート絶縁層と、前記ゲート絶
縁層上に設けられチャネル形成領域を有する酸化物半導体層と、前記酸化物半導体層上に
設けられた一対のコンタクト電極と、を有し、前記チャネル形成領域に含まれる窒素濃度
は、１×１０２０ａｔｏｍｓ／ｃｍ３以下である半導体装置を提供することができる。
または、ゲート電極と、前記ゲート電極上に設けられたゲート絶縁層と、前記ゲート絶
縁層上に設けられた一対のコンタクト電極と、前記ゲート絶縁層上及び前記一対のコンタ
クト電極上に設けられチャネル形成領域を有する酸化物半導体層と、を有し、前記チャネ
ル形成領域に含まれる窒素濃度は、１×１０２０ａｔｏｍｓ／ｃｍ３以下である半導体装
置を提供することができる。
または、ゲート電極と、前記ゲート電極上に設けられたゲート絶縁層と、前記ゲート絶
縁層上に設けられチャネル形成領域を有する酸化物半導体層と、前記酸化物半導体層上に
設けられたチャネル保護層と、前記酸化物半導体層上及び前記チャネル保護層上に設けら
れた一対のコンタクト電極と、を有し、前記チャネル形成領域に含まれる窒素濃度は、１
×１０２０ａｔｏｍｓ／ｃｍ３以下である半導体装置を提供することができる。
または、上記半導体装置において、前記チャネル形成領域に含まれる水素濃度が６×１
０１８ａｔｏｍｓ／ｃｍ３以下である半導体装置を提供することができる。
または、ゲート電極と、酸化物半導体層と、前記ゲート電極と前記酸化物半導体層との
間に挟まれたゲート絶縁層と、を有する半導体装置の作製方法であって、窒素濃度が１×
１０２０ａｔｏｍｓ／ｃｍ３以下である前記酸化物半導体層を３５０℃以上且つ１時間以
上で加熱処理を行う工程を有する半導体装置の作製方法を提供することができる。
または、ゲート電極と、酸化物半導体層と、前記ゲート電極と前記酸化物半導体層との
間に挟まれたゲート絶縁層と、を有する半導体装置の作製方法であって、窒素濃度が１×
１０２０ａｔｏｍｓ／ｃｍ３以下である前記酸化物半導体層を４５０℃以上且つ１時間以
上で加熱処理を行う工程を有する半導体装置の作製方法を提供することができる。
または、ゲート電極と、酸化物半導体層と、前記ゲート電極と前記酸化物半導体層との
間に挟まれたゲート絶縁層と、を有する半導体装置の作製方法であって、窒素濃度が１×
１０２０ａｔｏｍｓ／ｃｍ３以下である前記酸化物半導体層を５５０℃以上且つ１時間以
上で加熱処理を行う工程を有する半導体装置の作製方法を提供することができる。
または、ゲート電極と、酸化物半導体層と、前記ゲート電極と前記酸化物半導体層との
間に挟まれたゲート絶縁層と、を有する半導体装置の作製方法であって、窒素濃度が１×
１０２０ａｔｏｍｓ／ｃｍ３以下である前記酸化物半導体層を６５０℃以上且つ３分以上
で加熱処理を行う工程を有する半導体装置の作製方法を提供することができる。
酸化物半導体層中の窒素濃度を低減させることによって、水素が侵入しにくい酸化物半
導体層を形成することができる。
つまり、酸化物半導体層中の窒素濃度を低減させることによって、水素が酸化物半導体
層中に侵入することを防止することができる。
半導体装置の作製方法の一例 半導体装置の作製方法の一例 半導体装置の作製方法の一例 半導体装置の一例 半導体装置の作製方法の一例 半導体装置の作製方法の一例 半導体装置の作製方法の一例 半導体装置の作製方法の一例 スパッタ装置の一例 ＳＩＭＳデータ ＳＩＭＳデータ ＳＩＭＳデータ ＳＩＭＳデータ ＴＤＳデータ 半導体装置の一例 ＴＥＭ写真
実施の形態及び実施例について、図面を用いて詳細に説明する。
但し、発明の趣旨から逸脱することなくその形態及び詳細を様々に変更し得ることは、
当業者であれば容易に理解される。
従って、発明の範囲は以下に示す実施の形態及び実施例の記載内容に限定して解釈され
るものではない。
なお、以下に説明する構成において、同一部分又は同様な機能を有する部分には同一の
符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
また、以下の実施の形態及び実施例は、いくつかを適宜組み合わせて実施することがで
きる。
（実施の形態１）
半導体装置の作製方法の一例について説明する。
まず、絶縁表面を有する基板１００上にゲート電極２００を形成し、ゲート電極２００
上にゲート絶縁層３００を形成し、ゲート絶縁層３００上に酸化物半導体層４００を形成
する（図１（Ａ））。
基板は、どのような材料でも良い。例えば、ガラス基板、石英基板、金属基板、プラス
チック基板、半導体基板等を用いることができるがこれらに限定されない。
基板として絶縁性の基板を用いる場合は、絶縁表面を有しているといえる。
一方、基板として金属基板、半導体基板等を用いる場合は、基板上に下地絶縁層を形成
することにより、絶縁表面を形成することができる。
なお、基板として絶縁性の基板を用いる場合にも、基板上に下地絶縁層を形成しても良
い。
ゲート電極は導電性を有していればどのような材料でも用いることができる。例えば、
アルミニウム、チタン、モリブデン、タングステン、金、銀、銅、シリコン、様々な合金
、酸化物導電層（代表的にはインジウム錫酸化物等）等を用いることができるがこれらに
限定されない。ゲート電極は、単層構造でも積層構造でも良い。
ゲート絶縁層は、絶縁性を有していればどのような材料でも用いることができる。例え
ば、酸化珪素膜、窒化珪素膜、窒素を含む酸化珪素膜、酸素を含む窒化珪素膜、窒化アル
ミニウム膜、酸化アルミニウム膜、酸化ハフニウム膜等を用いることができるがこれらに
限定されない。ゲート絶縁層は、単層構造でも積層構造でも良い。
但し、酸化物半導体層へのキャリア注入を防止するためゲート絶縁層として水素含有量
及び窒素含有量が少ない膜とすることが好ましい。
水素含有量の少ないゲート絶縁層は、成膜ガスとして水素（Ｈ）又は水素化物（例えば
、ＳｉＨ４等）を含ませないで形成することが好ましい。
窒素含有量の少ないゲート絶縁層は、成膜ガスとして窒素（Ｎ）又は窒素化物（例えば
、Ｎ２Ｏ、ＮＨ４等）を含ませないで形成することが好ましい。
したがって、水素含有量が少ないという点に着目すると、プラズマＣＶＤ法は水素化物
（例えば、ＳｉＨ４等）を用いるので、スパッタ法により形成したゲート絶縁膜が好まし
い。
また、窒素含有量が少ないという点に着目すると、窒素を含まない酸化膜の方が好まし
い。
但し、プラズマＣＶＤ法で形成したゲート絶縁層はスパッタ法で形成したゲート絶縁層
よりも欠陥が少なく膜質に優れる。
そのため、プラズマＣＶＤ法で形成したゲート絶縁層を用いた方がトランジスタの特性
が高い場合もある。
よって、プラズマＣＶＤ法、スパッタ法、又は他の方法を必要に応じて適宜使い分けれ
ば良い。
なお、プラズマＣＶＤ法で形成したゲート絶縁層を用いる場合、加熱処理を行えば水素
元素を含む物質がゲート絶縁層から離脱するため、プラズマＣＶＤ法を用いるときはゲー
ト絶縁層形成後に加熱処理（２００℃以上１０００℃以下（好ましくは３００℃以上８０
０℃以下））を行うことが好ましい。
なお、水素元素を含む物質とは、例えば、水素、水分、水酸化物、水素化物等である。
酸化物半導体層は、例えばＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物（インジウムとガリウムと亜
鉛と酸素とを主成分とする）、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物（インジウムと錫と亜鉛と
酸素とを主成分とする）、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸化物（インジウムとアルミニウムと
亜鉛と酸素とを主成分とする）、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物（錫とガリウムと亜鉛と
酸素とを主成分とする）、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物（アルミニウムとガリウムと亜
鉛と酸素とを主成分とする）、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系酸化物（錫とアルミニウムと亜鉛
と酸素とを主成分とする）、Ｉｎ−Ｚｎ−Ｏ系酸化物（インジウムと亜鉛と酸素とを主成
分とする）、Ｓｎ−Ｚｎ−Ｏ系酸化物（錫と亜鉛と酸素とを主成分とする）、Ａｌ−Ｚｎ
−Ｏ系酸化物（アルミニウムと亜鉛と酸素とを主成分とする）、Ｉｎ−Ｏ系酸化物（イン
ジウム酸化物（酸化インジウム））、Ｓｎ−Ｏ系酸化物（錫酸化物（酸化錫））、Ｚｎ−
Ｏ系酸化物（亜鉛酸化物（酸化亜鉛））等の酸化物半導体を用いることができるがこれら
に限定されない。
酸化物半導体層は、例えば、スパッタ法、蒸着法等で形成することができる。
酸化物半導体層の膜厚は、５ｎｍ〜１μｍ（好ましくは２０〜８０ｎｍ）が好ましい。
酸化物半導体層を形成する場合、酸化物半導体層中に窒素が含まれないように充分注意
する。
具体的には、成膜時の酸化物半導体層の窒素濃度は、二次イオン質量分析法（ＳＩＭＳ
：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）で計測した窒素
濃度が１×１０２０ａｔｏｍｓ／ｃｍ３以下（又は、１×１０２０ａｔｏｍｓ／ｃｍ３未
満）、５×１０１９ａｔｏｍｓ／ｃｍ３以下（又は、５×１０１９ａｔｏｍｓ／ｃｍ３未
満）、１×１０１９ａｔｏｍｓ／ｃｍ３以下（又は、１×１０１９ａｔｏｍｓ／ｃｍ３未
満）、５×１０１８ａｔｏｍｓ／ｃｍ３以下（又は、５×１０１８ａｔｏｍｓ／ｃｍ３未
満）、若しくは、１×１０１８ａｔｏｍｓ／ｃｍ３以下（又は、１×１０１８ａｔｏｍｓ
／ｃｍ３未満）が好ましい。
なお、酸化物半導体層に加熱処理を行っても酸化物半導体層中に窒素が侵入しにくい傾
向がある。
したがって、半導体装置が完成した後の酸化物半導体層の窒素濃度も、二次イオン質量
分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ
）で計測した窒素濃度が１×１０２０ａｔｏｍｓ／ｃｍ３以下（又は、１×１０２０ａｔ
ｏｍｓ／ｃｍ３未満）、５×１０１９ａｔｏｍｓ／ｃｍ３以下（又は、５×１０１９ａｔ
ｏｍｓ／ｃｍ３未満）、１×１０１９ａｔｏｍｓ／ｃｍ３以下（又は、１×１０１９ａｔ
ｏｍｓ／ｃｍ３未満）、５×１０１８ａｔｏｍｓ／ｃｍ３以下（又は、５×１０１８ａｔ
ｏｍｓ／ｃｍ３未満）、若しくは、１×１０１８ａｔｏｍｓ／ｃｍ３以下（又は、１×１
０１８ａｔｏｍｓ／ｃｍ３未満）が好ましい。
なお、窒素濃度の値は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏ
ｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）の有効範囲内における平均値を採用できる。
また、窒素濃度の値は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏ
ｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）の有効範囲内における最大値も採用できる。
（有効範囲内における最大値が所定の値より小さければ、有効範囲内における平均値も該
所定の値よりも小さくなる。）
ここで、スパッタ装置の一例を図９に示す。
図９のスパッタ装置は、成膜室２００１、蓋２００２、ターゲット２００３、ポンプ２
００４を有する。
なお、蓋２００２に基板を設置して、ターゲット２００３をスパッタリングして成膜を
行う構成になっている。
成膜室２００１と蓋２００２とは連結されており、連結部にはＯリング２００５が設け
られている。
成膜室２００１とターゲット２００３とは連結されており、連結部にはＯリング２００
６が設けられている。
成膜室２００１とポンプ２００４とは連結されており、連結部にはメタルガスケット２
００７及びメタルガスケット２００８が設けられている。
Ｏリング及びメタルガスケットは、いずれも連結部のリークを防止する部材である。つ
まり、Ｏリング及びメタルガスケットにより大気（特に窒素）が成膜室２００１へ侵入し
てしまうことを防止している。
Ｏリングは、環状のパッキンである。材質は例えばゴム等である。
メタルガスケットは、環状の固定用シール材である。材質は例えば金属等である。
蓋２００２及びターゲット２００３は頻繁に開閉されるため着脱が容易なＯリングを用
いている。
一方、ポンプは開閉の頻度が非常に稀であるため着脱が困難であるがＯリングよりも気
密性を向上できるメタルガスケットを設けている。
よって、Ｏリング又はメタルガスケットに傷、ヒビ等がある場合は、リークが生じてし
まうので、成膜室２００１内に成膜室２００１外の大気が侵入してしまう。
大気は多量に窒素を含んでいるので、Ｏリング又はメタルガスケットに傷、ヒビ等がな
いように常に留意し、Ｏリング又はメタルガスケットに起因する大気（特に窒素）が成膜
室２００１へ侵入してしまうことを防止する必要がある。
また、メンテナンスの手間が増えるが、Ｏリングを全て気密性の高いメタルガスケット
に置換することも大気（特に窒素）が成膜室２００１へ侵入してしまうことを防止する上
では有効である。
一方、大気（特に窒素）が成膜室２００１へ侵入してしまうことを防止しても、成膜室
２００１の内壁、ターゲット２００３表面に窒素が付着又は侵入している場合、若しくは
、成膜室２００１内に窒素が浮遊している場合は酸化物半導体層中に窒素が混入してしま
う場合がある。
そこで、成膜室の内壁に付着又は侵入している窒素を除去するために成膜室を２００℃
以上５００℃以下の温度で加熱する。
成膜室の加熱によって、成膜室の内壁に付着又は侵入している窒素が成膜室内に放出さ
れる。
そして、ポンプ２００４を用いて成膜室の加熱によって放出された窒素が排気されるこ
とによって、成膜室の内壁に付着又は侵入している窒素を除去できる。
さらに、成膜室の加熱処理及び排気処理を行った後であって、半導体装置に用いる酸化
物半導体層を成膜する前にダミー基板に酸化物半導体層を成膜する処理を行うことが好ま
しい。
ダミー基板に酸化物半導体層を成膜する処理を行えば、ターゲット表面に付着又は侵入
している窒素を除去できる。
また、ダミー基板に酸化物半導体層を成膜する処理によって成膜室内に残存した窒素が
ダミー基板上の酸化物半導体層に取り込まれるため、半導体装置に用いる酸化物半導体層
を成膜する前に成膜室内に残存した窒素を除去できることになる。
その後、ダミー基板を取り出して、半導体装置に用いる酸化物半導体層を成膜する。
なお、ダミー基板への成膜は複数回行った方が効果が高い。
以上のように、成膜室のリークの低減、成膜室の内壁の窒素の低減、ダミー基板への成
膜等を充分行うことによって、窒素が酸化物半導体層中に混入することを徹底的に排除す
ることができる。
次に、フォトリソグラフィ法を用いて酸化物半導体層４００を島状にエッチングして酸
化物半導体層４１０を形成する（図１（Ｂ））。
次に、酸化物半導体層の第１の加熱処理（Ｘ℃以上Ｙ℃未満）を行う。
第１の加熱処理の雰囲気は、窒素雰囲気、希ガス雰囲気、酸素雰囲気、酸素と窒素を含
む雰囲気、酸素と希ガスを含む雰囲気、窒素と希ガスを含む雰囲気、酸素と窒素と希ガス
を含む雰囲気等から適宜選択できる。
第１の加熱処理は酸化物半導体層４００を島状にエッチングして酸化物半導体層４１０
を形成する前に行っても良い。
一方、フォトリソグラフィ法を用いて酸化物半導体層４００を島状にエッチングして酸
化物半導体層４１０を形成する工程で酸化物半導体層がフォトレジスト並びに剥離液の水
分に曝される。
したがって、フォトレジスト並びに剥離液に起因する水分を除去するため、酸化物半導
体層４００を島状にエッチングして酸化物半導体層４１０を形成した後に第１の加熱処理
を行った方が好ましいといえる。
第１の加熱処理の下限値（Ｘ℃）は、３５０℃以上（又は３５０℃超過）、４００℃以
上（又は４００℃超過）、４５０℃以上（又は４５０℃超過）、５００℃以上（又は５０
０℃超過）、５５０℃以上（又は５５０℃超過）、６００℃以上（又は６００℃超過）、
６５０℃以上（又は６５０℃超過）、７００℃以上（又は７００℃超過）、７５０℃以上
（又は７５０℃超過）から選ぶことができる。
第１の加熱処理は、炉、オーブン、ガスＲＴＡ等を用いる加熱方法を用いることが好ま
しい。
ガスＲＴＡとは、高温に暖めたガス内に被処理物を短時間（数分〜数十分）入れること
により急速に被処理物を加熱する方式をいう。
第１の加熱処理の温度は高い方が好ましいので特に上限を設ける必要はない。
但し、第１の加熱処理の上限値（Ｙ℃）は、基板の耐熱性温度よりも低い温度であると
好ましい。
また、第１の加熱処理の上限値（Ｙ℃）を、１０００℃以下（又は１０００℃未満）、
９００℃以下（又は９００℃未満）、８００℃以下（又は８００℃未満）、７００℃以下
（又は７００℃未満）から選ぶこともできる。
第１の加熱処理の時間は１時間以上が好ましい。上限は特に限定されないが、処理時間
削減の観点から１０時間以下、９時間以下、８時間以下から選ぶことができる。
第１の加熱処理の時間をガスＲＴＡで行う場合は３分以上が好ましい。上限は特に限定
されないが、処理時間削減の観点から１時間以下、５０分以下、４０分以下から選ぶこと
ができる。
なお、昇温脱離ガス分析法（ＴＤＳ：Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅ
ｃｔｒｏｓｃｏｐｙ）で測定したところ、４５０℃、１時間のベークを行ったサンプルは
３００℃付近の水分のピークがなくなっていた。ガスＲＴＡで６５０℃、３分でベークを
行ったサンプルも３００℃付近の水分のピークがなくなっていた。一方、３５０℃、１時
間のベークを行ったサンプルは３００℃付近の水分のピークが残存していた。
また、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓ
ｐｅｃｔｒｏｍｅｔｒｙ）で測定したところ、５５０℃、１時間のベークを行ったサンプ
ルは、４５０℃、１時間のベークを行ったサンプルと比較して、１桁近く水素濃度が減少
していた。
つまり、窒素濃度を低減した酸化物半導体層に所定条件の第１の加熱処理を加えること
によって、トランジスタの電気特性に悪影響を与える水素元素を含む物質を激減させるこ
とができることがわかった。
なお、酸化物半導体に与えられるエネルギーが大きいほど水素元素を含む物質が離脱し
やすくなるので、加熱温度は高い方が好ましく、加熱時間も多い方が好ましい。
第１の加熱処理後の酸化物半導体層の水素濃度は、６×１０１８ａｔｏｍｓ／ｃｍ３以
下（又は、６×１０１８ａｔｏｍｓ／ｃｍ３未満）、５×１０１８ａｔｏｍｓ／ｃｍ３以
下（又は、５×１０１８ａｔｏｍｓ／ｃｍ３未満）、４×１０１８ａｔｏｍｓ／ｃｍ３以
下（又は、４×１０１８ａｔｏｍｓ／ｃｍ３未満）、３×１０１８ａｔｏｍｓ／ｃｍ３以
下（又は、３×１０１８ａｔｏｍｓ／ｃｍ３未満）、１×１０１６ａｔｏｍｓ／ｃｍ３以
下（又は、１×１０１６ａｔｏｍｓ／ｃｍ３未満）、１×１０１４ａｔｏｍｓ／ｃｍ３以
下（又は、１×１０１４ａｔｏｍｓ／ｃｍ３未満）、若しくは、１×１０１２ａｔｏｍｓ
／ｃｍ３以下（又は、１×１０１２ａｔｏｍｓ／ｃｍ３未満）が好ましい。
なお、窒素濃度を低減した酸化物半導体層には、第１の加熱処理以降の工程において水
素の侵入を防止することができる特性がある。
よって、半導体装置が完成した後の酸化物半導体層の水素濃度も、６×１０１８ａｔｏ
ｍｓ／ｃｍ３以下（又は、６×１０１８ａｔｏｍｓ／ｃｍ３未満）、５×１０１８ａｔｏ
ｍｓ／ｃｍ３以下（又は、５×１０１８ａｔｏｍｓ／ｃｍ３未満）、４×１０１８ａｔｏ
ｍｓ／ｃｍ３以下（又は、４×１０１８ａｔｏｍｓ／ｃｍ３未満）、３×１０１８ａｔｏ
ｍｓ／ｃｍ３以下（又は、３×１０１８ａｔｏｍｓ／ｃｍ３未満）、１×１０１６ａｔｏ
ｍｓ／ｃｍ３以下（又は、１×１０１６ａｔｏｍｓ／ｃｍ３未満）、１×１０１４ａｔｏ
ｍｓ／ｃｍ３以下（又は、１×１０１４ａｔｏｍｓ／ｃｍ３未満）、若しくは、１×１０
１２ａｔｏｍｓ／ｃｍ３以下（又は、１×１０１２ａｔｏｍｓ／ｃｍ３未満）が好ましい
。
なお、水素濃度の値は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏ
ｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）の有効範囲内における平均値を採用できる。
また、水素濃度の値は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏ
ｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）の有効範囲内における最大値も採用できる。
（有効範囲内における最大値が所定の値より小さければ、有効範囲内における平均値も該
所定の値よりも小さくなる。）
なお、酸化物半導体層中に含まれる水素元素を含む物質の量が少ないほど、酸化物半導
体層を用いたトランジスタの電気特性は向上する。
次に、酸化物半導体層４１０上に導電層５００を形成する（図１（Ｃ））。
導電層は導電性を有していればどのような材料でも用いることができる。例えば、アル
ミニウム、チタン、モリブデン、タングステン、イットリウム、インジウム、金、銀、銅
、シリコン、これらの金属を含む様々な合金、酸化物導電層（代表的にはインジウム錫酸
化物等）等を用いることができるがこれらに限定されない。導電層は、単層構造でも積層
構造でも良い。
なお、酸化物半導体層と接する導電層をチタン、インジウム、イットリウム、インジウ
ムと亜鉛との合金、ガリウム合金（窒化ガリウム等）等とすることによって、導電層をエ
ッチングして形成される電極（配線）と酸化物半導体層との接触抵抗を低減することがで
きる。
接触抵抗を低減することができる理由は、チタン、インジウム、イットリウム、インジ
ウムと亜鉛との合金、ガリウム合金（窒化ガリウム等）等の電子親和力が、酸化物半導体
層の電子親和力よりも低いからである。
つまり、単層の場合には、酸化物半導体層の電子親和力より低い金属（又は合金、化合
物）が好ましい。
一方、積層の場合には、酸化物半導体層の電子親和力より低い金属（又は合金、化合物
）を酸化物半導体層と接する位置に配置することが好ましい。
チタン（Ｔｉ）、インジウム（Ｉｎ）、イットリウム（Ｙ）、インジウム（Ｉｎ）と亜
鉛（Ｚｎ）との合金、ガリウム（Ｇａ）合金（窒化ガリウム等）等は抵抗率が高いので、
アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、これらの金属を含む様々
な合金等の抵抗率の低い材料を酸化物半導体層と接する位置に配置された導電層上に積層
することが好ましい。
具体的には、Ｔｉ、Ａｌを順次積層した構造、Ｔｉ、Ａｌ合金を順次積層した構造、Ｙ
、Ａｌを順次積層した構造、Ｙ、Ａｌ合金を順次積層した構造、Ｔｉ、Ａｌ、Ｔｉを順次
積層した構造、Ｔｉ、Ａｌ合金、Ｔｉを順次積層した構造、Ｉｎ、Ａｌ、Ｍｏを順次積層
した構造、Ｙ、Ａｌ、Ｔｉを順次積層した構造、Ｍｏ、Ａｌ、Ｔｉを順次積層した構造、
Ｔｉ、Ａｌ合金、Ｍｏ、Ｔｉを順次積層した構造等の多くのバリエーションがあるがこれ
らに限定されない。
なお、抵抗率の低い合金としては、アルミニウム、金、銀、銅等と、他の物質と、の合
金をいう。（例えば、Ａｌ−Ｓｉ、Ａｌ−Ｔｉ、Ａｌ−Ｎｄ、Ｃｕ−Ｐｂ−Ｆｅ、Ｃｕ−
Ｎｉ等）
なお、酸化物導電層の材料として酸化物半導体層と同様の材料を用いることができる。
酸化物導電層はチャネル形成領域に用いる酸化物半導体層よりも抵抗率が低ければ良い
。
ここで、酸化物導電層は、水素元素を含む物質又は酸素欠損を意図的に多く含有させた
酸化物である。水素元素を含む物質及び酸素欠損はキャリアを誘発するので酸化物の導電
性を上昇させることができる。
また、酸化物半導体層は、水素元素を含む物質又は酸素欠損を意図的には含有させてい
ない酸化物である。
つまり、酸化物半導体層中の水素元素を含む物質の含有量の調整又は酸素欠損の調整に
より抵抗率の調整が可能である。
なお、酸化物導電層とチャネル形成領域に用いる酸化物半導体層との材料が異なること
に起因して、酸化物導電層がチャネル形成領域に用いる酸化物半導体層よりも抵抗率が低
くなるのであれば、酸化物半導体層中の水素元素を含む物質の含有量の調整又は酸素欠損
の調整による抵抗率の調整は不要である。
次に、導電層５００をエッチングして複数の電極又は複数の配線（ソース電極（コンタ
クト電極）、ドレイン電極（コンタクト電極）、配線等）を形成する（図２（Ａ））。な
お、図２（Ａ）はコンタクト電極５１０、コンタクト電極５２０等を図示している。
図２（Ａ）の工程によりトランジスタが完成する（チャネルエッチ型トランジスタ）。
なお、図２の破線８０００の部分は導電層５００のエッチング時に若干エッチングされ
る。
破線８０００の部分は、チャネル形成領域の裏側に配置されているためバックチャネル
と呼ばれる。
次に、トランジスタを覆う絶縁層６００（保護膜、層間絶縁膜）を形成する（図２（Ｂ
））。
絶縁層は絶縁性を有していればどのような材料でも用いることができる。例えば、酸化
珪素膜、窒化珪素膜、窒素を含む酸化珪素膜、酸素を含む窒化珪素膜、窒化アルミニウム
膜、酸化アルミニウム膜、シロキサン膜、アクリル膜、ポリイミド膜等を用いることがで
きるがこれらに限定されない。層間絶縁膜は、単層構造でも積層構造でも良い。
ここで、絶縁層の種類を変えてトランジスタの電気特性を比較したところ、バックチャ
ネル（破線８０００の部分）と接する部分の絶縁層はスパッタガスとして水素元素を含む
物質を用いないで形成した膜が良いことが判明した。
バックチャネルに水素元素を含む物質が含まれると、トランジスタの閾値電圧（Ｖｔｈ
）がマイナス側にシフトする。
よって、プラズマＣＶＤ法では水素元素を含むガス（代表的にはＳｉＨ４等）を用いて
いるので、プラズマＣＶＤ法で絶縁層を形成するとバックチャネルに水素元素を含む物質
が添加されてしまう。
また、シロキサン膜、アクリル膜、ポリイミド膜等は水分を多量に含有しているため、
バックチャネルに水素元素を含む物質が常に供給された状態となってしまう。
よって、バックチャネルと接する絶縁層は水素元素を含む物質の含有量が少ない膜を用
いることが好ましいといえる。
なお、図２（Ｂ）の工程は、コンタクト電極５１０上、コンタクト電極５２０上、バッ
クチャネル（破線８０００の部分）上に絶縁層６００を形成する工程ともいえる。
図２（Ｂ）の工程の後、絶縁層６００にコンタクトホールを形成し、絶縁層６００上に
配線８１０、配線８２０等を形成しても良い（図３（Ａ））。
図２（Ｂ）の工程の後、絶縁層６００にコンタクトホールを形成し、絶縁層６００上に
画素電極９１０を形成しても良い（図３（Ｂ））。
図３（Ａ）のように絶縁層６００上に配線を形成した後、配線上に更に絶縁層、配線、
トランジスタ、表示素子、又はアンテナ等を形成しても良い。
図３（Ｂ）のように画素電極９１０を形成した後、表示素子（ＥＬ素子、液晶素子等）
を形成することによって、表示装置を形成することができる。
また、図３（Ａ）の工程又は図３（Ｂ）の工程の後、第２の加熱処理を行うことが好ま
しい。
図２（Ｂ）の工程と、図３（Ａ）の工程又は図３（Ｂ）の工程と、の間に第２の加熱処
理を行っても良い。
つまり、第２の加熱処理は絶縁層６００形成後であればいつ行っても良い。
第２の加熱処理の加熱温度は１５０℃以上５００℃以下（好ましくは２００℃以上３０
０℃以下）が好ましい。
第２の加熱処理の加熱時間は１時間以上１０時間以下が好ましい。
第２の加熱処理は、炉、オーブン、ガスＲＴＡ等を用いることが好ましい。
ところで、先に行った第１の加熱処理により酸化物半導体層中の水素が放出されるとと
もに、酸化物半導体層中の酸素も放出される。
つまり、第１の加熱処理によって酸化物半導体層中に酸素欠損が形成されている。
そこで、第２の加熱処理を行う際、絶縁層を酸素過剰な状態にしておくことによって、
酸化物半導体層中に酸素を供給することができるので、酸化物半導体層中の酸素欠損を低
減することができる。
酸素過剰な絶縁層の形成方法は、例えば、スパッタターゲットとして非酸化物ターゲッ
ト（珪素、アルミニウム等）を用い且つスパッタガスとして酸素を用いた反応性スパッタ
を行う場合において酸素流量を多くする方法、スパッタターゲットとして酸化物ターゲッ
ト（酸化珪素、酸化アルミニウム等）を用い且つスパッタガスとして酸素を用いる方法（
酸化物ターゲットを用いる場合通常はスパッタガスとして酸素を用いない。）、絶縁層を
形成後に絶縁層に酸素をイオン注入又はイオンドーピングする方法等を用いることができ
るがこれらに限定されない。（なお、反応性スパッタを行う場合、アルゴン等のガスを用
いず酸素１００％のスパッタガスとすることが好ましい。）
つまり、絶縁層形成時の成膜ガスに酸素を用いる方法、絶縁層に事後的に酸素を添加す
る方法等を用いれば良い。勿論、絶縁層形成時の成膜ガスに酸素を用い、且つ、絶縁層に
事後的に酸素を添加しても良い。
なお、コンタクト電極としてチタンを用いている場合、絶縁層６００を形成後、第２の
加熱処理を行うことによって、酸化物半導体層とチタンとの間にチタン酸化物を形成する
ことができる。
そして、チタン酸化物を形成することによって、酸化物半導体層とチタンとの間のコン
タクト抵抗を低減することができる。
なお、酸化物半導体層とチタンとの間にチタン酸化物が存在すれば酸化物半導体層とチ
タンとの間のコンタクト抵抗を低減することができるため、コンタクト電極を形成する際
にチタン酸化物とチタンとを順次積層した構造を形成しても良い。
この場合、チタン酸化物はスパッタ法、蒸着法等により形成することができる。
本実施の形態の内容の一部又は全部は、他の全ての実施の形態及び実施例と組み合わせ
て実施することができる。
（実施の形態２）
本実施の形態では実施の形態１と異なる構造のトランジスタを有する半導体装置につい
て説明する。
なお、各層の材料等は実施の形態１と同様である。
図４（Ａ）のトランジスタはボトムゲートボトムコンタクト型（ＢＧＢＣ）であり、絶
縁表面を有する基板１００上に設けられたゲート電極２００と、ゲート電極２００上に設
けられたゲート絶縁層３００と、ゲート絶縁層３００上に設けられたコンタクト電極５１
０及びコンタクト電極５２０と、ゲート絶縁層３００上及びコンタクト電極５１０上及び
コンタクト電極５２０上に設けられた酸化物半導体層４１０（島状）と、を有するトラン
ジスタである。
なお、トランジスタを覆う絶縁層６００が設けられている。
また、破線８０００の部分がバックチャネルになる。
図４（Ｂ）のトランジスタはトップゲート型のトランジスタであり、絶縁表面を有する
基板１００上に設けられた酸化物半導体層４１０（島状）と、酸化物半導体層４１０上に
設けられたゲート絶縁層３００と、ゲート絶縁層３００上に設けられたゲート電極２００
とを有するトランジスタである。
なお、トランジスタを覆う絶縁層６００が設けられており、前記絶縁層に設けられたコ
ンタクトホールを介して配線８１０、配線８２０、配線８３０が設けられている。
図４（Ｃ）のトランジスタはチャネルストップ型のトランジスタであり、絶縁表面を有
する基板１００上に設けられたゲート電極２００と、ゲート電極２００上に設けられたゲ
ート絶縁層３００と、ゲート絶縁層３００上に設けられた酸化物半導体層４１０（島状）
と、酸化物半導体層４１０上に設けられたチャネル保護層７００と、酸化物半導体層４１
０上及びチャネル保護層７００上に設けられたコンタクト電極５１０及びコンタクト電極
５２０と、を有するトランジスタである。
なお、トランジスタを覆う絶縁層６００が設けられている。
また、破線８０００の部分がバックチャネルになる。
ここで、チャネル保護層７００の材料は、実施の形態１で説明した絶縁層６００の材料
と同様の材料を用いることができる。チャネル保護層７００と絶縁層６００の材料は同じ
でも異なっていても良い。
そして、チャネルストップ型のトランジスタにおいてバックチャネルと接する部分は絶
縁層６００ではなくチャネル保護層７００である。
よって、チャネル保護層７００には水素元素を含む物質の含有量が少ない膜を用いるこ
とが好ましい。
図１５（Ａ）のトランジスタはトップゲート型のトランジスタ（ＴＧＢＣ）であり、下
地絶縁層９００上に設けられたコンタクト電極５１０及びコンタクト電極５２０と、下地
絶縁層９００上及びコンタクト電極５１０上及びコンタクト電極５２０上に設けられた酸
化物半導体層４１０（島状）と、酸化物半導体層４１０上に設けられたゲート絶縁層３０
０と、ゲート絶縁層３００上に設けられたゲート電極２００とを有するトランジスタであ
る。
なお、下地絶縁層９００は、基板１００上に設けられている。
また、トランジスタを覆う絶縁層６００が設けられている。
また、破線８０００の部分がバックチャネルになる。
ここで、下地絶縁層９００の材料は、実施の形態１で説明した絶縁層６００の材料と同
様の材料を用いることができる。下地絶縁層９００と絶縁層６００の材料は同じでも異な
っていても良い。
そして、トップゲート型のトランジスタにおいてバックチャネルと接する部分は絶縁層
６００ではなく下地絶縁層９００である。
よって、下地絶縁層９００には水素元素を含む物質の含有量が少ない膜を用いることが
好ましい。
また、実施の形態１に記載した方法と同様の方法を用いて、下地絶縁層９００を酸素過
剰な絶縁層とすると好ましい。この場合、第１の加熱処理を行うと、酸化物半導体層から
酸素が放出されると同時に、下地絶縁層から酸素が酸化物半導体層に供給されることにな
る。
図１５（Ｂ）のトランジスタはトップゲート型のトランジスタ（ＴＧＴＣ）であり、下
地絶縁層９００上に設けられた酸化物半導体層４１０（島状）と、酸化物半導体層４１０
上及び下地絶縁層９００上に設けられたコンタクト電極５１０及びコンタクト電極５２０
と、酸化物半導体層上及びコンタクト電極５１０上及びコンタクト電極５２０上に設けら
れたゲート絶縁層３００と、ゲート絶縁層３００上に設けられたゲート電極２００とを有
するトランジスタである。
なお、下地絶縁層９００は、基板１００上に設けられている。
また、トランジスタを覆う絶縁層６００が設けられている。
また、破線８０００の部分がバックチャネルになる。
ここで、下地絶縁層９００の材料は、実施の形態１で説明した絶縁層６００の材料と同
様の材料を用いることができる。下地絶縁層９００と絶縁層６００の材料は同じでも異な
っていても良い。
そして、トップゲート型のトランジスタにおいてバックチャネルと接する部分は絶縁層
６００ではなく下地絶縁層９００である。
よって、下地絶縁層９００には水素元素を含む物質の含有量が少ない膜を用いることが
好ましい。
なお、図４（Ｂ）のトランジスタでは、チャネル形成領域（ゲート電極と酸化物半導体
層とが重なる領域）と、接触領域（配線と酸化物半導体が接触している領域）と、の間に
数μｍのオフセット領域が形成されている。
オフセット領域は、トランジスタのオフ電流を下げる点でメリットがあるが、トランジ
スタのオン電流も下げてしまうという点でデメリットがある。
一方、図１５（Ａ）及び図１５（Ｂ）では、図４（Ｂ）のようなオフセット領域が存在
しないので、図４（Ｂ）と比較してトランジスタのオン電流を向上することができるとい
うメリットがある。
以上のように、トランジスタはどのような構造でも良い。
つまり、トランジスタは、少なくともゲート電極と、酸化物半導体層と、前記ゲート電
極と前記酸化物半導体層との間に挟まれたゲート絶縁層を有する構造であればどのような
構造を用いても良い。
また、第１のゲート電極と、第１のゲート電極上の第１のゲート絶縁層と、第１のゲー
ト絶縁層上の酸化物半導体層と、酸化物半導体層上の第２のゲート絶縁層と、第２のゲー
ト絶縁層上の第２のゲート電極と、を有するデュアルゲート型トランジスタを用いても良
い。
したがって、トランジスタの構造は、実施の形態１及び実施の形態２に列挙した構造に
限定されないことを付言しておく。
本実施の形態の内容の一部又は全部は、他の全ての実施の形態及び実施例と組み合わせ
て実施することができる。
（実施の形態３）
図４（Ａ）に示す半導体装置の作製方法の一例を示す。
なお、材料、加熱処理条件等は他の実施の形態と同様である。
絶縁表面を有する基板１００上にゲート電極２００を形成し、ゲート電極２００上にゲ
ート絶縁層３００を形成し、ゲート絶縁層３００上にコンタクト電極５１０及びコンタク
ト電極５２０を形成する（図５（Ａ））。
次に、ゲート絶縁層３００上及びコンタクト電極５１０上及びコンタクト電極５２０上
に酸化物半導体層４００を形成する（図５（Ｂ））。
次に、酸化物半導体層の第１の加熱処理を行う。
第１の加熱処理の条件は実施の形態１と同様である。
第１の加熱処理は酸化物半導体層４００を島状にエッチングして酸化物半導体層４１０
を形成した後に行っても良い。
しかしながら、島状にエッチングして酸化物半導体層４１０を形成した後であると、コ
ンタクト電極が露出している。
コンタクト電極が露出した状態で第１の加熱処理を行うとコンタクト電極表面が酸化し
て表面の導電性が低下する。
よって、コンタクト電極が酸化物半導体層４００で覆われた状態で第１の加熱処理を行
うことが好ましい。
次に、酸化物半導体層４００を島状にエッチングして酸化物半導体層４１０を形成し、
トランジスタを覆う絶縁層６００を形成する（図５（Ｃ））。
なお、破線８０００の部分がバックチャネルとなる。
図５（Ｃ）の工程の後、絶縁層６００にコンタクトホールを形成し、絶縁層６００上に
配線８１０、配線８２０等を形成しても良い（図６（Ａ））。
図５（Ｃ）の工程の後、絶縁層６００にコンタクトホールを形成し、絶縁層６００上に
画素電極９１０を形成しても良い（図６（Ｂ））。
図６（Ａ）のように絶縁層６００上に配線を形成した後、配線上に更に絶縁層、配線、
トランジスタ、表示素子、又はアンテナ等を形成しても良い。
図６（Ｂ）のように画素電極９１０を形成した後、表示素子（ＥＬ素子、液晶素子等）
を形成することによって、表示装置を形成することができる。
また、図６（Ａ）の工程又は図６（Ｂ）の工程の後、第２の加熱処理を行うことが好ま
しい。
なお、図５（Ｃ）の工程と、図６（Ａ）の工程又は図６（Ｂ）の工程と、の間に第２の
加熱処理を行っても良い。
第２の加熱処理の条件は実施の形態１と同様である。
本実施の形態の内容の一部又は全部は、他の全ての実施の形態及び実施例と組み合わせ
て実施することができる。
（実施の形態４）
図４（Ｃ）に示す半導体装置の作製方法の一例を示す。
なお、材料、加熱処理条件等は他の実施の形態と同様である。
まず、実施の形態１と同様に図１（Ｂ）の構造を形成する。
なお、実施の形態１と同様に第１の加熱処理もおこなっておく。
次に、チャネル保護層７００（島状）を形成し、チャネル保護層を覆う導電層５００を
形成する（図７（Ａ））。
次に、導電層５００をエッチングしてコンタクト電極５１０及びコンタクト電極５２０
を形成する（図７（Ｂ））。
なお、破線８０００の部分がバックチャネルである。
そして、チャネル保護層７００が存在することによって、コンタクト電極形成時にバッ
クチャネルがエッチングされないため、バックチャネルのダメージを低減することができ
る。
ここで、チャネル保護層７００の材料は、実施の形態１で説明した絶縁層６００の材料
と同様の材料を用いることができる。チャネル保護層７００と絶縁層６００の材料は同じ
でも異なっていても良い。
そして、チャネルストップ型のトランジスタにおいてバックチャネルと接する部分は絶
縁層６００ではなくチャネル保護層７００である。
よって、チャネル保護層７００は水素元素を含む物質の含有量が少ない膜を用いること
が好ましい。
また、実施の形態１に記載した方法と同様の方法を用いて、チャネル保護層７００を酸
素過剰な絶縁層とすると好ましい。
次に、トランジスタを覆う絶縁層６００を形成する（図７（Ｃ））。
図７（Ｃ）の工程の後、絶縁層６００にコンタクトホールを形成し、絶縁層６００上に
配線８１０、配線８２０等を形成しても良い（図８（Ａ））。
図７（Ｃ）の工程の後、絶縁層６００にコンタクトホールを形成し、絶縁層６００上に
画素電極９１０を形成しても良い（図８（Ｂ））。
図８（Ａ）のように絶縁層６００上に配線を形成した後、配線上に更に絶縁層、配線、
トランジスタ、表示素子、又はアンテナ等を形成しても良い。
図８（Ｂ）のように画素電極９１０を形成した後、表示素子（ＥＬ素子、液晶素子等）
を形成すると表示装置を形成することができる。
また、図８（Ａ）の工程又は図８（Ｂ）の工程の後、第２の加熱処理を行うことが好ま
しい。
なお、図７（Ｃ）の工程と、図８（Ａ）の工程又は図８（Ｂ）の工程と、の間に第２の
加熱処理を行っても良い。
第２の加熱処理の条件は実施の形態１と同様である。
本実施の形態の内容の一部又は全部は、他の全ての実施の形態及び実施例と組み合わせ
て実施することができる。
（実施の形態５）
半導体装置としては、各種集積回路がある。
例えば、表示装置（液晶表示装置、エレクトロルミネッセンス表示装置（発光装置）等
）、アンテナを介して無線通信を行う半導体装置（ＲＦＩＤタグ、無線タグ、ＩＣチップ
、無線チップ、非接触信号処理装置、半導体集積回路チップ）等があるが、これらに限定
されない。
本実施の形態の内容の一部又は全部は、他の全ての実施の形態及び実施例と組み合わせ
て実施することができる。
酸化物半導体中の窒素濃度の影響を調査した。
まず、ガラス基板上に酸化物半導体層を形成した。
そして、酸化物半導体層形成後に加熱処理を行っていない場合と、酸化物半導体層形成
後に加熱処理を行った場合と、を比較した。
比較方法は二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ
Ｓｐｅｃｔｒｏｍｅｔｒｙ）を用いた。
なお、加熱処理は３５０℃、１時間とした。
加熱雰囲気は大気雰囲気又は窒素雰囲気とした。
ここで、酸化物半導体層は、Ｉｎ：Ｇａ：Ｚｎが１：１：０．５（原子比）（Ｉｎ２Ｏ
３：Ｇａ２Ｏ３：ＺｎＯが１：１：１（モル比））の酸化物半導体ターゲットをスパッタ
して形成した。
なお、酸化物半導体層の成膜前に、成膜室のリークの低減、成膜室の内壁の窒素の低減
、ダミー基板への成膜等を充分行い窒素が酸化物半導体層中に混入することを徹底的に排
除した。
（サンプル１）
スパッタガスの流量がＡｒ／Ｎ２＝４０／０ｓｃｃｍ（Ｎ２割合０％）のサンプルをサ
ンプル１とした。なお、サンプル１は３つ用意した。
サンプル１のＳＩＭＳの測定結果を図１０に示す。
（サンプル２）
スパッタガスの流量がＡｒ／Ｎ２＝３５／５ｓｃｃｍ（Ｎ２割合１２．５％）のサンプ
ルをサンプル２とした。なお、サンプル２は３つ用意した。
サンプル２のＳＩＭＳの測定結果を図１１に示す。
（サンプル３）
スパッタガスの流量がＡｒ／Ｎ２＝０／４０ｓｃｃｍ（Ｎ２割合１００％）のサンプル
をサンプル３とした。なお、サンプル３は３つ用意した。
サンプル３のＳＩＭＳの測定結果を図１２に示す。
（考察）
図１０〜図１２において、点線３００１が加熱処理を行っていないサンプル（ａｓ−ｄ
ｅｐｏ）、太い実線３００２が窒素雰囲気で加熱したサンプル（Ｎ２ベーク）、細い実線
３００３が大気雰囲気で加熱したサンプル（大気ベーク）を示している。
また、図１０〜図１２において、（Ａ）は水素濃度であり、（Ｂ）は窒素濃度である。
図１０〜図１２において、縦軸は濃度であり、横軸は酸化物半導体層表面からの深さ（
膜厚）である。
なお、二次イオン質量分析法（ＳＩＭＳ）の測定結果には有効範囲がある。
そして、本実施例の場合、酸化物半導体層の表面付近（図１０〜図１２だと深さが０ｎ
ｍ〜３０ｎｍ付近）及び酸化物半導体層とガラス基板との界面付近（図１０〜図１２だと
深さが８０ｎｍ〜１００ｎｍ付近）について正確な値を算出しにくくなっている。
したがって、本実施例の場合は、深さが３０ｎｍ〜８０ｎｍの範囲をＳＩＭＳの測定結
果の有効範囲とした。
ここで、図１０（Ａ）の点線３００１（ａｓ−ｄｅｐｏ）、図１１（Ａ）の点線３００
１（ａｓ−ｄｅｐｏ）、及び図１２（Ａ）の点線３００１（ａｓ−ｄｅｐｏ）の有効範囲
における水素濃度の平均値を比較すると、図１１（Ａ）の方が図１０（Ａ）よりも高く、
図１２（Ａ）の方が図１１（Ａ）よりも高いことがわかる。
さらに、図１０（Ｂ）の点線３００１（ａｓ−ｄｅｐｏ）、図１１（Ｂ）の点線３００
１（ａｓ−ｄｅｐｏ）、及び図１２（Ｂ）の点線３００１（ａｓ−ｄｅｐｏ）の有効範囲
における窒素濃度の平均値を比較すると、図１１（Ｂ）の方が図１０（Ｂ）よりも高く、
図１２（Ｂ）の方が図１１（Ｂ）よりも高いことがわかる。
つまり、ａｓ−ｄｅｐｏ条件において、酸化物半導体層中の窒素濃度が多いほど、酸化
物半導体層中の水素濃度が多くなることがわかる。
したがって、酸化物半導体層中の窒素濃度が多いほど、酸化物半導体層中に水素が混入
しやすくなることがわかった。
また、図１０（Ａ）を参照すると加熱処理を行うことによって水素濃度が低下している
ことがわかる。
一方、図１１（Ａ）、図１２（Ａ）を参照すると加熱処理を行うことによって水素濃度
が上昇していることがわかる。
なお、図１２（Ａ）において、３０ｎｍ〜６０ｎｍの範囲では点線３００１（ａｓ−ｄ
ｅｐｏ）、太い実線３００２（Ｎ２ベーク）、細い実線３００３（大気ベーク）の水素濃
度にあまり差がない。
しかしながら、有効範囲である３０ｎｍ〜８０ｎｍでの水素濃度の平均値は、太い実線
３００２（Ｎ２ベーク）及び細い実線３００３（大気ベーク）の方が、点線３００１（ａ
ｓ−ｄｅｐｏ）よりも高い。
よって、酸化物半導体層中の水素の総量を比較した場合、太い実線３００２（Ｎ２ベー
ク）及び細い実線３００３（大気ベーク）の方が、点線３００１（ａｓ−ｄｅｐｏ）より
も多いことは明らかである。
また、図１２（Ａ）において、太い実線３００２（Ｎ２ベーク）及び細い実線３００３
（大気ベーク）の形状がＶ字のような形になった理由は、膜表面及びガラス基板から水素
が注入されたためであると考察した。
ここで、サンプル１において、ＳＩＭＳの測定結果の有効範囲における窒素濃度の最大
値は、１×１０２０ａｔｏｍｓ／ｃｍ３以下（１×１０２０ａｔｏｍｓ／ｃｍ３未満）で
あった。（図１０（Ｂ））
よって、サンプル１において、ＳＩＭＳの測定結果の有効範囲における窒素濃度の平均
値も１×１０２０ａｔｏｍｓ／ｃｍ３以下（１×１０２０ａｔｏｍｓ／ｃｍ３未満）であ
った（平均値が最大値より大きな値になることはない）。
なお、サンプル１のａｓ−ｄｅｐｏ条件（図１０）において、ＳＩＭＳの測定結果の有
効範囲における窒素濃度の最大値は９．３×１０１９ａｔｏｍｓ／ｃｍ３であり、ＳＩＭ
Ｓの測定結果の有効範囲における窒素濃度の最小値は１．９×１０１９ａｔｏｍｓ／ｃｍ
３であり、ＳＩＭＳの測定結果の有効範囲における窒素濃度の平均値は６．１×１０１９
ａｔｏｍｓ／ｃｍ３であった。
また、サンプル１のａｓ−ｄｅｐｏ条件（図１０）において、ＳＩＭＳの測定結果の有
効範囲における水素濃度の最大値は６．９×１０１９ａｔｏｍｓ／ｃｍ３であり、ＳＩＭ
Ｓの測定結果の有効範囲における水素濃度の最小値は４．５×１０１９ａｔｏｍｓ／ｃｍ
３であり、ＳＩＭＳの測定結果の有効範囲における水素濃度の平均値は５．６×１０１９
ａｔｏｍｓ／ｃｍ３であった。
また、サンプル１のＮ２ベーク条件（図１０）において、ＳＩＭＳの測定結果の有効範
囲における窒素濃度の最大値は９．７×１０１９ａｔｏｍｓ／ｃｍ３であり、ＳＩＭＳの
測定結果の有効範囲における窒素濃度の最小値は３．０×１０１９ａｔｏｍｓ／ｃｍ３で
あり、ＳＩＭＳの測定結果の有効範囲における窒素濃度の平均値は６．０×１０１９ａｔ
ｏｍｓ／ｃｍ３であった。
また、サンプル１のＮ２ベーク条件（図１０）において、ＳＩＭＳの測定結果の有効範
囲における水素濃度の最大値は２．３×１０１９ａｔｏｍｓ／ｃｍ３であり、ＳＩＭＳの
測定結果の有効範囲における水素濃度の最小値は６．４×１０１８ａｔｏｍｓ／ｃｍ３で
あり、ＳＩＭＳの測定結果の有効範囲における水素濃度の平均値は１．２×１０１９ａｔ
ｏｍｓ／ｃｍ３であった。
また、サンプル１の大気ベーク条件（図１０）において、ＳＩＭＳの測定結果の有効範
囲における窒素濃度の最大値は３．１×１０１９ａｔｏｍｓ／ｃｍ３であり、ＳＩＭＳの
測定結果の有効範囲における窒素濃度の最小値は４．４×１０１８ａｔｏｍｓ／ｃｍ３で
あり、ＳＩＭＳの測定結果の有効範囲における窒素濃度の平均値は１．８×１０１９ａｔ
ｏｍｓ／ｃｍ３であった。
また、サンプル１の大気ベーク条件（図１０）において、ＳＩＭＳの測定結果の有効範
囲における水素濃度の最大値は６．７×１０１８ａｔｏｍｓ／ｃｍ３であり、ＳＩＭＳの
測定結果の有効範囲における水素濃度の最小値は２．０×１０１８ａｔｏｍｓ／ｃｍ３で
あり、ＳＩＭＳの測定結果の有効範囲における水素濃度の平均値は３．８×１０１８ａｔ
ｏｍｓ／ｃｍ３であった。
一方、サンプル２及びサンプル３において、ＳＩＭＳの測定結果の有効範囲における窒
素濃度の最小値は、１×１０２２ａｔｏｍｓ／ｃｍ３以上であった（図１１（Ｂ）、図１
２（Ｂ））。
よって、サンプル２及びサンプル３において、ＳＩＭＳの測定結果の有効範囲における
窒素濃度の平均値も、１×１０２２ａｔｏｍｓ／ｃｍ３以上であった（平均値が最小値よ
り小さな値になることはない）。
なお、サンプル２のａｓ−ｄｅｐｏ条件（図１１）において、ＳＩＭＳの測定結果の有
効範囲における窒素濃度の最大値は１．６×１０２２ａｔｏｍｓ／ｃｍ３であり、ＳＩＭ
Ｓの測定結果の有効範囲における窒素濃度の最小値は１．５×１０２２ａｔｏｍｓ／ｃｍ
３であり、ＳＩＭＳの測定結果の有効範囲における窒素濃度の平均値は１．５×１０２２
ａｔｏｍｓ／ｃｍ３であった。
また、サンプル２のａｓ−ｄｅｐｏ条件（図１１）において、ＳＩＭＳの測定結果の有
効範囲における水素濃度の最大値は１．０×１０２０ａｔｏｍｓ／ｃｍ３であり、ＳＩＭ
Ｓの測定結果の有効範囲における水素濃度の最小値は６．３×１０１９ａｔｏｍｓ／ｃｍ
３であり、ＳＩＭＳの測定結果の有効範囲における水素濃度の平均値は７．８×１０１９
ａｔｏｍｓ／ｃｍ３であった。
また、サンプル２のＮ２ベーク条件（図１１）において、ＳＩＭＳの測定結果の有効範
囲における窒素濃度の最大値は１．５×１０２２ａｔｏｍｓ／ｃｍ３であり、ＳＩＭＳの
測定結果の有効範囲における窒素濃度の最小値は１．４×１０２２ａｔｏｍｓ／ｃｍ３で
あり、ＳＩＭＳの測定結果の有効範囲における窒素濃度の平均値は１．５×１０２２ａｔ
ｏｍｓ／ｃｍ３であった。
また、サンプル２のＮ２ベーク条件（図１１）において、ＳＩＭＳの測定結果の有効範
囲における水素濃度の最大値は１．２×１０２１ａｔｏｍｓ／ｃｍ３であり、ＳＩＭＳの
測定結果の有効範囲における水素濃度の最小値は６．５×１０２０ａｔｏｍｓ／ｃｍ３で
あり、ＳＩＭＳの測定結果の有効範囲における水素濃度の平均値は７．７×１０２０ａｔ
ｏｍｓ／ｃｍ３であった。
また、サンプル２の大気ベーク条件（図１１）において、ＳＩＭＳの測定結果の有効範
囲における窒素濃度の最大値は１．６×１０２２ａｔｏｍｓ／ｃｍ３であり、ＳＩＭＳの
測定結果の有効範囲における窒素濃度の最小値は１．５×１０２２ａｔｏｍｓ／ｃｍ３で
あり、ＳＩＭＳの測定結果の有効範囲における窒素濃度の平均値は１．６×１０２２ａｔ
ｏｍｓ／ｃｍ３であった。
また、サンプル２の大気ベーク条件（図１１）において、ＳＩＭＳの測定結果の有効範
囲における水素濃度の最大値は６．９×１０２０ａｔｏｍｓ／ｃｍ３であり、ＳＩＭＳの
測定結果の有効範囲における水素濃度の最小値は４．４×１０２０ａｔｏｍｓ／ｃｍ３で
あり、ＳＩＭＳの測定結果の有効範囲における水素濃度の平均値は５．３×１０２０ａｔ
ｏｍｓ／ｃｍ３であった。
また、サンプル３のａｓ−ｄｅｐｏ条件（図１２）において、ＳＩＭＳの測定結果の有
効範囲における窒素濃度の最大値は３．４×１０２２ａｔｏｍｓ／ｃｍ３であり、ＳＩＭ
Ｓの測定結果の有効範囲における窒素濃度の最小値は３．１×１０２２ａｔｏｍｓ／ｃｍ
３であり、ＳＩＭＳの測定結果の有効範囲における窒素濃度の平均値は３．３×１０２２
ａｔｏｍｓ／ｃｍ３であった。
また、サンプル３のａｓ−ｄｅｐｏ条件（図１２）において、ＳＩＭＳの測定結果の有
効範囲における水素濃度の最大値は１．９×１０２０ａｔｏｍｓ／ｃｍ３であり、ＳＩＭ
Ｓの測定結果の有効範囲における水素濃度の最小値は１．１×１０２０ａｔｏｍｓ／ｃｍ
３であり、ＳＩＭＳの測定結果の有効範囲における水素濃度の平均値は１．４×１０２０
ａｔｏｍｓ／ｃｍ３であった。
また、サンプル３のＮ２ベーク条件（図１２）において、ＳＩＭＳの測定結果の有効範
囲における窒素濃度の最大値は３．３×１０２２ａｔｏｍｓ／ｃｍ３であり、ＳＩＭＳの
測定結果の有効範囲における窒素濃度の最小値は３．２×１０２２ａｔｏｍｓ／ｃｍ３で
あり、ＳＩＭＳの測定結果の有効範囲における窒素濃度の平均値は３．２×１０２２ａｔ
ｏｍｓ／ｃｍ３であった。
また、サンプル３のＮ２ベーク条件（図１２）において、ＳＩＭＳの測定結果の有効範
囲における水素濃度の最大値は８．６×１０２０ａｔｏｍｓ／ｃｍ３であり、ＳＩＭＳの
測定結果の有効範囲における水素濃度の最小値は１．４×１０２０ａｔｏｍｓ／ｃｍ３で
あり、ＳＩＭＳの測定結果の有効範囲における水素濃度の平均値は２．７×１０２０ａｔ
ｏｍｓ／ｃｍ３であった。
また、サンプル３の大気ベーク条件（図１２）において、ＳＩＭＳの測定結果の有効範
囲における窒素濃度の最大値は３．５×１０２２ａｔｏｍｓ／ｃｍ３であり、ＳＩＭＳの
測定結果の有効範囲における窒素濃度の最小値は３．３×１０２２ａｔｏｍｓ／ｃｍ３で
あり、ＳＩＭＳの測定結果の有効範囲における窒素濃度の平均値は３．４×１０２２ａｔ
ｏｍｓ／ｃｍ３であった。
また、サンプル３の大気ベーク条件（図１２）において、ＳＩＭＳの測定結果の有効範
囲における水素濃度の最大値は１．０×１０２１ａｔｏｍｓ／ｃｍ３であり、ＳＩＭＳの
測定結果の有効範囲における水素濃度の最小値は７．６×１０１９ａｔｏｍｓ／ｃｍ３で
あり、ＳＩＭＳの測定結果の有効範囲における水素濃度の平均値は２．８×１０２０ａｔ
ｏｍｓ／ｃｍ３であった。
以上のように、窒素を含有した酸化物半導体層は水素を取り込みやすい性質を有してい
ることがわかった。
逆にいえば、ＳＩＭＳの測定結果の有効範囲における窒素濃度の平均値が１×１０２０
ａｔｏｍｓ／ｃｍ３以下（１×１０２０ａｔｏｍｓ／ｃｍ３未満）である酸化物半導体層
は、水素に対して緻密な層であるといえる。
また、サンプル１乃至３において、加熱処理を行っても酸化物半導体層中の窒素濃度は
増加しなかった。サンプル１において大気ベークを行ったものでは酸化物半導体層中の窒
素濃度は減少していた。
ここで、酸化物半導体層中に窒素が取り込まれるメカニズムは、酸化物半導体層の成膜
時において酸化物半導体層中の酸素結合の一部が切れてしまい、切れた結合の位置に窒素
結合が形成されるためであると推測した。
よって、切れた結合の位置に酸素結合が形成されれば、酸化物半導体層中に取り込まれ
る窒素濃度を低減できるという仮説を立てた。なお、この推測及び仮説が正しければ、Ｉ
ｎ−Ｇａ−Ｚｎ−Ｏ系以外の酸化物半導体においても窒素は影響を及ぼすことになる。
実施例１の推測及び仮説が正しいか実証するためにスパッタガスに酸素を用いて酸化物
半導体層を形成した。
酸素を供給すれば切れた結合の位置に酸素結合が形成される確率が上がるはずである。
酸化物半導体層は、Ｉｎ：Ｇａ：Ｚｎが１：１：０．５（原子比）（Ｉｎ２Ｏ３：Ｇａ
２Ｏ３：ＺｎＯが１：１：１（モル比））の酸化物半導体ターゲットをスパッタして形成
した。
なお、酸化物半導体層の成膜前に、成膜室のリークの低減、成膜室の内壁の窒素の低減
、ダミー基板への成膜等を充分行い窒素が酸化物半導体層中に混入することを徹底的に排
除した。
（サンプル４）
スパッタガスの流量がＡｒ／Ｏ２＝３０／１５ｓｃｃｍ（Ｏ２割合３３．３％）のサン
プルをサンプル４（ａｓ−ｄｅｐｏ）とした。
サンプル４のＳＩＭＳの測定結果（窒素）を図１３（Ａ）に示す。
（サンプル５）
スパッタガスの流量がＡｒ／Ｏ２＝０／４０ｓｃｃｍ（Ｏ２割合１００％）のサンプル
をサンプル５（ａｓ−ｄｅｐｏ）とした。
サンプル５のＳＩＭＳの測定結果（窒素）を図１３（Ｂ）に示す。
（考察）
ＳＩＭＳの測定結果の有効範囲は実施例１と同じである。
ここで、サンプル４（図１３（Ａ））において、ＳＩＭＳの測定結果の有効範囲におけ
る窒素濃度の最大値は、５×１０１９ａｔｏｍｓ／ｃｍ３以下（５×１０１９ａｔｏｍｓ
／ｃｍ３未満）である。
よって、サンプル４（図１３（Ａ））において、ＳＩＭＳの測定結果の有効範囲におけ
る窒素濃度の平均値も５×１０１９ａｔｏｍｓ／ｃｍ３以下（５×１０１９ａｔｏｍｓ／
ｃｍ３未満）である（平均値が最大値より大きな値になることはない）。
また、サンプル４（図１３（Ａ））において、ＳＩＭＳの測定結果の有効範囲における
窒素濃度の平均値を計算したところ、１×１０１９ａｔｏｍｓ／ｃｍ３以下（１×１０１
９ａｔｏｍｓ／ｃｍ３未満）であった。
また、サンプル５（図１３（Ｂ））において、ＳＩＭＳの測定結果の有効範囲における
窒素濃度の最大値は、２×１０１９ａｔｏｍｓ／ｃｍ３以下（２×１０１９ａｔｏｍｓ／
ｃｍ３未満）であった。
よって、サンプル５（図１３（Ｂ））において、ＳＩＭＳの測定結果の有効範囲におけ
る窒素濃度の平均値は、１×１０１９ａｔｏｍｓ／ｃｍ３以下（１×１０１９ａｔｏｍｓ
／ｃｍ３未満）であった。
そして、酸素を添加しなかったサンプル１（図１０（Ｂ））と比較すると、サンプル４
（図１３（Ａ））及びサンプル５（図１３（Ｂ））の方が窒素濃度が低い。
なお、サンプル４のａｓ−ｄｅｐｏ条件（図１３（Ａ））において、ＳＩＭＳの測定結
果の有効範囲における窒素濃度の最大値は１．６×１０１９ａｔｏｍｓ／ｃｍ３であり、
ＳＩＭＳの測定結果の有効範囲における窒素濃度の最小値は２．２×１０１８ａｔｏｍｓ
／ｃｍ３であり、ＳＩＭＳの測定結果の有効範囲における窒素濃度の平均値は４．６×１
０１８ａｔｏｍｓ／ｃｍ３であった。
なお、サンプル５のａｓ−ｄｅｐｏ条件（図１３（Ｂ））において、ＳＩＭＳの測定結
果の有効範囲における窒素濃度の最大値は１．６×１０１９ａｔｏｍｓ／ｃｍ３であり、
ＳＩＭＳの測定結果の有効範囲における窒素濃度の最小値は２．３×１０１８ａｔｏｍｓ
／ｃｍ３であり、ＳＩＭＳの測定結果の有効範囲における窒素濃度の平均値は７．７×１
０１８ａｔｏｍｓ／ｃｍ３であった。
したがって、実施例１の推測及び仮説が正しいことを実証することができた。
絶縁層６００の材料の違いによるトランジスタの電気特性の違いを調査した。
（共通条件）
図２（Ｂ）に記載のチャネルエッチ型トランジスタを作製した。
酸化物半導体層４１０は、Ｉｎ：Ｇａ：Ｚｎが１：１：０．５（原子比）（Ｉｎ２Ｏ３
：Ｇａ２Ｏ３：ＺｎＯが１：１：１（モル比））の酸化物半導体ターゲットをスパッタし
て形成した酸化物半導体層を島状にエッチングしたサンプルを用いた。
また、図１（Ｂ）の工程の終了後、大気雰囲気で３５０℃、１時間の第１の加熱処理を
行った。
また、図２（Ｂ）の工程の終了後、絶縁層６００にコンタクトホールを形成し、絶縁層
６００上に配線を形成した。
配線を形成後、大気雰囲気で３５０℃、１時間の第２の加熱処理を行った。
（サンプル６）
絶縁層６００は、酸化珪素ターゲットを用いてスパッタ法で形成した。
成膜条件は、基板温度１００℃、Ａｒ／Ｏ２＝４０／１０ｓｃｃｍとした。
また、ＲＦ電源を用い、電力を１．５ｋＷとした。
また、成膜圧力は０．４Ｐａとした。
（サンプル７）
絶縁層６００は、酸化珪素ターゲットを用いてスパッタ法で形成した。
成膜条件は、基板温度２５０℃、Ａｒ／Ｏ２＝４０／１０ｓｃｃｍで形成した。
また、ＲＦ電源を用い、電力を１．５ｋＷとした。
また、成膜圧力は０．４Ｐａとした。
（サンプル８）
絶縁層６００は、酸化珪素ターゲットを用いてスパッタ法で形成した。
成膜条件は、基板温度１００℃、Ａｒ／Ｈ２＝４６／４ｓｃｃｍで形成した。
また、ＲＦ電源を用い、電力を１．５ｋＷとした。
また、成膜圧力は０．４Ｐａとした。
（サンプル９）
絶縁層６００は、プラズマＣＶＤ法で形成した。
成膜条件は、基板温度２００℃、ＳｉＨ４／Ｎ２Ｏ＝２５／１０００ｓｃｃｍとした。
（サンプル１０）
絶縁層６００は、プラズマＣＶＤ法で形成した。
成膜条件は、基板温度３２５℃、ＳｉＨ４／Ｎ２Ｏ＝２７／１０００ｓｃｃｍとした。
（サンプル１１）
絶縁層６００は、シロキサン膜を用いた。
（サンプル１２）
絶縁層６００は、アクリル膜を用いた。
（サンプル１３）
絶縁層６００は、ポリイミド膜を用いた。
（考察）
サンプル８乃至サンプル１３は、サンプル６及びサンプル７と比較して、閾値電圧Ｖｔ
ｈがマイナス側にシフトしていた。
ここで、スパッタガスとして意図的に水素元素を含む物質を用いた絶縁層６００は水素
元素を含んでいる。
すると、水素を含んだ絶縁層６００がバックチャネルに接した状態になる。
また、プラズマＣＶＤ法で形成した絶縁層６００は水素及び窒素を含んでいる。
すると、水素を含んだ絶縁層６００がバックチャネルに接した状態になる。
また、シロキサン膜、アクリル膜、ポリイミド膜は、水分を吸収しやすく且つ水分を放
出しやすい性質を持つ。
すると、水分を放出する絶縁層６００がバックチャネルに接した状態になる。
ここで、計算科学（厳密には異なるがシミュレーションと呼ばれる場合もある）により
、バックチャネルにドナーが存在する場合にどのような挙動をするか計算を行ったところ
、ドナーが存在すると閾値電圧がマイナス側にシフトすることがわかった。
したがって、スパッタガスとして水素を用いない条件で形成した絶縁層６００を用いる
ことによって閾値電圧のマイナスシフトを防止できることがわかった。
また、酸化珪素ターゲットを用い且つスパッタガスとして酸素を用いた酸素過剰な絶縁
層６００を用いた場合（サンプル６及びサンプル７）、第２の加熱処理により酸素がバッ
クチャネルに供給されバックチャネルの酸素欠損が低下したと考察した。
なお、本実施例では第２の加熱処理として３５０℃、１時間の加熱処理を行った。
ここで、絶縁層６００として酸素過剰な絶縁層を用いた場合において、第２の加熱処理
を行わなかったサンプルＡと、第２の加熱処理として２５０℃、１時間の加熱処理を行っ
たサンプルＢと、を用意した。そして、サンプルＡとサンプルＢとを比較した結果、第２
の加熱処理として２５０℃、１時間の加熱処理を行ったサンプルＢの方がトランジスタの
電気特性が優れていた。
また、シリコンターゲットを用いスパッタガスとして酸素のみを用いて形成した絶縁層
６００を用いたトランジスタを別途作製した。
シリコンターゲットを用いスパッタガスとして酸素のみを用いて形成した絶縁層６００
を形成する際、基板温度を１００℃にした場合と基板温度を２００℃にした場合とで比較
すると、基板温度を２００℃にした場合の方がゲートＢＴストレス試験の結果が優れてい
た。
ゲートＢＴストレス試験の結果が優れていた理由は、絶縁層６００形成時の基板温度を
上げることによって、バックチャネル表面の水分を除去できたためであると考察した。
したがって、絶縁層６００形成時の基板温度は２００℃以上が好ましい。（上限は限定
されないが、３００℃以下、４００℃以下、５００℃以下、６００℃以下、７００℃以下
から選択することができる。）
図２（Ａ）に記載のチャネルエッチ型トランジスタ（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系のトラン
ジスタ）を作製した。なお、絶縁層６００は形成していない。
そして、トランジスタが形成された基板を浸水した。
トランジスタが形成された基板を浸水する前の特性と、トランジスタが形成された基板
を浸水した直後の特性と、を比較したところ、トランジスタを浸水した直後ではトランジ
スタを浸水する前と比較して閾値電圧がマイナス側にシフトし且つオフ電流も上昇してい
た。
次に、浸水した基板を大気雰囲気で１２０℃で３分間加熱して乾燥したところ、若干ト
ランジスタの特性の回復が見られた。
次に、３分間乾燥した基板を大気雰囲気で１２０℃で１０分間加熱したところ（計１３
分）、さらにトランジスタの特性の回復が見られた。
次に、１３分間乾燥した基板を大気雰囲気で１２０℃で４０分間加熱したところ（計５
３分）、トランジスタの特性が浸水前とほぼ同じになった。
よって、バックチャネルの表面に水分が付着するとトランジスタの特性に影響を与える
ことがわかった。
また、バックチャネルの表面に付着した程度の水分であれば１２０℃以上で５３分以上
加熱すれば除去できることが分かった。
なお、水分が蒸発できれば良いので温度を上げればより短い時間の乾燥で済むことは明
らかである。
酸化物半導体層の加熱処理の効果について昇温脱離ガス分析法（ＴＤＳ：Ｔｈｅｒｍａ
ｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて調査した。
昇温脱離ガス分析法（ＴＤＳ：Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒ
ｏｓｃｏｐｙ）は、サンプルを昇温していったときの放出ガスを分析する方法である。
本実施例では水蒸気の放出を調べた。
（サンプル１４）
サンプル１４としてガラス基板を用意した。
（サンプル１５）
サンプル１５として、ガラス基板上にＩｎ：Ｇａ：Ｚｎが１：１：０．５（原子比）（
Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯが１：１：１（モル比））の酸化物半導体ターゲットを
スパッタして形成した酸化物半導体層を形成したサンプルを用意した。
サンプル１５は加熱処理を行っていない（ａｓ−ｄｅｐｏ）。
（サンプル１６）
サンプル１５と同一のサンプルをもう一つ用意し、サンプル１６とした。
（サンプル１７）
サンプル１７として、ガラス基板上にＩｎ：Ｇａ：Ｚｎが１：１：０．５（原子比）（
Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯが１：１：１（モル比））の酸化物半導体ターゲットを
スパッタして形成した酸化物半導体層を形成したサンプルを用意した。
酸化物半導体層形成後、窒素雰囲気で２５０℃、１時間の加熱処理を行った。
（サンプル１８）
サンプル１８として、ガラス基板上にＩｎ：Ｇａ：Ｚｎが１：１：０．５（原子比）（
Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯが１：１：１（モル比））の酸化物半導体ターゲットを
スパッタして形成した酸化物半導体層を形成したサンプルを用意した。
酸化物半導体層形成後、窒素雰囲気で３５０℃、１時間の加熱処理を行った。
（サンプル１９）
サンプル１９として、ガラス基板上にＩｎ：Ｇａ：Ｚｎが１：１：０．５（原子比）（
Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯが１：１：１（モル比））の酸化物半導体ターゲットを
スパッタして形成した酸化物半導体層を形成したサンプルを用意した。
酸化物半導体層形成後、窒素雰囲気で４５０℃、１時間の加熱処理を行った。
（考察）
サンプル１４及びサンプル１５との昇温脱離ガス分析法の結果を図１４（Ａ）に示す。
なお、図１４（Ａ）において、グラフ１４１４がサンプル１４（ガラス基板のみ）のグ
ラフに対応し、グラフ１４１５がサンプル１５（ガラス基板及び酸化物半導体層（ａｓ−
ｄｅｐｏ））のグラフに対応する。
図１４（Ａ）において、５０℃付近の水分のピーク１４０１、１００℃付近の水分のピ
ーク１４０２、３００℃付近の水分のピーク１４０３が存在することがわかる。
ガラス基板のみのサンプル１４は、５０℃付近の水分のピーク１４０１、１００℃付近
の水分のピーク１４０２だけがあり、３００℃付近の水分のピーク１４０３は存在しない
。
一方、酸化物半導体層を有するサンプル１５では、５０℃付近の水分のピーク１４０１
、１００℃付近の水分のピーク１４０２、及び３００℃付近の水分のピーク１４０３が存
在する。
したがって、３００℃付近の水分のピーク１４０３は酸化物半導体層特有の水分のピー
クである。
よって、３００℃付近の水分のピーク１４０３が検出された場合、酸化物半導体層に水
分が含まれていると判断できる。
サンプル１６〜サンプル１９の比較結果を図１４（Ｂ）に示す。
なお、図１４（Ｂ）において、グラフ１４１６がサンプル１６（ａｓ−ｄｅｐｏ）のグ
ラフに対応し、グラフ１４１７がサンプル１７（２５０℃）のグラフに対応し、グラフ１
４１８がサンプル１８（３５０℃）のグラフに対応し、グラフ１４１９がサンプル１９（
４５０℃）のグラフに対応する。
サンプル１７（２５０℃）及びサンプル１８（３５０℃）では３００℃付近の水分のピ
ーク１４０３が確認された。
また、サンプル１７（２５０℃）及びサンプル１８（３５０℃）では３００℃付近の水
分のピーク１４０３のカウント数が、サンプル１６（ａｓ−ｄｅｐｏ）よりも下がってい
た。
よって、加熱処理によってある程度の水分が減少することがわかった。
さらに、サンプル１９（４５０℃）では３００℃付近の水分のピーク１４０３が存在し
ていない。
よって、４５０℃以上且つ１時間以上の加熱処理を行えば水分が完全に離脱するといえ
る。
（サンプル２０）
また、サンプル２０として、ガラス基板上にＩｎ：Ｇａ：Ｚｎが１：１：０．５（原子
比）（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯが１：１：１（モル比））の酸化物半導体ターゲ
ットをスパッタして形成した酸化物半導体層を形成したサンプルを用意した。
そして、サンプル２０はガスＲＴＡ装置を用い窒素雰囲気で６５０℃、３分の加熱処理
を行った。
サンプル２０（６５０℃）では３００℃付近の水分のピークが存在していなかった。
よって、６５０℃以上且つ３分以上の加熱処理を行えば水分が完全に離脱するといえる
。
また、ガラス基板上にＩｎ：Ｇａ：Ｚｎが１：１：１（原子比）（Ｉｎ２Ｏ３：Ｇａ２
Ｏ３：ＺｎＯが１：１：２（モル比））の酸化物半導体ターゲットをスパッタして形成し
た酸化物半導体層を形成したサンプルを用意して同様の実験（ａｓ−ｄｅｐｏ、２５０℃
、３５０℃、４５０℃の比較）を行った結果、窒素雰囲気で４５０℃１時間の加熱処理を
行ったサンプルのみ３００℃付近の水分のピークが存在していなかった。
また、ガラス基板上にＩｎ：Ｇａ：Ｚｎが１：１：４（原子比）（Ｉｎ２Ｏ３：Ｇａ２
Ｏ３：ＺｎＯが１：１：８（モル比））の酸化物半導体ターゲットをスパッタして形成し
た酸化物半導体層を形成したサンプルを用意して同様の実験（ａｓ−ｄｅｐｏ、２５０℃
、３５０℃、４５０℃の比較）を行った結果、窒素雰囲気で４５０℃１時間の加熱処理を
行ったサンプルのみ３００℃付近の水分のピークが存在していなかった。
よって、昇温脱離ガス分析法において３００℃付近の水分のピークが存在しない酸化物
半導体層（１００℃以上４００℃以下（好ましくは、２５０℃以上３００℃以下）におい
てカウント数が２×１０−１１以下）は、４５０℃以上且つ１時間以上、若しくは、６５
０℃以上且つ３分以上で加熱された酸化物半導体層であるということができる。
昇温脱離ガス分析法において３００℃付近の水分のピークが存在しないということは、
昇温脱離ガス分析法において１００℃以上４００℃以下の水分のピークが存在しないとも
いえる。
昇温脱離ガス分析法において３００℃付近の水分のピークが存在しないということは、
酸化物半導体層に起因する水分のピークが存在しないともいえる。
また、第１の加熱処理のみの条件を替えて図２（Ａ）の構造のトランジスタを作製した
ところ、昇温脱離ガス分析法において３００℃付近の水分のピークが存在する酸化物半導
体層を用いたトランジスタ（２５０℃、３５０℃）は、昇温脱離ガス分析法において３０
０℃付近の水分のピークが存在しない酸化物半導体層を用いたトランジスタ（４５０℃）
よりも、閾値電圧がマイナス側にシフトしており、且つ、ゲートＢＴストレス試験におけ
る劣化が大きかった。
なお、酸化物半導体層は、Ｉｎ：Ｇａ：Ｚｎが１：１：０．５（原子比）（Ｉｎ２Ｏ３
：Ｇａ２Ｏ３：ＺｎＯが１：１：１（モル比））の酸化物半導体ターゲットをスパッタし
て形成した酸化物半導体層を用いた。
また、酸化物半導体層の成膜前に、成膜室のリークの低減、成膜室の内壁の窒素の低減
、ダミー基板への成膜等を充分行い窒素の影響を徹底的に排除した。
よって、酸化物半導体層中の水分がトランジスタの電気特性に影響を与えていることが
分かった。
昇温脱離ガス分析法（ＴＤＳ：Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒ
ｏｓｃｏｐｙ）を用いて以下のサンプルの脱ガス（水分）を測定した。
（サンプル２１）
ガラス基板上にＩｎ：Ｇａ：Ｚｎが１：１：０．５（原子比）（Ｉｎ２Ｏ３：Ｇａ２Ｏ
３：ＺｎＯが１：１：１（モル比））の酸化物半導体ターゲットをスパッタして形成した
酸化物半導体層を形成し、酸化物半導体層上にスパッタ法で形成した酸化珪素膜を形成し
たサンプルを用意した。
酸化珪素膜は、酸化珪素をターゲットとしてＡｒ／Ｏ２＝４０／１０ｓｃｃｍのガス流
量で成膜を行った。
サンプル２１は加熱処理を行っていない。
（サンプル２２）
ガラス基板上にＩｎ：Ｇａ：Ｚｎが１：１：０．５（原子比）（Ｉｎ２Ｏ３：Ｇａ２Ｏ
３：ＺｎＯが１：１：１（モル比））の酸化物半導体ターゲットをスパッタして形成した
酸化物半導体層を形成し、酸化物半導体層上にスパッタ法で形成した酸化珪素膜を形成し
たサンプルを用意した。
酸化珪素膜は、酸化珪素をターゲットとしてＡｒ／Ｏ２＝４０／１０ｓｃｃｍのガス流
量で成膜を行った（スパッタガスとして酸素を用いた）。
その後、窒素雰囲気で２５０℃、１時間の加熱処理（炉）を行った。
（サンプル２３）
ガラス基板上にＩｎ：Ｇａ：Ｚｎが１：１：０．５（原子比）（Ｉｎ２Ｏ３：Ｇａ２Ｏ
３：ＺｎＯが１：１：１（モル比））の酸化物半導体ターゲットをスパッタして形成した
酸化物半導体層を形成し、酸化物半導体層上にスパッタ法で形成した酸化珪素膜を形成し
たサンプルを用意した。
酸化珪素膜は、酸化珪素をターゲットとしてＡｒ／Ｏ２＝４０／１０ｓｃｃｍのガス流
量で成膜を行った。（スパッタガスとして酸素を用いた。）
その後、窒素雰囲気で３５０℃、１時間の加熱処理（炉）を行った。
（サンプル２４）
ガラス基板上にＩｎ：Ｇａ：Ｚｎが１：１：０．５（原子比）（Ｉｎ２Ｏ３：Ｇａ２Ｏ
３：ＺｎＯが１：１：１（モル比））の酸化物半導体ターゲットをスパッタして形成した
酸化物半導体層を形成し、酸化物半導体層上にスパッタ法で形成した酸化珪素膜を形成し
たサンプルを用意した。
酸化珪素膜は、酸化珪素をターゲットとしてＡｒ／Ｏ２＝４０／１０ｓｃｃｍのガス流
量で成膜を行った。（スパッタガスとして酸素を用いた。）
その後、窒素雰囲気で４５０℃、１時間の加熱処理（炉）を行った。
（考察）
昇温脱離ガス分析法（ＴＤＳ：Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒ
ｏｓｃｏｐｙ）で計測したところ、いずれのサンプルも３００℃付近の水分のピークが観
測されなかった。
実施例５の結果からすると、少なくとも３５０℃以下の加熱では水分が完全に離脱しな
い。
つまり、サンプル２３及びサンプル２４は３００℃付近の水分のピークが観測されるは
ずであるのに、３００℃付近の水分のピークが確認されなかったことになる。
この理由は、スパッタガスとして酸素を用いた酸化珪素膜（酸素過剰な酸化珪素膜）が
水分の放出をブロックしてしまったためであると考察した。
したがって、スパッタガスとして酸素を用いた酸化珪素膜（酸素過剰な酸化珪素膜）に
は水分の拡散を防止することがわかった。
つまり、酸素過剰な酸化珪素膜は水分のブロッキング効果があることがわかった。
逆に考えれば、第１の加熱処理を行い水分を放出させた酸化物半導体層上に酸素過剰な
酸化珪素膜を形成すれば、外部からの水分の混入を防止することができるということにな
る。
実施例５より４５０℃以上、１時間以上の加熱で水分が完全に除去されることがわかっ
た。
そこで、４５０℃より高い温度で加熱したサンプルの水素濃度について、二次イオン質
量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒ
ｙ）を用いて調べた。
まず、ガラス基板上にＩｎ：Ｇａ：Ｚｎが１：１：０．５（原子比）（Ｉｎ２Ｏ３：Ｇ
ａ２Ｏ３：ＺｎＯが１：１：１（モル比））の酸化物半導体ターゲットをスパッタして形
成した酸化物半導体層を形成したサンプルを複数用意した。
また、ガラス基板上にＩｎ：Ｇａ：Ｚｎが１：１：１（原子比）（Ｉｎ２Ｏ３：Ｇａ２
Ｏ３：ＺｎＯが１：１：２（モル比））の酸化物半導体ターゲットをスパッタして形成し
た酸化物半導体層を形成したサンプルを複数用意した。
なお、酸化物半導体層の成膜前に、成膜室のリークの低減、成膜室の内壁の窒素の低減
、ダミー基板への成膜等を充分行い窒素が酸化物半導体層中に混入することを徹底的に排
除した。
また、スパッタガスはＡｒ／Ｏ２＝３０／１５ｓｃｃｍ（Ｏ２割合３３．３％）とした
。
そして、加熱処理を４５０℃、５５０℃、６００℃、６５０℃と条件を変えた複数のサ
ンプルを用意した。なお、複数のサンプルの加熱時間は１時間である。
また、加熱処理の雰囲気を、窒素雰囲気、酸素雰囲気、窒素と酸素を含む雰囲気（ｄｒ
ｙ Ａｉｒ（窒素：酸素＝４：１である雰囲気））と条件を変えたサンプルを用意した。
比較結果を表１に示す。
表１において、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａ
ｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）の値はＳＩＭＳの有効範囲の平均値を示した。
表１から、５５０℃以上且つ１時間以上で加熱を行うと酸化物半導体層中の水素濃度が
大幅に減少することがわかった。
つまり、水素濃度が６×１０１８ａｔｏｍｓ／ｃｍ３以下の酸化物半導体層は高温（５
５０℃以上且つ１時間以上）で加熱された酸化物半導体層であるということができる。
なお、第１の加熱処理の条件のみを替えて図２（Ａ）の構造のトランジスタを作製した
ところ、１×１０１９ａｔｏｍｓ／ｃｍ３以上の水素を含有する酸化物半導体層を用いた
トランジスタ（４５０℃）は、１×１０１９ａｔｏｍｓ／ｃｍ３未満の水素を含有する酸
化物半導体層を用いた酸化物半導体層を用いたトランジスタ（５５０℃、６００℃、６５
０℃）よりも、閾値電圧がマイナス側にシフトしており、且つ、ゲートＢＴストレス試験
における劣化が大きかった。
なお、酸化物半導体層は、Ｉｎ：Ｇａ：Ｚｎが１：１：０．５（原子比）（Ｉｎ２Ｏ３
：Ｇａ２Ｏ３：ＺｎＯが１：１：１（モル比））の酸化物半導体ターゲットをスパッタし
て形成した酸化物半導体層を用いた。
また、酸化物半導体層の成膜前に、成膜室のリークの低減、成膜室の内壁の窒素の低減
、ダミー基板への成膜等を充分行い窒素の影響を徹底的に排除した。
よって、酸化物半導体層中の水素がトランジスタの電気特性に影響を与えていることが
分かった。
図１６は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体を用いた薄膜トランジスタの断面を、
透過型電子顕微鏡（ＴＥＭ，Ｈｉｔａｃｈｉ Ｈ−９０００ＮＡＲ，３００ｋＶ）で観察
した写真である。
図１６に示す薄膜トランジスタは、酸化物半導体層１６０１としてＩｎ−Ｇａ−Ｚｎ−
Ｏ系酸化物半導体層を５０ｎｍ成膜後、窒素雰囲気下において第１の加熱処理（６５０℃
、１時間）を行い、その後金属膜としてチタン層１６０４を１５０ｎｍ成膜し、さらに窒
素雰囲気下において第２の加熱処理（２５０℃、１時間）を行ったサンプルである。
図１６において、酸化物半導体層１６０１とチタン層１６０４との界面には、インジウ
ムリッチ層１６０２およびチタン酸化物層１６０３が確認できる。
なお、インジウムリッチ層１６０２およびチタン酸化物層１６０３の確認は、ＦＦＴＭ
（Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ Ｍａｐｐｉｎｇ）法を用いて行った
。
チタン層１６０４と酸化物半導体層１６０１が接した状態において第２の加熱処理を行
うことによって、酸化物半導体層から酸素が引き抜かれてチタン酸化物層１６０３が形成
されたと考察した。
また、酸化物半導体層１６０１において酸素が引き抜かれた箇所はインジウムの結晶が
析出したインジウムリッチ層１６０２になったと考察した。
このように、チタン層１６０４と酸化物半導体層１６０１が接した状態において第２の
加熱処理を行うことによってチタン酸化物層１６０３を形成することができる。
なお、本実施例の反応は酸素とチタン（Ｔｉ）の反応であるので、Ｉｎ−Ｇａ−Ｚｎ−
Ｏ系の酸化物半導体層以外でも同様の反応が生じることは明らかである。
したがって、第２の加熱処理は２５０℃以上で行うことが好ましい。（上限は限定され
ないが、３００℃以下、４００℃以下、５００℃以下、６００℃以下、７００℃以下から
選択することができる。）
なお、チタン層１６０４上に低抵抗な材料（アルミニウムを主成分とする膜、銅を主成
分とする膜等）を形成すると配線抵抗を下げることができるので好ましい。
１００ 基板
２００ ゲート電極
３００ ゲート絶縁層
４００ 酸化物半導体層
４１０ 酸化物半導体層
５００ 導電層
５１０ コンタクト電極
５２０ コンタクト電極
６００ 絶縁層
７００ チャネル保護層
８１０ 配線
８２０ 配線
８３０ 配線
９００ 下地絶縁層
１４０１ ピーク
１４０２ ピーク
１４０３ ピーク
１４１４ グラフ
１４１５ グラフ
１４１６ グラフ
１４１７ グラフ
１４１８ グラフ
１４１９ グラフ
１６０１ 酸化物半導体層
１６０２ インジウムリッチ層
１６０３ チタン酸化物層
１６０４ チタン層
２００１ 成膜室
２００２ 蓋
２００３ ターゲット
２００４ ポンプ
２００５ Ｏリング
２００６ Ｏリング
２００７ メタルガスケット
２００８ メタルガスケット
３００１ 点線
３００２ 太い実線
３００３ 細い実線
８０００ 破線

Claims (1)

  1. 酸化物半導体層と、
    前記酸化物半導体層上のゲート絶縁層と、
    前記ゲート絶縁層上のゲート電極と、
    前記ゲート電極上の絶縁層と、
    前記絶縁層が有する第１のコンタクトホールを介して、前記ゲート電極と電気的に接続される第１配線と、
    前記絶縁層及び前記ゲート絶縁層が有する第２のコンタクトホールを介して、前記酸化物半導体層の第１の領域と電気的に接続される第２配線と、
    前記絶縁層及び前記ゲート絶縁層が有する第３のコンタクトホールを介して、前記酸化物半導体層の第２の領域と電気的に接続される第３配線と、を有し、
    前記酸化物半導体層の窒素濃度は、１×１０２０ａｔｏｍｓ／ｃｍ３以下であり、
    前記第１の領域と前記第２の領域とはそれぞれ、チタン酸化物を有することを特徴とする半導体装置。
JP2017149627A 2009-12-11 2017-08-02 半導体装置 Expired - Fee Related JP6480524B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009281505 2009-12-11
JP2009281505 2009-12-11

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2015076096A Division JP6189354B2 (ja) 2009-12-11 2015-04-02 半導体装置の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2019020685A Division JP6700448B2 (ja) 2009-12-11 2019-02-07 エレクトロルミネッセンス表示装置

Publications (2)

Publication Number Publication Date
JP2017195418A true JP2017195418A (ja) 2017-10-26
JP6480524B2 JP6480524B2 (ja) 2019-03-13

Family

ID=44141959

Family Applications (7)

Application Number Title Priority Date Filing Date
JP2010273202A Expired - Fee Related JP5727204B2 (ja) 2009-12-11 2010-12-08 半導体装置の作製方法
JP2015076096A Active JP6189354B2 (ja) 2009-12-11 2015-04-02 半導体装置の作製方法
JP2017149627A Expired - Fee Related JP6480524B2 (ja) 2009-12-11 2017-08-02 半導体装置
JP2019020685A Active JP6700448B2 (ja) 2009-12-11 2019-02-07 エレクトロルミネッセンス表示装置
JP2020080082A Active JP6994536B2 (ja) 2009-12-11 2020-04-30 エレクトロルミネッセンス表示装置
JP2021201955A Active JP7228666B2 (ja) 2009-12-11 2021-12-13 エレクトロルミネッセンス表示装置
JP2023019856A Pending JP2023055966A (ja) 2009-12-11 2023-02-13 半導体装置

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2010273202A Expired - Fee Related JP5727204B2 (ja) 2009-12-11 2010-12-08 半導体装置の作製方法
JP2015076096A Active JP6189354B2 (ja) 2009-12-11 2015-04-02 半導体装置の作製方法

Family Applications After (4)

Application Number Title Priority Date Filing Date
JP2019020685A Active JP6700448B2 (ja) 2009-12-11 2019-02-07 エレクトロルミネッセンス表示装置
JP2020080082A Active JP6994536B2 (ja) 2009-12-11 2020-04-30 エレクトロルミネッセンス表示装置
JP2021201955A Active JP7228666B2 (ja) 2009-12-11 2021-12-13 エレクトロルミネッセンス表示装置
JP2023019856A Pending JP2023055966A (ja) 2009-12-11 2023-02-13 半導体装置

Country Status (5)

Country Link
US (5) US9196738B2 (ja)
JP (7) JP5727204B2 (ja)
KR (5) KR101857692B1 (ja)
TW (4) TWI623104B (ja)
WO (1) WO2011071185A1 (ja)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090202935A1 (en) * 2008-02-13 2009-08-13 Yoshihiro Moriya Carrier, two-component developer containing carrier and toner, and image forming method
US20120032172A1 (en) * 2010-08-06 2012-02-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9202822B2 (en) * 2010-12-17 2015-12-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9646829B2 (en) * 2011-03-04 2017-05-09 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US9012904B2 (en) 2011-03-25 2015-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI545652B (zh) 2011-03-25 2016-08-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8956944B2 (en) 2011-03-25 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9219159B2 (en) 2011-03-25 2015-12-22 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film and method for manufacturing semiconductor device
US20120298998A1 (en) * 2011-05-25 2012-11-29 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film, semiconductor device, and method for manufacturing semiconductor device
US8643008B2 (en) * 2011-07-22 2014-02-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN103022012B (zh) 2011-09-21 2017-03-01 株式会社半导体能源研究所 半导体存储装置
WO2013054823A1 (en) * 2011-10-14 2013-04-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI567985B (zh) * 2011-10-21 2017-01-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI621185B (zh) 2011-12-01 2018-04-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
TWI584383B (zh) * 2011-12-27 2017-05-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
CN104284997B (zh) * 2012-03-09 2016-08-17 气体产品与化学公司 在薄膜晶体管器件上制备含硅膜的方法
DE112013003041T5 (de) 2012-06-29 2015-03-12 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
US20140014948A1 (en) * 2012-07-12 2014-01-16 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
JP2014042004A (ja) * 2012-07-26 2014-03-06 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2014045175A (ja) 2012-08-02 2014-03-13 Semiconductor Energy Lab Co Ltd 半導体装置
US8927985B2 (en) 2012-09-20 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
DE112013007567B3 (de) 2012-11-08 2018-11-15 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtungen mit einem Metalloxidfilm
TWI620323B (zh) * 2012-11-16 2018-04-01 半導體能源研究所股份有限公司 半導體裝置
KR102370069B1 (ko) 2012-12-25 2022-03-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102241249B1 (ko) 2012-12-25 2021-04-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 저항 소자, 표시 장치, 및 전자기기
TWI618252B (zh) * 2013-02-12 2018-03-11 半導體能源研究所股份有限公司 半導體裝置
CN105027296B (zh) * 2013-03-07 2018-11-06 夏普株式会社 半导体装置及其制造方法
US9915848B2 (en) 2013-04-19 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US9704894B2 (en) 2013-05-10 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Display device including pixel electrode including oxide
TWI687748B (zh) 2013-06-05 2020-03-11 日商半導體能源研究所股份有限公司 顯示裝置及電子裝置
KR102304824B1 (ko) 2013-08-09 2021-09-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6287635B2 (ja) * 2014-06-30 2018-03-07 日立金属株式会社 半導体装置の製造方法および半導体装置
WO2016063169A1 (en) 2014-10-23 2016-04-28 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element
US10680017B2 (en) 2014-11-07 2020-06-09 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element including EL layer, electrode which has high reflectance and a high work function, display device, electronic device, and lighting device
KR101954551B1 (ko) * 2014-12-05 2019-03-05 후지필름 가부시키가이샤 금속 산화물막의 제조 방법, 금속 산화물막, 박막 트랜지스터, 박막 트랜지스터의 제조 방법, 전자 디바이스, 및 자외선 조사 장치
DE112016001033T5 (de) * 2015-03-03 2017-12-21 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung, Verfahren zum Herstellen derselben oder Anzeigevorrichtung mit derselben
JP6539464B2 (ja) * 2015-03-19 2019-07-03 国立大学法人東北大学 半導体素子の製造方法
CN112911980A (zh) 2018-10-30 2021-06-04 三菱电机株式会社 充电台以及电动吸尘器系统
TWI813217B (zh) * 2021-12-09 2023-08-21 友達光電股份有限公司 半導體裝置及其製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006060209A (ja) * 2004-08-20 2006-03-02 Sharp Corp 半導電性金属酸化物薄膜の強誘電性メモリトランジスタ
JP2007103918A (ja) * 2005-09-06 2007-04-19 Canon Inc アモルファス酸化物膜をチャネル層に用いた電界効果型トランジスタ、アモルファス酸化物膜をチャネル層に用いた電界効果型トランジスタの製造方法及びアモルファス酸化物膜の製造方法
JP2007250983A (ja) * 2006-03-17 2007-09-27 Canon Inc 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
JP2009016844A (ja) * 2007-07-04 2009-01-22 Samsung Electronics Co Ltd 酸化物半導体並びにこれを有する薄膜トランジスタ及びその製造方法

Family Cites Families (138)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
US5672889A (en) * 1995-03-15 1997-09-30 General Electric Company Vertical channel silicon carbide metal-oxide-semiconductor field effect transistor with self-aligned gate for microwave and power applications, and method of making
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP3423896B2 (ja) * 1999-03-25 2003-07-07 科学技術振興事業団 半導体デバイス
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP2004140267A (ja) * 2002-10-18 2004-05-13 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP2004304162A (ja) 2003-03-17 2004-10-28 Seiko Epson Corp コンタクトホール形成方法、薄膜半導体装置の製造方法、電子デバイスの製造方法、電子デバイス
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US20050017244A1 (en) 2003-07-25 2005-01-27 Randy Hoffman Semiconductor device
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4386747B2 (ja) * 2004-01-28 2009-12-16 三洋電機株式会社 ｐ型ＺｎＯ半導体膜及びその製造方法
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
KR101078483B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 Lcd 또는 유기 el 디스플레이의 스위칭 소자
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
KR100939998B1 (ko) 2004-11-10 2010-02-03 캐논 가부시끼가이샤 비정질 산화물 및 전계 효과 트랜지스터
JP5126729B2 (ja) * 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CA2585063C (en) 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
JP5138163B2 (ja) * 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
JP5118812B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI390735B (zh) 2005-01-28 2013-03-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
CN101258607B (zh) * 2005-09-06 2011-01-05 佳能株式会社 使用非晶氧化物膜作为沟道层的场效应晶体管、使用非晶氧化物膜作为沟道层的场效应晶体管的制造方法、以及非晶氧化物膜的制造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577293B (zh) 2005-11-15 2012-09-19 株式会社半导体能源研究所 半导体器件及其制造方法
EP1950177A4 (en) 2005-11-18 2009-02-25 Idemitsu Kosan Co SEMICONDUCTOR THIN FILM, MANUFACTURING METHOD AND THIN FILM TRANSISTOR
JP4904789B2 (ja) * 2005-11-30 2012-03-28 凸版印刷株式会社 薄膜トランジスタ
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP2007220818A (ja) 2006-02-15 2007-08-30 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタ及びその製法
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP2007311404A (ja) * 2006-05-16 2007-11-29 Fuji Electric Holdings Co Ltd 薄膜トランジスタの製造方法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
WO2008069255A1 (en) 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
US8143115B2 (en) 2006-12-05 2012-03-27 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
US8436349B2 (en) 2007-02-20 2013-05-07 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
JP5196870B2 (ja) 2007-05-23 2013-05-15 キヤノン株式会社 酸化物半導体を用いた電子素子及びその製造方法
WO2008105347A1 (en) 2007-02-20 2008-09-04 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
JP5121254B2 (ja) 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5244331B2 (ja) 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
JP4727684B2 (ja) 2007-03-27 2011-07-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP2008276212A (ja) 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置
WO2008126879A1 (en) * 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
JP5215589B2 (ja) 2007-05-11 2013-06-19 キヤノン株式会社 絶縁ゲート型トランジスタ及び表示装置
KR101334182B1 (ko) * 2007-05-28 2013-11-28 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터의 제조방법
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5406449B2 (ja) 2007-05-30 2014-02-05 キヤノン株式会社 酸化物半導体を用いた薄膜トランジスタの製造方法および表示装置
JP5241143B2 (ja) * 2007-05-30 2013-07-17 キヤノン株式会社 電界効果型トランジスタ
US8354674B2 (en) 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
JP5213422B2 (ja) 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
JP5213421B2 (ja) 2007-12-04 2013-06-19 キヤノン株式会社 酸化物半導体薄膜トランジスタ
JP2009141221A (ja) * 2007-12-07 2009-06-25 Sony Corp ＺｎＯ半導体膜の製造方法、ＺｎＯ半導体膜及びこれを用いた半導体装置
KR101518091B1 (ko) 2007-12-13 2015-05-06 이데미쓰 고산 가부시키가이샤 산화물 반도체를 이용한 전계 효과형 트랜지스터 및 그 제조방법
JP2009206490A (ja) * 2008-01-30 2009-09-10 Elpida Memory Inc 半導体装置及びその製造方法
JP5467728B2 (ja) 2008-03-14 2014-04-09 富士フイルム株式会社 薄膜電界効果型トランジスタおよびその製造方法
JP2009266938A (ja) * 2008-04-23 2009-11-12 Rohm Co Ltd 半導体素子
TWI532862B (zh) * 2008-05-22 2016-05-11 Idemitsu Kosan Co A sputtering target, a method for forming an amorphous oxide film using the same, and a method for manufacturing a thin film transistor
JP5430113B2 (ja) * 2008-10-08 2014-02-26 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP2010123758A (ja) * 2008-11-19 2010-06-03 Nec Corp 薄膜デバイス及びその製造方法
CN104133314B (zh) * 2009-05-02 2019-07-12 株式会社半导体能源研究所 显示设备

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006060209A (ja) * 2004-08-20 2006-03-02 Sharp Corp 半導電性金属酸化物薄膜の強誘電性メモリトランジスタ
JP2007103918A (ja) * 2005-09-06 2007-04-19 Canon Inc アモルファス酸化物膜をチャネル層に用いた電界効果型トランジスタ、アモルファス酸化物膜をチャネル層に用いた電界効果型トランジスタの製造方法及びアモルファス酸化物膜の製造方法
JP2007250983A (ja) * 2006-03-17 2007-09-27 Canon Inc 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
JP2009016844A (ja) * 2007-07-04 2009-01-22 Samsung Electronics Co Ltd 酸化物半導体並びにこれを有する薄膜トランジスタ及びその製造方法

Also Published As

Publication number Publication date
TWI557907B (zh) 2016-11-11
JP6480524B2 (ja) 2019-03-13
KR102492561B1 (ko) 2023-01-26
TWI661491B (zh) 2019-06-01
TW201140829A (en) 2011-11-16
JP2019071494A (ja) 2019-05-09
JP2011142311A (ja) 2011-07-21
TWI623104B (zh) 2018-05-01
JP6189354B2 (ja) 2017-08-30
KR20190025741A (ko) 2019-03-11
KR101857692B1 (ko) 2018-05-14
JP2020145444A (ja) 2020-09-10
JP2022022462A (ja) 2022-02-03
US9196738B2 (en) 2015-11-24
US20190051754A1 (en) 2019-02-14
KR20200103887A (ko) 2020-09-02
TW201742256A (zh) 2017-12-01
US10804409B2 (en) 2020-10-13
KR20180049271A (ko) 2018-05-10
US20230094969A1 (en) 2023-03-30
US20110140205A1 (en) 2011-06-16
KR20210084667A (ko) 2021-07-07
KR20120107986A (ko) 2012-10-04
KR102308442B1 (ko) 2021-10-01
US20160043230A1 (en) 2016-02-11
JP5727204B2 (ja) 2015-06-03
JP6994536B2 (ja) 2022-01-14
KR102273623B1 (ko) 2021-07-05
TWI602304B (zh) 2017-10-11
US20210036160A1 (en) 2021-02-04
JP6700448B2 (ja) 2020-05-27
TW201820484A (zh) 2018-06-01
US10103272B2 (en) 2018-10-16
JP2023055966A (ja) 2023-04-18
WO2011071185A1 (en) 2011-06-16
JP2015144309A (ja) 2015-08-06
JP7228666B2 (ja) 2023-02-24
US11545579B2 (en) 2023-01-03
TW201642475A (zh) 2016-12-01

Similar Documents

Publication Publication Date Title
JP6480524B2 (ja) 半導体装置
JP6620263B1 (ja) 半導体装置
WO2014104229A1 (ja) 薄膜トランジスタおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170901

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180501

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180627

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190207

R150 Certificate of patent or registration of utility model

Ref document number: 6480524

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees