JP2017135397A5 - - Google Patents

Download PDF

Info

Publication number
JP2017135397A5
JP2017135397A5 JP2017050510A JP2017050510A JP2017135397A5 JP 2017135397 A5 JP2017135397 A5 JP 2017135397A5 JP 2017050510 A JP2017050510 A JP 2017050510A JP 2017050510 A JP2017050510 A JP 2017050510A JP 2017135397 A5 JP2017135397 A5 JP 2017135397A5
Authority
JP
Japan
Prior art keywords
layer
electronic components
substrate
electronic component
component mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017050510A
Other languages
English (en)
Other versions
JP6383449B2 (ja
JP2017135397A (ja
Filing date
Publication date
Application filed filed Critical
Publication of JP2017135397A publication Critical patent/JP2017135397A/ja
Publication of JP2017135397A5 publication Critical patent/JP2017135397A5/ja
Application granted granted Critical
Publication of JP6383449B2 publication Critical patent/JP6383449B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

上記課題を解決するため、本発明の第1の側面は、電子部品実装方法であって、a)仮基板である第iの基板(ただし、iは1以上の整数)上に第iの樹脂層を形成するステップと、b)第i層の複数の電子部品をその接合面を上側に向けたフェイスアップ状態で前記第iの樹脂層に平面配置して仮固定するステップと、c)所定の基板と前記第iの基板に配置された前記第i層の複数の電子部品とを対向させた状態で前記所定の基板と前記第iの基板とを相対的に接近させることによって、前記所定の基板と前記第i層の複数の電子部品とを相対的に接近させ、前記所定の基板と前記第i層の複数の電子部品とを接合するステップと、d)前記第i層の複数の電子部品が前記所定の基板に対して接合された状態を維持しつつ、前記第i層の複数の電子部品から前記第iの基板を分離するステップと、を備え、前記ステップb)は、b−1)均一厚さに形成された前記第iの樹脂層にフェイスアップ状態で仮置きされた前記第i層の複数の電子部品の上端位置の高さを揃えるステップ、を有し、前記ステップb−1)は、b−1−1)フェイスアップ状態で前記第iの樹脂層に仮置きされた前記第i層の複数の電子部品の上端側に平面部材を押し当てることによって、その厚さにばらつきを有する前記第i層の複数の電子部品の上端位置の高さを揃えるステップ、を有することを特徴とする。
本発明の第2の側面は、電子部品実装方法であって、a)仮基板である第iの基板(ただし、iは1以上の整数)上に第iの樹脂層を形成するステップと、b)第i層の複数の電子部品をその接合面を上側に向けたフェイスアップ状態で前記第iの樹脂層に平面配置して仮固定するステップと、c)所定の基板と前記第iの基板に配置された前記第i層の複数の電子部品とを対向させた状態で前記所定の基板と前記第iの基板とを相対的に接近させることによって、前記所定の基板と前記第i層の複数の電子部品とを相対的に接近させ、前記所定の基板と前記第i層の複数の電子部品とを接合するステップと、d)前記第i層の複数の電子部品が前記所定の基板に対して接合された状態を維持しつつ、前記第i層の複数の電子部品から前記第iの基板を分離するステップと、を備え、前記ステップb)は、b−1)均一厚さに形成された前記第iの樹脂層にフェイスアップ状態で仮置きされた前記第i層の複数の電子部品の上端位置の高さを揃えるステップ、を有し、前記ステップb−1)は、b−1−2)前記第i層の複数の電子部品のうちの一の電子部品に関して、当該一の電子部品を電子部品保持部材を用いてフェイスアップ状態で保持し、前記電子部品保持部材を鉛直方向に移動させて前記電子部品保持部材の鉛直方向における位置を調整することによって、前記一の電子部品の上端位置が鉛直方向において所定の位置に存在する状態で、前記一の電子部品を前記第iの樹脂層に仮固定するステップと、b−1−3)前記第i層の複数の電子部品を構成する全ての電子部品のそれぞれに関して、前記ステップb−1−2)を個別に実行することによって、その厚さにばらつきを有する前記第i層の複数の電子部品の上端位置の高さを揃えるステップと、を有し、前記所定の位置は、前記第i層の複数の電子部品の相互間で共通する位置として定められた位置であることを特徴とする。
本発明の第3の側面は、電子部品実装方法であって、a)仮基板である第iの基板(ただし、iは1以上の整数)上に第iの樹脂層を形成するステップと、b)第i層の複数の電子部品をその接合面を上側に向けたフェイスアップ状態で前記第iの樹脂層に平面配置して仮固定するステップと、c)所定の基板と前記第iの基板に配置された前記第i層の複数の電子部品とを対向させた状態で前記所定の基板と前記第iの基板とを相対的に接近させることによって、前記所定の基板と前記第i層の複数の電子部品とを相対的に接近させ、前記所定の基板と前記第i層の複数の電子部品とを接合するステップと、d)前記第i層の複数の電子部品が前記所定の基板に対して接合された状態を維持しつつ、前記第i層の複数の電子部品から前記第iの基板を分離するステップと、を備え、前記ステップc)は、前記所定の基板に対する前記第i層の複数の電子部品の接合時における接合面に設けられた電極材料であって前記第iの基板上に仮固定された前記第i層の複数の電子部品の電極材料に対して、纏めて表面活性化処理を施すステップと、前記所定の基板と前記第iの基板に仮固定された前記第i層の複数の電子部品とを対向させた状態で前記所定の基板と前記第iの基板とを相対的に接近させることによって、前記所定の基板と前記第i層の複数の電子部品とを相対的に接近させ、前記所定の基板と前記第i層の複数の電子部品とをそれぞれ接合するステップと、を有することを特徴とする。
本発明の第4の側面は、電子部品実装方法であって、a)仮基板である第iの基板(ただし、iは1以上の整数)上に第iの樹脂層を形成するステップと、b)第i層の複数の電子部品をその接合面を上側に向けたフェイスアップ状態で前記第iの樹脂層に平面配置して仮固定するステップと、c)所定の基板と前記第iの基板に配置された前記第i層の複数の電子部品とを対向させた状態で前記所定の基板と前記第iの基板とを相対的に接近させることによって、前記所定の基板と前記第i層の複数の電子部品とを相対的に接近させ、前記所定の基板と前記第i層の複数の電子部品とを接合するステップと、d)前記第i層の複数の電子部品が前記所定の基板に対して接合された状態を維持しつつ、前記第i層の複数の電子部品から前記第iの基板を分離するステップと、を備え、前記ステップb)は、b−2)前記第iの樹脂層の上に平面配置された前記第i層の複数の電子部品の上部側表面を覆うまで樹脂を供給し、当該樹脂の硬化後に、前記第i層の複数の電子部品の前記上部側表面の樹脂部分であって前記第i層の複数の電子部品の前記上部側表面に突出して設けられた電極部分が平面的に点在する樹脂部分に対して、平坦化研磨処理を施すステップ、を有し、前記ステップc)においては、前記第i層の複数の電子部品に設けられた前記電極部分と前記第(i−1)層の複数の電子部品の対応部分あるいは前記所定の基板の対応部分とが接合されることを特徴とする
また、本発明の第5の側面は、電子部品実装システムであって、仮基板である第iの基板(ただし、iは1以上の整数)上に形成された第iの樹脂層に、第i層の複数の電子部品をその接合面を上側に向けたフェイスアップ状態で載置し、第i層の複数の電子部品を前記第iの樹脂層に平面配置して仮固定する第1のボンディング手段と、所定の基板と前記第iの基板に配置された前記第i層の複数の電子部品とを対向させた状態で前記所定の基板と前記第iの基板とを相対的に接近させることによって、前記所定の基板と前記第i層の複数の電子部品とを相対的に接近させ、前記所定の基板と前記第i層の複数の電子部品とを接合する第2のボンディング手段と、前記第i層の複数の電子部品が前記所定の基板に対して接合された状態を維持しつつ、前記第i層の複数の電子部品から前記第iの基板を分離する分離手段と、を備え、前記第1のボンディング手段は、均一厚さに形成された前記第iの樹脂層にフェイスアップ状態で仮置きされた前記第i層の複数の電子部品の上端位置の高さを揃えるレベリング処理手段、を有し、前記レベリング処理手段は、前記第iの樹脂層にフェイスアップ状態で仮置きされた前記第i層の複数の電子部品の上端側に平面部材を押し当てることによって、その厚さにばらつきを有する前記第i層の複数の電子部品の上端位置の高さを揃えることを特徴とする。
本発明の第6の側面は、電子部品実装システムであって、仮基板である第iの基板(ただし、iは1以上の整数)上に形成された第iの樹脂層に、第i層の複数の電子部品をその接合面を上側に向けたフェイスアップ状態で載置し、第i層の複数の電子部品を前記第iの樹脂層に平面配置して仮固定する第1のボンディング手段と、所定の基板と前記第iの基板に配置された前記第i層の複数の電子部品とを対向させた状態で前記所定の基板と前記第iの基板とを相対的に接近させることによって、前記所定の基板と前記第i層の複数の電子部品とを相対的に接近させ、前記所定の基板と前記第i層の複数の電子部品とを接合する第2のボンディング手段と、前記第i層の複数の電子部品が前記所定の基板に対して接合された状態を維持しつつ、前記第i層の複数の電子部品から前記第iの基板を分離する分離手段と、を備え、前記第1のボンディング手段は、均一厚さに形成された前記第iの樹脂層にフェイスアップ状態で仮置きされた前記第i層の複数の電子部品の上端位置の高さを揃えるレベリング処理手段、を有し、前記レベリング処理手段は、前記第i層の複数の電子部品のうちの一の電子部品に関して、当該一の電子部品を電子部品保持部材を用いてフェイスアップ状態で保持し、前記電子部品保持部材を鉛直方向に移動させて前記電子部品保持部材の鉛直方向における位置を調整することによって、前記一の電子部品の上端位置が鉛直方向において所定の位置に存在する状態で、前記一の電子部品を前記第iの樹脂層に仮固定する動作を実行し、当該動作を前記第i層の複数の電子部品を構成する全ての電子部品のそれぞれに関して個別に実行することによって、その厚さにばらつきを有する前記第i層の複数の電子部品の上端位置の高さを揃え、前記所定の位置は、前記第i層の複数の電子部品の相互間で共通する位置として定められた位置であることを特徴とする。
本発明の第7の側面は、電子部品実装システムであって、仮基板である第iの基板(ただし、iは1以上の整数)上に形成された第iの樹脂層に、第i層の複数の電子部品をその接合面を上側に向けたフェイスアップ状態で載置し、第i層の複数の電子部品を前記第iの樹脂層に平面配置して仮固定する第1のボンディング手段と、所定の基板と前記第iの基板に配置された前記第i層の複数の電子部品とを対向させた状態で前記所定の基板と前記第iの基板とを相対的に接近させることによって、前記所定の基板と前記第i層の複数の電子部品とを相対的に接近させ、前記所定の基板と前記第i層の複数の電子部品とを接合する第2のボンディング手段と、前記第i層の複数の電子部品が前記所定の基板に対して接合された状態を維持しつつ、前記第i層の複数の電子部品から前記第iの基板を分離する分離手段と、前記所定の基板に対する前記第i層の複数の電子部品の接合に先立って、前記第iの樹脂層に仮固定された前記第i層の複数の電子部品の接合面に設けられる電極材料に対して、纏めて表面活性化処理を施す表面活性化処理手段と、を備え、前記第2のボンディング手段は、その接合面に前記表面活性化処理が施された前記第i層の複数の電子部品であって前記第iの基板に仮固定された前記第i層の複数の電子部品を前記所定の基板に対して接合することを特徴とする。
本発明の第8の側面は、電子部品実装システムであって、仮基板である第iの基板(ただし、iは1以上の整数)上に形成された第iの樹脂層に、第i層の複数の電子部品をその接合面を上側に向けたフェイスアップ状態で載置し、第i層の複数の電子部品を前記第iの樹脂層に平面配置して仮固定する第1のボンディング手段と、所定の基板と前記第iの基板に配置された前記第i層の複数の電子部品とを対向させた状態で前記所定の基板と前記第iの基板とを相対的に接近させることによって、前記所定の基板と前記第i層の複数の電子部品とを相対的に接近させ、前記所定の基板と前記第i層の複数の電子部品とを接合する第2のボンディング手段と、前記第i層の複数の電子部品が前記所定の基板に対して接合された状態を維持しつつ、前記第i層の複数の電子部品から前記第iの基板を分離する分離手段と、前記第iの樹脂層の上に平面配置された前記第i層の複数の電子部品の上部側表面を覆うまで樹脂を供給する樹脂供給手段と、当該樹脂の硬化後に、前記第i層の複数の電子部品の前記上部側表面の樹脂部分であって前記第i層の複数の電子部品の前記上部側表面に突出して設けられた電極部分が平面的に点在する樹脂部分に対して、平坦化研磨処理を施す研磨手段と、を備え、前記第2のボンディング手段は、前記第i層の複数の電子部品に設けられた前記電極部分と前記第(i−1)層の複数の電子部品の対応部分あるいは前記所定の基板の対応部分とを接合することを特徴とする。

Claims (33)

  1. 電子部品実装方法であって、
    a)仮基板である第iの基板(ただし、iは1以上の整数)上に第iの樹脂層を形成するステップと、
    b)第i層の複数の電子部品をその接合面を上側に向けたフェイスアップ状態で前記第iの樹脂層に平面配置して仮固定するステップと、
    c)所定の基板と前記第iの基板に配置された前記第i層の複数の電子部品とを対向させた状態で前記所定の基板と前記第iの基板とを相対的に接近させることによって、前記所定の基板と前記第i層の複数の電子部品とを相対的に接近させ、前記所定の基板と前記第i層の複数の電子部品とを接合するステップと、
    d)前記第i層の複数の電子部品が前記所定の基板に対して接合された状態を維持しつつ、前記第i層の複数の電子部品から前記第iの基板を分離するステップと、
    を備え、
    前記ステップb)は、
    b−1)均一厚さに形成された前記第iの樹脂層にフェイスアップ状態で仮置きされた前記第i層の複数の電子部品の上端位置の高さを揃えるステップ、
    を有し、
    前記ステップb−1)は、
    b−1−1)フェイスアップ状態で前記第iの樹脂層に仮置きされた前記第i層の複数の電子部品の上端側に平面部材を押し当てることによって、その厚さにばらつきを有する前記第i層の複数の電子部品の上端位置の高さを揃えるステップ、
    を有することを特徴とする電子部品実装方法。
  2. 電子部品実装方法であって、
    a)仮基板である第iの基板(ただし、iは1以上の整数)上に第iの樹脂層を形成するステップと、
    b)第i層の複数の電子部品をその接合面を上側に向けたフェイスアップ状態で前記第iの樹脂層に平面配置して仮固定するステップと、
    c)所定の基板と前記第iの基板に配置された前記第i層の複数の電子部品とを対向させた状態で前記所定の基板と前記第iの基板とを相対的に接近させることによって、前記所定の基板と前記第i層の複数の電子部品とを相対的に接近させ、前記所定の基板と前記第i層の複数の電子部品とを接合するステップと、
    d)前記第i層の複数の電子部品が前記所定の基板に対して接合された状態を維持しつつ、前記第i層の複数の電子部品から前記第iの基板を分離するステップと、
    を備え、
    前記ステップb)は、
    b−1)均一厚さに形成された前記第iの樹脂層にフェイスアップ状態で仮置きされた前記第i層の複数の電子部品の上端位置の高さを揃えるステップ、
    を有し、
    前記ステップb−1)は、
    b−1−2)前記第i層の複数の電子部品のうちの一の電子部品に関して、当該一の電子部品を電子部品保持部材を用いてフェイスアップ状態で保持し、前記電子部品保持部材を鉛直方向に移動させて前記電子部品保持部材の鉛直方向における位置を調整することによって、前記一の電子部品の上端位置が鉛直方向において所定の位置に存在する状態で、前記一の電子部品を前記第iの樹脂層に仮固定するステップと、
    b−1−3)前記第i層の複数の電子部品を構成する全ての電子部品のそれぞれに関して、前記ステップb−1−2)を個別に実行することによって、その厚さにばらつきを有する前記第i層の複数の電子部品の上端位置の高さを揃えるステップと、
    を有し、
    前記所定の位置は、前記第i層の複数の電子部品の相互間で共通する位置として定められた位置であることを特徴とする電子部品実装方法。
  3. 請求項2に記載の電子部品実装方法において、
    前記第iの樹脂層は、光硬化性樹脂で形成されており、
    前記ステップb−1−2)において、前記第i層の複数の電子部品を構成する前記各電子部品がその上端位置を鉛直方向における前記所定の位置に合わせた状態で配置されるごとに、前記第iの樹脂層における前記各電子部品の載置領域に光を照射することによって前記第iの樹脂層が硬化され、前記各電子部品が前記第iの樹脂層に仮固定されることを特徴とする電子部品実装方法。
  4. 請求項2に記載の電子部品実装方法において、
    前記ステップb−1−2)において、前記電子部品保持部材のヘッド部が所定温度に加熱され、前記各電子部品の上端位置が鉛直方向において前記所定の位置に配置され、前記各電子部品が前記第iの樹脂層に仮固定されることを特徴とする電子部品実装方法。
  5. 電子部品実装方法であって、
    a)仮基板である第iの基板(ただし、iは1以上の整数)上に第iの樹脂層を形成するステップと、
    b)第i層の複数の電子部品をその接合面を上側に向けたフェイスアップ状態で前記第iの樹脂層に平面配置して仮固定するステップと、
    c)所定の基板と前記第iの基板に配置された前記第i層の複数の電子部品とを対向させた状態で前記所定の基板と前記第iの基板とを相対的に接近させることによって、前記所定の基板と前記第i層の複数の電子部品とを相対的に接近させ、前記所定の基板と前記第i層の複数の電子部品とを接合するステップと、
    d)前記第i層の複数の電子部品が前記所定の基板に対して接合された状態を維持しつつ、前記第i層の複数の電子部品から前記第iの基板を分離するステップと、
    を備え、
    前記ステップc)は、
    前記所定の基板に対する前記第i層の複数の電子部品の接合時における接合面に設けられた電極材料であって前記第iの基板上に仮固定された前記第i層の複数の電子部品の電極材料に対して、纏めて表面活性化処理を施すステップと、
    前記所定の基板と前記第iの基板に仮固定された前記第i層の複数の電子部品とを対向させた状態で前記所定の基板と前記第iの基板とを相対的に接近させることによって、前記所定の基板と前記第i層の複数の電子部品とを相対的に接近させ、前記所定の基板と前記第i層の複数の電子部品とをそれぞれ接合するステップと、
    を有することを特徴とする電子部品実装方法。
  6. 請求項5に記載の電子部品実装方法において、
    前記表面活性化処理は、エネルギー波を照射することにより接合表面を活性化する処理を含むことを特徴とする電子部品実装方法。
  7. 請求項6に記載の電子部品実装方法において、
    前記エネルギー波は、特定物質を電界で加速することによって照射されることを特徴とする電子部品実装方法。
  8. 請求項7に記載の電子部品実装方法において、
    前記特定物質は、不活性ガス物質を含むことを特徴とする電子部品実装方法。
  9. 請求項5〜請求項8のいずれかに記載の電子部品実装方法において、
    前記表面活性化処理は、ビーム照射部を用いてエネルギー波を前記接合面に対してビーム照射することにより接合面を活性化する処理を含むことを特徴とする電子部品実装方法。
  10. 請求項5に記載の電子部品実装方法において、
    前記表面活性化処理は、親水化処理を伴って接合表面を活性化する処理を含むことを特徴とする電子部品実装方法。
  11. 請求項10に記載の電子部品実装方法において、
    前記表面活性化処理は、プラズマ処理を伴って実行されることを特徴とする電子部品実装方法。
  12. 請求項11に記載の電子部品実装方法において、
    前記プラズマ処理は、酸素プラズマ処理および窒素プラズマ処理の少なくとも一方を含むことを特徴とする電子部品実装方法。
  13. 電子部品実装方法であって、
    a)仮基板である第iの基板(ただし、iは1以上の整数)上に第iの樹脂層を形成するステップと、
    b)第i層の複数の電子部品をその接合面を上側に向けたフェイスアップ状態で前記第iの樹脂層に平面配置して仮固定するステップと、
    c)所定の基板と前記第iの基板に配置された前記第i層の複数の電子部品とを対向させた状態で前記所定の基板と前記第iの基板とを相対的に接近させることによって、前記所定の基板と前記第i層の複数の電子部品とを相対的に接近させ、前記所定の基板と前記第i層の複数の電子部品とを接合するステップと、
    d)前記第i層の複数の電子部品が前記所定の基板に対して接合された状態を維持しつつ、前記第i層の複数の電子部品から前記第iの基板を分離するステップと、
    を備え、
    前記ステップb)は、
    b−2)前記第iの樹脂層の上に平面配置された前記第i層の複数の電子部品の上部側表面を覆うまで樹脂を供給し、当該樹脂の硬化後に、前記第i層の複数の電子部品の前記上部側表面の樹脂部分であって前記第i層の複数の電子部品の前記上部側表面に突出して設けられた電極部分が平面的に点在する樹脂部分に対して、平坦化研磨処理を施すステップ、
    を有し、
    前記ステップc)においては、前記第i層の複数の電子部品に設けられた前記電極部分と前記第(i−1)層の複数の電子部品の対応部分あるいは前記所定の基板の対応部分とが接合されることを特徴とする電子部品実装方法。
  14. 請求項13に記載の電子部品実装方法において、
    前記ステップb−2)は、
    b−2−1)その上部側表面に電極部分が突出して設けられた前記第i層の複数の電子部品を前記第iの樹脂層に平面配置するステップと、
    b−2−2)前記第iの樹脂層の上に平面配置された前記第i層の複数の電子部品の上部側表面を覆うまで樹脂を供給するステップと、
    b−2−3)当該樹脂の硬化後に、前記第i層の複数の電子部品の前記上部側表面の樹脂部分に対して、平坦化研磨処理を施すステップと、
    を有することを特徴とする電子部品実装方法。
  15. 請求項13に記載の電子部品実装方法において、
    前記ステップb−2)は、
    b−2−1)前記第i層の複数の電子部品を前記第iの樹脂層に平面配置するステップと、
    b−2−2)前記第iの樹脂層の上に平面配置された前記第i層の複数の電子部品の上部側表面を覆うまで樹脂を供給するステップと、
    b−2−3)前記第i層の複数の電子部品の前記上部側表面の樹脂部分において、電極形成用の孔部を平面内の所定位置に設けるステップと、
    b−2−4)前記孔部に電極材料を供給して、前記第i層の複数の電子部品の前記上部側表面に電極部分を形成するステップと、
    b−2−5)前記第i層の複数の電子部品の前記上部側表面の樹脂部分に対して、平坦化研磨処理を施すステップと、
    を有することを特徴とする電子部品実装方法。
  16. 請求項1〜請求項15のいずれかに記載の電子部品実装方法において、
    e)値iをインクリメントして前記ステップa)と前記ステップb)と前記ステップc)と前記ステップd)とを繰り返し実行し、前記所定の基板上の複数の平面位置において電子部品を複数層に積層するステップ、
    をさらに備えることを特徴とする電子部品実装方法。
  17. 請求項1〜請求項16のいずれかに記載の電子部品実装方法において、
    前記ステップc)は、値i=1のとき、
    前記所定の基板と前記第1の基板に配置された前記第1層の複数の電子部品とを対向させた状態で前記所定の基板と前記第1の基板とを相対的に接近させることによって、前記所定の基板と前記第1層の複数の電子部品とを相対的に接近させ、前記第1層の複数の電子部品を前記所定の基板上の所定の位置にそれぞれ載置し、前記所定の基板と前記第1層の複数の電子部品とを接合するステップ、
    を有し、
    前記ステップd)は、値i=1のとき、
    前記第1層の複数の電子部品が前記所定の基板に接合された状態を維持しつつ、前記第1層の複数の電子部品から前記第1の基板を分離するステップ、
    を有することを特徴とする電子部品実装方法。
  18. 請求項1〜請求項17のいずれかに記載の電子部品実装方法において、
    前記ステップc)は、値iが2以上の整数のとき、
    前記所定の基板に配置された第(i−1)層の複数の電子部品と前記第iの基板に配置された前記第i層の複数の電子部品とを対向させた状態で前記所定の基板と前記第iの基板とを相対的に接近させることによって、前記第(i−1)層の複数の電子部品と前記第i層の複数の電子部品とを相対的に接近させ、前記第(i−1)層の複数の電子部品と前記第i層の複数の電子部品とをそれぞれ接合するステップ、
    を有し、
    前記ステップd)は、値iが2以上の整数のとき、
    前記第i層の複数の電子部品が前記第(i−1)層の複数の電子部品にそれぞれ接合された状態を維持しつつ、前記第i層の複数の電子部品から前記第iの基板を分離するステップ、
    を有することを特徴とする電子部品実装方法。
  19. 請求項1〜請求項18のいずれかに記載の電子部品実装方法において、
    前記ステップd)は、
    d−1)光硬化性樹脂で形成された前記第iの樹脂層に対してレーザアブレーション処理を施すことによって、前記第i層の複数の電子部品から前記第iの基板を分離するステップ、
    を有することを特徴とする電子部品実装方法。
  20. 請求項1〜請求項18のいずれかに記載の電子部品実装方法において、
    前記ステップd)は、
    d−2)熱可塑性樹脂で形成された前記第iの樹脂層を加熱することによって、前記第i層の複数の電子部品から前記第iの基板を分離するステップ、
    を有することを特徴とする電子部品実装方法。
  21. 請求項1〜請求項18のいずれかに記載の電子部品実装方法において、
    前記ステップd)は、
    d−3)熱可塑性樹脂で形成された前記第iの樹脂層に紫外線を照射した後に前記第iの樹脂層を加熱することによって、前記第i層の複数の電子部品から前記第iの基板を分離するステップ、
    を有することを特徴とする電子部品実装方法。
  22. 請求項1〜請求項21のいずれかに記載の電子部品実装方法において、
    前記ステップa)は、
    a−1)スピンコータによって前記第iの基板上に樹脂を塗布するステップ、
    を有することを特徴とする電子部品実装方法。
  23. 請求項1〜請求項21のいずれかに記載の電子部品実装方法において、
    前記ステップa)は、
    a−2)前記第iの基板上に樹脂シートを貼付するステップ、
    を有することを特徴とする電子部品実装方法。
  24. 請求項1〜請求項23のいずれかに記載の電子部品実装方法において、
    前記ステップc)においては、前記所定の基板および前記第iの基板のいずれか一方の上下を反転して、前記所定の基板と前記第iの基板に配置された前記第i層の複数の電子部品とが対向した状態で、前記所定の基板と前記第iの基板とが相対的に接近されることを特徴とする電子部品実装方法。
  25. 請求項1〜請求項4、請求項13〜請求項15のいずれかに記載の電子部品実装方法において、
    前記ステップc)においては、前記所定の基板に対する前記第i層の複数の電子部品の接合がハンダ接合処理を伴って行われるとともに、前記ハンダ接合処理が所定の温度プロファイルで実行されることを特徴とする電子部品実装方法。
  26. 請求項1〜請求項4、請求項13〜請求項15のいずれかに記載の電子部品実装方法において、
    前記ステップc)においては、前記所定の基板に対する前記第i層の複数の電子部品の接合がハンダ接合処理を伴って行われ、当該ハンダ接合処理は、前記第i層の複数の電子部品が収容される処理空間において、所定期間にわたる減圧処理を伴って実行されることを特徴とする電子部品実装方法。
  27. 請求項1〜請求項26のいずれかに記載の電子部品実装方法において、
    前記ステップc)は、
    前記所定の基板と前記第iの基板に配置された前記第i層の複数の電子部品とを対向させ、且つ、前記第i層の複数の電子部品を加熱した状態で、前記所定の基板と前記第iの基板とのアライメント動作を行って前記第i層の複数の電子部品のそれぞれを前記第iの基板平面に平行な方向において位置決めするステップ、
    を有することを特徴とする電子部品実装方法。
  28. 請求項1〜請求項4、請求項13〜請求項15のいずれかに記載の電子部品実装方法において、
    前記ステップc)は、
    前記所定の基板と前記第iの基板に配置された前記第i層の複数の電子部品とを対向させるとともに前記第i層の複数の電子部品を加熱して接合用のハンダバンプを溶融させ、且つ、前記所定の基板と前記第iの基板に配置された前記第i層の複数の電子部品とを接触させた状態で、前記所定の基板と前記第iの基板とのアライメント動作を行って前記第i層の複数の電子部品のそれぞれを前記第iの基板平面に平行な方向において位置決めするステップと、
    を有することを特徴とする電子部品実装方法。
  29. 請求項1〜請求項4、請求項13〜請求項15のいずれかに記載の電子部品実装方法において、
    前記ステップc)は、値iが2以上の整数のとき、
    前記所定の基板に配置された第(i−1)層の複数の電子部品と前記第iの基板に配置された前記第i層の複数の電子部品とを対向させるとともに前記第i層の複数の電子部品を加熱して接合用のハンダバンプを溶融させ、且つ、前記第(i−1)層の複数の電子部品と前記第i層の複数の電子部品とを接触させた状態で、前記所定の基板と前記第iの基板とのアライメント動作を行って前記第i層の複数の電子部品のそれぞれを前記第iの基板平面に平行な方向において位置決めするステップと、
    を有することを特徴とする電子部品実装方法。
  30. 電子部品実装システムであって、
    仮基板である第iの基板(ただし、iは1以上の整数)上に形成された第iの樹脂層に、第i層の複数の電子部品をその接合面を上側に向けたフェイスアップ状態で載置し、第i層の複数の電子部品を前記第iの樹脂層に平面配置して仮固定する第1のボンディング手段と、
    所定の基板と前記第iの基板に配置された前記第i層の複数の電子部品とを対向させた状態で前記所定の基板と前記第iの基板とを相対的に接近させることによって、前記所定の基板と前記第i層の複数の電子部品とを相対的に接近させ、前記所定の基板と前記第i層の複数の電子部品とを接合する第2のボンディング手段と、
    前記第i層の複数の電子部品が前記所定の基板に対して接合された状態を維持しつつ、前記第i層の複数の電子部品から前記第iの基板を分離する分離手段と、
    を備え、
    前記第1のボンディング手段は、
    均一厚さに形成された前記第iの樹脂層にフェイスアップ状態で仮置きされた前記第i層の複数の電子部品の上端位置の高さを揃えるレベリング処理手段、
    を有し、
    前記レベリング処理手段は、前記第iの樹脂層にフェイスアップ状態で仮置きされた前記第i層の複数の電子部品の上端側に平面部材を押し当てることによって、その厚さにばらつきを有する前記第i層の複数の電子部品の上端位置の高さを揃えることを特徴とする電子部品実装システム。
  31. 電子部品実装システムであって、
    仮基板である第iの基板(ただし、iは1以上の整数)上に形成された第iの樹脂層に、第i層の複数の電子部品をその接合面を上側に向けたフェイスアップ状態で載置し、第i層の複数の電子部品を前記第iの樹脂層に平面配置して仮固定する第1のボンディング手段と、
    所定の基板と前記第iの基板に配置された前記第i層の複数の電子部品とを対向させた状態で前記所定の基板と前記第iの基板とを相対的に接近させることによって、前記所定の基板と前記第i層の複数の電子部品とを相対的に接近させ、前記所定の基板と前記第i層の複数の電子部品とを接合する第2のボンディング手段と、
    前記第i層の複数の電子部品が前記所定の基板に対して接合された状態を維持しつつ、前記第i層の複数の電子部品から前記第iの基板を分離する分離手段と、
    を備え、
    前記第1のボンディング手段は、
    均一厚さに形成された前記第iの樹脂層にフェイスアップ状態で仮置きされた前記第i層の複数の電子部品の上端位置の高さを揃えるレベリング処理手段、
    を有し、
    前記レベリング処理手段は、
    前記第i層の複数の電子部品のうちの一の電子部品に関して、当該一の電子部品を電子部品保持部材を用いてフェイスアップ状態で保持し、前記電子部品保持部材を鉛直方向に移動させて前記電子部品保持部材の鉛直方向における位置を調整することによって、前記一の電子部品の上端位置が鉛直方向において所定の位置に存在する状態で、前記一の電子部品を前記第iの樹脂層に仮固定する動作を実行し、
    当該動作を、前記第i層の複数の電子部品を構成する全ての電子部品のそれぞれに関して個別に実行することによって、その厚さにばらつきを有する前記第i層の複数の電子部品の上端位置の高さを揃え、
    前記所定の位置は、前記第i層の複数の電子部品の相互間で共通する位置として定められた位置であることを特徴とする電子部品実装システム。
  32. 電子部品実装システムであって、
    仮基板である第iの基板(ただし、iは1以上の整数)上に形成された第iの樹脂層に、第i層の複数の電子部品をその接合面を上側に向けたフェイスアップ状態で載置し、第i層の複数の電子部品を前記第iの樹脂層に平面配置して仮固定する第1のボンディング手段と、
    所定の基板と前記第iの基板に配置された前記第i層の複数の電子部品とを対向させた状態で前記所定の基板と前記第iの基板とを相対的に接近させることによって、前記所定の基板と前記第i層の複数の電子部品とを相対的に接近させ、前記所定の基板と前記第i層の複数の電子部品とを接合する第2のボンディング手段と、
    前記第i層の複数の電子部品が前記所定の基板に対して接合された状態を維持しつつ、前記第i層の複数の電子部品から前記第iの基板を分離する分離手段と、
    前記所定の基板に対する前記第i層の複数の電子部品の接合に先立って、前記第iの樹脂層に仮固定された前記第i層の複数の電子部品の接合面に設けられる電極材料に対して、纏めて表面活性化処理を施す表面活性化処理手段と、
    を備え、
    前記第2のボンディング手段は、その接合面に前記表面活性化処理が施された前記第i層の複数の電子部品であって前記第iの基板に仮固定された前記第i層の複数の電子部品を前記所定の基板に対して接合することを特徴とする電子部品実装システム。
  33. 電子部品実装システムであって、
    仮基板である第iの基板(ただし、iは1以上の整数)上に形成された第iの樹脂層に、第i層の複数の電子部品をその接合面を上側に向けたフェイスアップ状態で載置し、第i層の複数の電子部品を前記第iの樹脂層に平面配置して仮固定する第1のボンディング手段と、
    所定の基板と前記第iの基板に配置された前記第i層の複数の電子部品とを対向させた状態で前記所定の基板と前記第iの基板とを相対的に接近させることによって、前記所定の基板と前記第i層の複数の電子部品とを相対的に接近させ、前記所定の基板と前記第i層の複数の電子部品とを接合する第2のボンディング手段と、
    前記第i層の複数の電子部品が前記所定の基板に対して接合された状態を維持しつつ、前記第i層の複数の電子部品から前記第iの基板を分離する分離手段と、
    前記第iの樹脂層の上に平面配置された前記第i層の複数の電子部品の上部側表面を覆うまで樹脂を供給する樹脂供給手段と、
    当該樹脂の硬化後に、前記第i層の複数の電子部品の前記上部側表面の樹脂部分であって前記第i層の複数の電子部品の前記上部側表面に突出して設けられた電極部分が平面的に点在する樹脂部分に対して、平坦化研磨処理を施す研磨手段と、
    を備え、
    前記第2のボンディング手段は、前記第i層の複数の電子部品に設けられた前記電極部分と前記第(i−1)層の複数の電子部品の対応部分あるいは前記所定の基板の対応部分とを接合することを特徴とする電子部品実装システム。
JP2017050510A 2011-03-30 2017-03-15 電子部品実装方法および電子部品実装システム Active JP6383449B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011076616 2011-03-30
JP2011076616 2011-03-30
JP2011159429 2011-07-20
JP2011159429 2011-07-20

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2013507779A Division JP6149277B2 (ja) 2011-03-30 2012-03-30 電子部品実装方法、電子部品実装システムおよび基板

Publications (3)

Publication Number Publication Date
JP2017135397A JP2017135397A (ja) 2017-08-03
JP2017135397A5 true JP2017135397A5 (ja) 2017-11-02
JP6383449B2 JP6383449B2 (ja) 2018-08-29

Family

ID=46931457

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2013507779A Active JP6149277B2 (ja) 2011-03-30 2012-03-30 電子部品実装方法、電子部品実装システムおよび基板
JP2017050510A Active JP6383449B2 (ja) 2011-03-30 2017-03-15 電子部品実装方法および電子部品実装システム

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2013507779A Active JP6149277B2 (ja) 2011-03-30 2012-03-30 電子部品実装方法、電子部品実装システムおよび基板

Country Status (2)

Country Link
JP (2) JP6149277B2 (ja)
WO (1) WO2012133760A1 (ja)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013243333A (ja) * 2012-04-24 2013-12-05 Tadatomo Suga チップオンウエハ接合方法及び接合装置並びにチップとウエハとを含む構造体
US9543197B2 (en) * 2012-12-19 2017-01-10 Intel Corporation Package with dielectric or anisotropic conductive (ACF) buildup layer
JP2015005637A (ja) * 2013-06-21 2015-01-08 ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. 半導体装置
US9640510B2 (en) * 2013-07-05 2017-05-02 Ev Group E. Thallner Gmbh Method for bonding metallic contact areas with solution of a sacrificial layer applied on one of the contact areas
US10308758B2 (en) 2013-09-27 2019-06-04 Daicel Corporation Filling material for three-dimensional mounting of semiconductor element
EP2889900B1 (en) * 2013-12-19 2019-11-06 IMEC vzw Method for aligning micro-electronic components using an alignment liquid and electrostatic alignment as well as corresponding assembly of aligned micro-electronic components
JP6341554B2 (ja) * 2013-12-19 2018-06-13 国立大学法人東京工業大学 半導体装置の製造方法
FR3016474A1 (fr) * 2014-01-14 2015-07-17 Commissariat Energie Atomique Procede de placement et de collage de puces sur un substrat recepteur
JP6367084B2 (ja) 2014-10-30 2018-08-01 株式会社東芝 半導体チップの接合方法及び半導体チップの接合装置
TWI756181B (zh) * 2015-08-28 2022-03-01 日商昭和電工材料股份有限公司 緩衝片用組成物及緩衝片
CN105470173B (zh) * 2015-12-15 2018-08-14 上海微电子装备(集团)股份有限公司 一种芯片接合系统及方法
JP6478939B2 (ja) * 2016-03-31 2019-03-06 東レエンジニアリング株式会社 実装装置および実装方法
JP2018098441A (ja) * 2016-12-16 2018-06-21 株式会社ディスコ ダイボンダー
JP6849468B2 (ja) * 2017-02-13 2021-03-24 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
FR3063832B1 (fr) * 2017-03-08 2019-03-22 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede d'auto-assemblage de composants microelectroniques
JP6598811B2 (ja) * 2017-03-23 2019-10-30 Towa株式会社 半導体パッケージ配置装置、製造装置、半導体パッケージの配置方法および電子部品の製造方法
JP6640142B2 (ja) * 2017-03-31 2020-02-05 Towa株式会社 切断装置、半導体パッケージの貼付方法及び電子部品の製造方法
US10269756B2 (en) * 2017-04-21 2019-04-23 Invensas Bonding Technologies, Inc. Die processing
JP6511584B2 (ja) * 2017-05-19 2019-05-15 新電元工業株式会社 チップモジュールの製造方法
EP3668677B1 (en) * 2017-09-13 2022-07-20 Genuine Solutions Pte. Ltd. Cutting method for polymer resin mold compound based substrates and system thereof
US10186549B1 (en) * 2017-09-20 2019-01-22 Asm Technology Singapore Pte Ltd Gang bonding process for assembling a matrix of light-emitting elements
TWI788430B (zh) * 2017-10-30 2023-01-01 日商索尼半導體解決方案公司 背面照射型之固體攝像裝置、背面照射型之固體攝像裝置之製造方法、攝像裝置及電子機器
EP3706171A4 (en) * 2017-11-01 2021-04-21 Sony Semiconductor Solutions Corporation IMAGING ELEMENT, IMAGING DEVICE, ELECTRONIC APPARATUS, AND IMAGING ELEMENT MANUFACTURING METHOD
JP6916104B2 (ja) * 2017-12-22 2021-08-11 東レエンジニアリング株式会社 実装方法および実装装置
JP6990577B2 (ja) * 2017-12-22 2022-01-12 東レエンジニアリング株式会社 実装方法および実装装置
US10727219B2 (en) 2018-02-15 2020-07-28 Invensas Bonding Technologies, Inc. Techniques for processing devices
US11749645B2 (en) 2018-06-13 2023-09-05 Adeia Semiconductor Bonding Technologies Inc. TSV as pad
US11393779B2 (en) 2018-06-13 2022-07-19 Invensas Bonding Technologies, Inc. Large metal pads over TSV
JP6906586B2 (ja) * 2018-06-21 2021-07-21 株式会社東芝 半導体チップの接合方法及び半導体チップの接合装置
JP2021535613A (ja) * 2018-09-04 2021-12-16 中芯集成電路(寧波)有限公司 ウェハレベルパッケージ方法及びパッケージ構造
CN110970322B (zh) * 2018-09-30 2024-07-09 上海微电子装备(集团)股份有限公司 一种芯片贴片设备及芯片贴片方法
TWI711088B (zh) * 2019-01-31 2020-11-21 惠特科技股份有限公司 半導體元件貼合設備
TWI734956B (zh) * 2019-01-31 2021-08-01 惠特科技股份有限公司 半導體元件雷射焊接裝置及方法
JP7243330B2 (ja) * 2019-03-15 2023-03-22 市光工業株式会社 発光素子及び車両用灯具、並びに発光素子の製造方法
KR102263508B1 (ko) * 2019-07-12 2021-06-10 한양대학교 에리카산학협력단 선택적 증착법을 이용한 적층가능한 기판의 결합방법
US11742314B2 (en) 2020-03-31 2023-08-29 Adeia Semiconductor Bonding Technologies Inc. Reliable hybrid bonded apparatus
KR102590191B1 (ko) * 2020-06-30 2023-10-16 시바우라 메카트로닉스 가부시끼가이샤 실장 장치 및 실장 방법
US11972968B2 (en) * 2020-07-02 2024-04-30 Sharpack Technology Pte. Ltd. Fluxless gang die bonding arrangement
JP7133254B2 (ja) * 2020-08-20 2022-09-08 株式会社新川 配置装置及び配置方法
CN116438274A (zh) * 2020-11-13 2023-07-14 积水化学工业株式会社 电子部件的制造方法、显示装置的制造方法及支撑带
JPWO2022163425A1 (ja) * 2021-01-29 2022-08-04
KR102504810B1 (ko) * 2021-04-13 2023-02-28 주식회사 지티아이코리아 반도체 제조 장치 및 이를 이용한 다이 정렬 방법
KR102527289B1 (ko) * 2021-06-24 2023-05-02 정라파엘 기판 본딩 방법

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6219856A (ja) * 1985-07-18 1987-01-28 Rohm Co Ltd パタ−ン被形成基板の位置合わせ方法
JP2786700B2 (ja) * 1989-11-29 1998-08-13 株式会社日立製作所 半導体集積回路装置の製造方法および製造装置
JPH07142545A (ja) * 1993-11-22 1995-06-02 Matsushita Electric Ind Co Ltd フリップチップ部品の実装装置
JPH09300093A (ja) * 1996-05-16 1997-11-25 Oki Electric Ind Co Ltd 半田接合方法及び装置
JPH10187979A (ja) * 1996-12-27 1998-07-21 Canon Inc 複数部材の位置合わせ方法および装置
US6237218B1 (en) * 1997-01-29 2001-05-29 Kabushiki Kaisha Toshiba Method and apparatus for manufacturing multilayered wiring board and multi-layered wiring board
JP3705892B2 (ja) * 1997-04-08 2005-10-12 松下電器産業株式会社 バンプ高さ矯正方法
JPH11170374A (ja) * 1997-10-09 1999-06-29 Hitachi Koki Co Ltd 合成樹脂成形部材の接着方法
JP3526731B2 (ja) * 1997-10-08 2004-05-17 沖電気工業株式会社 半導体装置およびその製造方法
JP3326382B2 (ja) * 1998-03-26 2002-09-24 松下電器産業株式会社 半導体装置の製造方法
JP2002299546A (ja) * 2001-04-04 2002-10-11 Sony Corp チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法
JP2003204031A (ja) * 2002-01-09 2003-07-18 Sony Corp 電子部品及び電子部品の製造方法
JP2003209140A (ja) * 2002-01-16 2003-07-25 Sony Corp 部品の転写方法及びその実装方法、転写用基板並びに実装構造
JP4048783B2 (ja) * 2002-01-18 2008-02-20 ソニー株式会社 電子装置の製造方法
JP2004111675A (ja) * 2002-09-19 2004-04-08 Sony Corp 実装方法
JP3751972B2 (ja) * 2003-12-02 2006-03-08 有限会社ボンドテック 接合方法及びこの方法により作成されるデバイス並びに表面活性化装置及びこの装置を備えた接合装置
JP2005294824A (ja) * 2004-03-12 2005-10-20 Bondotekku:Kk 真空中での超音波接合方法及び装置
JP5007127B2 (ja) * 2004-12-28 2012-08-22 光正 小柳 自己組織化機能を用いた集積回路装置の製造方法及び製造装置
JP2006245190A (ja) * 2005-03-02 2006-09-14 Matsushita Electric Ind Co Ltd 半田バンプの形成方法
JP4745073B2 (ja) * 2006-02-03 2011-08-10 シチズン電子株式会社 表面実装型発光素子の製造方法
JP4400623B2 (ja) * 2007-01-24 2010-01-20 エプソンイメージングデバイス株式会社 実装構造体、電気光学装置及び電子機器
JP4859705B2 (ja) * 2007-02-28 2012-01-25 東レエンジニアリング株式会社 実装方法
JP4699494B2 (ja) * 2008-04-24 2011-06-08 シャープ株式会社 Icチップ実装パッケージ、及びこれを備えた画像表示装置
JP2010219101A (ja) * 2009-03-13 2010-09-30 Casio Computer Co Ltd 電子部品実装構造、ヘッド、マウンタ及び電子部品実装構造の製造方法

Similar Documents

Publication Publication Date Title
JP2017135397A5 (ja)
JP6383449B2 (ja) 電子部品実装方法および電子部品実装システム
US10483228B2 (en) Apparatus for bonding semiconductor chip and method for bonding semiconductor chip
JP6349539B2 (ja) 半導体装置の製造方法および実装装置
TW201407696A (zh) 安裝方法
WO2016158935A1 (ja) 半導体装置の製造方法、半導体実装装置および半導体装置の製造方法で製造されたメモリデバイス
JP6802583B2 (ja) 実装装置および半導体装置の製造方法
JP7208847B2 (ja) チップ転写板ならびに半導体チップ積層方法および半導体装置の製造方法
TW201836081A (zh) 半導體晶片的安裝裝置及安裝方法
JP2013004609A5 (ja)
KR102221588B1 (ko) 반도체 칩 본딩 장치 및 반도체 칩 본딩 방법
WO2007099759A1 (ja) 部品接合方法、部品積層方法および部品接合構造体
KR20120037500A (ko) 기판의 접합 장치, 기판의 접합 방법 및 기판 접합 헤드
JP2018010977A (ja) 半導体装置の製造方法および製造装置
JP6412376B2 (ja) チップと基板との接合方法、チップと基板との仮接合装置、チップ実装システム
TW201407693A (zh) 安裝方法
JP6863767B2 (ja) 実装装置および実装方法
JP6789791B2 (ja) 半導体装置の製造装置および製造方法
TW201320281A (zh) 記憶裝置、半導體裝置及半導體裝置之製造方法
JP7396830B2 (ja) 加圧加熱装置
JP6915191B1 (ja) ワーク分離装置及びワーク分離方法
JP2011187699A (ja) 半導体装置およびその製造方法
JP7398612B2 (ja) 半導体デバイス製造システムおよび半導体デバイス製造方法
JP2010192489A (ja) 電子部品実装構造体の製造方法及び電子部品実装構造体
JP2021114523A (ja) 半導体部品の製造方法及び複合ウェハ