JP2017085112A - スプリットゲート電界効果トランジスタ - Google Patents

スプリットゲート電界効果トランジスタ Download PDF

Info

Publication number
JP2017085112A
JP2017085112A JP2016225025A JP2016225025A JP2017085112A JP 2017085112 A JP2017085112 A JP 2017085112A JP 2016225025 A JP2016225025 A JP 2016225025A JP 2016225025 A JP2016225025 A JP 2016225025A JP 2017085112 A JP2017085112 A JP 2017085112A
Authority
JP
Japan
Prior art keywords
poly layer
trench
gate
electrode
poly
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016225025A
Other languages
English (en)
Inventor
テリル カイル
Terrill Kyle
テリル カイル
ヤング ガオ
Yang Gao
ヤング ガオ
パーク チャンホ
Chanho Park
パーク チャンホ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vishay Siliconix Inc
Original Assignee
Vishay Siliconix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vishay Siliconix Inc filed Critical Vishay Siliconix Inc
Publication of JP2017085112A publication Critical patent/JP2017085112A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】より高密度のピッチおよびトレンチ構造に起因して、ゲートドレイン重複キャパシタンスおよびゲートドレイン電荷が増加する。スプリットゲート構造は製造するのがより困難である。【解決手段】スプリットゲート電界効果トランジスタ装置は、トレンチと、ゲート電極と、ソース電極とを有するスプリットゲート構造を含む。第１のポリ層は、トレンチ内に配置され、ゲート電極に接続される。第２のポリ層はソース電極へと接続され、第１のポリ層および前記第２のポリ層は独立している。【選択図】図１

Description

本出願は、米国仮特許出願第６１２５３４５５号（出願日：２００９年１０月２０日、弁護士ドケット番号第ＶＩＳＨ−８７９２．ＰＲＯの「ＳＴＲＵＣＴＵＲＥＳ ＯＦ ＡＮＤ ＭＥＴＨＯＤＳ ＯＦ ＦＡＢＲＩＣＡＴＩＮＧ ＳＰＬＩＴ ＧＡＴＥ ＭＩＳ ＤＥＶＩＣＥＳ」（Ｔｅｒｒｉｌｌら）の利益を主張する。本明細書中、同文献全体を援用する。
本文書は、トレンチＭＯＳトランジスタに関する。
パワーＭＯＳＦＥＴ（金属−酸化物−半導体電界効果トランジスタ）は、アナログ回路およびデジタル回路の用途双方においてエネルギー節約スイッチとして提供されている、最も有用な電界効果トランジスタの１つである。
一般的に、トレンチベースのパワーＭＯＳＦＥＴは、平面構造ではなく垂直構造を用いて構築される。前記垂直構造により、トランジスタが高阻止電圧および高電流に耐えることが可能になる。
従来のトレンチＭＯＳトランジスタは、平面ＭＯＳトランジスタよりもずっとセル密度が高い。しかし、このようなより高密度のピッチおよびトレンチ構造に起因して、ゲートドレイン重複キャパシタンスおよびゲートドレイン電荷が増加する。高密度においては、これらの構造の抵抗が、所与の降伏電圧におけるエピタキシャル抵抗によって主に限定される。いわゆるスプリットゲート構造が、従来のトレンチ構造性能のいくつかの欠陥を解消するものとして提案された。この構造において、ソースに接続された遮蔽ポリ(shielded poly)が、トレンチ内部のゲートポリ(gate poly)の下側に配置される。
スプリットゲート構造は、より良好なスイッチング特性、降伏電圧特性、およびより低いオン抵抗特性を有することが知られている。しかし、スプリットゲート構造は複雑であるため、スプリットゲート構造は製造するのがより困難である。また、高密度においては、スペースセービングセルフアラインコンタクト技術を利用可能とするために、上部分離酸化物(top isolation oxide)の下側にスプリットゲート構造を埋め込む必要もある。これらの条件下においては、分離酸化物、ゲートポリ、インターポリ酸化膜および遮蔽ポリをトレンチ内に形成することは、極めて困難である。
 要旨
実施形態は、スプリットゲートＭＩＳ装置の作製のための構造及び方法を含む。
本文書の実施形態によって実行される高密度パワー電界効果トランジスタは、ゲート酸化物分散に起因するチャネル移動度の問題を回避する。チャネル移動度の問題は、高電流において測定されたより低い順電圧（Ｖｆ）に繋がり、より高速のスイッチングのためのより短いチャネル長に繋がる。本発明は、同期整流器トランジスタとしてＤＣ−ＤＣ変換に適用することが可能である。
一実施形態において、本文書は、スプリットゲート電界効果トランジスタ装置として実行される。前記装置は、トレンチ、ゲート電極およびソース電極を有するスプリットゲート構造と、前記トレンチ内に配置されかつ前記ソース電極に接続された第１のポリ層(first poly layer)とを含む。第２のポリ層(second poly layer)は、前記トレンチ内に配置されかつ前記ゲート電極へと接続される。前記第１のポリ層および前記第２のポリ層は、独立している。
一実施形態において、前記装置は、前記第２のポリ層を前記ゲート電極へと接続させるゲートコンタクトと、前記第１のポリ層を前記ソース電極へと接続させるソースコンタクトとをさらに含む。双方のコンタクトは、前記トレンチ領域内に作製される。
一実施形態において、前記装置は、活性領域本体およびソースコンタクトをさらに含む。前記活性領域本体および前記ソースコンタクトは、同一の平面上に配置される。
一実施形態において、前記同一の平面は、ＣＭＰ互換性プロセスを介して確立される。
一実施形態において、レイアウト方法を用いて、ＣＭＰ互換性プロセスにより、活性領域ソースコンタクトと同一平面上において、前記第１のポリ層を前記ソース電極へと接続し、前記第２のポリ層を前記ゲート電極へと接続することを可能とする。
一実施形態において、本文書は、ＣＭＰ互換性スプリットゲート電界効果トランジスタ装置として実行される。前記装置は、トレンチと、ゲート電極と、ソース電極とを有するスプリットゲート構造を含む。前記装置は、前記トレンチ内に配置されかつ前記ソース電極へと接続された第１のポリ層と、前記トレンチ内に配置されかつ前記ゲート電極へと接続された第２のポリ層とをさらに含む。前記第１のポリ層および前記第２のポリ層は、独立している。前記装置は、前記スプリットゲート構造上に配置された金属層をさらに含む。
一実施形態において、前記装置は、前記第２のポリ層を前記ゲート電極へと接続させるゲートコンタクトと、前記第１のポリ層を前記ソース電極へと接続させるソースコンタクトとをさらに含む。双方のコンタクトは、前記トレンチ領域内に作製される。
一実施形態において、前記装置は、活性領域本体と、ソースコンタクトとをさらに含む。前記活性領域本体および前記ソースコンタクトは、同一の平面に配置される。
一実施形態において、前記同一の平面は、ＣＭＰ互換性プロセスを介して確立される。
一実施形態において、レイアウト方法を用いて、ＣＭＰ互換性プロセスにより、活性領域ソースコンタクトと同一平面上において、前記第１のポリ層を前記ソース電極へと接続し、前記第２のポリ層を前記ゲート電極へと接続することを可能とする。
一実施形態において、本文書は、平面スプリットゲート電界効果トランジスタ装置として実行される。
前記装置は、トレンチと、ゲート電極と、ソース電極とを有するスプリットゲート構造を含む。前記装置は、前記トレンチ内に配置されかつ前記ソース電極へと接続された第１のポリ層と、前記トレンチ内に配置されかつ前記ゲート電極へと接続された第２のポリ層とをさらに含む。前記第１のポリ層および前記第２のポリ層は、独立している。前記装置は、前記スプリットゲート構造上に配置された金属層をさらに含む。前記第１のポリ層および前記第２のポリ層は、同一平面上にある。
一実施形態において、前記装置は、前記第２のポリ層を前記ゲート電極へと接続させるゲートコンタクトと、前記第１のポリ層を前記ソース電極へと接続させるソースコンタクトとをさらに含む。双方のコンタクトは、前記トレンチ領域内に作製される。
一実施形態において、前記装置は、活性領域本体およびソースコンタクトをさらに含む。前記活性領域本体および前記ソースコンタクトは、同一の平面に配置される。
一実施形態において、前記同一の平面は、ＣＭＰ互換性プロセスを介して確立される。
一実施形態において、レイアウト方法を用いて、ＣＭＰ互換性プロセスにより、活性領域ソースコンタクトと前記同一の平面内において、前記第１のポリ層を前記ソース電極へと接続し、前記第２のポリ層を前記ゲート電極へと接続する。
上記は要旨であるため、必然的に、詳細の簡略化、一般化および省略を含む。よって、当業者であれば、上記要旨はひとえに例示的なものであり、いかなる意味においても制限的なものではないことを理解する。以下に詳述される非制限的な記載において、特許請求の範囲のみによって規定される本発明の他の観点、発明の特徴および利点が明らかとなる。
添付の図面は、本明細書において援用されかつ本明細書の一部を形成するものであり、本発明の実施形態を例示し、以下の記載と共に本発明の原理を説明する役割を持つ。
は、本発明の一実施形態によるスプリットゲート構造の上面図である。
は、本発明の一実施形態による、図１の線Ａ−Ａ’における第１の断面図である。
は、本発明の一実施形態による、図１の線Ｂ−Ｂ’における第２の断面図である。
は、本発明の一実施形態による、図１の線Ｃ−Ｃ’における第３の断面図である。
は、本発明の一実施形態による、ＣＭＰによる表面平坦化を用いてスプリットゲート構造を実行する、第１の例示的な順次プロセス工程を示す。
は、本発明の一実施形態による、ＣＭＰによる表面平坦化を用いてスプリットゲート構造を実行する、第２の例示的な順次プロセス工程を示す。
は、本発明の一実施形態による、ＣＭＰによる表面平坦化を用いてスプリットゲート構造を実行する、第３の例示的な順次プロセス工程を示す。この図は、第１のポリＣＭＰ後のプロセスプロファイルを示す。
は、本発明の一実施形態による、ＣＭＰによる表面平坦化を用いてスプリットゲート構造を実行する、第４の例示的な順次プロセス工程を示す。
は、本発明の一実施形態による、ＣＭＰによる表面平坦化を用いてスプリットゲート構造を実行する、第５の例示的な順次プロセス工程を示す。
は、本発明の一実施形態による、ＣＭＰによる表面平坦化を用いてスプリットゲート構造を実行する、第６の例示的な順次プロセス工程を示す。この図は、第２のポリＣＭＰ後のプロセスプロファイルを示す。
は、本発明の一実施形態による、ＣＭＰによる表面平坦化を用いてスプリットゲート構造を実行する、第７の例示的な順次プロセス工程を示す。
は、本発明の一実施形態による、ＣＭＰによる表面平坦化を用いてスプリットゲート構造を実行する、第８の例示的な順次プロセス工程を示す。この図は、分離酸化物(isolation oxide)ＣＭＰ後のプロセスプロファイルを示す。
は、本発明の一実施形態による、ＣＭＰによる表面平坦化を用いてスプリットゲート構造を実行する、第９の例示的な順次プロセス工程を示す。
は、本発明の一実施形態による、ＣＭＰによる表面平坦化を用いてスプリットゲート構造を実行する、第１０の例示的な順次プロセス工程を示す。
実施形態の詳細な説明
以下、本発明の好適な実施形態について詳細に説明する。添付図面中、本発明の好適な実施形態の例を示す。本発明について、好適な実施形態と関連して説明するが、本発明をこれらの実施形態に制限することを意図していないことが理解されるべきである。すなわち、本発明は、添付の特許請求の範囲によって規定されるような本発明の意図および範囲内に含まれ得るような代替例、改変例および均等物を網羅することを意図する。さらに、以下の本発明の実施形態の詳細な説明において、本発明の深い理解のために、多数の特定の詳細について説明する。しかし、当業者であれば、これらの特定の詳細無しに本発明が実行可能であることを認識する。他の場合において、本発明の実施形態の観点を不必要に不明瞭にしないために、周知の方法、手順、構成要素および回路についての詳述を控える。
本発明の実施形態は、従来の平面ＭＯＳトランジスタよりもセル密度がずっと高いトレンチＭＯＳトランジスタと共に機能する。本発明の実施形態において、従来のトレンチ構造性能の特定の欠陥を解消するスプリットゲート構造が用いられる。本発明の実施形態において、遮蔽ポリ(shielded poly)を有するスプリットゲート構造が用いられる。前記遮蔽ポリは、前記ソースへと接続される。この遮蔽ポリは、前記トレンチ内の前記ゲートポリの下側に配置される。この特長により、より良好なスイッチング特性、降伏電圧特性、およびより低いオン抵抗特性を提供する。
本発明の実施形態において、複雑なスプリットゲート構造の作成を容易化する化学機械研磨（ＣＭＰ）が有利に用いられる。前記スプリットゲート構造を上部分離酸化物の下側に埋設して、スペースセービングセルフアラインコンタクト技術を利用可能とする。化学機械研磨を利用することにより、トレンチ内部における分離酸化物、ゲートポリおよび遮蔽ポリの形成が容易化される。
図１は、本発明の一実施形態によるスプリットゲート構造の上面図１００である。図１に示すように、図１００は、活性領域ソースコンタクト１０４と、ソース電極へ接続されたポリ１コンタクト１０３と、ゲート電極へ接続されたポリ２コンタクト１０２とを同一の平面において示す。符号１０１は、上面図１００において遮られた領域の性質を示す。
図１の実施形態は、スプリットゲートパワーＭＯＳＦＥＴ作製のために適合された、酸化物ＣＭＰ、ポリＣＭＰ互換性プロセスおよびレイアウトのチップ設計を含む。図１の実施形態において、ゲートポリおよびソースポリは、どちらも、トレンチの内側において拾い上げられる(picked up)。一実施形態において、装置セルコンタクトはセルフアラインコンタクト方法により実現される。内在するＣＭＰ適合性により、このプロセスは極めて拡張可能なものである。
上述したように、本発明の実施形態においては、化学機械研磨を用いて、スプリットゲート構造の作製を容易化する。ＣＭＰの利用により、トレンチ内の各膜の平坦化が可能となる。この観点により、より良好な構造制御および向上したプロセスマージンが可能となる。ＣＭＰの利用を可能とするために、平面構造の生成に合わせてプロセスおよび装置レイアウト双方を最適化する必要がある。このような平面構造の別の利点として、フォトリソグラフィー焦点深さの向上がある。上述した本発明の実施形態の特徴により、プロセスの特徴をより小さな寸法に調整する能力を向上することが可能となる。
図２Ａ〜図２Ｃは、図１の切断線Ａ−Ａ’、Ｂ−Ｂ’およびＣ−Ｃ’の断面図を示す。すなわち、図２Ａは、切断線Ａ−Ａ’における断面図２０１を示す。図２Ｂは、切断線Ｂ−Ｂ’における断面図２０２を示す。図２Ｃは、切断線Ｃ−Ｃ’における断面図２０３を示す。
図２Ａ〜図２Ｃに示すように、図２０１〜２０３は、図１に示す作製されたトレンチゲートＭＩＳ装置の構造を示す。上述するように、前記作製されたトレンチゲートＭＩＳ装置において用いられるスプリットゲート構造においては、２つの独立しているポリ層がトレンチ内に設けられ、前記トレンチは、ゲート電極およびソース電極へとそれぞれ接続される。
本発明の実施形態によれば、作製されたトレンチゲートＭＩＳ装置は、スプリットゲート構造を提供する。前記スプリットゲート構造は、ＣＭＰ互換性プロセスを通じて、第２のポリ層へ接続するゲートコンタクトと、第１のポリ層へ接続するソースコンタクトと、活性領域本体およびソースコンタクトとを同一の平面において有する。
図示の図１の方法に加えて、その他のゲートポリ２コンタクトおよび活性領域ソースコンタクトと同一平面において、ポリ１層をソース電極へと有効に接続するための複数の異なるレイアウト方法が存在する点に留意されたい。そして、それらも本発明の実施形態の範囲内のものである。
図３Ａ〜図３Ｅは、表面平坦化を用いてＣＭＰによってスプリットゲート構造を実行する例示的な順次プロセス工程を示す。詳細には、図３Ｃは、ポリ１の適用およびＣＭＰによる平坦化の後の垂直構造を示す。
図４Ａ〜図４Ｅは、さらなる例示的な表面平坦化を用いたＣＭＰによるスプリットゲート構造を実行するための順次プロセス工程を示す。詳細には、図４Ａは、ポリ２の適用およびＣＭＰを介した平坦化の後の垂直構造を示す。さらに、図４Ｃは、酸化物の適用およびＣＭＰを介した平坦化の後の垂直構造を示す。このように、本発明の実施形態において実行されるチップ設計は、酸化物ＣＭＰとポリＣＭＰ互換性プロセスと、スプリットゲートパワーＭＯＳＦＥＴの作製のために適合されたレイアウトとを用いている。
上記の本発明の特定の実施形態の説明は、例示および説明目的のために示したものであり、網羅的なものではなく、また本発明を開示の形態そのものに限定するものでもない。上記の教示を鑑みれば、多くの改変例および変更例があきらかに可能である。上記の実施形態は、本発明の原理およびその実際的用途を最良に説明するために選択および記載されたものであり、これにより、当業者が本発明および多様な実施形態を最良に用いて、企図される特定の用途に合わせて多様な改変を行うことができる。本発明の範囲は、添付される特許請求の範囲およびその均等物によって定義されることが意図される。
コンセプト
本文書は、少なくとも以下のコンセプトを開示する。
コンセプト１．トレンチと、ゲート電極と、ソース電極とを有するスプリットゲート構造と、
前記ソース電極に接続されかつ前記トレンチ内に配置された第１のポリ層と、
前記ゲート電極に接続された第２のポリ層とを含み、
前記第１のポリ層および前記第２のポリ層は独立している、
スプリットゲート電界効果トランジスタ装置。

コンセプト２． 前記第２のポリ層に接続するゲートコンタクトと、
前記第１のポリ層に接続するソースコンタクトと、
をさらに含む、コンセプト１の装置。

コンセプト３． 活性領域本体と、
ソースコンタクトとをさらに含み、
前記活性領域本体および前記ソースコンタクトは前記トレンチの外部に配置される、
コンセプト２の装置。

コンセプト４．前記同一の平面は、ＣＭＰ互換性プロセスを介して確立される、コンセプト３の装置。

コンセプト５．レイアウト方法を用いて、ＣＭＰ互換性プロセスにより、前記トレンチ内で、前記第１のポリ層を前記ソース電極に接続し、前記第２のポリ層を前記ゲート電極に接続することを可能とする、コンセプト３の装置。

コンセプト６．トレンチと、ゲート電極と、ソース電極とを有するスプリットゲート構造と、
前記ソース電極に接続されかつ前記トレンチ内に配置された第１のポリ層と、
前記ゲート電極に接続されかつ前記トレンチ内に配置された第２のポリ層であって、前記第１のポリ層および前記第２のポリ層は独立している、第２のポリ層と、
前記スプリットゲート構造上に配置された金属層と、
を含む、ＣＭＰ互換性スプリットゲート電界効果トランジスタ装置。

コンセプト７． 前記第２のポリ層を前記ゲート電極に接続するゲートコンタクトと、
前記第１のポリ層を前記ソース電極に接続するソースコンタクトと、
をさらに含む、コンセプト６の装置。

コンセプト８． 活性領域本体と、
ソースコンタクトとをさらに含み、
前記活性領域本体および前記ソースコンタクトは前記トレンチの外部に配置される、コンセプト７の装置。

コンセプト９．前記同一の平面は、ＣＭＰ互換性プロセスを介して確立される、コンセプト８の装置。

コンセプト１０．レイアウト方法を用いて、ＣＭＰ互換性プロセスにより、前記トレンチ内で、前記第１のポリ層を前記ソース電極に接続し、前記第２のポリ層を前記ゲート電極に接続することを可能とする、コンセプト９の装置。

コンセプト１１．トレンチと、ゲート電極と、ソース電極とを有するスプリットゲート構造と、
前記トレンチ内に配置されかつ前記ソース電極に接続された第１のポリ層と、
前記トレンチ内に配置されかつ前記ゲート電極に接続された第２のポリ層とを含み、
前記第１のポリ層および前記第２のポリ層は独立しており、
前記第１のポリ層および前記第２のポリ層は、いずれも実質的にその全体が前記トレンチ内に配置される、
平面スプリットゲート電界効果トランジスタ装置。

コンセプト１２． 前記第２のポリ層を前記ゲート電極に接続するゲートコンタクトと、
前記第１のポリ層を前記ソース電極に接続するソースコンタクトと、
をさらに含む、コンセプト１１の装置。

コンセプト１３． 活性領域本体と、
ソースコンタクトとをさらに含み、
前記活性領域本体および前記ソースコンタクトは同一の平面に配置される、コンセプト１２の装置。

コンセプト１４．前記同一の平面は、ＣＭＰ互換性プロセスを介して確立される、コンセプト１３の装置。

コンセプト１５．レイアウト方法を用いて、ＣＭＰ互換性プロセスにより、前記トレンチ内で、前記第１のポリ層を前記ソース電極に接続し、前記第２のポリ層を前記ゲート電極に接続することを可能とする、コンセプト１４の装置。

Claims (15)

  1. トレンチと、ゲート電極と、ソース電極とを有するスプリットゲート構造と、
    前記ソース電極に接続されかつ前記トレンチ内に配置された第１のポリ層と、
    前記ゲート電極に接続された第２のポリ層とを含み、
    前記第１のポリ層および前記第２のポリ層は独立している、
    スプリットゲート電界効果トランジスタ装置。
  2. 前記第２のポリ層に接続するゲートコンタクトと、
    前記第１のポリ層に接続するソースコンタクトと、
    をさらに含む、請求項１の装置。
  3. 活性領域本体と、
    ソースコンタクトとをさらに含み、
    前記活性領域本体および前記ソースコンタクトは前記トレンチの外部に配置される、
    請求項２の装置。
  4. 前記同一の平面は、ＣＭＰ互換性プロセスを介して確立される、請求項３の装置。
  5. レイアウト方法を用いて、ＣＭＰ互換性プロセスにより、前記トレンチ内で、前記第１のポリ層を前記ソース電極に接続し、前記第２のポリ層を前記ゲート電極に接続することを可能とする、請求項３の装置。
  6. トレンチと、ゲート電極と、ソース電極とを有するスプリットゲート構造と、
    前記ソース電極に接続されかつ前記トレンチ内に配置された第１のポリ層と、
    前記ゲート電極に接続されかつ前記トレンチ内に配置された第２のポリ層であって、前記第１のポリ層および前記第２のポリ層は独立している、第２のポリ層と、
    前記スプリットゲート構造上に配置された金属層と、
    を含む、ＣＭＰ互換性スプリットゲート電界効果トランジスタ装置。
  7. 前記第２のポリ層を前記ゲート電極に接続するゲートコンタクトと、
    前記第１のポリ層を前記ソース電極に接続するソースコンタクトと、
    をさらに含む、請求項６の装置。
  8. 活性領域本体と、
    ソースコンタクトとをさらに含み、
    前記活性領域本体および前記ソースコンタクトは前記トレンチの外部に配置される、請求項７の装置。
  9. 前記同一の平面は、ＣＭＰ互換性プロセスを介して確立される、請求項８の装置。
  10. レイアウト方法を用いて、ＣＭＰ互換性プロセスにより、前記トレンチ内で、前記第１のポリ層を前記ソース電極に接続し、前記第２のポリ層を前記ゲート電極に接続することを可能とする、請求項９の装置。
  11. トレンチと、ゲート電極と、ソース電極とを有するスプリットゲート構造と、
    前記トレンチ内に配置されかつ前記ソース電極に接続された第１のポリ層と、
    前記トレンチ内に配置されかつ前記ゲート電極に接続された第２のポリ層とを含み、
    前記第１のポリ層および前記第２のポリ層は独立しており、
    前記第１のポリ層および前記第２のポリ層は、いずれも実質的にその全体が前記トレンチ内に配置される、
    平面スプリットゲート電界効果トランジスタ装置。
  12. 前記第２のポリ層を前記ゲート電極に接続するゲートコンタクトと、
    前記第１のポリ層を前記ソース電極に接続するソースコンタクトと、
    をさらに含む、請求項１１の装置。
  13. 活性領域本体と、
    ソースコンタクトとをさらに含み、
    前記活性領域本体および前記ソースコンタクトは同一の平面に配置される、請求項１２の装置。
  14. 前記同一の平面は、ＣＭＰ互換性プロセスを介して確立される、請求項１３の装置。
  15. レイアウト方法を用いて、ＣＭＰ互換性プロセスにより、前記トレンチ内で、前記第１のポリ層を前記ソース電極に接続し、前記第２のポリ層を前記ゲート電極に接続することを可能とする、請求項１４の装置。
JP2016225025A 2009-10-20 2016-11-18 スプリットゲート電界効果トランジスタ Pending JP2017085112A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US25345509P 2009-10-20 2009-10-20
US61/253,455 2009-10-20
US12/869,554 US9425305B2 (en) 2009-10-20 2010-08-26 Structures of and methods of fabricating split gate MIS devices
US12/869,554 2010-08-26

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2012535348A Division JP6336706B2 (ja) 2009-10-20 2010-10-20 スプリットゲート電界効果トランジスタ

Publications (1)

Publication Number Publication Date
JP2017085112A true JP2017085112A (ja) 2017-05-18

Family

ID=43900949

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2012535348A Active JP6336706B2 (ja) 2009-10-20 2010-10-20 スプリットゲート電界効果トランジスタ
JP2016225025A Pending JP2017085112A (ja) 2009-10-20 2016-11-18 スプリットゲート電界効果トランジスタ

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2012535348A Active JP6336706B2 (ja) 2009-10-20 2010-10-20 スプリットゲート電界効果トランジスタ

Country Status (6)

Country Link
US (1) US9425305B2 (ja)
EP (1) EP2491592B1 (ja)
JP (2) JP6336706B2 (ja)
KR (1) KR101706996B1 (ja)
CN (2) CN105655390B (ja)
WO (1) WO2011050115A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11201240B2 (en) 2020-03-19 2021-12-14 Kabushiki Kaisha Toshiba Semiconductor device

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9425305B2 (en) 2009-10-20 2016-08-23 Vishay-Siliconix Structures of and methods of fabricating split gate MIS devices
US9419129B2 (en) 2009-10-21 2016-08-16 Vishay-Siliconix Split gate semiconductor device with curved gate oxide profile
WO2011109559A2 (en) 2010-03-02 2011-09-09 Kyle Terrill Structures and methods of fabricating dual gate devices
TWI453831B (zh) 2010-09-09 2014-09-21 台灣捷康綜合有限公司 半導體封裝結構及其製造方法
KR101619580B1 (ko) * 2011-05-18 2016-05-10 비쉐이-실리코닉스 반도체 장치
US9614043B2 (en) 2012-02-09 2017-04-04 Vishay-Siliconix MOSFET termination trench
WO2013166079A1 (en) 2012-04-30 2013-11-07 Vishay-Siliconix Integrated circuit design
US9842911B2 (en) 2012-05-30 2017-12-12 Vishay-Siliconix Adaptive charge balanced edge termination
US9589929B2 (en) 2013-03-14 2017-03-07 Vishay-Siliconix Method for fabricating stack die package
US9966330B2 (en) 2013-03-14 2018-05-08 Vishay-Siliconix Stack die package
CN105378917B (zh) * 2013-03-14 2018-09-25 维西埃-硅化物公司 堆叠芯片封装
KR101934893B1 (ko) 2013-03-27 2019-01-03 삼성전자 주식회사 그루브 소스 컨택 영역을 가진 반도체 소자의 제조 방법
KR101828495B1 (ko) 2013-03-27 2018-02-12 삼성전자주식회사 평탄한 소스 전극을 가진 반도체 소자
JP5875026B2 (ja) * 2013-09-20 2016-03-02 サンケン電気株式会社 半導体装置
CN105190900B (zh) * 2013-09-20 2018-01-30 三垦电气株式会社 半导体装置
CN106067484B (zh) * 2013-09-20 2019-06-14 三垦电气株式会社 半导体装置
JP6173987B2 (ja) 2013-09-20 2017-08-02 サンケン電気株式会社 半導体装置
JP2016040820A (ja) 2013-09-20 2016-03-24 サンケン電気株式会社 半導体装置
CN107078161A (zh) 2014-08-19 2017-08-18 维西埃-硅化物公司 电子电路
TWI601295B (zh) * 2016-08-25 2017-10-01 綠星電子股份有限公司 斷閘極金氧半場效電晶體
US10153357B1 (en) * 2017-08-28 2018-12-11 Nxp Usa, Inc. Superjunction power semiconductor device and method for forming
CN107731900A (zh) * 2017-10-24 2018-02-23 贵州芯长征科技有限公司 降低导通压降的mosfet结构及其制备方法
US10510878B1 (en) * 2018-06-13 2019-12-17 Vanguard International Semiconductor Corporation Semiconductor devices and methods for forming the same
US11217541B2 (en) 2019-05-08 2022-01-04 Vishay-Siliconix, LLC Transistors with electrically active chip seal ring and methods of manufacture
US11218144B2 (en) 2019-09-12 2022-01-04 Vishay-Siliconix, LLC Semiconductor device with multiple independent gates
US20230072989A1 (en) 2020-02-07 2023-03-09 Rohm Co., Ltd. Semiconductor device
JP7446119B2 (ja) * 2020-02-07 2024-03-08 ローム株式会社 半導体装置
CN113471278A (zh) * 2021-06-24 2021-10-01 无锡新洁能股份有限公司 屏蔽栅沟槽型半导体器件及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002110984A (ja) * 2000-06-08 2002-04-12 Siliconix Inc 高周波ｍｏｓｆｅｔ及びその製造方法
JP2002528916A (ja) * 1998-10-26 2002-09-03 ノース・キャロライナ・ステイト・ユニヴァーシティ 改良された高周波スイッチング特性と降伏特性を備えたパワー半導体デバイス
JP2004134793A (ja) * 2002-09-24 2004-04-30 Vishay-Siliconix 半導体装置において自己配列接点を供する方法

Family Cites Families (114)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6070766A (ja) 1983-09-26 1985-04-22 Mitsubishi Electric Corp 半導体装置の製造方法
JP2570742B2 (ja) 1987-05-27 1997-01-16 ソニー株式会社 半導体装置
JPH0745817Y2 (ja) 1988-04-20 1995-10-18 富士通株式会社 入金口紙幣揃え機構
US5283201A (en) 1988-05-17 1994-02-01 Advanced Power Technology, Inc. High density power device fabrication process
US4881105A (en) 1988-06-13 1989-11-14 International Business Machines Corporation Integrated trench-transistor structure and fabrication process
JPH03211885A (ja) 1990-01-17 1991-09-17 Matsushita Electron Corp 半導体装置及びその製造方法
US5168331A (en) * 1991-01-31 1992-12-01 Siliconix Incorporated Power metal-oxide-semiconductor field effect transistor
JP3322936B2 (ja) 1992-03-19 2002-09-09 株式会社東芝 半導体記憶装置
US5726463A (en) 1992-08-07 1998-03-10 General Electric Company Silicon carbide MOSFET having self-aligned gate structure
JP3167457B2 (ja) 1992-10-22 2001-05-21 株式会社東芝 半導体装置
JP3311070B2 (ja) 1993-03-15 2002-08-05 株式会社東芝 半導体装置
JP3481287B2 (ja) 1994-02-24 2003-12-22 三菱電機株式会社 半導体装置の製造方法
JP3307785B2 (ja) 1994-12-13 2002-07-24 三菱電機株式会社 絶縁ゲート型半導体装置
US5597765A (en) 1995-01-10 1997-01-28 Siliconix Incorporated Method for making termination structure for power MOSFET
US5637898A (en) 1995-12-22 1997-06-10 North Carolina State University Vertical field effect transistors having improved breakdown voltage capability and low on-state resistance
JP3141769B2 (ja) 1996-02-13 2001-03-05 富士電機株式会社 絶縁ゲート型サイリスタ及びその製造方法
US5763915A (en) 1996-02-27 1998-06-09 Magemos Corporation DMOS transistors having trenched gate oxide
US5668026A (en) 1996-03-06 1997-09-16 Megamos Corporation DMOS fabrication process implemented with reduced number of masks
JPH10173175A (ja) 1996-12-09 1998-06-26 Toshiba Corp 半導体装置及び半導体装置の製造方法
US5877528A (en) 1997-03-03 1999-03-02 Megamos Corporation Structure to provide effective channel-stop in termination areas for trenched power transistors
US6281547B1 (en) 1997-05-08 2001-08-28 Megamos Corporation Power transistor cells provided with reliable trenched source contacts connected to narrower source manufactured without a source mask
JPH1168102A (ja) 1997-08-21 1999-03-09 Toshiba Corp 半導体装置の製造方法
JP3431467B2 (ja) 1997-09-17 2003-07-28 株式会社東芝 高耐圧半導体装置
US6031265A (en) 1997-10-16 2000-02-29 Magepower Semiconductor Corp. Enhancing DMOS device ruggedness by reducing transistor parasitic resistance and by inducing breakdown near gate runners and termination area
US6429481B1 (en) 1997-11-14 2002-08-06 Fairchild Semiconductor Corporation Field effect transistor and method of its manufacture
US6242775B1 (en) 1998-02-24 2001-06-05 Micron Technology, Inc. Circuits and methods using vertical complementary transistors
KR100295063B1 (ko) 1998-06-30 2001-08-07 김덕중 트렌치게이트구조의전력반도체장치및그제조방법
FR2785090B1 (fr) 1998-10-23 2001-01-19 St Microelectronics Sa Composant de puissance portant des interconnexions
US6621121B2 (en) 1998-10-26 2003-09-16 Silicon Semiconductor Corporation Vertical MOSFETs having trench-based gate electrodes within deeper trench-based source electrodes
US6084264A (en) 1998-11-25 2000-07-04 Siliconix Incorporated Trench MOSFET having improved breakdown and on-resistance characteristics
US6255683B1 (en) 1998-12-29 2001-07-03 Infineon Technologies Ag Dynamic random access memory
KR100415490B1 (ko) 1999-01-11 2004-01-24 프라운호퍼-게젤샤프트 츄어 푀르더룽 데어 안게반텐 포르슝에.파우. 파워 모스 소자 및 그 제조 방법
JP2000223705A (ja) 1999-01-29 2000-08-11 Nissan Motor Co Ltd 半導体装置
US6404007B1 (en) 1999-04-05 2002-06-11 Fairchild Semiconductor Corporation Trench transistor with superior gate dielectric
US6413822B2 (en) 1999-04-22 2002-07-02 Advanced Analogic Technologies, Inc. Super-self-aligned fabrication process of trench-gate DMOS with overlying device layer
US6291298B1 (en) 1999-05-25 2001-09-18 Advanced Analogic Technologies, Inc. Process of manufacturing Trench gate semiconductor device having gate oxide layer with multiple thicknesses
US6518621B1 (en) 1999-09-14 2003-02-11 General Semiconductor, Inc. Trench DMOS transistor having reduced punch-through
US6548860B1 (en) 2000-02-29 2003-04-15 General Semiconductor, Inc. DMOS transistor structure having improved performance
JP3949869B2 (ja) 2000-03-22 2007-07-25 セイコーインスツル株式会社 縦形ｍｏｓトランジスタ及びその製造方法
JP4581179B2 (ja) 2000-04-26 2010-11-17 富士電機システムズ株式会社 絶縁ゲート型半導体装置
US6784486B2 (en) * 2000-06-23 2004-08-31 Silicon Semiconductor Corporation Vertical power devices having retrograded-doped transition regions therein
US6309929B1 (en) 2000-09-22 2001-10-30 Industrial Technology Research Institute And Genetal Semiconductor Of Taiwan, Ltd. Method of forming trench MOS device and termination structure
US6586833B2 (en) 2000-11-16 2003-07-01 Silicon Semiconductor Corporation Packaged power devices having vertical power mosfets therein that are flip-chip mounted to slotted gate electrode strip lines
US6870220B2 (en) 2002-08-23 2005-03-22 Fairchild Semiconductor Corporation Method and apparatus for improved MOS gating to reduce miller capacitance and switching losses
US6710403B2 (en) 2002-07-30 2004-03-23 Fairchild Semiconductor Corporation Dual trench power MOSFET
US7132712B2 (en) 2002-11-05 2006-11-07 Fairchild Semiconductor Corporation Trench structure having one or more diodes embedded therein adjacent a PN junction
US7345342B2 (en) 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US6683346B2 (en) 2001-03-09 2004-01-27 Fairchild Semiconductor Corporation Ultra dense trench-gated power-device with the reduced drain-source feedback capacitance and Miller charge
CN1520616A (zh) * 2001-04-11 2004-08-11 ��˹�������뵼�幫˾ 具有防止基区穿通的横向延伸基区屏蔽区的功率半导体器件及其制造方法
TW484213B (en) * 2001-04-24 2002-04-21 Ememory Technology Inc Forming method and operation method of trench type separation gate nonvolatile flash memory cell structure
JP4823435B2 (ja) 2001-05-29 2011-11-24 三菱電機株式会社 半導体装置及びその製造方法
JP2002373989A (ja) 2001-06-13 2002-12-26 Toshiba Corp 半導体装置
US7009247B2 (en) 2001-07-03 2006-03-07 Siliconix Incorporated Trench MIS device with thick oxide layer in bottom of gate contact trench
US6882000B2 (en) 2001-08-10 2005-04-19 Siliconix Incorporated Trench MIS device with reduced gate-to-drain capacitance
US6489204B1 (en) 2001-08-20 2002-12-03 Episil Technologies, Inc. Save MOS device
US6621107B2 (en) 2001-08-23 2003-09-16 General Semiconductor, Inc. Trench DMOS transistor with embedded trench schottky rectifier
JP2003177415A (ja) * 2001-12-07 2003-06-27 Hitachi Ltd 液晶表示装置
US6573142B1 (en) 2002-02-26 2003-06-03 Taiwan Semiconductor Manufacturing Company Method to fabricate self-aligned source and drain in split gate flash
DE10212149B4 (de) * 2002-03-19 2007-10-04 Infineon Technologies Ag Transistoranordnung mit Schirmelektrode außerhalb eines aktiven Zellenfeldes und reduzierter Gate-Drain-Kapazität
JP3960091B2 (ja) 2002-03-20 2007-08-15 富士電機ホールディングス株式会社 半導体装置およびその製造方法
US6838722B2 (en) 2002-03-22 2005-01-04 Siliconix Incorporated Structures of and methods of fabricating trench-gated MIS devices
EP1514300A1 (en) * 2002-05-31 2005-03-16 Koninklijke Philips Electronics N.V. Trench-gate semiconductor device and method of manufacturing
US6858494B2 (en) 2002-08-20 2005-02-22 Taiwan Semiconductor Manufacturing Company Structure and fabricating method with self-aligned bit line contact to word line in split gate flash
US7576388B1 (en) 2002-10-03 2009-08-18 Fairchild Semiconductor Corporation Trench-gate LDMOS structures
JP2004241413A (ja) 2003-02-03 2004-08-26 Toshiba Corp 半導体装置
US7638841B2 (en) 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
JP4626131B2 (ja) 2003-07-11 2011-02-02 富士電機システムズ株式会社 絶縁ゲート型半導体装置
JP4945055B2 (ja) 2003-08-04 2012-06-06 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
DE10339455B3 (de) 2003-08-27 2005-05-04 Infineon Technologies Ag Vertikales Halbleiterbauelement mit einer eine Feldelektrode aufweisenden Driftzone und Verfahren zur Herstellung einer solchen Driftzone
DE10353387B4 (de) 2003-11-14 2008-07-24 Infineon Technologies Ag Verfahren zur Herstellung einer Leistungstransistoranordnung und Leistungstransistoranordnung
GB0327793D0 (en) 2003-11-29 2003-12-31 Koninkl Philips Electronics Nv Trench mosfet
GB0327791D0 (en) 2003-11-29 2003-12-31 Koninkl Philips Electronics Nv Trench insulated gate field effect transistor
JP4398719B2 (ja) 2003-12-25 2010-01-13 株式会社東芝 半導体装置
JP4903055B2 (ja) 2003-12-30 2012-03-21 フェアチャイルド・セミコンダクター・コーポレーション パワー半導体デバイスおよびその製造方法
US6906380B1 (en) 2004-05-13 2005-06-14 Vishay-Siliconix Drain side gate trench metal-oxide-semiconductor field effect transistor
DE102004029435B4 (de) 2004-06-18 2017-02-16 Infineon Technologies Ag Feldplattentrenchtransistor
JP4913336B2 (ja) 2004-09-28 2012-04-11 ルネサスエレクトロニクス株式会社 半導体装置
JP2006202931A (ja) 2005-01-20 2006-08-03 Renesas Technology Corp 半導体装置およびその製造方法
US7453119B2 (en) 2005-02-11 2008-11-18 Alphs & Omega Semiconductor, Ltd. Shielded gate trench (SGT) MOSFET cells implemented with a schottky source contact
DE112006000832B4 (de) * 2005-04-06 2018-09-27 Fairchild Semiconductor Corporation Trenched-Gate-Feldeffekttransistoren und Verfahren zum Bilden derselben
US7494876B1 (en) 2005-04-21 2009-02-24 Vishay Siliconix Trench-gated MIS device having thick polysilicon insulation layer at trench bottom and method of fabricating the same
CN101208803B (zh) 2005-05-24 2012-05-30 维税-希力康克斯公司 沟槽金属氧化物半导体场效应晶体管
AT504289A2 (de) 2005-05-26 2008-04-15 Fairchild Semiconductor Trench-gate-feldeffekttransistoren und verfahren zum bilden derselben
US20070004116A1 (en) 2005-06-06 2007-01-04 M-Mos Semiconductor Sdn. Bhd. Trenched MOSFET termination with tungsten plug structures
DE112006001516T5 (de) 2005-06-10 2008-04-17 Fairchild Semiconductor Corp. Feldeffekttransistor mit Ladungsgleichgewicht
US7385248B2 (en) 2005-08-09 2008-06-10 Fairchild Semiconductor Corporation Shielded gate field effect transistor with improved inter-poly dielectric
DE102005041322B4 (de) 2005-08-31 2017-03-16 Infineon Technologies Ag Trenchtransistorstruktur mit Feldelektrodenanordnung und Herstellungsverfahren hierfür
DE102005052734B4 (de) 2005-10-06 2012-02-23 Infineon Technologies Ag Halbleiterstruktur, Verfahren zum Betreiben einer Halbleiterstruktur und Verfahren zum Herstellen einer Halbleiterstruktur
US7449354B2 (en) 2006-01-05 2008-11-11 Fairchild Semiconductor Corporation Trench-gated FET for power device with active gate trenches and gate runner trench utilizing one-mask etch
US7446374B2 (en) 2006-03-24 2008-11-04 Fairchild Semiconductor Corporation High density trench FET with integrated Schottky diode and method of manufacture
WO2007129261A2 (en) 2006-05-05 2007-11-15 Nxp B.V. Trench field effect transistors
US7319256B1 (en) 2006-06-19 2008-01-15 Fairchild Semiconductor Corporation Shielded gate trench FET with the shield and gate electrodes being connected together
US7544571B2 (en) 2006-09-20 2009-06-09 Fairchild Semiconductor Corporation Trench gate FET with self-aligned features
US7750398B2 (en) 2006-09-26 2010-07-06 Force-Mos Technology Corporation Trench MOSFET with trench termination and manufacture thereof
DE102006045441B4 (de) 2006-09-26 2008-09-25 Infineon Technologies Austria Ag Verfahren zur Herstellung einer Halbleiterbauelementanordnung mit einer Trenchtransistorstruktur
EP2070108A4 (en) 2006-09-27 2010-12-01 Maxpower Semiconductor Inc MOS FIELD EFFECT TRANSISTOR HAVING A REINFORCED FIELD PLATE
US7732842B2 (en) 2006-12-06 2010-06-08 Fairchild Semiconductor Corporation Structure and method for forming a planar schottky contact
JP5666135B2 (ja) 2007-01-09 2015-02-12 マックスパワー・セミコンダクター・インコーポレイテッドＭａｘｐｏｗｅｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｉｎｃ． 半導体装置
US8035159B2 (en) 2007-04-30 2011-10-11 Alpha & Omega Semiconductor, Ltd. Device structure and manufacturing method using HDP deposited source-body implant block
US8497549B2 (en) 2007-08-21 2013-07-30 Fairchild Semiconductor Corporation Method and structure for shielded gate trench FET
US8686493B2 (en) 2007-10-04 2014-04-01 Fairchild Semiconductor Corporation High density FET with integrated Schottky
JP5604029B2 (ja) 2007-12-04 2014-10-08 ローム株式会社 半導体装置およびその製造方法
KR101396124B1 (ko) 2007-12-21 2014-05-19 삼성전자주식회사 트렌치 형성 방법 및 이를 이용한 반도체 소자의 제조 방법
WO2009151657A1 (en) 2008-06-11 2009-12-17 Maxpower Semiconductor Inc. Super self-aligned trench mosfet devices, methods and systems
US7936009B2 (en) 2008-07-09 2011-05-03 Fairchild Semiconductor Corporation Shielded gate trench FET with an inter-electrode dielectric having a low-k dielectric therein
WO2010120704A2 (en) 2009-04-13 2010-10-21 Maxpower Semiconductor Inc. Power semiconductor devices, methods, and structures with embedded dielectric layers containing permanent charges
US9425305B2 (en) 2009-10-20 2016-08-23 Vishay-Siliconix Structures of and methods of fabricating split gate MIS devices
US9419129B2 (en) 2009-10-21 2016-08-16 Vishay-Siliconix Split gate semiconductor device with curved gate oxide profile
US8354711B2 (en) 2010-01-11 2013-01-15 Maxpower Semiconductor, Inc. Power MOSFET and its edge termination
JP5569162B2 (ja) 2010-06-10 2014-08-13 富士電機株式会社 半導体装置および半導体装置の製造方法
JP5580150B2 (ja) 2010-09-09 2014-08-27 株式会社東芝 半導体装置
US8587059B2 (en) 2011-04-22 2013-11-19 Infineon Technologies Austria Ag Transistor arrangement with a MOSFET
US9385132B2 (en) 2011-08-25 2016-07-05 Micron Technology, Inc. Arrays of recessed access devices, methods of forming recessed access gate constructions, and methods of forming isolation gate constructions in the fabrication of recessed access devices
US9070585B2 (en) 2012-02-24 2015-06-30 Semiconductor Components Industries, Llc Electronic device including a trench and a conductive structure therein and a process of forming the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002528916A (ja) * 1998-10-26 2002-09-03 ノース・キャロライナ・ステイト・ユニヴァーシティ 改良された高周波スイッチング特性と降伏特性を備えたパワー半導体デバイス
JP2002110984A (ja) * 2000-06-08 2002-04-12 Siliconix Inc 高周波ｍｏｓｆｅｔ及びその製造方法
JP2004134793A (ja) * 2002-09-24 2004-04-30 Vishay-Siliconix 半導体装置において自己配列接点を供する方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11201240B2 (en) 2020-03-19 2021-12-14 Kabushiki Kaisha Toshiba Semiconductor device

Also Published As

Publication number Publication date
CN102598274A (zh) 2012-07-18
US20110210406A1 (en) 2011-09-01
CN102598274B (zh) 2016-02-24
KR101706996B1 (ko) 2017-02-15
EP2491592A4 (en) 2014-03-26
JP2013508980A (ja) 2013-03-07
KR20120107931A (ko) 2012-10-04
WO2011050115A3 (en) 2011-08-11
CN105655390A (zh) 2016-06-08
WO2011050115A2 (en) 2011-04-28
CN105655390B (zh) 2018-11-27
US9425305B2 (en) 2016-08-23
EP2491592A2 (en) 2012-08-29
JP6336706B2 (ja) 2018-06-06
EP2491592B1 (en) 2019-02-27

Similar Documents

Publication Publication Date Title
JP6336706B2 (ja) スプリットゲート電界効果トランジスタ
JP5987035B2 (ja) スーパージャンクショントレンチパワーｍｏｓｆｅｔデバイス及びその製造方法
US9418993B2 (en) Device and method for a LDMOS design for a FinFET integrated circuit
TWI489559B (zh) 用三個或四個遮罩製備的氧化物終端溝槽
JP5746699B2 (ja) スーパージャンクショントレンチパワーｍｏｓｆｅｔデバイスの製造
TWI675477B (zh) 帶有改良fom的可擴展的sgt結構
JP5665567B2 (ja) 半導体素子
US20220199794A1 (en) Bidirectional power device and method for manufacturing the same
CN103681853A (zh) 半导体装置及其制造方法
TW201334188A (zh) 溝槽底部氧化物屏蔽以及三維p-本體接觸區的奈米金氧半導體場效電晶體及其製造方法
TWI529900B (zh) 在sgt mosfet 中靈活調節crss 以平滑波形避免直流-直流器件中電磁干擾
TWI455311B (zh) 橫向擴散金屬氧化物半導體元件
US7871888B2 (en) Method of manufacturing semiconductor device
TW201007944A (en) Power field effect transistor
US20140374825A1 (en) Power Semiconductor Device with Contiguous Gate Trenches and Offset Source Trenches
JP2014518017A (ja) 半導体デバイス
JP2012209330A (ja) 半導体装置
US9018703B2 (en) Hybrid high voltage device and manufacturing method thereof
US20060145249A1 (en) LDMOS transistor
CN106876450B (zh) 低栅漏电容的纵向场效应晶体管及其制造方法
US9041142B2 (en) Semiconductor device and operating method for the same
TWI740719B (zh) 高壓半導體裝置
US9490337B2 (en) Semiconductor device and method for fabricating the same
CN102738229B (zh) 功率晶体管结构及其制作方法
TWI440178B (zh) 半導體功率元件

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170428

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180807

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20181218