CN102598274A - 分栅式场效应晶体管 - Google Patents
分栅式场效应晶体管 Download PDFInfo
- Publication number
- CN102598274A CN102598274A CN2010800462693A CN201080046269A CN102598274A CN 102598274 A CN102598274 A CN 102598274A CN 2010800462693 A CN2010800462693 A CN 2010800462693A CN 201080046269 A CN201080046269 A CN 201080046269A CN 102598274 A CN102598274 A CN 102598274A
- Authority
- CN
- China
- Prior art keywords
- polysilicon layer
- source electrode
- groove
- contact point
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 103
- 229920005591 polysilicon Polymers 0.000 claims description 97
- 238000000034 method Methods 0.000 claims description 19
- 239000002184 metal Substances 0.000 claims description 4
- 238000009413 insulation Methods 0.000 description 5
- 238000013517 stratification Methods 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000005498 polishing Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 201000006549 dyspepsia Diseases 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种分栅式场效应晶体管装置。该装置包括分栅式结构,其具有沟槽、栅电极和源电极。第一多晶硅层被设置在该沟槽内,并被连接到栅电极上。第二多晶硅层被连接到源电极上,其中,该第一多晶硅层和第二多晶硅层是独立的。
Description
本发明要求由Terrill等人于2009年10月20日提交的第61253455号,标题为“STRUCTURES OF AND METHODS OF FABRICATING SPLITGATE MIS DEVICES”的美国临时专利申请的优先权,在此结合其全文作为参考。
技术领域
本发明涉及沟槽型MOS晶体管(trench MOS transistor)。
背景技术
功率MOSFET(金属氧化物半导体场效应晶体管)包括在模拟和数字电路应用中作为节省能量的开关实现的最有用的场效应晶体管中的一种。
通常,基于沟槽的功率MOSFET是使用与平面结构相对立的垂直结构建立的。这种垂直结构使晶体管能够维持较高的闭锁电压和较高的电流。
传统的沟槽型MOS晶体管已经实现了比平面的MOS晶体管高得多的元件密度。但是,更加密集的节距和沟槽结构增加了栅极-漏极叠加电容和栅极-漏极电荷。在较高的密度下,对于给定的击穿电压,这些结构的电阻主要受到外延电阻的限制。这种所谓的分栅式结构拟克服这种传统的沟槽型结构性能的若干缺陷。在这种结构中,被连接到源极的屏蔽的多晶硅(shielded poly)被置于沟槽中栅极多晶硅之下。
已知分栅式结构具有更好的转换、击穿电压,并且具有更低的接通电阻特征。但是,由于这种分栅式结构的复杂性,其制造更加困难。而且,在较高的密度下,需要将这种分栅式结构埋在顶部绝缘氧化物之下,以便能够利用节省空间自对准接触技术(self-aligned contact technique)。在这些条件下,在沟槽里面形成绝缘氧化物、栅极多晶硅、内部多晶硅氧化物和屏蔽多晶硅的难点非常具有挑战性。
发明内容
实施例包括制造分栅式MIS装置的结构和方法。
本文的实施例实现了高密度的功率场效应晶体管,其避免了由栅极氧化物分散引起的通道移动的问题,其在较高的电流下展示出较低的正向电压(Vf);并且,其呈现较短的通道长度,以便更快速地转换。本发明可应用DC-DC转换作为同步整流晶体管。
在一个实施例中,本发明被实现为分栅式场效应晶体管装置。该装置包括分栅式结构,其具有沟槽、栅电极和源电极、被设置在沟槽内并与源电极连接的第一多晶硅层(poly layer)。第二多晶硅层被设置在沟槽内并与栅电极连接,其中,该第一多晶硅层和第二多晶硅层是独立的。
在一个实施例中,该装置进一步包括将第二多晶硅层连接到栅电极的栅极接触点,以及,将第一多晶硅层连接到源电极上的源极接触点。这两个接触点都在沟槽区内。
在一个实施例中,该装置进一步包括有源区体(active region body)和源极接触点,其中,有源区体和源极接触点被设置在同一表面平面上。
在一个实施例中,该同一表面平面是经由CMP兼容处理建立的。
在一个实施例中,使用布局方法,以使CMP兼容处理能够在与有源区源极接触点相同的表面平面上,将第一多晶硅层与源电极连接,并将第二多晶硅与栅电极连接。
在一个实施例中,本发明被实现成CMP兼容分栅式场效应晶体管装置。该装置包括分栅式结构,其具有沟槽、栅电极和源电极。该装置进一步包括被设置在沟槽内并连接到源电极的第一多晶硅层,被设置在沟槽内并连接到栅电极的第二多晶硅层,其中,第一多晶硅层和第二多晶硅层是独立的。该装置进一步包括被设置在分栅式结构上的金属层。
在一个实施例中,该装置进一步包括将第二多晶硅层连接到栅电极的栅极接触点,以及将第一多晶硅层连接到源电极的源极接触点。这两个接触点都在沟槽区内。
在一个实施例中,该装置进一步包括有源区体和源极接触点,其中,有源区体和源极接触点设置在同一表面平面上。
在一个实施例中,该同一表面平面是经由CMP兼容处理建立的。
在一个实施例中,使用布局方法以使得CMP兼容处理能够在与有源区源极接触点相同的表面平面上,将第一多晶硅层连接源电极,并将第二多晶硅层连接栅电极。
在一个实施例中,本发明被实现成平面分栅式场效应晶体管装置,其包括:
该装置包括分栅式结构,其具有沟槽、栅电极和源电极。该装置进一步包括被设置在沟槽内并连接到源电极的第一多晶硅层、被设置在沟槽内并被连接到栅电极上的第二多晶硅层,其中,第一多晶硅层和第二多晶硅层是独立的。该装置进一步包括被设置在分栅式结构上的金属层,并且其中,第一多晶硅层和第二多晶硅层是共面的。
在一个实施例中,该装置进一步包括将第二多晶硅层连接到栅电极的栅极接触点,和将第一多晶硅层连接到源电极的源极接触点。这两个接触点都在沟槽区内。
在一个实施例中,该装置进一步包括有源区体和源极接触点,其中,有源区体和源极接触点被设置在同一表面平面上。
在一个实施例中,同一表面平面是经由CMP兼容处理建立的。
在一个实施例中,使用布局方法,以使CMP兼容处理能够在与有源区源极接触点相同的表面平面上,将第一多晶硅层连接源电极,并且将第二多晶硅层连接栅电极。
前述是一种概括,并因此根据必要性包括简化的、一般化的以及省略细节的内容;因此,那些本领域技术人员将体会到,本概括仅是说明性的,并非意图以任何方式构成限制。在其它方面,在下面阐述的非限制性详细说明中,如通过权利要求书单独定义的本发明的发明特征和优点将变得显而易见。
附图说明
被结合在本说明书中,并且构成本说明书的一部分的附图说明了本发明的实施例,并且与本说明书一同起到解释本发明的原理的作用:
图1示出了依据本发明的一个实施例的分栅式结构的俯视图;
图2A示出了从依据本发明的一个实施例的图1中切割线A-A’观察的第一横截面视图;
图2B示出了从依据本发明的一个实施例的图1中切割线B-B’观察的第二横截面视图;
图2C示出了从依据本发明的一个实施例的图1中切割线C-C’观察的第三横截面视图;
图3A示出了依据本发明的一个实施例,使用通过CMP的表面平坦化实现分栅式结构的第一示范性顺序处理步骤;
图3B示出了依据本发明的一个实施例,使用通过CMP的表面平坦化实现分栅式结构的第二示范性顺序处理步骤;
图3C示出了依据本发明的一个实施例,使用通过CMP的表面平坦化实现分栅式结构的第三示范性顺序处理步骤,本图示出了在第一多晶硅CMP之后的处理配置;
图3D示出了依据本发明的一个实施例,使用通过CMP的表面平坦化实现分栅式结构的第四示范性顺序处理步骤;
图3E示出了依据本发明的一个实施例,使用通过CMP的表面平坦化实现分栅式结构的第五示范性顺序处理步骤;
图4A示出了依据本发明的一个实施例,使用通过CMP的表面平坦化实现分栅式结构的第六示范性顺序处理步骤,本图示出了在第二多晶硅CMP之后的处理配置;
图4B示出了依据本发明的一个实施例,使用通过CMP的表面平坦化实现分栅式结构的第七示范性顺序处理步骤;
图4C示出了依据本发明的一个实施例,使用通过CMP的表面平坦化实现分栅式结构的第八示范性顺序处理步骤,本图示出了在绝缘氧化物CMP之后的处理配置;
图4D示出了依据本发明的一个实施例,使用通过CMP的表面平坦化实现分栅式结构的第九示范性顺序处理步骤;
图4E示出了依据本发明的一个实施例,使用通过CMP的表面平坦化实现分栅式结构的第十示范性顺序处理步骤。
具体实施方式
现在将详细地参考本发明的优选实施例,附图中说明的本发明的示例。虽然将结合优选的实施例对本发明进行描述,但是将理解到,它们并非旨在将本发明限制在这些实施例中。相反,本发明旨在覆盖备选、变形以及等价物,其将被包括在本发明的精神和范围中,正如通过随附的权利要求书所限定的。而且,在以下对本发明实施例的详细说明中,阐述了许多特定的细节,以便提供对本发明的透彻理解。但是,一个本领域普通技术人员将认识到,没有这些特定的细节也可以实现本发明。在其它情况下,为了不使得本发明实施例的方面没必要地难以理解,没有详细描述众所周知的方法、过程、组件和电路。
利用沟槽型MOS晶体管的本发明功能的实施例,比传统的平面式MOS晶体管的元件密度高得多。本发明的实施例利用了分栅式结构,这种结构克服了传统沟槽型结构性能中一定的缺陷。本发明的实施例采用了分栅式结构,该分栅式结构具有屏蔽多晶硅,该屏蔽多晶硅被放置在沟槽里面的栅极多晶硅之下,并且被连接到源极。这种特征提供了更好的转换、击穿电压,以及较低的接通电阻的特性。
本发明的实施例有利地利用了化学机械抛光(CMP),有助于制造复杂的分栅式结构。这种分栅式结构被埋在顶部绝缘氧化物之下,以便能够利用节省空间的自对准接触技术。对化学机械抛光的应用有助于在沟槽内形成绝缘氧化物、栅极多晶硅和屏蔽多晶硅。
图1示出了依据本发明的一个实施例的分栅式结构的俯视图100。如在图1中所描绘的,视图100示出了有源区源极接触点104,和连接到源电极的多晶硅1接触点103,以及,在同一表面平面上连接到栅电极的多晶硅2接触点102。图例101指示了视图100的阴影区域的本质。
图1的实施例包括的芯片设计,利用了氧化物CMP和多晶硅CMP兼容的处理,以及专门适合于制造分栅式功率MOSFET的布局。在图1的实施例中,栅极多晶硅和源极多晶硅被聚集在沟槽内。在一个实施例中,装置元件接触点是通过自对准接触法实现的。由于这种方法继承了CMP的兼容性,该处理是可扩展的。
如上所述,本发明的实施例利用了化学机械抛光,有助于分栅式结构的制造。对CMP的应用虑及了对沟槽内每一薄层的平坦化。这方面导致了更好的结构控制和经改善的处理容限。为了使用CMP,处理和装置布局都需要优化,以生成平面结构。这样的平面结构额外的好处是在光刻的焦距深度方面有所改进。
以上所描述的本发明的实施例的特征能够改善将处理的特征按比例缩小成更小的维度的能力。
图2A至2C示出了沿图1中的切割线A-A’、B-B’和C-C’观察到的横截面视图。具体而言,图2A示出了切割线A-A’的横截面视图201。图2B示出了切割线B-B’的横截面视图202。图2C示出了切割线C-C’的横截面视图203。
如在图2A至2C中所描绘的,视图201至203示出了在图1中示出的所制造的沟槽型栅极MIS装置的结构。如以上所描述的,所制造的沟槽型栅极MIS装置结合了分栅式结构,该分栅式结构在沟槽内具有分别连接到栅电极和源电极的两个独立多晶硅层。
依据本发明的实施例,所制造的沟槽型栅极MIS装置实现了分栅式结构,该结构具有连接第二多晶硅层的栅极接触点,和连接第一多晶硅层的源极接触点,并且,通过CMP兼容处理,有源区体与源极接触点在同一表面平面上。
应该注意到,除了所说明的图1的方法外,还存在许多不同的布局方法用于在与其他栅极多晶硅2接触点和有源区源极接触点相同的表面平面上,将多晶硅1层有效地连接到源电极,这些布局方法均在本发明实施例的范围之内的。
图3A至图3E示出了示范性顺序处理步骤,其使用通过CMP的表面平坦化实现了分栅式结构。具体而言,图3C示出了在应用多晶硅1和经由CMP平坦化之后的垂直结构。
图4A至图4E示出了使用通过CMP进行表面平坦化实现分栅式结构的另外的示范性顺序处理步骤。具体而言,图4A示出了在应用多晶硅2和经由CMP平坦化之后的垂直结构。此外,图4C示出了在施加氧化物和经由CMP进行平坦化之后的垂直结构。以这种方式,本发明的实施例实现的芯片设计,具有氧化物CMP和多晶硅CMP兼容处理,并且特别适合于CMP的布局,以制造分栅式功率MOSFET。
为了说明和描述的目的已经提出了前述对本发明特定实施例的描写。这些特定的实施例并不是穷举性地提出的,也并不意图将本发明限制在所揭示的确切形式中,并且很明显,按照以上所教导的,本发明还可能存在许多变形和变化。这些实施例是为了最佳地解释本发明的原理及其实际应用,而被选出和描述的,从而能够使本领域其他技术人员如适于预期的特定应用那样,最佳地利用本发明和具有不同变形的不同实施例。所意图的是,本发明的范围是通过随附的权利要求书及它们的等同物来限定的。
概念
本文至少揭示了以下的概念:
概念1:分栅式场效应晶体管装置,包括:
具有沟槽、栅电极和源电极的分栅式结构;
设置在沟槽内连接源电极的的第一多晶硅层;
连接栅电极的第二多晶硅层,其中,第一多晶硅层和第二多晶硅层是独立的。
概念2:概念1的装置,进一步包括:
连接第二多晶硅层的栅极接触点;以及
连接第一多晶硅层的源极接触点。
概念3:概念2的装置,进一步包括:
有源区体;以及
源极接触点,其中,有源区体和源极接触点被设置在所述沟槽外面。
概念4:概念3的装置,其中,同一表面平面是经由CMP兼容处理建立的。
概念5:概念3的装置,其中,使用布局方法,以使CMP兼容处理能够在所述沟槽内将第一多晶硅层连接到源电极,并将第二多晶硅层连接到栅电极。
概念6:CMP兼容分栅式场效应晶体管装置,包括:
具有沟槽、栅电极和源电极的分栅式结构;
被设置沟槽内,连接到源电极的第一多晶硅层;
被设置在沟槽内,连接到栅电极的第二多晶硅层,其中,第一多晶硅层和第二多晶硅层是独立的;以及
设置在分栅式结构上的金属层。
概念7:概念6的装置,进一步包括:
使第二多晶硅层与栅电极连接的栅极接触点;以及
将第一多晶硅层与源电极连接的源极接触点。
概念8:概念7的装置,进一步包括:
有源区体;以及
源极接触点,其中,有源区体和源极接触点被设置在所述沟槽外面。
概念9:概念8的装置,其中,同一表面平面是经由CMP兼容处理建立的。
概念10:概念9的装置,其中,使用布局方法,以使得CMP兼容处理能够在所述沟槽内将第一多晶硅层连接到源电极,并且将第二多晶硅层连接到栅电极。
概念11:平面分栅式场效应管,包括:
具有沟槽、栅电极和源电极的分栅式结构;
被设置在沟槽内,并连接到源电极的第一多晶硅层;
被设置在沟槽内,并连接到栅电极的第二多晶硅层,其中,第一多晶硅层和第二多晶硅层是独立的,并且其中,第一多晶硅层和第二多晶硅层基本上它们的整体都被设置在沟槽内。
概念12:概念11的装置,进一步包括:
将第二多晶硅层连接到栅电极的栅极接触点;以及
将第一多晶硅曾连接到源电极的源极接触点。
概念13:概念12的装置,进一步包括:
有源区体;以及
源极接触点,其中,有源区体和源极接触点被设置在同一表面平面上。
概念14:概念13的装置,其中,同一表面平面是经由CMP兼容处理建立的。
概念15:概念14的装置,其中,使用布局方法,以使CMP兼容处理能够在所述沟槽内将第一多晶硅层连接到源电极,并将第二多晶硅层连接到栅电极。
Claims (15)
1.一种分栅式场效应晶体管装置,包括:
分栅式结构,具有沟槽、栅电极和源电极;
第一多晶硅层,被设置在所述沟槽之内,并且连接到所述源电极;
第二多晶硅层,连接到所述栅电极,其中,所述第一多晶硅层和所述第二多晶硅层是独立的。
2.如权利要求1所述的装置,进一步包括:
栅极接触点,其连接所述第二多晶硅层;以及
源极接触点,其连接所述第一多晶硅层。
3.如权利要求2所述的装置,进一步包括:
有源区体;以及
源极接触点,其中所述有源区体和所述源极接触点设置在所述沟槽的外面。
4.如权利要求3所述的装置,其中,所述同一表面平面是经由CMP兼容处理建立的。
5.如权利要求3所述的装置,其中,使用布局方法,以使得CMP兼容处理能够在所述沟槽内,将所述第一多晶硅层连接到所述源电极,并将所述第二多晶硅层连接到所述栅电极。
6.一种CMP兼容分栅式场效应晶体管装置,包括:
分栅式结构,具有沟槽、栅电极和源电极;
设置在所述沟槽内的第一多晶硅层,连接到所述源电极;
设置在所述沟槽内的第二多晶硅层,连接到所述栅电极,
其中,所述第一多晶硅层和所述第二多晶硅层是独立的;以及
设置在所述分栅式结构上的金属层。
7.如权利要求6所述的装置,进一步包括:
栅极接触点,其将所述第二多晶硅层连接到所述栅电极;以及
源极接触点,其将所述第一多晶硅层连接到所述源电极。
8.如权利要求7所述的装置,进一步包括:
有源区体;和
源极接触点,其中,所述有源区体和所述源极接触点被设置在所述沟槽的外面。
9.如权利要求8所述的装置,其中,所述同一表面平面是经由CMP兼容处理建立的。
10.如权利要求9所述的装置,其中,使用布局方法以使CMP兼容处理能够在所述沟槽内,将所述第一多晶硅层与所述源电极连接,并且将所述第二多晶硅层与所述栅电极连接。
11.一种平面式分栅式场效应晶体管装置,包括:
分栅式结构,具有沟槽、栅电极和源电极;
第一多晶硅层,设置在所述沟槽内,并连接到所述源电极;
第二多晶硅层,设置在所述沟槽内,并连接到所述栅电极,其中,所述第一多晶硅层和所述第二多晶硅层是独立的,并且其中,所述第一多晶硅层和所述第二多晶硅层基本上以其全部都被设置在所述沟槽内。
12.如权利要求11所述的装置,进一步包括:
栅极接触点,其将所述第二多晶硅层连接到所述栅电极;以及
源极接触点,其将所述第一多晶硅层连接到所述源电极。
13.如权利要求12所述的装置,进一步包括:
有源区体;以及
源极接触点,其中,所述有源区体和所述源极接触点被设置在同一表面平面。
14.如权利要求13所述的装置,其中,所述同一表面平面是经由CMP兼容处理建立的。
15.如权利要求14所述的装置,其中,使用布局方法以使得CMP兼容处理能够在所述沟槽内,将所述第一多晶硅层连接到所述源电极,并将所述第二多晶硅层连接到所述栅电极。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610044800.2A CN105655390B (zh) | 2009-10-20 | 2010-10-20 | 分栅式场效应晶体管 |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US25345509P | 2009-10-20 | 2009-10-20 | |
US61/253,455 | 2009-10-20 | ||
US12/869,554 | 2010-08-26 | ||
US12/869,554 US9425305B2 (en) | 2009-10-20 | 2010-08-26 | Structures of and methods of fabricating split gate MIS devices |
PCT/US2010/053452 WO2011050115A2 (en) | 2009-10-20 | 2010-10-20 | Split gate field effect transistor |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610044800.2A Division CN105655390B (zh) | 2009-10-20 | 2010-10-20 | 分栅式场效应晶体管 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102598274A true CN102598274A (zh) | 2012-07-18 |
CN102598274B CN102598274B (zh) | 2016-02-24 |
Family
ID=43900949
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610044800.2A Active CN105655390B (zh) | 2009-10-20 | 2010-10-20 | 分栅式场效应晶体管 |
CN201080046269.3A Active CN102598274B (zh) | 2009-10-20 | 2010-10-20 | 分栅式场效应晶体管 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610044800.2A Active CN105655390B (zh) | 2009-10-20 | 2010-10-20 | 分栅式场效应晶体管 |
Country Status (6)
Country | Link |
---|---|
US (1) | US9425305B2 (zh) |
EP (1) | EP2491592B1 (zh) |
JP (2) | JP6336706B2 (zh) |
KR (1) | KR101706996B1 (zh) |
CN (2) | CN105655390B (zh) |
WO (1) | WO2011050115A2 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107731900A (zh) * | 2017-10-24 | 2018-02-23 | 贵州芯长征科技有限公司 | 降低导通压降的mosfet结构及其制备方法 |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9425305B2 (en) | 2009-10-20 | 2016-08-23 | Vishay-Siliconix | Structures of and methods of fabricating split gate MIS devices |
US9419129B2 (en) | 2009-10-21 | 2016-08-16 | Vishay-Siliconix | Split gate semiconductor device with curved gate oxide profile |
WO2011109559A2 (en) | 2010-03-02 | 2011-09-09 | Kyle Terrill | Structures and methods of fabricating dual gate devices |
TWI453831B (zh) | 2010-09-09 | 2014-09-21 | 台灣捷康綜合有限公司 | 半導體封裝結構及其製造方法 |
CN103688363B (zh) * | 2011-05-18 | 2017-08-04 | 威世硅尼克斯公司 | 半导体器件 |
US9614043B2 (en) | 2012-02-09 | 2017-04-04 | Vishay-Siliconix | MOSFET termination trench |
KR101775769B1 (ko) | 2012-04-30 | 2017-09-06 | 비쉐이-실리코닉스 | 수직 트렌치 금속 산화물 반도체 전계 효과 트랜지스터 및 이의 제조 방법 |
US9842911B2 (en) | 2012-05-30 | 2017-12-12 | Vishay-Siliconix | Adaptive charge balanced edge termination |
US9966330B2 (en) | 2013-03-14 | 2018-05-08 | Vishay-Siliconix | Stack die package |
US9589929B2 (en) | 2013-03-14 | 2017-03-07 | Vishay-Siliconix | Method for fabricating stack die package |
CN105378917B (zh) * | 2013-03-14 | 2018-09-25 | 维西埃-硅化物公司 | 堆叠芯片封装 |
KR101934893B1 (ko) | 2013-03-27 | 2019-01-03 | 삼성전자 주식회사 | 그루브 소스 컨택 영역을 가진 반도체 소자의 제조 방법 |
KR101828495B1 (ko) | 2013-03-27 | 2018-02-12 | 삼성전자주식회사 | 평탄한 소스 전극을 가진 반도체 소자 |
JP2016040820A (ja) | 2013-09-20 | 2016-03-24 | サンケン電気株式会社 | 半導体装置 |
JP6173987B2 (ja) | 2013-09-20 | 2017-08-02 | サンケン電気株式会社 | 半導体装置 |
CN106067484B (zh) * | 2013-09-20 | 2019-06-14 | 三垦电气株式会社 | 半导体装置 |
JP5875026B2 (ja) * | 2013-09-20 | 2016-03-02 | サンケン電気株式会社 | 半導体装置 |
WO2015041025A1 (ja) * | 2013-09-20 | 2015-03-26 | サンケン電気株式会社 | 半導体装置 |
CN107078161A (zh) | 2014-08-19 | 2017-08-18 | 维西埃-硅化物公司 | 电子电路 |
TWI601295B (zh) * | 2016-08-25 | 2017-10-01 | 綠星電子股份有限公司 | 斷閘極金氧半場效電晶體 |
US10153357B1 (en) * | 2017-08-28 | 2018-12-11 | Nxp Usa, Inc. | Superjunction power semiconductor device and method for forming |
US10510878B1 (en) * | 2018-06-13 | 2019-12-17 | Vanguard International Semiconductor Corporation | Semiconductor devices and methods for forming the same |
US11217541B2 (en) | 2019-05-08 | 2022-01-04 | Vishay-Siliconix, LLC | Transistors with electrically active chip seal ring and methods of manufacture |
US11218144B2 (en) | 2019-09-12 | 2022-01-04 | Vishay-Siliconix, LLC | Semiconductor device with multiple independent gates |
WO2021157529A1 (ja) | 2020-02-07 | 2021-08-12 | ローム株式会社 | 半導体装置 |
JP7446119B2 (ja) * | 2020-02-07 | 2024-03-08 | ローム株式会社 | 半導体装置 |
JP7297708B2 (ja) | 2020-03-19 | 2023-06-26 | 株式会社東芝 | 半導体装置 |
CN113471278A (zh) * | 2021-06-24 | 2021-10-01 | 无锡新洁能股份有限公司 | 屏蔽栅沟槽型半导体器件及其制造方法 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020036319A1 (en) * | 1998-10-26 | 2002-03-28 | Baliga Bantval Jayant | Vertical MOSFETs having trench-based gate electrodes within deeper trench-based source electrodes and methods of forming same |
US20030086296A1 (en) * | 2001-04-24 | 2003-05-08 | Meng-Yi Wu | Method of forming and operating trench split gate non-volatile flash memory cell structure |
US20030201502A1 (en) * | 2002-02-26 | 2003-10-30 | Taiwan Semiconductor Manufacturing Company | Method to fabricate self-aligned source and drain in split gate flash |
US20040038479A1 (en) * | 2002-08-20 | 2004-02-26 | Taiwan Semiconductor Manufacturing Company | Structure and fabricating method with self-aligned bit line contact to word line in split gate flash |
US20040084721A1 (en) * | 2002-11-05 | 2004-05-06 | Fairchild Semiconductor Corporation | Trench structure having one or more diodes embedded therein adjacent a PN junction and method of forming the same |
US20050151190A1 (en) * | 2003-11-14 | 2005-07-14 | Infineon Technologies Ag | Power transistor arrangement and method for fabricating it |
US20060113577A1 (en) * | 2004-09-28 | 2006-06-01 | Nec Electronics Corporation | Semiconductor device |
US20070155104A1 (en) * | 2006-01-05 | 2007-07-05 | Marchant Bruce D | Power device utilizing chemical mechanical planarization |
CN101180737A (zh) * | 2003-12-30 | 2008-05-14 | 飞兆半导体公司 | 功率半导体器件及制造方法 |
Family Cites Families (108)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6070766A (ja) | 1983-09-26 | 1985-04-22 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JP2570742B2 (ja) | 1987-05-27 | 1997-01-16 | ソニー株式会社 | 半導体装置 |
JPH0745817Y2 (ja) | 1988-04-20 | 1995-10-18 | 富士通株式会社 | 入金口紙幣揃え機構 |
US5283201A (en) | 1988-05-17 | 1994-02-01 | Advanced Power Technology, Inc. | High density power device fabrication process |
US4881105A (en) | 1988-06-13 | 1989-11-14 | International Business Machines Corporation | Integrated trench-transistor structure and fabrication process |
JPH03211885A (ja) | 1990-01-17 | 1991-09-17 | Matsushita Electron Corp | 半導体装置及びその製造方法 |
US5168331A (en) * | 1991-01-31 | 1992-12-01 | Siliconix Incorporated | Power metal-oxide-semiconductor field effect transistor |
JP3322936B2 (ja) | 1992-03-19 | 2002-09-09 | 株式会社東芝 | 半導体記憶装置 |
US5726463A (en) | 1992-08-07 | 1998-03-10 | General Electric Company | Silicon carbide MOSFET having self-aligned gate structure |
JP3167457B2 (ja) | 1992-10-22 | 2001-05-21 | 株式会社東芝 | 半導体装置 |
JP3311070B2 (ja) | 1993-03-15 | 2002-08-05 | 株式会社東芝 | 半導体装置 |
JP3481287B2 (ja) | 1994-02-24 | 2003-12-22 | 三菱電機株式会社 | 半導体装置の製造方法 |
JP3307785B2 (ja) | 1994-12-13 | 2002-07-24 | 三菱電機株式会社 | 絶縁ゲート型半導体装置 |
US5597765A (en) | 1995-01-10 | 1997-01-28 | Siliconix Incorporated | Method for making termination structure for power MOSFET |
US5637898A (en) | 1995-12-22 | 1997-06-10 | North Carolina State University | Vertical field effect transistors having improved breakdown voltage capability and low on-state resistance |
JP3141769B2 (ja) | 1996-02-13 | 2001-03-05 | 富士電機株式会社 | 絶縁ゲート型サイリスタ及びその製造方法 |
US5763915A (en) | 1996-02-27 | 1998-06-09 | Magemos Corporation | DMOS transistors having trenched gate oxide |
US5668026A (en) | 1996-03-06 | 1997-09-16 | Megamos Corporation | DMOS fabrication process implemented with reduced number of masks |
JPH10173175A (ja) | 1996-12-09 | 1998-06-26 | Toshiba Corp | 半導体装置及び半導体装置の製造方法 |
US5877528A (en) | 1997-03-03 | 1999-03-02 | Megamos Corporation | Structure to provide effective channel-stop in termination areas for trenched power transistors |
US6281547B1 (en) | 1997-05-08 | 2001-08-28 | Megamos Corporation | Power transistor cells provided with reliable trenched source contacts connected to narrower source manufactured without a source mask |
JPH1168102A (ja) | 1997-08-21 | 1999-03-09 | Toshiba Corp | 半導体装置の製造方法 |
JP3431467B2 (ja) | 1997-09-17 | 2003-07-28 | 株式会社東芝 | 高耐圧半導体装置 |
US6031265A (en) | 1997-10-16 | 2000-02-29 | Magepower Semiconductor Corp. | Enhancing DMOS device ruggedness by reducing transistor parasitic resistance and by inducing breakdown near gate runners and termination area |
US6429481B1 (en) | 1997-11-14 | 2002-08-06 | Fairchild Semiconductor Corporation | Field effect transistor and method of its manufacture |
US6242775B1 (en) | 1998-02-24 | 2001-06-05 | Micron Technology, Inc. | Circuits and methods using vertical complementary transistors |
KR100295063B1 (ko) | 1998-06-30 | 2001-08-07 | 김덕중 | 트렌치게이트구조의전력반도체장치및그제조방법 |
FR2785090B1 (fr) | 1998-10-23 | 2001-01-19 | St Microelectronics Sa | Composant de puissance portant des interconnexions |
US5998833A (en) | 1998-10-26 | 1999-12-07 | North Carolina State University | Power semiconductor devices having improved high frequency switching and breakdown characteristics |
US6084264A (en) | 1998-11-25 | 2000-07-04 | Siliconix Incorporated | Trench MOSFET having improved breakdown and on-resistance characteristics |
US6255683B1 (en) | 1998-12-29 | 2001-07-03 | Infineon Technologies Ag | Dynamic random access memory |
JP3851776B2 (ja) | 1999-01-11 | 2006-11-29 | フラウンホーファー−ゲゼルシャフト・ツール・フェルデルング・デル・アンゲヴァンテン・フォルシュング・アインゲトラーゲネル・フェライン | パワーmos素子及びmos素子の製造方法 |
JP2000223705A (ja) | 1999-01-29 | 2000-08-11 | Nissan Motor Co Ltd | 半導体装置 |
US6404007B1 (en) | 1999-04-05 | 2002-06-11 | Fairchild Semiconductor Corporation | Trench transistor with superior gate dielectric |
US6413822B2 (en) | 1999-04-22 | 2002-07-02 | Advanced Analogic Technologies, Inc. | Super-self-aligned fabrication process of trench-gate DMOS with overlying device layer |
US6291298B1 (en) | 1999-05-25 | 2001-09-18 | Advanced Analogic Technologies, Inc. | Process of manufacturing Trench gate semiconductor device having gate oxide layer with multiple thicknesses |
US6518621B1 (en) | 1999-09-14 | 2003-02-11 | General Semiconductor, Inc. | Trench DMOS transistor having reduced punch-through |
US6548860B1 (en) | 2000-02-29 | 2003-04-15 | General Semiconductor, Inc. | DMOS transistor structure having improved performance |
JP3949869B2 (ja) | 2000-03-22 | 2007-07-25 | セイコーインスツル株式会社 | 縦形mosトランジスタ及びその製造方法 |
JP4581179B2 (ja) | 2000-04-26 | 2010-11-17 | 富士電機システムズ株式会社 | 絶縁ゲート型半導体装置 |
EP1170803A3 (en) | 2000-06-08 | 2002-10-09 | Siliconix Incorporated | Trench gate MOSFET and method of making the same |
US6784486B2 (en) * | 2000-06-23 | 2004-08-31 | Silicon Semiconductor Corporation | Vertical power devices having retrograded-doped transition regions therein |
US6309929B1 (en) | 2000-09-22 | 2001-10-30 | Industrial Technology Research Institute And Genetal Semiconductor Of Taiwan, Ltd. | Method of forming trench MOS device and termination structure |
US6653691B2 (en) | 2000-11-16 | 2003-11-25 | Silicon Semiconductor Corporation | Radio frequency (RF) power devices having faraday shield layers therein |
US6710403B2 (en) | 2002-07-30 | 2004-03-23 | Fairchild Semiconductor Corporation | Dual trench power MOSFET |
US6870220B2 (en) | 2002-08-23 | 2005-03-22 | Fairchild Semiconductor Corporation | Method and apparatus for improved MOS gating to reduce miller capacitance and switching losses |
US7345342B2 (en) | 2001-01-30 | 2008-03-18 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
US6683346B2 (en) | 2001-03-09 | 2004-01-27 | Fairchild Semiconductor Corporation | Ultra dense trench-gated power-device with the reduced drain-source feedback capacitance and Miller charge |
WO2002084745A2 (en) * | 2001-04-11 | 2002-10-24 | Silicon Wireless Corporation | Power semiconductor devices and methods of forming same |
JP4823435B2 (ja) | 2001-05-29 | 2011-11-24 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
JP2002373989A (ja) | 2001-06-13 | 2002-12-26 | Toshiba Corp | 半導体装置 |
US7009247B2 (en) | 2001-07-03 | 2006-03-07 | Siliconix Incorporated | Trench MIS device with thick oxide layer in bottom of gate contact trench |
US6882000B2 (en) | 2001-08-10 | 2005-04-19 | Siliconix Incorporated | Trench MIS device with reduced gate-to-drain capacitance |
US6489204B1 (en) | 2001-08-20 | 2002-12-03 | Episil Technologies, Inc. | Save MOS device |
US6621107B2 (en) | 2001-08-23 | 2003-09-16 | General Semiconductor, Inc. | Trench DMOS transistor with embedded trench schottky rectifier |
JP2003177415A (ja) * | 2001-12-07 | 2003-06-27 | Hitachi Ltd | 液晶表示装置 |
DE10212149B4 (de) * | 2002-03-19 | 2007-10-04 | Infineon Technologies Ag | Transistoranordnung mit Schirmelektrode außerhalb eines aktiven Zellenfeldes und reduzierter Gate-Drain-Kapazität |
JP3960091B2 (ja) | 2002-03-20 | 2007-08-15 | 富士電機ホールディングス株式会社 | 半導体装置およびその製造方法 |
US6838722B2 (en) | 2002-03-22 | 2005-01-04 | Siliconix Incorporated | Structures of and methods of fabricating trench-gated MIS devices |
WO2003103036A1 (en) * | 2002-05-31 | 2003-12-11 | Koninklijke Philips Electronics N.V. | Trench-gate semiconductor device and method of manufacturing |
US8629019B2 (en) * | 2002-09-24 | 2014-01-14 | Vishay-Siliconix | Method of forming self aligned contacts for a power MOSFET |
US7576388B1 (en) | 2002-10-03 | 2009-08-18 | Fairchild Semiconductor Corporation | Trench-gate LDMOS structures |
JP2004241413A (ja) | 2003-02-03 | 2004-08-26 | Toshiba Corp | 半導体装置 |
US7638841B2 (en) | 2003-05-20 | 2009-12-29 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
JP4626131B2 (ja) | 2003-07-11 | 2011-02-02 | 富士電機システムズ株式会社 | 絶縁ゲート型半導体装置 |
JP4945055B2 (ja) | 2003-08-04 | 2012-06-06 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
DE10339455B3 (de) | 2003-08-27 | 2005-05-04 | Infineon Technologies Ag | Vertikales Halbleiterbauelement mit einer eine Feldelektrode aufweisenden Driftzone und Verfahren zur Herstellung einer solchen Driftzone |
GB0327791D0 (en) | 2003-11-29 | 2003-12-31 | Koninkl Philips Electronics Nv | Trench insulated gate field effect transistor |
GB0327793D0 (en) | 2003-11-29 | 2003-12-31 | Koninkl Philips Electronics Nv | Trench mosfet |
JP4398719B2 (ja) | 2003-12-25 | 2010-01-13 | 株式会社東芝 | 半導体装置 |
US6906380B1 (en) | 2004-05-13 | 2005-06-14 | Vishay-Siliconix | Drain side gate trench metal-oxide-semiconductor field effect transistor |
DE102004029435B4 (de) | 2004-06-18 | 2017-02-16 | Infineon Technologies Ag | Feldplattentrenchtransistor |
JP2006202931A (ja) | 2005-01-20 | 2006-08-03 | Renesas Technology Corp | 半導体装置およびその製造方法 |
US7453119B2 (en) | 2005-02-11 | 2008-11-18 | Alphs & Omega Semiconductor, Ltd. | Shielded gate trench (SGT) MOSFET cells implemented with a schottky source contact |
WO2006108011A2 (en) * | 2005-04-06 | 2006-10-12 | Fairchild Semiconductor Corporation | Trenched-gate field effect transistors and methods of forming the same |
US7494876B1 (en) | 2005-04-21 | 2009-02-24 | Vishay Siliconix | Trench-gated MIS device having thick polysilicon insulation layer at trench bottom and method of fabricating the same |
JP5350783B2 (ja) | 2005-05-24 | 2013-11-27 | ヴィシェイ−シリコニックス | トレンチ型金属酸化物半導体電界効果トランジスタの製造方法 |
US7504303B2 (en) | 2005-05-26 | 2009-03-17 | Fairchild Semiconductor Corporation | Trench-gate field effect transistors and methods of forming the same |
US20070004116A1 (en) | 2005-06-06 | 2007-01-04 | M-Mos Semiconductor Sdn. Bhd. | Trenched MOSFET termination with tungsten plug structures |
JP2008546216A (ja) | 2005-06-10 | 2008-12-18 | フェアチャイルド・セミコンダクター・コーポレーション | 電荷平衡電界効果トランジスタ |
US7385248B2 (en) | 2005-08-09 | 2008-06-10 | Fairchild Semiconductor Corporation | Shielded gate field effect transistor with improved inter-poly dielectric |
DE102005041322B4 (de) | 2005-08-31 | 2017-03-16 | Infineon Technologies Ag | Trenchtransistorstruktur mit Feldelektrodenanordnung und Herstellungsverfahren hierfür |
DE102005052734B4 (de) | 2005-10-06 | 2012-02-23 | Infineon Technologies Ag | Halbleiterstruktur, Verfahren zum Betreiben einer Halbleiterstruktur und Verfahren zum Herstellen einer Halbleiterstruktur |
US7446374B2 (en) | 2006-03-24 | 2008-11-04 | Fairchild Semiconductor Corporation | High density trench FET with integrated Schottky diode and method of manufacture |
WO2007129261A2 (en) | 2006-05-05 | 2007-11-15 | Nxp B.V. | Trench field effect transistors |
US7319256B1 (en) | 2006-06-19 | 2008-01-15 | Fairchild Semiconductor Corporation | Shielded gate trench FET with the shield and gate electrodes being connected together |
US7544571B2 (en) | 2006-09-20 | 2009-06-09 | Fairchild Semiconductor Corporation | Trench gate FET with self-aligned features |
US7750398B2 (en) | 2006-09-26 | 2010-07-06 | Force-Mos Technology Corporation | Trench MOSFET with trench termination and manufacture thereof |
DE102006045441B4 (de) | 2006-09-26 | 2008-09-25 | Infineon Technologies Austria Ag | Verfahren zur Herstellung einer Halbleiterbauelementanordnung mit einer Trenchtransistorstruktur |
JP2010505270A (ja) | 2006-09-27 | 2010-02-18 | マックスパワー・セミコンダクター・インコーポレイテッド | 窪んだフィールドプレートを備えたパワーmosfet |
US7732842B2 (en) | 2006-12-06 | 2010-06-08 | Fairchild Semiconductor Corporation | Structure and method for forming a planar schottky contact |
US7964913B2 (en) | 2007-01-09 | 2011-06-21 | Maxpower Semiconductor, Inc. | Power MOS transistor incorporating fixed charges that balance the charge in the drift region |
US8035159B2 (en) | 2007-04-30 | 2011-10-11 | Alpha & Omega Semiconductor, Ltd. | Device structure and manufacturing method using HDP deposited source-body implant block |
US8497549B2 (en) | 2007-08-21 | 2013-07-30 | Fairchild Semiconductor Corporation | Method and structure for shielded gate trench FET |
US8686493B2 (en) | 2007-10-04 | 2014-04-01 | Fairchild Semiconductor Corporation | High density FET with integrated Schottky |
JP5604029B2 (ja) | 2007-12-04 | 2014-10-08 | ローム株式会社 | 半導体装置およびその製造方法 |
KR101396124B1 (ko) | 2007-12-21 | 2014-05-19 | 삼성전자주식회사 | 트렌치 형성 방법 및 이를 이용한 반도체 소자의 제조 방법 |
US7910439B2 (en) | 2008-06-11 | 2011-03-22 | Maxpower Semiconductor Inc. | Super self-aligned trench MOSFET devices, methods, and systems |
US7936009B2 (en) | 2008-07-09 | 2011-05-03 | Fairchild Semiconductor Corporation | Shielded gate trench FET with an inter-electrode dielectric having a low-k dielectric therein |
WO2010120704A2 (en) | 2009-04-13 | 2010-10-21 | Maxpower Semiconductor Inc. | Power semiconductor devices, methods, and structures with embedded dielectric layers containing permanent charges |
US9425305B2 (en) | 2009-10-20 | 2016-08-23 | Vishay-Siliconix | Structures of and methods of fabricating split gate MIS devices |
US9419129B2 (en) | 2009-10-21 | 2016-08-16 | Vishay-Siliconix | Split gate semiconductor device with curved gate oxide profile |
US8354711B2 (en) | 2010-01-11 | 2013-01-15 | Maxpower Semiconductor, Inc. | Power MOSFET and its edge termination |
JP5569162B2 (ja) | 2010-06-10 | 2014-08-13 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
JP5580150B2 (ja) | 2010-09-09 | 2014-08-27 | 株式会社東芝 | 半導体装置 |
US8587059B2 (en) | 2011-04-22 | 2013-11-19 | Infineon Technologies Austria Ag | Transistor arrangement with a MOSFET |
US9385132B2 (en) | 2011-08-25 | 2016-07-05 | Micron Technology, Inc. | Arrays of recessed access devices, methods of forming recessed access gate constructions, and methods of forming isolation gate constructions in the fabrication of recessed access devices |
US9070585B2 (en) | 2012-02-24 | 2015-06-30 | Semiconductor Components Industries, Llc | Electronic device including a trench and a conductive structure therein and a process of forming the same |
-
2010
- 2010-08-26 US US12/869,554 patent/US9425305B2/en active Active
- 2010-10-20 EP EP10825637.1A patent/EP2491592B1/en active Active
- 2010-10-20 WO PCT/US2010/053452 patent/WO2011050115A2/en active Application Filing
- 2010-10-20 JP JP2012535348A patent/JP6336706B2/ja active Active
- 2010-10-20 CN CN201610044800.2A patent/CN105655390B/zh active Active
- 2010-10-20 CN CN201080046269.3A patent/CN102598274B/zh active Active
- 2010-10-20 KR KR1020127009376A patent/KR101706996B1/ko active IP Right Grant
-
2016
- 2016-11-18 JP JP2016225025A patent/JP2017085112A/ja active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020036319A1 (en) * | 1998-10-26 | 2002-03-28 | Baliga Bantval Jayant | Vertical MOSFETs having trench-based gate electrodes within deeper trench-based source electrodes and methods of forming same |
US20030086296A1 (en) * | 2001-04-24 | 2003-05-08 | Meng-Yi Wu | Method of forming and operating trench split gate non-volatile flash memory cell structure |
US20030201502A1 (en) * | 2002-02-26 | 2003-10-30 | Taiwan Semiconductor Manufacturing Company | Method to fabricate self-aligned source and drain in split gate flash |
US20040038479A1 (en) * | 2002-08-20 | 2004-02-26 | Taiwan Semiconductor Manufacturing Company | Structure and fabricating method with self-aligned bit line contact to word line in split gate flash |
US20040084721A1 (en) * | 2002-11-05 | 2004-05-06 | Fairchild Semiconductor Corporation | Trench structure having one or more diodes embedded therein adjacent a PN junction and method of forming the same |
US20050151190A1 (en) * | 2003-11-14 | 2005-07-14 | Infineon Technologies Ag | Power transistor arrangement and method for fabricating it |
CN101180737A (zh) * | 2003-12-30 | 2008-05-14 | 飞兆半导体公司 | 功率半导体器件及制造方法 |
US20060113577A1 (en) * | 2004-09-28 | 2006-06-01 | Nec Electronics Corporation | Semiconductor device |
US20070155104A1 (en) * | 2006-01-05 | 2007-07-05 | Marchant Bruce D | Power device utilizing chemical mechanical planarization |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107731900A (zh) * | 2017-10-24 | 2018-02-23 | 贵州芯长征科技有限公司 | 降低导通压降的mosfet结构及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2011050115A3 (en) | 2011-08-11 |
JP2013508980A (ja) | 2013-03-07 |
EP2491592B1 (en) | 2019-02-27 |
JP2017085112A (ja) | 2017-05-18 |
CN105655390B (zh) | 2018-11-27 |
KR20120107931A (ko) | 2012-10-04 |
JP6336706B2 (ja) | 2018-06-06 |
CN102598274B (zh) | 2016-02-24 |
US9425305B2 (en) | 2016-08-23 |
EP2491592A2 (en) | 2012-08-29 |
US20110210406A1 (en) | 2011-09-01 |
KR101706996B1 (ko) | 2017-02-15 |
WO2011050115A2 (en) | 2011-04-28 |
EP2491592A4 (en) | 2014-03-26 |
CN105655390A (zh) | 2016-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102598274A (zh) | 分栅式场效应晶体管 | |
CN111933710B (zh) | 碳化硅器件的元胞结构、其制备方法及碳化硅器件 | |
CN102694009B (zh) | 半导体器件及其制造方法 | |
CN101840935B (zh) | Soi横向mosfet器件 | |
TWI489559B (zh) | 用三個或四個遮罩製備的氧化物終端溝槽 | |
US8587053B2 (en) | Semiconductor device having reduced on-resistance characteristics | |
CN1881613A (zh) | 高压金属氧化物半导体元件 | |
US9818743B2 (en) | Power semiconductor device with contiguous gate trenches and offset source trenches | |
JP2012156333A (ja) | 半導体素子 | |
CN103022130A (zh) | 半导体装置 | |
CN101803030A (zh) | 半导体功率装置的制造方法 | |
JP2011187693A (ja) | 半導体装置 | |
CN102832237B (zh) | 一种槽型半导体功率器件 | |
CN104091824B (zh) | 半导体装置 | |
CN102694024A (zh) | 半导体器件 | |
CN112216745B (zh) | 高压非对称结构ldmos器件及其制备方法 | |
TWI528423B (zh) | 用於製備半導體元件的方法及半導體元件 | |
US10665712B2 (en) | LDMOS device with a field plate contact metal layer with a sub-maximum size | |
CN103222058A (zh) | 垂直扩散金属氧化物半导体场效晶体管及其制作方法 | |
US9041142B2 (en) | Semiconductor device and operating method for the same | |
CN111916497B (zh) | 一种具有浮空电极的屏蔽栅功率mosfet及其制造方法 | |
CN103681821A (zh) | 半导体器件 | |
US9633852B2 (en) | Semiconductor structure and method for forming the same | |
CN107863387B (zh) | 一种横向功率器件的高压互连结构 | |
CN206236674U (zh) | 半导体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |