TWI440178B - 半導體功率元件 - Google Patents

Description

半導體功率元件

本發明係有關於一種具有絕緣閘極雙載子電晶體(insulated gate bipolar transistor,IGBT)的半導體元件，特別是有關於一種整合橫向擴散金氧半導體(lateral-diffusion metal-oxide-semiconductor,LDMOS)以及橫向絕緣閘極雙載子電晶體(lateral IGBT)的半導體功率元件，其能夠與採用矽基材的CMOS製程相容。

目前的半導體技術水準已能將控制電路、記憶體、低壓操作電路以及高壓操作電路及元件整合製作在單一晶片上，以降低成本，提高操作效能，其中如垂直擴散金氧半導體(vertical double-diffusion metal-oxide-semiconductor,VDMOS)、絕緣閘極雙載子電晶體(insulated gate bipolar transistor,IGBT)以及橫向擴散金氧半導體(lateral-diffusion metal-oxide-semiconductor,LDMOS)等製作在晶片內的高壓元件，由於具有較佳的切換消率(power switching efficiency)，因此又較常被應用。如熟習該項技藝者所知，前述的高壓元件往往被要求能夠承受較高的崩潰電壓，並且能在較低的阻值下操作。

為了能夠承受較高的崩潰電壓，目前已發展出如雙擴散汲極(double diffused drain,DDD)結構，其可以抑制由於短通道造成的熱載子效應，因此可以避免在高汲極/源極電壓操作時發生電崩潰現象。另一種常見的結構則是橫向擴散金氧半導體(LDMOS)，其優點是具有較高的操作效率，且較平坦的結構設計也使得橫向擴散金氧半導體元件較容易與其它電路整合。

此外，絕緣閘極雙載子電晶體(IGBT)由於同時具備有功率金氧半導體場校電晶體(power MOSFET)的高切換速度(high switching speed)特性以及雙載子電晶體的高輸出(high output)特性的半導體功率元件，故常被應用在功率電子元件中，例如，換流器(inverter)、交換式電源供應器等等。其中，又以橫向絕緣閘極雙載子電晶體(lateral IGBT)較受到注意，因為可以與半導體製程達到較高程度的整合積集度。只是，過去的橫向絕緣閘極雙載子電晶體需製作在矽覆絕緣(silicon-on-insulator,SOI)基板上，其與採用矽基材的CMOS製程不相容，需要額外的光罩以及製造成本。

在這個技術領域中，仍需要一種整合橫向擴散金氧半導體(LDMOS)以及橫向絕緣閘極雙載子電晶體(lateral IGBT)的半導體功率元件，其能夠與採用矽基材的CMOS製程相容。

本發明之主要目的在提供一種整合橫向擴散金氧半導體以及橫向絕緣閘極雙載子電晶體的半導體功率元件，其能夠與採用矽基材的CMOS製程相容。

為達前述目的，本發明較佳實施例提供一種半導體功率元件，包含有一P型矽基底；一深N型井，形成在該P型矽基底中；一P型遞變擴散區域，形成在該深N型井中；一P⁺ 汲極區域，形成在該P型遞變擴散區域中；一第一淺溝絕緣區域，形成在該P型遞變擴散區域中；一第二淺溝絕緣區域，形成在該P型遞變擴散區域中，其中該第一及第二淺溝絕緣區域隔絕該P⁺ 汲極區域；一第三淺溝絕緣區域，設於該深N型井中；一閘極，介於該第二及第三淺溝絕緣之間，並覆蓋住部分的該第二淺溝絕緣區域；一閘極介電層，介於該閘極與該P型矽基底之間；一第一P型井，位於該第三淺溝絕緣區域相對於該閘極的一相反側；以及一P⁺ 源極區域，位於該第一P型井中。

根據本發明另一較佳實施例，本發明一種半導體功率元件，包含有一P型矽基底；一深N型井，形成在該P型矽基底中；一P型遞變擴散區域，形成在該深N型井中；一P⁺ 汲極區域，形成在該P型遞變擴散區域中；一第一淺溝絕緣區域，形成在該P型遞變擴散區域中；一第二淺溝絕緣區域，形成在該P型遞變擴散區域中，其中該第一及第二淺溝絕緣區域隔絕該P⁺ 汲極區域；一第一週邊淺溝絕緣區域，設於該深N型井中；一第一閘極，跨在該第一淺溝絕緣區域與該第一週邊淺溝絕緣區域之間的至少部分的該深N型井以及至少部分的該P型遞變擴散區域之上，且該第一閘極覆蓋住部分的該第一淺溝絕緣區域；一第一閘極介電層，介於該第一閘極與該P型矽基底之間；一第二週邊淺溝絕緣區域，設於該深N型井中；一第二閘極，跨在該第二淺溝絕緣區域與該第二週邊淺溝絕緣區域之間的至少部分的該深N型井以及至少部分的該P型遞變擴散區域之上，且該第二閘極覆蓋住部分的該第二淺溝絕緣區域；一第二閘極介電層，介於該第二閘極與該P型矽基底之間；一源極區域，設於該深N型井中，並介於該第一週邊淺溝絕緣區域與該第一閘極之間；一第一P型井，位於該第二週邊淺溝絕緣區域相對於該第二閘極的一相反側；以及一第一P⁺ 源極區域，位於該第一P型井中。

為了能更進一步了解本發明之特徵及技術內容，請參閱以下有關本發明之詳細說明與附圖。然而所附圖式僅供參考與輔助說明用，並非用來對本發明加以限制者。

本發明係有關於一種整合橫向擴散金氧半導體(LDMOS)以及橫向絕緣閘極雙載子電晶體(lateral IGBT)的半導體功率元件，其能夠與採用矽基材的CMOS製程相容。以下將配合圖式，並列舉較佳實施例，詳細說明本發明的各個技術特徵。然而，所附圖式僅供參考與輔助說明用，並非用來對本發明加以限制者。在不脫離本發明精神之原則下，熟習該項技藝者應能理解說明書中的各個實施例的細節可能還可以做些許的變化與修改。

請同時參閱第1圖及第2圖，其中第1圖是依據本發明較佳實施例所繪示的具有橫向絕緣閘極雙載子電晶體(lateral IGBT)的半導體功率元件1的佈局示意圖，第2圖繪示的是沿著第1圖中的切線I-I’所視的剖面示意圖。如第1圖及第2圖所示，本發明半導體功率元件1係形成在一P型矽基底10中，且在P型矽基底10上形成有兩相鄰的閘極32a及閘極32b。其中，閘極32a及閘極32b可以互相電連接。在P型矽基底10與閘極32a及閘極32b之間，分別形成有閘極介電層34a及閘極介電層34b。在P型矽基底10中，形成有一深N型井12。

本發明半導體功率元件1另包含形成在深N型井12的一P型遞變擴散區域14。另可選擇在P型遞變擴散區域14下方形成一P型井16。在P型遞變擴散區域14內形成有一淺溝絕緣區域22以及一淺溝絕緣區域24，使得淺溝絕緣區域22以及淺溝絕緣區域24將同樣形成在P型遞變擴散區域14內的一P⁺ 汲極區域142隔絕起來。根據本發明之較佳實施例，P⁺ 汲極區域142約略位於閘極32a及閘極32b之間的中點位置，淺溝絕緣區域22位於P⁺ 汲極區域142與閘極32a之間，而淺溝絕緣區域24位於P⁺ 汲極區域142與閘極32b之間。閘極32a橫向延伸到淺溝絕緣區域22，並且覆蓋住部分的淺溝絕緣區域22，而閘極32b橫向延伸到淺溝絕緣區域24，並且覆蓋住部分的淺溝絕緣區域24。

本發明半導體功率元件1另包含週邊淺溝絕緣區域26以及週邊淺溝絕緣區域28，可用來隔絕半導體功率元件1。在閘極32a相對於P⁺ 汲極區域142的相反側，本發明半導體功率元件1另包含一形成在深N型井12中的源極區域130，其介於週邊淺溝絕緣區域26與閘極32a之間。根據本發明之較佳實施例，前述的源極區域130包含有一接近閘極32a的P⁺ 源極區域132以及一毗鄰P⁺ 源極區域132的N⁺ 區域134。前述的源極區域130另包含有一包圍住互相毗鄰的P⁺ 源極區域132及N⁺ 區域134的N型井13。

此外，在閘極32b相對於P⁺ 汲極區域142的相反側，本發明半導體功率元件1另包含一形成在深N型井12中的N型井15，其介於閘極32b與週邊淺溝絕緣區域28之間，且N型井15可以延伸到週邊淺溝絕緣區域28的下方。值得注意的是，閘極32b不會覆蓋住週邊淺溝絕緣區域28。在週邊淺溝絕緣區域28相對於N型井15的相反側，另包括有一P型井18，且P型井18可以延伸到週邊淺溝絕緣區域28的下方。在P型井18中，形成有一P⁺ 源極區域182。P⁺ 源極區域182可作為一橫向PNP絕緣閘極雙載子電晶體1a(如第2圖中虛線所指)的集極(collector)。

根據本發明之較佳實施例，橫向PNP絕緣閘極雙載子電晶體1a包括P型遞變擴散區域14；形成在P型遞變擴散區域14中的P⁺ 汲極區域142、淺溝絕緣區域22及淺溝絕緣區域24；形成在P型遞變擴散區域14下方的P型井16；跨在部分的淺溝絕緣區域24上方的閘極32b；介於閘極32b以及P型矽基底10之間的閘極介電層34b；在閘極32b相對於淺溝絕緣區域24的相反側的N型井15；週邊淺溝絕緣區域28；在週邊淺溝絕緣區域28相對於N型井15的相反側的P型井18；以及形成在P型井18中的P⁺ 源極區域182，其中，P⁺ 汲極區域142作為橫向PNP絕緣閘極雙載子電晶體1a的射極(emitter)，P⁺ 源極區域182作為橫向PNP絕緣閘極雙載子電晶體1a的集極，深N型井12作為橫向PNP絕緣閘極雙載子電晶體1a的基極(base)。本發明半導體功率元件1係將橫向擴散金氧半導體(LDMOS)與橫向PNP絕緣閘極雙載子電晶體1a整合在一起，其能夠與採用矽基材的CMOS製程相容。

第3圖是依據本發明另一較佳實施例所繪示的橫向PNP絕緣閘極雙載子電晶體1b的剖面示意圖。如第3圖所示，橫向PNP絕緣閘極雙載子電晶體1b包括一形成在P型矽基底10中的深N型井12；形成在深N型井12中的P型遞變擴散區域14；形成在P型遞變擴散區域14中的P⁺ 汲極區域142、淺溝絕緣區域22及淺溝絕緣區域24；形成在P型遞變擴散區域14下方的P型井16；閘極32b；閘極介電層34b；週邊淺溝絕緣區域28；在週邊淺溝絕緣區域28相對於閘極32b的相反側的P型井18；以及形成在P型井18中的P⁺ 源極區域182。同樣的，P⁺ 汲極區域142作為橫向PNP絕緣閘極雙載子電晶體1b的射極，P⁺ 源極區域182作為橫向PNP絕緣閘極雙載子電晶體1b的集極，深N型井12作為橫向PNP絕緣閘極雙載子電晶體1b的基極。

第3圖中的橫向PNP絕緣閘極雙載子電晶體1b與第2圖中的橫向PNP絕緣閘極雙載子電晶體1a之間的差別包括：(1)橫向PNP絕緣閘極雙載子電晶體1b的閘極32b覆蓋住部分的週邊淺溝絕緣區域28；以及(2)橫向PNP絕緣閘極雙載子電晶體1b省略了第2圖中橫向PNP絕緣閘極雙載子電晶體1a的N型井15。

第4圖是依據本發明又另一較佳實施例所繪示的橫向PNP絕緣閘極雙載子電晶體1c的剖面示意圖。如第4圖所示，橫向PNP絕緣閘極雙載子電晶體1c為一對稱的結構，其係形成在P型矽基底10中的深N型井12。橫向PNP絕緣閘極雙載子電晶體1c包括形成在深N型井12中的P型遞變擴散區域14；形成在P型遞變擴散區域14中的P⁺ 汲極區域142、淺溝絕緣區域22及淺溝絕緣區域24；形成在P型遞變擴散區域14下方的P型井16；閘極32a及32b；閘極介電層34a及34b；以及週邊淺溝絕緣區域26、28。

在閘極32b相對於P⁺ 汲極區域142的相反側，於深N型井12中形成有一N型井15，且N型井15介於閘極32b與週邊淺溝絕緣區域28之間。且，N型井15可以延伸到週邊淺溝絕緣區域28的下方。值得注意的是，閘極32b不會覆蓋住週邊淺溝絕緣區域28。在週邊淺溝絕緣區域28相對於N型井15的相反側，另包括有P型井18，且P型井18可以延伸到週邊淺溝絕緣區域28的下方。在P型井18中，形成有一P⁺ 源極區域182。

在閘極32a相對於P⁺ 汲極區域142的相反側，於深N型井12中形成有一N型井35，且N型井35介於閘極32a與週邊淺溝絕緣區域26之間。同樣的，N型井35可以延伸到週邊淺溝絕緣區域26的下方。閘極32a不會覆蓋住週邊淺溝絕緣區域26。在週邊淺溝絕緣區域26相對於N型井35的相反側，另包括有P型井38，且P型井38可以延伸到週邊淺溝絕緣區域26的下方。在P型井38中，形成有一P⁺ 源極區域382。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

1．．．半導體功率元件

1a．．．半導體功率元件

1b．．．半導體功率元件

1c．．．半導體功率元件

10．．．P型矽基底

12．．．深N型井

13．．．N型井

130．．．源極區域

132．．．P⁺ 源極區域

134．．．N⁺ 區域

14．．．P型遞變擴散區域

142．．．P⁺ 汲極區域

15．．．N型井

16．．．P型井

18．．．P型井

182．．．P⁺ 源極區域

22．．．淺溝絕緣區域

24．．．淺溝絕緣區域

26．．．週邊淺溝絕緣區域

28．．．週邊淺溝絕緣區域

32a．．．閘極

32b．．．閘極

34a．．．閘極介電層

34b．．．閘極介電層

35．．．N型井

38．．．P型井

382．．．P⁺ 汲極區域

第1圖是依據本發明較佳實施例所繪示的具有橫向絕緣閘極雙載子電晶體的半導體功率元件的佈局示意圖。

第2圖繪示的是沿著第1圖中的切線I-I’所視的剖面示意圖。

第3圖是依據本發明另一較佳實施例所繪示的橫向PNP絕緣閘極雙載子電晶體的剖面示意圖。

第4圖是依據本發明又另一較佳實施例所繪示的橫向PNP絕緣閘極雙載子電晶體的剖面示意圖。

1．．．半導體功率元件

1a．．．半導體功率元件

10．．．P型矽基底

12．．．深N型井

13．．．N型井

130．．．源極區域

132．．．P⁺ 源極區域

134．．．N⁺ 區域

14．．．P型遞變擴散區域

142．．．P⁺ 汲極區域

15．．．N型井

16．．．P型井

18．．．P型井

182．．．P⁺ 源極區域

22．．．淺溝絕緣區域

24．．．淺溝絕緣區域

26．．．週邊淺溝絕緣區域

28．．．週邊淺溝絕緣區域

32a．．．閘極

32b．．．閘極

34a．．．閘極介電層

34b．．．閘極介電層

Claims (17)

1. 一種半導體功率元件，包含有：一P型矽基底；一深N型井，形成在該P型矽基底中；一P型遞變擴散區域，形成在該深N型井中；一P⁺ 汲極區域，形成在該P型遞變擴散區域中；一第一淺溝絕緣區域，形成在該P型遞變擴散區域中；一第二淺溝絕緣區域，形成在該P型遞變擴散區域中，其中該第一及第二淺溝絕緣區域隔絕該P⁺ 汲極區域；一第三淺溝絕緣區域，設於該深N型井中；一閘極，介於該第二及第三淺溝絕緣之間，並覆蓋住部分的該第二淺溝絕緣區域；一閘極介電層，介於該閘極與該P型矽基底之間；一第一P型井，位於該第三淺溝絕緣區域相對於該閘極的一相反側；以及一P⁺ 源極區域，位於該第一P型井中。
2. 如申請專利範圍第1項所述之半導體功率元件，其中該半導體功率元件另包含一形成在該深N型井中的一N型井，介於該閘極與該第三淺溝絕緣區域之間。
3. 如申請專利範圍第1項所述之半導體功率元件，其中該半導體功 率元件另包含一形成在該P型遞變擴散區域下方的一第二P型井。
4. 如申請專利範圍第1項所述之半導體功率元件，其中該P⁺ 汲極區域作為一橫向絕緣閘極雙載子電晶體的射極。
5. 如申請專利範圍第4項所述之半導體功率元件，其中該P⁺ 源極區域作為該橫向絕緣閘極雙載子電晶體的集極。
6. 如申請專利範圍第4項所述之半導體功率元件，其中該橫向絕緣閘極雙載子電晶體係為一橫向PNP絕緣閘極雙載子電晶體。
7. 如申請專利範圍第1項所述之半導體功率元件，其中該閘極覆蓋住部分的該第三淺溝絕緣區域。
8. 一種半導體功率元件，包含有：一P型矽基底；一深N型井，形成在該P型矽基底中；一P型遞變擴散區域，形成在該深N型井中；一P⁺ 汲極區域，形成在該P型遞變擴散區域中；一第一淺溝絕緣區域，形成在該P型遞變擴散區域中；一第二淺溝絕緣區域，形成在該P型遞變擴散區域中，其中該第一及第二淺溝絕緣區域隔絕該P⁺ 汲極區域；一第一週邊淺溝絕緣區域，設於該深N型井中； 一第一閘極，跨在該第一淺溝絕緣區域與該第一週邊淺溝絕緣區域之間的至少部分的該深N型井以及至少部分的該P型遞變擴散區域之上，且該第一閘極覆蓋住部分的該第一淺溝絕緣區域；一第一閘極介電層，介於該第一閘極與該P型矽基底之間；一第二週邊淺溝絕緣區域，設於該深N型井中；一第二閘極，跨在該第二淺溝絕緣區域與該第二週邊淺溝絕緣區域之間的至少部分的該深N型井以及至少部分的該P型遞變擴散區域之上，且該第二閘極覆蓋住部分的該第二淺溝絕緣區域；一第二閘極介電層，介於該第二閘極與該P型矽基底之間；一源極區域，設於該深N型井中，並介於該第一週邊淺溝絕緣區域與該第一閘極之間；一第一P型井，位於該第二週邊淺溝絕緣區域相對於該第二閘極的一相反側；以及一第一P⁺ 源極區域，位於該第一P型井中。
9. 如申請專利範圍第8項所述之半導體功率元件，其中該源極區域包含一接近該第一閘極的第二P⁺ 源極區域，以及一毗鄰該第二P⁺ 源極區域的一N⁺ 區域。
10. 如申請專利範圍第9項所述之半導體功率元件，其中該第二P⁺ 源極區域以及該N⁺ 區域形成在一第一N型井中。
11. 如申請專利範圍第10項所述之半導體功率元件，其中該第一閘 極跨在部分的該第一N型井上。
12. 如申請專利範圍第8項所述之半導體功率元件，其中該第一閘極與該第二閘極彼此電連接在一起。
13. 如申請專利範圍第8項所述之半導體功率元件，其中在該第二閘極與該第二週邊淺溝絕緣區域之間的該深N型井中另形成有一第二N型井。
14. 如申請專利範圍第8項所述之半導體功率元件，其中一第二P型井位於該P型遞變擴散區域下方。
15. 如申請專利範圍第8項所述之半導體功率元件，其中該P⁺ 汲極區域作為一橫向絕緣閘極雙載子電晶體的射極。
16. 如申請專利範圍第15項所述之半導體功率元件，其中該第一P⁺ 源極區域作為該橫向絕緣閘極雙載子電晶體的集極。
17. 如申請專利範圍第15項所述之半導體功率元件，其中該橫向絕緣閘極雙載子電晶體係為一橫向PNP絕緣閘極雙載子電晶體。