JP2011507140A - 電力削減機能を有する不揮発性半導体メモリデバイス - Google Patents

電力削減機能を有する不揮発性半導体メモリデバイス Download PDF

Info

Publication number
JP2011507140A
JP2011507140A JP2010538286A JP2010538286A JP2011507140A JP 2011507140 A JP2011507140 A JP 2011507140A JP 2010538286 A JP2010538286 A JP 2010538286A JP 2010538286 A JP2010538286 A JP 2010538286A JP 2011507140 A JP2011507140 A JP 2011507140A
Authority
JP
Japan
Prior art keywords
memory device
semiconductor memory
signal
instruction
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010538286A
Other languages
English (en)
Other versions
JP5574972B2 (ja
JP2011507140A5 (ja
Inventor
オー，ハクジュン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mosaid Technologies Inc
Original Assignee
Mosaid Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mosaid Technologies Inc filed Critical Mosaid Technologies Inc
Publication of JP2011507140A publication Critical patent/JP2011507140A/ja
Publication of JP2011507140A5 publication Critical patent/JP2011507140A5/ja
Application granted granted Critical
Publication of JP5574972B2 publication Critical patent/JP5574972B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)

Abstract


不揮発性半導体メモリデバイスは、（ｉ）入力クロックを受信するための入力、および消去命令を含むコントローラ発行の命令を受信するための一組のデータラインを有するインターフェースと；（ｉｉ）フィードバックループ構造の回路構成要素を有し、かつ基準クロックによってドライブされるモジュールと；（ｉｉｉ）基準クロックが入力クロックをトラッキングする第１の状態と、基準クロックが入力クロックから切り離される第２の状態との間で制御可能に切り換えするクロック制御回路と；（ｉｖ）命令を認識し、かつ、消去命令を認識することに応答して、クロック制御回路を、基準クロックが入力クロックをトラッキングする第１の状態から、基準クロックが入力クロックから切り離された第２の状態に切り換える、命令処理ユニットと；を有する。基準クロックが入力クロックから切り離されている場合には、基準クロックが入力クロックをトラッキングしている場合より、モジュールは、より少ないパワーを消費する。

Description

本発明は、電力削減機能を有する不揮発性半導体メモリデバイスに関する。
［出願についてのクロス・リファレンス］
本出願は、米国特許法（３５ＵＳＣ）１１９条（ｅ）の下で２００７年１２月２１日に出願された米国仮出願の出願番号第６１／０１５７２４号の利益を享受し、この引用をもって本願明細書に組み込まれたものとする。
本出願は、また、米国特許法（３５ＵＳＣ）１１９条（ｅ）の下で２００８年４月２９日に出願された米国仮出願の出願番号第６１／０４８７３７号の利益を享受し、この引用をもって、本願明細書に組み込まれたものとする。
［背景］
不揮発性メモリは、主に変更される可能性がある持続的なデータを記憶する様々な目的のために使用される。不揮発性の書き換え可能メモリの現実的応用としては、デジタル画像、コンピュータファイル、デジタル的に記録された音楽その他の記憶が含まれる。したがって、不揮発性の書換え可能メモリ素子は、電子機器（例えばコンピュータ、デジタル・カメラ、ＭＰ３プレーヤ、留守番電話、携帯電話、など）に日常的に利用される。
書換えを可能とする不揮発性メモリデバイスによって物理的にデータが記憶される状況をよく目にする。多くのコンピュータ・ハードディスクにおいて見られるように、１つの例は磁気ディスクを使用することが挙げられる。他の例としては、ＣＤ−Ｒ／Ｗのような光ディスクの使用である。他の例としては、電気的に消去可能、およびプログラム可能な読出し専用メモリ（ＥＥＰＲＯＭ）のような固体メモリ回路がある。この具体例はフラッシュメモリ・デバイスである。フラッシュメモリ・デバイスは、１つのオペレーションにおいて、１つの大きな不揮発性メモリ・セルを消去するために高電圧を利用する。これらのセルを新しいデータによって再プログラムすることを可能とする。それらのロバスト性、利便性、および低コストによって、フラッシュメモリ・デバイスは不揮発性メモリの市場において大きく普及している。そして、不揮発性メモリを求める要求は、高くなってきている。
米国特許出願第１１／７７９，６８５号（発明の名称：フラッシュメモリに対する部分的なブロック消去アーキテクチャ）
「Ｏｐｅｎ ＮＡＮＤ Ｆｌａｓｈ Ｉｎｔｅｒｆａｃｅ Ｓｐｅｃｉｆｉｃａｔｉｏｎ」、Ｒｅｖｉｓｉｏｎ ２．０、２００８年２月２７日
フラッシュメモリが始めて導入されて以降、技術的改良がなされ、高速で作動するフラッシュメモリ・デバイスが可能となった。このことは、例えば民生用への応用の幅を更に拡大し、例えば、ビデオおよび写真に関連して、フラッシュメモリ・デバイスが使用され得るようになってきている。しかしながら、複数のデバイスから大量で高速のメモリ記憶を伝送する場合に、フラッシュメモリ・デバイスにおける、より速いオペレーションは、ある種の課題を伴うこととなる。特に、フラッシュメモリの消費電力は、動作周波数につれて増加するため、作成されたメモリ記憶の全体の容量は、かなり制限されることとなる。このような状況において、少ない電力消費を有する不揮発性半導体メモリデバイスの必要性が明らかに存在する。
［概要］
本発明の第１の態様は、不揮発性の半導体メモリデバイスを提供する。不揮発性半導体メモリデバイスであって、（ｉ）インターフェースを有し、該インターフェースは、入力クロック信号を受信するための入力ポートと、コントローラから発行され、消去命令を含む、一組の命令を受信するためのデータラインとを有し、（ｉｉ）フィードバックループ構造をなす回路構成要素を有し、基準クロックによってドライブされるモジュールと、（ｉｉｉ）前記基準クロックが前記入力クロック信号をトラッキングする第１のオペレーション状態、および前記基準クロックが前記入力クロック信号から切り離される第２のオペレーション状態の間で制御可能に切り換えをすることが可能なクロック制御回路と、（ｉｖ）前記消去命令を認識することに応答して、前記コントローラ発行の前記命令を認識し、前記クロック制御回路を、前記オペレーション状態から前記第２のオペレーション状態に切り換えさせる命令処理ユニットとを有する。前記基準クロックが前記入力クロック信号をトラッキングする場合は、前記モジュールは第１の量のパワーを消費し、かつ前記基準クロックが前記入力クロック信号から切り離された場合は、前記モジュールは前記第１の量より小さいパワーの第２の量のパワーを消費する。
本発明の第２の態様は不揮発性半導体メモリデバイスを提供する。不揮発性半導体メモリデバイスであって、入力クロック信号を提供するための第１の手段と、フィードバックループ構造の回路構成要素を有し、かつ基準クロックによってドライブされる第２の手段と、前記基準クロックが前記入力クロック信号をトラッキングする第１のオペレーション状態と、前記基準クロックが前記入力クロック信号から切り離された第２のオペレーション状態との間で制御可能に切り換えをするための第３の手段と、コントローラ発行の消去命令を含む命令を認識し、前記消去命令を認識することに応答して前記第３の手段の前記オペレーション状態を変化させるための第４の手段とを有する。前記基準クロックが前記入力クロック信号をトラッキングする場合、前記第２の手段はパワーの第１の量を消費し、かつ、前記基準クロックが前記入力クロック信号から切り離された場合、前記第２の手段はパワーの前記第１の量より少ないパワーの第２の量を消費する。
第３の本発明の態様は、不揮発性半導体メモリデバイスによってインプリメントされる方法を提供する。本方法は、入力クロック信号が提供され、かつ、フィードバックループ構造の、基準クロックによってドライブされる回路構成要素を有するモジュールを含む不揮発性半導体メモリデバイスによってインプリメントされる方法であって、前記デバイスの第１のオペレーション状態において前記入力クロック信号に追従するようにし、かつ、前記デバイスの第２のオペレーション状態において前記入力クロック信号から切り離されるようにする、前記基準クロックを生成するステップであって、前記基準クロックが前記入力クロック信号を追従する場合、前記モジュールはパワーの第１の量を消費し、かつ、前記基準クロックが前記入力クロック信号から切り離された場合、前記モジュールはパワーの前記第１の量が消費されるより、少ないパワーの第２の量を消費するところのステップと、コントローラから受信される消去命令を認識することに応答して、前記第１のオペレーション状態から前記第２のオペレーション状態に切り換えるために前記デバイスを作動させるステップと、を有する。
第４の本発明の態様はシステムを提供する。これは、システムであって、マスタークロック信号を出し、かつ消去命令を含む命令を出すコントローラと、不揮発性半導体メモリデバイスとを有する。該不揮発性半導体メモリデバイスは、（ｉ）インターフェースを有し、前記マスタークロック信号に関連する入力クロック信号を受信するための入力ポートと、前記コントローラ発行の前記命令を受信するための一組のデータラインと、（ｉｉ）フィードバックループ構造の回路構成要素を有する、基準クロックによってドライブされる、モジュールと（ｉｉｉ）前記基準クロックが前記入力クロック信号をトラッキングする第１のオペレーション状態と、前記基準クロックが前記入力クロック信号から切り離される第２のオペレーション状態との間で制御可能に切り換えすることが可能なクロック制御回路と、（ｉｖ）前記コントローラ発行の前記命令を認識し、かつ前記消去命令を認識することに応答して、前記クロック制御回路を、前記第１のオペレーション状態から前記第２のオペレーション状態に切り換える命令処理ユニットと、を有する。前記基準クロックが前記入力クロック信号をトラッキングする場合、前記モジュールはパワーの第１の量を消費し、かつ、前記基準クロックが前記入力クロック信号から切り離された場合、前記モジュールはパワーの前記第１の量より少ないパワーの第２の量を消費する。
第５の本発明の態様は、コンピュータ可読の記憶媒体を有する。コンピュータ可読の命令を有するコンピュータ可読の記憶媒体であって、命令が処理された場合、前記デバイスの第１のオペレーション状態の場合に入力クロック信号に追従するように、かつ、前記デバイスの第２のオペレーション状態の場合に前記入力クロック信号から切り離されるように、基準クロックを生成するステップであって、前記基準クロックが前記入力クロック信号に追従する場合、パワーの第１の量が、前記基準クロックによってドライブされるフィードバックループ構造の回路構成要素を有するモジュールによって消費され、かつ、前記基準クロックが前記入力クロック信号から切り離された場合、前記モジュールはパワーの前記第１の量より少ないパワーの第２の量を消費するところのステップ、前記デバイスを、コントローラから受信される消去命令を認識することに応答して、前記第１のオペレーション状態から前記第２のオペレーション状態に切り換えるようにするステップ、の機能を有する不揮発性半導体メモリデバイスを提供するために使用される、コンピュータ可読の命令を有するコンピュータ可読の記憶媒体を提供する。
したがって、改良された不揮発性半導体メモリデバイスが提供される。
非限定的な実施例に従って、コントローラ、および不揮発性メモリデバイスを有するメモリシステムを示すブロック図である。 非限定的な実施例に従って、クロック同期ユニットを含む図１の不揮発性メモリデバイスを示すブロック図である。 非限定的な実施例に従って、図２のクロック同期ユニットを示すブロック図である。 他の実施例に従って、図２のクロック同期ユニットを示すブロック図である。 図３Ａのクロック同期ユニットに関連づけられた各種信号の信号遷移を示すタイミング図である。 図３のクロック同期ユニットに関連づけられた各種信号の信号遷移を示すタイミング図である。
［詳細な説明］
図１を参照する。これは、実施例に従って、メモリシステム８０を例示している。メモリシステム８０は、不揮発性メモリデバイス１００に信号接続されたコントローラ９０を有する。コントローラ９０は、また、他のメモリ素子１００Ａに信号接続されてもよい。
コントローラ９０は、９２Ａ．．．９２Ｈの一組のポートを有し、これらは、不揮発性メモリデバイス１００の一組のポート９３Ａ．．．９３Ｈにそれぞれ接続される。コントローラ９０および不揮発性メモリデバイス１００は、それぞれの一組のポート９２Ａ．．．９２Ｈおよび９３Ａ．．．９３Ｈを介して、外部の電気信号９４Ａ．．．９４Ｈを交換する。不揮発性メモリデバイス１００のポート９３Ａ．．．９３Ｈおよびデバイス−外部信号９４Ａ．．．９４Ｈの詳細は、以下に詳述する。
図２は、例示の実施例に従う不揮発性メモリデバイス１００のブロック図である。不揮発性メモリデバイス１００内において、不揮発性メモリ・セルアレイ１１５は、列、および行にアレンジした複数の不揮発性メモリ・セルを有する。各々の不揮発性メモリ・セルは、不揮発性のデータ記憶装置のためのチャージを保持することが可能なフローティングゲート電界効果トランジスタを含む。不揮発性メモリ・セルアレイ１１５の不揮発性メモリ・セルは、フローティングゲートにチャージすることによって、電気的にプログラムされてもよい。
不揮発性メモリ・セルアレイ１１５の列は、ページのブロックに配列されてもよい。非限定的な実施例として、不揮発性メモリ・セルアレイ１１５の列は、１ブロックにつき６４ページの、２０４８ブロックにより構成されてもよい。
この不揮発性メモリデバイス１００は、上述した一組のポート９３Ａ．．．９３Ｈを含むインターフェースを備えている。これらのうち、ポート９３Ｂ、９３Ｃ、９３Ｄ、９３Ｅ、９３Ｆは（また、それぞれ、ＣＥ＃、ＣＬＥ、ＡＬＥ、Ｗ／Ｒ＃、ＣＬＫとラベルが付けられており）、コントローラ９０から不揮発性メモリデバイス１００にデバイス−外部信号を伝送する。ポート９３Ａは（また、Ｒ／Ｂ＃とラベル付けさされており）、不揮発性メモリデバイス１００からコントローラ９０までデバイス−外部信号を伝送する。最後に、ポート９３Ｇおよび９３Ｈは（また、ＤＱＳ、およびＤＱ［０：７］とラベル付けさされており）、不揮発性メモリデバイス１００のオペレーティングモードに従い、いずれの方向にもデバイス−外部信号を伝送可能である。より詳細には、限定されるものではないが、デバイス１００の不揮発性メモリデバイスのポートは以下のものを含む：
− チップイネーブルポート（９３Ｂ、あるいはＣＥ＃とラベル付けされる）：
チップイネーブルポートＣＥ＃は、不揮発性メモリデバイス１００がコントローラ９０によってアクティベートされたかを知ることを可能とする入力ポートである。本願明細書の非限定的な実施例において、チップイネーブルポートＣＥ＃のデバイス−外部信号が付勢（アサート）されていない（ＬＯＷ）場合、このことは、不揮発性メモリデバイス１００が選択されたことを意味する。これに対して、チップイネーブルポートＣＥ＃のデバイス−外部信号が付勢される（ＨＩＧＨ）場合、不揮発性メモリデバイス１００は、選択されていないことを意味する。
− 入力クロックポート（９３Ｆ、ＣＬＫとラベル付けされる）：
入力クロックポートＣＬＫは、不揮発性メモリデバイス１００のオペレーションに同期させるために使用されるクロック信号（システムクロック）を伝達する入力ポートである。したがって、不揮発性メモリデバイス１００がシステムクロックに同期するということは、非同期のものや、独立同期（ｐｌｅｓｉｏｃｈｒｏｎｏｕｓ）なメモリ素子とは異なると理解すべきである。
− 複数のデータライン（９３Ｈは、ＤＱ［０：７］とラベル付けされる）：
データラインＤＱ［０：７］は、コントローラ９０からアドレス、命令、および書込データを伝送し、同じく読込みデータをコントローラ９０へ伝送する。例示の実施例においては、８つのデータラインがあるが、このことは限定と認識してはならない。例えば、他の実施例では、１６個のような、異なる数のデータラインが提供されてもよい。さらに他の可能性も存在する。
− 命令ラッチイネーブルポート（９３Ｃは、ＣＬＥとラベル付けされる）およびアドレスラッチイネーブルポート（９３Ｄは、ＡＬＥとラベル付けされる）：
命令ラッチ・イネーブルＣＬＥおよびアドレスラッチイネーブルポートＡＬＥは、デバイス−外部信号を伝送する。そして、データラインＤＱ［０：７］と並列になっており、アドレス並びに命令および／または書込データのスタートおよび終了を表す。
− データストローブ・ポート（９３Ｇは、ＤＱＳとラベル付けされる）：
データストローブ・ポートＤＱＳは、データラインＤＱ［０：７］の有効データの存在を示すデバイス−外部信号を伝送する。データが不揮発性メモリデバイス１００に書き込まれる場合（非制限的な倍データレートの実施例において）、データストローブ・ポートＤＱＳのデバイス−外部信号がコントローラ９０によって生成され、入力クロックポートＣＬＫのデバイス−外部信号と同じ周波数を有し、９０°−シフトされデータラインＤＱ［０：７］のデバイス−外部信号と中心が合わせられている。データが不揮発性メモリデバイス１００から読み込まれる場合（非制限的な倍データレートの実施例において）、データストローブ・ポートＤＱＳのデバイス−外部信号は、不揮発性メモリデバイス１００によって生成され、入力クロックポートＣＬＫのデバイス−外部信号と同じ周波数を有し、かつデータラインＤＱ［０：７］のデバイス−外部信号とエッジが合わせられている。もちろん、データラインＤＱ［０：７］に有効データがない場合、データストローブ・ポートＤＱＳのデバイス−外部信号は、発振信号が出ていない状態となる。このように、データストローブ・ポートＤＱＳのデバイス−外部信号に発振信号が乗っていない期間と、乗っている期間が存在する。
− 書込／読出ポート（９３Ｅは、Ｗ／Ｒ＃とラベル付けされている）：
書込／読出ポートＷ／Ｒ＃は、データラインＤＱ［０：７］が、コントローラ９０からの書込データを伝送している（すなわち、デバイス−外部信号Ｗ／Ｒ＃がＨＩＧＨである）か、メモリ素子１００からの読込みデータを伝送している（すなわち、デバイス−外部信号Ｗ／Ｒ＃がＬＯＷである）か、を示すデバイス−外部信号を伝送する入力ポートである。
− レディ／ビジー・ポート（９３Ａは、Ｒ／Ｂ＃とラベル付けされている）：
このレディ／ビジー・ポートＲ／Ｂ＃は、不揮発性メモリデバイス１００が、メモリ・セルアレイ１１５にアクセスするための命令を受信できるか（デバイス−外部信号がＨＩＧＨとなる）、または、メモリ・セルアレイ１１５にアクセスするための命令を処理することに対してビジーである（デバイス−外部信号がＬＯＷとなる）かどうかを示すデバイス−外部信号を伝送する出力ポートである。
コントローラ９０は、さまざまな入力ポートにおいて、デバイス−外部信号を変化させることによって、不揮発性メモリデバイス１００の、およびデータラインの挙動を制御する。したがって、不揮発性メモリデバイス１００は、入力ポートおよびデータラインがコントローラ９０からの特定の信号が伝送される時を認識し、かつこれらの信号に基づいて、決定論的な形で応答するように構成される制御ロジック１０１を有する。例えば、制御ロジック１０１は、命令ラッチイネーブルポートＣＬＥのデバイス−外部信号がＨＩＧＨである時、デバイス・ラッチ・イネーブル・ポートＡＬＥのデバイス−外部信号がＬＯＷである時を認識するように構成される。この場合、制御ロジック１０１は、データラインＤＱ［０：７］がコマンド情報であると認識する。したがって、データラインＤＱ［０：７］は、入力レシーバ１０６によって受信され、バッファリングされたクロック信号ＳＢＵＦ＿ＣＬＫの立ち上がりエッジにおいて、入力レジスタ１１２にラッチされ（これは、入力クロックポートＣＬＫのデバイス−外部信号のバッファされたバージョンであって、かつ同じ極性を有し）、コマンド処理ユニット１０９に提供される。命令処理ユニット１０９は、情報がロードされるレジスタ、およびロードした情報を一つ以上の命令にデコードするためのデコーダを含んでもよい。命令処理ユニット１０９は、制御信号を生成し、その幾つかは制御ロジック１０１に供給され、かつ、その他は、クロック同期ユニット２００に供給される。これについては、以下に詳述する。
いくつかの実施例では、メモリ素子１００において、コマンド処理１０９は、制御ロジック１０１と一体化され、他の実施例では、命令処理ユニット１０９は、制御ロジック１０１とは異なったコンポーネントであってもよい。さらに他の実施例において、命令処理ユニット１０９の部分（例えばレジスタ）が制御ロジック１０１と分離され、他の残りの部分が命令処理ユニット１０９と一体化されてもよい。
不揮発性メモリデバイス１００によって処理され得る命令のいくつかの例としては、ブロック消去（ＢＬＯＣＫ ＥＲＡＳＥ）、ページプログラム（ＰＡＧＥ ＰＲＯＧＲＡＭ）、ページリード（ＰＡＧＥ ＲＥＡＤ）、ステータスリード（ＳＴＡＴＵＳ ＲＥＡＤ）が挙げられる。なお、これに限定されるものではない。これらの命令、およびそれらの効果は、非限定的な実施例として、下記に記載されている。
Ａ） ブロック消去（ＢＬＯＣＫ ＥＲＡＳＥ）
制御ロジック１０１がＢＬＯＣＫ ＥＲＡＳＥ命令を認識した場合（より正確には：ＢＬＯＣＫ ＥＲＡＳＥ命令の第1の命令サイクルの指示）、制御ロジック１０１は、その後データラインＤＱ［０：７］においてアドレス情報を受信することを予定するように構成される。命令ラッチイネーブルポートＣＬＥのデバイス−外部信号がＬＯＷであり、かつアドレスラッチイネーブルポートＡＬＥのデバイス−外部信号がＨＩＧＨである場合、データラインＤＱ［０：７］にアドレス情報が存在すると考えられる。データラインＤＱ［０：７］に関する情報は、入力レシーバ１０６によって受信され、バッファリングされたクロック信号ＳＢＵＦ＿ＣＬＫの立ち上がりエッジで、入力レジスタ１１２にラッチされ、かつアドレス・レジスタ１０８に転送される。アドレス情報は、複数アドレス・サイクルにわたっていてもよく、消去される所望のブロックのアドレスを特定する複数のバイトを含んでもよい。完全なアドレス情報は、列ラッチおよびデコーダ１１４へロードされてもよい。
制御ロジック１０１は、その後、データラインＤＱ［０：７］において、ＢＬＯＣＫ ＥＲＡＳＥ命令の第２の命令サイクルの受信を予定するように構成される。命令ラッチイネーブルポートＣＬＥのデバイス−外部信号がＨＩＧＨであり、かつ、アドレスラッチイネーブルポートＡＬＥのデバイス−外部信号がＬＯＷである場合、データラインＤＱ［０：７］の情報は入力レシーバ１０６によって受信され、バッファリングされたクロック信号ＳＢＵＦ＿ＣＬＫの立ち上がりエッジで、入力レジスタ１１２にラッチされ、命令処理ユニット１０９に転送される。命令処理ユニット１０９は、ＢＬＯＣＫ ＥＲＡＳＥ命令の第２の命令サイクルを認識する。
命令処理ユニット１０９は、それから、本願明細書において後述するように、クロック同期ユニット２００によって使用されるＥＲＡＳＥ信号を付勢する。制御ロジック１０１によって、レディ／ビジー・ポートＲ／Ｂ＃のデバイス−外部信号をＬＯＷに変化させ、不揮発性メモリデバイス１００がビジーであることを示す。また、制御ロジック１０１は、所望のブロック内の不揮発性メモリ・セルを消去する高い電圧を印加するために、高電圧発生器１０３を作動させる。現在の技術では、種々の要因に依存して、このオペレーションに、約２ミリ秒〜約１５ミリ秒の範囲の追加の期間が必要な場合がある。
所望のブロックの中の不揮発性メモリ・セルが消去された後、命令処理ユニット１０９は、ＥＲＡＳＥ信号の付勢を解除（de-assert）する。それから、同期を再び回復するための、クロック同期ユニット２００の特定のコンポーネントに必要とされる時間間隔の後、制御ロジック１０１によって、レディ／ビジー・ポートＲ／Ｂ＃のデバイス−外部信号がＨＩＧＨとなる。これによって、不揮発性メモリデバイス１００が他の命令の受信の準備ができたことを示す。
Ｂ） ページプログラム（ＰＡＧＥ ＰＲＯＧＲＡＭ）
制御ロジック１０１が、ＰＡＧＥ ＰＲＯＧＲＡＭ命令を認識（より正確には：ＰＡＧＥ ＰＲＯＧＲＡＭ命令の第１の命令サイクルの指示）した場合、制御ロジック１０１は、その後、データラインＤＱ［０：７］からアドレス情報の受信を予定するように構成される。命令ラッチイネーブルポートＣＬＥのデバイス−外部信号がＬＯＷで、かつアドレスラッチイネーブルポートＡＬＥのデバイス−外部信号がＨＩＧＨである場合、アドレス情報は、データラインＤＱ［０：７］に存在すると考えられる。したがって、データラインＤＱ［０：７］の情報が入力レシーバ１０６によって受信され、バッファリングされたクロック信号ＳＢＵＦ＿ＣＬＫの立ち上がりエッジで入力レジスタ１１２にラッチされ、かつアドレス・レジスタ１０８に転送される。アドレス情報（これは複数アドレス・サイクルにわたってもよい）は、プログラムされる所望のページを特定する複数のバイトを含んでもよい。アドレス情報は、列ラッチおよびデコーダ１１４、および／または、行ラッチおよびデコーダ１１７にロードされてもよい。
制御ロジック１０１は、データラインＤＱ［０：７］の書込データの受信を予定する。これは、コマンドラッチイネーブルポートＣＬＥとアドレスラッチイネーブルポートＡＬＥとの両方のデバイス−外部信号、加えて、書込／読出ポートＷ／Ｒ＃のデバイス−外部信号の全てがＨＩＧＨである場合に生じる。データストローブ・ポートＤＱＳのデバイス−外部信号が追加的に利用される。この場合、入力レシーバ１０６によって受信された書込データは、データストローブ・ポートＤＱＳのデバイス−外部信号の両方のエッジで入力レジスタ１１２にラッチされ、行ラッチおよびデコーダ１１７によって選択され、ページバッファ１１６へロードされる。
コマンドラッチイネーブルポートＣＬＥ、およびアドレスラッチイネーブルポートＡＬＥのデバイス−外部信号の両方がもはやＨＩＧＨでない場合、不揮発性メモリデバイス１００は書込データをラッチすることを停止する。したがって、不揮発性メモリデバイス１００に書き込まれる書込データの量は、コマンドラッチイネーブルポートＣＬＥのデバイス−外部信号、およびアドレスラッチイネーブルポートＡＬＥの両方がＨＩＧＨである時間で判断される。例えば、コマンドラッチイネーブルポートＣＬＥのデバイス−外部信号、およびアドレスラッチイネーブルポートＡＬＥの両方が１０２４のクロックサイクルに対してＨＩＧＨのままであった場合、不揮発性メモリデバイス１００は、（８−ビット幅データバスに対して倍のデータレート・シナリオの場合）２０４８バイトの書込データを受信したこととなろう。
制御ロジック１０１は、その後、データラインＤＱ［０：７］のＰＡＧＥ ＰＲＯＧＲＡＭ命令の第２の命令サイクルの受信を予定するように構成される。
したがって命令ラッチイネーブルポートＣＬＥのデバイス−外部信号がＨＩＧＨ、かつアドレスラッチイネーブルポートＡＬＥのデバイス−外部信号がＬＯＷである場合、データラインＤＱ［０：７］の情報が、入力レシーバ１０６によって受信され、バッファリングされたクロック信号ＳＢＵＦ＿ＣＬＫの立ち上がりエッジで入力レジスタ１１２にラッチされ、かつ命令処理ユニット１０９に転送される。命令処理ユニット１０９は、ＰＡＧＥ ＰＲＯＧＲＡＭ命令の第２の命令サイクルを認識する。
命令処理ユニット１０９は、それから、本願明細書において後述するように、クロック同期ユニット２００によって使用されるＰＲＯＧＲＡＭ信号を付勢する。加えて、制御ロジック１０１によって、レディ／ビジー・ポートＲ／Ｂ＃のデバイス−外部信号をＬＯＷにし、不揮発性メモリデバイス１００がビジーであることを示す。制御ロジック１０１は、それから、不揮発性メモリ・セルアレイ１１５の所望のページにページバッファ１１６の書込データを転送するために、高電圧を印加し、高電圧発生器１０３を作動させる。種々の要因によって、現在の技術において、このオペレーションには、約２００マイクロ秒〜約２ミリ秒の範囲の期間が必要とされてもよい。
所望のページの範囲内の不揮発性メモリ・セルがプログラムされた後、命令処理ユニット１０９は、ＰＲＯＧＲＡＭ信号の付勢を解除する。それから、クロック同期ユニット２００の特定のコンポーネントが同期を再び回復するのに必要な時間間隔の後に、制御ロジック１０１によって、レディ／ビジー・ポートＲ／Ｂ＃のデバイス−外部信号をＨＩＧＨとし、不揮発性メモリデバイス１００が他の命令を受信する準備ができていることを示す。
Ｃ） ページリード（ＰＡＧＥ ＲＥＡＤ）
制御ロジック１０１がＰＡＧＥ ＲＥＡＤ命令を認識した場合（より正確には：ＰＡＧＥ ＲＥＡＤ命令の第1の命令サイクルの指示）、制御ロジック１０１はその後、データラインＤＱ［０：７］のアドレス情報の受信を予定するように構成される。命令ラッチイネーブルポートＣＬＥのデバイス−外部信号がＬＯＷで、かつアドレスラッチイネーブルポートＡＬＥのデバイス−外部信号がＨＩＧＨである場合、アドレス情報はデータラインＤＱ［０：７］に存在すると考えられる。したがって、データラインＤＱ［０：７］の情報は、入力レシーバ１０６によって受信され、バッファリングされたクロック信号ＳＢＵＦ＿ＣＬＫの立ち上がりエッジにおいて、入力レジスタ１１２にラッチされ、そして、アドレス・レジスタ１０８に転送される。複数アドレス・サイクルにわたって転送され得るアドレス情報は、読み込む必要のある所望のページを特定する複数のバイトを有する。アドレス情報は、列ラッチおよびデコーダ１１４および／または行ラッチおよびデコーダ１１７へロードされてもよい。
制御ロジック１０１は、その後データラインＤＱ［０：７］のＰＡＧＥ ＲＥＡＤ命令の第２の命令サイクルの受信を予定するように構成される。命令ラッチイネーブルポートＣＬＥのデバイス−外部信号がＨＩＧＨで、かつアドレスラッチイネーブルポートＡＬＥのデバイス−外部信号がＬＯＷである場合、データラインＤＱ［０：７］の情報は、入力レシーバ１０６によって受信され、バッファリングされたクロック信号ＳＢＵＦ＿ＣＬＫの立ち上がりエッジで入力レジスタ１１２にラッチされ、そして、命令処理ユニット１０９に転送される。命令処理ユニット１０９は、ＰＡＧＥ ＲＥＡＤ命令の第２の命令サイクルを認識する。
加えて、制御ロジック１０１によって、レディ／ビジー・ポートＲ／Ｂ＃のデバイス−外部信号がＬＯＷとされ、これによって不揮発性メモリデバイス１００がビジーであることを示す。制御ロジック１０１は、それから、不揮発性メモリ・セルアレイ１１５の所望のページのセルデータをページバッファ１１６から転送するために、高電圧を印加するべく高電圧発生器１０３を作動させる。種々の要因によって、現在の技術においては、このオペレーションは、約２０マイクロ秒〜約６０マイクロ秒程度の延長期間がかかることもある。
所望のページのコンテンツがページバッファ１１６に転送された後、制御ロジック１０１によって、レディ／ビジー・ポートＲ／Ｂ＃のデバイス−外部信号がＨＩＧＨとなり、不揮発性メモリ１００が、ページバッファ１１６の読込みデータを出力するか、他の命令を受信する用意ができていることを示す。
それから、制御ロジック１０１は、データラインＤＱ［０：７］へ読込みデータを出力するのを予定する。これを実行するために、コマンドラッチイネーブルポートＣＬＥ、およびアドレスラッチイネーブルポートＡＬＥの両方のデバイス−外部信号は、ＨＩＧＨでなければならず、かつ、書込／読出ポートＷ／Ｒ＃のデバイス−外部信号はＬＯＷでなければならない。それから、ページバッファ１１６のデータは、出力レジスタ１１１、および出力ドライバ１０５を経て、データラインＤＱ［０：７］へ出力される。これは、同期した形で行われる。具体的には、ページバッファ１１６からのデータは、行ラッチおよびデコーダ１１７によって選択され、出力レジスタ１１１にロードされる。出力ドライバ１０５は、出力レジスタ１１１から受信した読込みデータをデータラインＤＱ［０：７］へ出力する。読込みデータに対して、クロック同期ユニット２００から受信した同期クロック信号ＳＤＬＬ＿ＣＬＫの立ち上がりおよび立下りエッジを参照する。この点については、詳細に後述する。
一方、出力ドライバ１０５は、データストローブ信号発生器１１３によって生成され、内部的に生成されたデータストローブ信号ＳＤＱＳ＿Ｉを受信する。データラインＤＱ［０：７］に出力される読込みデータがある場合は、内部的に生成されたデータストローブ信号ＳＤＱＳ＿ＩはＨＩＧＨであり、それ以外の場合には、ＬＯＷである。出力ドライバ１０５は内部的に生成されたデータストローブ信号ＳＤＱＳ＿Ｉをデータストローブ・ポートＤＱＳに転送し、上述した同期クロック信号ＳＤＬＬ＿ＣＬＫの立ち上がり及び立下りエッジに同期させる。読込みオペレーションの間、データラインＤＱ［０：７］のデータをラッチするために、データストローブ・ポートＤＱＳのデバイス−外部信号がコントローラ９０によって利用される。
コマンドラッチイネーブルポートＣＬＥのデバイス−外部信号、およびアドレスラッチイネーブルポートＡＬＥの両方は、もはやＨＩＧＨではなくなると、不揮発性メモリデバイス１００は読込みデータを出力することを停止する。したがって、コマンドラッチイネーブルポートＣＬＥおよびアドレスラッチイネーブルポートＡＬＥの両方のデバイス−外部信号がＨＩＧＨである時間の長さによって、不揮発性メモリデバイス１００から読み込まれる読込みデータの量が決定される。例えば、コマンドラッチイネーブルポートＣＬＥおよびアドレスラッチイネーブルポートＡＬＥのデバイス−外部信号が１０２４のクロックサイクルの間ＨＩＧＨであった場合、（８−ビット幅のデータバスに対して倍のデータレート・シナリオの場合）不揮発性メモリデバイス１００は２０４８バイトの読込みデータを出力したことになる。
Ｄ） ステータスリード（ＴＡＴＵＳ ＲＥＡＤ）
制御ロジック１０１がＳＴＡＴＵＳ ＲＥＡＤ命令を認識した場合、制御ロジック１０１は、その後データラインＤＱ［０：７］にステータス情報を出力することを必要とすると予想される。この状況が起きるためには、コマンドラッチイネーブルポートＣＬＥおよびアドレスラッチイネーブルポートＡＬＥの両方のデバイス−外部信号がＨＩＧＨでなければならず、かつ書込／読出ポートＷ／Ｒ＃のデバイス−外部信号はＬＯＷでなければならない。この場合、ステータスレジスタ１０７のコンテンツは、出力レジスタ１１１、および出力ドライバ１０５を介して、データラインにＤＱ［０：７］に出力される。このステータスの読込みオペレーションは、ＤＱＳ信号に同期する形でなされる。
したがって、ＥＲＡＳＥまたはＰＲＯＧＲＡＭ信号は、コントローラ９０から受信される命令に基づいて、命令処理ユニット１０９によって付勢、または付勢解除（デアサート）されることは明らかである。具体的には、命令処理ユニット１０９は、ＢＬＯＣＫ ＥＲＡＳＥ命令の受信に応答して、ＥＲＡＳＥ信号を付勢する。命令処理ユニット１０９は、ＰＡＧＥ ＰＲＯＧＲＡＭ命令の受信に応答して、ＰＲＯＧＲＡＭ信号を付勢する。
不揮発性メモリデバイス１００は他のポートを有しもよく、また、他のデバイス−外部信号を生成するかまたは受信するように構成されてもよいことは、理解されなければならない。例えば、不必要なプログラミングまたは抹消オペレーション（erasure operation）に対してハードウェア保護を提供するライト・プロテクト・ポートが提供され得る。したがって、ライト・プロテクト・ポートのデバイス−外部信号がＬＯＷであると検出された場合、不揮発性メモリデバイス１００は、上述したＰＡＧＥ ＰＲＯＧＲＡＭまたはＢＬＯＣＫ ＥＲＡＳＥ命令を受け入れないよう設定してもよい。
また、不揮発性メモリデバイス１００はレディ／ビジー表示ロジック１０２を有する。これは制御ロジック１０１に接続され、かつ不揮発性メモリデバイス１００がビジーか否かを示す。
クロック同期ユニット２００についての１つの非制限的な例示のための実施例が、図３Ａに記載されている。クロック同期ユニット２００は、上述したバッファリングされたクロック信号ＳＢＵＦ＿ＣＬＫ、および上述したＥＲＡＳＥまたはＰＲＯＧＲＡＭ信号から基準クロックＳＲＥＦ＿ＣＬＫを得るクロック制御回路２１０を有する。クロック制御回路２１０は、遅延ロックループ（ＤＬＬ）２２０に基準クロックＳＲＥＦ＿ＣＬＫを入力する。遅延ロックループ（ＤＬＬ）２２０は、基準クロック信号ＳＤＬＬ＿ＣＬＫを生成する
基準クロック信号ＳＲＥＦ＿ＣＬＫを生成するために、クロック制御回路２１０は、基準クロック信号ＳＲＥＦ＿ＣＬＫがバッファリングされたクロック信号ＳＢＵＦ＿ＣＬＫをトラッキングする第１のオペレーション状態と、基準クロック信号ＳＲＥＦ＿ＣＬＫがバッファリングされたクロック信号ＳＢＵＦ＿ＣＬＫから切り離された第２のオペレーション状態とを、制御できるように切り換える。特に、ＥＲＡＳＥまたはＰＲＯＧＲＡＭ信号が、基準クロック信号ＳＲＥＦ＿ＣＬＫが、バッファリングされたＳＢＵＦ＿ＣＬＫをトラッキングするか、この信号から切断されるかのいずれかにおける役割を果たす。詳細には、非制限的な例示において、ＥＲＡＳＥ信号もＰＲＯＧＲＡＭ信号も命令処理ユニット１０９によって付勢されない場合、クロック制御回路２１０は、第１のオペレーション状態（すなわち、基準クロックＳＲＥＦ＿ＣＬＫが、バッファリングされたクロック信号ＳＢＵＦ＿ＣＬＫをトラッキングする状態）に入る／止まる。逆に、ＥＲＡＳＥ、およびＰＲＯＧＲＡＭ信号のうちの少なくとも１つが命令処理ユニット１０９によって付勢された場合、クロック制御回路２１０は、第２のオペレーション状態（すなわち、基準クロックＳＲＥＦ＿ＣＬＫが、バッファリングされたクロック信号ＳＢＵＦ＿ＣＬＫから切り離された状態）に入る／止まる。
したがって、特定の非限定的な実施例で、クロック制御回路２１０は、ＡＮＤ論理ゲート２１１、およびＮＯＲ論理ゲート２１３を含むように設計されてもよい。ＮＯＲ論理ゲート２１３には、命令処理ユニット１０９からＥＲＡＳＥ、およびＰＲＯＧＲＡＭ信号が供給される。ＡＮＤ論理ゲート２１１の第１の入力は、バッファリングされたクロック信号ＳＢＵＦ＿ＣＬＫである。ＡＮＤ論理ゲート２１１の第２の入力は、ＮＯＲ論理ゲート２１３の出力である信号ＳＤＬＬ＿ＥＮ２である。したがって、ＥＲＡＳＥまたはＰＲＯＧＲＡＭ信号が付勢された場合、ＮＯＲ論理ゲート２１３の信号ＳＤＬＬ＿ＥＮ２はＬＯＷとなり、これによって、ＡＮＤ論理ゲート２１１がディスエーブルされ、その出力信号（すなわち基準クロックＳＲＥＦ＿ＣＬＫ）がＬＯＷとなる。このことは、基準クロックＳＲＥＦ＿ＣＬＫをバッファリングされたクロック信号ＳＢＵＦ＿ＣＬＫから切り離すこととなる。他方、ＥＲＡＳＥ、およびＰＲＯＧＲＡＭが、付勢されていない場合、ＮＯＲ論理ゲート２１３は、信号ＳＤＬＬ＿ＥＮ２をＨＩＧＨとし、これは、ＡＮＤ論理ゲート２１１をイネーブルとし、バッファリングされたクロック信号ＳＢＵＦ＿ＣＬＫが基準クロック信号ＳＲＥＦ＿ＣＬＫをトラッキングし、この信号は、ＤＬＬ２２０に提供される。
１つの別の実施例において、ＡＮＤ論理ゲート２１１は、第三の入力信号ＳＤＬＬ＿ＥＮ１を含む３入力ＡＮＤ論理ゲートであってもよい。入力信号ＳＤＬＬ＿ＥＮ１は、バッファリングされたチップ・イネーブル信号ＳＣＥｂを入力とするインバータ論理ゲート２１２の出力である。バッファリングされたチップ・イネーブル信号ＳＣＥｂは、バッファリングされたバージョンのチップイネーブルポートＣＥ＃のデバイス−外部信号であって、同じ極性を有する。このクロック制御回路２１０の変更態様によって、バッファリングされたチップ・イネーブル信号ＳＣＥｂがＬＯＷの場合（すなわち、不揮発性メモリデバイス１００が選択された場合）には、上述のようにＡＮＤ論理ゲート２１１を動作させる。しかし、バッファリングされたチップ・イネーブル信号ＳＣＥｂがＨＩＧＨの場合、（すなわち、不揮発性メモリデバイス１００が、選択されていない場合）には、ＥＲＡＳＥかＰＲＯＧＲＡＭ信号が付勢されるかどうかにかかわりなく、ＡＮＤ論理ゲート２１１の出力はＬＯＷとなる。
他の代替実施形態では、ＮＯＲ論理ゲート２１３の機能は、クロック制御回路２１０内よりも、他の場所でインプリメントされる。例えば、ＮＯＲ論理ゲート２１３の機能は、命令処理ユニット１０９においてインプリメントすることが可能である。ここでは、ＮＯＲ論理ゲート２１３の出力として例示しているが、処理ユニット１０９自体が、信号ＳＤＬＬ＿ＥＮ２を出力してもよい。
ＤＬＬ２２０は、基準クロックＳＲＥＦ＿ＣＬＫと関連して制御可能な遅延を回路構成要素に含み、同期クロック信号ＳＤＬＬ＿ＣＬＫを生成するためのフィードバックループ構造を有する。制御可能な遅延は、同期クロック信号ＳＤＬＬ＿ＣＬＫを受信する、不揮発性メモリデバイス１００のためのタイミング仕様を満たすよう、出力ドライバ１０５が、データラインＤＱ［０：７］およびデータストローブ・ポートＤＱＳに、デバイス−外部信号を出力することを保証するよう、調整され得る。必要な遅延を達成するために、ＤＬＬ２２０は、可変遅延線２２１を含む従来のＤＬＬとしてインプリメントされてもよい。可変遅延線２２１は、遅延調整信号ＳＳＨＩＦＴに応答して、基準クロックＳＲＥＦ＿ＣＬＫと関連して同期クロック信号ＳＤＬＬ＿ＣＬＫの遅延を変化させる。
フィードバック遅延モデル２２４は、同期クロック信号ＳＤＬＬ＿ＣＬＫに応答して、フィードバック・クロック信号ＳＦＢ＿ＣＬＫを生成する。フィードバック遅延モデル２２４は、以下の内部回路ブロックによって生じる一部の内部遅延を補償するレプリカ遅延モデルを有する。すなわち、
・クロック制御回路２１０のＡＮＤ論理ゲート２１１；
・入力クロックポートＣＬＫでバッファリングされたクロック信号ＳＢＵＦ＿ＣＬＫをデバイス−外部信号から出力する入力バッファ（図示せず）；および／または
・データラインＤＱ［０：７］およびデータストローブ・ポートＤＱＳのデバイス−外部信号のための出力バッファ。
である。
ＤＬＬ２２０は、フィードバック・クロック信号ＳＦＢ＿ＣＬＫ、および基準クロックＳＲＥＦ＿ＣＬＫを受信し、基準クロックＳＲＥＦ＿ＣＬＫとフィードバック・クロック信号ＳＦＢ＿ＣＬＫとの間の位相差を示す値を有する位相エラー信号ＳＰＥを生成する、位相検出器２２２を更に含む。遅延制御２２３は、位相検出器２２２からの位相エラー信号ＳＰＥに応答して、遅延調整信号ＳＳＨＩＦＴを生成し、かつ可変遅延線２２１によって適用される遅延を調整するために、遅延調整信号ＳＳＨＩＦＴを可変遅延線２２１に印加する。
位相検出器２２２、および遅延制御２２３は、基準クロックＳＲＥＦ＿ＣＬＫとフィードバック・クロック信号ＳＦＢ＿ＣＬＫとの間の検出位相差の関数として、可変遅延線２２１によって適用される遅延を調整するために共に作動する。より詳細には、位相検出器２２２、および遅延制御２２３は、基準クロックＳＲＥＦ＿ＣＬＫとフィードバック・クロック信号ＳＦＢ＿ＣＬＫとの間の位相差がほぼ０になるまで、同期クロック信号ＳＤＬＬ＿ＣＬＫの可変遅延を調整するために共に作動する。より詳細には、同期クロック信号ＳＤＬＬ＿ＣＬＫの遅延が調整されるということは、基準クロック信号ＳＲＥＦ＿ＣＬＫの位相がフィードバック・クロック信号ＳＦＢ＿ＣＬＫとほぼ同じになるまで、それに応じてフィードバック遅延モデル２２４からのフィードバック・クロック信号ＳＦＢ＿ＣＬＫが調整されることになる。ＤＬＬ２２０が、可変遅延を、基準クロック信号ＳＲＥＦ＿ＣＬＫとフィードバック・クロック信号ＳＦＢ＿ＣＬＫとの位相シフトがほぼ０に等しくなるような値に調整すると、ＤＬＬ２２０はロックされる。この点で、フィードバック遅延モデル２２４が正確にさまざまな内部遅延をモデル化している場合、入力クロックポートＣＬＫおよび同期クロック信号ＳＤＬＬ＿ＣＬＫのデバイス−外部信号は同期化される。ＤＬＬ２２０の可変遅延線２２１が、多数の遅延段を含み得ることを考えれば、発振クロック信号が可変遅延線２２１で伝搬するように、これらの多数の遅延段の全てが切り換えられる。そして、ＤＬＬ２２０が発振クロック信号を供給されない場合は、省電力化がこの時間の間になされることは明らかである。これは、基準クロック信号ＳＲＥＦ＿ＣＬＫがバッファリングされたクロック信号ＳＢＵＦ＿ＣＬＫから切り離された場合に起こる。そして、これは上述したように、ＥＲＡＳＥまたはＰＲＯＧＲＡＭ信号が付勢された直接的な結果である。全体として、ＤＬＬ２２０によってなされる１秒当たりの信号の遷移の平均は、基準クロックＳＲＥＦ＿ＣＬＫがバッファリングされたクロック信号ＳＢＵＦ＿ＣＬＫから切り離されているときよりも、基準クロックＳＲＥＦ＿ＣＬＫがバッファリングされたクロック信号ＳＢＵＦ＿ＣＬＫにトラッキングしているときの方が少ないことが観測される。これは、特にクロック信号周波数が高い場合に、顕著に省電力がなされることとなる。
ここで図３Ｂを参照すると、これは、他の非制限的な例示のための実施例に従ったクロック同期ユニット２００Ｂを例示している。図３Ｂのクロック同期ユニット２００Ｂは、図３Ａのクロック同期ユニット２００のクロック制御回路２１０と類似している修正されたクロック制御回路２１０Ｂを有する。これらの主な差違は、以下の通りである。具体的には、ＡＮＤ論理ゲート２１１Ｂの第２の入力は、２入力ＯＲ論理ゲート２３４の出力による信号ＳＤＬＬ＿ＥＮである。２入力ＯＲ論理ゲート２３４は、ＮＯＲ論理ゲート２１３（これには、前述のＥＲＡＳＥおよびＰＲＯＧＲＡＭ信号が供給される）の出力、およびインバータ論理ゲート２１２（これには、前述のバッファリングされたチップ・イネーブル信号ＳＣＥｂが供給される）の出力が供給される。
動作において、以下の状況のいずれか一つが満たされるときはいつでも、修正されたクロック制御回路２１０Ｂは、ＡＮＤ論理ゲート２１１Ｂに対し、バッファリングされたクロック信号ＳＢＵＦ＿ＣＬＫを出力させる（これは、基準クロックＳＲＥＦ＿ＣＬＫを伝送する）。すなわち、（ｉ）バッファリングされたチップ・イネーブル信号ＳＣＥｂがＬＯＷであるとき（すなわち、不揮発性メモリデバイス１００が選択されたとき）、または、（ｉｉ）ＥＲＡＳＥおよびＰＲＯＧＲＡＭ信号が付勢されていない場合（＝ＬＯＷ）、が挙げられる。逆にいえば、（ｉ）バッファリングされたチップ・イネーブル信号ＳＣＥｂがＨＩＧＨで、（すなわち、不揮発性メモリデバイス１００が、選択されておらず）、かつ（ｉｉ）ＥＲＡＳＥまたはＰＲＯＧＲＡＭ信号が付勢されている場合（＝ＨＩＧＨ）の両方が成り立つ場合、基準クロックＳＲＥＦ＿ＣＬＫはバッファリングされたクロック信号ＳＢＵＦ＿ＣＬＫから切り離される。
簡単に言えば、図３Ａのクロック制御回路２１０と比較した場合、ＥＲＡＳＥまたはＰＲＯＧＲＡＭ信号が付勢されたとき、図３Ｂの修正されたクロック制御回路２１０Ｂは基準クロックＳＲＥＦ＿ＣＬＫをバッファリングされたクロック信号ＳＢＵＦ＿ＣＬＫから自動的に切り離さず、不揮発性メモリデバイス１００が選択されていないという更なる条件を必要とする。換言すると、不揮発性メモリデバイス１００を選択することは、ＤＬＬ２２０を作動させることとなる。これは、したがってＥＲＡＳＥまたはＰＲＯＧＲＡＭ信号の効果をオーバーライドすることとなる。このことは、結果として図３Ａの回路よりも省電力化は小さいものとなる。これは、それにもかかわらずコントローラ９０から直接に不揮発性メモリデバイス１００のオペレーションに対するより強力なコントロールを可能とする。
図４Ａは、ＢＬＯＣＫ ＥＲＡＳＥオペレーションの間、図３Ａのクロック同期ユニット２００に関連づけられた各種信号の信号遷移を示す、非限定的な実施例のタイミング図である。当業者は、他の命令（例えばＰＡＧＥ ＰＲＯＧＲＡＭ）に対しても類似したタイミング図が提供されることを理解するであろう。例示の実施例を理解するに際して、それらは必要とされないと考えられるため省略する。図４Ａの上部に記載されている制御信号は、コントローラ９０によって出力される。（すなわち、入力クロックポートＣＬＫ、チップイネーブルポートＣＥ＃、書込／読出ポートＷ／Ｒ＃、命令ラッチイネーブルポートＣＬＥ、アドレスラッチイネーブルポートＡＬＥ、データラインＤＱ［０：７］、データストローブ・ポートＤＱＳ、およびレディ／ビジー・ポートＲ／Ｂ＃である。）
時刻ＴｌとＴ７との間で、不揮発性メモリデバイス１００は、第１のサイクルのＢＬＯＣＫ ＥＲＡＳＥ命令（６０ｈ）、行アドレス情報（ＲＡｌ、ＲＡ２及びＲＡ３）、および第二サイクルのＢＬＯＣＫ ＥＲＡＳＥ命令（Ｄ０ｈ）を受信する。不揮発性メモリデバイス１００がＢＬＯＣＫ ＥＲＡＳＥ命令（Ｄ０ｈ）の第二サイクルを受信しデコードした場合、ＥＲＡＳＥ信号が時刻Ｔ８において付勢され、ＳＤＬＬ＿ＥＮ２信号が（ＮＯＲ論理ゲート２１３の出力で）ＬＯＷとなる。それからＡＮＤ論理ゲート２１１は、ＳＤＬＬ＿ＥＮ２信号のＬＯＷ状態によって、ディスエーブルされる。したがって、基準クロックＳＲＥＦ＿ＣＬＫは、時刻Ｔ８付近でＬＯＷ状態となる。その結果、同期クロック信号ＳＤＬＬ＿ＣＬＫは、バッファリングされたコック信号ＳＢＵＦ＿ＣＬＫが周期的動作（toggle）を保つ場合であっても、周期動作を停止する。加えて、レディ／ビジー・ポートＲ／Ｂ＃信号のデバイス−外部信号は、ＬＯＷとなる。
不揮発性メモリデバイス１００は、不揮発性メモリ・セルアレイ１１５において、ｔＢＥＲｓ（ブロック消去時間）として指定される時間、内部「消去・ベリファイ（erase and verify）」オペレーションを実行する。これは、例えば、ＳＬＣ（Ｓｉｎｇｌｅ Ｌｅｖｅｌ Ｃｅｌｌ）タイプＮＡＮＤフラッシュメモリ・デバイスで２ｍｓ、ＭＬＣ（Ｍｕｌｔｉ−Ｌｅｖｅｌ−Ｃｅｌｌ）ＮＡＮＤフラッシュメモリ・デバイスで１５ｍｓであってもよい。不揮発性メモリデバイス１００が、内部「消去・ベリファイ（erase and verify）」オペレーションを実行している間に、ＤＬＬ２２０は、効果的にディスエーブルされる。したがって、それがこの間にイネーブルであった場合より小さい電力消費となる。
時刻Ｔ１４とＴ１５との間の近辺で、不揮発性メモリデバイス１００は、最後の「消去・ベリファイ（erase and verify）」オペレーションを終了させ、かつＥＲＡＳＥ信号はＬＯＷ状態となる。その結果、ＳＤＬＬ＿ＥＮ２信号は時刻Ｔ１５でＨＩＧＨ状態に戻る。それはＡＮＤ論理ゲート２１１をイネーブルする。したがって、基準クロックＳＲＥＦ＿ＣＬＫは再びバッファリングされたクロック信号ＳＢＵＦ＿ＣＬＫをトラッキングし始め、かつ、ＤＬＬ２２０は、基準クロックＳＲＥＦ＿ＣＬＫおよびフィードバック・クロック信号ＳＦＢ＿ＣＬＫに従って、同期クロック信号ＳＤＬＬ＿ＣＬＫをロックしようとする。ＤＬＬ２２０が遅延ロックループを有する場合、同期クロック信号ＳＤＬＬ＿ＣＬＫに対して、再び同期を獲得するのに、一定のクロックサイクルが必要となることは、同業者に明らかである（すなわち、「再ロック（ｒｅ−ｌｏｃｋ）」）。図４Ａのタイミング図は、同期クロック信号ＳＤＬＬ＿ＣＬＫが時刻Ｔ１６ですでにロックされるように、単純化し、短い再ロックシーケンスを前提としている。適切な再ロッキング・シーケンスは、従来技術で公知であり、したがって、ここには記載しない。
同期クロック信号ＳＤＬＬ＿ＣＬＫが再び同期を獲得した場合、レディ／ビジー・ポートＲ／Ｂ＃信号のデバイス−外部信号は、時刻Ｔ１６とＴ１７との間でＨＩＧＨとなる。不揮発性メモリデバイス１００は、そして「レディ（ready）」となり、かつ、コントローラ９０は他の命令（例えば、限定されるものではないがＳＴＡＴＵＳ ＲＥＡＤ、ＰＡＧＥ ＲＥＡＤ、およびＰＡＧＥ ＰＲＯＧＲＡＭ）を発行してもよい。
図４Ｂは、ＢＬＯＣＫ ＥＲＡＳＥオペレーションの間における、図３Ｂのクロック同期ユニット２００Ｂの信号の非限定的な実施例のタイミング図である。以下の例外を除いては、図４Ｂのタイミング図は、図４Ａのそれと類似している。具体的には、時刻Ｔ７とＴ８との間で、ＥＲＡＳＥ信号が付勢された場合であっても、ＡＮＤ論理ゲート２１１Ｂの第２の入力のＳＤＬＬ＿ＥＮ信号がＬＯＷ状態に落ちない点に留意すべきである。これは、バッファリングされたチップ・イネーブル信号ＳＣＥｂ信号がまだ、ＬＯＷ状態（不揮発性メモリデバイス１００が選択されたままであることを意味する）であるという理由からである。これは本実施例においては、クロック信号の分離の効果をオーバーライドする。さもなければ、ＥＲＡＳＥ信号によって制御される。そして、チップイネーブルポートＣＥ＃のデバイス−外部信号が（時刻Ｔ８とＴ９との間で）ＨＩＧＨ状態のとき、バッファリングされたチップ・イネーブル信号ＳＣＥｂもＨＩＧＨ状態となり、そして、ＳＤＬＬ＿ＥＮ信号はＬＯＷ状態となる。このことはＡＮＤ論理ゲート２１１Ｂをディスエーブルにし、そして、ＤＬＬ２２０が不必要にパワーを消費しないように、基準クロック信号ＳＲＥＦ＿ＣＬＫの周期的動作を止める。当業者は、ＤＬＬ２２０の代わりに、クロック同期ユニット２００を利用し、フィードバックループ構造の回路要素を含む他のモジュールを有するようにすることも可能であろう。他のモジュールの実施例としては、フェーズロックドループ（ＰＬＬ）が挙げられる。したがって、ＥＲＡＳＥまたはＰＲＯＧＲＡＭ信号が付勢されるときは、フェーズロックループは停止し得る。
当業者はまた、ＢＬＯＣＫ ＥＲＡＳＥ、ＰＡＧＥ ＰＲＯＧＲＡＭ、ＰＡＧＥ ＲＥＡＤ、およびＳＴＡＴＵＳ ＲＥＡＤ命令の前記説明は単に例示に止まるものであり、そのさまざまな変更態様は本発明の実施例の範囲内において可能であることを理解するであろう。加えて、他の現在または将来の命令は、ＥＲＡＳＥおよび／またはＰＲＯＧＲＡＭ信号の付勢を生起させてもよい。例えば、上述のＢＬＯＣＫ ＥＲＡＳＥ命令に対応する仮想的なＰＡＧＥ ＥＲＡＳＥ命令が考えられる。これは、複数のページ・ブロックの一つのページを消去し、その他のページのブロックには影響を与えないものである。この種の命令の実例はＪｉｎ−Ｋｉ ＫＩＭによる特許文献１に記載されている。そして、この引用をもって、本願明細書に組み入れたものとする。
上記の不揮発性メモリデバイス１００、１００Ａは、様々なタイプの不揮発性メモリ集積回路技術を使用してインプリメントされてもよいことが理解される。たとえば、ＮＡＮＤ Ｆｌａｓｈ ＥＥＰＲＯＭ、ＮＯＲ Ｆｌａｓｈ ＥＥＰＲＯＭ、ＡＮＤ Ｆｌａｓｈ ＥＥＰＲＯＭ、ＤｉＮＯＲ Ｆｌａｓｈ ＥＥＰＲＯＭ、Ｓｅｒｉａｌ Ｆｌａｓｈ ＥＥＰＲＯＭ、Ｒｅａｄ−Ｏｎｌｙ Ｍｅｍｏｒｙ（ＲＯＭ）、Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ ＲＯＭ（ＥＰＲＯＭ）、Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｒａｎｄｏｍ−Ａｃｃｅｓｓ Ｍｅｍｏｒｙ（ＦＲＡＭ）、Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ ＲＡＭ（ＭＲＡＭ）、Ｐｈａｓｅ−Ｃｈａｎｇｅ ＲＡＭ（ＰＣＲＡＭ）が含まれるが、これらに限られるものではない。
実施例においては、特定の信号、クロック信号、およびデータストローブ信号は、シングルエンド信号でもよく、また他の実施例においてこれらの信号は、差動信号でもよい。いずれにしても、これらに限られない。
実施例においては、特定のデバイス特に入力レジスタ１１２、および出力ドライバ１０５が立ち上がりエッジ、立下りエッジまたは立ち上がりエッジおよび立下りエッジの両方に応答してもよい。そして、シングルデータレート（ＳＤＲ）、ダブルデータレート（ＤＤＲ）またはクワドラプルデータレート（ＱＤＲ）の機能を発揮すると理解されなければならない。
図１を再度参照すると、一部の実施例において、このメモリシステム８０は、少なくとも実質的に非特許文献１のフラッシュ標準に準拠してもよい。この引用によって、この文献の全内容は本願明細書に組み込まれたものとする。もちろん、メモリシステム８０は、他の実施例において、ＤＬＬおよび／またはＰＬＬを含むメモリ素子の仕様に基づく一部の他のフラッシュ標準に準拠してもよい。また、一部の実施例において、メモリ素子１００、１００Ａは、少なくとも部分的に上記の機能を、コンピュータ上で動作するソフトウェアプログラムによって提供されてもよい。この種のソフトウェアプログラムは、コンピュータ可読の記憶媒体上において、コンピュータ可読の命令としてエンコードされてもよい。命令は、上述の機能を実現する下位レベルの回路図及び／又は集積回路の構成に変換するものであってもよい。
記載された実施例の適合および修正がなされてもよい。したがって、上記の実施例は、例示的であり限定的でないと捉えるべきである。

Claims (74)

  1. 不揮発性半導体メモリデバイスであって、
    − インターフェースを有し、該インターフェースは：
    − 入力クロック信号を受信するための入力ポートと；
    − コントローラから発行され、消去命令を含む、一組の命令を受信するためのデータラインとを有し、
    更に、当該不揮発性半導体メモリデバイスは：
    − フィードバックループ構造をなす回路構成要素を有し、基準クロックによってドライブされるモジュールと；
    − 前記基準クロックが前記入力クロック信号をトラッキングする第１のオペレーション状態、および前記基準クロックが前記入力クロック信号から切り離される第２のオペレーション状態の間で制御可能に切り換えをすることが可能なクロック制御回路と；
    − 前記コントローラ発行の前記命令を認識し、かつ前記消去命令を認識することに応答して、前記クロック制御回路を、前記第１のオペレーション状態から前記第２のオペレーション状態に切り換えさせる命令処理ユニットと；
    を有し、
    − 前記基準クロックが前記入力クロック信号をトラッキングする場合は、前記モジュールは第１の量のパワーを消費し、かつ前記基準クロックが前記入力クロック信号から切り離された場合は、前記モジュールは前記第１の量より小さいパワーの第２の量のパワーを消費する、
    不揮発性半導体メモリデバイス。
  2. 前記消去命令を認識した前記命令処理ユニットに応答して、ビジーであることを示す信号を出力するための制御回路を更に有する、
    請求項１記載の不揮発性半導体メモリデバイス。
  3. 前記制御回路は、前記命令処理ユニットが前記クロック制御回路を前記第１のオペレーション状態から前記第２のオペレーション状態に切り換えた後、前記デバイスがビジーであることを示す前記信号を出力する、
    請求項２記載の不揮発性半導体メモリデバイス。
  4. 前記命令処理ユニットは、前記消去命令を認識することに応答して、消去動作を開始する、
    請求項１記載の不揮発性半導体メモリデバイス。
  5. 前記消去動作が終了した後、前記命令処理ユニットは、前記クロック制御回路を前記第１のオペレーション状態に切換復帰させる、
    請求項４記載の不揮発性半導体メモリデバイス。
  6. 前記消去動作が終了した後、前記デバイスの準備ができていることを示す信号を出す制御回路、を更に有する請求項５記載の不揮発性半導体メモリデバイス。
  7. 前記クロック同期回路は、
    前記基準クロックが前記入力クロック信号から切り離された場合、同期を失う遅延ロックループを有し、
    前記デバイスの準備ができていることを示す前記信号は、前記クロック制御回路が前記第１のオペレーション状態へ切り換わった後であって、前記遅延ロックループが同期を回復した後に出される、
    請求項６記載の不揮発性半導体メモリデバイス。
  8. 前記消去動作が終了する前に、前記命令処理ユニットは、前記クロック制御回路を、前記第１のオペレーション状態に切換復帰させる、
    請求項４記載の不揮発性半導体メモリデバイス。
  9. 前記デバイスの準備ができていることを示す信号を、前記命令処理ユニットが前記クロック制御回路を前記第１のオペレーション状態に切換復帰させた後に出す、制御回路、
    を有する請求項８記載の不揮発性半導体メモリデバイス。
  10. 前記クロック同期回路は、
    前記基準クロック信号が前記入力クロック信号から切り離された場合、同期を失う遅延ロックループ、を有し、
    前記デバイスの準備ができていることを示す前記信号は、前記クロック制御回路が前記第１のオペレーション状態へ切り換わった後であって、前記遅延ロックループが同期を回復した後に出される、
    請求項９記載の不揮発性半導体メモリデバイス。
  11. 複数の不揮発性メモリ・セルを更に有し、
    前記命令処理ユニットは、少なくともいくつかの前記不揮発性メモリ・セルが消去された後、前記クロック制御回路を、前記第１のオペレーション状態に切換復帰させる、
    請求項１記載の不揮発性半導体メモリデバイス。
  12. 前記モジュールは、
    前記基準クロックに基づいて、同期クロック信号を生成するクロック同期回路、
    を有する請求項１記載の不揮発性半導体メモリデバイス。
  13. 前記クロック同期回路は、遅延ロックループ、を有する請求項１２記載の不揮発性半導体メモリデバイス。
  14. 前記クロック同期回路は、位相ロックループ、を有する請求項１２記載の不揮発性半導体メモリデバイス。
  15. 前記データラインは、読込みデータを前記デバイスから出力する、請求項１２記載の不揮発性半導体メモリデバイス。
  16. 前記同期クロック信号と同期して、データストローブ信号を変化させる出力ドライバ、を有する請求項１５記載の不揮発性半導体メモリデバイス。
  17. 前記出力ドライバは、前記読込みデータの出力を、前記データストローブ信号と同期させる、
    請求項１６記載の不揮発性半導体メモリデバイス。
  18. 前記インターフェースは、前記データストローブ信号を前記デバイスから出力するためのポート、を有する請求項１７記載の不揮発性半導体メモリデバイス。
  19. 前記クロック制御回路は、前記基準クロックに対応する出力を生成するＡＮＤロジック機能をインプリメントし、
    前記ＡＮＤロジック機能は、前記入力クロック信号に対応する第１の入力と、前記消去命令が前記命令処理ユニットによって認識された場合に付勢される信号に対応する第２の入力とを有する、
    請求項１記載の不揮発性半導体メモリデバイス。
  20. 前記命令は、更に異なる命令を有し、かつ
    前記命令処理ユニットは、前記コントローラ発行の前記異なる命令を認識することに応答して、前記クロック制御回路を、前記第１のオペレーション状態から前記第２のオペレーション状態に切り換える、
    請求項１記載の不揮発性半導体メモリデバイス。
  21. 当該不揮発性半導体メモリデバイスは、前記消去命令が前記命令処理ユニットによって認識された場合に付勢される信号に対応する第１の入力と、前記異なる命令が前記命令処理ユニットによって認識された場合に付勢される信号に対応する第２の入力を有するＯＲロジック機能を更にインプリメントする、
    請求項２０記載の不揮発性半導体メモリデバイス。
  22. 複数の不揮発性メモリ・セルを更に有し
    前記異なる命令は、少なくともいくつかの前記不揮発性メモリ・セルをプログラムする命令である、請求項２０記載の不揮発性半導体メモリデバイス。
  23. 前記命令処理ユニットは、少なくともいくつかの前記不揮発性メモリ・セルがプログラムされた後、前記クロック制御回路を、前記第１のオペレーション状態に切換復帰させる、
    請求項２２記載の不揮発性半導体メモリデバイス。
  24. 前記異なる命令は、ＰＡＧＥ ＰＲＯＧＲＡＭ命令である、請求項２２記載の不揮発性半導体メモリデバイス。
  25. 前記インターフェースは、前記コントローラからデバイス選択信号を受信するための入力ポートを有し、前記デバイス選択信号は、前記デバイスが選択されたかまた非選択とされたかどうかを示す、
    請求項１記載の不揮発性半導体メモリデバイス。
  26. 前記命令処理ユニットは、前記デバイス選択信号が前記デバイスを選択したことを示すときでも、前記クロック制御回路を前記第２のオペレーション状態へ切り換えることを可能とする、
    請求項２５記載の不揮発性半導体メモリデバイス。
  27. 前記命令処理ユニットは、前記デバイスが非選択とされたことを、前記デバイス選択信号が示さない限り、前記クロック制御回路が前記第２のオペレーション状態へ切り換わるのを防止する、
    請求項２５記載の不揮発性半導体メモリデバイス。
  28. 前記基準クロックが前記入力クロック信号をトラッキングする場合、前記モジュールはユニット時間につき第１の平均数の信号遷移を遂行し、かつ、
    前記基準クロックが前記入力クロック信号から切り離された場合、前記モジュールはユニット時間につき前記第１の平均数の信号遷移より少ない、ユニット時間につき第２の平均数の信号遷移を遂行する、
    請求項１記載の不揮発性半導体メモリデバイス。
  29. 前記コントローラ発行の前記命令は、エンコードされ、
    前記命令処理ユニットは、デコーダを含み、かつ、
    前記コントローラ発行の特定の命令を認識するために、前記デコーダは、前記特定の命令をデコードする
    請求項１記載の不揮発性半導体メモリデバイス。
  30. 前記消去命令は、ＢＬＯＣＫ ＥＲＡＳＥ命令である、請求項１記載の不揮発性半導体メモリデバイス。
  31. 当該不揮発性半導体メモリデバイスが、ＮＡＮＤフラッシュメモリ・デバイスとしてインプリメントされる、請求項１記載の不揮発性半導体メモリデバイス。
  32. 前記コントローラ発行の前記命令を認識するために、前記命令処理ユニットは、少なくとも一つのレジスタに前記データラインを経て受信される情報をロードし、かつ前記情報を前記命令にデコードする、
    請求項１記載の不揮発性半導体メモリデバイス。
  33. 不揮発性半導体メモリデバイスであって：
    − 入力クロック信号を提供するための第１の手段と；
    − フィードバックループ構造の回路構成要素を有し、かつ基準クロックによってドライブされる第２の手段と；
    − 前記基準クロックが前記入力クロック信号をトラッキングする第１のオペレーション状態と、前記基準クロックが前記入力クロック信号から切り離された第２のオペレーション状態との間で制御可能に切り換えをするための第３の手段と；
    − コントローラ発行の消去命令を含む命令を認識し、前記消去命令を認識することに応答して前記第３の手段の前記オペレーション状態を変化させるための第４の手段と；
    を有し、
    − 前記基準クロックが前記入力クロック信号をトラッキングする場合、前記第２の手段はパワーの第１の量を消費し、かつ、前記基準クロックが前記入力クロック信号から切り離された場合、前記第２の手段はパワーの前記第１の量より少ないパワーの第２の量を消費する、
    不揮発性半導体メモリデバイス。
  34. 入力クロック信号が提供され、かつ、フィードバックループ構造の、基準クロックによってドライブされる回路構成要素を有するモジュールを含む不揮発性半導体メモリデバイスによってインプリメントされる方法であって：
    − 前記デバイスの第１のオペレーション状態において前記入力クロック信号に追従するようにし、かつ、前記デバイスの第２のオペレーション状態において前記入力クロック信号から切り離されるようにする、前記基準クロックを生成するステップであって、前記基準クロックが前記入力クロック信号を追従する場合、前記モジュールはパワーの第１の量を消費し、かつ、前記基準クロックが前記入力クロック信号から切り離された場合、前記モジュールはパワーの前記第１の量が消費されるより、少ないパワーの第２の量を消費するところのステップと；
    − コントローラから受信される消去命令を認識することに応答して、前記第１のオペレーション状態から前記第２のオペレーション状態に切り換えるために前記デバイスを作動させるステップと；
    を有する方法。
  35. システムであって：
    − マスタークロック信号を出し、かつ消去命令を含む命令を出すコントローラと；
    − 不揮発性半導体メモリデバイスとを有し、
    該不揮発性半導体メモリデバイスは：
    − インターフェースを有し、
    該インターフェースは：
    − 前記マスタークロック信号に関連する入力クロック信号を受信するための入力ポートと；
    − 前記コントローラ発行の前記命令を受信するための一組のデータラインと；
    − フィードバックループ構造の回路構成要素を有する、基準クロックによってドライブされる、モジュールと；
    − 前記基準クロックが前記入力クロック信号をトラッキングする第１のオペレーション状態と、前記基準クロックが前記入力クロック信号から切り離される第２のオペレーション状態との間で制御可能に切り換えすることが可能なクロック制御回路と；
    − 前記コントローラ発行の前記命令を認識し、かつ前記消去命令を認識することに応答して、前記クロック制御回路を、前記第１のオペレーション状態から前記第２のオペレーション状態に切り換える命令処理ユニットと；
    を有し、
    − 前記基準クロックが前記入力クロック信号をトラッキングする場合、前記モジュールはパワーの第１の量を消費し、かつ、前記基準クロックが前記入力クロック信号から切り離された場合、前記モジュールはパワーの前記第１の量より少ないパワーの第２の量を消費する、
    システム。
  36. コンピュータ可読の命令を有するコンピュータ可読の記憶媒体であって、命令が処理された場合：
    前記デバイスの第１のオペレーション状態の場合に入力クロック信号に追従するように、かつ、前記デバイスの第２のオペレーション状態の場合に前記入力クロック信号から切り離されるように、基準クロックを生成するステップであって、前記基準クロックが前記入力クロック信号に追従する場合、パワーの第１の量が、前記基準クロックによってドライブされるフィードバックループ構造の回路構成要素を有するモジュールによって消費され、かつ、前記基準クロックが前記入力クロック信号から切り離された場合、前記モジュールはパワーの前記第１の量より少ないパワーの第２の量を消費するところのステップ；および、
    − コントローラから受信される消去命令を認識することに応答して、前記デバイスを、前記第１のオペレーション状態から前記第２のオペレーション状態に切り換えるようにするステップ；
    の機能を有する不揮発性半導体メモリデバイスを提供するために使用される、コンピュータ可読の命令を有するコンピュータ可読の記憶媒体。
  37. コントローラ発行の、消去命令を含む、命令を受信するためのインターフェースと；
    回路コンポーネントを有し、かつターミナルを有する機能モジュールと；
    ノードと；
    ターミナルが前記ノードに電気的に接続される第１のオペレーション状態と、前記ターミナルが前記ノードに電気的に切り離される第２のオペレーション状態との間で制御可能に切り換えをすることが可能な、スイッチ切り換え可能な回路であって、前記ノードは、前記スイッチ切り換え可能な回路が前記第１のオペレーション状態の場合、前記機能モジュールのための信号が通信されるよう通過させるところのスイッチ切り換え可能な回路と；
    前記コントローラ発行の前記命令を認識し、かつ前記消去命令を認識することに応答して、前記スイッチ切り換え可能な回路を、前記第１のオペレーション状態から前記第２のオペレーション状態に切り換える命令処理ユニットと；
    を有する不揮発性半導体メモリデバイス。
  38. 前記回路コンポーネントがフィードバックループ構造であり、
    前記機能モジュールのための前記信号は、ターミナルが前記ノードに電気的に接続されている場合、前記機能モジュールの同期オペレーションのための入力クロック信号を有する、
    請求項３７記載の不揮発性半導体メモリデバイス。
  39. 前記インターフェースは、一組のデータラインを有し、
    前記命令は、前記一組のデータラインを通じて受信される、
    請求項３８記載の不揮発性半導体メモリデバイス。
  40. ターミナルが前記ノードに電気的に接続されている場合、前記モジュールはパワーの第１の量を消費し、かつ、ターミナルが前記ノードから電気的に切り離されている場合、前記モジュールはパワーの前記第１の量より少ないパワーの第２の量を消費する、
    請求項３８記載の不揮発性半導体メモリデバイス。
  41. 前記命令処理ユニットが前記消去命令を認識することに応答して、前記デバイスがビジーであることを示す信号を出力するための制御回路、を更に有する請求項３８記載の不揮発性半導体メモリデバイス
  42. 前記制御回路は、前記命令処理ユニットが、スイッチ切り換え可能な回路を、前記第１のオペレーション状態から前記第２のオペレーション状態に切り換えた後、前記デバイスがビジーであることを示す前記信号を出力する、請求項４１記載の不揮発性半導体メモリデバイス。
  43. 前記命令処理ユニットは、前記消去命令を認識することに応答して、消去動作を開始する、請求項３８記載の不揮発性半導体メモリデバイス。
  44. 前記消去動作が終了した後、前記命令処理ユニットは、前記スイッチ切り換え可能な回路を、前記第１のオペレーション状態に切換復帰させる、請求項４３記載の不揮発性半導体メモリデバイス。
  45. 前記消去動作が終了した後、前記デバイスの準備ができていることを示す信号を出す制御回路、を更に有する請求項４４記載の不揮発性半導体メモリデバイス。
  46. 前記回路構成要素は、ターミナルが前記ノードから電気的に切り離された場合、同期を失う遅延ロックループをインプリメントし、
    前記スイッチ切り換え可能な回路が第１のオペレーション状態へ切り換え復帰した後であって、前記遅延ロックループが同期を回復した後、前記デバイスの準備ができていることを示す前記信号が出される、
    請求項４５記載の不揮発性半導体メモリデバイス。
  47. 前記命令処理ユニットは、前記スイッチ切り換え可能な回路を、前記消去動作が終了する前に、前記第１のオペレーション状態に切換復帰させる、
    請求項４３記載の不揮発性半導体メモリデバイス。
  48. 前記命令処理ユニットが、前記スイッチ切り換え可能な回路を前記第１のオペレーション状態に切換復帰させた後、前記デバイスの準備ができていることを示す信号を出す制御回路、
    を更に有する請求項４７記載の不揮発性半導体メモリデバイス。
  49. 前記回路構成要素は、前記ターミナルが前記ノードから電気的に切り離された場合、同期を失う遅延ロックループをインプリメントし、前記スイッチ切り換え可能な回路が前記第１のオペレーション状態へ切換復帰した後であって、前記遅延ロックループが同期を回復した後、前記デバイスの準備ができていることを示す前記信号が出される、
    請求項４８記載の不揮発性半導体メモリデバイス。
  50. 複数の不揮発性メモリ・セルを有し、
    前記命令処理ユニットは、少なくともいくつかの前記不揮発性メモリ・セルが消去された後、前記スイッチ切り換え可能な回路を前記第１のオペレーション状態に切換復帰させる、
    請求項３８記載の不揮発性半導体メモリデバイス。
  51. 前記機能モジュールの前記回路構成要素は、前記ターミナルでの信号に基づいて、同期クロック信号を生成するクロック同期回路をインプリメントする、
    請求項３８記載の不揮発性半導体メモリデバイス。
  52. 前記クロック同期回路は、遅延ロックループを有する、請求項５１記載の不揮発性半導体メモリデバイス。
  53. 前記クロック同期回路は、位相ロックループを有する、請求項５１記載の不揮発性半導体メモリデバイス。
  54. 前記インターフェースは、読込みデータを前記デバイスから出力するためのものでもある、請求項５１記載の不揮発性半導体メモリデバイス。
  55. 前記同期クロック信号と同期して、データストローブ信号を変化させる出力ドライバを更に有する、請求項５４記載の不揮発性半導体メモリデバイス。
  56. 前記出力ドライバは、前記データストローブ信号と前記読込みデータの出力を同期させる、請求項５５記載の不揮発性半導体メモリデバイス。
  57. 前記インターフェースは、前記データストローブ信号を前記デバイスから出力するためのポート、を有する請求項５６記載の不揮発性半導体メモリデバイス。
  58. 前記スイッチ切り換え可能な回路は、ターミナルのもので出力を生成するＡＮＤロジック機能をインプリメントし、
    前記ＡＮＤロジック機能は、前記入力クロック信号に対応する第１の入力と、前記消去命令が前記命令処理ユニットによって認識された場合、付勢される信号に対応する第２の入力とを有する、
    請求項３８記載の不揮発性半導体メモリデバイス。
  59. 前記コントローラ発行の前記命令は、異なる命令を有し、かつ、処理ユニットは、更に前記スイッチ切り換え可能な回路を、前記コントローラによって出された前記異なる命令を認識することに応答して、前記オペレーション状態から前記第２のオペレーション状態へ切り換える、
    請求項３８記載の不揮発性半導体メモリデバイス。
  60. 前記不揮発性半導体メモリデバイスは、前記消去命令が前記命令処理ユニットによって認識された場合、付勢される信号に対応する第１の入力と、前記異なる命令が前記命令処理ユニットによって認識された場合、付勢される信号に対応する第２の入力とを有する、ＯＲロジック機能を更にインプリメントする。
    請求項５９記載の不揮発性半導体メモリデバイス。
  61. 複数の不揮発性メモリ・セルを更に有し、
    前記異なる命令は、少なくともいくつかの前記不揮発性メモリ・セルをプログラムすることに対する命令である、
    請求項５９記載の不揮発性半導体メモリデバイス。
  62. 少なくともいくつかの前記不揮発性メモリ・セルがプログラムされた後、前記命令処理ユニットは、前記スイッチ切り換え可能な回路を、前記第１のオペレーション状態に切換復帰させる、
    請求項６１記載の不揮発性半導体メモリデバイス。
  63. 前記異なる命令は、ＰＡＧＥ ＰＲＯＧＲＡＭ命令である、
    請求項６１記載の不揮発性半導体メモリデバイス。
  64. 前記インターフェースは、前記コントローラからデバイス選択信号を受信するための入力ポートを有し、前記デバイス選択信号は、前記デバイスが選択されたかまた非選択とされたかを示す、
    請求項３８記載の不揮発性半導体メモリデバイス。
  65. 前記デバイスが選択されたことを前記デバイス選択信号が示すときでも、前記命令処理ユニットは、前記スイッチ切り換え可能な回路が前記第２のオペレーション状態へ切り換わることを可能とする、
    請求項６４記載の不揮発性半導体メモリデバイス。
  66. 前記デバイスが非選択とされたことを前記デバイス選択信号が示さない限り、前記命令処理ユニットは、前記スイッチ切り換え可能な回路が前記第２のオペレーション状態へ切り換わるのを防止する、
    請求項６４記載の不揮発性半導体メモリデバイス。
  67. 前記ターミナルが前記ノードに電気的に接続された場合、前記機能モジュールの前記回路構成要素は、ユニット時間につき第１の平均数の信号遷移を遂行し、かつ、
    前記ターミナルが前記ノードから電気的に切り離された場合、前記機能モジュールの前記回路構成要素はユニット時間につき前記第１の平均数の信号遷移より少ない、ユニット時間につき第２の平均数の信号遷移を遂行する、
    請求項３８記載の不揮発性半導体メモリデバイス。
  68. 前記コントローラ発行の前記命令は、符号化信号にエンコードされ、
    前記命令処理ユニットは、特定の符号化信号が前記消去命令にエンコードされた場合、前記消去命令を前記特定の符号化信号から抽出するデコーダを有する、
    請求項３８記載の不揮発性半導体メモリデバイス。
  69. 前記消去命令は、ＢＬＯＣＫ ＥＲＡＳＥ命令である、
    請求項３７記載の不揮発性半導体メモリデバイス。
  70. 当該不揮発性半導体メモリデバイスは、ＮＡＮＤフラッシュメモリ・デバイスとしてインプリメントされる、
    請求項３８記載の不揮発性半導体メモリデバイス。
  71. 前記コントローラ発行の前記命令を認識するために、前記命令処理ユニットは、前記インターフェースを経て受信される情報を少なくとも一つのレジスタにロードし、かつ、前記命令に前記情報をデコードする、
    請求項３８記載の不揮発性半導体メモリデバイス。
  72. ノード並びに回路構成要素およびターミナルを有する機能モジュールを含む不揮発性半導体メモリデバイスによってインプリメントされた方法であって：
    − コントローラから受信された消去命令を認識することに応答して、第１のオペレーション状態から第２のオペレーション状態に前記デバイスを切り換えるステップと；
    − 前記デバイスが前記第１のオペレーション状態にある場合、前記ノードにターミナルを電気的に接続するステップと；
    − 前記デバイスが、前記第２のオペレーション状態の場合、前記ノードからターミナルを電気的に分離するステップと；
    を有する方法。
  73. コンピュータ可読の命令を有するコンピュータ可読の記憶媒体であって、命令が処理された場合：
    − コントローラから受信される消去命令を認識することに応答して、第１のオペレーション状態から第２のオペレーション状態へ切り換えるステップ；
    − 前記デバイスが前記第１のオペレーション状態にある場合、前記ノードにターミナルを電気的に接続するステップ；および、
    − 前記デバイスが前記第２のオペレーション状態にある場合、前記ノードからターミナルを電気的に分離するステップ；
    の機能を有する、ノード並びに回路構成要素およびターミナルを含む機能モジュールを有する不揮発性半導体メモリデバイスを形成するために使用される、コンピュータ可読の命令を有するコンピュータ可読の記憶媒体。
  74. システムであって、
    − 消去命令を含む命令を出すコントローラと；
    − 不揮発性半導体メモリデバイスと；
    を有し、前記不揮発性半導体メモリデバイスは、
    − コントローラ発行の、消去命令を含む命令を受信するためのインターフェースと；
    − 回路構成要素を有し、かつターミナルを有する機能モジュールと；
    − ノードと；
    − ターミナルが前記ノードに電気的に接続される第１のオペレーション状態と、前記ターミナルが前記ノードに電気的に切り離される第２のオペレーション状態との間で制御可能に切り換えをすることが可能な、スイッチ切り換え可能な回路であって、前記ノードは、前記スイッチ切り換え可能な回路が前記第１のオペレーション状態の場合、前記機能モジュールのための信号が通信されるよう通過させるところのスイッチ切り換え可能な回路と；
    − 前記コントローラ発行の前記命令を認識し、かつ前記消去命令を認識することに応答して、前記スイッチ切り換え可能な回路を、前記第１のオペレーション状態から前記第２のオペレーション状態に切り換える命令処理ユニットと；
    を有するシステム。
JP2010538286A 2007-12-21 2008-09-15 電力削減機能を有する不揮発性半導体メモリデバイス Expired - Fee Related JP5574972B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US1572407P 2007-12-21 2007-12-21
US61/015,724 2007-12-21
US4873708P 2008-04-29 2008-04-29
US61/048,737 2008-04-29
PCT/CA2008/001623 WO2009079744A1 (en) 2007-12-21 2008-09-15 Non-volatile semiconductor memory device with power saving feature

Publications (3)

Publication Number Publication Date
JP2011507140A true JP2011507140A (ja) 2011-03-03
JP2011507140A5 JP2011507140A5 (ja) 2011-04-28
JP5574972B2 JP5574972B2 (ja) 2014-08-20

Family

ID=40790102

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010538286A Expired - Fee Related JP5574972B2 (ja) 2007-12-21 2008-09-15 電力削減機能を有する不揮発性半導体メモリデバイス

Country Status (8)

Country Link
US (2) US8145925B2 (ja)
EP (1) EP2223301A4 (ja)
JP (1) JP5574972B2 (ja)
KR (1) KR20100106410A (ja)
CN (1) CN101903953B (ja)
CA (1) CA2701180A1 (ja)
TW (1) TW200937420A (ja)
WO (1) WO2009079744A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9443602B2 (en) 2013-08-23 2016-09-13 Kabushiki Kaisha Toshiba Storage device and data latch timing adjustment method
KR20190043540A (ko) * 2016-08-26 2019-04-26 퀄컴 인코포레이티드 메모리 시스템에서의 링크 에러 정정

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11948629B2 (en) * 2005-09-30 2024-04-02 Mosaid Technologies Incorporated Non-volatile memory device with concurrent bank operations
US7277357B1 (en) * 2006-06-05 2007-10-02 Micron Technology, Inc. Method and apparatus for reducing oscillation in synchronous circuits
US8291248B2 (en) 2007-12-21 2012-10-16 Mosaid Technologies Incorporated Non-volatile semiconductor memory device with power saving feature
US8145925B2 (en) 2007-12-21 2012-03-27 Mosaid Technologies Incorporated Non-volatile semiconductor memory device with power saving feature
US9223642B2 (en) * 2013-03-15 2015-12-29 Super Talent Technology, Corp. Green NAND device (GND) driver with DRAM data persistence for enhanced flash endurance and performance
US8843692B2 (en) 2010-04-27 2014-09-23 Conversant Intellectual Property Management Inc. System of interconnected nonvolatile memories having automatic status packet
JP2013200830A (ja) * 2012-03-26 2013-10-03 Toshiba Corp メモリシステム
US9471484B2 (en) 2012-09-19 2016-10-18 Novachips Canada Inc. Flash memory controller having dual mode pin-out
KR20150098649A (ko) 2012-12-22 2015-08-28 퀄컴 인코포레이티드 비-휘발성 메모리의 이용을 통한 휘발성 메모리의 전력 소비 감소
TWI508099B (zh) 2013-01-28 2015-11-11 Phison Electronics Corp 工作時脈切換方法、記憶體控制器與記憶體儲存裝置
JP6440481B2 (ja) * 2014-12-15 2018-12-19 ルネサスエレクトロニクス株式会社 半導体装置
CN109891427A (zh) * 2016-05-24 2019-06-14 艾迪密身份与安全美国有限责任公司 形状检测
CN106158032A (zh) * 2016-06-30 2016-11-23 深圳市航顺芯片技术研发有限公司 用于eeprom存储器的擦除和写入电路及其方法
CN106158012B (zh) * 2016-07-05 2019-07-16 深圳市紫光同创电子有限公司 Fpga片内sram的时序处理方法、片内sram及fpga
CN108268085B (zh) * 2017-01-03 2023-05-26 三星电子株式会社 半导体装置
KR102493964B1 (ko) 2017-12-18 2023-02-01 삼성전자주식회사 스토리지 컨트롤러, 그것을 포함하는 스토리지 장치, 및 스토리지 컨트롤러의 동작 방법
US10558594B2 (en) * 2018-05-24 2020-02-11 Essencecore Limited Memory device, the control method of the memory device and the method for controlling the memory device
TWI697099B (zh) * 2018-05-24 2020-06-21 香港商艾思科有限公司 記憶體裝置及其控制方法以及控制記憶體的方法
CN109140670A (zh) * 2018-08-03 2019-01-04 广东美的暖通设备有限公司 Eeprom的数据写入的控制方法、系统及空调器
US11004499B1 (en) 2020-05-08 2021-05-11 Winbond Electronics Corp. Latency control circuit and method

Citations (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08306195A (ja) * 1995-04-26 1996-11-22 Samsung Electron Co Ltd Ｄｒａｍバスに接続可能な不揮発性半導体メモリ装置
JPH09212411A (ja) * 1996-02-06 1997-08-15 Tokyo Electron Ltd メモリシステム
JPH11116349A (ja) * 1997-08-11 1999-04-27 Honda Motor Co Ltd 繊維強化セラミック成形体及び焼結体
JPH11185470A (ja) * 1997-12-16 1999-07-09 Fujitsu Ltd 半導体集積回路装置
JPH11339484A (ja) * 1998-05-28 1999-12-10 Fujitsu Ltd メモリデバイス
JP2000030449A (ja) * 1998-07-16 2000-01-28 Fujitsu Ltd 集積回路装置
JP2000036192A (ja) * 1998-07-17 2000-02-02 Fujitsu Ltd 半導体集積回路
JP2001060391A (ja) * 1999-08-20 2001-03-06 Mitsubishi Electric Corp 半導体装置
US6216233B1 (en) * 1997-02-12 2001-04-10 Intel Corporation Maintaining a memory while in a power management mode
JP2001176277A (ja) * 1999-12-20 2001-06-29 Fujitsu Ltd バーストモード・フラッシュメモリ
JP2001526443A (ja) * 1997-12-08 2001-12-18 アトメル・コーポレイション バルク動作のための不揮発性セルのブロック選択のためのフラグレジスタを有する集積回路
JP2002132375A (ja) * 2000-10-19 2002-05-10 Yamaha Corp クロック信号制御回路
JP2002150773A (ja) * 2000-09-01 2002-05-24 Mitsubishi Electric Corp 半導体装置
JP2002358795A (ja) * 2001-05-31 2002-12-13 Hitachi Ltd 不揮発性半導体記憶装置および製造方法
JP2003123488A (ja) * 2001-10-11 2003-04-25 Toshiba Corp 半導体記憶装置
JP2003178589A (ja) * 2001-12-10 2003-06-27 Toshiba Corp 不揮発性半導体記憶装置
JP2004095149A (ja) * 2002-09-03 2004-03-25 Samsung Electronics Co Ltd レディー／ビジーピンを利用して内部電圧レベルを知らせる半導体メモリ装置
JP2004206832A (ja) * 2002-12-26 2004-07-22 Fujitsu Ltd 半導体記憶装置、および半導体記憶装置の制御方法
JP2005092957A (ja) * 2003-09-16 2005-04-07 Renesas Technology Corp 半導体記憶装置
JP2005141828A (ja) * 2003-11-06 2005-06-02 Fujitsu Ltd 半導体記憶装置
JP2005228427A (ja) * 2004-02-13 2005-08-25 Toppan Printing Co Ltd 半導体メモリ
JP2006065922A (ja) * 2004-08-25 2006-03-09 Toshiba Corp 半導体記憶装置
US20070026877A1 (en) * 2005-07-27 2007-02-01 Samsung Electronics Co., Ltd. Method and system for origination signaling in a wireless network
JP2007080415A (ja) * 2005-09-15 2007-03-29 Toppan Printing Co Ltd 半導体メモリ
US20070234100A1 (en) * 2006-03-03 2007-10-04 Baker Paul A Method and apparatus for changing the clock frequency of a memory system
JP2009537934A (ja) * 2006-05-17 2009-10-29 マイクロン テクノロジー， インク． マルチｎａｎｄフラッシュメモリーデバイスの共通動作中にピーク電力消費量を減少させるための装置および方法

Family Cites Families (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5167024A (en) * 1989-09-08 1992-11-24 Apple Computer, Inc. Power management for a laptop computer with slow and sleep modes
US5333300A (en) * 1991-02-11 1994-07-26 Intel Corporation Timing circuitry and method for controlling automated programming and erasing of a non-volatile semiconductor memory
US5430859A (en) * 1991-07-26 1995-07-04 Sundisk Corporation Solid state memory system including plural memory chips and a serialized bus
US5313429A (en) * 1992-02-14 1994-05-17 Catalyst Semiconductor, Inc. Memory circuit with pumped voltage for erase and program operations
US5583457A (en) * 1992-04-14 1996-12-10 Hitachi, Ltd. Semiconductor integrated circuit device having power reduction mechanism
KR960000616B1 (ko) * 1993-01-13 1996-01-10 삼성전자주식회사 불휘발성 반도체 메모리 장치
US5452259A (en) * 1993-11-15 1995-09-19 Micron Technology Inc. Multiport memory with pipelined serial input
US5526311A (en) * 1993-12-30 1996-06-11 Intel Corporation Method and circuitry for enabling and permanently disabling test mode access in a flash memory device
US5696917A (en) * 1994-06-03 1997-12-09 Intel Corporation Method and apparatus for performing burst read operations in an asynchronous nonvolatile memory
US5796673A (en) * 1994-10-06 1998-08-18 Mosaid Technologies Incorporated Delay locked loop implementation in a synchronous dynamic random access memory
JP3592386B2 (ja) * 1994-11-22 2004-11-24 株式会社ルネサステクノロジ 同期型半導体記憶装置
US5765002A (en) * 1995-03-13 1998-06-09 Intel Corporation Method and apparatus for minimizing power consumption in a microprocessor controlled storage device
US5742840A (en) * 1995-08-16 1998-04-21 Microunity Systems Engineering, Inc. General purpose, multiple precision parallel operation, programmable media processor
US5973552A (en) * 1996-11-04 1999-10-26 Mosaid Technologies Incorporated Power savings technique in solid state integrated circuits
CA2204089C (en) * 1997-04-30 2001-08-07 Mosaid Technologies Incorporated Digital delay locked loop
US5903496A (en) * 1997-06-25 1999-05-11 Intel Corporation Synchronous page-mode non-volatile memory with burst order circuitry
JPH1116349A (ja) * 1997-06-26 1999-01-22 Mitsubishi Electric Corp 同期型半導体記憶装置
US6442644B1 (en) * 1997-08-11 2002-08-27 Advanced Memory International, Inc. Memory system having synchronous-link DRAM (SLDRAM) devices and controller
JP4039532B2 (ja) * 1997-10-02 2008-01-30 株式会社ルネサステクノロジ 半導体集積回路装置
US6208542B1 (en) * 1998-06-30 2001-03-27 Sandisk Corporation Techniques for storing digital data in an analog or multilevel memory
JP2000030448A (ja) * 1998-07-15 2000-01-28 Mitsubishi Electric Corp 同期型半導体記憶装置
CN100359601C (zh) * 1999-02-01 2008-01-02 株式会社日立制作所 半导体集成电路和非易失性存储器元件
KR100355229B1 (ko) * 2000-01-28 2002-10-11 삼성전자 주식회사 카스 명령의 동작 지연 기능을 구비한 반도체 메모리 장치및 이에 적용되는 버퍼와 신호전송 회로
US6728798B1 (en) 2000-07-28 2004-04-27 Micron Technology, Inc. Synchronous flash memory with status burst output
JP3923715B2 (ja) * 2000-09-29 2007-06-06 株式会社東芝 メモリカード
EP1225597A1 (en) * 2001-01-15 2002-07-24 STMicroelectronics S.r.l. Synchronous-reading nonvolatile memory
US6438060B1 (en) * 2001-02-12 2002-08-20 Micron Technology, Inc. Method of reducing standby current during power down mode
US6570791B2 (en) * 2001-08-30 2003-05-27 Micron Technology, Inc. Flash memory with DDRAM interface
US6605969B2 (en) * 2001-10-09 2003-08-12 Micron Technology, Inc. Method and circuit for adjusting the timing of ouput data based on an operational mode of output drivers
US6677804B2 (en) * 2002-02-11 2004-01-13 Micron Technology, Inc. Dual bandgap voltage reference system and method for reducing current consumption during a standby mode of operation and for providing reference stability during an active mode of operation
JP4095317B2 (ja) * 2002-03-14 2008-06-04 富士通株式会社 非同期式半導体記憶装置、非同期式半導体記憶装置の内部制御方法及びシステム
US6621762B1 (en) * 2002-05-29 2003-09-16 Micron Technology, Inc. Non-volatile delay register
US6809990B2 (en) * 2002-06-21 2004-10-26 Micron Technology, Inc. Delay locked loop control circuit
US6707747B2 (en) * 2002-07-08 2004-03-16 Micron Technology, Inc. Dynamic input thresholds for semiconductor devices
US6650594B1 (en) * 2002-07-12 2003-11-18 Samsung Electronics Co., Ltd. Device and method for selecting power down exit
ATE335276T1 (de) * 2002-08-28 2006-08-15 Koninkl Philips Electronics Nv Verfahren zur verringerung der stromaufnahme in einer zustandshalteschaltung, zustandshalteschaltung und elektronische einrichtung
JP2004110906A (ja) * 2002-09-17 2004-04-08 Renesas Technology Corp 半導体記憶装置
US6850458B2 (en) * 2002-11-14 2005-02-01 Wen Li Controlling data strobe output
US7308524B2 (en) * 2003-01-13 2007-12-11 Silicon Pipe, Inc Memory chain
US6791889B2 (en) * 2003-02-04 2004-09-14 Intel Corporation Double data rate memory interface
US6975556B2 (en) * 2003-10-09 2005-12-13 Micron Technology, Inc. Circuit and method for controlling a clock synchronizing circuit for low power refresh operation
KR100590855B1 (ko) * 2003-10-14 2006-06-19 주식회사 하이닉스반도체 전류 소모의 감소를 위한 반도체 메모리 소자
US7031221B2 (en) * 2003-12-30 2006-04-18 Intel Corporation Fixed phase clock and strobe signals in daisy chained chips
KR100966895B1 (ko) * 2004-01-06 2010-06-30 삼성전자주식회사 불휘발성 메모리의 테스트 장치 및 방법
US7227383B2 (en) * 2004-02-19 2007-06-05 Mosaid Delaware, Inc. Low leakage and data retention circuitry
KR100632944B1 (ko) * 2004-05-31 2006-10-12 삼성전자주식회사 동작 모드에 따라 프로그램 전압의 증가분을 가변할 수있는 불 휘발성 메모리 장치
US7382178B2 (en) * 2004-07-09 2008-06-03 Mosaid Technologies Corporation Systems and methods for minimizing static leakage of an integrated circuit
US7078950B2 (en) * 2004-07-20 2006-07-18 Micron Technology, Inc. Delay-locked loop with feedback compensation
US7583115B2 (en) * 2004-08-26 2009-09-01 Micron Technology, Inc. Delay line off-state control with power reduction
US7177208B2 (en) * 2005-03-11 2007-02-13 Micron Technology, Inc. Circuit and method for operating a delay-lock loop in a power saving manner
KR100762259B1 (ko) * 2005-09-12 2007-10-01 삼성전자주식회사 버스트 읽기 레이턴시 기능을 갖는 낸드 플래시 메모리장치
US20070076502A1 (en) * 2005-09-30 2007-04-05 Pyeon Hong B Daisy chain cascading devices
US7292061B2 (en) * 2005-09-30 2007-11-06 Masaid Technologies Incorporated Semiconductor integrated circuit having current leakage reduction scheme
KR101293365B1 (ko) * 2005-09-30 2013-08-05 모사이드 테크놀로지스 인코퍼레이티드 출력 제어 메모리
US7411429B2 (en) * 2005-10-28 2008-08-12 Silicon Integrated Systems Corp. System and method for clock switching
US7366028B2 (en) * 2006-04-24 2008-04-29 Sandisk Corporation Method of high-performance flash memory data transfer
DE102006023173B4 (de) * 2006-05-17 2012-07-19 Qimonda Ag Integrierter Halbleiterspeicher mit Takterzeugung und Verfahren zum Betreiben eines integrierten Halbleiterspeichers
JP2008097715A (ja) * 2006-10-12 2008-04-24 Elpida Memory Inc 半導体メモリ及びメモリモジュール
US7752364B2 (en) * 2006-12-06 2010-07-06 Mosaid Technologies Incorporated Apparatus and method for communicating with semiconductor devices of a serial interconnection
US20080201588A1 (en) * 2007-02-16 2008-08-21 Mosaid Technologies Incorporated Semiconductor device and method for reducing power consumption in a system having interconnected devices
US7804718B2 (en) * 2007-03-07 2010-09-28 Mosaid Technologies Incorporated Partial block erase architecture for flash memory
US7865756B2 (en) * 2007-03-12 2011-01-04 Mosaid Technologies Incorporated Methods and apparatus for clock signal synchronization in a configuration of series-connected semiconductor devices
US8145925B2 (en) * 2007-12-21 2012-03-27 Mosaid Technologies Incorporated Non-volatile semiconductor memory device with power saving feature
US8291248B2 (en) 2007-12-21 2012-10-16 Mosaid Technologies Incorporated Non-volatile semiconductor memory device with power saving feature

Patent Citations (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08306195A (ja) * 1995-04-26 1996-11-22 Samsung Electron Co Ltd Ｄｒａｍバスに接続可能な不揮発性半導体メモリ装置
JPH09212411A (ja) * 1996-02-06 1997-08-15 Tokyo Electron Ltd メモリシステム
US6216233B1 (en) * 1997-02-12 2001-04-10 Intel Corporation Maintaining a memory while in a power management mode
JPH11116349A (ja) * 1997-08-11 1999-04-27 Honda Motor Co Ltd 繊維強化セラミック成形体及び焼結体
JP2001526443A (ja) * 1997-12-08 2001-12-18 アトメル・コーポレイション バルク動作のための不揮発性セルのブロック選択のためのフラグレジスタを有する集積回路
JPH11185470A (ja) * 1997-12-16 1999-07-09 Fujitsu Ltd 半導体集積回路装置
JPH11339484A (ja) * 1998-05-28 1999-12-10 Fujitsu Ltd メモリデバイス
JP2000030449A (ja) * 1998-07-16 2000-01-28 Fujitsu Ltd 集積回路装置
JP2000036192A (ja) * 1998-07-17 2000-02-02 Fujitsu Ltd 半導体集積回路
JP2001060391A (ja) * 1999-08-20 2001-03-06 Mitsubishi Electric Corp 半導体装置
JP2001176277A (ja) * 1999-12-20 2001-06-29 Fujitsu Ltd バーストモード・フラッシュメモリ
JP2002150773A (ja) * 2000-09-01 2002-05-24 Mitsubishi Electric Corp 半導体装置
JP2002132375A (ja) * 2000-10-19 2002-05-10 Yamaha Corp クロック信号制御回路
JP2002358795A (ja) * 2001-05-31 2002-12-13 Hitachi Ltd 不揮発性半導体記憶装置および製造方法
JP2003123488A (ja) * 2001-10-11 2003-04-25 Toshiba Corp 半導体記憶装置
JP2003178589A (ja) * 2001-12-10 2003-06-27 Toshiba Corp 不揮発性半導体記憶装置
JP2004095149A (ja) * 2002-09-03 2004-03-25 Samsung Electronics Co Ltd レディー／ビジーピンを利用して内部電圧レベルを知らせる半導体メモリ装置
JP2004206832A (ja) * 2002-12-26 2004-07-22 Fujitsu Ltd 半導体記憶装置、および半導体記憶装置の制御方法
JP2005092957A (ja) * 2003-09-16 2005-04-07 Renesas Technology Corp 半導体記憶装置
JP2005141828A (ja) * 2003-11-06 2005-06-02 Fujitsu Ltd 半導体記憶装置
JP2005228427A (ja) * 2004-02-13 2005-08-25 Toppan Printing Co Ltd 半導体メモリ
JP2006065922A (ja) * 2004-08-25 2006-03-09 Toshiba Corp 半導体記憶装置
US20070026877A1 (en) * 2005-07-27 2007-02-01 Samsung Electronics Co., Ltd. Method and system for origination signaling in a wireless network
JP2007080415A (ja) * 2005-09-15 2007-03-29 Toppan Printing Co Ltd 半導体メモリ
US20070234100A1 (en) * 2006-03-03 2007-10-04 Baker Paul A Method and apparatus for changing the clock frequency of a memory system
JP2009537934A (ja) * 2006-05-17 2009-10-29 マイクロン テクノロジー， インク． マルチｎａｎｄフラッシュメモリーデバイスの共通動作中にピーク電力消費量を減少させるための装置および方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9443602B2 (en) 2013-08-23 2016-09-13 Kabushiki Kaisha Toshiba Storage device and data latch timing adjustment method
KR20190043540A (ko) * 2016-08-26 2019-04-26 퀄컴 인코포레이티드 메모리 시스템에서의 링크 에러 정정
KR102045712B1 (ko) 2016-08-26 2019-11-15 퀄컴 인코포레이티드 메모리 시스템에서의 링크 에러 정정

Also Published As

Publication number Publication date
CA2701180A1 (en) 2009-07-02
JP5574972B2 (ja) 2014-08-20
US8359485B2 (en) 2013-01-22
WO2009079744A1 (en) 2009-07-02
EP2223301A1 (en) 2010-09-01
US8145925B2 (en) 2012-03-27
KR20100106410A (ko) 2010-10-01
EP2223301A4 (en) 2012-04-04
US20120159055A1 (en) 2012-06-21
CN101903953B (zh) 2013-12-18
US20090164830A1 (en) 2009-06-25
TW200937420A (en) 2009-09-01
CN101903953A (zh) 2010-12-01

Similar Documents

Publication Publication Date Title
JP5574972B2 (ja) 電力削減機能を有する不揮発性半導体メモリデバイス
US9213389B2 (en) Non-volatile semiconductor memory device with power-saving feature
US11669248B2 (en) Clock mode determination in a memory system
US7295489B2 (en) Method and circuit for writing double data rate (DDR) sampled data in a memory device
US20110122709A1 (en) Nonvolatile logic circuit, integrated circuit including the nonvolatile logic circuit, and method of operating the integrated circuit
US8098528B2 (en) Voltage generation circuit and nonvolatile memory device including the same
US8074040B2 (en) Flash device and method for improving performance of flash device
KR100570220B1 (ko) 오토 프리차지 제어회로
TW202316422A (zh) 鎖存電路、包括鎖存電路之傳輸電路、及包括傳輸電路之半導體裝置
KR20170103438A (ko) 어드레스 생성회로 및 그를 포함하는 반도체 메모리 장치
CN115798534A (zh) 数据输出控制电路和包括其的半导体装置
CN112863576A (zh) Nand闪存的字线偏置电压生成电路

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110307

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110307

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121225

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130415

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130716

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140516

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140701

R150 Certificate of patent or registration of utility model

Ref document number: 5574972

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees