CN112863576A - Nand闪存的字线偏置电压生成电路 - Google Patents

Nand闪存的字线偏置电压生成电路 Download PDF

Info

Publication number
CN112863576A
CN112863576A CN202010055313.2A CN202010055313A CN112863576A CN 112863576 A CN112863576 A CN 112863576A CN 202010055313 A CN202010055313 A CN 202010055313A CN 112863576 A CN112863576 A CN 112863576A
Authority
CN
China
Prior art keywords
voltage
word line
erase
high voltage
flash memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010055313.2A
Other languages
English (en)
Inventor
金在观
孙成思
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Youlitaike Technology Co ltd
Original Assignee
Shenzhen Youlitaike Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Youlitaike Technology Co ltd filed Critical Shenzhen Youlitaike Technology Co ltd
Publication of CN112863576A publication Critical patent/CN112863576A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

本发明涉及一种NAND闪存的字线偏置电压生成电路，包括：高电压生成部，其用于产生高电压；擦除控制逻辑，其用于根据区块选择信号输出擦除电压及选择信号；电平转换器，其用于转换所述高电压生成部的电压以产生编程模式的字线电压；字线电压控制部，当操作模式未处于擦除模式时，其用于通过第一高电压开关选择所述电平转换器的输出，以作为字线偏置电压进行输出；以及第二高电压开关，其用于在擦除模式下根据所述擦除控制逻辑的控制将擦除电压作为字线偏置电压进行输出。

Description

NAND闪存的字线偏置电压生成电路
技术领域
本发明涉及一种NAND闪存的字线偏置电压生成电路，尤其涉及一种能够提供稳定的字线偏置电压的NAND闪存的字线偏置电压生成电路。
背景技术
通常，闪存为一种在断电后仍将数据保存的非易失性存储器。由于其体积小、轻便轻的同时，与分支介质或光学介质相比，具有较强的抗机械冲击、耐直射光线、耐高温及耐潮湿的特性，因此常被用作便携式存储装置。
闪存大致被分为NAND型闪存和NOR型闪存。在NAND型闪存中以区块为单位设置地址线，而在NOR型闪存中以单元(cell)为单位设置地址线。
因此，NAND型闪存虽然具有只能区块存取的缺点，但与NOR型闪存相比，可以显著减少配线的数量，从而具有可实现高密度化(高容量化)的优点。
由于NAND型闪存的这些特性，NAND型闪存主要用作便携式存储装置。
闪存的操作模式可分为在浮置栅极(floating gate)中填充电子的编程模式、去除电子的擦除(erase)模式、以及读取数据的读取模式。
编程模式为通过向作为字线的控制栅极施加高电压将沟道区中的电子隧穿(tunneling)或注入(injection)到浮置栅极中的过程。相反地，擦除模式为通过向基板施加高电压将浮置栅极中的电子移回到沟道区(基板)中的过程。
闪存在一般情况下不可覆盖写入，因此必须首先执行擦除模式后才能写入新的数据。
在读取模式下，通过读取根据浮置栅极中电子状态的阈值电压(Thresholdvoltage)值的变化来确定数据。
如上所述，对外部装置和内部单元阵列，闪存在读取模式下需通过位线提取数据，而在擦除模式下需通过位线施加高电压。
闪存大体上分为NAND型和NOR型。在NAND型闪存中，地址线以区块为单位设置，在NOR型闪存中，地址线以单元(cell)为单位设置。
因此，NAND型闪存虽然具有只能区块存取的缺点，但是与NOR型闪存相比，可以显著减少配线的数量，从而具有能够高密度化(高容量化)的优点。
由于NAND型闪存的这种特性，NAND型闪存主要用作便携式存储装置。
将内置有NAND型闪存的卡型便携式存储装置定义为常用NAND闪存卡。
关于NAND闪存卡结构的示例有韩国专利公开号第10-0648243号(授权日为2006年11月14日，发明名称为使用NAND闪存的存储卡)。
如以上授权专利中所述，现有的NAND闪存卡包括控制器，该控制器用于将内置的NAND闪存与如计算机等的主机装置进行相互连接。
也就是说，所有NAND闪存卡都包括多个缓冲器和作为转换指令及地址的电路的控制器。根据如上所述的NAND闪存的结构特性，需要指令和地址的转换。
在编程模式下，控制器的数据被输入到存储单元阵列中，在读取模式下，从存储单元阵列输出到控制器中。
如此，数据在控制器和存储单元阵列之间被输入或输出，此时根据时钟的周期执行数据的输入和输出。
此外，NAND闪存以区块为单位执行擦除操作，如上所述，根据NAND闪存的操作模式，施加于字线的字线偏置电压存在差异。
利用电平转换器(level shifter)产生这种偏置电压的差异，以下，将详细描述这种现有的NAND闪存的字线偏置电压生成电路的结构和作用。
图1是现有的NAND闪存的字线偏置电压生成电路的结构框图。
如图1所示，现有的NAND闪存的字线偏置电压生成电路包括：高电压生成部100，其用于产生高电压；第一电平转换器400及第二电平转换器500，其用于接收所述高电压生成部100的高电压以分别输出根据模式的电压；擦除控制逻辑300，其用于控制所述第二电平转换器500的操作以产生擦除模式的字线电压；以及字线电压控制部200，其用于根据所述高电压生成部100的选择信号来控制第一高电压开关600和第二高电压开关700，以对第一电平转换器400的电压或第二电平转换器500的电压进行选择并作为字线电压(VWL)进行输出。
以下，对于如上述结构的现有的NAND闪存的字线偏置电压生成电路，将更为详细地描述其结构和作用。
首先，高电压生成部100通常产生编程电压。此时，由高电压生成部100产生的电压被提供到第一电平转换器400和第二电平转换器500。
所述第一电平转换器400用于在编程模式的操作中提供字线偏置电压，所述第二电平转换器500用于在擦除模式下提供字线偏置电压。
即，第一电平转换器400和第二电平转换器500均接收由所述高电压生成部100产生的电压，并将其转换为不同的字线偏置电压，其中，第二电平转换器500由擦除控制逻辑300控制，以在擦除模式下产生字线偏置电压。
由于擦除模式通常以区块为单位进行，因此对根据区块选择信号(BKSEL)选择的区块产生字线偏置电压，而擦除控制逻辑300的作用为将高电压施加到主体(附图中未示出)以进行擦除模式操作。
字线电压控制部200通过控制第一高电压开关600和第二高电压开关700，使其根据模式来选择并输出第一电平转换器400的电压或第二电平转换器500的电压。
即，字线电压控制部200在编程模式下，通过控制第一高电压开关600将第一电平转换器400的输出电压作为字线偏置电压(VWL)进行输出，而在擦除模式下，通过控制第二高电压开关700将第二电平转换器500的输出电压作为字线偏置电压(VWL)进行输出。
如上所述，现有的NAND闪存的字线偏置电压生成电路采用的方式在于，根据编程模式或擦除模式，通过利用字线电压控制部200对第一高电压开关600和第二高电压开关700进行选择性地控制。
但是，这种现有的NAND闪存的字线偏置电压生成电路，在擦除模式下所述高电压生成部100的输出电压本身会处于浮置状态，因此用于控制第二高电压开关700的控制信号本身的电压会不稳定。
此外，问题在于，高电压生成部100易产生噪声(noise)，因这种噪声和高电压开关的使用而存在电压电平不稳定性的问题。
发明内容
技术问题
本发明要解决的技术问题在于，提供一种NAND闪存的字线偏置电压生成电路，其能阻断噪声并消除偏置电平的不稳定性。
技术方案
用于解决上述技术问题的本发明的NAND闪存的字线偏置电压生成电路，包括：高电压生成部，其用于产生高电压；擦除控制逻辑，其用于根据区块选择信号输出擦除电压及选择信号；电平转换器，其用于转换所述高电压生成部的电压以产生编程模式的字线电压；字线电压控制部，当操作模式未处于擦除模式时，其用于通过第一高电压开关选择所述电平转换器的输出，以作为字线偏置电压进行输出；以及第二高电压开关，其用于在擦除模式下根据所述擦除控制逻辑的控制将擦除电压作为字线偏置电压进行输出。
有益效果
由于本发明在擦除模式下将高电压开关的切换控制在逻辑上执行，而不使用电平转换器来改变高电压生成部的电压电平，因此具有能够不受高电压生成部在操作过程中产生的噪声的影响，并消除由执行浮置状态中的控制的字线电压控制部引起的电压不稳定性现象的效果。
附图说明
图1是现有的NAND闪存的字线偏置电压生成电路的结构框图。
图2是本发明的NAND闪存的字线偏置电压生成电路的结构框图。
【附图标记的说明】
10：高电压生成部；
20：字线电压控制部；
30：擦除控制逻辑；
40：电平转换器；
50：第一高电压开关；
60：第二高电压开关。
具体实施方式
以下，将参照附图详细描述本发明的NAND闪存的字线偏置电压生成电路。
本发明提供的实施例是为了向本领域技术人员更充分地描述本发明，并且可将以下描述的实施例变化为其他多种形式，本发明的范围并不限于以下实施例。相反，提供这些实施例是为了使本发明的内容更加透彻和完整，并将本发明的构思充分传达给本领域技术人员。
在本说明书中所使用的术语仅用于描述特定实施例的目的，并不旨在限制本发明。如本说明书中所使用的，除非明确指出例外情况，单数包括复数形态。此外，在本说明书中所使用的“包括(comprise)”和/或“包括的(comprising)”特指所提及的形状、数字、步骤、操作、构件、要素和/或其组合的存在，并不是排除一种或多种其他形状、数字、操作、构件、要素和/或其组合的存在或添加。如本说明书中所使用的，术语“和/或”包括所列举项目中的任意一个及一个以上的所有组合。
在本说明书中所使用的第一、第二等术语用于描述各种构件、区域和/或部位，但应理解的是，这些构件、部件、区域、层和/或部位并不受这些术语的限制。这些术语并不暗示任何特定的顺序、上下或优劣，仅用于区分一个构件、区域或部位与另一个构件、区域或部位。因此，在不脱离本发明的教导的前提下，以下描述的第一构件、区域或部位也可以指第二构件、区域或部位。
以下，将参照示意性地示出本发明实施例的附图来描述本发明的实施例。在附图中，根据例如制造技术和/或公差，可以预期所示形状的变化。因此，应当理解的是，本发明的实施例不限于本说明书中所示出的区域的特定形状，而应包括例如由制造所导致的形状变化。
图2是根据本发明的优选实施例的NAND闪存的字线偏置电压生成电路图。
如图2所示，本发明包括：高电压生成部10，其用于产生高电压；擦除控制逻辑30，其用于根据区块选择信号(BKSEL)输出擦除电压及选择信号；电平转换器40，其用于转换所述高电压生成部10的电压以产生编程模式的字线电压；字线电压控制部20，当操作模式未处于擦除模式时，其用于通过第一高电压开关50选择所述电平转换器40的输出，以作为字线偏置电压(VWL)进行输出；以及第二高电压开关60，其用于在擦除模式下根据所述擦除控制逻辑30的控制将擦除电压作为字线偏置电压(VWL)进行输出。
以下，对于如上述结构的本发明的NAND闪存的字线偏置电压生成电路，将更为详细地描述其构成和作用。
首先，高电压生成部10通常产生编程电压。此时，由高电压生成部10产生的电压被提供到电平转换器40。
所述电平转换器40用于在编程模式的操作中提供字线偏置电压。
由于擦除模式通常以区块为单位进行，因此对根据区块选择信号(BKSEL)选择的区块产生字线偏置电压，擦除控制逻辑30用于将高电压施加到主体(图中未示出)以进行擦除模式操作。
字线电压控制部20通过控制第一高电压开关50以根据模式选择并输出电平转换器40的电压。
即，字线电压控制部20仅在编程模式下控制第一高电压开关50以选择电平转换器40的电压，并作为字线偏置电压(VWL)进行输出。
与此不同地，在擦除模式下，由所述擦除控制逻辑30产生擦除电压和选择信号，通过第二高电压开关60将产生的擦除电压作为字线偏置电压(VWL)进行输出。
因此，在擦除模式下的字线偏置电压(VWL)不会由于高电压生成部10的切换而产生噪声，并且输入通过利用逻辑来产生，而不依赖于处于浮置状态的字线电压控制部20的不稳定的切换控制，从而能够提高稳定性。
对于本领域技术人员将显而易见的是，本发明不限于以上实施例，并且在不超出本发明的技术精神的范围内可以通过各种修改和变型实施本发明。

Claims (1)

1.一种NAND闪存的字线偏置电压生成电路，包括：
高电压生成部，其用于产生高电压；
擦除控制逻辑，其用于根据区块选择信号输出擦除电压及选择信号；
电平转换器，其用于转换所述高电压生成部的电压以产生编程模式的字线电压；
字线电压控制部，其用于当操作模式未处于擦除模式时通过第一高电压开关来选择所述电平转换器的输出，以作为字线偏置电压进行输出；以及
第二高电压开关，其用于在擦除模式下根据所述擦除控制逻辑的控制将擦除电压作为字线偏置电压进行输出。
CN202010055313.2A 2019-11-26 2020-01-17 Nand闪存的字线偏置电压生成电路 Pending CN112863576A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190153720A KR20210065272A (ko) 2019-11-26 2019-11-26 낸드플래시 메모리의 워드라인 바이어스 전압 생성회로
KR10-2019-0153720 2019-11-26

Publications (1)

Publication Number Publication Date
CN112863576A true CN112863576A (zh) 2021-05-28

Family

ID=75996090

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010055313.2A Pending CN112863576A (zh) 2019-11-26 2020-01-17 Nand闪存的字线偏置电压生成电路

Country Status (2)

Country Link
KR (1) KR20210065272A (zh)
CN (1) CN112863576A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020176312A1 (en) * 2001-05-23 2002-11-28 Samsung Electronics Co., Ltd. Semiconductor memory device row decoder structures having reduced layout area, and methods of operating the same
CN1832040A (zh) * 2005-03-10 2006-09-13 海力士半导体有限公司 具有改进的擦除功能的闪存设备和控制其擦除操作的方法
US20070047328A1 (en) * 2005-08-23 2007-03-01 Samsung Electronics Co., Ltd. Flash memory device with multiple erase voltage levels
CN101071638A (zh) * 2006-05-12 2007-11-14 海力士半导体有限公司 闪存器件及其擦除方法
KR20080048301A (ko) * 2006-11-28 2008-06-02 삼성전자주식회사 소거 동작 전에 프리 프로그램 동작을 수행하는 낸드플래시 메모리 및 그것의 소거 방법
CN102651237A (zh) * 2011-02-28 2012-08-29 三星电子株式会社 非易失性存储器件、包括其的存储器系统及其操作方法
CN107785040A (zh) * 2016-08-29 2018-03-09 爱思开海力士有限公司 用于切换电压的装置及具有其的半导体存储器装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020176312A1 (en) * 2001-05-23 2002-11-28 Samsung Electronics Co., Ltd. Semiconductor memory device row decoder structures having reduced layout area, and methods of operating the same
CN1832040A (zh) * 2005-03-10 2006-09-13 海力士半导体有限公司 具有改进的擦除功能的闪存设备和控制其擦除操作的方法
US20070047328A1 (en) * 2005-08-23 2007-03-01 Samsung Electronics Co., Ltd. Flash memory device with multiple erase voltage levels
CN101071638A (zh) * 2006-05-12 2007-11-14 海力士半导体有限公司 闪存器件及其擦除方法
KR20080048301A (ko) * 2006-11-28 2008-06-02 삼성전자주식회사 소거 동작 전에 프리 프로그램 동작을 수행하는 낸드플래시 메모리 및 그것의 소거 방법
CN102651237A (zh) * 2011-02-28 2012-08-29 三星电子株式会社 非易失性存储器件、包括其的存储器系统及其操作方法
CN107256718A (zh) * 2011-02-28 2017-10-17 三星电子株式会社 非易失性存储器件、包括其的存储器系统及其操作方法
CN107785040A (zh) * 2016-08-29 2018-03-09 爱思开海力士有限公司 用于切换电压的装置及具有其的半导体存储器装置

Also Published As

Publication number Publication date
KR20210065272A (ko) 2021-06-04

Similar Documents

Publication Publication Date Title
US7227777B2 (en) Mode selection in a flash memory device
US6845053B2 (en) Power throughput adjustment in flash memory
KR100433686B1 (ko) 메모리,메모리를위한프로그래밍방법및프로그램회로
EP1266377B1 (en) Multiple bank simultaneous operation for a flash memory
US5446690A (en) Semiconductor nonvolatile memory device
CN100477007C (zh) 半导体存储器设备
US7428170B2 (en) Voltage generation circuit, flash memory device including the same and method for programming the flash memory device
US7394719B2 (en) Flash memory device with burst read mode of operation
JP2004227748A (ja) Ｎａｎｄ型フラッシュメモリのページバッファ
JP2003077283A (ja) 半導体集積回路、半導体不揮発性メモリ、メモリカード及びマイクロコンピュータ
US5991198A (en) Local row decoder and associated control logic for fowler-nordheim tunneling based flash memory
KR100418522B1 (ko) 이동가능한 스페어 메모리 어레이 어드레스를 갖는 불휘발성 반도체 메모리 장치 및 그에 따른 리드방법
US8213235B2 (en) Nonvolatile memory device
US6134149A (en) Method and apparatus for reducing high current during chip erase in flash memories
US6256702B1 (en) Nonvolatile memory device with extended storage and high reliability through writing the same data into two memory cells
JP3998908B2 (ja) 不揮発性メモリ装置
US5563824A (en) Nonvolatile semiconductor memory device and method of erasing stored data thereof
JP4521618B2 (ja) 不揮発性メモリ装置
CN1198287C (zh) 用于闪速内存装置的检测前置放大器
CN112863576A (zh) Nand闪存的字线偏置电压生成电路
JP2006185530A (ja) 不揮発性半導体メモリ装置
US6118698A (en) Output multiplexing implementation for a simultaneous operation flash memory device
CN112802528A (zh) Nand闪存的位线开关电路
KR20210062126A (ko) 낸드플래시 메모리의 무효 데이터 처리회로
JP4604436B2 (ja) 半導体記憶装置およびそのデータ読み出し方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination