JP4521618B2 - 不揮発性メモリ装置 - Google Patents
不揮発性メモリ装置 Download PDFInfo
- Publication number
- JP4521618B2 JP4521618B2 JP2007070722A JP2007070722A JP4521618B2 JP 4521618 B2 JP4521618 B2 JP 4521618B2 JP 2007070722 A JP2007070722 A JP 2007070722A JP 2007070722 A JP2007070722 A JP 2007070722A JP 4521618 B2 JP4521618 B2 JP 4521618B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- controller
- module
- signal
- flash memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Description
(1)複数のメモリモジュールMOD0〜MOD7と、外部からのアクセス要求に応じて上記複数のメモリモジュールの動作を制御するためのコントローラ210と、このコントローラから出力された選択信号をデコードすることによって、上記複数のメモリモジュールからひとつのメモリモジュールを選択的にイネーブル状態とするためのモジュールイネーブル信号を得るモジュール選択デコーダ220とが設けられ、上記メモリモジュールが着脱自在に装着されることにより、メモリモジュールの増減によってフラッシュメモリシステムの記憶容量の変更を容易に行うことができる。このようにフラッシュメモリシステムの記憶容量の変更を容易に行うことができるため、容量毎にフラッシュメモリシステムの在庫を抱えることを回避することができる。また、メモリモジュールの増減によって、不揮発性メモリ装置全体の記憶容量の変更が可能とされるから、不揮発性メモリあるいメモリモジュールが破損した場合においても、メモリモジュールの交換によって修復可能となる。
(2)上記複数のメモリモジュールMOD0〜MOD7は、コントローラ210から出力された7ビット構成の選択信号のうちの上位3ビットをデコードすることによって、上記複数のフラッシュメモリからひとつのフラッシュメモリを選択するための信号を得るチップ選択デコーダ51と、モジュール選択デコーダ220の出力信号と、上記チップ選択デコーダ51の出力信号とに基づいて、上記複数の不揮発性メモリからひとつの不揮発性メモリを選択するためのチップ選択信号を形成する論理ゲートG00〜G15とをそれぞれ含むことにより、メモリモジュールMOD0〜MOD7毎のチップ選択信号CE_N00〜CE_N15を簡単に生成することができる。
(3)モジュール選択デコーダ220の出力信号によって非選択状態とされているメモリモジュールにおける上記複数の不揮発性メモリには、上記コントローラから出力された制御信号の伝達を阻止するための制御信号マスク部53が設けられることにより、メモリモジュール数が増加された場合でも、上記コントローラ210の出力部から見た負荷が不所望に増大するのを回避することができるため、大容量化によりメモリモジュール数が増加された場合でも、上記コントローラ210の出力部の駆動能力を上げる必要はないので、コントローラ210の設計変更を伴わずに済む。
(4)コントローラ210からの指示に従って複数のメモリモジュールMOD0〜MOD7を、当該メモリモジュール毎に互いに異なるタイミングで順次リセット可能なリセット制御部230を設けることにより、メモリモジュール毎に互いに異なるタイミングで順次リセットされることから、リセットに起因する電流が経時的に分散され、各メモリモジュール毎のリセットに起因する電流が集中するのを回避することができる。
(5)リセット制御部230は、メモリモジュール毎のリセット信号の入力端子に対応する出力端子を有するフリップフロップ回路FFを備えることで容易に形成することができ、その場合において上記コントローラ210によって上記フリップフロップ回路FFの保持情報を更新することで上記リセット信号を順次ネゲートすることができる。
(6)コントローラ210は、複数のフラッシュメモリFM00〜FM15のうちの所定のフラッシュメモリFM00に対して書き込みデータを転送制御し、上記フラッシュメモリFM00において上記書き込みデータの書き込み処理が行われている期間に、次の書き込みデータを、例えばフラッシュメモリFM01に転送制御することでライトインターリブを行うようにしているので、データ書き込みのパフォーマンスの向上を図ることができる。
52 トランシーバ
53 制御信号マスク部
100 ホストシステム
200 フラッシュメモリシステム
210 コントローラ
211 MPU
212 MPUインタフェース
213 ホストインタフェース
214 バッファ
215 エラー訂正部
216 メモリ制御部
220 モジュール選択デコーダ
230 リセット制御部
240 親基板
MOD0〜MOD7 メモリモジュール
FM0〜FM15 フラッシュメモリ
FF フリップフロップ回路
Claims (3)
- それぞれ複数の不揮発性メモリを含んで成る複数のメモリモジュールと、
外部からのアクセス要求に応じて上記複数のメモリモジュールの動作を制御するためのコントローラと、
上記コントローラから出力された選択信号をデコードすることによって、上記メモリモジュールを選択的にイネーブル状態とするためのモジュールイネーブル信号を得るモジュール選択デコーダと、を含み、上記メモリモジュールが着脱自在に装着され、
上記コントローラからの指示に従って上記複数のメモリモジュールを、上記メモリモジュール毎に互いに異なるタイミングで順次リセット可能なリセット制御部を含む、不揮発性メモリ装置。 - それぞれ複数の不揮発性メモリを含んで成る複数のメモリモジュールと、
外部からのアクセス要求に応じて上記複数のメモリモジュールの動作を制御するためのコントローラと、
上記コントローラからの指示に従って上記複数のメモリモジュールを、上記不揮発性メモリ毎に互いに異なるタイミングで順次リセット可能なリセット制御部を含む、不揮発性メモリ装置。 - 複数の不揮発性メモリを有し、上記コントローラは、上記複数の不揮発性メモリの一部の不揮発性メモリによる書込み動作に並行して、別の不揮発性メモリに書き込みデータを転送制御することでライトインターリブを可能とするメモリ制御部と、
上記コントローラ全体の動作を制御するためのマイクロ・プロセッシング・ユニットと、を含む請求項1もしくは2の何れかに記載の不揮発性メモリ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007070722A JP4521618B2 (ja) | 2007-03-19 | 2007-03-19 | 不揮発性メモリ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007070722A JP4521618B2 (ja) | 2007-03-19 | 2007-03-19 | 不揮発性メモリ装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000402543A Division JP4014801B2 (ja) | 2000-12-28 | 2000-12-28 | 不揮発性メモリ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007149138A JP2007149138A (ja) | 2007-06-14 |
JP4521618B2 true JP4521618B2 (ja) | 2010-08-11 |
Family
ID=38210406
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007070722A Expired - Fee Related JP4521618B2 (ja) | 2007-03-19 | 2007-03-19 | 不揮発性メモリ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4521618B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010079445A (ja) * | 2008-09-24 | 2010-04-08 | Toshiba Corp | Ssd装置 |
JP4856208B2 (ja) * | 2009-03-30 | 2012-01-18 | 株式会社東芝 | 半導体装置 |
US8924626B2 (en) * | 2010-04-29 | 2014-12-30 | Sandisk Technologies Inc. | Phased NAND power-on reset |
WO2018055768A1 (ja) * | 2016-09-26 | 2018-03-29 | 株式会社日立製作所 | 半導体記憶装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000207137A (ja) * | 1999-01-12 | 2000-07-28 | Kowa Co | 情報記憶装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5857696A (ja) * | 1981-09-30 | 1983-04-05 | Fujitsu Ltd | 電源投入時における記憶装置制御方式 |
JPS62133433U (ja) * | 1986-02-18 | 1987-08-22 | ||
JPS6329823A (ja) * | 1986-07-23 | 1988-02-08 | Nec Corp | デ−タリセツト回路 |
JPH01129316A (ja) * | 1987-11-16 | 1989-05-22 | Nec Home Electron Ltd | リセット装置 |
JPH0588786A (ja) * | 1991-09-25 | 1993-04-09 | Nec Corp | 伝送装置のリセツト制御方式 |
JPH05282194A (ja) * | 1991-11-08 | 1993-10-29 | Hitachi Ltd | メモリアクセス制御方式 |
JPH09265774A (ja) * | 1996-01-24 | 1997-10-07 | Hitachi Ltd | 積層メモリモジュール基板およびその基板へのアクセス方式 |
JPH10333978A (ja) * | 1997-06-02 | 1998-12-18 | Mitsubishi Electric Corp | オンボード書き込み制御装置およびその装置におけるオンボード書き込み方法 |
JPH1125571A (ja) * | 1997-07-07 | 1999-01-29 | Sony Corp | デイスクアレイ装置及びデイスクアレイ装置の立ち上げ方法 |
JPH11242632A (ja) * | 1998-02-26 | 1999-09-07 | Hitachi Ltd | メモリ装置 |
-
2007
- 2007-03-19 JP JP2007070722A patent/JP4521618B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000207137A (ja) * | 1999-01-12 | 2000-07-28 | Kowa Co | 情報記憶装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2007149138A (ja) | 2007-06-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4014801B2 (ja) | 不揮発性メモリ装置 | |
US11150808B2 (en) | Flash memory system | |
KR100721062B1 (ko) | 멀티레벨 메모리 내의 일부 메모리 블록을 바이너리 메모리블록으로 이용하는 비휘발성 반도체 메모리 장치 | |
TWI469154B (zh) | 具有可組態之頁尺寸的非揮發性記憶體裝置 | |
KR100422445B1 (ko) | 선택적 배속동작 모드를 갖는 불휘발성 반도체 메모리 장치 | |
JP4813175B2 (ja) | フラッシュメモリ装置におけるプログラム動作の制御方法 | |
US7589998B2 (en) | Non-volatile memory device and method of operation therefor | |
US20050015539A1 (en) | Memory system and memory card | |
KR100806119B1 (ko) | 플래시 메모리 장치 및 플래시 메모리 장치의 멀티-페이지프로그램 방법 | |
US20060143370A1 (en) | Nonvolatile memory and memory card | |
US8605512B2 (en) | Nonvolatile semiconductor memory device and method of operating a nonvolatile memory device | |
JP4730846B2 (ja) | メモリシステム | |
KR102416047B1 (ko) | 더미 셀의 제어 방법 및 반도체 장치 | |
JP4521618B2 (ja) | 不揮発性メモリ装置 | |
JPH11242632A (ja) | メモリ装置 | |
US8275934B2 (en) | Nonvolatile memory device and cache read method using the same | |
US8238156B2 (en) | Nonvolatile semiconductor memory device and method of operating the same | |
JP2008108299A (ja) | 不揮発性半導体メモリ、及びメモリカード | |
JP2006185483A (ja) | 不揮発性記憶装置 | |
TWI776607B (zh) | 半導體裝置及連續讀出方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070319 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100420 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100423 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100511 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130604 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130604 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140604 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |