JPH10333978A - オンボード書き込み制御装置およびその装置におけるオンボード書き込み方法 - Google Patents
オンボード書き込み制御装置およびその装置におけるオンボード書き込み方法Info
- Publication number
- JPH10333978A JPH10333978A JP14428697A JP14428697A JPH10333978A JP H10333978 A JPH10333978 A JP H10333978A JP 14428697 A JP14428697 A JP 14428697A JP 14428697 A JP14428697 A JP 14428697A JP H10333978 A JPH10333978 A JP H10333978A
- Authority
- JP
- Japan
- Prior art keywords
- board
- writing
- user
- flash eeprom
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Read Only Memory (AREA)
Abstract
(57)【要約】
【課題】 多数のユーザ基板1のフラッシュEEPRO
M3を書き換える必要のある場合、オンボード書き込み
制御装置2をユーザ基板1の枚数だけ着脱する必要があ
り、このためフラッシュEEPROM3の書き換えに多
くの時間が必要であるなどの課題があった。 【解決手段】 ホストコンピュータ10からの制御信号
を受信したオンボード書き込み制御装置2は、セレクタ
11を制御することにより、入出力バッファ12のうち
1つのみを選択して有効にし、有効にした入出力バッフ
ァ12からのみコネクタ4を介してコントローラ6から
の書き込み制御信号をユーザ基板1上に出力する。
M3を書き換える必要のある場合、オンボード書き込み
制御装置2をユーザ基板1の枚数だけ着脱する必要があ
り、このためフラッシュEEPROM3の書き換えに多
くの時間が必要であるなどの課題があった。 【解決手段】 ホストコンピュータ10からの制御信号
を受信したオンボード書き込み制御装置2は、セレクタ
11を制御することにより、入出力バッファ12のうち
1つのみを選択して有効にし、有効にした入出力バッフ
ァ12からのみコネクタ4を介してコントローラ6から
の書き込み制御信号をユーザ基板1上に出力する。
Description
【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、フラッシュEE
PROM書き換えに要する時間を短縮することができる
オンボード書き込み制御装置およびその装置におけるオ
ンボード書き込み方法に関するものである。
PROM書き換えに要する時間を短縮することができる
オンボード書き込み制御装置およびその装置におけるオ
ンボード書き込み方法に関するものである。
【0002】
【従来の技術】図4は従来のオンボード書き込み制御装
置とユーザ基板とのインタフェースを示す構成図であ
り、図において、1はフラッシュEEPROM3を実装
し、オンボード書き込み時にはコネクタ4を介してオン
ボード書き込み制御装置2を接続するユーザ基板、5は
オンボード書き込み時にフラッシュEEPROM3に供
給する書き込み電源Vppを生成する電源、6はホスト
コンピュータ10からの制御信号に基づいて、ユーザ基
板1上のCPU9をHOLDし、ユーザ基板1上のフラ
ッシュEEPROM3にプログラムを書き込むなどの書
き込み制御を行うコントローラ、7は書き込みアルゴリ
ズムやホストコンピュータ10からダウンロードしたプ
ログラムを格納するメモリ、8はホストコンピュータ1
0からの制御信号の授受に使用するホストインタフェー
スである。
置とユーザ基板とのインタフェースを示す構成図であ
り、図において、1はフラッシュEEPROM3を実装
し、オンボード書き込み時にはコネクタ4を介してオン
ボード書き込み制御装置2を接続するユーザ基板、5は
オンボード書き込み時にフラッシュEEPROM3に供
給する書き込み電源Vppを生成する電源、6はホスト
コンピュータ10からの制御信号に基づいて、ユーザ基
板1上のCPU9をHOLDし、ユーザ基板1上のフラ
ッシュEEPROM3にプログラムを書き込むなどの書
き込み制御を行うコントローラ、7は書き込みアルゴリ
ズムやホストコンピュータ10からダウンロードしたプ
ログラムを格納するメモリ、8はホストコンピュータ1
0からの制御信号の授受に使用するホストインタフェー
スである。
【0003】電気的に消去および書き込み可能なフラッ
シュEEPROM3は、ユーザ基板1に実装したままで
の消去、書き込みが可能なため、ソフトウェア開発段階
でのデバッグ、書き換え時に従来のEPROMのように
基板から取り外す必要がない。また、納入先現地で、フ
ラッシュEEPROM3に格納したソフトウェアを緊急
に書き換えることも可能である。そのため、オンボード
書き込み制御装置2は、ユーザ基板1上のフラッシュE
EPROM3を実装状態のまま、書き換えるために用い
られている。
シュEEPROM3は、ユーザ基板1に実装したままで
の消去、書き込みが可能なため、ソフトウェア開発段階
でのデバッグ、書き換え時に従来のEPROMのように
基板から取り外す必要がない。また、納入先現地で、フ
ラッシュEEPROM3に格納したソフトウェアを緊急
に書き換えることも可能である。そのため、オンボード
書き込み制御装置2は、ユーザ基板1上のフラッシュE
EPROM3を実装状態のまま、書き換えるために用い
られている。
【0004】次に動作について説明する。まず、ユーザ
基板1上のフラッシュEEPROM3を書き換える場
合、ユーザ基板1にコネクタ4を介してオンボード書き
込み制御装置2を接続する。次に、ホストコンピュータ
10はホストインタフェース8を介して書き込みプログ
ラムをオンボード書き込み制御装置2にダウンロードす
るとともに、制御信号を送信する。そして、この制御信
号を受信したオンボード書き込み制御装置2上のコント
ローラ6は、ユーザ基板1上のCPU9をHOLDした
後、フラッシュEEPROM3にプログラムを書き込む
制御を行う。
基板1上のフラッシュEEPROM3を書き換える場
合、ユーザ基板1にコネクタ4を介してオンボード書き
込み制御装置2を接続する。次に、ホストコンピュータ
10はホストインタフェース8を介して書き込みプログ
ラムをオンボード書き込み制御装置2にダウンロードす
るとともに、制御信号を送信する。そして、この制御信
号を受信したオンボード書き込み制御装置2上のコント
ローラ6は、ユーザ基板1上のCPU9をHOLDした
後、フラッシュEEPROM3にプログラムを書き込む
制御を行う。
【0005】
【発明が解決しようとする課題】従来のオンボード書き
込み制御装置は以上のように構成されているので、一度
に接続できるユーザ基板1は1枚のみであり、多数のユ
ーザ基板1のフラッシュEEPROM3を書き換える必
要のある場合、オンボード書き込み制御装置2をユーザ
基板1の枚数だけ着脱する必要があり、このためフラッ
シュEEPROM3の書き換えに多くの時間が必要であ
るなどの課題があった。
込み制御装置は以上のように構成されているので、一度
に接続できるユーザ基板1は1枚のみであり、多数のユ
ーザ基板1のフラッシュEEPROM3を書き換える必
要のある場合、オンボード書き込み制御装置2をユーザ
基板1の枚数だけ着脱する必要があり、このためフラッ
シュEEPROM3の書き換えに多くの時間が必要であ
るなどの課題があった。
【0006】この発明は上記のような課題を解決するた
めになされたもので、フラッシュEEPROM書き換え
に要する時間を短縮することができるオンボード書き込
み制御装置およびオンボード書き込み方法を得ることを
目的とする。
めになされたもので、フラッシュEEPROM書き換え
に要する時間を短縮することができるオンボード書き込
み制御装置およびオンボード書き込み方法を得ることを
目的とする。
【0007】
【課題を解決するための手段】請求項1記載の発明に係
るオンボード書き込み制御装置は、コントローラからの
選択信号により、ホストコンピュータからのアドレス信
号、データ信号、および制御信号をどのユーザ基板上の
フラッシュEEPROMに送出するか否かを選択する選
択信号をセレクタから出力し、このセレクタからの選択
信号により有効または無効に切り換わる入出力バッファ
にあって、有効に選択された場合にコントローラからの
アドレス信号、データ信号、および制御信号をユーザ基
板上のフラッシュEEPROMに出力するようにしたも
のである。
るオンボード書き込み制御装置は、コントローラからの
選択信号により、ホストコンピュータからのアドレス信
号、データ信号、および制御信号をどのユーザ基板上の
フラッシュEEPROMに送出するか否かを選択する選
択信号をセレクタから出力し、このセレクタからの選択
信号により有効または無効に切り換わる入出力バッファ
にあって、有効に選択された場合にコントローラからの
アドレス信号、データ信号、および制御信号をユーザ基
板上のフラッシュEEPROMに出力するようにしたも
のである。
【0008】請求項2記載の発明に係るオンボード書き
込み制御装置は、各ユーザ基板上のフラッシュEEPR
OMに電源を供給する電源ライン上に位置する出力バッ
ファにより、セレクタからの選択信号により有効に選択
された場合にフラッシュEEPROMに電源を供給する
ようにしたものである。
込み制御装置は、各ユーザ基板上のフラッシュEEPR
OMに電源を供給する電源ライン上に位置する出力バッ
ファにより、セレクタからの選択信号により有効に選択
された場合にフラッシュEEPROMに電源を供給する
ようにしたものである。
【0009】請求項3記載の発明に係るオンボード書き
込み制御装置は、ユーザ基板上のフラッシュEEPRO
Mに対する書き込み処理後、ユーザ基板が自動的に動作
再開できる起動用プログラムを起動用プログラム内蔵メ
モリに格納するようにしたものである。
込み制御装置は、ユーザ基板上のフラッシュEEPRO
Mに対する書き込み処理後、ユーザ基板が自動的に動作
再開できる起動用プログラムを起動用プログラム内蔵メ
モリに格納するようにしたものである。
【0010】請求項4記載の発明に係るオンボード書き
込み制御装置におけるオンボード書き込み方法は、ホス
トコンピュータからの書き込みプログラムがホストイン
タフェースを介してダウンロードされるとともに、どの
ユーザ基板上のフラッシュEEPROMに書き込みプロ
グラムを送出するか否かを選択する選択信号を入力した
ときに、セレクタを介して有効にする入出力バッファを
選択し、有効である入出力バッファからのみ上記書き込
みプログラムをユーザ基板上のフラッシュEEPROM
に出力するようにしたものである。
込み制御装置におけるオンボード書き込み方法は、ホス
トコンピュータからの書き込みプログラムがホストイン
タフェースを介してダウンロードされるとともに、どの
ユーザ基板上のフラッシュEEPROMに書き込みプロ
グラムを送出するか否かを選択する選択信号を入力した
ときに、セレクタを介して有効にする入出力バッファを
選択し、有効である入出力バッファからのみ上記書き込
みプログラムをユーザ基板上のフラッシュEEPROM
に出力するようにしたものである。
【0011】
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態1.図1はこの発明の実施の形態1によるオ
ンボード書き込み制御装置とユーザ基板とのインタフェ
ースを示す構成図であり、図において、1はフラッシュ
EEPROM3を実装し、オンボード書き込み時にはコ
ネクタ4を介してオンボード書き込み制御装置2を接続
するユーザ基板、4はオンボード書き込み制御装置2に
複数設けられたコネクタ、5はオンボード書き込み時に
コネクタ4を介してフラッシュEEPROM3に供給す
る書き込み電源Vppを生成する電源、6はホストコン
ピュータ10からの制御信号に基づいて、ユーザ基板1
上のCPU9をHOLDし、ユーザ基板1上のフラッシ
ュEEPROM3にプログラムを書き込むコントローラ
である。
説明する。 実施の形態1.図1はこの発明の実施の形態1によるオ
ンボード書き込み制御装置とユーザ基板とのインタフェ
ースを示す構成図であり、図において、1はフラッシュ
EEPROM3を実装し、オンボード書き込み時にはコ
ネクタ4を介してオンボード書き込み制御装置2を接続
するユーザ基板、4はオンボード書き込み制御装置2に
複数設けられたコネクタ、5はオンボード書き込み時に
コネクタ4を介してフラッシュEEPROM3に供給す
る書き込み電源Vppを生成する電源、6はホストコン
ピュータ10からの制御信号に基づいて、ユーザ基板1
上のCPU9をHOLDし、ユーザ基板1上のフラッシ
ュEEPROM3にプログラムを書き込むコントローラ
である。
【0012】7は書き込みアルゴリズムやホストコンピ
ュータ10からダウンロードしたプログラムを格納する
メモリ、8はホストコンピュータ10からの制御信号の
授受に使用するホストインタフェースコネクタである。
11はコントローラ6からの選択信号によりホストコン
ピュータ10からのアドレス信号、データ信号、および
制御信号をどのユーザ基板1のフラッシュEEPROM
3に送出するか否かを選択するセレクタであり、フラッ
シュEEPROM3に対して個別に有効、無効を選択す
ることができる。12はこのセレクタ11からの選択信
号により、有効または無効に切り換わる入出力バッファ
であり、有効に選択された場合にコネクタ4を介してコ
ントローラ6からの書き込み制御信号をユーザ基板1上
に出力する。
ュータ10からダウンロードしたプログラムを格納する
メモリ、8はホストコンピュータ10からの制御信号の
授受に使用するホストインタフェースコネクタである。
11はコントローラ6からの選択信号によりホストコン
ピュータ10からのアドレス信号、データ信号、および
制御信号をどのユーザ基板1のフラッシュEEPROM
3に送出するか否かを選択するセレクタであり、フラッ
シュEEPROM3に対して個別に有効、無効を選択す
ることができる。12はこのセレクタ11からの選択信
号により、有効または無効に切り換わる入出力バッファ
であり、有効に選択された場合にコネクタ4を介してコ
ントローラ6からの書き込み制御信号をユーザ基板1上
に出力する。
【0013】次に動作について説明する。まず、ユーザ
基板上のフラッシュEEPROMを書き換える場合、コ
ネクタ4を介してユーザ基板1にオンボード書き込み制
御装置2を接続する。次に、書き込みプログラムがホス
トコンピュータ10からホストインタフェース8を介し
てオンボード書き込み制御装置2にダウンロードされる
とともに、ホストコンピュータ10はオンボード書き込
み制御装置2に対して制御信号を送信する。そして、こ
の制御信号を受信したオンボード書き込み制御装置2
は、セレクタ11を制御することにより、入出力バッフ
ァ12のうち1つのみを選択し有効にし、有効にした入
出力バッファ12からのみコネクタ4を介してコントロ
ーラ6からの書き込み制御信号をユーザ基板1上に出力
する。
基板上のフラッシュEEPROMを書き換える場合、コ
ネクタ4を介してユーザ基板1にオンボード書き込み制
御装置2を接続する。次に、書き込みプログラムがホス
トコンピュータ10からホストインタフェース8を介し
てオンボード書き込み制御装置2にダウンロードされる
とともに、ホストコンピュータ10はオンボード書き込
み制御装置2に対して制御信号を送信する。そして、こ
の制御信号を受信したオンボード書き込み制御装置2
は、セレクタ11を制御することにより、入出力バッフ
ァ12のうち1つのみを選択し有効にし、有効にした入
出力バッファ12からのみコネクタ4を介してコントロ
ーラ6からの書き込み制御信号をユーザ基板1上に出力
する。
【0014】これにより、複数接続したユーザ基板1の
うちの1つのユーザ基板1のフラッシュEEPROM3
のみを選択的に書き換えることができる。また、複数の
ユーザ基板1にプログラムを書き込む場合、複数のユー
ザ基板1用のプログラムを一括してオンボード書き込み
制御装置2にダウンロードしておき、有効にする入出力
バッファ12を変化させていくことにより、一括書き込
みが可能である。なお、上記処理手順はフラッシュEE
PROM3の書き換え後のユーザ基板1の動作再開の自
動化にも応用可能である。
うちの1つのユーザ基板1のフラッシュEEPROM3
のみを選択的に書き換えることができる。また、複数の
ユーザ基板1にプログラムを書き込む場合、複数のユー
ザ基板1用のプログラムを一括してオンボード書き込み
制御装置2にダウンロードしておき、有効にする入出力
バッファ12を変化させていくことにより、一括書き込
みが可能である。なお、上記処理手順はフラッシュEE
PROM3の書き換え後のユーザ基板1の動作再開の自
動化にも応用可能である。
【0015】以上のように、この実施の形態1によれ
ば、オンボード書き込み制御装置2は、ユーザ基板1と
接続するコネクタ4を複数実装し、ユーザ基板1上のフ
ラッシュEEPROM3を制御する制御信号、アドレス
信号およびデータ信号をセレクタ11および入出力バッ
ファ12を備えているため、多数のユーザ基板1のフラ
ッシュEEPROM3を書き換える場合、オンボード書
き込み制御装置2をユーザ基板1の枚数だけ着脱する必
要がなく、また、ユーザ基板1への活線着脱が可能とな
り、フラッシュEEPROM3の書き換えに要する時間
を短縮できる効果が得られる。
ば、オンボード書き込み制御装置2は、ユーザ基板1と
接続するコネクタ4を複数実装し、ユーザ基板1上のフ
ラッシュEEPROM3を制御する制御信号、アドレス
信号およびデータ信号をセレクタ11および入出力バッ
ファ12を備えているため、多数のユーザ基板1のフラ
ッシュEEPROM3を書き換える場合、オンボード書
き込み制御装置2をユーザ基板1の枚数だけ着脱する必
要がなく、また、ユーザ基板1への活線着脱が可能とな
り、フラッシュEEPROM3の書き換えに要する時間
を短縮できる効果が得られる。
【0016】実施の形態2.図2はこの発明の実施の形
態2によるオンボード書き込み制御装置とユーザ基板と
のインタフェースを示す構成図であり、図において、実
施の形態1と同一の符号については同一または相当部分
を示すので説明を省略する。この実施の形態2では、実
施の形態1の入出力バッファ12に相当する入出力バッ
ファ22に加え、各ユーザ基板1のフラッシュEEPR
OM3に電源を供給するライン上に備えられ、セレクタ
11により個別に有効、無効を選択することができる出
力バッファ21を備えている。
態2によるオンボード書き込み制御装置とユーザ基板と
のインタフェースを示す構成図であり、図において、実
施の形態1と同一の符号については同一または相当部分
を示すので説明を省略する。この実施の形態2では、実
施の形態1の入出力バッファ12に相当する入出力バッ
ファ22に加え、各ユーザ基板1のフラッシュEEPR
OM3に電源を供給するライン上に備えられ、セレクタ
11により個別に有効、無効を選択することができる出
力バッファ21を備えている。
【0017】したがって、制御信号がホストコンピュー
タ10からオンボード書き込み制御装置2に対して送信
されることにより、入出力バッファ22と同時にセレク
タ11によって、各出力バッファ21の有効あるいは無
効を選択することができる。また、全出力バッファ21
を無効可能とすることにより、オンボード書き込み制御
装置2とユーザ基板1とを電気的に遮断可能とすること
ができるものである。
タ10からオンボード書き込み制御装置2に対して送信
されることにより、入出力バッファ22と同時にセレク
タ11によって、各出力バッファ21の有効あるいは無
効を選択することができる。また、全出力バッファ21
を無効可能とすることにより、オンボード書き込み制御
装置2とユーザ基板1とを電気的に遮断可能とすること
ができるものである。
【0018】以上のように、この実施の形態2によれ
ば、ユーザ基板1が活線状態のまま、オンボード書き込
み制御装置2を着脱可能とすることができる効果が得ら
れる。
ば、ユーザ基板1が活線状態のまま、オンボード書き込
み制御装置2を着脱可能とすることができる効果が得ら
れる。
【0019】実施の形態3.図3はこの発明の実施の形
態3によるオンボード書き込み制御装置とユーザ基板と
のインタフェースを示す構成図であり、図において、実
施の形態1および実施の形態2と同一の符号については
同一または相当部分を示すので説明を省略する。この実
施の形態3では、オンボード書き込み制御装置2の制御
信号、アドレス信号、およびデータ信号線上に起動用プ
ログラム内蔵メモリ31を備えることにより、ユーザ基
板1上のフラッシュEEPROM3の書き込み後、ユー
ザ基板1が直接オンボード書き込み制御装置2上の起動
用プログラム内蔵メモリ31を読み込むものである。
態3によるオンボード書き込み制御装置とユーザ基板と
のインタフェースを示す構成図であり、図において、実
施の形態1および実施の形態2と同一の符号については
同一または相当部分を示すので説明を省略する。この実
施の形態3では、オンボード書き込み制御装置2の制御
信号、アドレス信号、およびデータ信号線上に起動用プ
ログラム内蔵メモリ31を備えることにより、ユーザ基
板1上のフラッシュEEPROM3の書き込み後、ユー
ザ基板1が直接オンボード書き込み制御装置2上の起動
用プログラム内蔵メモリ31を読み込むものである。
【0020】以上のように、この実施の形態3によれ
ば、フラッシュEEPROM3の書き込み後のユーザ基
板1の動作再開を自動的に行うことができる効果が得ら
れる。
ば、フラッシュEEPROM3の書き込み後のユーザ基
板1の動作再開を自動的に行うことができる効果が得ら
れる。
【0021】
【発明の効果】以上のように、請求項1記載の発明によ
れば、コントローラからの選択信号により、ホストコン
ピュータからのアドレス信号、データ信号、および制御
信号をどのユーザ基板上のフラッシュEEPROMに送
出するか否かを選択する選択信号をセレクタから出力
し、このセレクタからの選択信号により有効または無効
に切り換わる入出力バッファにあって、有効に選択され
た場合にコントローラからのアドレス信号、データ信
号、および制御信号をユーザ基板上のフラッシュEEP
ROMに出力するように構成したので、多数のユーザ基
板のフラッシュEEPROMを書き換える場合、オンボ
ード書き込み制御装置をユーザ基板の枚数だけ着脱する
必要がなく、また、ユーザ基板への活線着脱が可能とな
り、フラッシュEEPROMの書き換えに要する時間を
短縮できる効果がある。
れば、コントローラからの選択信号により、ホストコン
ピュータからのアドレス信号、データ信号、および制御
信号をどのユーザ基板上のフラッシュEEPROMに送
出するか否かを選択する選択信号をセレクタから出力
し、このセレクタからの選択信号により有効または無効
に切り換わる入出力バッファにあって、有効に選択され
た場合にコントローラからのアドレス信号、データ信
号、および制御信号をユーザ基板上のフラッシュEEP
ROMに出力するように構成したので、多数のユーザ基
板のフラッシュEEPROMを書き換える場合、オンボ
ード書き込み制御装置をユーザ基板の枚数だけ着脱する
必要がなく、また、ユーザ基板への活線着脱が可能とな
り、フラッシュEEPROMの書き換えに要する時間を
短縮できる効果がある。
【0022】請求項2記載の発明によれば、各ユーザ基
板上のフラッシュEEPROMに電源を供給する電源ラ
イン上に位置する出力バッファにより、セレクタからの
選択信号により有効に選択された場合にフラッシュEE
PROMに電源を供給するように構成したので、ユーザ
基板が活線状態のまま、オンボード書き込み制御装置を
着脱可能とすることができる効果がある。
板上のフラッシュEEPROMに電源を供給する電源ラ
イン上に位置する出力バッファにより、セレクタからの
選択信号により有効に選択された場合にフラッシュEE
PROMに電源を供給するように構成したので、ユーザ
基板が活線状態のまま、オンボード書き込み制御装置を
着脱可能とすることができる効果がある。
【0023】請求項3記載の発明によれば、ユーザ基板
上のフラッシュEEPROMに対する書き込み処理後、
ユーザ基板が自動的に動作再開できる起動用プログラム
を起動用プログラム内蔵メモリに格納するように構成し
たので、フラッシュEEPROMの書き込み後のユーザ
基板の動作再開を自動的に行うことができる効果があ
る。
上のフラッシュEEPROMに対する書き込み処理後、
ユーザ基板が自動的に動作再開できる起動用プログラム
を起動用プログラム内蔵メモリに格納するように構成し
たので、フラッシュEEPROMの書き込み後のユーザ
基板の動作再開を自動的に行うことができる効果があ
る。
【0024】請求項4記載の発明によれば、ホストコン
ピュータからの書き込みプログラムがホストインタフェ
ースを介してダウンロードされるとともに、どのユーザ
基板上のフラッシュEEPROMに書き込みプログラム
を送出するか否かを選択する選択信号を入力したとき
に、セレクタを介して有効にする入出力バッファを選択
し、有効である入出力バッファからのみ上記書き込みプ
ログラムをユーザ基板上のフラッシュEEPROMに出
力するように構成したので、多数のユーザ基板のフラッ
シュEEPROMを書き換える場合オンボード書き込み
制御装置をユーザ基板の枚数だけ着脱する必要がなく、
また、ユーザ基板への活線着脱が可能となり、フラッシ
ュEEPROMの書き換えに要する時間を短縮できる効
果がある。
ピュータからの書き込みプログラムがホストインタフェ
ースを介してダウンロードされるとともに、どのユーザ
基板上のフラッシュEEPROMに書き込みプログラム
を送出するか否かを選択する選択信号を入力したとき
に、セレクタを介して有効にする入出力バッファを選択
し、有効である入出力バッファからのみ上記書き込みプ
ログラムをユーザ基板上のフラッシュEEPROMに出
力するように構成したので、多数のユーザ基板のフラッ
シュEEPROMを書き換える場合オンボード書き込み
制御装置をユーザ基板の枚数だけ着脱する必要がなく、
また、ユーザ基板への活線着脱が可能となり、フラッシ
ュEEPROMの書き換えに要する時間を短縮できる効
果がある。
【図1】 この発明の実施の形態1によるオンボード書
き込み制御装置とユーザ基板とのインタフェースを示す
構成図である。
き込み制御装置とユーザ基板とのインタフェースを示す
構成図である。
【図2】 この発明の実施の形態2によるオンボード書
き込み制御装置とユーザ基板とのインタフェースを示す
構成図である。
き込み制御装置とユーザ基板とのインタフェースを示す
構成図である。
【図3】 この発明の実施の形態3によるオンボード書
き込み制御装置とユーザ基板とのインタフェースを示す
構成図である。
き込み制御装置とユーザ基板とのインタフェースを示す
構成図である。
【図4】 従来のオンボード書き込み制御装置とユーザ
基板とのインタフェースを示す構成図である。
基板とのインタフェースを示す構成図である。
1 ユーザ基板、2 オンボード書き込み制御装置、3
フラッシュEEPROM、4 コネクタ、5 電源、
6 コントローラ、7 メモリ、8 ホストインタフェ
ースコネクタ、9 CPU、10 ホストコンピュー
タ、11 セレクタ、12,22 入出力バッファ、2
1 出力バッファ、31 起動用プログラム内蔵メモ
リ。
フラッシュEEPROM、4 コネクタ、5 電源、
6 コントローラ、7 メモリ、8 ホストインタフェ
ースコネクタ、9 CPU、10 ホストコンピュー
タ、11 セレクタ、12,22 入出力バッファ、2
1 出力バッファ、31 起動用プログラム内蔵メモ
リ。
Claims (4)
- 【請求項1】 ユーザ基板上に実装されたフラッシュE
EPROMにコネクタを介して電源を供給する電源と、
ホストコンピュータとの間で接続され、このホストコン
ピュータからの制御信号を入力するインタフェースコネ
クタと、このインタフェースコネクタを介して入力され
た上記ホストコンピュータからの制御信号に基づいて、
接続されたユーザ基板上のCPUをHOLDし、上記ユ
ーザ基板上のフラッシュEEPROMにプログラムを書
き込むコントローラと、このコントローラを介して入力
した書き込みアルゴリズムや上記ホストコンピュータか
らのダウンロードしたプログラムを格納するメモリとを
備え、上記ホストコンピュータからの制御信号に基づい
て、上記ユーザ基板上に実装されたフラッシュEEPR
OMに書き込み処理を行うオンボード書き込み制御装置
において、上記コントローラからの選択信号により、上
記ホストコンピュータからのアドレス信号、データ信
号、および制御信号をどのユーザ基板上のフラッシュE
EPROMに送出するか否かを選択する選択信号を出力
するセレクタと、このセレクタからの選択信号により有
効または無効に切り換わり、有効に選択された場合に上
記コントローラからのアドレス信号、データ信号、およ
び制御信号を上記ユーザ基板上のフラッシュEEPRO
Mに出力する入出力バッファとを備えたことを特徴とす
るオンボード書き込み制御装置。 - 【請求項2】 各ユーザ基板上のフラッシュEEPRO
Mに電源を供給する電源ライン上に位置し、セレクタか
らの選択信号により有効または無効に切り換わり、有効
に選択された場合に上記フラッシュEEPROMに電源
を供給する出力バッファを備えたことを特徴とする請求
項1記載のオンボード書き込み制御装置。 - 【請求項3】 ユーザ基板上のフラッシュEEPROM
に対する書き込み処理後、ユーザ基板が自動的に動作再
開できる起動用プログラムを格納する起動用プログラム
内蔵メモリ備えたことを特徴とする請求項2記載のオン
ボード書き込み制御装置。 - 【請求項4】 ホストコンピュータからの制御信号に基
づいて、上記ユーザ基板上に実装されたフラッシュEE
PROMに書き込み処理を行うオンボード書き込み制御
装置におけるオンボード書き込み方法において、上記ホ
ストコンピュータからの書き込みプログラムがホストイ
ンタフェースを介してダウンロードされるとともに、ど
のユーザ基板上のフラッシュEEPROMに上記書き込
みプログラムを送出するか否かを選択する選択信号を入
力したときに、セレクタを介して有効にする入出力バッ
ファを選択し、有効である上記入出力バッファからのみ
上記書き込みプログラムを上記ユーザ基板上のフラッシ
ュEEPROMに出力することを特徴とするオンボード
書き込み制御装置におけるオンボード書き込み方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14428697A JPH10333978A (ja) | 1997-06-02 | 1997-06-02 | オンボード書き込み制御装置およびその装置におけるオンボード書き込み方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14428697A JPH10333978A (ja) | 1997-06-02 | 1997-06-02 | オンボード書き込み制御装置およびその装置におけるオンボード書き込み方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10333978A true JPH10333978A (ja) | 1998-12-18 |
Family
ID=15358546
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14428697A Pending JPH10333978A (ja) | 1997-06-02 | 1997-06-02 | オンボード書き込み制御装置およびその装置におけるオンボード書き込み方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH10333978A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007149138A (ja) * | 2007-03-19 | 2007-06-14 | Renesas Technology Corp | 不揮発性メモリ装置 |
-
1997
- 1997-06-02 JP JP14428697A patent/JPH10333978A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007149138A (ja) * | 2007-03-19 | 2007-06-14 | Renesas Technology Corp | 不揮発性メモリ装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6009496A (en) | Microcontroller with programmable embedded flash memory | |
KR100280637B1 (ko) | 고정된플래시롬의데이터갱신이가능한컴퓨터시스템및그제어방법 | |
JP2010022175A (ja) | インバータ制御システム,インバータ装置の周辺機器 | |
KR0172001B1 (ko) | 바이오스 메모리의 재프로그램 장치 및 그 방법 | |
US6000005A (en) | Method of writing a flash memory including dynamically switching and allocating memory spaces to the flash memory blocks | |
JPH10333978A (ja) | オンボード書き込み制御装置およびその装置におけるオンボード書き込み方法 | |
JP2007249808A (ja) | 機能拡張システム及び機能拡張機器 | |
JPH1011277A (ja) | 電気的書換え可能な不揮発性メモリを備えるコンピュータ装置および不揮発性半導体メモリ | |
JP3709315B2 (ja) | プログラマブルコントローラ | |
JPH1027097A (ja) | フラッシュromのデータ書換え方法および装置 | |
JP2001325105A (ja) | 動作プログラム書き換え方法 | |
JP2004013338A (ja) | データ処理装置および方法 | |
JP3130312B2 (ja) | 記憶装置のプログラミング装置 | |
JP2009258882A (ja) | 操作部制御ユニット、バージョン制御方法及び画像形成装置 | |
JPH10283172A (ja) | フラッシュromデータ書き換え方式 | |
JPH11175345A (ja) | プログラマブルコントローラ | |
JPH11149377A (ja) | 画像形成装置 | |
JPH07193860A (ja) | プログラムメモリを有した携帯端末装置 | |
JPH11272642A (ja) | 1チップマイクロコンピュータ及び起動アドレス設定方法 | |
JPH08265488A (ja) | ファクシミリ装置 | |
JP2002041437A (ja) | ハードディスクドライブ切換装置 | |
JP2004038374A (ja) | ブートシステム | |
KR100630925B1 (ko) | 데이터 통신장치 | |
JPH07234712A (ja) | プログラマブルコントローラ、そのプログラミング装置およびそのシステムプログラム変更方法 | |
JPH0836532A (ja) | 低消費電力端末装置 |