JPH11149377A - 画像形成装置 - Google Patents
画像形成装置Info
- Publication number
- JPH11149377A JPH11149377A JP9313776A JP31377697A JPH11149377A JP H11149377 A JPH11149377 A JP H11149377A JP 9313776 A JP9313776 A JP 9313776A JP 31377697 A JP31377697 A JP 31377697A JP H11149377 A JPH11149377 A JP H11149377A
- Authority
- JP
- Japan
- Prior art keywords
- card
- program
- external storage
- main body
- storage means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Facsimiles In General (AREA)
- Record Information Processing For Printing (AREA)
- Control Or Security For Electrophotography (AREA)
- Stored Programmes (AREA)
Abstract
ョンプログラム用として利用することを可能とし,かつ
ユーザーによる作業性も向上させること。 【解決手段】 制御プログラムに基づいて装置全体を制
御する制御基板102と,制御プログラムを格納してお
くフラッシュROM204と,装置本体に着脱自在で,
制御プログラムおよび(あるいは)オプションプログラ
ムを格納しておくICカード107と,ICカード10
7の接続状態を検知し,検知信号を出力するICカード
検知部206と,ICカード107の使用を選択する特
定SW106とを備えた画像形成装置において,制御基
板102は,特定SW106からの選択信号がONさ
れ,かつICカード検知部206によりICカード10
7の接続が検知された場合,ICカード107上のプロ
グラムよりブートする。
Description
ミリ,プリンタなどの画像形成装置に関し,より詳細に
は,ICカードをダウンロード用としてもオプションプ
ログラム用として利用可能な画像形成装置に関する。
て,装置を制御するためのプログラムなどをEPROM
に格納しておき,これをEPROMを装置内に設置し,
CPUによりプログラムを読み出して制御を実行してい
た。しかし,上記プログラムにバグや設計変更などによ
るプログラム変更が生じた場合には,プログラムが格納
されているEPROMを変更後のEPROMに交換する
必要がある。ところが,このEPROM交換作業は,E
PROMが交換できるレベルまで装置を分解しなければ
ならず,特に装置が完成品や梱包状態である場合には交
換作業に膨大な時間がかかってしまう。
狙いから,フラッシュROMにプログラムを保持するよ
うになっているものが多い。したがって,プログラム更
新時には,ICカードなどの外部記憶装置からフラッシ
ュROMにプログラムをダウンロードすればよいので,
プログラム更新のための作業時間が大幅に短縮する。
シュROM上の装置本体の制御プログラムのデータテー
ブルの追加のように,オプションプログラムとして使用
すること方法も考えらられている。この場合,ユーザー
がICカードを装着・接続することで,所望とする標準
仕様以外の付加機能を利用することが可能となる。
ド専用であったので,ICカードの接続状態が検知され
た場合に,そのICカード上のプログラムよりブート
し,ダウンロードすればよかった。
示されるような従来の技術にあっては,ICカードをオ
プションプログラム用として使用する場合,ICカード
の接続を検知し,そのままICカード上のプログラムよ
りブートすると,装置本体のフラッシュROM上のプロ
グラムが動作しなくなっるという問題点があった。さら
に使用時に特別な処理を行って装置本体のフラッシュR
OMからブートさせるので,ユーザーの使い勝手が低下
するいう問題点もあった。
って,ICカードをダウンロード用としてもオプション
プログラム用として利用することを可能とし,かつユー
ザーによる作業性も向上させることを目的とする。
めに,請求項1に係る画像形成装置にあっては,制御プ
ログラムに基づいて装置全体を制御する本体制御手段
と,前記制御プログラムを格納しておく本体側記憶手段
と,装置本体に着脱自在で,前記制御プログラムおよび
(あるいは)オプションプログラムを格納しておく外部
記憶手段と,前記外部記憶手段の接続状態を検知し,検
知信号を出力する検知手段と,前記外部記憶手段の使用
を選択する選択手段と,を備えた画像形成装置におい
て,前記本体制御手段は,前記選択手段からの選択信号
がONされ,かつ前記検知手段により前記外部記憶手段
の接続が検知された場合,前記外部記憶手段上のプログ
ラムよりブートするものである。
によれば,ICカードなどの外部記憶手段を接続した場
合に,その外部記憶手段の使用を選択し,外部記憶手段
に格納されているプログラムよりブートすることによ
り,外部記憶手段をダウンロード用およびオプションプ
ログラム用としても使用することが可能となり,かつユ
ーザーの作業性も向上させることができる。
ては,制御プログラムに基づいて装置全体を制御する本
体制御手段と,前記制御プログラムを格納しておく本体
側記憶手段と,装置本体に着脱自在で,前記制御プログ
ラムおよび(あるいは)オプションプログラムを格納し
ておく外部記憶手段と,前記外部記憶手段の接続状態を
検知し,検知信号を出力する検知手段と,前記外部記憶
手段の使用を選択する選択手段と,を備えた画像形成装
置において,前記本体制御手段は,前記選択手段からの
選択信号がONされ,かつ前記検知手段により前記外部
記憶手段の接続が検知されない場合,前記本体側記憶手
段上のプログラムよりブートするものである。
によれば,請求項1に加え,ICカードなどの外部記憶
手段が完全に本体接続部分に接続されていない場合,画
像形成装置の本体記憶手段(たとえば,フラッシュRO
M)のプログラムをブートすることで,本体記憶手段を
保護し,確実に画像形成装置の本体記憶手段を使用する
ことができる。
ては,制御プログラムに基づいて装置全体を制御する本
体制御手段と,前記制御プログラムを格納しておく本体
側記憶手段と,装置本体に着脱自在で,前記制御プログ
ラムおよび(あるいは)オプションプログラムを格納し
ておく外部記憶手段と,前記外部記憶手段の接続状態を
検知し,検知信号を出力する検知手段と,前記外部記憶
手段の使用を選択する選択手段と,装置の設定状態や作
動状態が表示される表示手段と,を備えた画像形成装置
において,前記本体制御手段は,前記選択手段からの選
択信号がONされ,かつ前記検知手段により前記外部記
憶手段の接続が検知されない場合,前記本体側記憶手段
上のプログラムよりブートし,前記表示手段に前記外部
記憶手段の接続エラーを示すメッセージを出力するもの
である。
によれば,請求項1に加え,ICカードなどの外部記憶
手段が完全に本体接続部分に接続されていない場合,画
像形成装置の本体記憶手段(たとえば,フラッシュRO
M)のプログラムをブートすることで,本体記憶手段を
保護し,確実に画像形成装置の本体記憶手段を使用する
ことができ,さらに,外部記憶手段が完全に本体接続部
分に接続されていない旨のエラーメッセージ表示を表示
手段に表示することにより,ユーザーはICカードなど
の外部記憶手段が正確に装着されていないことを的確に
知り,再セットを迅速に行うことができる。
いて添付図面を参照し,詳細に説明する。
形成装置の主要構成を示すブロック図である。画像形成
装置100は,所定の作像プロセス(たとえば,電子写
真プロセス,インクジェット,サーマルなど)により画
像データに対応した画像を形成する画像形成部101
と,画像形成装置100全体の制御を所定の制御プログ
ラムに基づいて実行する本体制御手段としての制御基板
102と,LCDなどの表示手段を用い,画像形成装置
100の各種設定状態や動作状態やエラーメッセージな
どを表示する表示部103と,画像形成部101および
制御基板102に電源を供給する電源104と,電源1
04をON/OFFする電源SW105と,ICカード
107使用時に選択ONし,信号XSWを出力する選択
手段としての特定SW106と,を備えている。
02を介して外部記憶手段としてのICカード107が
挿入・接続されるように構成されている(図3参照)。
ICカード107には,後述するフラッシュROMにブ
ート(Boot)するための更新対象のプログラムある
いはオプションプログラムなどが格納されている。
成を示すブロック図である。図において,201は周辺
制御IC202に対してブートデバイス選択信号を出力
するCPU,202は特定SW106の出力信号XSW
およびCPU201からのブートデバイス選択信号,リ
セットIC203からのリセット信号XRESET,I
Cカード検知部206からの検知信号XCD1,XCD
2に基づいて,フラッシュROM204に対するフラッ
シュROM選択信号およびICカード接続部205に対
するICカード選択信号を出力する周辺制御ICであ
る。
をCPU201および周辺制御IC202に対して出力
するリセットIC,204は画像形成装置100におけ
るCPUの制御プログラムを格納する本体側記憶手段と
してのフラッシュROM,205はICカード107を
挿入・接続するICカード接続部,206はICカード
107の挿入状態を検知し,周辺制御IC202に対し
て検知信号XCD1,XCD2を出力する検知手段とし
てのICカード検知部(図3参照)である。
06のコンタクトディテクション端子の構成例を示す説
明図であり,画像形成装置100(システム側)のIC
カード検知部206にICカード107が正確に挿入さ
れているかをチェックするものである。図3において,
ICカード107の2つの端子 ̄CD1, ̄CD2はカ
ード内部でGNDに接地され,システム側でVccにプ
ルアップしておくことで,2つの端子 ̄CD1, ̄CD
2の電圧を検知し,システム側からのカードの挿入状態
を検出するように構成されている。
202のブートデバイス選択回路構成を示すブロック図
である。図において,401はICカード検知部206
から出力される検知信号XCD1,XCD2の負論理入
力し,負論理のAND出力出力する論理ゲート,402
は特定SW106から出力される信号XSWとリセット
IC203から出力される信号XRESETとを負論理
入力し,この2つの信号の負論理のAND処理出力を行
う論理ゲート,403は信号XSWを入力し,その出力
を論理ゲート404に供給するインバータ,404はイ
ンバータ403からの信号および信号XRESETをそ
れぞれ負論理入力し,負論理のAND出力を行う論理ゲ
ート,405は論理ゲート402の出力をPR端子(P
RESET)に,論理ゲート404の出力をCLR端子
(CLEAR)に接続し,その出力端子 ̄Qを論理ゲー
ト406に供給するフリップ・フロップ,406はブー
トデバイス選択信号および論理ゲート401,フリップ
・フロップ405の出力それぞれ負論理入力し,負論理
のAND出力を行い,ICカード選択信号を出力する論
理ゲートである。
に構成された周辺制御IC202の動作について説明す
る。図5は,実施の形態1に係る周辺制御IC202の
動作を示すタイミングチャートである。図において,
(A)はリセットIC203から出力される信号XRE
SET,(B)は特定SW106から出力される信号X
SW,(C)はICカード検知部206から出力される
検知信号XCD1,XCD2,(D)はCPU201か
ら出力されるブートデバイス選択信号,(E)は論理ゲ
ート406から出力されるICカード選択信号である。
らの検知信号XCD1,2(図5(C)参照)が論理ゲ
ート401の入力端子(負論理入力)それぞれに供給さ
れ,論理ゲート401の負論理のAND処理出力を論理
ゲート406に供給する。論理ゲート402には,リセ
ットIC203からのリセット信号XRESET(図5
(A)参照)と,特定SW106の入力信号XSW(図
5(B)参照)とが負論理入力され,この負論理のAN
D出力がフリップ・フロップ405のPR端子に供給さ
れる。
C203からのリセット信号XRESETと,インバー
タ403を介した特定SW106の入力信号XSWとが
入力され,その負論理のAND出力をフリップ・フロッ
プ405のCLR端子に入力する。そして,フリップ・
フロップ405の出力 ̄Qを論理ゲート406に供給す
る。他方,論理ゲート406に入力端子(負論理入力)
の1つにCPU201からのブートデバイス選択信号
(図5(D)参照)が供給される。
択信号と,論理ゲート401からのICカード検知部2
06の検知信号XCD1,2出力と,フリップ・フロッ
プ405の ̄Q出力と,から負論理のAND出力を行
い,ICカード選択信号(図5(E)参照)を出力す
る。
リセットIC203のリセット信号XRESETが解除
され,かつ特定SW106の出力信号XSWがONされ
ていな場合には動作しない。一方,リセットIC203
のリセット信号XRESETが解除され,かつ特定SW
106の出力信号XSWがONされ,さらにICカード
107が接続されている場合,CPU201からのブー
トデバイス選択信号がICカード選択信号(ICカード
107へのチップセレクト信号)として出力される。
FFで,ICカード107も接続されていない状態で,
電源104がONされた場合,周辺制御IC202によ
り,フラッシュROM204上のプログラムがCPU2
01に呼び出され,CPU201が動作する。一方,特
定SW106がONで,ICカード107が接続されて
いる状態で,電源104がONされた場合,周辺制御I
C202により,ICカード107上のプログラムがC
PU201に呼び出され,CPU201が動作する。
いて,特定SW106を操作しながら電源をONしたと
きに,ICカード107上の格納されているプログラム
よりブートすることにより,ICカード107をダウン
ロード用およびオプションプログラム用としても使用す
ることができ,しかもユーザーの作業性も向上させるこ
とができる。
07が接続されていなかったり,あるいは通常2本用意
されているICカード117の接続状態を示す検知信号
が1本しかONしていないような状態,つまり不完全な
接続状態である場合にICカード107でブートしよう
とすると,本体プログラムや装置自体に悪影響を及ぼす
ことが考えられる。
施の形態1の構成・動作に対し,特定SW106を操作
しながら,電源104をONしたときにICカード検知
部206によってICカード107の接続が検知されな
い場合,フラッシュROM204上のプログラムでブー
トする例について,図6および図7を用いて説明する。
態2に係る周辺制御IC202のブートデバイス選択回
路構成を示すブロック図である。この周辺制御IC20
2は,図4に対し,ICカード検知部206からの検知
信号XCD1,2を入力とし,その出力を論理ゲート6
02に供給するインバータ601と,ブートデバイス選
択信号と,フリップ・フロップ405の出力 ̄Qと,イ
ンバータ601の出力信号とを負論理入力し,負論理の
AND処理を行い.フラッシュROM選択信号を出力す
る論理ゲート602と,を付加した構成となっている。
なお,他の構成要素およびその機能は,実施の形態1と
同様であるので図4と同一符号を付し,その説明は省略
する。
に構成された周辺制御IC202の動作について説明す
る。図5は,実施の形態2に係る周辺制御IC202の
動作を示すタイミングチャートである。図において,
(A)はリセットIC203から出力される信号XRE
SET,(B)は特定SW106から出力される信号X
SW,(C)はICカード検知部206から出力される
検知信号XCD1,XCD2,(D)はCPU201か
ら出力されるブートデバイス選択信号,(E)は論理ゲ
ート406から出力されるICカード選択信号,(F)
は論理ゲート602から出力されるフラッシュROM選
択信号である。
らの検知信号XCD1,2(図7(C)参照)が論理ゲ
ート401の入力端子(負論理入力)それぞれに供給さ
れる。さらに,論理ゲート401の負論理のAND処理
出力を論理ゲート406,およびインバータ601を介
して論理ゲート602に供給する。論理ゲート402に
は,リセットIC203からのリセット信号XRESE
T(図7(A)参照)と,特定SW106の入力信号X
SW(図7(B)参照)とが負論理入力され,この負論
理のAND出力がフリップ・フロップ405のPR端子
に供給される。
C203からのリセット信号XRESETと,インバー
タ403を介した特定SW106の入力信号XSWとが
入力され,その負論理のAND出力をフリップ・フロッ
プ405のCLR端子に入力する。そして,フリップ・
フロップ405の出力 ̄Qを論理ゲート406に供給す
る。他方,論理ゲート406に入力端子(負論理入力)
の1つにCPU201からのブートデバイス選択信号
(図7(D)参照)が供給される。
択信号と,論理ゲート401からのICカード検知部2
06の検知信号XCD1,2出力と,フリップ・フロッ
プ405の ̄Q出力と,から負論理のAND出力を行
い,ICカード選択信号(図7(E)参照)を出力す
る。
バイス選択信号と,インバータ601を介した検知信号
XCD1,2と,フリップ・フロップ405の出力 ̄Q
とが負論理入力され,その負論理のAND出力によりフ
ラッシュROM選択信号(図7(F)参照)を出力す
る。
つ電源104がONされた場合であっても,ICカード
107が完全にICカード接続部205に接続されてい
ない場合には,強制的にフラッシュROM204よりブ
ートする。すなわち,図6の周辺制御IC202は,実
施の形態1と同様にICカード選択信号を出力すると共
に,ICカード107が完全にICカード接続部205
に接続されていない場合にICカード107からブート
せずに,フラッシュROM選択信号を出力し,フラッシ
ュROM204上のプログラムをブートする。
加え,ICカード107が完全にICカード接続部20
5に接続されていない場合,画像形成装置100本体の
フラッシュROM204のプログラムをブートすること
で,フラッシュROM204を保護し,確実に画像形成
装置100本体のフラッシュROM204を使用するこ
とができる。
実施の形態2において,特定SW106がONで,かつ
電源104がONされた場合であっても,ICカード1
07が完全にICカード接続部205に接続されていな
い場合,フラッシュROM204のプログラムをブート
すると共に,表示部103にエラーメッセージの表示を
出力する例について,図8および図9を用いて説明す
る。
態3に係る周辺制御IC202のブートデバイス選択回
路構成を示すブロック図である。この周辺制御IC20
2は,図6に対し,ICカード検知部206からの検知
信号XCD1,2を入力とし,その出力を論理ゲート6
02に供給するインバータ601の出力信号と,フリッ
プ・フロップ405の出力信号 ̄Qと,を負論理入力
し,負論理のAND処理を行い,エラーメッセージ表示
信号を出力する論理ゲート801を付加した構成となっ
ている。なお,他の構成要素およびその機能は,実施の
形態2と同様であるので図6と同一符号を付し,その説
明は省略する。
に構成された周辺制御IC202の動作について説明す
る。図9は,実施の形態3に係る周辺制御IC202の
動作を示すタイミングチャートである。図において,
(A)はリセットIC203から出力される信号XRE
SET,(B)は特定SW106から出力される信号X
SW,(C)はICカード検知部206から出力される
検知信号XCD1,XCD2,(D)はエラーメッセー
ジ表示信号である。なお,他の信号については,実施の
形態2の図6と同様であるので,ここでは省略する。
らの検知信号XCD1,2(図9(C)参照)が論理ゲ
ート401の入力端子(負論理入力)それぞれに供給さ
れる。さらに,論理ゲート401の負論理のAND処理
出力を論理ゲート406,およびインバータ601を介
して論理ゲート602および論理ゲート801に供給す
る。論理ゲート402には,リセットIC203からの
リセット信号XRESET(図9(A)参照)と,特定
SW106の入力信号XSW(図9(B)参照)とが負
論理入力され,この負論理のAND出力がフリップ・フ
ロップ405のPR端子に供給される。
C203からのリセット信号XRESETと,インバー
タ403を介した特定SW106の入力信号XSWとが
入力され,その負論理のAND出力がフリップ・フロッ
プ405のCLR端子に入力される。そして,フリップ
・フロップ405の出力 ̄Qを論理ゲート406に供給
する。他方,論理ゲート406に入力端子(負論理入
力)の1つにCPU201からのブートデバイス選択信
号が供給される。
択信号と,論理ゲート401からのICカード検知部2
06の検知信号XCD1,2出力と,フリップ・フロッ
プ405の ̄Q出力と,から負論理のAND出力を行
い,ICカード選択信号を出力する。
バイス選択信号と,インバータ601を介した検知信号
XCD1,2と,フリップ・フロップ405の出力 ̄Q
とが負論理入力され,その負論理のAND出力によりフ
ラッシュROM選択信号が出力される。また,論理ゲー
ト801には,インバータ601を介した検知信号XC
D1・2と,フリップ・フロップ405の出力 ̄Qとが
負論理入力され,その負論理のAND出力によりエラー
メッセージ表示信号(図9(D)参照)が出力される。
つ電源104がONされた場合であっても,ICカード
107が完全にICカード接続部205に接続されてい
ない場合には,強制的にフラッシュROM204よりブ
ートする。すなわち,図8の周辺制御IC202は,実
施の形態2と同様にICカード選択信号を出力すると共
に,ICカード107が完全にICカード接続部205
に接続されていない場合にICカード107からブート
せずに,フラッシュROM選択信号を出力し,フラッシ
ュROM204上のプログラムをブートする。さらに,
ICカード107が完全にICカード接続部205に接
続されていない旨のエラーメッセージ表示を表示部10
3に表示し,ICカード107の再セットを行うように
ユーザーに促す。
加え,ICカード107が完全にICカード接続部20
5に接続されていない場合,画像形成装置100本体の
フラッシュROM204のプログラムをブートすること
で,フラッシュROM204を保護し,確実に画像形成
装置100本体のフラッシュROM204を使用するこ
とができる。さらに,ICカード107が完全にICカ
ード接続部205に接続されていない旨のエラーメッセ
ージ表示を表示部103に表示することにより,ユーザ
ーはICカード107が正確に装着されていないことを
的確に知り,再セットを迅速に行うことができる。
形成装置(請求項1)によれば,請求項1に記載の画像
形成装置によれば,ICカードなどの外部記憶手段を接
続した場合に,その外部記憶手段の使用を選択し,外部
記憶手段に格納されているプログラムよりブートするた
め,外部記憶手段をダウンロード用およびオプションプ
ログラム用としても使用することができ,かつユーザー
の作業性も向上させることができる。
2)によれば,請求項1に記載の効果に加え,ICカー
ドなどの外部記憶手段が完全に本体接続部分に接続され
ていない場合,画像形成装置の本体記憶手段(たとえ
ば,フラッシュROM)のプログラムをブートするた
め,本体記憶手段を保護し,確実に画像形成装置の本体
記憶手段を使用することができる。
3)によれば,請求項1に記載の効果に加え,ICカー
ドなどの外部記憶手段が完全に本体接続部分に接続され
ていない場合,画像形成装置の本体記憶手段(たとえ
ば,フラッシュROM)のプログラムをブートするた
め,本体記憶手段を保護し,確実に画像形成装置の本体
記憶手段を使用することができ,さらに,外部記憶手段
が完全に本体接続部分に接続されていない旨のエラーメ
ッセージ表示を表示手段に表示するので,ユーザーはI
Cカードなどの外部記憶手段が正確に装着されていない
ことを的確に知り,再セットを迅速に行うことができ
る。
構成を示すブロック図である。
である。
ィテクション端子の構成例を示す説明図である。
ートデバイス選択回路構成を示すブロック図である。
作を示すタイミングチャートである。
ートデバイス選択回路構成を示すブロック図である。
作を示すタイミングチャートである。
ートデバイス選択回路構成を示すブロック図である。
作を示すタイミングチャートである。
Claims (3)
- 【請求項1】 制御プログラムに基づいて装置全体を制
御する本体制御手段と,前記制御プログラムを格納して
おく本体側記憶手段と,装置本体に着脱自在で,前記制
御プログラムおよび(あるいは)オプションプログラム
を格納しておく外部記憶手段と,前記外部記憶手段の接
続状態を検知し,検知信号を出力する検知手段と,前記
外部記憶手段の使用を選択する選択手段と,を備えた画
像形成装置において,前記本体制御手段は,前記選択手
段からの選択信号がONされ,かつ前記検知手段により
前記外部記憶手段の接続が検知された場合,前記外部記
憶手段上のプログラムよりブートすること特徴とする画
像形成装置。 - 【請求項2】 制御プログラムに基づいて装置全体を制
御する本体制御手段と,前記制御プログラムを格納して
おく本体側記憶手段と,装置本体に着脱自在で,前記制
御プログラムおよび(あるいは)オプションプログラム
を格納しておく外部記憶手段と,前記外部記憶手段の接
続状態を検知し,検知信号を出力する検知手段と,前記
外部記憶手段の使用を選択する選択手段と,を備えた画
像形成装置において,前記本体制御手段は,前記選択手
段からの選択信号がONされ,かつ前記検知手段により
前記外部記憶手段の接続が検知されない場合,前記本体
側記憶手段上のプログラムよりブートすること特徴とす
る画像形成装置。 - 【請求項3】 制御プログラムに基づいて装置全体を制
御する本体制御手段と,前記制御プログラムを格納して
おく本体側記憶手段と,装置本体に着脱自在で,前記制
御プログラムおよび(あるいは)オプションプログラム
を格納しておく外部記憶手段と,前記外部記憶手段の接
続状態を検知し,検知信号を出力する検知手段と,前記
外部記憶手段の使用を選択する選択手段と,装置の設定
状態や作動状態が表示される表示手段と,を備えた画像
形成装置において,前記本体制御手段は,前記選択手段
からの選択信号がONされ,かつ前記検知手段により前
記外部記憶手段の接続が検知されない場合,前記本体側
記憶手段上のプログラムよりブートし,前記表示手段に
前記外部記憶手段の接続エラーを示すメッセージを出力
すること特徴とする画像形成装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9313776A JPH11149377A (ja) | 1997-11-14 | 1997-11-14 | 画像形成装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9313776A JPH11149377A (ja) | 1997-11-14 | 1997-11-14 | 画像形成装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11149377A true JPH11149377A (ja) | 1999-06-02 |
Family
ID=18045392
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9313776A Pending JPH11149377A (ja) | 1997-11-14 | 1997-11-14 | 画像形成装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH11149377A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005231076A (ja) * | 2004-02-17 | 2005-09-02 | Oki Data Corp | 印刷装置 |
JP2006099215A (ja) * | 2004-09-28 | 2006-04-13 | Toshiba Tec Corp | ダウンロード基板を装着可能なコンピュータ装置 |
JP2008022130A (ja) * | 2006-07-11 | 2008-01-31 | Kyocera Mita Corp | 画像形成装置並びにその起動方法及びメニュー表示方法 |
JP2012194840A (ja) * | 2011-03-17 | 2012-10-11 | Ricoh Co Ltd | 情報処理装置と画像形成装置 |
-
1997
- 1997-11-14 JP JP9313776A patent/JPH11149377A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005231076A (ja) * | 2004-02-17 | 2005-09-02 | Oki Data Corp | 印刷装置 |
JP2006099215A (ja) * | 2004-09-28 | 2006-04-13 | Toshiba Tec Corp | ダウンロード基板を装着可能なコンピュータ装置 |
JP2008022130A (ja) * | 2006-07-11 | 2008-01-31 | Kyocera Mita Corp | 画像形成装置並びにその起動方法及びメニュー表示方法 |
JP2012194840A (ja) * | 2011-03-17 | 2012-10-11 | Ricoh Co Ltd | 情報処理装置と画像形成装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6513113B1 (en) | Electronic instrument adapted to be selectively booted either from externally-connectable storage unit or from internal nonvolatile rewritable memory | |
CA2046356C (en) | Method and apparatus for improved initialization of computer system features | |
US7017038B1 (en) | Method and system to provide first boot to a CPU system | |
US6981080B2 (en) | Look-up table based USB identification | |
KR100381416B1 (ko) | 컴퓨터 시스템 및 그 컴퓨터 시스템의 프로덕트 키 저장방법 | |
US20140189337A1 (en) | Electronic device having updatable bios and bios updating method thereof | |
US20090132798A1 (en) | Electronic device and method for resuming from suspend-to-memory state thereof | |
US20060117313A1 (en) | Method for patching firmware in memory device | |
US7895429B2 (en) | Basic input/output system memory simulation module | |
US20070250740A1 (en) | System and method for conducting BIST operations | |
JPH11149377A (ja) | 画像形成装置 | |
WO2022199622A1 (zh) | 一种电子设备的启动程序的运行方法和电子设备 | |
US7076643B2 (en) | Method and apparatus for providing revision identification numbers | |
CN110737480B (zh) | 一种串口驱动程序复用方法和装置 | |
JPH06314202A (ja) | 画像形成装置 | |
JPH07281986A (ja) | 拡張ボード及び該ボードを用いた情報処理装置とその周辺装置の制御方法 | |
KR20000008628A (ko) | 컴퓨터 시스템의 부팅음악 출력방법 | |
JP2000076073A (ja) | 電子機器 | |
US20080301331A1 (en) | Control method and computer system utilizing the same | |
KR100335643B1 (ko) | 세팅값을소프트웨어로설정하는컴퓨터시스템및그제어방법 | |
KR20020096661A (ko) | 컴퓨터시스템 및 컴퓨터시스템의 부팅제어방법 | |
EP0851351A2 (en) | Emulation system and method for microcomputer | |
JP3405239B2 (ja) | 初期値設定変更装置 | |
JP2000105703A (ja) | 画像形成装置 | |
CN118466990A (zh) | 韧体的更新方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050325 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050412 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050613 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050802 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050929 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20051011 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20051104 |