CN107785040A - 用于切换电压的装置及具有其的半导体存储器装置 - Google Patents

用于切换电压的装置及具有其的半导体存储器装置 Download PDF

Info

Publication number
CN107785040A
CN107785040A CN201710145925.9A CN201710145925A CN107785040A CN 107785040 A CN107785040 A CN 107785040A CN 201710145925 A CN201710145925 A CN 201710145925A CN 107785040 A CN107785040 A CN 107785040A
Authority
CN
China
Prior art keywords
signal
switching
level
voltage
high voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710145925.9A
Other languages
English (en)
Other versions
CN107785040B (zh
Inventor
李在浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN107785040A publication Critical patent/CN107785040A/zh
Application granted granted Critical
Publication of CN107785040B publication Critical patent/CN107785040B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Dram (AREA)

Abstract

一种电压切换装置包括：多个高电压切换电路，所述多个高电压切换电路能够响应于单个控制信号而操作以及适于基于切换信号的电压电平将切换信号的电压电平泵浦到目标电平；以及公用控制单元，其适于产生单个控制信号。

Description

用于切换电压的装置及具有其的半导体存储器装置
相关申请的交叉引用
本申请要求于2016年8月29日向韩国知识产权局提交的第10-2016-0110174号的韩国申请的优先权，该申请通过引用的方式整体并入本文。
技术领域
各种实施例总体而言可以涉及一种半导体装置，并且更具体地，涉及一种电压切换装置和具有其的半导体存储器装置。
背景技术
半导体装置可以使用产生自外部电压的内部电压来操作。
已经逐渐降低外部电压的电压电平以降低半导体装置的功耗。然而，在半导体装置中大于外部电压的内部电压可能是必要的，因此半导体装置可以包括高电压发生电路。
高电压发生电路可以利用增加外部电压以产生所需内部电压的泵浦电路来实现。可以通过一个或多个切换元件将通过泵浦电路产生的内部电压施加给半导体装置中需要该内部电压的元件。
当通过切换元件传输内部电压或高电压时，电压可以下降与切换元件的阈值电压相对应的量，因此需要补充电压降。
可以通过控制切换元件的操作特性来实现外部电压的进一步降低。
发明内容
根据一个实施例，提供一种用于切换存储系统的电压的改进的半导体装置。该装置可以包括：多个高电压切换电路，其能够响应于单个控制信号而操作以及适于基于切换信号的电压电平将切换信号的电压电平泵浦到目标电平；以及公用控制单元，其适于产生单个控制信号。
根据一个实施例，提供一种半导体存储器装置。该半导体存储器装置可以包括：存储单元阵列，其包括多个存储块；多个块选择单元，其耦接至所述多个存储块并且能够响应于单个控制信号而操作；以及公用控制单元，其适于产生所述单个控制信号，其中，所述多个块选择单元通过解码块地址来选择所述多个存储块中相应的一个，并响应于所述单个控制信号将切换信号施加到所选中的存储块。
附图说明
通过参照附图详细描述本发明的各种实施例，本发明的上述和其他特征和优点对本发明所属领域的技术人员将变得更清楚，在附图中：
图1是示出根据一个实施例的电压切换装置的简化配置图；
图2是示出图1的高电压切换电路的简化配置图；
图3是示出图1的高电压切换电路的简化配置图；
图4是示出图1的公用控制单元的简化配置图；
图5至图8是解释图1的电压切换装置的控制方法的说明性时序图；
图9和图10是解释根据一个实施例的图1的电压切换装置的操作方法的原理图；
图11是示出根据一个实施例的半导体存储器装置的简化配置图；
图12是示出图11的块选择单元的简化配置图；以及
图13和图14是示出根据实施例的电子装置的简化配置图。
具体实施方式
将参照附图更详细地描述各种实施例，附图给出了本发明的各个方面的简化示意图。然而，本发明可以以各种不同的形式实施，并且不应解释为限于本文所示的实施例。相反，提供这些实施例作为示例使得本公开是彻底和完整的，并且向本领域技术人员充分地传达本发明的各个方面和特征。
应理解，尽管在本文中可以使用术语“第一”、“第二”、“第三”等来描述各种元件，但是这些元件不受这些术语的限制。这些术语用于将一个元件与另一个元件区分开。因此，在不脱离本发明的精神和范围的情况下，下面描述的第一元件也可以称为第二元件或第三元件。
此外，应理解，附图是简化的图示并且不一定按比例绘制，它们也不描绘对于理解本发明不必要的细节。因此，附图的变化是可预期的包括例如由于制造技术和/或公差造成的变化。因此，例如，所描述的实施例不应解释为限于本文所示的特定形状，而是可以包括例如由于制造而导致的形状偏差。此外，在附图中，为了清楚起见，各层和各区域的长度和尺寸可能被夸大。附图中相同的附图标记表示相同的元件。
还应理解，当一层称为是在另一层或在衬底“上”时，其可以直接在另一层或衬底上，或者还可以存在中间层。
还要注意，在本说明书中，“连接/耦接”是指一个部件不仅直接耦接另一个部件，而且还通过中间部件间接耦接另一个部件。此外，只要没有具体提及，单数形式可以包括复数形式，反之亦然。
在以下描述中，阐述了许多具体细节以便提供对本发明的透彻理解。可以在没有这些具体细节中的一些或全部的情况下实施本发明。在其他情况下，没有详细描述公知的过程结构和/或过程，以免不必要地混淆本发明。
还应注意，在一些情况下，如对相关领域的技术人员显而易见的，除非另有具体说明，否则结合一个实施例描述的特征或元件可以单独使用或与另一实施例的其他特征或元件组合使用。
虽然将示出和描述本发明的几个实施例，但是本领域普通技术人员将理解，在不脱离本发明的原理和精神的情况下，可以对这些示例性实施例做出改变。
图1是示出根据一个实施例的电压切换装置10的简化配置图。
参照图1，电压切换装置10可以包括多个高电压切换电路110-0至110-k和公用控制单元120。
多个高电压切换电路110-0至110-k中的每个可以包括预充电单元113和高电压传输单元115。
预充电单元113可以响应于预充电信号PRECH和使能信号EN而预充电切换信号V_SW的输出节点。
高电压传输单元115可以响应于从公用控制单元120提供的单个控制信号PGATE而升高切换信号V_SW的电压电平到目标电平。
公用控制单元120可以产生单个控制信号PGATE，并且该单个控制信号PGATE可以被共同地提供给多个高电压切换电路110-0至110-k。
多个高电压切换电路110-0至110-k中的每个可以共同地接收从公用控制单元120提供的单个控制信号PGATE。因此，多个高电压切换电路110-0至110-k中的每个不需要包括用于产生控制信号的控制电路(例如，电平转换器)。因此，可以实质上减小电压切换装置10所占据的面积。
例如可以使用耗尽型高电压NMOS切换元件(DHVN)和高电压PMOS切换元件(HVP)来配置高电压传输单元115。随着外部电压逐渐降低并且因此内部电压也降低，越来越难以将具有足够高电平的电压施加至高电压PMOS切换元件的栅极端子，并且高电压PMOS切换元件的间歇性(intermittence)也变得困难。
根据一个实施例，由于单个控制信号PGATE通过公用控制单元120产生并且共同地提供给所有的高电压切换电路110-0至110-k，因此可以提高电压切换装置10以及包括电压切换装置10的半导体装置的面积效率。
图2是示出根据一个实施例的高电压切换电路110-0至110-k之一(通常用数字110-x表示)的简化配置图。
参照图2，高电压切换电路110-x的预充电单元113可以包括第一切换元件1131，用于基于使能信号EN、响应于预充电信号PRECH而预充电切换信号V_SW的输出节点。在一个实施例中，第一切换元件1131可以是三阱高电压NMOS切换元件THVN。
高电压传输元件115可以包括第二切换元件1151和第三切换元件1153。第二切换元件1151可以根据切换信号V_SW的电压电平将高电压VPP传输至第三切换元件1153。第二切换元件1151可以例如由耗尽型高电压NMOS切换元件DHVN来配置。
第三切换元件1153可以响应于控制信号PGATE而将从第二切换元件1151输出的高电压传输到切换信号V_SW的输出节点。第三切换元件1153可以例如由高电压PMOS切换元件HVP来配置。
尽管使能信号EN被使能，但是在高电压切换电路110-x中也可以不执行高电压传输操作，直到预充电信号PRECH和控制信号PGATE被使能为止。
在使能信号EN的使能期间，可以以脉冲形式同时或顺序地使能预充电信号PRECH和控制信号PGATE。
当以脉冲形式产生的预充电信号PRECH被使能时，使能信号EN被传输到切换信号V_SW的输出节点时，使能信号EN可以经历第一切换元件1131的阈值电压的量的电压降。第一切换元件1131的输出信号可以是切换信号V_SW。
可以以脉冲形式产生控制信号PGATE。当控制信号PGATE被使能时，第三切换元件1153可以将从第二切换元件1151输出的电压传输到切换信号V_SW的输出节点，从而提高切换信号V_SW的电压电平。第二切换元件1151可以通过切换信号V_SW的电压电平的反馈将高电压提供给第三切换元件1153。基于高电压VPP和第二切换元件1151的阈值电压，第二切换元件1151可以升高切换信号V_SW的电压电平。通过该重复过程，切换信号V_SW的电平可以升高到高电压VPP的电平。
在高电压传输单元115的高电压传输过程期间，切换信号V_SW的电平等于或大于预定电平时，即使在控制第三切换元件1153导通/关断的控制信号PGATE被禁止时，第三切换元件1153也可以保持导通。当第三切换元件1153的阈值电压和源极-栅极电压的和大于0(零)时，第三切换元件1153可以保持导通。
因此，控制信号PGATE可以是脉冲信号，该脉冲信号在通过预充电信号PRECH将使能信号EN的电压施加到切换信号V_SW的输出节点之后被使能以及在第二切换元件1151的输出电压达到足以保持第三切换元件1153导通状态的电压电平时被禁止。
因此，即使当控制信号PGATE仅在上述持续时间内被使能时，切换信号V_SW的电平也可以升高到高电压电平VPP。
图3是示出根据另一个实施例的高电压切换电路110-0至110-k之一(通常用数字110-y表示)的简化配置图。
高电压切换电路110-y可以包括放电单元117和高电压传输单元119。
放电单元117可以包括第一切换元件1171，该第一切换元件1171耦接在使能信号EN的输入节点或切换信号V_SW的输出节点与接地端子VSS之间。放电单元117响应于选择信号CON而使切换信号V_SW的输出节点的电压放电。使能信号EN的输入节点和切换信号V_SW的输出节点可以相同。在一个实施例中，第一切换元件1171可以是高电压NMOS切换元件HVN。
高电压传输单元119可以包括第二切换元件1191、第三切换元件1193和第四切换元件1195。
第二切换元件1191可以响应于选择信号CON的反相信号CON_N来驱动，并且可以由例如耗尽型高电压NMOS切换元件(DHVN)来配置。可以通过第二切换元件1191进一步改善高电压传输单元119的电压传输特性。
第三切换元件1193可以根据切换信号V_SW的电压电平来将高电压VPP传输到第四切换元件1195。第三切换元件1193可以由例如耗尽型高电压NMOS切换元件DHVN来配置。
第四切换元件1195可以响应于控制信号PGATE而将从第二切换元件1191和第三切换元件1193输出的高电压传输到切换信号V_SW的输出节点。第四切换元件1195可以由例如高电压PMOS切换元件HVP来配置。
选择信号CON可以是用于选择多个切换电路110-0至110-k中的一个的信号。
控制信号PGATE可以是脉冲信号，该脉冲信号在响应于选择信号CON将使能信号EN的电压施加到切换信号V_SW的输出节点之后被使能以及在第二切换元件1191和第三切换元件1193的输出电压达到足以维持第四切换元件1195导通状态的电压电平时被禁止。
图4是示出公用控制单元120的示例配置的简化图。
参照图4，公用控制单元120可以包括电压提供单元121和123以及吸收单元(sinkunit)125和127。
公用控制单元120可以响应于选择信号CON和选择信号CON的反相信号CON_N来驱动。当选择信号CON具有高电平时，可以输出具有第二电源电压电平VCCI2的控制信号PGATE。当选择信号CON具有低电平时，可以输出具有接地电压电平VSSI的控制信号PGATE。
如上所述，选择信号CON可以是用于选择多个高电压切换电路110-0至110-k中的一个的信号。
多个高电压切换电路110-0至110-k中的每个可以包括高电压传输单元115，并且高电压传输单元115可以由在公用控制单元120中产生的单个控制信号PGATE来驱动。因此，在多个高电压开关电路110-0至110-k之中只有选中的高电压切换电路需要执行高电压切换操作，而剩余未选中的高电压切换电路不需要执行高电压切换操作。
如上所述，当具有等于或大于预定电平的电平的电压被施加到高电压PMOS切换元件(HVP)的源极端子时，响应于控制信号PGATE而被驱动的高电压PMOS切换元件(HVP)可以保持导通，而不管控制信号PGATE的电平如何。
因此，控制信号PGATE可以是脉冲信号，该脉冲信号在通过选择信号CON将使能信号EN的电压施加到切换信号V_SW的输出节点之后被使能以及在被施加到高电压PMOS切换元件1153和1195的源极端子的电压达到足以保持高电压PMOS切换元件1153和1195导通状态的电平时被禁止。
只有在选中的高电压切换电路中的切换信号V_SW的输出节点的电压可以升高到高电压VPP的电平，而在未选中的高电压切换电路中的切换信号V_SW的输出节点的电压电平可以维持在接地电压电平VSSI。因此，即使在将相同的单个控制信号PGATE施加到所有的高电压切换电路110-0至110-k时，也只有选中的高电压切换电路能实现将切换信号V_SW的输出节点的电压电平升高到高电压VPP的电平的高电压转移操作。
图5至图8是解释包括图1的高电压切换电路的电压切换装置10的控制方法的说明性时序图。
电压切换装置10可以应用于例如闪存装置的块选择电路。可以响应于块切换信号BLK_SW和地址信号XA、XB、XC和XD来产生选择信号CON。可以产生使能信号EN以响应于预充电信号PRECH或选择信号CON来确定切换信号V_SW的输出节点的初始电压。
如图5所示，在切换信号V_SW的输出节点的电压升高到预设电平之后，可以以脉冲形式同时使能预充电信号PRECH和控制信号PGATE。参照图5，在预充电信号PRECH和控制信号PGATE被使能之前，使能信号EN可以从接地电压电平VSSI升高到第一电源电压VCCI，并且因此切换信号V_SW的输出节点的电压可以升高到预设电平。在一个实施例中，预充电信号PRECH可以通过从第一电源电压VCCI电平升高到第二电源电压VCCI2电平来使能，并且控制信号PGATE可以通过从第二电源电压VCCI2电平降低到接地电压VSSI电平来使能。
当控制信号PGATE被使能时，高电压VPP可以经由高电压PMOS切换元件1153而被传输到切换信号V_SW的输出节点，并且切换信号V_SW的输出节点的电压可以逐渐地从预设电平升高。当被施加到高电压PMOS切换元件1153的源极端子的电压达到足以保持高电压PMOS切换元件1153的导通状态的电压电平时，可以使预充电信号PRECH和控制信号PGATE禁止。
因此，选中的高电压切换电路中的切换信号V_SW(SEL)的输出节点的电压可以升高到第二电平VPUMP。未选中的高电压切换电路中的切换信号V_SW(UNSEL)的输出节点的电压可以降低到负电压电平VNEG。
图6是示出控制方法的时序图，其中电压切换装置10首先以脉冲形式使能预充电信号PRECH从而预充电切换信号V_SW的输出节点的电平，然后以脉冲形式使能控制信号PGATE从而升高切换信号V_SW的输出节点的电平。
当如上所述来控制高电压切换电路时，可以使选中的高电压切换电路中的泄漏电流最小化。
图7是示出控制方法的时序图，其中电压切换装置10同时以脉冲形式使能预充电信号PRECH和控制信号PGATE，并顺序地升高高电压VPP的电压电平。
当如上所述来控制高电压切换电路时，必定可以维持未选中的高电压切换电路的关断状态，因此可以防止未选中的高电压切换电路的不期望的操作。
图8是示出控制方法的时序图，其中电压切换装置首先以脉冲形式使能预充电信号PRECH从而预充电切换信号V_SW的输出节点的电平，然后以脉冲形式使能控制信号PGATE从而升高切换信号V_SW的输出节点的电平，同时顺序地升高高电压VPP的电压电平。
电压切换装置可以使能预充电信号PRECH并且同时首先将高电压VPP的电平升高到第一电平VPASS，然后在控制信号PGATE被禁止之后，电压切换装置可以将高电压VPP的电平升高到第二电平VPUMP。
因此，可以使选中的高电压切换电路中的泄漏电流最小化，并且可以防止未选中的高电压切换电路的不期望的操作。
图9至图10是说明根据一个实施例的电压切换装置的操作方法的说明图。图9至图10示出了如图6所示的控制信号PGATE在预充电信号PRECH被使能之后被使能时的操作方法。
图9是说明选中的图2所示高电压切换电路的操作的图，而图10是说明未选中的图2所示高电压切换电路的操作的图。
选中的高电压切换电路和未选中的高电压切换电路可以在待机模式中保持关断状态。
然后，在激活模式中，被施加到选中的高电压切换电路的使能信号EN的电平可以增加到第一电源电压VCCI的电平。然而，被施加到未选中的高电压切换电路的使能信号EN的电压电平可以保持在接地电压电平VSSI。
如图9的(a)所示，在选中的高电压切换电路中，使能信号EN的电平减去预充电单元113的第一切换元件1131(在图9和图10中用“A”表示)的阈值电压Vth,THVH(即[VCCI-Vth,THVN])可以被传输到切换信号V_SW的输出节点。如图10的(a)所示，未选中的高电压切换电路中的切换信号V_SW的输出节点可以保持在接地电压VSSI电平。
参照图9和图10的(b)，高电压传输单元115的第二切换元件1151(在图9和图10中用“C”表示)可以输出切换信号V_SW的输出节点的电平(即VCCI-Vth,THVN)减去第二切换元件1151的阈值电压。此时，如图9和图10的(a)所示，由于控制信号PGATE仍然被禁止(PGATEOFF)，因此切换信号V_SW的输出节点的电压可以维持在先前状态VCCI-Vth,THVN。
参照图9的(c)，当控制信号PGATE被使能(PGATE ON)时，高电压传输单元115的具有阈值电压Vth,PHV的第三切换元件1153(在图9和图10中用“B”表示)导通，高电压传输单元115的第二切换元件1151的输出电压可以被施加到切换信号V_SW的输出节点，并且切换信号V_SW的电压电平可以升高。在一个实施例中，切换信号V_SW的电压电平可以升高至大约第一电源电压电平VCCI。因此，切换信号V_SW的电压电平通过第二切换元件1151和第三切换元件1153而再次增加。
参照图9的(d)，控制信号PGATE可以保持被使能，直到切换信号V_SW的电压电平升高到等于或大于预定电平[VCCI+Vth，PHV]的电平为止。因此，参照图9的(e)，当第三切换元件1153的源极端子的电压电平等于或大于预定电平时，可以使控制信号PGATE禁止，并且高电压传输单元115可以重复高电压传输过程，直到切换信号V_SW的输出节点的电压达到高电压VPP的电平为止。
参照图10的(c)和(d)，当控制信号PGATE被禁止时，未选中的高电压切换电路的切换元件B可以导通，但是切换信号V_SW的输出节点的电压电平可以保持在接地电压电平VSSI的电平。因此，在未选中的高电压切换电路中可以不执行穿过高电压传输单元115的高电压传输过程。
图11示出了根据一个实施例的半导体存储器装置50。
参照图11，半导体存储器装置50可以包括控制器510、存储单元阵列520、电压提供单元530、行选择单元540、块选择电路550、列选择单元560和输入/输出(I/O)电路570。
控制器510可以根据从外部装置(未示出)提供的信号来控制半导体存储器装置50的操作。
存储单元阵列520可以包括多个存储块(块0至块K)。多个存储单元被包括在每个块中，所述每个块可以电耦接在字线WL和位线BL之间。构成存储单元阵列520的存储单元可以是非易失性存储单元，例如闪存单元。存储单元可以是单电平单元或多电平单元。
电压提供单元530可以根据控制器510的控制来泵浦外部电压。在一个实施例中，电压提供单元530可以包括至少一个泵，并且根据半导体存储器装置50的操作模式向行选择单元540提供具有预设电平的高电压。
行选择单元540可以根据控制器510的控制来解码行地址以访问待访问的块的存储单元。从电压提供单元530提供的高电压可以被施加到通过行选择单元540选中的全局线GL。
块选择电路550可以选择多个块中相应的一个，并且通过将全局线GL和选中的块的局部线LL电耦接而允许高电压施加到局部线LL。
在一个实施例中，块选择电路550可以包括公用控制单元551和多个块选择单元553-0至553-k。
公用控制单元551可以产生单个控制信号PGATE，并且可以将产生的控制信号PGATE共同提供给多个块选择单元553-0至553-k。
多个块选择单元553-0至553-k中的每个可以通过解码块地址来选择多个块中相应的一个，并且响应于控制信号PGATE而将高电压施加到所选中的块。
图11的块选择电路550、公用控制单元551和多个块选择单元553-0到553-k可以分别对应于图1的电压切换装置10、公用控制单元120和多个高电压切换电路110-0至110-k。
列选择单元560可以根据控制器510的控制来解码列地址以访问待访问的块的存储单元。
I/O电路570可以根据控制器510的控制将待编程的数据提供给选中的存储单元或读取来自选中的存储单元的数据。
块选择电路550的块选择单元553-0至553-k可以由例如如图12所示的电路来配置。
参照图12，块选择单元553-x可以包括块地址解码器5531、使能信号发生单元5533、高电压切换电路555和切换单元5539。
块地址解码器5531可以响应于块切换信号BLK_SW和块地址信号XA、XB、XC和XD而产生选择信号CON。
使能信号产生单元5533可以响应于选择信号CON和选择信号CON_N的反相信号而产生使能信号EN。
高电压切换电路555可以基于使能信号EN的电平来驱动，并且响应于从公用控制单元551提供的控制信号PGATE而将切换信号V_SW的输出节点的电压升高到目标电平。
切换单元5539可以包括响应于切换信号V_SW来驱动的多个高电压开关。当存储单元阵列520由闪存单元阵列来配置时，切换单元5539可以包括耦接在全局线GDSL、GWL<m:0>和GSSL与局部线LDSL、LWL<m:0>和LSSL之间的多个高电压开关。
高电压切换电路555可以包括预充电单元5535和高电压传输单元5537。
图12的高电压切换电路555、预充电单元5535和高电压传输单元5537可以分别对应于图2至图10的高电压切换电路110-x、预充电单元113和高电压传输单元115。
高电压切换电路555的配置不限于此，例如，可以使用具有图3至图10所示配置的高电压切换电路。
已经逐渐降低从外部施加的电源电压的电平以实现半导体装置的低功耗，但是在半导体装置中可能经常需要具有大于外部电源电压的电压电平的内部电压。具体地，诸如闪存装置的非易失性存储器装置根据其操作模式可能需要具有比从输出侧提供的外部电压大的电压电平的高电压。
图11所示的半导体存储器装置50可以是非易失性存储器装置。在半导体存储器装置50的编程操作、读取操作和擦除操作期间，必须将高电压施加到存储单元的字线，并且高电压施加操作可以通过行选择单元540来实现。可以使用图1至图4所示的电压切换装置来使块选择电路550的占用面积最小化。
图13和图14示出了根据实施例的电子装置。
图13所示的电子装置60可以包括存储器控制器610和半导体存储器装置620。
存储器控制器610可以响应于来自主机的请求而访问半导体存储器装置620。存储器控制器610可以包括经由内部总线耦接的处理器611、工作存储器613、主机接口615和存储器接口单元617。
处理器611可以控制存储器控制器610的操作。工作存储器613可以储存存储器控制器610的操作所需的应用程序、数据、控制信号等。
主机接口615可以执行在主机和存储器控制器610之间交换数据和控制信号的协议转换。存储器接口617可以执行在存储器控制器610和半导体存储器装置620之间交换数据和控制信号的协议转换。
例如，半导体存储器装置620可以是图11所示的半导体存储器装置。
半导体存储器装置620可以响应于主机的请求而执行高电压转移操作。半导体存储器装置620可以响应于被共同提供给多个块选择单元的单个控制信号PGATE而将高电压施加到选中的块。
图13所示的电子装置60可以用作便携式电子装置的盘装置或内部/外部存储卡。电子装置60可以用作图像处理器和其他应用芯片组。
存储器控制器610中包括的工作存储器613可以使用图11所示的半导体存储器装置来实现。
图14所示的电子装置70可以包括卡接口701、存储器控制器703和半导体存储器装置705。
图14是示出用作存储卡或智能卡的电子装置70的说明图，而图14所示的电子装置70可以是个人计算机(PC)卡、多媒体卡、嵌入式多媒体卡、安全数字卡和通用串行总线(USB)驱动器中的任何一种。
卡接口701可以根据主机的协议对主机和存储器控制器703之间的数据交换执行交互。在一个实施例中，卡接口701可以指可以支持主机中使用的协议的硬件、安装在可以支持主机中使用的协议的硬件中的软件或信号传输方法。
存储器控制器703可以控制半导体存储器装置705和卡接口701之间的数据交换。
图11所示的半导体存储器装置可以用作半导体存储器装置705。因此，半导体存储器装置705可以响应于主机的请求而执行高电压转移操作。半导体存储器装置705可以响应于被共同提供给多个块选择单元的单个控制信号PGATE而将高电压施加到选中的块。
上述实施例是说明性的而不是限制性的。各种替代物和等同物是可能的。本发明不受本文所述的实施例的限制。本发明也不限于任何特定类型的半导体器件。根据本公开，其他添加、删减或修改是显而易见的，并且旨在落入所附权利要求的范围内。

Claims (19)

1.一种用于切换电压的装置，所述装置包括：
多个高电压切换电路，其能够响应于单个控制信号而操作，以及适于基于切换信号的电压电平将所述切换信号的电压电平泵浦到目标电平；以及
公用控制单元，其适于产生所述单个控制信号。
2.根据权利要求1所述的装置，其中，所述控制信号是脉冲信号，该脉冲信号被使能直到高电压切换电路开始泵浦所述切换信号的电压电平之后所述切换信号的电压电平达到比所述目标电平小的预定电平为止。
3.根据权利要求1所述的装置，其中，所述多个高电压切换电路中的每个包括：
预充电单元，其适于响应于使能信号和预充电信号而预充电所述切换信号的输出节点；以及
高电压传输单元，其适于响应于所述控制信号而升高所述切换信号的电压电平。
4.根据权利要求3所述的装置，其中，所述控制信号是脉冲信号，该脉冲信号与所述预充电信号同时被使能直到高电压切换电路开始泵浦所述切换信号的电压电平之后所述切换信号的电压电平达到比所述目标电平小的预定电平为止。
5.根据权利要求4所述的装置，其中，当所述预充电信号和所述控制信号被使能时，提供所述目标电平。
6.根据权利要求4所述的装置，其中，当所述预充电信号和所述控制信号被使能时，提供第一电平作为所述目标电平，以及在所述预充电信号和所述控制信号被禁止之后，提供比所述第一电平高的第二电平作为所述目标电平。
7.根据权利要求3所述的装置，
其中，所述预充电信号是在预设周期期间被使能的脉冲信号，以及
其中，所述控制信号是脉冲信号，该脉冲信号被使能直到高电压切换电路开始泵浦所述切换信号的电压电平之后所述切换信号的电压电平达到比所述目标电平小的预定电平并且所述预充电信号被禁止为止。
8.根据权利要求7所述的装置，其中，当所述预充电信号被使能时，提供所述目标电平。
9.根据权利要求7所述的装置，其中，当所述预充电信号被使能时，提供第一电平作为所述目标电平，以及在所述控制信号被禁止之后，提供比所述第一电平高的第二电平作为所述目标电平。
10.根据权利要求1所述的装置，其中，所述多个高电压切换电路中的每个包括三阱高电压NMOS切换元件，所述三阱高电压NMOS切换元件适于响应于使能信号和预充电信号而预充电所述切换信号的输出节点。
11.根据权利要求1所述的装置，其中，所述多个高电压切换电路中的每个包括：
耗尽型高电压NMOS切换元件，其适于泵浦所述切换信号的电压电平；以及
高电压PMOS切换元件，其适于响应于所述单个控制信号而输出所述切换信号的泵浦的电压电平。
12.根据权利要求1所述的装置，其中，所述多个高电压切换电路中的每个包括：
放电单元，其适于响应于选择信号而使所述切换信号的电压电平放电；以及
高电压传输单元，其适于泵浦所述切换信号的电压电平，以及响应于所述单个控制信号而输出所述切换信号的泵浦的电压电平。
13.根据权利要求12所述的装置，其中，所述单个控制信号是脉冲信号，该脉冲信号被使能直到高电压切换电路开始泵浦所述切换信号的电压电平之后所述切换信号的电压电平达到比所述目标电平小的预定电平为止。
14.一种半导体存储器装置，所述半导体存储器装置包括：
存储单元阵列，其包括多个存储块；
多个块选择单元，其耦接至所述多个存储块并且能够响应于单个控制信号而操作；以及
公用控制单元，其适于产生所述单个控制信号，
其中，所述多个块选择单元通过解码块地址来选择所述多个存储块中相应的一个，以及响应于所述单个控制信号将切换信号施加到所选中的存储块。
15.根据权利要求14所述的半导体存储器装置，其中，所述多个块选择单元中的每个包括高电压切换电路，所述高电压切换电路能够响应于所述单个控制信号而操作以及适于基于所述切换信号的电压电平将所述切换信号的电压电平泵浦到目标电平。
16.根据权利要求15所述的半导体存储器装置，其中，所述控制信号是脉冲信号，该脉冲信号被使能直到高电压切换电路开始泵浦所述切换信号的电压电平之后所述切换信号的电压电平达到比所述目标电平小的预定电平为止。
17.根据权利要求14所述的半导体存储器装置，其中，每个块包括多个多电平存储单元。
18.根据权利要求14所述的半导体存储器装置，其中，每个块包括多个闪存单元。
19.根据权利要求15所述的半导体存储器装置，其中，所述高电压切换电路包括：
放电单元，其适于响应于选择信号而使所述切换信号的电压电平放电；以及
高电压传输单元，其适于泵浦所述切换信号的电压电平以及响应于所述单个控制信号而输出所述切换信号的泵浦的电压电平。
CN201710145925.9A 2016-08-29 2017-03-13 用于切换电压的装置及具有其的半导体存储器装置 Active CN107785040B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0110174 2016-08-29
KR1020160110174A KR102509328B1 (ko) 2016-08-29 2016-08-29 전압 스위치 장치 및 이를 구비하는 반도체 메모리 장치

Publications (2)

Publication Number Publication Date
CN107785040A true CN107785040A (zh) 2018-03-09
CN107785040B CN107785040B (zh) 2021-04-16

Family

ID=59701289

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710145925.9A Active CN107785040B (zh) 2016-08-29 2017-03-13 用于切换电压的装置及具有其的半导体存储器装置

Country Status (4)

Country Link
US (1) US9754663B1 (zh)
KR (1) KR102509328B1 (zh)
CN (1) CN107785040B (zh)
TW (1) TWI734808B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110648697A (zh) * 2018-06-27 2020-01-03 台湾积体电路制造股份有限公司 选择电路、用于存储器存储系统的防闩锁电路及方法
CN112863576A (zh) * 2019-11-26 2021-05-28 深圳市优黎泰克科技有限公司 Nand闪存的字线偏置电压生成电路

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10957402B2 (en) * 2019-01-28 2021-03-23 Micron Technology, Inc. High-voltage shifter with degradation compensation

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102820050A (zh) * 2011-06-09 2012-12-12 海力士半导体有限公司 内部电压发生电路及其操作方法
CN103426462A (zh) * 2012-05-21 2013-12-04 爱思开海力士有限公司 刷新方法和使用刷新方法的半导体存储器件
CN103956895A (zh) * 2014-02-26 2014-07-30 友达光电股份有限公司 电荷泵浦电路
CN105790551A (zh) * 2016-04-11 2016-07-20 联想(北京)有限公司 降压电路及电子设备

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11308855A (ja) * 1998-04-20 1999-11-05 Nec Corp 昇圧回路
KR100422453B1 (ko) * 2002-05-17 2004-03-11 주식회사 하이닉스반도체 부스트 회로
KR100613078B1 (ko) * 2003-09-27 2006-08-16 에스티마이크로일렉트로닉스 엔.브이. 낸드 플래시 메모리 내의 롬을 이용한 워드라인 패스바이어스 보존 방법 및 장치
KR100562654B1 (ko) * 2004-04-20 2006-03-20 주식회사 하이닉스반도체 균등화신호(ｂｌｅｑ) 구동회로 및 이를 사용한 반도체메모리 소자
KR100655430B1 (ko) * 2005-11-17 2006-12-08 삼성전자주식회사 플래시 메모리 장치 및 그것의 워드 라인 인에이블 방법
KR100694977B1 (ko) * 2006-03-27 2007-03-14 주식회사 하이닉스반도체 스위칭 동작 속도를 증가시키는 부스팅 회로를 포함하는고전압 스위치 회로와 이를 포함하는 플래시 메모리 장치
KR101212744B1 (ko) * 2010-09-03 2012-12-14 에스케이하이닉스 주식회사 전류 소모를 감소시키는 비휘발성 메모리 장치
KR20140139265A (ko) 2013-05-27 2014-12-05 에스케이하이닉스 주식회사 블록 선택 회로 및 이를 포함하는 반도체 장치
KR102072767B1 (ko) 2013-11-21 2020-02-03 삼성전자주식회사 고전압 스위치 및 그것을 포함하는 불휘발성 메모리 장치
KR20160074248A (ko) * 2014-12-18 2016-06-28 에스케이하이닉스 주식회사 고전압 스위칭 회로 및 이를 구비하는 비휘발성 메모리 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102820050A (zh) * 2011-06-09 2012-12-12 海力士半导体有限公司 内部电压发生电路及其操作方法
CN103426462A (zh) * 2012-05-21 2013-12-04 爱思开海力士有限公司 刷新方法和使用刷新方法的半导体存储器件
CN103956895A (zh) * 2014-02-26 2014-07-30 友达光电股份有限公司 电荷泵浦电路
CN105790551A (zh) * 2016-04-11 2016-07-20 联想(北京)有限公司 降压电路及电子设备

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110648697A (zh) * 2018-06-27 2020-01-03 台湾积体电路制造股份有限公司 选择电路、用于存储器存储系统的防闩锁电路及方法
US11145335B2 (en) 2018-06-27 2021-10-12 Taiwan Semiconductor Manufacturing Co., Ltd. Latch-up prevention circuit for memory storage system
CN110648697B (zh) * 2018-06-27 2021-12-31 台湾积体电路制造股份有限公司 选择电路、用于存储器存储系统的防闩锁电路及方法
CN112863576A (zh) * 2019-11-26 2021-05-28 深圳市优黎泰克科技有限公司 Nand闪存的字线偏置电压生成电路

Also Published As

Publication number Publication date
CN107785040B (zh) 2021-04-16
US9754663B1 (en) 2017-09-05
TW201820317A (zh) 2018-06-01
KR102509328B1 (ko) 2023-03-15
KR20180025355A (ko) 2018-03-09
TWI734808B (zh) 2021-08-01

Similar Documents

Publication Publication Date Title
TWI446524B (zh) 具有多格基材之反及快閃記憶體
CN100517508C (zh) 具有改进的擦除功能的闪存设备和控制其擦除操作的方法
CN101079321B (zh) 包括伪单元的闪存存储设备
TW594788B (en) Word line driver for a semiconductor memory device
US6804148B2 (en) Flash memory architecture with page mode erase using NMOS and PMOS row decoding scheme
KR102046073B1 (ko) 비휘발성 반도체 기억 장치 및 그 워드라인의 구동 방법
US20130106491A1 (en) Voltage select circuit and intergrated circuit including the same
KR20100013645A (ko) 가변 저항 메모리 장치 및 그것의 쓰기 방법
US5532971A (en) Nonvolatile semiconductor memory having enhanced speed for erasing and programming
CN110197694B (zh) 位准移位器与半导体装置
CN107785040A (zh) 用于切换电压的装置及具有其的半导体存储器装置
CN103247340A (zh) 半导体存储装置、编程方法和数据处理系统
CN102216996A (zh) 半导体存储装置
US9214210B2 (en) Semiconductor memory apparatus, block decoder therefor, and decoding method thereof
KR101767228B1 (ko) 불휘발성 반도체 메모리 장치 및 그 소거 방법
JP2720812B2 (ja) 半導体記憶装置
JPH0682811B2 (ja) 集積回路高電圧分配方法及び装置
US20120069668A1 (en) Semiconductor device
KR20180008173A (ko) 음의 전압 생성 장치를 포함하는 메모리 장치
JP5255234B2 (ja) 半導体装置及びその制御方法
US9837426B2 (en) Voltage switching circuit and semiconductor apparatus including the same
US20050270882A1 (en) High voltage generators having an integrated discharge path for use in non-volatile semiconductor memory devices
US7710806B2 (en) Memory device and method for improving speed at which data is read from non-volatile memory
US7366025B2 (en) Reduced power programming of non-volatile cells
CN105895154B (zh) 用于存储操作的系统、器件以及方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant