TWI734808B - 用於切換電壓的裝置及具有其的半導體記憶體裝置 - Google Patents

用於切換電壓的裝置及具有其的半導體記憶體裝置 Download PDF

Info

Publication number
TWI734808B
TWI734808B TW106124186A TW106124186A TWI734808B TW I734808 B TWI734808 B TW I734808B TW 106124186 A TW106124186 A TW 106124186A TW 106124186 A TW106124186 A TW 106124186A TW I734808 B TWI734808 B TW I734808B
Authority
TW
Taiwan
Prior art keywords
signal
voltage
switching
level
control signal
Prior art date
Application number
TW106124186A
Other languages
English (en)
Other versions
TW201820317A (zh
Inventor
李在浩
Original Assignee
南韓商愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商愛思開海力士有限公司 filed Critical 南韓商愛思開海力士有限公司
Publication of TW201820317A publication Critical patent/TW201820317A/zh
Application granted granted Critical
Publication of TWI734808B publication Critical patent/TWI734808B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Dram (AREA)

Abstract

一種電壓切換裝置包括：多個高電壓切換電路，所述多個高電壓切換 電路能夠回應於單個控制信號而操作以及適於基於切換信號的電壓位準將切換信號的電壓位準泵浦到目標位準；以及公用控制單元，其適於產生單個控制信號。

Description

用於切換電壓的裝置及具有其的半導體記憶體裝置
各種實施例總體而言可以關於一種半導體裝置，並且更具體地，關於一種電壓切換裝置和具有其的半導體記憶體裝置。
半導體裝置可以使用產生自外部電壓的內部電壓來操作。
已經逐漸降低外部電壓的電壓位準以降低半導體裝置的功耗。然而，在半導體裝置中大於外部電壓的內部電壓可能是必要的，因此半導體裝置可以包括高電壓產生電路。
高電壓產生電路可以利用增加外部電壓以產生所需內部電壓的泵浦電路來實現。可以透過一個或多個切換元件將透過泵浦電路產生的內部電壓施加給半導體裝置中需要該內部電壓的元件。
當透過切換元件傳輸內部電壓或高電壓時，電壓可以下降與切換元件的閾值電壓相對應的量，因此需要補充電壓下降。
可以透過控制切換元件的操作特性來實現外部電壓的進一步降低。
相關申請的交叉引用： 本申請案要求於2016年8月29日向韓國智慧財產權局提交的第10-2016-0110174號的韓國申請案的優先權，該申請透過引用的方式整體併入本文。
根據一個實施例，提供一種用於切換儲存系統的電壓的改進的半導體裝置。該裝置可以包括：多個高電壓切換電路，其能夠回應於單個控制信號而操作以及適於基於切換信號的電壓位準將切換信號的電壓位準泵浦到目標位準；以及公用控制單元，其適於產生單個控制信號。
根據一個實施例，提供一種半導體記憶體裝置。該半導體記憶體裝置可以包括：儲存單元陣列，其包括多個記憶塊；多個塊選擇單元，其耦接至所述多個記憶塊並且能夠回應於單個控制信號而操作；以及公用控制單元，其適於產生所述單個控制信號，其中，所述多個塊選擇單元透過解碼塊位址來選擇所述多個記憶塊中相應的一個，並回應於所述單個控制信號將切換信號施加到所選中的記憶塊。
10:電壓切換裝置
110-0~110-k:高電壓切換電路
110-x:高電壓切換電路
110-y:高電壓切換電路
113:預充電單元
1131:第一切換元件
115:高電壓傳輸單元
1151:第二切換元件
1153:第三切換元件
117:放電單元
1171:第一切換元件
119:高電壓傳輸單元
1191:第二切換元件
1193:第三切換元件
1195:第四切換元件
120:公用控制單元
121:電壓提供單元
123:電壓提供單元
125:吸收單元
127:吸收單元
50:記憶體裝置
510:控制器
520:儲存單元陣列
530:電壓提供單元
540:行選擇單元
550:塊選擇電路
551:公用控制單元
553-0~553-k:塊選擇單元
553-x:塊選擇單元
5531:塊位址解碼器
5533:致能信號產生單元
5535:預充電單元
5537:高電壓傳輸單元
5539:切換單元
555:高電壓切換電路
560:列選擇單元
570:輸入/輸出(I/O)電路
60:電子裝置
610:記憶體控制器
611:處理器
613:工作記憶體
615:主機介面
617:記憶體介面單元
620:半導體記憶體裝置
70:電子裝置
701:卡介面
703:記憶體控制器
705:半導體記憶體裝置
A:第一切換元件
B:第三切換元件
BL:位線
BLK_SW:塊切換信號
C:第二切換元件
CON:選擇信號
CON_N:選擇信號
DHVN:耗盡型高電壓NMOS切換元件
EN:致能信號
LDSL:局部線
LSSL:局部線
LWL<m：0>:局部線
GDSL:全域線
GL:全域線
GSSL:全域線
GWL<m：0>:全域線
HVP:高電壓PMOS切換元件
LL:局部線
PGATE:控制信號
PRECH:預充電信號
THVN:三阱高電壓NMOS切換元件
V_SW:切換信號
VCCI:第一電源電壓
VCCI2:第二電源電壓
VNEG:負電壓位準
VPASS:第一位準
VPP:高電壓
VPUMP:第二位準
VSS:接地端子
VSSI:接地電壓
Vth,PHV:閾值電壓
WL:字線
XA/XB/XC/XD:位址信號
透過參照附圖詳細描述本發明的各種實施例，本發明的上述和其他特徵和優點對本發明所屬領域的技術人員將變得更清楚，在附圖中：圖1是示出根據一個實施例的電壓切換裝置的簡化配置圖；圖2是示出圖1的高電壓切換電路的簡化配置圖；圖3是示出圖1的高電壓切換電路的簡化配置圖； 圖4是示出圖1的公用控制單元的簡化配置圖；圖5至圖8是解釋圖1的電壓切換裝置的控制方法的說明性時序圖；圖9和圖10是解釋根據一個實施例的圖1的電壓切換裝置的操作方法的原理圖；圖11是示出根據一個實施例的半導體記憶體裝置的簡化配置圖；圖12是示出圖11的塊選擇單元的簡化配置圖；以及圖13和圖14是示出根據實施例的電子裝置的簡化配置圖。
將參照附圖更詳細地描述各種實施例，附圖給出了本發明的各個方面的簡化示意圖。然而，本發明可以以各種不同的形式實施，並且不應解釋為限於本文所示的實施例。相反，提供這些實施例作為示例使得本公開是徹底和完整的，並且向本領域技術人員充分地傳達本發明的各個方面和特徵。
應理解，儘管在本文中可以使用術語「第一」、「第二」、「第三」等來描述各種元件，但是這些元件不受這些術語的限制。這些術語用於將一個元件與另一個元件區分開。因此，在不脫離本發明的精神和範圍的情況下，下面描述的第一元件也可以稱為第二元件或第三元件。
此外，應理解，附圖是簡化的圖示並且不一定按比例繪製，它們也不描繪對於理解本發明不必要的細節。因此，附圖的變化是可預期的包括例如由於製造技術和/或公差造成的變化。因此，例如，所描述的實施例不應解釋為限於本文所示的特定形狀，而是可以包括例如由於製造而導致的形狀偏差。 此外，在附圖中，為了清楚起見，各層和各區域的長度和尺寸可能被誇大。附圖中相同的附圖標記表示相同的元件。
還應理解，當一層稱為是在另一層或在基底「上」時，其可以直接在另一層或基底上，或者還可以存在中間層。
還要注意，在本說明書中，「連接/耦接」是指一個部件不僅直接耦接另一個部件，而且還透過中間部件間接耦接另一個部件。此外，只要沒有具體提及，單數形式可以包括複數形式，反之亦然。
在以下描述中，闡述了許多具體細節以便提供對本發明的透徹理解。可以在沒有這些具體細節中的一些或全部的情況下實施本發明。在其他情況下，沒有詳細描述公眾知悉的過程結構和/或過程，以免不必要地混淆本發明。
還應注意，在一些情況下，如對相關領域的技術人員顯而易見的，除非另有具體說明，否則結合一個實施例描述的特徵或元件可以單獨使用或與另一實施例的其他特徵或元件組合使用。
雖然將示出和描述本發明的幾個實施例，但是本領域普通技術人員將理解，在不脫離本發明的原理和精神的情況下，可以對這些示例性實施例做出改變。
圖1是示出根據一個實施例的電壓切換裝置10的簡化配置圖。
參照圖1，電壓切換裝置10可以包括多個高電壓切換電路110-0至110-k和公用控制單元120。
多個高電壓切換電路110-0至110-k中的每個可以包括預充電單元113和高電壓傳輸單元115。
預充電單元113可以回應於預充電信號PRECH和致能信號EN而預充電切換信號V_SW的輸出節點。
高電壓傳輸單元115可以回應於從公用控制單元120提供的單個控制信號PGATE而升高切換信號V_SW的電壓位準到目標位準。
公用控制單元120可以產生單個控制信號PGATE，並且該單個控制信號PGATE可以被共同地提供給多個高電壓切換電路110-0至110-k。
多個高電壓切換電路110-0至110-k中的每個可以共同地接收從公用控制單元120提供的單個控制信號PGATE。因此，多個高電壓切換電路110-0至110-k中的每個不需要包括用於產生控制信號的控制電路(例如，位準轉換器)。因此，可以實質上減小電壓切換裝置10所佔據的面積。
例如可以使用耗盡型高電壓NMOS切換元件(DHVN)和高電壓PMOS切換元件(HVP)來配置高電壓傳輸單元115。隨著外部電壓逐漸降低並且因此內部電壓也降低，越來越難以將具有足夠高位準的電壓施加至高電壓PMOS切換元件的柵極端子，並且高電壓PMOS切換元件的間歇性(intermittence)也變得困難。
根據一個實施例，由於單個控制信號PGATE透過公用控制單元120產生並且共同地提供給所有的高電壓切換電路110-0至110-k，因此可以提高電壓切換裝置10以及包括電壓切換裝置10的半導體裝置的面積效率。
圖2是示出根據一個實施例的高電壓切換電路110-0至110-k之一(通常用數字110-x表示)的簡化配置圖。
參照圖2，高電壓切換電路110-x的預充電單元113可以包括第一切換元件1131，用於基於致能信號EN、回應於預充電信號PRECH而預充電 切換信號V_SW的輸出節點。在一個實施例中，第一切換元件1131可以是三阱高電壓NMOS切換元件THVN。
高電壓傳輸元件115可以包括第二切換元件1151和第三切換元件1153。第二切換元件1151可以根據切換信號V_SW的電壓位準將高電壓VPP傳輸至第三切換元件1153。第二切換元件1151可以例如由耗盡型高電壓NMOS切換元件DHVN來配置。
第三切換元件1153可以回應於控制信號PGATE而將從第二切換元件1151輸出的高電壓傳輸到切換信號V_SW的輸出節點。第三切換元件1153可以例如由高電壓PMOS切換元件HVP來配置。
儘管致能信號EN被致能，但是在高電壓切換電路110-x中也可以不執行高電壓傳輸操作，直到預充電信號PRECH和控制信號PGATE被致能為止。
在致能信號EN的致能期間，可以以脈衝形式同時或依序地致能預充電信號PRECH和控制信號PGATE。
當以脈衝形式產生的預充電信號PRECH被致能時，致能信號EN被傳輸到切換信號V_SW的輸出節點時，致能信號EN可以經歷第一切換元件1131的閾值電壓的量的電壓下降。第一切換元件1131的輸出信號可以是切換信號V_SW。
可以以脈衝形式產生控制信號PGATE。當控制信號PGATE被致能時，第三切換元件1153可以將從第二切換元件1151輸出的電壓傳輸到切換信號V_SW的輸出節點，從而提高切換信號V_SW的電壓位準。第二切換元件1151可以透過切換信號V_SW的電壓位準的反饋將高電壓提供給第三切換元件1153。 基於高電壓VPP和第二切換元件1151的閾值電壓，第二切換元件1151可以升高切換信號V_SW的電壓位準。透過該重複過程，切換信號V_SW的位準可以升高到高電壓VPP的位準。
在高電壓傳輸單元115的高電壓傳輸過程期間，切換信號V_SW的位準等於或大於預定位準時，即使在控制第三切換元件1153導通/關斷的控制信號PGATE被失能時，第三切換元件1153也可以保持導通。當第三切換元件1153的閾值電壓和源極-柵極電壓的和大於0(零)時，第三切換元件1153可以保持導通。
因此，控制信號PGATE可以是脈衝信號，該脈衝信號在透過預充電信號PRECH將致能信號EN的電壓施加到切換信號V_SW的輸出節點之後被致能以及在第二切換元件1151的輸出電壓達到足以保持第三切換元件1153導通狀態的電壓位準時被失能。
因此，即使當控制信號PGATE僅在上述持續時間內被致能時，切換信號V_SW的位準也可以升高到高電壓位準VPP。
圖3是示出根據另一個實施例的高電壓切換電路110-0至110-k之一(通常用數字110-y表示)的簡化配置圖。
高電壓切換電路110-y可以包括放電單元117和高電壓傳輸單元119。
放電單元117可以包括第一切換元件1171，該第一切換元件1171耦接在致能信號EN的輸入節點或切換信號V_SW的輸出節點與接地端子VSS之間。放電單元117回應於選擇信號CON而使切換信號V_SW的輸出節點的電 壓放電。致能信號EN的輸入節點和切換信號V_SW的輸出節點可以相同。在一個實施例中，第一切換元件1171可以是高電壓NMOS切換元件HVN。
高電壓傳輸單元119可以包括第二切換元件1191、第三切換元件1193和第四切換元件1195。
第二切換元件1191可以回應於選擇信號CON的反相信號CON_N來驅動，並且可以由例如耗盡型高電壓NMOS切換元件(DHVN)來配置。可以透過第二切換元件1191進一步改善高電壓傳輸單元119的電壓傳輸特性。
第三切換元件1193可以根據切換信號V_SW的電壓位準來將高電壓VPP傳輸到第四切換元件1195。第三切換元件1193可以由例如耗盡型高電壓NMOS切換元件DHVN來配置。
第四切換元件1195可以回應於控制信號PGATE而將從第二切換元件1191和第三切換元件1193輸出的高電壓傳輸到切換信號V_SW的輸出節點。第四切換元件1195可以由例如高電壓PMOS切換元件HVP來配置。
選擇信號CON可以是用於選擇多個切換電路110-0至110-k中的一個的信號。
控制信號PGATE可以是脈衝信號，該脈衝信號在回應於選擇信號CON將致能信號EN的電壓施加到切換信號V_SW的輸出節點之後被致能以及在第二切換元件1191和第三切換元件1193的輸出電壓達到足以維持第四切換元件1195導通狀態的電壓位準時被失能。
圖4是示出公用控制單元120的示例配置的簡化圖。
參照圖4，公用控制單元120可以包括電壓提供單元121和123以及吸收單元(sink unit)125和127。
公用控制單元120可以回應於選擇信號CON和選擇信號CON的反相信號CON_N來驅動。當選擇信號CON具有高位準時，可以輸出具有第二電源電壓VCCI2位準的控制信號PGATE。當選擇信號CON具有低位準時，可以輸出具有接地電壓VSSI位準的控制信號PGATE。
如上所述，選擇信號CON可以是用於選擇多個高電壓切換電路110-0至110-k中的一個的信號。
多個高電壓切換電路110-0至110-k中的每個可以包括高電壓傳輸單元115，並且高電壓傳輸單元115可以由在公用控制單元120中產生的單個控制信號PGATE來驅動。因此，在多個高電壓開關電路110-0至110-k之中只有選中的高電壓切換電路需要執行高電壓切換操作，而剩餘未選中的高電壓切換電路不需要執行高電壓切換操作。
如上所述，當具有等於或大於預定位準的位準的電壓被施加到高電壓PMOS切換元件(HVP)的源極端子時，回應於控制信號PGATE而被驅動的高電壓PMOS切換元件(HVP)可以保持導通，而不管控制信號PGATE的位準如何。
因此，控制信號PGATE可以是脈衝信號，該脈衝信號在透過選擇信號CON將致能信號EN的電壓施加到切換信號V_SW的輸出節點之後被致能以及在被施加到高電壓PMOS切換元件1153和1195的源極端子的電壓達到足以保持高電壓PMOS切換元件1153和1195導通狀態的位準時被失能。
只有在選中的高電壓切換電路中的切換信號V_SW的輸出節點的電壓可以升高到高電壓VPP的位準，而在未選中的高電壓切換電路中的切換信號V_SW的輸出節點的電壓位準可以維持在接地電壓VSSI位準。因此，即使在將相同的單個控制信號PGATE施加到所有的高電壓切換電路110-0至110-k時，也只有選中的高電壓切換電路能實現將切換信號V_SW的輸出節點的電壓位準升高到高電壓VPP的位準的高電壓轉移操作。
圖5至圖8是解釋包括圖1的高電壓切換電路的電壓切換裝置10的控制方法的說明性時序圖。
電壓切換裝置10可以應用於例如快閃記憶體裝置的塊選擇電路。可以回應於塊切換信號BLK_SW和位址信號XA、XB、XC和XD來產生選擇信號CON。可以產生致能信號EN以回應於預充電信號PRECH或選擇信號CON來確定切換信號V_SW的輸出節點的初始電壓。
如圖5所示，在切換信號V_SW的輸出節點的電壓升高到預設位準之後，可以以脈衝形式同時致能預充電信號PRECH和控制信號PGATE。參照圖5，在預充電信號PRECH和控制信號PGATE被致能之前，致能信號EN可以從接地電壓VSSI位準升高到第一電源電壓VCCI，並且因此切換信號V_SW的輸出節點的電壓可以升高到預設位準。在一個實施例中，預充電信號PRECH可以透過從第一電源電壓VCCI位準升高到第二電源電壓VCCI2位準來致能，並且控制信號PGATE可以透過從第二電源電壓VCCI2位準降低到接地電壓VSSI位準來致能。
當控制信號PGATE被致能時，高電壓VPP可以經由高電壓PMOS切換元件1153而被傳輸到切換信號V_SW的輸出節點，並且切換信號V_SW的 輸出節點的電壓可以逐漸地從預設位準升高。當被施加到高電壓PMOS切換元件1153的源極端子的電壓達到足以保持高電壓PMOS切換元件1153的導通狀態的電壓位準時，可以使預充電信號PRECH和控制信號PGATE失能。
因此，選中的高電壓切換電路中的切換信號V_SW(SEL)的輸出節點的電壓可以升高到第二位準VPUMP。未選中的高電壓切換電路中的切換信號V_SW(UNSEL)的輸出節點的電壓可以降低到負電壓位準VNEG。
圖6是示出控制方法的時序圖，其中電壓切換裝置10首先以脈衝形式致能預充電信號PRECH從而預充電切換信號V_SW的輸出節點的位準，然後以脈衝形式致能控制信號PGATE從而升高切換信號V_SW的輸出節點的位準。
當如上所述來控制高電壓切換電路時，可以使選中的高電壓切換電路中的洩漏電流最小化。
圖7是示出控制方法的時序圖，其中電壓切換裝置10同時以脈衝形式致能預充電信號PRECH和控制信號PGATE，並順序地升高高電壓VPP的電壓位準。
當如上所述來控制高電壓切換電路時，必定可以維持未選中的高電壓切換電路的關斷狀態，因此可以防止未選中的高電壓切換電路的不期望的操作。
圖8是示出控制方法的時序圖，其中電壓切換裝置首先以脈衝形式致能預充電信號PRECH從而預充電切換信號V_SW的輸出節點的位準，然後以脈衝形式致能控制信號PGATE從而升高切換信號V_SW的輸出節點的位準，同時依序地升高高電壓VPP的電壓位準。
電壓切換裝置可以致能預充電信號PRECH並且同時首先將高電壓VPP的位準升高到第一位準VPASS，然後在控制信號PGATE被失能之後，電壓切換裝置可以將高電壓VPP的位準升高到第二位準VPUMP。
因此，可以使選中的高電壓切換電路中的洩漏電流最小化，並且可以防止未選中的高電壓切換電路的不期望的操作。
圖9至圖10是說明根據一個實施例的電壓切換裝置的操作方法的說明圖。圖9至圖10示出了如圖6所示的控制信號PGATE在預充電信號PRECH被致能之後而被致能時的操作方法。
圖9是說明選中的圖2所示高電壓切換電路的操作的圖，而圖10是說明未選中的圖2所示高電壓切換電路的操作的圖。
選中的高電壓切換電路和未選中的高電壓切換電路可以在待機模式中保持關斷狀態。
然後，在啟動模式中，被施加到選中的高電壓切換電路的致能信號EN的位準可以增加到第一電源電壓VCCI的位準。然而，被施加到未選中的高電壓切換電路的致能信號EN的電壓位準可以保持在接地電壓VSSI位準。
如圖9的(a)所示，在選中的高電壓切換電路中，致能信號EN的位準減去預充電單元113的第一切換元件1131(在圖9和圖10中用「A」表示)的閾值電壓Vth,THVH(即[VCCI-Vth,THVN])可以被傳輸到切換信號V_SW的輸出節點。如圖10的(a)所示，未選中的高電壓切換電路中的切換信號V_SW的輸出節點可以保持在接地電壓VSSI位準。
參照圖9和圖10的(b)，高電壓傳輸單元115的第二切換元件1151(在圖9和圖10中用「C」表示)可以輸出切換信號V_SW的輸出節點的 位準(即VCCI-Vth,THVN)減去第二切換元件1151的閾值電壓。此時，如圖9和圖10的(a)所示，由於控制信號PGATE仍然被失能(PGATE OFF)，因此切換信號V_SW的輸出節點的電壓可以維持在先前狀態VCCI-Vth,THVN。
參照圖9的(c)，當控制信號PGATE被致能(PGATE ON)時，高電壓傳輸單元115的具有閾值電壓Vth,PHV的第三切換元件1153(在圖9和圖10中用「B」表示)導通，高電壓傳輸單元115的第二切換元件1151的輸出電壓可以被施加到切換信號V_SW的輸出節點，並且切換信號V_SW的電壓位準可以升高。在一個實施例中，切換信號V_SW的電壓位準可以升高至大約第一電源電壓位準VCCI。因此，切換信號V_SW的電壓位準透過第二切換元件1151和第三切換元件1153而再次增加。
參照圖9的(d)，控制信號PGATE可以保持被致能，直到切換信號V_SW的電壓位準升高到等於或大於預定位準[VCCI+Vth，PHV]的位準為止。因此，參照圖9的(e)，當第三切換元件1153的源極端子的電壓位準等於或大於預定位準時，可以使控制信號PGATE失能，並且高電壓傳輸單元115可以重複高電壓傳輸過程，直到切換信號V_SW的輸出節點的電壓達到高電壓VPP的位準為止。
參照圖10的(c)和(d)，當控制信號PGATE被失能時，未選中的高電壓切換電路的切換元件B可以導通，但是切換信號V_SW的輸出節點的電壓位準可以保持在接地電壓位準VSSI的位準。因此，在未選中的高電壓切換電路中可以不執行穿過高電壓傳輸單元115的高電壓傳輸過程。
圖11示出了根據一個實施例的半導體記憶體裝置50。
參照圖11，半導體記憶體裝置50可以包括控制器510、儲存單元陣列520、電壓提供單元530、行選擇單元540、塊選擇電路550、列選擇單元560和輸入/輸出(I/O)電路570。
控制器510可以根據從外部裝置(未示出)提供的信號來控制半導體記憶體裝置50的操作。
儲存單元陣列520可以包括多個記憶塊(塊0至塊K)。多個儲存單元被包括在每個塊中，所述每個塊可以電耦接在字線WL和位線BL之間。構成儲存單元陣列520的儲存單元可以是非揮發性記憶體單元，例如快閃記憶體單元。儲存單元可以是單位準單元或多位準單元。
電壓提供單元530可以根據控制器510的控制來泵浦外部電壓。在一個實施例中，電壓提供單元530可以包括至少一個泵，並且根據半導體記憶體裝置50的操作模式向行選擇單元540提供具有預設位準的高電壓。
行選擇單元540可以根據控制器510的控制來解碼行位址以存取待存取的塊的儲存單元。從電壓提供單元530提供的高電壓可以被施加到透過行選擇單元540選中的全域線GL。
塊選擇電路550可以選擇多個塊中相應的一個，並且透過將全域線GL和選中的塊的局部線LL電耦接而允許高電壓施加到局部線LL。
在一個實施例中，塊選擇電路550可以包括公用控制單元551和多個塊選擇單元553-0至553-k。
公用控制單元551可以產生單個控制信號PGATE，並且可以將產生的控制信號PGATE共同提供給多個塊選擇單元553-0至553-k。
多個塊選擇單元553-0至553-k中的每個可以透過解碼塊位址來選擇多個塊中相應的一個，並且回應於控制信號PGATE而將高電壓施加到所選中的塊。
圖11的塊選擇電路550、公用控制單元551和多個塊選擇單元553-0到553-k可以分別對應於圖1的電壓切換裝置10、公用控制單元120和多個高電壓切換電路110-0至110-k。
列選擇單元560可以根據控制器510的控制來解碼列位址以存取待存取的塊的儲存單元。
I/O電路570可以根據控制器510的控制將待編程的數據提供給選中的儲存單元或讀取來自選中的儲存單元的數據。
塊選擇電路550的塊選擇單元553-0至553-k可以由例如如圖12所示的電路來配置。
參照圖12，塊選擇單元553-x可以包括塊位址解碼器5531、致能信號產生單元5533、高電壓切換電路555和切換單元5539。
塊位址解碼器5531可以回應於塊切換信號BLK_SW和塊位址信號XA、XB、XC和XD而產生選擇信號CON。
致能信號產生單元5533可以回應於選擇信號CON和選擇信號CON_N的反相信號而產生致能信號EN。
高電壓切換電路555可以基於致能信號EN的位準來驅動，並且回應於從公用控制單元551提供的控制信號PGATE而將切換信號V_SW的輸出節點的電壓升高到目標位準。
切換單元5539可以包括回應於切換信號V_SW來驅動的多個高電壓開關。當儲存單元陣列520由快閃記憶體單元陣列來配置時，切換單元5539可以包括耦接在全域線GDSL、GWL<m：0>和GSSL與局部線LDSL、LWL<m：0>和LSSL之間的多個高電壓開關。
高電壓切換電路555可以包括預充電單元5535和高電壓傳輸單元5537。
圖12的高電壓切換電路555、預充電單元5535和高電壓傳輸單元5537可以分別對應於圖2至圖10的高電壓切換電路110-x、預充電單元113和高電壓傳輸單元115。
高電壓切換電路555的配置不限於此，例如，可以使用具有圖3至圖10所示配置的高電壓切換電路。
已經逐漸降低從外部施加的電源電壓的位準以實現半導體裝置的低功耗，但是在半導體裝置中可能經常需要具有大於外部電源電壓的電壓位準的內部電壓。具體地，諸如快閃記憶體裝置的非揮發性記憶體裝置根據其操作模式可能需要具有比從輸出側提供的外部電壓大的電壓位準的高電壓。
圖11所示的半導體記憶體裝置50可以是非揮發性記憶體裝置。在半導體記憶體裝置50的編程操作、讀取操作和擦除操作期間，必須將高電壓施加到儲存單元的字線，並且高電壓施加操作可以透過行選擇單元540來實現。可以使用圖1至圖4所示的電壓切換裝置來使塊選擇電路550的佔用面積最小化。
圖13和圖14示出了根據實施例的電子裝置。
圖13所示的電子裝置60可以包括記憶體控制器610和半導體記憶體裝置620。
記憶體控制器610可以回應於來自主機的請求而存取半導體記憶體裝置620。記憶體控制器610可以包括經由內部匯流排耦接的處理器611、工作記憶體613、主機介面615和記憶體介面單元617。
處理器611可以控制記憶體控制器610的操作。工作記憶體613可以儲存記憶體控制器610的操作所需的應用程式、數據、控制信號等。
主機介面615可以執行在主機和記憶體控制器610之間交換數據和控制信號的協定轉換。記憶體介面617可以執行在記憶體控制器610和半導體記憶體裝置620之間交換數據和控制信號的協定轉換。
例如，半導體記憶體裝置620可以是圖11所示的半導體記憶體裝置。
半導體記憶體裝置620可以回應於主機的請求而執行高電壓轉移操作。半導體記憶體裝置620可以回應於被共同提供給多個塊選擇單元的單個控制信號PGATE而將高電壓施加到選中的塊。
圖13所示的電子裝置60可以用作便攜式電子裝置的碟裝置或內部/外部記憶卡。電子裝置60可以用作圖像處理器和其他應用晶片組。
記憶體控制器610中包括的工作記憶體613可以使用圖11所示的半導體記憶體裝置來實現。
圖14所示的電子裝置70可以包括卡介面701、記憶體控制器703和半導體記憶體裝置705。
圖14是示出用作記憶卡或智慧卡的電子裝置70的說明圖，而圖14所示的電子裝置70可以是個人電腦(PC)卡、多媒體卡、嵌入式多媒體卡、安全數位卡和通用序列匯流排(USB)驅動器中的任何一種。
卡介面701可以根據主機的協定對主機和記憶體控制器703之間的數據交換執行交互作用。在一個實施例中，卡介面701可以指可以支援主機中使用的協定的硬體、安裝在可以支援主機中使用的協定的硬體中的軟體或信號傳輸方法。
記憶體控制器703可以控制半導體記憶體裝置705和卡介面701之間的數據交換。
圖11所示的半導體記憶體裝置可以用作半導體記憶體裝置705。因此，半導體記憶體裝置705可以回應於主機的請求而執行高電壓轉移操作。半導體記憶體裝置705可以回應於被共同提供給多個塊選擇單元的單個控制信號PGATE而將高電壓施加到選中的塊。
上述實施例是說明性的而不是限制性的。各種替代物和等同物是可能的。本發明不受本文所述的實施例的限制。本發明也不限於任何特定類型的半導體裝置。根據本發明，其他添加、刪減或修改是顯而易見的，並且旨在落入所附請求項的範圍內。
10:電壓切換裝置
110-0~110-k:高電壓切換電路
113:預充電單元
115:高電壓傳輸單元
120:公用控制單元
EN:致能信號
PRECH:預充電信號
PGATE:控制信號
V_SW:切換信號

Claims (17)

  1. 一種用於切換電壓的裝置，所述裝置包括：多個高電壓切換電路，其能夠回應於單個控制信號而操作，以及適於基於切換信號的電壓位準將所述切換信號的電壓位準泵浦到目標位準；以及公用控制單元，其適於產生所述單個控制信號，其中，所述多個高電壓切換電路中的每個包括：放電單元，其適於回應於選擇信號而使所述切換信號的電壓位準放電；以及高電壓傳輸單元，其適於泵浦所述切換信號的電壓位準，以及回應於所述單個控制信號而輸出所述切換信號的泵浦的電壓位準。
  2. 如請求項1所述的裝置，其中，所述控制信號是脈衝信號，該脈衝信號被致能直到所述多個高電壓切換電路開始泵浦所述切換信號的電壓位準之後所述切換信號的電壓位準達到比所述目標位準小的預定位準為止。
  3. 如請求項1所述的裝置，其中，所述多個高電壓切換電路中的每個包括：預充電單元，其適於回應於致能信號和預充電信號而預充電所述切換信號的輸出節點；以及高電壓傳輸單元，其適於回應於所述控制信號而升高所述切換信號的電壓位準。
  4. 如請求項3所述的裝置，其中，所述控制信號是脈衝信號，該脈衝信號與所述預充電信號同時被致能直到所述多個高電壓切換電路 開始泵浦所述切換信號的電壓位準之後所述切換信號的電壓位準達到比所述目標位準小的預定位準為止。
  5. 如請求項4所述的裝置，其中，當所述預充電信號和所述控制信號被致能時，提供所述目標位準。
  6. 如請求項4所述的裝置，其中，當所述預充電信號和所述控制信號被致能時，提供第一位準作為所述目標位準，以及在所述預充電信號和所述控制信號被失能之後，提供比所述第一位準高的第二位準作為所述目標位準。
  7. 如請求項3所述的裝置，其中，所述預充電信號是在預設週期期間被致能的脈衝信號，以及其中，所述控制信號是脈衝信號，該脈衝信號被致能直到所述多個高電壓切換電路開始泵浦所述切換信號的電壓位準之後所述切換信號的電壓位準達到比所述目標位準小的預定位準並且所述預充電信號被失能為止。
  8. 如請求項7所述的裝置，其中，當所述預充電信號被致能時，提供所述目標位準。
  9. 如請求項7所述的裝置，其中，當所述預充電信號被致能時，提供第一位準作為所述目標位準，以及在所述控制信號被失能之後，提供比所述第一位準高的第二位準作為所述目標位準。
  10. 如請求項1所述的裝置，其中，所述多個高電壓切換電路中的每個包括三阱高電壓NMOS切換元件，所述三阱高電壓NMOS切換元件適於回應於致能信號和預充電信號而預充電所述切換信號的輸出節點。
  11. 如請求項1所述的裝置，其中，所述多個高電壓切換電路中的每個包括：耗盡型高電壓NMOS切換元件，其適於泵浦所述切換信號的電壓位準；以及高電壓PMOS切換元件，其適於回應於所述單個控制信號而輸出所述切換信號的泵浦的電壓位準。
  12. 如請求項1所述的裝置，其中，所述單個控制信號是脈衝信號，該脈衝信號被致能直到所述多個高電壓切換電路開始泵浦所述切換信號的電壓位準之後所述切換信號的電壓位準達到比所述目標位準小的預定位準為止。
  13. 一種半導體記憶體裝置，所述半導體記憶體裝置包括：儲存單元陣列，其包括多個記憶塊；多個塊選擇單元，其耦接至所述多個記憶塊並且能夠回應於單個控制信號而操作；以及公用控制單元，其適於產生所述單個控制信號，其中，所述多個塊選擇單元透過解碼塊位址來選擇所述多個記憶塊中相應的一個，以及回應於所述單個控制信號將切換信號施加到所選中的記憶塊，其中，所述多個塊選擇單元中的每個包括高電壓切換電路，所述高電壓切換電路能夠回應於所述單個控制信號而操作以及適於基於所述切換信號的電壓位準將所述切換信號的電壓位準泵浦到目標位準。
  14. 如請求項13所述的半導體記憶體裝置，其中，所述控制信號是脈衝信號，該脈衝信號被致能直到所述多個高電壓切換電路開始泵 浦所述切換信號的電壓位準之後所述切換信號的電壓位準達到比所述目標位準小的預定位準為止。
  15. 如請求項13所述的半導體記憶體裝置，其中，每個塊包括多個多位準儲存單元。
  16. 如請求項13所述的半導體記憶體裝置，其中，每個塊包括多個快閃記憶體單元。
  17. 如請求項13所述的半導體記憶體裝置，其中，所述高電壓切換電路包括：放電單元，其適於回應於選擇信號而使所述切換信號的電壓位準放電；以及高電壓傳輸單元，其適於泵浦所述切換信號的電壓位準以及回應於所述單個控制信號而輸出所述切換信號的泵浦的電壓位準。
TW106124186A 2016-08-29 2017-07-19 用於切換電壓的裝置及具有其的半導體記憶體裝置 TWI734808B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2016-0110174 2016-08-29
??10-2016-0110174 2016-08-29
KR1020160110174A KR102509328B1 (ko) 2016-08-29 2016-08-29 전압 스위치 장치 및 이를 구비하는 반도체 메모리 장치

Publications (2)

Publication Number Publication Date
TW201820317A TW201820317A (zh) 2018-06-01
TWI734808B true TWI734808B (zh) 2021-08-01

Family

ID=59701289

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106124186A TWI734808B (zh) 2016-08-29 2017-07-19 用於切換電壓的裝置及具有其的半導體記憶體裝置

Country Status (4)

Country Link
US (1) US9754663B1 (zh)
KR (1) KR102509328B1 (zh)
CN (1) CN107785040B (zh)
TW (1) TWI734808B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10878852B2 (en) * 2018-06-27 2020-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Latch-up prevention circuit for memory storage system
US10957402B2 (en) * 2019-01-28 2021-03-23 Micron Technology, Inc. High-voltage shifter with degradation compensation

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050232042A1 (en) * 2004-04-20 2005-10-20 Kim Kyoung-Nam BLEQ driving circuit in semiconductor memory device
US7061803B2 (en) * 2003-09-27 2006-06-13 Hynix Semicondutor Inc. Method and device for preserving word line pass bias using ROM in NAND-type flash memory
US7545680B2 (en) * 2005-11-17 2009-06-09 Samsung Electronics Co., Ltd. Flash memory device and word line enable method thereof
US7760560B2 (en) * 2006-03-27 2010-07-20 Hynix Semiconductor Inc. High voltage switch circuit having boosting circuit and flash memory device including the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11308855A (ja) * 1998-04-20 1999-11-05 Nec Corp 昇圧回路
KR100422453B1 (ko) * 2002-05-17 2004-03-11 주식회사 하이닉스반도체 부스트 회로
KR101212744B1 (ko) * 2010-09-03 2012-12-14 에스케이하이닉스 주식회사 전류 소모를 감소시키는 비휘발성 메모리 장치
KR101313819B1 (ko) * 2011-06-09 2013-09-30 에스케이하이닉스 주식회사 내부 전압 생성 회로 및 그의 동작 방법
KR20130129786A (ko) * 2012-05-21 2013-11-29 에스케이하이닉스 주식회사 리프래쉬 방법과 이를 이용한 반도체 메모리 장치
KR20140139265A (ko) 2013-05-27 2014-12-05 에스케이하이닉스 주식회사 블록 선택 회로 및 이를 포함하는 반도체 장치
KR102072767B1 (ko) 2013-11-21 2020-02-03 삼성전자주식회사 고전압 스위치 및 그것을 포함하는 불휘발성 메모리 장치
TWI522985B (zh) * 2014-02-26 2016-02-21 友達光電股份有限公司 電荷泵浦電路
KR20160074248A (ko) * 2014-12-18 2016-06-28 에스케이하이닉스 주식회사 고전압 스위칭 회로 및 이를 구비하는 비휘발성 메모리 장치
CN105790551B (zh) * 2016-04-11 2019-02-05 联想(北京)有限公司 降压电路及电子设备

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7061803B2 (en) * 2003-09-27 2006-06-13 Hynix Semicondutor Inc. Method and device for preserving word line pass bias using ROM in NAND-type flash memory
US20050232042A1 (en) * 2004-04-20 2005-10-20 Kim Kyoung-Nam BLEQ driving circuit in semiconductor memory device
US7545680B2 (en) * 2005-11-17 2009-06-09 Samsung Electronics Co., Ltd. Flash memory device and word line enable method thereof
US7760560B2 (en) * 2006-03-27 2010-07-20 Hynix Semiconductor Inc. High voltage switch circuit having boosting circuit and flash memory device including the same

Also Published As

Publication number Publication date
CN107785040B (zh) 2021-04-16
KR20180025355A (ko) 2018-03-09
US9754663B1 (en) 2017-09-05
KR102509328B1 (ko) 2023-03-15
TW201820317A (zh) 2018-06-01
CN107785040A (zh) 2018-03-09

Similar Documents

Publication Publication Date Title
CN101617371B (zh) 具有多个外部电源的非易失性半导体存储器
US10269409B2 (en) Non-volatile semiconductor memory device and driving method for block selection by boosting thereof
US8994440B2 (en) Voltage select circuit and intergrated circuit including the same
JP5249394B2 (ja) 半導体記憶装置
TW200535846A (en) NAND flash memory device and method of programming the same
JP4690747B2 (ja) 半導体記憶装置および半導体記憶装置の駆動方法
US20130208545A1 (en) Semiconductor memory apparatus, program method thereof, and data processing system using the same
JP2006107690A (ja) フラッシュメモリ素子のブロックスイッチ
JP2007323808A (ja) 半導体記憶装置用ｘデコーダ
KR20150058925A (ko) 고전압 스위치 및 그것을 포함하는 불휘발성 메모리 장치
KR20150121288A (ko) 고전압 스위치 회로 및 이를 포함하는 비휘발성 메모리
KR20170041510A (ko) 반도체 메모리 장치 및 그 동작 방법
US7366038B2 (en) Circuit and method of driving a word line of a memory device
TWI734808B (zh) 用於切換電壓的裝置及具有其的半導體記憶體裝置
KR102499388B1 (ko) 음의 전압 생성 장치를 포함하는 메모리 장치
JP2008052803A (ja) 不揮発性半導体記憶装置
KR20130045730A (ko) 비휘발성 메모리 장치, 이를 위한 고전압 발생 회로 및 프로그램 방법
US9837426B2 (en) Voltage switching circuit and semiconductor apparatus including the same
KR20120037187A (ko) 반도체 메모리 장치 및 그의 동작 방법
KR20130037065A (ko) 반도체 장치
US20070019484A1 (en) Memory device and method for improving speed at which data is read from non-volatile memory
US8331191B2 (en) Semiconductor integrated circuit device
US11205486B2 (en) Voltage generator and memory device having the voltage generator
TWI727809B (zh) 半導體存儲裝置及預充電方法
JP6744893B2 (ja) 不揮発性半導体記憶装置