JP2011170329A5 - - Google Patents

Claims (7)

1. 駆動回路が画素部に対する画像信号の入力を制御することで、画像の表示を行う表示装置であって、
   画像操作信号を出力する入力デバイスと、
   前記画像操作信号を検出し、検出信号を出力する信号検出回路と、
   基準画像信号を生成する信号生成回路と、
   前記基準画像信号が入力され、前記基準画像信号の一部を抽出した信号である抽出画像信号を出力する信号抽出回路と、
   前記検出信号が入力される第１のリレー回路及び第２のリレー回路と、を有し、
   前記画素部は、マトリクス状に配列された複数の画素を有し、
   前記画素への前記画像信号の入力が、酸化物半導体層を用いたトランジスタによって制御され、
   前記信号検出回路において前記画像操作信号が検出される際に、前記第１のリレー回路を介して入力される前記基準画像信号が、前記画像信号として選択され、
   前記信号検出回路において前記画像操作信号が検出されない際に、前記第２のリレー回路を介して入力される前記抽出画像信号が、前記画像信号として選択されることを特徴とする表示装置。
2. 請求項１において、
   前記信号抽出回路が、周期的にスイッチングが制御されるスイッチとして機能する回路であり、
   前記第１のリレー回路が、前記画像操作信号を検出する期間において、オン状態となり、前記画像操作信号を検出しない期間において、オフ状態となるスイッチとして機能する回路であり、
   前記第２のリレー回路が、前記画像操作信号を検出する期間において、オフ状態となり、前記画像操作信号を検出しない期間において、オン状態となるスイッチとして機能する回路であることを特徴とする表示装置。
3. 請求項１又は請求項２において、
   前記信号検出回路が、
   定期的に前記画像操作信号の検出を行い、前記検出信号を出力する信号検出部と、
   入力される前記検出信号を基に出力信号が制御され、且つ前記出力信号を保持するラッチ部と、を有することを特徴とする表示装置。
4. 請求項１又は請求項２において、
   前記信号検出回路が、
   特定の期間における前記画像操作信号を記憶するメモリ部と、
   前記メモリ部に対して前記画像操作信号の検出を行い、前記検出信号を出力する信号検出部と、
   入力される前記検出信号を基に出力信号が制御され、且つ前記出力信号を保持するラッチ部と、を有することを特徴とする表示装置。
5. 請求項３又は請求項４において、
   前記信号検出回路が、
   前記ラッチ部が保持する前記出力信号をリセットするリセット部を有することを特徴とする表示装置。
6. 請求項１乃至請求項５のいずれか一項において、
   前記画素部、前記駆動回路、前記第１のリレー回路、及び前記第２のリレー回路が同一の基板上に形成されることを特徴とする表示装置。
7. 請求項１乃至請求項６のいずれか一項において、
   前記駆動回路、前記第１のリレー回路、及び前記第２のリレー回路は、酸化物半導体層を用いたトランジスタによって構成されることを特徴とする表示装置。