JP7130077B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP7130077B2
JP7130077B2 JP2021035259A JP2021035259A JP7130077B2 JP 7130077 B2 JP7130077 B2 JP 7130077B2 JP 2021035259 A JP2021035259 A JP 2021035259A JP 2021035259 A JP2021035259 A JP 2021035259A JP 7130077 B2 JP7130077 B2 JP 7130077B2
Authority
JP
Japan
Prior art keywords
oxide semiconductor
semiconductor layer
signal
layer
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021035259A
Other languages
English (en)
Other versions
JP2021105722A (ja
Inventor
研一 脇本
昌彦 早川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2021105722A publication Critical patent/JP2021105722A/ja
Priority to JP2022116205A priority Critical patent/JP7335398B2/ja
Application granted granted Critical
Publication of JP7130077B2 publication Critical patent/JP7130077B2/ja
Priority to JP2023132969A priority patent/JP2023157954A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/022—Power management, e.g. power saving in absence of operation, e.g. no data being entered during a predetermined time
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/14—Detecting light within display terminals, e.g. using a single or a plurality of photosensors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Power Sources (AREA)

Description

本発明は、表示装置に関する。特に、画素部に対する画像信号の入力を制御することが
可能な表示装置に関する。
アクティブマトリクス型の表示装置が普及している。該表示装置は、画素部と、該画素
部における画像の表示を制御する駆動回路とを有する。具体的には、当該表示装置は、画
素部においてマトリクス状に配列された複数の画素に入力される画像信号を駆動回路によ
って制御することで表示を行っている。
近年では、地球環境への関心が高まり、低消費電力型の表示装置の開発が注目されてい
る。例えば、特許文献１では、液晶表示装置における消費電力を低減する技術が開示され
ている。具体的には、全ての走査線及びデータ信号線を非選択状態とする休止期間に、全
データ信号線を電気的にデータ信号ドライバから切り離してハイインピーダンス状態（不
定状態、浮遊状態、フローティング状態ともいう）とする液晶表示装置が開示されている
。
特開２００１－３１２２５３号公報
しかしながら、特許文献１で開示される液晶表示装置を実現するためには、該液晶表示
装置を構成する駆動回路の構成及び動作を複雑化する必要がある。
上述した課題に鑑み、本発明の一態様は、簡便な構成及び動作によって表示装置の消費
電力を低減することを課題の一とする。
上述した課題の一は、表示装置が入力デバイスを備え、該入力デバイスから出力される
画像操作信号に応じて、駆動回路に対する画像信号の入力を制御することで解決できる。
すなわち、本発明の一態様は、駆動回路が画素部に対する画像信号の入力を制御するこ
とで、画像の表示を行う表示装置であって、画像操作信号を出力する入力デバイスと、前
記画像操作信号を検出し、検出信号を出力する信号検出回路と、基準画像信号を生成する
信号生成回路と、前記基準画像信号が入力され、前記基準画像信号の一部を抽出した信号
である抽出画像信号を出力する信号抽出回路と、前記検出信号が入力される第１のリレー
回路及び第２のリレー回路と、を有し、前記信号検出回路において前記画像操作信号が検
出される際に、前記第１のリレー回路を介して入力される前記基準画像信号が、前記画像
信号として選択され、前記信号検出回路において前記画像操作信号が検出されない際に、
前記第２のリレー回路を介して入力される前記抽出画像信号が、前記画像信号として選択
されることを特徴とする表示装置である。
本発明の一態様の表示装置は、入力デバイスの操作に応じて、駆動回路から出力される
画像信号を選択することが可能である。具体的には、入力デバイスが操作されない際の画
像信号の入力頻度を、入力デバイスが操作される際の画像信号の入力頻度よりも低くする
。これにより、当該表示装置が使用される際の表示の劣化（表示品質の低下）を抑制する
ことが可能となり、且つ使用されない際の消費電力を低減することが可能になる。
実施の形態１に係る表示装置を説明する図。 （Ａ）、（Ｂ）実施の形態１に係る表示装置を説明するフローチャート。 （Ａ）、（Ｂ）実施の形態１に係る表示装置を説明する図。 （Ａ）～（Ｆ）実施の形態１に係る表示装置を説明する図。 （Ａ）、（Ｂ）実施の形態１に係る表示装置を説明する図。 （Ａ）～（Ｄ）実施の形態２に係るトランジスタを説明する図。 （Ａ）～（Ｅ）実施の形態３に係るトランジスタを説明する図。 （Ａ）、（Ｂ）実施の形態４に係る表示装置を説明する図。 （Ａ）～（Ｄ）実施の形態５に係る電子機器を説明する図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明
は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態
および詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、
本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
（実施の形態１）
本実施の形態では、本発明の一態様の表示装置について説明する。具体的には、駆動回
路が画素部に対する画像信号の入力を制御することで、画像の表示を行う表示装置につい
て、図１～図５を参照して説明する。
図１は、本実施の形態の表示装置の構成を示すブロック図である。図１に示す表示装置
は、画素部１０と、画素部１０に対する画像信号の入力を制御する駆動回路１１と、画像
操作信号を出力する入力デバイス１２と、画像操作信号が入力されるプロセッサ１３と、
プロセッサ１３から出力される各種信号の駆動回路１１への入力を制御するリレー回路（
スイッチ回路ともいう）１４及びリレー回路（スイッチ回路ともいう）１５とを有する。
なお、画像操作信号は、使用者によって入力デバイス１２が操作されることで出力される
信号であり、画素部１０における表示を制御する信号である。また、入力デバイス１２の
具体例としては、キーボード、マウス、タッチパッドなどが挙げられる。
さらに、プロセッサ１３は、入力デバイス１２から出力される画像操作信号を検出し、
検出信号を出力する信号検出回路１６と、画像操作信号などを基に基準画像信号を生成す
る信号生成回路１７と、基準画像信号が入力され、抽出画像信号を出力する信号抽出回路
１８とを有する。なお、検出信号は、２値の信号（プロセッサ１３に対して画像操作信号
が「入力される」又は「入力されない」を示す信号）である。また、基準画像信号は、特
定のフレーム周波数を有する画像信号であり、抽出画像信号は、基準画像信号の一部を抽
出した画像信号である。例えば、基準画像信号として、フレーム周波数（リフレッシュレ
ートともいう）が６０Ｈｚ（フレームレートが６０ｆｐｓ）の画像信号を適用し、抽出画
像信号として、フレーム周波数（リフレッシュレートともいう）が１Ｈｚ（フレームレー
トが１ｆｐｓ）の画像信号を適用することができる。なお、基準画像信号及び抽出画像信
号の１フレーム分の画像信号の期間は共通である。すなわち、抽出画像信号は、基準画像
信号に含まれる１フレーム分の画像信号を１秒間に渡って示す信号ではなく、基準画像信
号の１／６０秒分の信号と同一である信号である。また、抽出画像信号は、基準画像信号
と同一の信号である期間と、信号が存在しない期間とを有する信号である。
リレー回路１４は、基準画像信号の駆動回路１１への入力を制御する回路であり、リレ
ー回路１５は、抽出画像信号の駆動回路１１への入力を制御する回路である。また、リレ
ー回路１４及びリレー回路１５の動作は、検出信号によって制御される。具体的には、信
号検出回路１６において画像操作信号が検出される際に、リレー回路１４を介して、基準
画像信号が駆動回路１１に入力され、当該画像操作信号が検出されない際に、リレー回路
１５を介して、抽出画像信号が駆動回路１１に入力される。すなわち、駆動回路１１に入
力される信号が検出信号によって選択される。
図１に示す表示装置の動作について、図２（Ａ）、（Ｂ）に示すフローチャートを参照
して説明する。なお、図１に示した表示装置では、図２（Ａ）に示すフローチャートの動
作及び図２（Ｂ）に示すフローチャートの動作が並行して行われる。
図２（Ａ）に示すように、図１に示す表示装置では、まず、信号生成回路１７が基準画
像信号を生成する。次いで、信号検出回路１６において入力デバイス１２から入力された
画像操作信号が検出される際には、基準画像信号が駆動回路１１に入力される。また、信
号検出回路１６において画像操作信号が検出されない際には、基準画像信号の駆動回路１
１への入力がリレー回路１４によって遮断される。
また、図２（Ｂ）に示すように、図１に示す表示装置では、まず、信号生成回路１７が
基準画像信号を生成する。次いで、信号抽出回路１８が基準画像信号を基に抽出画像信号
を生成する。次いで、信号検出回路１６において画像操作信号が検出される際には、抽出
画像信号の駆動回路への入力がリレー回路１５によって遮断される、また、信号検出回路
１６において画像操作信号が検出されない際には、抽出画像信号が駆動回路１１に入力さ
れる。
図１に示す表示装置は、このような動作を並行して行うことによって、駆動回路１１に
入力される画像信号を入力デバイス１２の操作（画像操作信号の検出）と連動させること
が可能である。具体的には、使用者によって入力デバイス１２が操作される際には、画素
部１０に基準画像信号を入力することで表示を行い、使用者によって入力デバイス１２が
操作されない際には、画素部１０に抽出画像信号を入力することで表示を行うことが可能
である。これにより、当該表示装置が使用される際の表示の劣化（表示品質の低下）を抑
制することが可能であり、且つ使用されない際の消費電力を低減することが可能になる。
なお、図１に示す表示装置が有するリレー回路１４、リレー回路１５、及び信号抽出回
路１８は、図３（Ａ）に示すようにスイッチとしての機能を有する回路を適用することが
できる。この場合、リレー回路１４及びリレー回路１５は、信号検出回路１６から出力さ
れる検出信号に応じてスイッチングが制御される構成とする。一方、信号抽出回路１８は
、検出信号に依存せず、周期的にスイッチングが制御される構成とする。なお、当該スイ
ッチは、電気的な接続を制御することが可能なスイッチである。当該スイッチの具体例と
しては、トランジスタ、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）スイ
ッチなどが挙げられる。
各回路をスイッチと見なした場合におけるそれぞれの動作の具体的な例を図３（Ｂ）に
示す。上述したように、信号検出回路１６から出力される検出信号は、使用者の操作に基
づき生成される信号である。そのため、当該検出信号は、画像操作信号が検出される状態
（Ｄｅｔｅｃｔ）と、検出されない状態（Ｎｏｔ Ｄｅｔｅｃｔｅｄ、ＮＤ））とが不定
期に変化する信号である。リレー回路１４及びリレー回路１５は、当該検出信号の変化に
応じてスイッチングが行われるスイッチとして機能する。具体的には、リレー回路１４は
、画像操作信号を検出する（Ｄｅｔｅｃｔ）期間において、オン状態（Ｏｎ）となり、検
出しない（Ｎｏｔ Ｄｅｔｅｃｔｅｄ、ＮＤ）期間において、オフ状態（Ｏｆｆ）となる
スイッチとして機能する。一方、リレー回路１５は、画像操作信号を検出する（Ｄｅｔｅ
ｃｔ）期間において、オフ状態（Ｏｆｆ）となり、検出しない（Ｎｏｔ Ｄｅｔｅｃｔｅ
ｄ、ＮＤ）期間において、オン状態（Ｏｎ）となるスイッチとして機能する。
また、上述したように、信号抽出回路１８から出力される抽出画像信号は、基準画像信
号の一部を抽出した信号である。そのため、当該抽出画像信号は、信号抽出回路１８にお
いて、入力される基準画像信号を選択的に出力することで生成することが可能である。す
なわち、信号抽出回路１８が適宜スイッチングを行うスイッチとして機能すれば、当該抽
出画像信号を生成することが可能である。図３（Ｂ）では、信号抽出回路１８が、周期的
（期間Ｔ１、期間Ｔ３、期間Ｔ５）にオン状態（Ｏｎ）となるスイッチとして機能する例
について示している。当然ながら、期間Ｔ１、期間Ｔ３、期間Ｔ５において、基準画像信
号と抽出画像信号は同一の画像信号である。なお、図３（Ｂ）中において期間Ｔ１、期間
Ｔ３、及び期間Ｔ５は、同じ長さの期間である。また、信号抽出回路１８がオフ状態（Ｏ
ｆｆ）となる期間（期間Ｔ２、期間Ｔ４、期間Ｔ６）において、抽出画像信号は、ハイイ
ンピーダンス状態（Ｚ）となる。
また、図３（Ｂ）には、図３（Ｂ）に示すようにリレー回路１４、リレー回路１５、及
び信号抽出回路１８が動作する際における駆動回路１１の入力信号も付記している。以下
に駆動回路１１の入力信号について、期間毎に詳述する。
期間ｔ１において、駆動回路１１には画像信号が入力される。期間ｔ１における画像信
号は、リレー回路１４を介して入力される基準画像信号である。当該基準画像信号の駆動
回路１１への入力は、信号検出回路１６における画像操作信号の検出に起因する。
期間ｔ２において、駆動回路１１には画像信号が入力されない。これは、期間ｔ２にお
いて、信号検出回路１６において画像操作信号が検出されないこと、及び期間ｔ２におい
て、信号抽出回路１８がオフ状態（Ｏｆｆ）となるスイッチとして機能することに起因す
る。なお、上述した状態と同じ状態となった時のみ、駆動回路１１には画像信号が入力さ
れない。
期間ｔ３において、駆動回路１１には画像信号が入力される。期間ｔ３における画像信
号は、リレー回路１５を介して入力される抽出画像信号である。当該抽出画像信号の駆動
回路１１への入力は、信号検出回路１６において画像操作信号が検出されないこと、及び
期間ｔ３において、信号抽出回路１８がオン状態（Ｏｎ）となるスイッチとして機能する
ことに起因する。
期間ｔ４において、駆動回路１１には画像信号が入力されない（期間ｔ２の説明参照）
。
期間ｔ５において、駆動回路１１には画像信号が入力される（期間ｔ１の説明参照）。
期間ｔ６において、駆動回路１１には画像信号が入力される（期間ｔ３の説明参照）。
期間ｔ７において、駆動回路１１には画像信号が入力されない（期間ｔ２の説明参照）
。
図３（Ａ）、（Ｂ）に示した表示装置は、入力デバイス１２から出力された画像操作信
号を検出し、２値の信号として出力する信号検出回路１６と、信号検出回路１６の出力信
号によってスイッチングが制御される２つのスイッチ（リレー回路１４及びリレー回路１
５）と、予めスイッチング動作が設定されているスイッチ（信号抽出回路１８）とによっ
て消費電力の低減を可能にした表示装置である。そのため、図３（Ａ）、（Ｂ）に示した
表示装置は、簡便な構成及び動作によって表示装置の消費電力を低減することが可能な表
示装置である。
また、図３（Ｂ）では、検出信号の変化と同時に駆動回路１１の入力信号が変化する構
成について示したが、検出信号が変化してから駆動回路１１の入力信号が変化するまでの
間に猶予期間を設ける構成としてもよい。これにより、表示品質の低下を抑制することが
できる。以下に、その理由について述べる。
上述したように画像信号は、特定のフレーム周波数を有する。たとえば、フレーム周波
数６０Ｈｚの画像信号であれば、１／６０秒（約０．０１６７秒）分の画像信号を用いて
画素部１０において１枚の画像が形成される。一方、検出信号は、当該フレーム周波数と
は非同期の信号である。そのため、検出信号の変化と同時に駆動回路１１の入力信号が変
化する構成とすると、１枚の画像の形成途中において、画像信号の入力が遮断されること
になる。この結果、表示装置における表示品質が低下する可能性がある。具体的には、図
３（Ｂ）に示した動作のうちでは、期間ｔ１と期間ｔ２の境界などにおいて、上記の問題
が発生する可能性がある。
例えば、図４（Ａ）に示すように信号検出回路１６が、定期的に画像操作信号の検出を
行い、検出信号を出力する信号検出部２１と、検出信号が入力されるラッチ部２２とを有
する構成とすることにより、当該猶予期間を設けることが可能である。なお、ラッチ部２
２は、不連続に入力される信号を基に出力信号が制御され、且つ当該出力信号を連続的に
出力すること（当該出力信号を保持すること）が可能な回路である。また、図４（Ａ）に
示す信号検出回路１６では、ラッチ部２２の出力信号が検出信号となる。
図４（Ａ）に示す信号検出回路１６の動作を、図４（Ｂ）を参照して説明する。図４（
Ａ）に示す信号検出回路１６では、フレーム期間Ｆ１～フレーム期間Ｆ８のそれぞれが開
始するタイミングで、画像操作信号の検出を行い、当該検出の結果をラッチ部２２に出力
する。これにより、フレーム期間の途中（図４（Ｂ）ではフレーム期間Ｆ４の途中）にお
いて画像操作信号の入力が途絶えた場合であっても、検出信号が変化するタイミングをフ
レーム期間が開始するタイミングと同時にすることが可能である。
また、画像操作信号の入力期間がフレーム期間よりも短い場合であっても、図４（Ｃ）
に示すように信号検出回路１６が、メモリ部２３と、メモリ部２３に対して画像操作信号
を検出し、検出信号を出力する信号検出部２１と、信号検出部２１の出力信号が入力され
るラッチ部２２とを有する構成とすることにより、当該画像操作信号の入力を逃すことな
く、駆動回路１１へ入力される画像信号を制御することが可能である。なお、メモリ部２
３は、特定の期間における画像操作信号を記憶することが可能な回路である。また、図４
（Ｄ）は、上述した内容の具体例を示す図である。
また、図４（Ａ）及び図４（Ｃ）において、ラッチ部２２の出力信号を一定期間保持さ
せた後、当該ラッチ部２２の出力信号をリセットする（検出信号を画像操作信号が検出さ
れない状態（Ｎｏｔ Ｄｅｔｅｃｔｅｄ、ＮＤ）へと変化させる）リセット部２４を設け
る構成としてもよい（図４（Ｅ）、（Ｆ）参照）。
さらに、上述した問題（１枚の画像の形成途中において、画像信号の入力が遮断される
などの不具合）が生じないように、信号抽出回路１８における抽出画像信号の生成も基準
画像信号のフレーム周波数を考慮することが好ましい。例えば、信号抽出回路１８が、フ
レーム期間の開始と同時にオン状態となり、当該オン状態を、フレーム期間と同期間又は
フレーム期間の整数倍の期間維持するスイッチとして機能する回路となることが好ましい
。
なお、図５（Ａ）に示すように、画素部１０、駆動回路１１、リレー回路１４、及びリ
レー回路１５は、同一の基板３０上に形成することが可能である。また、画素部１０、駆
動回路１１の一部、リレー回路１４、及びリレー回路１５を同一の基板上に形成すること
も可能である。また、図５（Ｂ）に示すように、駆動回路１１がリレー回路１４及びリレ
ー回路１５を有する構成とすることも可能である。なお、図５（Ｂ）に示す構成において
、画素部１０及び駆動回路１１を同一の基板上に形成することが可能である。また、画素
部１０及び駆動回路１１の一部を同一の基板上に形成することも可能である。
また、上述した表示装置においては、画像信号の入力のみを制御する構成について示し
たが、駆動回路１１を制御するための各種の制御信号（スタートパルス（ＳＰ）、クロッ
ク（ＣＫ）、電源電位（Ｖｄｄ）、電源電位（Ｖｓｓ）など）の駆動回路１１への入力も
リレー回路１４及びリレー回路１５によって行う構成とすることも可能である。
なお、本実施の形態の内容又は該内容の一部は、他の実施の形態の内容又は該内容の一
部と自由に組み合わせることが可能である。
（実施の形態２）
本実施の形態では、実施の形態１に示した表示装置の詳細な構成について説明する。具
体的には、表示装置を構成するトランジスタの例について、図６を参照して説明する。な
お、本実施の形態で示すトランジスタは、実施の形態１で示した表示装置の各画素に設け
られる画像信号の入力を制御するトランジスタとして好ましい。
図６（Ａ）に示すトランジスタ４１０は、ボトムゲート構造のトランジスタの一つであ
り、逆スタガ型トランジスタともいう。
トランジスタ４１０は、絶縁表面を有する基板４００上に、ゲート電極層４０１、ゲー
ト絶縁層４０２、酸化物半導体層４０３、ソース電極層４０５ａ、及びドレイン電極層４
０５ｂを含む。また、トランジスタ４１０を覆い、酸化物半導体層４０３に積層する絶縁
層４０７が設けられている。絶縁層４０７上にはさらに保護絶縁層４０９が形成されてい
る。
図６（Ｂ）に示すトランジスタ４２０は、チャネル保護型（チャネルストップ型ともい
う）と呼ばれるボトムゲート構造の一つであり逆スタガ型トランジスタともいう。
トランジスタ４２０は、絶縁表面を有する基板４００上に、ゲート電極層４０１、ゲー
ト絶縁層４０２、酸化物半導体層４０３、酸化物半導体層４０３のチャネル形成領域を覆
うチャネル保護層として機能する絶縁層４２７、ソース電極層４０５ａ、及びドレイン電
極層４０５ｂを含む。また、トランジスタ４２０を覆い、保護絶縁層４０９が形成されて
いる。
図６（Ｃ）示すトランジスタ４３０はボトムゲート型のトランジスタであり、絶縁表面
を有する基板である基板４００上に、ゲート電極層４０１、ゲート絶縁層４０２、ソース
電極層４０５ａ、ドレイン電極層４０５ｂ、及び酸化物半導体層４０３を含む。また、ト
ランジスタ４３０を覆い、酸化物半導体層４０３に接する絶縁層４０７が設けられている
。絶縁層４０７上にはさらに保護絶縁層４０９が形成されている。
トランジスタ４３０においては、ゲート絶縁層４０２は基板４００及びゲート電極層４
０１上に接して設けられ、ゲート絶縁層４０２上にソース電極層４０５ａ、ドレイン電極
層４０５ｂが接して設けられている。そして、ゲート絶縁層４０２、及びソース電極層４
０５ａ、ドレイン電極層４０５ｂ上に酸化物半導体層４０３が設けられている。
図６（Ｄ）に示すトランジスタ４４０は、トップゲート構造のトランジスタの一つであ
る。トランジスタ４４０は、絶縁表面を有する基板４００上に、絶縁層４３７、酸化物半
導体層４０３、ソース電極層４０５ａ、及びドレイン電極層４０５ｂ、ゲート絶縁層４０
２、ゲート電極層４０１を含み、ソース電極層４０５ａ、ドレイン電極層４０５ｂにそれ
ぞれ配線層４３６ａ、配線層４３６ｂが接して設けられ電気的に接続している。
本実施の形態では、上記の通り、半導体層として酸化物半導体層４０３を用いる。酸化
物半導体層４０３に用いる酸化物半導体としては、四元系金属酸化物であるＩｎ－Ｓｎ－
Ｇａ－Ｚｎ－Ｏ系、三元系金属酸化物であるＩｎ－Ｇａ－Ｚｎ－Ｏ系、Ｉｎ－Ｓｎ－Ｚｎ
－Ｏ系、Ｉｎ－Ａｌ－Ｚｎ－Ｏ系、Ｓｎ－Ｇａ－Ｚｎ－Ｏ系、Ａｌ－Ｇａ－Ｚｎ－Ｏ系、
Ｓｎ－Ａｌ－Ｚｎ－Ｏ系、二元系金属酸化物であるＩｎ－Ｚｎ－Ｏ系、Ｉｎ－Ｇａ－Ｏ系
、Ｓｎ－Ｚｎ－Ｏ系、Ａｌ－Ｚｎ－Ｏ系、Ｚｎ－Ｍｇ－Ｏ系、Ｓｎ－Ｍｇ－Ｏ系、Ｉｎ－
Ｍｇ－Ｏ系、一元系金属酸化物であるＩｎ－Ｏ系、Ｓｎ－Ｏ系、Ｚｎ－Ｏ系などを用いる
ことができる。また、上記酸化物半導体にＳｉＯ２を含んでもよい。ここで、例えば、Ｉ
ｎ－Ｇａ－Ｚｎ－Ｏ系酸化物半導体とは、少なくともＩｎとＧａとＺｎを含む酸化物であ
り、その組成比に特に制限はない。また、ＩｎとＧａとＺｎ以外の元素を含んでもよい。
また、酸化物半導体層４０３は、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記され
る薄膜を用いることができる。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた
一または複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、
またはＧａ及びＣｏなどがある。
絶縁表面を有する基板４００に使用することができる基板に大きな制限はないが、バリ
ウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いる。
ボトムゲート構造のトランジスタ４１０、４２０、４３０において、下地膜となる絶縁
膜を基板とゲート電極層の間に設けてもよい。下地膜は、基板からの不純物元素の拡散を
防止する機能があり、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、又は酸化
窒化シリコン膜から選ばれた一又は複数の膜による積層構造により形成することができる
。
ゲート電極層４０１の材料は、モリブデン、チタン、クロム、タンタル、タングステン
、アルミニウム、銅、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする
合金材料を用いて、単層でまたは積層して形成することができる。
ゲート絶縁層４０２は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化シリ
コン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、酸化アルミニウム
層、窒化アルミニウム層、酸化窒化アルミニウム層、窒化酸化アルミニウム層、又は酸化
ハフニウム層を単層で又は積層して形成することができる。例えば、第１のゲート絶縁層
としてプラズマＣＶＤ法により膜厚５０ｎｍ以上２００ｎｍ以下の窒化シリコン層（Ｓｉ
Ｎｙ（ｙ＞０））を形成し、第１のゲート絶縁層上に第２のゲート絶縁層として膜厚５ｎ
ｍ以上３００ｎｍ以下の酸化シリコン層（ＳｉＯｘ（ｘ＞０））を積層して、ゲート絶縁
層とする。
ソース電極層４０５ａ、ドレイン電極層４０５ｂに用いる導電膜としては、例えば、Ａ
ｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素、または上述した元素を成分と
する合金か、上述した元素を組み合わせた合金膜等を用いることができる。また、Ａｌ、
Ｃｕなどの金属層の下側又は上側の一方または双方にＴｉ、Ｍｏ、Ｗなどの高融点金属層
を積層させた構成としても良い。また、Ａｌ膜に生ずるヒロックやウィスカーの発生を防
止する元素（Ｓｉ、Ｎｄ、Ｓｃなど）が添加されているＡｌ材料を用いることで耐熱性を
向上させることが可能となる。
ソース電極層４０５ａ、ドレイン電極層４０５ｂに接続する配線層４３６ａ、配線層４
３６ｂのような導電膜も、ソース電極層４０５ａ、ドレイン電極層４０５ｂと同様な材料
を用いることができる。
また、ソース電極層４０５ａ、ドレイン電極層４０５ｂ（これと同じ層で形成される配
線層を含む）となる導電膜としては導電性の金属酸化物で形成しても良い。導電性の金属
酸化物としては酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（Ｚｎ
Ｏ）、酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）、酸化
インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）またはこれらの金属酸化物材料に酸化シ
リコンを含ませたものを用いることができる。
絶縁層４０７、４２７、４３７は、代表的には酸化シリコン膜、酸化窒化シリコン膜、
酸化アルミニウム膜、または酸化窒化アルミニウム膜などの無機絶縁膜を用いることがで
きる。
保護絶縁層４０９は、窒化シリコン膜、窒化アルミニウム膜、窒化酸化シリコン膜、窒
化酸化アルミニウム膜などの無機絶縁膜を用いることができる。
また、保護絶縁層４０９上にトランジスタ起因の表面凹凸を低減するために平坦化絶縁
膜を形成してもよい。平坦化絶縁膜としては、ポリイミド、アクリル、ベンゾシクロブテ
ン、等の有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏ
ｗ－ｋ材料）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積
層させることで、平坦化絶縁膜を形成してもよい。
酸化物半導体層４０３を用いたトランジスタ４１０、４２０、４３０、４４０は、オフ
状態における電流値（オフ電流値）が低い。これにより、当該トランジスタがオフ状態で
ある場合、当該トランジスタを介した電荷のリークを抑制することが可能である。そのた
め、当該トランジスタを各画素に設けられるトランジスタとして適用することで、当該画
素への画像信号の入力頻度を低減することが可能となる。つまり、当該画素に画像信号が
入力されない期間が長期化した場合であっても、当該画素における表示品質を劣化させる
ことなく維持することが可能となる。その結果、実施の形態１に示した表示装置の消費電
力を低減することが可能になる。なぜなら、各画素に設けられるトランジスタとして本実
施の形態のトランジスタを適用することで、抽出画像信号のフレーム周波数を低減するこ
とが可能となるからである。
また、酸化物半導体層４０３を用いたトランジスタ４１０、４２０、４３０、４４０は
、比較的高い電界効果移動度が得られるため、高速駆動が可能である。よって、表示装置
の各画素が有するトランジスタとして本実施の形態のトランジスタを適用することで、高
画質な画像を提供することができる。
なお、実施の形態１に示した表示装置において、駆動回路及びリレー回路を、酸化物半
導体層４０３を用いたトランジスタ４１０、４２０、４３０、４４０によって構成するこ
ともできる。当該トランジスタの適用範囲を広げることで、表示装置の製造コストを低減
することが可能である。
なお、本実施の形態の内容又は該内容の一部は、他の実施の形態の内容又は該内容の一
部と自由に組み合わせることが可能である。
（実施の形態３）
本実施の形態では、実施の形態２に示したトランジスタの一例について、図７を参照し
て説明する。
図７（Ａ）乃至（Ｅ）にトランジスタの断面構造の一例を示す。図７（Ａ）乃至（Ｅ）
に示すトランジスタ５１０は、図６（Ａ）に示すトランジスタ４１０と同様なボトムゲー
ト構造の逆スタガ型トランジスタである。
本実施の形態の半導体層に用いる酸化物半導体は、ｎ型不純物である水素を酸化物半導
体から除去し、酸化物半導体の主成分以外の不純物が極力含まれないように高純度化する
ことによりＩ型（真性）の酸化物半導体、又はＩ型（真性）に限りなく近い酸化物半導体
としたものである。すなわち、不純物を添加してＩ型化するのでなく、水素や水等の不純
物を極力除去したことにより、高純度化されたＩ型（真性）半導体又はそれに近づけるこ
とを特徴としている。従って、トランジスタ５１０が有する酸化物半導体層は、高純度化
及び電気的にＩ型（真性）化された酸化物半導体層である。
また、高純度化された酸化物半導体中にはキャリアが極めて少なく（ゼロに近い）、キ
ャリア濃度は１×１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３未満、さらに
好ましくは１×１０１１／ｃｍ３未満である。
酸化物半導体中にキャリアが極めて少ないため、トランジスタのオフ電流を少なくする
ことができる。オフ電流は少なければ少ないほど好ましい。
具体的には、上述の酸化物半導体層を具備するトランジスタは、チャネル幅１μｍあた
りのオフ電流密度を室温下において、１０ａＡ／μｍ（１×１０－１７Ａ／μｍ）以下に
すること、さらには１ａＡ／μｍ（１×１０－１８Ａ／μｍ）以下、さらには１０ｚＡ／
μｍ（１×１０－２０Ａ／μｍ）以下にすることが可能である。
また、上述の酸化物半導体層を具備するトランジスタ５１０はオン電流の温度依存性が
ほとんど見られず、オフ電流も非常に小さいままである。
以下、図７（Ａ）乃至（Ｅ）を用い、基板５０５上にトランジスタ５１０を作製する工
程を説明する。
まず、絶縁表面を有する基板５０５上に導電膜を形成した後、第１のフォトリソグラフ
ィ工程によりゲート電極層５１１を形成する。なお、レジストマスクをインクジェット法
で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用
しないため、製造コストを低減できる。
絶縁表面を有する基板５０５は、実施の形態２に示した基板４００と同様な基板を用い
ることができる。本実施の形態では基板５０５としてガラス基板を用いる。
下地膜となる絶縁膜を基板５０５とゲート電極層５１１との間に設けてもよい。下地膜
は、基板５０５からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シ
リコン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一又は複数の膜に
よる積層構造により形成することができる。
また、ゲート電極層５１１の材料は、モリブデン、チタン、タンタル、タングステン、
アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金
材料を用いて、単層で又は積層して形成することができる。
次いで、ゲート電極層５１１上にゲート絶縁層５０７を形成する。ゲート絶縁層５０７
は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化シリコン層、窒化シリコン
層、酸化窒化シリコン層、窒化酸化シリコン層、酸化アルミニウム層、窒化アルミニウム
層、酸化窒化アルミニウム層、窒化酸化アルミニウム層、又は酸化ハフニウム層を単層で
又は積層して形成することができる。
本実施の形態の酸化物半導体は、不純物が除去され、Ｉ型化又は実質的にＩ型化された
酸化物半導体を用いる。このような高純度化された酸化物半導体は界面準位、界面電荷に
対して極めて敏感であるため、酸化物半導体層とゲート絶縁層との界面は重要である。そ
のため高純度化された酸化物半導体に接するゲート絶縁層は、高品質化が要求される。
例えば、μ波（例えば、周波数２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤは、緻
密で絶縁耐圧の高い高品質な絶縁層を形成できるので好ましい。高純度化された酸化物半
導体と高品質ゲート絶縁層とが密接することにより、界面準位を低減して界面特性を良好
なものとすることができるからである。
もちろん、ゲート絶縁層として良質な絶縁層を形成できるものであれば、スパッタリン
グ法やプラズマＣＶＤ法など他の成膜方法を適用することができる。また、成膜後の熱処
理によってゲート絶縁層の膜質、酸化物半導体との界面特性が改質される絶縁層であって
も良い。いずれにしても、ゲート絶縁層としての膜質が良好であることは勿論のこと、酸
化物半導体との界面準位密度を低減し、良好な界面を形成できるものであれば良い。
また、ゲート絶縁層５０７、酸化物半導体膜５３０に水素、水酸基及び水分がなるべく
含まれないようにするために、酸化物半導体膜５３０の成膜の前処理として、スパッタリ
ング装置の予備加熱室でゲート電極層５１１が形成された基板５０５、又はゲート絶縁層
５０７までが形成された基板５０５を予備加熱し、基板５０５に吸着した水素、水分など
の不純物を脱離し排気することが好ましい。なお、予備加熱室に設ける排気手段はクライ
オポンプが好ましい。なお、この予備加熱の処理は省略することもできる。またこの予備
加熱は、絶縁層５１６の成膜前に、ソース電極層５１５ａ及びドレイン電極層５１５ｂま
で形成した基板５０５にも同様に行ってもよい。
次いで、ゲート絶縁層５０７上に、膜厚２ｎｍ以上２００ｎｍ以下、好ましくは５ｎｍ
以上３０ｎｍ以下の酸化物半導体膜５３０を形成する（図７（Ａ）参照）。
なお、酸化物半導体膜５３０をスパッタリング法により成膜する前に、アルゴンガスを
導入してプラズマを発生させる逆スパッタを行い、ゲート絶縁層５０７の表面に付着して
いる粉状物質（パーティクル、ごみともいう）を除去することが好ましい。逆スパッタと
は、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側にＲＦ電源を用いて電
圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン
雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。
酸化物半導体膜５３０に用いる酸化物半導体は、実施の形態２に示した四元系金属酸化
物、三元系金属酸化物、二元系金属酸化物、Ｉｎ－Ｏ系、Ｓｎ－Ｏ系、Ｚｎ－Ｏ系などの
酸化物半導体を用いることができる。また、上記酸化物半導体にＳｉＯ２を含んでもよい
。本実施の形態では、酸化物半導体膜５３０としてＩｎ－Ｇａ－Ｚｎ－Ｏ系金属酸化物タ
ーゲットを用いてスパッタリング法により成膜する。この段階での断面図が図７（Ａ）に
相当する。また、酸化物半導体膜５３０は、希ガス（代表的にはアルゴン）雰囲気下、酸
素雰囲気下、又は希ガスと酸素の混合雰囲気下においてスパッタ法により形成することが
できる。
酸化物半導体膜５３０をスパッタリング法で作製するためのターゲットとしては、例え
ば、組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ］（すなわち
、Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．５［ａｔｏｍ］）を用いることができる。また、他に
も、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［ａｔｏｍ］、又はＩｎ：Ｇａ：Ｚｎ＝１：１：２［
ａｔｏｍ］の組成比を有する金属酸化物ターゲットを用いてもよい。金属酸化物ターゲッ
トの充填率は９０％以上１００％以下、好ましくは９５％以上９９．９％である。充填率
の高い金属酸化物ターゲットを用いることにより、成膜した酸化物半導体膜は緻密な膜と
なる。
酸化物半導体膜５３０を、成膜する際に用いるスパッタガスは水素、水、水酸基又は水
素化物などの不純物が除去された高純度ガスを用いることが好ましい。
減圧状態に保持された成膜室内に基板を保持し、基板温度を１００℃以上６００℃以下
好ましくは２００℃以上４００℃以下とする。基板を加熱しながら成膜することにより、
成膜した酸化物半導体膜に含まれる不純物濃度を低減することができる。また、スパッタ
リングによる損傷が軽減される。そして、成膜室内の残留水分を除去しつつ水素及び水分
が除去されたスパッタガスを導入し、上記ターゲットを用いて基板５０５上に酸化物半導
体膜５３０を成膜する。成膜室内の残留水分を除去するためには、吸着型の真空ポンプ、
例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが
好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであ
ってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子、水（Ｈ２Ｏ
）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等が排気される
ため、当該成膜室で成膜した酸化物半導体膜に含まれる不純物の濃度を低減できる。
成膜条件の一例としては、基板とターゲットの間との距離を１００ｍｍ、圧力０．６Ｐ
ａ、直流（ＤＣ）電源０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下の条件が適用
される。なお、パルス直流電源を用いると、成膜時に発生する粉状物質（パーティクル、
ごみともいう）が軽減でき、膜厚分布も均一となるために好ましい。
次いで、酸化物半導体膜５３０を第２のフォトリソグラフィ工程により島状の酸化物半
導体層に加工する。また、島状の酸化物半導体層を形成するためのレジストマスクをイン
クジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォト
マスクを使用しないため、製造コストを低減できる。
また、ゲート絶縁層５０７にコンタクトホールを形成する場合、その工程は酸化物半導
体膜５３０の加工時に同時に行うことができる。
なお、ここでの酸化物半導体膜５３０のエッチングは、ドライエッチングでもウェット
エッチングでもよく、両方を用いてもよい。例えば、酸化物半導体膜５３０のウェットエ
ッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液などを用いるこ
とができる。また、ＩＴＯ０７Ｎ（関東化学社製）を用いてもよい。
次いで、酸化物半導体層に第１の加熱処理を行う。この第１の加熱処理によって酸化物
半導体層の脱水化または脱水素化を行うことができる。第１の加熱処理の温度は、４００
℃以上７５０℃以下、または４００℃以上基板の歪み点未満とする。ここでは、加熱処理
装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下４５０℃
において１時間の加熱処理を行った後、大気に触れることなく、酸化物半導体層への水や
水素の再混入を防ぎ、酸化物半導体層５３１を得る（図７（Ｂ）参照）。
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または
熱輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、ＧＲＴＡ（Ｇａ
ｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉ
ｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａ
ｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハラ
イドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高
圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装
置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。高温のガス
には、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応し
ない不活性気体が用いられる。
例えば、第１の加熱処理として、６５０℃～７００℃の高温に加熱した不活性ガス中に
基板を移動させて入れ、数分間加熱した後、基板を移動させて高温に加熱した不活性ガス
中から出すＧＲＴＡを行ってもよい。
なお、第１の加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガ
スに、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素
、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以
上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好
ましくは０．１ｐｐｍ以下）とすることが好ましい。
また、第１の加熱処理で酸化物半導体層を加熱した後、同じ炉に高純度の酸素ガス、高
純度のＮ２Ｏガス、又は超乾燥エア（露点が－４０℃以下、好ましくは－６０℃以下）を
導入してもよい。酸素ガスまたはＮ２Ｏガスには、水、水素などが含まれないことが好ま
しい。または、加熱処理装置に導入する酸素ガスまたはＮ２Ｏガスの純度を、６Ｎ以上、
好ましくは７Ｎ以上、（即ち、酸素ガスまたはＮ２Ｏガス中の不純物濃度を１ｐｐｍ以下
、好ましくは０．１ｐｐｍ以下）とすることが好ましい。酸素ガス又はＮ２Ｏガスの作用
により、脱水化または脱水素化処理による不純物の排除工程によって同時に減少してしま
った酸化物半導体を構成する主成分材料である酸素を供給することによって、酸化物半導
体層を高純度化及び電気的にＩ型（真性）化する。
また、酸化物半導体層の第１の加熱処理は、島状の酸化物半導体層に加工する前の酸化
物半導体膜５３０に行うこともできる。その場合には、第１の加熱処理後に、加熱装置か
ら基板を取り出し、フォトリソグラフィ工程を行う。
なお、第１の加熱処理は、上記以外にも、酸化物半導体層成膜後であれば、酸化物半導
体層上にソース電極層及びドレイン電極層を積層させた後、あるいは、ソース電極層及び
ドレイン電極層上に絶縁層を形成した後、のいずれで行っても良い。
また、ゲート絶縁層５０７にコンタクトホールを形成する場合、その工程は酸化物半導
体膜５３０に第１の加熱処理を行う前でも行った後に行ってもよい。
また、酸化物半導体層を２回に分けて成膜し、２回に分けて加熱処理を行うことで、下
地部材の材料が、酸化物、窒化物、金属など材料を問わず、膜厚の厚い結晶領域、即ち、
膜表面に垂直にｃ軸配向した結晶領域を有する酸化物半導体層を形成してもよい。例えば
、３ｎｍ以上１５ｎｍ以下の第１の酸化物半導体膜を成膜し、窒素、酸素、希ガス、また
は乾燥空気の雰囲気下で４５０℃以上８５０℃以下、好ましくは５５０℃以上７５０℃以
下の第１の加熱処理を行い、表面を含む領域に結晶領域（板状結晶を含む）を有する第１
の酸化物半導体膜を形成する。そして、第１の酸化物半導体膜よりも厚い第２の酸化物半
導体膜を形成し、４５０℃以上８５０℃以下、好ましくは６００℃以上７００℃以下の第
２の加熱処理を行い、第１の酸化物半導体膜を結晶成長の種として、上方に結晶成長させ
、第２の酸化物半導体膜の全体を結晶化させ、結果として膜厚の厚い結晶領域を有する酸
化物半導体層を形成してもよい。
次いで、ゲート絶縁層５０７、及び酸化物半導体層５３１上に、ソース電極層及びドレ
イン電極層（これと同じ層で形成される配線を含む）となる導電膜を形成する。ソース電
極層、及びドレイン電極層に用いる導電膜としては、実施の形態２に示したソース電極層
４０５ａ、ドレイン電極層４０５ｂに用いる材料を用いることができる。
第３のフォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエ
ッチングを行ってソース電極層５１５ａ、ドレイン電極層５１５ｂを形成した後、レジス
トマスクを除去する（図７（Ｃ）参照）。
第３のフォトリソグラフィ工程でのレジストマスク形成時の露光には、紫外線やＫｒＦ
レーザ光やＡｒＦレーザ光を用いるとよい。酸化物半導体層５３１上で隣り合うソース電
極層の下端部とドレイン電極層の下端部との間隔幅によって後に形成されるトランジスタ
のチャネル長Ｌが決定される。なお、チャネル長Ｌ＝２５ｎｍ未満の露光を行う場合には
、数ｎｍ～数１０ｎｍと極めて波長が短い超紫外線（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏ
ｌｅｔ）を用いて第３のフォトリソグラフィ工程でのレジストマスク形成時の露光を行う
とよい。超紫外線による露光は、解像度が高く焦点深度も大きい。従って、後に形成され
るトランジスタのチャネル長Ｌを１０ｎｍ以上１０００ｎｍ以下とすることも可能であり
、回路の動作速度を高速化でき、さらにオフ電流値が極めて小さいため、低消費電力化も
図ることができる。また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を
削減するため、透過した光が複数の強度となる露光マスクである多階調マスクによって形
成されたレジストマスクを用いてエッチング工程を行ってもよい。多階調マスクを用いて
形成したレジストマスクは複数の膜厚を有する形状となり、エッチングを行うことでさら
に形状を変形することができるため、異なるパターンに加工する複数のエッチング工程に
用いることができる。よって、一枚の多階調マスクによって、少なくとも二種類以上の異
なるパターンに対応するレジストマスクを形成することができる。よって露光マスク数を
削減することができ、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化
が可能となる。
なお、導電膜のエッチングの際に、酸化物半導体層５３１がエッチングされ、分断する
ことがないようエッチング条件を最適化することが望まれる。しかしながら、導電膜のみ
をエッチングし、酸化物半導体層５３１を全くエッチングしないという条件を得ることは
難しく、導電膜のエッチングの際に酸化物半導体層５３１は一部のみがエッチングされ、
溝部（凹部）を有する酸化物半導体層となることもある。
本実施の形態では、導電膜としてＴｉ膜を用い、酸化物半導体層５３１にはＩｎ－Ｇａ
－Ｚｎ－Ｏ系酸化物半導体を用いたので、エッチャントとして過水アンモニア水（アンモ
ニア、水、過酸化水素水の混合液）を用いる。
次いで、Ｎ２Ｏ、Ｎ２、またはＡｒなどのガスを用いたプラズマ処理を行い、露出して
いる酸化物半導体層の表面に付着した吸着水などを除去してもよい。プラズマ処理を行っ
た場合、大気に触れることなく、酸化物半導体層の一部に接する保護絶縁膜となる絶縁層
５１６を形成する。
絶縁層５１６は、少なくとも１ｎｍ以上の膜厚とし、スパッタ法など、絶縁層５１６に
水、水素等の不純物を混入させない方法を適宜用いて形成することができる。絶縁層５１
６に水素が含まれると、水素の酸化物半導体層への侵入、又は水素による酸化物半導体層
中の酸素の引き抜き、が生じ酸化物半導体層のバックチャネルが低抵抗化（Ｎ型化）して
しまい、寄生チャネルが形成されるおそれがある。よって、絶縁層５１６はできるだけ水
素を含まない膜になるように、成膜方法に水素を用いないことが重要である。
本実施の形態では、絶縁層５１６として膜厚２００ｎｍの酸化シリコン膜を、スパッタ
リング法を用いて成膜する。成膜時の基板温度は、室温以上３００℃以下とすればよく、
本実施の形態では１００℃とする。酸化シリコン膜のスパッタ法による成膜は、希ガス（
代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガスと酸素の混合雰囲気下にお
いて行うことができる。また、ターゲットとして酸化シリコンターゲットまたはシリコン
ターゲットを用いることができる。例えば、シリコンターゲットを用いて、酸素を含む雰
囲気下でスパッタ法により酸化シリコン膜を形成することができる。酸化物半導体層に接
して形成する絶縁層５１６は、水分や、水素イオンや、ＯＨ－などの不純物を含まず、こ
れらが外部から侵入することをブロックする無機絶縁膜を用い、代表的には酸化シリコン
膜、酸化窒化シリコン膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などを用
いる。
酸化物半導体膜５３０の成膜時と同様に、絶縁層５１６の成膜室内の残留水分を除去す
るためには、吸着型の真空ポンプ（クライオポンプなど）を用いることが好ましい。クラ
イオポンプを用いて排気した成膜室で成膜した絶縁層５１６に含まれる不純物の濃度を低
減できる。また、絶縁層５１６の成膜室内の残留水分を除去するための排気手段としては
、ターボポンプにコールドトラップを加えたものであってもよい。
絶縁層５１６を、成膜する際に用いるスパッタガスは水素、水、水酸基又は水素化物な
どの不純物が除去された高純度ガスを用いることが好ましい。
次いで、不活性ガス雰囲気下、または酸素ガス雰囲気下で第２の加熱処理（好ましくは
２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行う。例えば、窒素雰
囲気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理により、酸化物半導
体層の一部（チャネル形成領域）が絶縁層５１６と接した状態で加熱される。
以上の工程を経ることによって、酸化物半導体膜に対して第１の加熱処理を行って水素
、水分、水酸基又は水素化物（水素化合物ともいう）などの不純物を酸化物半導体層より
意図的に排除し、かつ不純物の排除工程によって同時に減少してしまう酸化物半導体を構
成する主成分材料の一つである酸素を供給することができる。よって、酸化物半導体層は
高純度化及び電気的にＩ型（真性）化する。
以上の工程でトランジスタ５１０が形成される（図７（Ｄ）参照）。
また、絶縁層に欠陥を多く含む酸化シリコン層を用いると、酸化シリコン層形成後の加
熱処理によって酸化物半導体層中に含まれる水素、水分、水酸基又は水素化物などの不純
物を絶縁層に拡散させ、酸化物半導体層中に含まれる該不純物をより低減させる効果を奏
する。
絶縁層５１６上にさらに保護絶縁層５０６を形成してもよい。例えば、ＲＦスパッタ法
を用いて窒化シリコン膜を形成する。ＲＦスパッタ法は、量産性がよいため、保護絶縁層
の成膜方法として好ましい。保護絶縁層は、水分などの不純物を含まず、これらが外部か
ら侵入することをブロックする無機絶縁膜を用い、窒化シリコン膜、窒化アルミニウム膜
などを用いる。本実施の形態では、保護絶縁層として保護絶縁層５０６を、窒化シリコン
膜を用いて形成する（図７（Ｅ）参照）。
本実施の形態では、絶縁層５１６まで形成された基板５０５を１００℃～４００℃の温
度に加熱し、水素及び水分が除去された高純度窒素を含むスパッタガスを導入しシリコン
ターゲットを用いて窒化シリコン膜を、保護絶縁層５０６として成膜する。この場合にお
いても、絶縁層５１６と同様に、成膜室内の残留水分を除去しつつ保護絶縁層５０６を成
膜することが好ましい。
保護絶縁層の形成後、さらに大気中、１００℃以上２００℃以下、１時間以上３０時間
以下での加熱処理を行ってもよい。この加熱処理は一定の加熱温度を保持して加熱しても
よいし、室温から、１００℃以上２００℃以下の加熱温度への昇温と、加熱温度から室温
までの降温を複数回くりかえして行ってもよい。
このように、本実施の形態を用いて作製した、高純度化された酸化物半導体層を含むト
ランジスタを用いることにより、オフ状態における電流値（オフ電流値）をより低くする
ことができる。これにより、当該トランジスタがオフ状態である場合、当該トランジスタ
を介した電荷のリークを抑制することが可能である。そのため、当該トランジスタを各画
素に設けられるトランジスタとして適用することで、当該画素への画像信号の入力頻度を
低減することが可能となる。つまり、当該画素に画像信号が入力されない期間が長期化し
た場合であっても、当該画素における表示品質を劣化させることなく維持することが可能
となる。その結果、実施の形態１に示した表示装置の消費電力を低減することが可能にな
る。なぜなら、各画素に設けられるトランジスタとして本実施の形態のトランジスタを適
用することで、抽出画像信号のフレーム周波数を低減することが可能となるからである。
また、高純度化された酸化物半導体層を含むトランジスタは、比較的高い電界効果移動
度が得られるため、高速駆動が可能である。よって、表示装置の各画素が有するトランジ
スタとして本実施の形態のトランジスタを適用することで、高画質な画像を提供すること
ができる。
なお、実施の形態１に示した表示装置において、駆動回路及びリレー回路を、高純度化
された酸化物半導体層を含むトランジスタによって構成することもできる。当該トランジ
スタの適用範囲を広げることで、表示装置の製造コストを低減することが可能である。
なお、本実施の形態の内容又は該内容の一部は、他の実施の形態の内容又は該内容の一
部と自由に組み合わせることが可能である。
（実施の形態４）
本実施の形態では、上記実施の形態で示す表示装置において、タッチパネル機能を付加
した表示装置の構成について、図８（Ａ）、（Ｂ）を用いて説明する。
図８（Ａ）は、本実施の形態の表示装置の概略図である。図８（Ａ）には、実施の形態
１の表示装置である液晶表示パネル６０１にタッチパッド６０２を重畳して設け、筐体６
０３にて合着させる構成について示している。タッチパッド６０２は、抵抗膜方式、表面
型静電容量方式、投影型静電容量方式等を適宜用いることができる。なお、図８（Ａ）に
示す表示装置においては、タッチパッド６０２が実施の形態１に示した表示装置における
入力デバイスに相当する。
図８（Ａ）に示すように、表示パネル６０１と、タッチパッド６０２とを別々に作製し
重畳することにより、タッチパネル機能を付加した表示装置の作製に係るコストの削減を
図ることができる。
図８（Ａ）とは異なるタッチパネル機能を付加した表示装置の構成について、図８（Ｂ
）に示す。図８（Ｂ）に示す表示装置６０４は、複数設けられる画素６０５に光センサ６
０６及び液晶素子６０７を有する。そのため、図８（Ａ）に示す表示装置とは異なり、タ
ッチパッド６０２を重畳して作製する必要がなく、表示装置の薄型化を図ることができる
。なお、画素６０５とともに走査線駆動回路６０８、信号線駆動回路６０９、光センサ用
駆動回路６１０を画素６０５と同じ基板上に作製することで、表示装置の小型化を図るこ
とができる。なお、光センサ６０６は、アモルファスシリコンなどを用いて形成し、酸化
物半導体を用いたトランジスタと重畳して形成する構成としてもよい。
なお、本実施の形態の内容又は該内容の一部は、他の実施の形態の内容又は該内容の一
部と自由に組み合わせることが可能である。
（実施の形態５）
本実施の形態では、実施の形態１で得られる表示装置を搭載した電子機器の例について
図９を参照して説明する。
図９（Ａ）は、ノート型のパーソナルコンピュータを示す図であり、本体２２０１、筐
体２２０２、表示部２２０３、キーボード２２０４などによって構成されている。
図９（Ｂ）は、携帯情報端末（ＰＤＡ）を示す図であり、本体２２１１には表示部２２
１３と、外部インターフェイス２２１５と、操作ボタン２２１４等が設けられている。ま
た、操作用の付属品としてスタイラス２２１２がある。
図９（Ｃ）は、電子ペーパーの一例として、電子書籍２２２０を示す図である。電子書
籍２２２０は、筐体２２２１および筐体２２２３の２つの筐体で構成されている。筐体２
２２１および筐体２２２３は、軸部２２３７により一体とされており、該軸部２２３７を
軸として開閉動作を行うことができる。このような構成により、電子書籍２２２０は、紙
の書籍のように用いることが可能である。
筐体２２２１には表示部２２２５が組み込まれ、筐体２２２３には表示部２２２７が組
み込まれている。表示部２２２５および表示部２２２７は、続き画面を表示する構成とし
てもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とする
ことで、例えば右側の表示部（図９（Ｃ）では表示部２２２５）に文章を表示し、左側の
表示部（図９（Ｃ）では表示部２２２７）に画像を表示することができる。
また、図９（Ｃ）では、筐体２２２１に操作部などを備えた例を示している。例えば、
筐体２２２１は、電源２２３１、操作キー２２３３、スピーカー２２３５などを備えてい
る。操作キー２２３３により、頁を送ることができる。なお、筐体の表示部と同一面にキ
ーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や
側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢ
ケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成
としてもよい。さらに、電子書籍２２２０は、電子辞書としての機能を持たせた構成とし
てもよい。
また、電子書籍２２２０は、無線で情報を送受信できる構成としてもよい。無線により
、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とするこ
とも可能である。
なお、電子ペーパーは、情報を表示するものであればあらゆる分野に適用することが可
能である。例えば、電子書籍以外にも、ポスター、電車などの乗り物の車内広告、クレジ
ットカード等の各種カードにおける表示などに適用することができる。
図９（Ｄ）は、携帯電話機を示す図である。当該携帯電話機は、筐体２２４０および筐
体２２４１の二つの筐体で構成されている。筐体２２４１は、表示パネル２２４２、スピ
ーカー２２４３、マイクロフォン２２４４、ポインティングデバイス２２４６、カメラ用
レンズ２２４７、外部接続端子２２４８などを備えている。また、筐体２２４０は、当該
携帯電話機の充電を行う太陽電池セル２２４９、外部メモリスロット２２５０などを備え
ている。また、アンテナは筐体２２４１内部に内蔵されている。
表示パネル２２４２はタッチパネル機能を備えており、図９（Ｄ）には映像表示されて
いる複数の操作キー２２４５を点線で示している。なお、当該携帯電話は、太陽電池セル
２２４９で出力される電圧を各回路に必要な電圧に昇圧するための昇圧回路を実装してい
る。また、上記構成に加えて、非接触ＩＣチップ、小型記録装置などを内蔵した構成とす
ることもできる。
表示パネル２２４２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネ
ル２２４２と同一面上にカメラ用レンズ２２４７を備えているため、テレビ電話が可能で
ある。スピーカー２２４３およびマイクロフォン２２４４は音声通話に限らず、テレビ電
話、録音、再生などが可能である。さらに、筐体２２４０と筐体２２４１はスライドし、
図９（Ｄ）のように展開している状態から重なり合った状態とすることができ、携帯に適
した小型化が可能である。
外部接続端子２２４８はＡＣアダプタやＵＳＢケーブルなどの各種ケーブルと接続可能
であり、充電やデータ通信が可能になっている。また、外部メモリスロット２２５０に記
録媒体を挿入し、より大量のデータの保存および移動に対応できる。また、上記機能に加
えて、赤外線通信機能、テレビ受信機能などを備えたものであってもよい。
１０ 画素部
１１ 駆動回路
１２ 入力デバイス
１３ プロセッサ
１４ リレー回路
１５ リレー回路
１６ 信号検出回路
１７ 信号生成回路
１８ 信号抽出回路
２１ 信号検出部
２２ ラッチ部
２３ メモリ部
２４ リセット部
３０ 基板
４００ 基板
４０１ ゲート電極層
４０２ ゲート絶縁層
４０３ 酸化物半導体層
４０５ａ ソース電極層
４０５ｂ ドレイン電極層
４０７ 絶縁層
４０９ 保護絶縁層
４１０ トランジスタ
４２０ トランジスタ
４２７ 絶縁層
４３０ トランジスタ
４３６ａ 配線層
４３６ｂ 配線層
４３７ 絶縁層
４４０ トランジスタ
５０５ 基板
５０６ 保護絶縁層
５０７ ゲート絶縁層
５１０ トランジスタ
５１１ ゲート電極層
５１５ａ ソース電極層
５１５ｂ ドレイン電極層
５１６ 絶縁層
５３０ 酸化物半導体膜
５３１ 酸化物半導体層
６０１ 表示パネル
６０２ タッチパッド
６０３ 筐体
６０４ 表示装置
６０５ 画素
６０６ 光センサ
６０７ 液晶素子
６０８ 走査線駆動回路
６０９ 信号線駆動回路
６１０ 光センサ用駆動回路
２２０１ 本体
２２０２ 筐体
２２０３ 表示部
２２０４ キーボード
２２１１ 本体
２２１２ スタイラス
２２１３ 表示部
２２１４ 操作ボタン
２２１５ 外部インターフェイス
２２２０ 電子書籍
２２２１ 筐体
２２２３ 筐体
２２２５ 表示部
２２２７ 表示部
２２３１ 電源
２２３３ 操作キー
２２３５ スピーカー
２２３７ 軸部
２２４０ 筐体
２２４１ 筐体
２２４２ 表示パネル
２２４３ スピーカー
２２４４ マイクロフォン
２２４５ 操作キー
２２４６ ポインティングデバイス
２２４７ カメラ用レンズ
２２４８ 外部接続端子
２２４９ 太陽電池セル
２２５０ 外部メモリスロット

Claims (4)

  1. 複数の画素と、駆動回路と、入力デバイスと、を有し、
    前記駆動回路は、前記複数の画素に信号を入力する機能を有し、
    前記入力デバイスが操作されない際の前記複数の画素への画像信号の入力頻度は、前記入力デバイスが操作される際の前記複数の画素への画像信号の入力頻度よりも低い表示装置であって、
    前記複数の画素は、ゲート電極上に配置された酸化物半導体層にチャネルが形成されるトランジスタを有し、
    前記酸化物半導体層は、第１の酸化物半導体層と、第２の酸化物半導体層と、有し、
    前記第１の酸化物半導体層、及び前記第２の酸化物半導体層は、少なくともインジウムと、ガリウムと、亜鉛と、を有し、
    前記第２の酸化物半導体層は、前記第１の酸化物半導体層の上に設けられ、
    前記第２の酸化物半導体層の厚さは、前記第１の酸化物半導体層の厚さより厚く、
    前記第１の酸化物半導体層は前記第１の酸化物半導体層の表面近傍に第１の結晶領域を有し、
    前記第２の酸化物半導体層は第２の結晶領域を有し、前記第２の結晶領域は前記第２の酸化物半導体層の表面に対し概略垂直にｃ軸配向している表示装置。
  2. 複数の画素と、駆動回路と、入力デバイスと、を有し、
    前記駆動回路は、前記複数の画素に信号を入力する機能を有し、
    前記入力デバイスが操作されない際の前記駆動回路への画像信号の入力頻度は、前記入力デバイスが操作される際の前記駆動回路への画像信号の入力頻度よりも低い表示装置であって、
    前記複数の画素は、ゲート電極上に配置された酸化物半導体層にチャネルが形成されるトランジスタを有し、
    前記酸化物半導体層は、第１の酸化物半導体層と、第２の酸化物半導体層と、有し、
    前記第１の酸化物半導体層、及び前記第２の酸化物半導体層は、少なくともインジウムと、ガリウムと、亜鉛と、を有し、
    前記第２の酸化物半導体層は、前記第１の酸化物半導体層の上に設けられ、
    前記第２の酸化物半導体層の厚さは、前記第１の酸化物半導体層の厚さより厚く、
    前記第１の酸化物半導体層は前記第１の酸化物半導体層の表面近傍に第１の結晶領域を有し、
    前記第２の酸化物半導体層は第２の結晶領域を有し、前記第２の結晶領域は前記第２の酸化物半導体層の表面に対し概略垂直にｃ軸配向している表示装置。
  3. 請求項１又は請求項２において、
    前記酸化物半導体層は、更にスズを有する表示装置。
  4. 請求項１又は請求項２において、
    前記入力デバイスは、キーボード、マウス、又はタッチパッドを有する表示装置。
JP2021035259A 2010-01-20 2021-03-05 表示装置 Active JP7130077B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2022116205A JP7335398B2 (ja) 2010-01-20 2022-07-21 表示装置
JP2023132969A JP2023157954A (ja) 2010-01-20 2023-08-17 表示装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010010250 2010-01-20
JP2010010250 2010-01-20
JP2019142192A JP2020003803A (ja) 2010-01-20 2019-08-01 液晶表示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2019142192A Division JP2020003803A (ja) 2010-01-20 2019-08-01 液晶表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022116205A Division JP7335398B2 (ja) 2010-01-20 2022-07-21 表示装置

Publications (2)

Publication Number Publication Date
JP2021105722A JP2021105722A (ja) 2021-07-26
JP7130077B2 true JP7130077B2 (ja) 2022-09-02

Family

ID=44277280

Family Applications (10)

Application Number Title Priority Date Filing Date
JP2011004625A Expired - Fee Related JP5027313B2 (ja) 2010-01-20 2011-01-13 表示装置
JP2012139408A Expired - Fee Related JP5645881B2 (ja) 2010-01-20 2012-06-21 表示装置
JP2014219160A Active JP5871409B2 (ja) 2010-01-20 2014-10-28 表示装置
JP2016001480A Withdrawn JP2016105182A (ja) 2010-01-20 2016-01-07 表示装置
JP2016238440A Withdrawn JP2017083859A (ja) 2010-01-20 2016-12-08 表示装置
JP2018036351A Expired - Fee Related JP6568253B2 (ja) 2010-01-20 2018-03-01 表示装置
JP2019142192A Withdrawn JP2020003803A (ja) 2010-01-20 2019-08-01 液晶表示装置
JP2021035259A Active JP7130077B2 (ja) 2010-01-20 2021-03-05 表示装置
JP2022116205A Active JP7335398B2 (ja) 2010-01-20 2022-07-21 表示装置
JP2023132969A Pending JP2023157954A (ja) 2010-01-20 2023-08-17 表示装置

Family Applications Before (7)

Application Number Title Priority Date Filing Date
JP2011004625A Expired - Fee Related JP5027313B2 (ja) 2010-01-20 2011-01-13 表示装置
JP2012139408A Expired - Fee Related JP5645881B2 (ja) 2010-01-20 2012-06-21 表示装置
JP2014219160A Active JP5871409B2 (ja) 2010-01-20 2014-10-28 表示装置
JP2016001480A Withdrawn JP2016105182A (ja) 2010-01-20 2016-01-07 表示装置
JP2016238440A Withdrawn JP2017083859A (ja) 2010-01-20 2016-12-08 表示装置
JP2018036351A Expired - Fee Related JP6568253B2 (ja) 2010-01-20 2018-03-01 表示装置
JP2019142192A Withdrawn JP2020003803A (ja) 2010-01-20 2019-08-01 液晶表示装置

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2022116205A Active JP7335398B2 (ja) 2010-01-20 2022-07-21 表示装置
JP2023132969A Pending JP2023157954A (ja) 2010-01-20 2023-08-17 表示装置

Country Status (6)

Country Link
US (8) US8957881B2 (ja)
JP (10) JP5027313B2 (ja)
KR (11) KR102129540B1 (ja)
CN (1) CN102714024B (ja)
TW (3) TWI570685B (ja)
WO (1) WO2011089833A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102129540B1 (ko) * 2010-01-20 2020-07-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US9362820B2 (en) 2010-10-07 2016-06-07 Semiconductor Energy Laboratory Co., Ltd. DCDC converter, semiconductor device, and power generation device
US8810561B2 (en) * 2011-05-02 2014-08-19 Microvision, Inc. Dual laser drive method. apparatus, and system
KR102037899B1 (ko) 2011-12-23 2019-10-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 신호 변환 회로, 표시 장치, 및 전자 기기
JP5758825B2 (ja) * 2012-03-15 2015-08-05 株式会社ジャパンディスプレイ 表示装置、表示方法、および電子機器
US9535277B2 (en) * 2012-09-05 2017-01-03 Semiconductor Energy Laboratory Co., Ltd. Conductive oxide film, display device, and method for forming conductive oxide film
JP6140711B2 (ja) * 2012-09-13 2017-05-31 シャープ株式会社 液晶表示装置
DE102013226167A1 (de) * 2013-12-17 2015-06-18 Lemförder Electronic GmbH Verfahren und Vorrichtung zum Versetzen einer elektronischen Anzeigevorrichtung in einen sicheren Zustand und Steuervorrichtung zum Steuern einer elektronischen Anzeigevorrichtung
US20150255029A1 (en) * 2014-03-07 2015-09-10 Semiconductor Energy Laboratory Co., Ltd. Display device, display module including the display device, and electronic device including the display device or the display module
JP6739185B2 (ja) 2015-02-26 2020-08-12 株式会社半導体エネルギー研究所 ストレージシステム、およびストレージ制御回路
TWI686692B (zh) * 2018-12-21 2020-03-01 緯穎科技服務股份有限公司 電源控制方法及其相關電腦系統

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5598565A (en) 1993-12-29 1997-01-28 Intel Corporation Method and apparatus for screen power saving
JP2002140052A (ja) 2000-08-23 2002-05-17 Semiconductor Energy Lab Co Ltd 携帯情報装置及びその駆動方法
JP2009212476A (ja) 2007-03-27 2009-09-17 Fujifilm Corp 薄膜電界効果型トランジスタおよびそれを用いた表示装置

Family Cites Families (180)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5027313B2 (ja) 1971-11-15 1975-09-06
JPS532816Y2 (ja) 1973-07-03 1978-01-25
JPS5146970B2 (ja) 1973-07-13 1976-12-11
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3019632B2 (ja) * 1992-10-16 2000-03-13 カシオ計算機株式会社 フォトセンサシステム及びその駆動方法
JPH08264764A (ja) 1995-03-22 1996-10-11 Toshiba Corp 半導体装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH0926832A (ja) * 1995-07-07 1997-01-28 Seiko Epson Corp 情報処理装置および処理方法
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JPH0993517A (ja) * 1995-09-22 1997-04-04 Toshiba Corp 液晶表示装置
JP3074640B2 (ja) * 1995-12-22 2000-08-07 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 液晶表示装置の駆動方法
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH113063A (ja) * 1997-06-10 1999-01-06 Toshiba Corp 情報処理装置及び表示制御方法
JPH11202841A (ja) * 1998-01-12 1999-07-30 Victor Co Of Japan Ltd 多相化された画像信号によって表示が行なわれる液晶表示装置に対する多相化された画像信号の供給装置
JPH11202842A (ja) * 1998-01-16 1999-07-30 Nec Home Electron Ltd 液晶ディスプレイ装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4058888B2 (ja) 1999-11-29 2008-03-12 セイコーエプソン株式会社 Ｒａｍ内蔵ドライバ並びにそれを用いた表示ユニットおよび電子機器
JP3659139B2 (ja) 1999-11-29 2005-06-15 セイコーエプソン株式会社 Ｒａｍ内蔵ドライバ並びにそれを用いた表示ユニットおよび電子機器
JP2001257350A (ja) 2000-03-08 2001-09-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US7321353B2 (en) 2000-04-28 2008-01-22 Sharp Kabushiki Kaisha Display device method of driving same and electronic device mounting same
JP3766926B2 (ja) 2000-04-28 2006-04-19 シャープ株式会社 表示装置の駆動方法およびそれを用いた表示装置ならびに携帯機器
JP4212791B2 (ja) * 2000-08-09 2009-01-21 シャープ株式会社 液晶表示装置ならびに携帯電子機器
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP2008233925A (ja) 2000-10-05 2008-10-02 Sharp Corp 表示装置の駆動方法、それを用いた表示装置、およびその表示装置を搭載した携帯機器
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP2002238894A (ja) * 2001-02-15 2002-08-27 Olympus Optical Co Ltd 超音波診断装置
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3754635B2 (ja) * 2001-07-17 2006-03-15 Ｎｅｃディスプレイソリューションズ株式会社 ディスプレイモニタ用入力チャンネル切替制御装置およびディスプレイモニタの入力チャンネル切替制御方法
EP1420437A4 (en) * 2001-07-25 2006-02-08 Seiko Epson Corp PROCESS FOR PRODUCING SEMICONDUCTOR FINE FILM, PROCESS FOR PRODUCING SEMICONDUCTOR DEVICE, SEMICONDUCTOR DEVICE, INTEGRATED CIRCUIT, ELECTROOPTIC DEVICE, AND ELECTRONIC APPARATUS
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP2003162267A (ja) * 2001-11-29 2003-06-06 Seiko Epson Corp 表示駆動回路、電気光学装置、電子機器及び表示駆動方法
JPWO2003056541A1 (ja) 2001-12-27 2005-05-12 株式会社ルネサステクノロジ 表示駆動制御システム
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
CN1466120A (zh) * 2002-07-02 2004-01-07 明基电通股份有限公司 液晶显示器的电源管理系统
US7139533B2 (en) * 2002-09-24 2006-11-21 Hitachi, Ltd. Mobile communication terminal
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP2004151222A (ja) * 2002-10-29 2004-05-27 Sharp Corp 液晶表示制御装置および液晶表示装置
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP5105694B2 (ja) 2003-12-24 2012-12-26 株式会社半導体エネルギー研究所 表示装置及び電子機器
US7507617B2 (en) * 2003-12-25 2009-03-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2005210707A (ja) * 2003-12-26 2005-08-04 Sharp Corp 表示装置、テレビジョン受信機、画像表示制御方法及び画像表示制御処理プログラム
US7446742B2 (en) * 2004-01-30 2008-11-04 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
JP2005292707A (ja) * 2004-04-05 2005-10-20 Seiko Epson Corp 表示装置
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006011074A (ja) 2004-06-25 2006-01-12 Seiko Epson Corp 表示コントローラ、電子機器及び画像データ供給方法
JP2006030566A (ja) 2004-07-15 2006-02-02 Tohoku Pioneer Corp 表示パネルを備えた電子機器
JP2006053678A (ja) * 2004-08-10 2006-02-23 Toshiba Corp ユニバーサルヒューマンインタフェースを有する電子機器
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
WO2006035953A1 (en) * 2004-09-27 2006-04-06 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device using the same
KR100598594B1 (ko) * 2004-10-07 2006-07-07 주식회사 애트랩 터치센서를 구비하는 휴먼 입력 장치 및 이 장치의 움직임값 계산 방법
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
KR100911698B1 (ko) 2004-11-10 2009-08-10 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
US7601984B2 (en) 2004-11-10 2009-10-13 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide active layer containing microcrystals and gate electrode opposed to active layer through gate insulator
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
KR100953596B1 (ko) 2004-11-10 2010-04-21 캐논 가부시끼가이샤 발광장치
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
WO2007007494A1 (ja) 2005-07-12 2007-01-18 Mitsubishi Electric Corporation 列車搭載映像情報配信制御表示システム
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP1998374A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5078246B2 (ja) * 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
US7524713B2 (en) * 2005-11-09 2009-04-28 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
KR101112655B1 (ko) 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
JP4288355B2 (ja) * 2006-01-31 2009-07-01 国立大学法人北陸先端科学技術大学院大学 三値論理関数回路
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5015473B2 (ja) * 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタアレイ及びその製法
JP2007225873A (ja) 2006-02-23 2007-09-06 Hitachi Displays Ltd 画像表示装置
JP4713427B2 (ja) 2006-03-30 2011-06-29 エルジー ディスプレイ カンパニー リミテッド 液晶表示装置の駆動装置及び方法
JP5508664B2 (ja) * 2006-04-05 2014-06-04 株式会社半導体エネルギー研究所 半導体装置、表示装置及び電子機器
TWI603307B (zh) 2006-04-05 2017-10-21 半導體能源研究所股份有限公司 半導體裝置，顯示裝置，和電子裝置
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP2008009383A (ja) 2006-05-30 2008-01-17 Toshiba Corp 液晶表示装置及びその駆動方法
EP2025004A1 (en) 2006-06-02 2009-02-18 Kochi Industrial Promotion Center Semiconductor device including an oxide semiconductor thin film layer of zinc oxide and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4363419B2 (ja) * 2006-06-30 2009-11-11 セイコーエプソン株式会社 半導体装置の製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4946286B2 (ja) * 2006-09-11 2012-06-06 凸版印刷株式会社 薄膜トランジスタアレイ、それを用いた画像表示装置およびその駆動方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7511343B2 (en) 2006-10-12 2009-03-31 Xerox Corporation Thin film transistor
JP5216204B2 (ja) 2006-10-31 2013-06-19 株式会社半導体エネルギー研究所 液晶表示装置及びその作製方法
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
US8451279B2 (en) * 2006-12-13 2013-05-28 Nvidia Corporation System, method and computer program product for adjusting a refresh rate of a display
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
WO2008139656A1 (ja) * 2007-05-11 2008-11-20 Sharp Kabushiki Kaisha 液晶表示装置
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP2009031750A (ja) * 2007-06-28 2009-02-12 Fujifilm Corp 有機ｅｌ表示装置およびその製造方法
US20090001881A1 (en) 2007-06-28 2009-01-01 Masaya Nakayama Organic el display and manufacturing method thereof
US20090078940A1 (en) * 2007-09-26 2009-03-26 Sharp Laboratories Of America, Inc. Location-controlled crystal seeding
KR101563692B1 (ko) 2007-10-19 2015-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그 구동 방법
WO2009063797A1 (en) * 2007-11-14 2009-05-22 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP5489445B2 (ja) 2007-11-15 2014-05-14 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
US8319214B2 (en) 2007-11-15 2012-11-27 Fujifilm Corporation Thin film field effect transistor with amorphous oxide active layer and display using the same
JP5213422B2 (ja) * 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
KR101425131B1 (ko) 2008-01-15 2014-07-31 삼성디스플레이 주식회사 표시 기판 및 이를 포함하는 표시 장치
KR20090089254A (ko) * 2008-02-18 2009-08-21 세이코 엡슨 가부시키가이샤 센싱 장치, 표시 장치, 전자 기기 및, 센싱 방법
JP4770844B2 (ja) * 2008-02-18 2011-09-14 ソニー株式会社 センシング装置、表示装置および電子機器
JP5129656B2 (ja) * 2008-06-04 2013-01-30 株式会社ジャパンディスプレイイースト 画像表示装置
KR20090126766A (ko) * 2008-06-05 2009-12-09 삼성전자주식회사 박막 트랜지스터 표시판
KR101548992B1 (ko) * 2008-06-10 2015-09-01 엘지전자 주식회사 전자책 단말기 및 그의 스크랩 정보 제공 방법
KR100963027B1 (ko) * 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5584960B2 (ja) * 2008-07-03 2014-09-10 ソニー株式会社 薄膜トランジスタおよび表示装置
KR100975204B1 (ko) * 2008-08-04 2010-08-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5627071B2 (ja) * 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP2010085683A (ja) * 2008-09-30 2010-04-15 Panasonic Corp 画像処理装置
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US8232947B2 (en) * 2008-11-14 2012-07-31 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
TW201023341A (en) * 2008-12-12 2010-06-16 Ind Tech Res Inst Integrated circuit structure
JP5538797B2 (ja) * 2008-12-12 2014-07-02 キヤノン株式会社 電界効果型トランジスタ及び表示装置
US20090106849A1 (en) * 2008-12-28 2009-04-23 Hengning Wu Portable Computer
KR101034686B1 (ko) * 2009-01-12 2011-05-16 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법
JP2010182819A (ja) * 2009-02-04 2010-08-19 Sony Corp 薄膜トランジスタおよび表示装置
US8417297B2 (en) * 2009-05-22 2013-04-09 Lg Electronics Inc. Mobile terminal and method of providing graphic user interface using the same
KR102129540B1 (ko) 2010-01-20 2020-07-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5598565A (en) 1993-12-29 1997-01-28 Intel Corporation Method and apparatus for screen power saving
JP2002140052A (ja) 2000-08-23 2002-05-17 Semiconductor Energy Lab Co Ltd 携帯情報装置及びその駆動方法
JP2009212476A (ja) 2007-03-27 2009-09-17 Fujifilm Corp 薄膜電界効果型トランジスタおよびそれを用いた表示装置

Also Published As

Publication number Publication date
KR20210020173A (ko) 2021-02-23
JP2011170329A (ja) 2011-09-01
JP2020003803A (ja) 2020-01-09
KR102415143B1 (ko) 2022-07-01
KR102217907B1 (ko) 2021-02-19
TW201602987A (zh) 2016-01-16
US11081072B2 (en) 2021-08-03
KR20190091383A (ko) 2019-08-05
KR20210011078A (ko) 2021-01-29
JP2016105182A (ja) 2016-06-09
KR20180010327A (ko) 2018-01-30
JP2023157954A (ja) 2023-10-26
US11462186B2 (en) 2022-10-04
JP2012230395A (ja) 2012-11-22
US8957881B2 (en) 2015-02-17
KR20170029654A (ko) 2017-03-15
JP5871409B2 (ja) 2016-03-01
TWI508038B (zh) 2015-11-11
JP6568253B2 (ja) 2019-08-28
KR102479269B1 (ko) 2022-12-20
JP5027313B2 (ja) 2012-09-19
KR20220098390A (ko) 2022-07-12
US10580373B2 (en) 2020-03-03
US20150049067A1 (en) 2015-02-19
TWI615823B (zh) 2018-02-21
US20110175861A1 (en) 2011-07-21
KR20120127425A (ko) 2012-11-21
US20200202806A1 (en) 2020-06-25
CN102714024A (zh) 2012-10-03
US20210358437A1 (en) 2021-11-18
JP7335398B2 (ja) 2023-08-29
KR101803987B1 (ko) 2017-12-01
JP2022174748A (ja) 2022-11-24
KR20210062733A (ko) 2021-05-31
US20160379582A1 (en) 2016-12-29
US11790866B1 (en) 2023-10-17
JP2017083859A (ja) 2017-05-18
JP5645881B2 (ja) 2014-12-24
US9443482B2 (en) 2016-09-13
TW201137819A (en) 2011-11-01
US10089946B2 (en) 2018-10-02
JP2021105722A (ja) 2021-07-26
KR102129540B1 (ko) 2020-07-03
US20240112645A1 (en) 2024-04-04
TW201709187A (zh) 2017-03-01
KR20180102702A (ko) 2018-09-17
KR102253973B1 (ko) 2021-05-18
WO2011089833A1 (en) 2011-07-28
US20190027108A1 (en) 2019-01-24
TWI570685B (zh) 2017-02-11
JP2015064583A (ja) 2015-04-09
CN102714024B (zh) 2015-09-02
KR20210134841A (ko) 2021-11-10
KR20200083639A (ko) 2020-07-08
JP2018124559A (ja) 2018-08-09
KR102323314B1 (ko) 2021-11-08
KR102257147B1 (ko) 2021-05-27
KR102208565B1 (ko) 2021-01-28

Similar Documents

Publication Publication Date Title
JP7335398B2 (ja) 表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210330

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220304

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220721

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20220721

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20220801

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20220802

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220817

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220823

R150 Certificate of patent or registration of utility model

Ref document number: 7130077

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150